DE102004030354B3 - Method of manufacturing an integrated semiconductor circuit with a conductor structure embedded in the substrate in which the concentrations of dopant in overlapping regions are greatly varied by diffusion - Google Patents

Method of manufacturing an integrated semiconductor circuit with a conductor structure embedded in the substrate in which the concentrations of dopant in overlapping regions are greatly varied by diffusion Download PDF

Info

Publication number
DE102004030354B3
DE102004030354B3 DE102004030354A DE102004030354A DE102004030354B3 DE 102004030354 B3 DE102004030354 B3 DE 102004030354B3 DE 102004030354 A DE102004030354 A DE 102004030354A DE 102004030354 A DE102004030354 A DE 102004030354A DE 102004030354 B3 DE102004030354 B3 DE 102004030354B3
Authority
DE
Germany
Prior art keywords
connection
preliminary
semiconductor substrate
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004030354A
Other languages
German (de)
Inventor
Rory Dickmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004030354A priority Critical patent/DE102004030354B3/en
Application granted granted Critical
Publication of DE102004030354B3 publication Critical patent/DE102004030354B3/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

The method involves providing a semiconductor substrate (10) and generating two connector regions (14,16). A provisional structure (12) for the conductor structure is formed embedded in the substrate and between the two connector regions. The provisional structure does not form any electrically conductive connections or only a connection with very low electrical conductivity. Energy is then locally provided to the provisional structure to convert the structure into a conductor structure. The conductor structure forms a connection between the connector regions which is more conductive than any connection formed by the provisional structure. The provisional structure is generated by forming a p-doped region and an n-doped region which overlaps the p-doped region. The p-doping and the n-doping in the region of overlap compensate each other for the local application of energy so that no free charge carriers are present. The provisional structure is converted into the conductive structure in that the concentrations of dopants in the overlapping region are greatly varied, to different extents, by diffusion. Independent claims also cover an integrated circuit made according to the method.

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit einer in einem Halbleitersubstrat vergrabenen Leiterstruktur und auf eine integrierte Halbleiterschaltung, wobei die integrierte Halbleiterschaltung eine anwendungsspezifische oder eine für eine Anwendung anpassbare Halbleiterschaltung sein kann.The The present invention relates to a method of manufacturing a semiconductor integrated circuit having a buried in a semiconductor substrate Ladder structure and on a semiconductor integrated circuit, wherein the semiconductor integrated circuit an application specific or one for one Application may be customizable semiconductor circuit.

Moderne integrierte Halbleiterschaltungen enthalten eine große Anzahl von elektronischen Bauelementen und integrieren oft unterschiedlichste analoge und digitale Funktionen. Die Herstellungskosten werden dabei wesentlich durch die Anzahl der Herstellungsschritte, insbesondere durch die Anzahl der Fotolithografiemasken, und durch die Fläche des einzelnen Chips bzw. die Anzahl der Chips, die auf einem Wafer prozessiert werden können, bestimmt. Es wird deshalb angestrebt, mit einer möglichst geringen Anzahl von Masken bzw. Herstellungsschritten möglichst kleine Chips zu erzeugen.modern Semiconductor integrated circuits contain a large number of electronic components and often integrate very different analog and digital functions. The production costs are here significantly by the number of manufacturing steps, in particular by the number of photolithography masks, and by the area of the individual chips or the number of chips that processes on a wafer can be certainly. It is therefore desirable, with a possible small number of masks or production steps possible to produce small chips.

Eine Miniaturisierung erfordert in der Regel insbesondere eine Platz sparende Unterbringung von Leiterstrukturen, über welche Potenziale bzw. Spannungen, Ströme und Signale zwischen elektrischen, insbesondere elektronischen Bauelementen sowie zwischen diesen und für eine Verbindung nach außen vorgesehenen Anschlusskontaktflächen erfolgt. Eine Platz sparende Anordnung dieser Leiterstrukturen bedingt jedoch oft eine komplexe dreidimensionale Struktur derselben, welche wiederum nur mit hohem Aufwand, insbesondere mit zusätzlichen Herstellungsschritten und Lithografiemasken erzeugt werden kann.A Miniaturization usually requires a particular space saving accommodation of ladder structures over which potentials or tensions, streams and signals between electrical, in particular electronic components and between these and for a connection to the outside provided terminal contact surfaces he follows. A space-saving arrangement of these conductor structures required however, often a complex three-dimensional structure of them, which Again, only with great effort, especially with additional manufacturing steps and lithography masks can be produced.

Dieser hohe Herstellungsaufwand wirkt sich besonders negativ aus, wenn eine integrierte Halbleiterschaltung mittels ausge wählter Leiterstrukturen an eine spezifische Anwendung angepasst werden soll, wie dies beispielsweise bei einem ASIC (ASIC = Application Specific Integrated Circuit = anwendungsspezifische integrierte Schaltung) geschieht.This high production costs have a particularly negative effect when a semiconductor integrated circuit by means of selected conductor structures to be adapted to a specific application, as for example in an ASIC (Application Specific Integrated Circuit = ASIC) application-specific integrated circuit) happens.

Die DE 197 39 500 C2 , aus der Verfahren bzw. Vorrichtungen nach den Oberbegriffen der Ansprüche 1, 2; 12 und 13 bekannt sind, beschreibt ein Verfahren zur nachträglichen Erzeugung niederohmiger Verbindungen in Halbleiterbauelementen durch Laserbestrahlung, wobei ein pn-Übergang zwischen zwei Anschlüssen durch Verschmelzen mit einem angrenzenden Halbleitergebiet kurzgeschlossen wird.The DE 197 39 500 C2 , from the method or devices according to the preambles of claims 1, 2; 12 and 13, describes a method for subsequently producing low-resistance connections in semiconductor devices by laser irradiation, wherein a pn junction between two terminals is short-circuited by fusing with an adjacent semiconductor region.

Die US 2003/0118751 A1 beschreibt die lokale Überführung eines hochohmigen amorphen Zustands einer Schicht in einen niederohmigen kristallinen Zustand durch lokales Erhitzen mittels eines fokussierten Elektronenstrahls, einer nadelförmigen Hitzequelle, eines fokussierten Lichtstrahls, eines Laserstrahls oder Laserlithographie, um leitfähige Bereiche zu schaffen, die vergraben angeordnet sein können, und damit laterale oder vertikale Verbindung zu schaffen. Die ursprüngliche amorphe Schicht ist auf einer Siliziumschicht auf einem Al2O3-Substrat angeordnet. In der Siliziumschicht ist ein Bipolartransistor angeordnet.US 2003/0118751 A1 describes the local conversion of a high-resistance amorphous state of a layer into a low-resistance crystalline state by local heating by means of a focused electron beam, a needle-shaped heat source, a focused light beam, a laser beam or laser lithography to create conductive areas that bury can be arranged, and thus to create lateral or vertical connection. The original amorphous layer is disposed on a silicon layer on an Al 2 O 3 substrate. In the silicon layer, a bipolar transistor is arranged.

Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen einer integrierten Halbleiterschaltung oder einer anwendungsspezifischen integrierten Halbleiterschaltung sowie eine integrierte Halbleiterschaltung zu schaffen, die eine kostengünstige Herstellung einer integrierten Halbleiterschaltung oder einer anwendungsspezifischen integrierten Halbleiterschaltung ermöglichen.The The object of the present invention is a method for producing a semiconductor integrated circuit or a application specific semiconductor integrated circuit and a to provide a semiconductor integrated circuit, the cost-effective production a semiconductor integrated circuit or an application specific enable semiconductor integrated circuit.

Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 oder 2 und eine integrierte Halbleiterschaltung gemäß Anspruch 12 oder 13 gelöst.These The object is achieved by a method according to claim 1 or 2 and a Semiconductor integrated circuit according to claim 12 or 13 solved.

Bevorzugte Weiterbildungen der vorliegenden Erfindung sind in den abhängigen Patentansprüchen definiert.preferred Further developments of the present invention are defined in the dependent claims.

Gemäß der vorliegenden Erfindung werden bei einem Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit einer in einem Halbleitersubstrat vergrabenen Leiterstruktur, die zwei Anschlussbereiche elektrisch leitfähig verbindet, ein Halbleitersubstrat bereitgestellt, in dem zwei Anschlussbereiche erzeugt werden. Zwischen den zwei Anschlussbereichen wird eine in dem Halbleitersubstrat vergrabene Vorstruktur für die Leiterstruktur erzeugt, wobei die Vorstruktur keine elektrisch leitfähige Verbindung oder eine Verbindung geringer elektrischer Leitfähigkeit zwischen den Anschlussbereichen bildet. Der Vorstruktur wird lokal Energie zugeführt, um die Vorstruktur in die Leiterstruktur zu wandeln, wobei die Leiterstruktur eine Verbindung zwischen den Anschlussbereichen bildet, deren elektrische Leitfähigkeit höher ist als die Leitfähigkeit der durch die Vorstruktur gebildeten Verbindung.According to the present The invention relates to a method for producing an integrated Semiconductor circuit with a buried in a semiconductor substrate Conductor structure that electrically conductively connects two connection areas, a semiconductor substrate is provided, in which two connection areas be generated. Between the two connection areas an in generates the semiconductor substrate buried preliminary structure for the conductor structure, wherein the pre-structure is not an electrically conductive connection or a connection low electrical conductivity forms between the connection areas. The preliminary structure becomes local Supplied with energy, to transform the preliminary structure into the ladder structure, the ladder structure forms a connection between the terminal areas whose electrical conductivity is higher as the conductivity the compound formed by the preliminary structure.

Bei einem Verfahren zum Herstellen einer anwendungsspezifischen integrierten Halbleiterschaltung gemäß der vorliegenden Erfindung wird ein Halbleitersubstrat mit einer Mehrzahl von elektrischen Bauelementen bereitgestellt. Eine Mehrzahl von in dem Halbleitersubstrat vergrabenen Vorstrukturen wird erzeugt, wobei jede Vorstruktur keine elektrisch leitfähige Verbindung oder eine Verbindung geringer elektrischer Leitfähigkeit zwischen zwei zugeordneten Anschlussbereichen bildet. Abhängig von einer Anwendung, für welche die Halbleiterschaltung vorgesehen ist, werden eine oder mehrere der Vorstrukturen ausgewählt. Der einen oder den mehreren ausgewählten Vorstrukturen wird lokal Energie zugeführt, um sie in eine Leiterstruktur oder Leiterstrukturen zu wandeln, die jeweils eine Verbindung zwischen den zugeordneten Anschlussbereichen bilden, wobei die elektrische Leitfähigkeit jeder Leiterstruktur höher ist als die Leitfähigkeit der durch die Vorstruktur gebildeten Verbindung. Dadurch werden zwei elektrische Bauelemente elektrisch leitfähig miteinander verbunden.In a method of manufacturing an application-specific semiconductor integrated circuit according to the present invention, a semiconductor substrate having a plurality of electrical components is provided. A plurality of pre-structures buried in the semiconductor substrate are produced, each pre-structure not forming an electrically conductive connection or a low-electrical connection between two associated connection regions. Depending on an application for which the semiconductor circuit is provided, one or more of the pre-structures are selected. Power is locally supplied to the one or more selected pre-structures to convert them into a conductor pattern or patterns each forming a connection between the associated terminal regions, wherein the electrical conductivity of each conductor pattern is higher than the conductivity of the compound formed by the pre-pattern. As a result, two electrical components are electrically conductively connected to each other.

Eine integrierte Halbleiterschaltung gemäß der vorliegenden Erfindung umfasst ein Halbleitersubstrat, zwei Anschlussbereiche in dem Halbleitersubstrat und eine in dem Halbleitersubstrat vergrabene Vorstruktur, die keine elektrisch leitfähige Verbindung oder eine Verbindung geringer elektrischer Leitfähigkeit zwischen den Anschlussbereichen bildet, und die durch lokales Zuführen von Energie in einer vergrabenen Leiterstruktur umgewandelt werden kann, die eine Verbindung zwischen den zwei Anschlussbereichen bildet, deren elektrische Leitfähigkeit höher ist als die elektrische Leitfähigkeit der durch die Vorstruktur gebildeten Verbindung.A semiconductor integrated circuit according to the present invention comprises a semiconductor substrate, two connection regions in the semiconductor substrate and a buried in the semiconductor substrate Vorstruktur, the no electrically conductive Compound or a compound of low electrical conductivity between the terminal areas, and by local feeding of Energy can be transformed into a buried ladder structure which forms a connection between the two connection areas, their electrical conductivity is higher as the electrical conductivity the compound formed by the preliminary structure.

Die vorliegende Erfindung beruht auf der Idee, eine Leiterstruktur in zwei Schritten zu erzeugen. In einem ersten Schritt wird eine Vorstruktur erzeugt, die zumindest in einem Abschnitt keine oder eine geringe elektrische Leitfähigkeit aufweist, so dass sie keine elektrisch leitfähige Verbindung oder eine Verbindung geringer elektrischer Leitfähigkeit zwi schen zwei Anschlussbereichen bildet. In einem zweiten Schritt wird der Vorstruktur lokal Energie zugeführt, wobei die Energiezufuhr vorzugsweise auf die Vorstruktur oder auf ihren nichtleitenden Abschnitt beschränkt ist. Dies wird durch eine Fokussierung, durch Masken und/oder dadurch erreicht, dass monochromatische elektromagnetische Strahlung eingestrahlt wird, die nur von der Vorstruktur, nicht aber von umgebendem Material absorbiert wird. Die zugeführte Energie bewirkt eine Wandlung der Vorstruktur in eine Leiterstruktur, bei der insbesondere die elektrische Leitfähigkeit erhöht wird. Die Wandlung der Vorstruktur in die Leiterstruktur wird beispielsweise thermisch bewirkt, indem Dotierstoffe diffundieren, Kristallgitterfehlstellen ausheilen, aneinander grenzende Materialien sich durch Diffusion mischen, eine Kristallisation oder Umkristallisation erfolgt oder eine chemische Reaktion an einer Grenzfläche zwischen zwei Materialien stattfindet. Alternativ bewirkt die zugeführte Energie auf nicht-thermischem Weg eine Wandlung der Vorstruktur in die Leiterstruktur, beispielsweise auf fotochemischem Weg.The The present invention is based on the idea of a conductor structure in to create two steps. In a first step becomes a Vorstruktur generated, which in at least one section no or a little electric conductivity so they do not have an electrically conductive connection or connection low electrical conductivity between rule forms two connection areas. In a second step, the Vorstruktur locally supplied with energy, wherein the energy supply preferably to the pre-structure or on their non-conducting section is limited. This is done by a Focusing, through masks and / or achieved by being monochromatic electromagnetic radiation is radiated only from the Vorstruktur, but is not absorbed by surrounding material. The supplied Energy causes a transformation of the preliminary structure into a ladder structure, in particular, the electrical conductivity is increased. The transformation of the preliminary structure in the conductor structure, for example, thermally effected by Diffuse dopants, heal crystal lattice defects, adjoining materials mix by diffusion, one Crystallization or recrystallization takes place or a chemical Reaction at an interface takes place between two materials. Alternatively, the supplied energy a non-thermal transformation of the pre-structure into the conductor structure, for example by photochemical means.

Ein Vorteil der vorliegenden Erfindung besteht darin, dass sie eine nahezu beliebige Anordnung von Leiterstrukturen im Volumen des Halbleitersubstrats und eine nahezu beliebige Form jeder Leiterstruktur ermöglicht. Damit ist eine Platz sparende Anordnung von Leiterstrukturen möglich, die eine Reduzierung der Chipfläche und damit eine Reduzierung der Herstellungskosten zur Folge hat.One Advantage of the present invention is that they have a almost any arrangement of conductor structures in the volume of the semiconductor substrate and allows almost any shape of each conductor pattern. This space-saving arrangement of conductor structures is possible, the a reduction of the chip area and thus a reduction in manufacturing costs.

Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, dass die Umwandlung der Vorstruktur in die Leiterstruktur zu einem nahezu beliebigen Zeitpunkt nach der Erzeugung der Vorstruktur erfolgen kann. Insbesondere ist es auf diese Weise möglich, beispielsweise Bauelemente, die auf einem Chip gemeinsam integriert sind, getrennt zu testen und erst dann durch Wandlung der Vorstrukturen in Leiterstrukturen elektrisch miteinander zu verbinden. Dieser zusätzliche Freiheits grad ermöglicht eine Vereinfachung von Herstellungsprozessen und trägt damit zur Reduktion von Herstellungskosten bei.One Another advantage of the present invention is that the conversion of the preliminary structure into the ladder structure to an almost take place at any time after the generation of the preliminary structure can. In particular, it is possible in this way, for example, components, which are integrated together on a chip, tested separately and only then by conversion of the Vorstrukturen in conductor structures electrically to connect with each other. This additional degree of freedom allows one Simplification of manufacturing processes and thus contributes to the reduction of Production costs at.

Ein weiterer Vorteil der vorliegenden Erfindung besteht schließlich darin, dass integrierte Halbleiterschaltungen mit zahlreichen Vorstrukturen geschaffen werden können, welche Optionen für die Ausbildung unterschiedlicher elektrischer Verbindungen und damit auch unterschiedlicher Funktionalitäten darstellen. Abhängig von der speziellen Anwendung, für welche die integrierte Halbleiterschaltung vorgesehen ist, können dann eine oder mehrere dieser Optionen bzw. Funktionalitäten ausgewählt werden. Um diese zu realisieren, werden dann lediglich jene Vorstrukturen in Leiterstrukturen gewandelt, welche für die Realisierung der gewünschten Funktionalität erforderlich sind. Die vorliegende Erfindung ermöglicht somit eine neue Art von ASIC.One Another advantage of the present invention is finally that that semiconductor integrated circuits with numerous pre-structures can be created which options for the formation of different electrical connections and thus also represent different functionalities. Depending on special application, for which the semiconductor integrated circuit is provided, then can one or more of these options or functionalities are selected. To realize these, then only those Vorstrukturen converted into ladder structures, which are responsible for the realization of the desired functionality required are. The present invention thus enables a new kind from ASIC.

Bevorzugte Ausführungsbeispiele der folgenden Erfindung werden nachfolgend mit Bezug auf die beigefügten Figuren näher erläutert. Es zeigen:preferred embodiments The following invention will be described below with reference to the accompanying drawings explained in more detail. It demonstrate:

1 eine schematische perspektivische Darstellung eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung; 1 a schematic perspective view of a preferred embodiment of the present invention;

2 eine schematische perspektivische Darstellung eines weiteren bevorzugten Ausführungsbeispiels der vorliegenden Erfindung; 2 a schematic perspective view of another preferred embodiment of the present invention;

3 eine schematische perspektivische Darstellung eines weiteren Ausführungsbeispiels der vorliegenden Erfindung; 3 a schematic perspective view of another embodiment of the present invention;

4 eine Schnittansicht, Dotierprofile und Ladungsträgerkonzentrationen bei einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung; 4 a sectional view, doping profiles and carrier concentrations in a further preferred embodiment of the present invention;

5 eine schematische Schnittdarstellung eines weiteren bevorzugten Ausführungsbeispiels der vorliegenden Erfindung; 5 a schematic sectional view of another preferred embodiment of the present invention;

6 eine schematische Schnittdarstellung eines weiteren bevorzugten Ausführungsbeispiels der vorliegenden Erfindung; 6 a schematic sectional view of another preferred embodiment of the present invention;

7 eine schematische Schnittdarstellung eines weiteren bevorzugten Ausführungsbeispiels der vorliegenden Erfindung; 7 a schematic sectional view of another preferred embodiment of the present invention;

8 eine schematische Schnittdarstellung eines weiteren bevorzugten Ausführungsbeispiels der vorliegenden Erfindung; 8th a schematic sectional view of another preferred embodiment of the present invention;

9 eine schematische Schnittdarstellung eines weiteren bevorzugten Ausführungsbeispiels der vorliegenden Erfindung; 9 a schematic sectional view of another preferred embodiment of the present invention;

10 eine schematische perspektivische Darstellung eines weiteren bevorzugten Ausführungsbeispiels der vorliegenden Erfindung; 10 a schematic perspective view of another preferred embodiment of the present invention;

11 ein schematisches Flussdiagramm eines weiteren bevorzugten Ausführungsbeispiels der vorliegenden Erfindung; und 11 a schematic flow diagram of another preferred embodiment of the present invention; and

12 ein schematisches Flussdiagramm eines weiteren bevorzugten Ausführungsbeispiels der vorliegenden Erfindung. 12 a schematic flow diagram of another preferred embodiment of the present invention.

1 ist eine schematische perspektivische Darstellung einer integrierten Halbleiterschaltung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. In einem Halbleitersubstrats 10 ist eine Vorstruktur 12 angeordnet. Der perspektivisch angedeutete Quader stellt ein mehr oder weniger willkürlich aus dem Halbleitersubstrat 10 herausgegriffenes Teilvolumen dar. Er dient in erster Linie der Erzeugung eines räumlichen Eindrucks und stellt mögliche Oberflächen des Halbleitersubstrats dar. Form, Größe und Anordnung der Oberflächen des Halbleitersubstrats können von der Darstellung in 1 abweichen. Dies gilt in gleicher Weise für die Darstellungen in den 2, 3 und 10. 1 is a schematic perspective view of a semiconductor integrated circuit according to a preferred embodiment of the present invention. In a semiconductor substrate 10 is a preliminary structure 12 arranged. The perspective indicated cuboid represents a more or less arbitrary from the semiconductor substrate 10 It primarily serves to generate a spatial impression and represents possible surfaces of the semiconductor substrate. The shape, size and arrangement of the surfaces of the semiconductor substrate can be different from the representation in FIG 1 differ. This applies equally to the representations in the 2 . 3 and 10 ,

Die Vorstruktur 12 verbindet einen ersten Anschlussbereich 14 mit einem zweiten Anschlussbereich 16, die ebenfalls in dem Halbleitersubstrat 10 angeordnet sind. Die Vorstruktur 12 weist in diesem Ausführungsbeispiel einen vertikalen Abschnitt 18 und zwei zueinander im Wesentlichen senkrecht ausgerichtete horizontale Abschnitte 20, 22 auf.The preliminary structure 12 connects a first connection area 14 with a second connection area 16 also in the semiconductor substrate 10 are arranged. The preliminary structure 12 has a vertical section in this embodiment 18 and two mutually substantially vertically aligned horizontal sections 20 . 22 on.

Die gesamte Vorstruktur 12 oder zumindest ein Abschnitt der Vorstruktur 12 weist keine oder nur eine geringe elektrische Leitfähigkeit auf. Sie bildet deshalb keine elektrisch leitfähige Verbindung oder eine Verbindung geringer elektrischer Leitfähigkeit zwischen den Anschlussbereichen 14, 16. Durch Zuführen von Energie zu der Vorstruktur 12 kann diese in eine Leiterstruktur gewandelt werden, die eine elektrisch leitfähige Verbindung zwischen den Anschlussbereichen 14, 16 bildet, deren elektrische Leitfähigkeit höher oder vorzugsweise sogar wesentlich höher ist als die Leitfähigkeit der durch die Vorstruktur 12 gebildeten Verbindung. Die Wandlung der Vorstruktur 12 in die Leiterstruktur wird weiter unten mit Bezug auf die 4 bis 7 näher erläutert.The entire preliminary structure 12 or at least a section of the preliminary structure 12 has no or only a low electrical conductivity. It therefore does not form an electrically conductive connection or a connection of low electrical conductivity between the connection areas 14 . 16 , By supplying energy to the pre-structure 12 This can be converted into a conductor structure, which is an electrically conductive connection between the connection areas 14 . 16 forms, whose electrical conductivity is higher or preferably even higher than the conductivity of the pre-structure 12 formed compound. The transformation of the preliminary structure 12 in the ladder structure will be discussed below with reference to the 4 to 7 explained in more detail.

Die Vorstruktur 12 und die Anschlussbereiche 14, 16 sind in 1 als Quader bzw. als aus Quadern zusammengesetzt dargestellt. Abweichend von dieser Ausführungsform können die Vorstruktur 12 und die Anschlussbereiche 14, 16 beliebige andere geometrische Formen aufweisen. Die Vorstruktur 12 kann wie in 1 dargestellt, aus Abschnitten bestehen, welche parallel zu den Achsen eines kartesischen Koordinatensystems angeordnet sind. Alternativ oder zusätzlich kann die Vorstruktur 12 gekrümmte oder bogenförmige oder auch diagonal im Raum angeordnete Abschnitte aufweisen.The preliminary structure 12 and the connection areas 14 . 16 are in 1 shown as a cuboid or as composed of cuboids. Deviating from this embodiment, the preliminary structure 12 and the connection areas 14 . 16 have any other geometric shapes. The preliminary structure 12 can be like in 1 represented, consist of sections which are arranged parallel to the axes of a Cartesian coordinate system. Alternatively or additionally, the preliminary structure 12 have curved or arcuate or diagonally arranged in space sections.

Die Anschlussbereiche 14, 16 sind ebenfalls beliebig innerhalb des Halbleitersubstrats 10 angeordnet. Sie sind Anschlussbereiche von elektrischen Bauelementen, zu denen insbesondere auch die elektronischen Bauelemente zu zählen sind, beispielsweise von Transistoren, Widerständen, Dioden, Kon densatoren, induktiven Bauelementen, Anschlusskontaktflächen (Pads) zur elektrischen Verbindung mit anderen Chips oder mit Kontaktstiften eines Gehäuses oder Leiterstrukturen aus Metall oder dotiertem Halbleitermaterial. Alternativ ist ein Anschlussbereich 14, 16 Teil einer weiteren Vorstruktur, die in Serie zu der in 1 dargestellten Vorstruktur 12 angeordnet ist.The connection areas 14 . 16 are also arbitrary within the semiconductor substrate 10 arranged. They are connection areas of electrical components, which include in particular the electronic components, such as transistors, resistors, diodes, capacitors Kon, inductive components, terminal pads (pads) for electrical connection with other chips or with pins of a housing or conductor structures Metal or doped semiconductor material. Alternatively, a connection area 14 . 16 Part of another preliminary structure, in series with the in 1 illustrated preliminary structure 12 is arranged.

2 ist eine schematische perspektivische Darstellung einer integrierten Halbleiterschaltung gemäß einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. In einem Halbleitersubstrat 10 sind mehrere in Serie geschaltete Vorstrukturen 12, 32, 34 angeordnet. Die erste Vorstruktur 12 verbindet einen Anschlussbereich 36, der hier eine erste Anschlusskontaktfläche zur Herstellung einer Bondverbindung ist, in vertikaler Richtung mit einem darunter angeordneten zweiten Anschlussbereich 14. Die zweite Vorstruktur 32 verbindet den zweiten Anschlussbereich 14 in horizontaler Richtung mit einem dritten Anschlussbereich 16. Die dritte Vorstruktur 34 verbindet den dritten Anschlussbereich 16 mit einem vierten Anschlussbereich 38, der hier eine (in diesem Fall horizontal ausgerichtete) Kondensatorelektrode ist. Eine gegenüberliegende Kondensatorelektrode 40 desselben Kondensators ist über eine herkömmliche Leiterstruktur 42 mit einer weiteren Anschlusskontaktfläche 44 verbunden. 2 is a schematic perspective view of a semiconductor integrated circuit according to another preferred embodiment of the present invention. In a semiconductor substrate 10 are several pre-structures connected in series 12 . 32 . 34 arranged. The first preliminary structure 12 connects a connection area 36 , which here is a first terminal contact surface for producing a bond connection, in the vertical direction with a second connection region arranged underneath 14 , The second preliminary structure 32 connects the second connection area 14 in the horizontal direction with a third connection area 16 , The third preliminary structure 34 connects the third connection area 16 with a fourth connection area 38 which is here a (in this case horizontally oriented) capacitor electrode. An opposite capacitor electrode 40 the same capacitor is over a conventional conductor structure 42 with another connection contact surface 44 connected.

Die Vorstrukturen 12, 32, 34 weisen ursprünglich eine geringe oder keine elektrische Leitfähigkeit auf. Es existiert zunächst keine elektrisch leitfähige Verbindung zwischen der ersten Anschlusskontaktfläche 36 und der ersten Kondensatorelektrode 38. Durch lokales Zuführen von Energie zu den Vorstrukturen 12, 32, 34 werden diese in Leiterstrukturen gewandelt, so dass die erste Anschlusskontaktfläche 36 mit der ersten Kondensatorelektrode 38 elektrisch leitfähig verbunden ist bzw. mit einer höheren elektrischen Leitfähigkeit verbunden ist als ursprünglich über die Vorstrukturen 12, 32, 34.The pre-structures 12 . 32 . 34 originally have little or no electrical conductivity. Initially there is no electrically conductive connection between the first connection contact surface 36 and the first capacitor electrode 38 , By locally supplying energy to the pre-structures 12 . 32 . 34 These are converted into conductor structures, so that the first terminal contact surface 36 with the first capacitor electrode 38 is electrically conductively connected or connected to a higher electrical conductivity than originally on the Vorstrukturen 12 . 32 . 34 ,

Das in 2 dargestellte Ausführungsbeispiel zeigt, dass eine Mehrzahl von Leiterstrukturen gemäß der vorliegenden Erfindung in Form einer elektrischen Serienschaltung miteinander kombiniert werden können, um nach der Wandlung in Leiterstrukturen elektrisch leitfähige Verbindungen zwischen elektrischen oder elektronischen Bauelementen zu bilden. Die Vorstrukturen 12, 32, 34 können entweder gemeinsam bzw. simultan bzw. gleichzeitig in Leiterstrukturen gewandelt werden oder nacheinander. Der zweite Anschlussbereich 14 und der dritte Anschlussbereich 16 sind entweder herkömmlich hergestellte Leiterbereiche oder aber symbolisieren lediglich Grenzen oder Übergangsbereiche zwischen den Vorstrukturen 12, 32, 34. Die Vorstrukturen 12, 32, 34 werden entweder gleichzeitig mit denselben Prozessschritten oder nacheinander mit entsprechenden oder unterschiedlichen Prozessschritten erzeugt. Dadurch können sie sich sowohl in ihrer Struktur als auch in der Art der Wandlung zur Leiterstruktur und in ihren elektrischen Eigenschaften und den elektrischen Eigenschaften der daraus erzeugten Leiterstrukturen unterscheiden.This in 2 illustrated embodiment shows that a plurality of conductor structures according to the present invention in the form of a series electrical connection can be combined with each other to form after the conversion in conductor structures electrically conductive connections between electrical or electronic components. The pre-structures 12 . 32 . 34 can either be changed together or simultaneously or simultaneously in ladder structures or successively. The second connection area 14 and the third connection area 16 are either conventionally made conductor regions or merely symbolize boundaries or transition regions between the pre-structures 12 . 32 . 34 , The pre-structures 12 . 32 . 34 are generated either simultaneously with the same process steps or successively with corresponding or different process steps. As a result, they can differ in their structure as well as in the type of conversion to the conductor structure and in their electrical properties and the electrical properties of the conductor structures produced therefrom.

Abweichend von dem in 2 dargestellten Ausführungsbeispiel kann eine Struktur aus mehreren Vorstrukturen gemäß der vorliegenden Erfindung ferner Verzweigungen aufweisen.Notwithstanding the in 2 In the illustrated embodiment, a structure of multiple pre-structures according to the present invention may further include branches.

3 ist eine schematische perspektivische Darstellung einer integrierten Halbleiterschaltung gemäß einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. In dem Halbleitersubstrat 10 sind vier elektrische oder elektronische Bauelemente 52, 54, 56, 58 angeordnet, von denen jedes Teil einer nicht dargestellten Teilschaltung in dem Halbleitersubstrat 10 sein kann. Das erste Bauelement 52 ist über Vorstrukturen 60, 62, 64 mit je einem der anderen drei Bauelemente 54, 56, 58 verbunden. Anschlussbereiche der Vorstrukturen 60, 62, 64 sind hier vorzugsweise gleichzeitig Anschlussbereiche der Bauelemente 52, 54, 56, 58. Sie sind in 3 nicht dargestellt. 3 is a schematic perspective view of a semiconductor integrated circuit according to another preferred embodiment of the present invention. In the semiconductor substrate 10 are four electrical or electronic components 52 . 54 . 56 . 58 each of which is part of a subcircuit (not shown) in the semiconductor substrate 10 can be. The first component 52 is about substructures 60 . 62 . 64 with one of the other three components 54 . 56 . 58 connected. Connection areas of the preliminary structures 60 . 62 . 64 are here preferably simultaneously connection areas of the components 52 . 54 . 56 . 58 , They are in 3 not shown.

Die integrierte Halbleiterschaltung, deren Ausschnitt in 3 dargestellt ist, kann auf einfache Weise an verschiedene spezielle Anwendungen und deren Anforderungsprofil angepasst werden. Dazu werden eine oder zwei der drei Vorstrukturen 60, 62, 64 ausgewählt und durch lokales Zuführen von Energie in Leiterstrukturen gewandelt oder es werden alle drei Vorstrukturen 60, 62, 64 in Leiterstrukturen gewandelt. Je nachdem, mit welchem oder welchen der Bauelemente 54, 56, 58 das erste Bauelement 52 elektrisch leitfähig verbunden ist, weist die integrierte Halbleiterschaltung unterschiedliche elektrische Eigenschaften bzw. unterschiedliche Funktionalitäten auf. Die integrierte Halbleiterschaltung ist damit ohne Weiteres beispielsweise an spezifische Signalimpedanzen, Signalpegel, eine zur Verfügung stehende Eingangsleistung, eine abzugebende Ausgangsleistung, eine Taktfrequenz etc. anpassbar. Anstelle je einer Vorstruktur sind alternativ je mehrere in Serie angeordnete Vorstrukturen vorgesehen, ähnlich wie dies in 2 gezeigt ist.The semiconductor integrated circuit whose cutout in 3 can be easily adapted to various specific applications and their requirement profile. This will be one or two of the three substructures 60 . 62 . 64 are selected and converted by local supply of energy in conductor structures or it will be all three substructures 60 . 62 . 64 transformed into ladder structures. Depending on which or with which of the components 54 . 56 . 58 the first component 52 is electrically conductively connected, the semiconductor integrated circuit has different electrical properties or different functionalities. The integrated semiconductor circuit is thus readily adaptable, for example, to specific signal impedances, signal levels, an available input power, an output power to be output, a clock frequency, etc. Instead of a respective preliminary structure, a plurality of series-arranged preliminary structures are alternatively provided, similar to that in FIG 2 is shown.

Beispielsweise sind die Bauelemente 54, 56, 58 Eingangsverstärker oder Teile von Eingangsverstärkern mit unterschiedlicher Empfindlichkeit, unterschiedlicher Dynamik, unterschiedlicher Verstärkung und/oder unterschiedlicher Leistungsaufnahme, die parallel in Signalwegen angeordnet sind und durch Wandlung der entsprechenden Vorstruktur 60, 62, 64 in eine Leiterstruktur aktiviert werden können. Diese Aktivierung geschieht beispielsweise indem sie über die aus der Vorstruktur hervorgegangene Leiterstruktur mit elektrischer Leistung versorgt werden. Alternativ sind die Vorstrukturen 60, 62, 64 Teil des Eingangssignalwegs, so dass das Eingangssignal einem oder mehreren ausgewählten Vorverstärkern zur Verstärkung zugeführt werden kann.For example, the components 54 . 56 . 58 Input amplifiers or parts of input amplifiers with different sensitivity, different dynamics, different amplification and / or different power consumption, which are arranged in parallel in signal paths and by conversion of the corresponding preliminary structure 60 . 62 . 64 can be activated in a ladder structure. This activation takes place, for example, by being supplied with electrical power via the conductor structure emerging from the preliminary structure. Alternatively, the pre-structures 60 . 62 . 64 Part of the input signal path, so that the input signal can be supplied to one or more selected preamplifiers for amplification.

Den in den 1 bis 3 dargestellten Ausführungsbeispielen ist gemein, dass die Vorstrukturen 12, 32, 34, 60, 62, 64 in dem Halbleitersubstrat 10 vergraben angeordnet sind. Vergraben im Sinne dieses Textes ist eine Vorstruktur dann, wenn sie zumindest abschnittsweise von allen Oberflächen des Halbleitersubstrats 10 beabstandet angeordnet ist.The in the 1 to 3 illustrated embodiments have in common that the pre-structures 12 . 32 . 34 . 60 . 62 . 64 in the semiconductor substrate 10 are arranged buried. Burying in the sense of this text is a pre-structure if it is at least in sections of all surfaces of the semiconductor substrate 10 spaced apart.

Im Folgenden werden anhand der 4 bis 7 Beispiele für eine Realisierung der Vorstrukturen 12, 32, 34, 60, 62, 64 dargestellt. Jedes Ausführungsbeispiel der Vorstruktur mag für eine andere Geometrie der Vorstruktur besonders geeignet sein. Es wird jedoch angemerkt, dass alle in den 1 bis 7 dargestellten geometrischen Proportionen lediglich Beispiele darstellen und somit grundsätzlich jedes der in den 4 bis 7 dargestellten Ausführungsbeispiele der Vorstruktur für jede Geometrie und insbesondere auch jede der in den 1 bis 3 dargestellten Geometrien verwendbar ist.The following are based on the 4 to 7 Examples of a realization of the preliminary structures 12 . 32 . 34 . 60 . 62 . 64 shown. Each embodiment of the pre-structure may be particularly suitable for a different geometry of the pre-structure. It is noted, however, that all in the 1 to 7 represented geometric proportions represent only examples and thus basically each of the in the 4 to 7 illustrated embodiments of the pre-structure for each geometry and in particular also each of the in the 1 to 3 shown geometries is used.

In 4 sind übereinander von oben nach unten eine Draufsicht der Vorstruktur, Dotierstoffkonzentrationen und resultierende Ladungsträgerdichten in derselben sowie Dotierstoffkonzentrationen und Ladungsträgerdichte nach der Wandlung der Vorstruktur in eine Leiterstruktur dargestellt. Obwohl die Dotierstoffkonzentrationen und Ladungsträgerdichten idealisiert bzw. vereinfacht dargestellt sind, ermöglichen sie ein gutes Verständnis der Wandlung der Vorstruktur in eine Leiterstruktur.In 4 are shown above one another from top to bottom, a plan view of the pre-structure, dopant concentrations and resulting carrier densities in the same and dopant concentrations and carrier density after the conversion of the pre-structure into a conductor structure. Although the dopant concentrations and carrier densities are idealized or simplified, he they allow a good understanding of the transformation of the preliminary structure into a ladder structure.

Ein in 4 rechtsschraffiert dargestellter p-dotierter Bereich 72 erstreckt sich in x-Richtung von x1 bis x3. Ein in 4 linksschraffierter n-dotierter Bereich 74 erstreckt sich in x-Richtung von x2 bis x4. Der p-dotierte Bereich 72 und der n-dotierte Bereich 74 überlappen in einem Überlappbereich 76, der sich von x2 bis x3 erstreckt. Die Konzentration c(p) der Akzeptoren im p-dotierten Bereich 72 und die Konzentration c(n) der Donatoren im n-dotierten Bereich 74 sind so gewählt, dass sie sich zumindest im Überlappbereich 76 kompensieren. Dazu sind im Überlappbereich 76 die Konzentrationen c(p) der Akzeptoren und c(n) der Donatoren im einfachsten Fall gleich groß. Die Konzentrationen der Löcher c(h) und der Elektronen c(e) verschwinden deshalb im Über lappbereich 76 näherungsweise. Somit resultiert in der Vorstruktur eine äußerst geringe, näherungsweise verschwindende elektrische Leitfähigkeit im Überlappbereich 76.An in 4 right-hatched p-doped region 72 extends in the x-direction from x 1 to x 3 . An in 4 left-hatched n-doped region 74 extends in the x direction from x 2 to x 4 . The p-doped region 72 and the n-doped region 74 overlap in an overlap area 76 which extends from x 2 to x 3 . The concentration c (p) of the acceptors in the p-doped region 72 and the concentration c (n) of the donors in the n-doped region 74 are chosen so that they are at least in the overlap area 76 compensate. These are in the overlap area 76 the concentrations c (p) of the acceptors and c (n) of the donors are equal in the simplest case. The concentrations of holes c (h) and electrons c (e) therefore disappear in the overlap region 76 approximately. Thus results in the Vorstruktur an extremely low, approximately vanishing electrical conductivity in the overlap region 76 ,

Wenn man den gesamten von dem p-dotierten Bereich 72 und dem n-dotierten Bereich 74 eingenommenen Bereich als Vorstruktur betrachtet, weist diese einen Abschnitt geringer elektrischer Leitfähigkeit auf, nämlich den Überlappbereich 76. Alternativ kann man lediglich den Überlappbereich 76 als Vorstruktur betrachten, während die außerhalb des Überlappbereichs 76 liegenden Abschnitte des p-dotierten Bereichs 72 und des n-dotierten Bereichs 74 Anschlussbereiche ähnlich beispielsweise den in den 1 und 2 dargestellten Anschlussbereichen 14, 16 darstellen. In dieser Betrachtung ist die gesamte Vorstruktur elektrisch nicht leitend oder weist eine geringe elektrische Leitfähigkeit auf.Taking the whole of the p-doped region 72 and the n-doped region 74 When considered as a preliminary structure, this region has a section of low electrical conductivity, namely the overlap region 76 , Alternatively you can only the overlap area 76 as a preliminary structure, while those outside the overlap area 76 lying portions of the p-doped region 72 and the n-doped region 74 Connection areas similar, for example, in the 1 and 2 illustrated connection areas 14 . 16 represent. In this consideration, the entire pre-structure is electrically non-conductive or has a low electrical conductivity.

Wenn der Vorstruktur Energie zugeführt wird, die zu einer Erwärmung derselben führt, diffundieren die Dotierstoffe des p-dotierten Bereichs 72 und des n-dotierten Bereichs 74. Nach der Diffusion stellen sich Dotierstoffprofile ein, wie sie in 4 an der zweiten x-Achse von unten dargestellt sind. Die Konzentrationen der Donatoratome und der Akzeptoratome verändern sich durch die Diffusion unterschiedlich stark, da die Dotierstoffprofile und die Diffusionseigenschaften der Donatoren und der Akzeptoren sich unterscheiden. Die Konzentration c(p) der Akzeptoren aus dem p-dotierten Bereich 72 und die Konzentration c(n) der Donatoren aus dem n-dotierten Bereich 74 kompensieren einander nun nicht mehr im gesamten Bereich zwischen x2 und x3, sondern nur noch bei einer einzeigen x-Koordinate. Es resultieren Konzentrationen c(h) der Löcher und c(e) der Elektronen, wie sie ohne Berücksichtigung einer Verarmungszone in 4 ganz unten dargestellt sind. Deutlich erkennbar ist, dass nun kein elektrisch isolierender Überlappbereich 76 mehr vorliegt, sondern ein pn-Übergang, der bei Anlegen einer geringen Spannung in Durchlassrichtung leitfähig ist.When energy is supplied to the pre-structure, which leads to a heating of the same, the dopants of the p-doped region diffuse 72 and the n-doped region 74 , After diffusion, dopant profiles occur, as in 4 are shown on the second x-axis from below. The concentrations of the donor atoms and the acceptor atoms vary by diffusion to different degrees, since the dopant profiles and the diffusion properties of the donors and the acceptors differ. The concentration c (p) of the acceptors from the p-doped region 72 and the concentration c (n) of the donors from the n-doped region 74 Compensate each other now no longer in the entire range between x 2 and x 3 , but only in a show x-coordinate. This results in concentrations c (h) of the holes and c (e) of the electrons, as they are without consideration of a depletion zone in 4 are shown at the bottom. It is clearly recognizable that now no electrically insulating overlap area 76 is present, but a pn junction, which is conductive when applying a low voltage in the forward direction.

5 ist eine schematische Schnittdarstellung einer Vorstruktur gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Zwischen einem ersten Anschlussbereich 14 und einem zweiten Anschlussbereich 16 ist ein undotierter oder schwach dotierter, zusammenhängender Halbleiterbereich 82 angeordnet. Der Halbleiterbereich 82 grenzt an beide Anschlussbereiche 14, 16 an. In dem Halbleiterbereich 82 sind Isolatorbereiche 84 angeordnet, die einen Dotierstoff enthalten. Der undotierte oder schwach dotierte Halbleiterbereich 82 weist eine geringe elektrische Leitfähigkeit auf. 5 is a schematic sectional view of a pre-structure according to another embodiment of the present invention. Between a first connection area 14 and a second connection area 16 is an undoped or lightly doped contiguous semiconductor region 82 arranged. The semiconductor area 82 Adjacent to both connection areas 14 . 16 at. In the semiconductor field 82 are insulator areas 84 arranged, which contain a dopant. The undoped or weakly doped semiconductor region 82 has a low electrical conductivity.

Wenn die in 5 dargestellte Vorstruktur durch Zufuhr von Energie erwärmt wird, diffundiert Dotierstoff aus den Isolatorbereichen 84 in den Halbleiterbereich 82. Die Abstände zwischen den Isolatorbereichen 84 sowie zwischen den Isolatorbereichen 84 und den Anschlussbereichen 14, 16 einerseits und die durch die Energiezufuhr bewirkte Temperatur und Dauer der Erwärmung andererseits sind so gewählt, dass in dem Halbleiterbereich 82 zumindest ein Pfad zwischen den Anschlussbereichen 14, 16 entsteht, aufgrund einer ausreichend hohen Dotierstoffkonzentration eine erwünschte Leitfähigkeit zwischen den Anschlussbereichen 14, 16 gewährleistet. Diese Bedingung ist beispielsweise dann erfüllt, wenn die Abstände zwischen den Anschlussbereichen 14, 16 einerseits und den jeweils nächstliegenden Isolatorbereichen 84 andererseits kleiner oder gleich einer Diffusionslänge des Dotierstoffs bei dem lokalen Erwärmen und die Abstände zwischen den Isolatorbereichen 84 kleiner oder gleich der zweifachen Diffusionslänge sind. Als Diffusionslänge wird dabei vorzugsweise der linear oder quadratisch gemittelte Abstand eines Dotierstoffatoms nach der durch die Erwärmung der Vorstruktur bedingten Diffusion von seinem Ausgangsort bezeichnet.When the in 5 heated pre-structure is heated by the supply of energy diffuses dopant from the insulator regions 84 in the semiconductor field 82 , The distances between the isolator areas 84 and between the insulator regions 84 and the connection areas 14 . 16 on the one hand and the temperature and duration of the heating caused by the energy supply, on the other hand, are selected such that in the semiconductor region 82 at least one path between the connection areas 14 . 16 arises, due to a sufficiently high dopant concentration, a desired conductivity between the terminal areas 14 . 16 guaranteed. This condition is met, for example, when the distances between the terminal areas 14 . 16 on the one hand and the respective nearest insulator areas 84 on the other hand, less than or equal to a diffusion length of the dopant in the local heating and the distances between the insulator regions 84 are less than or equal to twice the diffusion length. The diffusion length is preferably the linear or quadratic averaged distance of a dopant atom according to the diffusion caused by the heating of the preliminary structure from its starting location.

6 ist eine schematische Schnittdarstellung einer Vorstruktur gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Ähnlich wie bei dem anhand der 5 dar gestellten Ausführungsbeispiel ist zwischen Anschlussbereichen 14, 16 ein Halbleiterbereich 82 angeordnet. Isolatorbereiche 84 sind nun nicht in Form von Inseln sondern in Form von Schichten in dem Halbleiterbereich 82 angeordnet. Die schichtförmigen Isolatorbereiche 84 können in dem Halbleiterbereich 82 nahezu beliebig angeordnet sein, wobei jedoch zumindest ein zusammenhängender Teilbereich des Halbleiterbereichs 82 existieren muss, welcher an beide Anschlussbereiche 14, 16 angrenzt. 6 is a schematic sectional view of a pre-structure according to another embodiment of the present invention. Similar to the case of the 5 illustrated embodiment is between terminal areas 14 . 16 a semiconductor region 82 arranged. insulator regions 84 are now not in the form of islands but in the form of layers in the semiconductor region 82 arranged. The layered insulator areas 84 can in the semiconductor field 82 be arranged almost arbitrarily, but at least one contiguous portion of the semiconductor region 82 must exist, which at both connection areas 14 . 16 borders.

Ähnlich wie bei dem anhand der 5 dargestellten Ausführungsbeispiel bildet der Halbleiterbereich 82 in der Vorstruktur lediglich eine Verbindung geringer elektrischer Leitfähigkeit zwischen den Anschlussbereichen 14, 16. Durch lokale Energiezufuhr wird die Vorstruktur erwärmt, und es diffundiert Dotierstoff aus den Isolatorbereichen 84 in den Halbleiterbereich 82. Dadurch wird dessen elektrische Leitfähigkeit drastisch erhöht, und der Halbleiterbereich 82 bildet dann eine elektrisch leitfähige Verbindung zwischen den Anschlussbereichen 14, 16.Similar to the case of the 5 illustrated embodiment forms the semiconductor region 82 in the pre-structure only a compound of low electrical conductivity between the service areas 14 . 16 , By local energy supply, the pre-structure is heated, and it diffuses dopant from the insulator regions 84 in the semiconductor field 82 , As a result, its electrical conductivity is drastically increased, and the semiconductor region 82 then forms an electrically conductive connection between the connection areas 14 . 16 ,

7 ist eine schematische Schnittansicht einer Vorstruktur gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Zwischen Anschlussbereichen 14, 16 ist ein Halbleiterbereich 82 angeordnet, der zusammenhängend ist und an beide Anschlussbereiche 14, 16 angrenzt. Der Halbleiterbereich 82 grenzt ferner an einen kristallinen Bereich 88, der eine andere Kristallgitterstruktur, insbesondere Kristallgitterkonstante, aufweist als der Halbleiterbereich 82. Diese Gitterfehlanpassung hat Kristallgitterfehlstellen 90 in dem Halbleiterbereich 82 zur Folge. Die Kristallgitterfehlstelle 90 verringern die Beweglichkeit von Ladungsträgern in dem Halbleiterbereich 82. Ferner existieren an den Kristallgitterfehlstellen 90 lokalisierte Elektronen-/Loch-Zustände, an welche freie Ladungsträger gebunden werden. Die Kristallgitterfehlstelle 90 reduzieren auf diese Weise die Anzahl der freien Ladungsträger. Insgesamt reduzieren somit die Kris tallgitterfehlstellen 90 die elektrische Leitfähigkeit des Halbleiterbereichs 82. 7 is a schematic sectional view of a pre-structure according to another embodiment of the present invention. Between connection areas 14 . 16 is a semiconductor area 82 arranged, which is connected and to both connection areas 14 . 16 borders. The semiconductor area 82 further adjoins a crystalline region 88 which has another crystal lattice structure, in particular crystal lattice constant, than the semiconductor region 82 , This lattice mismatch has crystal lattice defects 90 in the semiconductor region 82 result. The crystal lattice defect 90 reduce the mobility of charge carriers in the semiconductor region 82 , Furthermore, there are crystal lattice defects 90 localized electron / hole states to which free charge carriers are bound. The crystal lattice defect 90 reduce in this way the number of free charge carriers. Overall, thus reducing the Kris tallgitterfehlstellen 90 the electrical conductivity of the semiconductor region 82 ,

Durch Erwärmen des Halbleiterbereichs 82 aufgrund einer lokalen Energiezufuhr wird ein Ausheilen der Kristallgitterfehlstellen 90 bewirkt. Dadurch werden die Beweglichkeit und die Anzahl der freien Ladungsträger und damit auch die elektrische Leitfähigkeit des Halbleiterbereichs 82 erhöht.By heating the semiconductor region 82 due to a local energy supply, a healing of the crystal lattice defects occurs 90 causes. As a result, the mobility and the number of free charge carriers and thus also the electrical conductivity of the semiconductor region 82 elevated.

Eine Gitterfehlanpassung, die zu einer Ausbildung von Kristallgitterfehlstellen führt, existiert alternativ nicht zwischen dem Halbleiterbereich 82 und dem separat vorgesehenen kristallinen Bereich 88, sondern zwischen dem Halbleiterbereich 82 und einem der Anschlussbereiche 14, 16 oder beiden Anschlussbereichen 14, 16.A lattice mismatch that results in the formation of crystal lattice vacancies alternatively does not exist between the semiconductor region 82 and the separately provided crystalline region 88 but between the semiconductor region 82 and one of the connection areas 14 . 16 or both connection areas 14 . 16 ,

Gemäß einer weiteren Variante wird der Halbleiterbereich 82 polykristallin erzeugt, wobei die Korngrenzen die Kristallgitterfehlstelle bilden. Bei der lokalen Energiezufuhr und der resultierenden Erwärmung vergrößern sich die Körner, wodurch die Anzahl der Kristallgitterfehlstellen abnimmt. Im Extremfall wird durch die lokale Energiezufuhr eine quasimonokristalline Struktur des Halbleiterbereichs 82 erzeugt, der im Vergleich zur polykristallinen Struktur fast keine Kristallgitterfehlstellen mehr aufweist.According to a further variant, the semiconductor region 82 produced polycrystalline, wherein the grain boundaries form the crystal lattice vacancy. With the local energy input and the resulting heating, the grains increase, thereby decreasing the number of crystal lattice defects. In extreme cases, the local energy supply causes a quasi-monocrystalline structure of the semiconductor region 82 produced, which has almost no crystal lattice defects compared to the polycrystalline structure.

Gemäß einer weiteren Variante der vorliegenden Erfindung wird der Halbleiterbereich 82 ursprünglich amorph erzeugt. Bei der lokalen Energiezufuhr wird die Vorstruktur in die Leiterstruktur gewandelt, indem die amorphe Struktur des Halbleiterbereichs 82 in eine kristalline oder polykristalline Struktur überführt wird. Damit geht eine drastische Erhöhung der elektrischen Leitfähigkeit einher.According to a further variant of the present invention, the semiconductor region 82 originally produced amorphous. In the case of local energy supply, the prestructure is converted into the conductor structure by the amorphous structure of the semiconductor region 82 is converted into a crystalline or polycrystalline structure. This is accompanied by a drastic increase in the electrical conductivity.

8 ist eine schematische Schnittdarstellung einer Vorstruktur (oben) gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung sowie einer daraus hervorgegangenen Leiterstruktur (unten). Die Vorstruktur besteht aus zwei aneinander angrenzenden Bereichen 94, 96 mit zwei unterschiedlichen Materialien, die jeweils keine oder nur eine verschwindende elektrische Leitfähigkeit aufweisen und an beide Anschlussstrukturen 14, 16 angrenzen. Ein lokales Zuführen von Energie und eine resultierende Erwärmung der Bereiche 94, 96 bewirkt eine Diffusion von deren Materialien und eine Durchmischung derselben an einer Grenzfläche 98 zwischen den Bereichen 94, 96. Zwischen den Bereichen 94, 96 bildet sich deshalb eine Schicht 100 aus, die aus einer Mischung der beiden Materialien der Bereiche 94, 96 besteht. Die Materialien der Bereiche 94, 96 sind so gewählt, dass die Mischung der beiden Materialien eine elektrische Leitfähigkeit aufweist, so dass die Schicht 100 eine elektrisch leitfähige Verbindung zwischen den Anschlussbereichen 14, 16 bildet. 8th is a schematic sectional view of a preliminary structure (top) according to another embodiment of the present invention and a resulting therefrom conductor structure (below). The pre-structure consists of two adjoining areas 94 . 96 with two different materials, each having no or only a vanishing electrical conductivity and to both connection structures 14 . 16 adjoin. A local supply of energy and a resulting heating of the areas 94 . 96 causes diffusion of their materials and mixing them at an interface 98 between the areas 94 . 96 , Between the areas 94 . 96 Therefore, a layer is formed 100 made up of a mixture of the two materials of the areas 94 . 96 consists. The materials of the areas 94 . 96 are chosen so that the mixture of the two materials has an electrical conductivity, so that the layer 100 an electrically conductive connection between the connection areas 14 . 16 forms.

In der bisherigen Beschreibung der Ausführungsbeispiele der integrierten Halbleiterschaltung sowie der Vorstrukturen in den integrierten Halbleiterschaltungen wurde noch nicht näher beschrieben, wie die lokale Energiezufuhr zur Wandlung der Vorstruktur in die Leiterstruktur erfolgt. Bei allen bisher beschriebenen Ausführungsbeispielen existieren dazu mehrere Möglichkeiten, die im Folgenden erläutert werden.In the previous description of the embodiments of the integrated Semiconductor circuit and the pre-structures in the integrated Semiconductor circuits have not been described in detail, such as the local Energy supply for conversion of the pre-structure in the conductor structure he follows. In all embodiments described so far exist more options, which is explained below become.

Besonders vorteilhaft erfolgt die lokale Energiezufuhr durch elektromagnetische Strahlung, welche durch einen Laser oder eine nicht-kohärente Strahlungsquelle erzeugt wird. Die elektromagnetische Strahlung wird vorzugsweise mittels einer Maske und/oder mittels eines optischen Abbildungssystems selektiv im Wesentlichen nur der Vorstruktur zugeführt bzw. auf diese fokussiert. Im Falle einer Fokussierung der elektromagnetischen Strahlung wird der Ort des Fokus vorzugsweise nicht nur lateral sondern auch vertikal auf die Vorstruktur ausgerichtet. Einer Vorstruktur, die größer als der Fokus ist, wird Energie in mehreren Schritten jeweils nach Verschieben des Fokus zugeführt. Alternativ wird der Fokus kontinuierlich verfahren, um der gesamten Vorstruktur Energie zuzuführen.Especially Advantageously, the local energy supply by electromagnetic Radiation caused by a laser or a non-coherent radiation source is produced. The electromagnetic radiation is preferably by means of a mask and / or by means of an optical imaging system selectively fed essentially only to the preliminary structure or focused on this. In case of focusing the electromagnetic Radiation preferably becomes the location of focus not only lateral but also vertically aligned to the preliminary structure. A preliminary structure, the bigger than The focus is on shifting energy in several steps fed to the focus. Alternatively, the focus is moved continuously to the entire Vorstruktur to supply energy.

Vorzugsweise wird die Photonenenergie der elektrischen Strahlung so gewählt, dass die Photonen nur in der Vorstruktur und nicht oder nur in wesentlich geringerem Maße in umgebendem Material absorbiert werden.Preferably the photon energy of the electrical radiation is chosen so that the photons only in the Vorstruktur and not or only in essential lesser degree be absorbed in surrounding material.

Bei den oben dargestellten Ausführungsbeispielen bewirkt die Energiezufuhr eine lokale Erwärmung der Vorstruktur, welche dann die Wandlung der Vorstruktur in die Leiterstruktur zur Folge hat. Alternativ bewirkt die elektromagnetische Strahlung die Wandlung der Vorstruktur in die Leiterstruktur nicht auf thermischem, sondern beispielsweise auf fotochemischem Weg.at the embodiments shown above the energy supply causes a local heating of the pre-structure, which then the conversion of the Vorstruktur in the ladder structure result Has. Alternatively, the electromagnetic radiation causes the conversion the Vorstruktur in the ladder structure not on thermal, but for example by photochemical means.

Entweder thermisch oder fotochemisch bewirkt die elektromagnetische Strahlung gemäß einem weiteren Ausführungsbeispiel eine Umkristallisation oder eine chemische Wandlung der Vorstruktur in die Leiterstruktur.Either thermally or photochemically causes the electromagnetic radiation according to another embodiment a recrystallization or a chemical transformation of the preliminary structure into the ladder structure.

Eine lokale Energiezufuhr zur Wandlung der Vorstruktur in die Leiterstruktur gemäß der vorliegenden Erfindung ist ferner mittels (fokussiertem) Ultraschall, durch Teilchenstrahlung oder auf andere Weise möglich. Auch hierbei ist vorzugsweise die Wellenlänge bzw. Frequenz des Ultraschalls oder die Art oder Energie der Teilchenstrahlung so auf die Vorstruktur abgestimmt, dass eine Energieabsorption ausschließlich oder mit wesentlich höherer Wahrscheinlichkeit in der Vorstruktur als in umgebendem Material stattfindet.A Local energy supply for conversion of the preliminary structure into the conductor structure according to the present Invention is also by means of (focused) ultrasound, by particle radiation or otherwise possible. Again, preferably the wavelength or frequency of the ultrasound or the type or energy of the particle radiation so on the Vorstruktur tuned that energy absorption exclusively or with much higher Probability in the substructure as in surrounding material takes place.

9 ist eine schematische Schnittdarstellung eines Teils einer integrierten Halbleiterschaltung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Ein Halbleitersubstrat 10 besteht aus mehreren Schichten 102, 104, 106, 108, in denen jeweils eine oder mehrere Vorstrukturen 112, 114, 116, 118 angeordnet sind. Jede der Vorstrukturen 112, 114, 116, 118 grenzt an jeweils zwei Anschlussbereiche 14, 16. Jede der Vorstrukturen 112, 114, 116, 118 weist aufgrund des Materials, aus dem sie gebildet ist, oder aufgrund des Materials der Schicht 102, 104, 106, 108, in dem sie gebildet ist, eine andere "Aktivierungsenergie" bzw. Photonenenergie, bei der eine Wandlung der Vorstruktur in eine Leiterstruktur stattfindet, auf. 9 is a schematic sectional view of a portion of a semiconductor integrated circuit according to another embodiment of the present invention. A semiconductor substrate 10 consists of several layers 102 . 104 . 106 . 108 , in each of which one or more preliminary structures 112 . 114 . 116 . 118 are arranged. Each of the preliminary structures 112 . 114 . 116 . 118 Adjacent to two connection areas 14 . 16 , Each of the preliminary structures 112 . 114 . 116 . 118 indicates due to the material of which it is formed or due to the material of the layer 102 . 104 . 106 . 108 in which it is formed, another "activation energy" or photon energy, in which a conversion of the pre-structure takes place in a conductor structure on.

In der Richtung des Pfeils 122 wird elektromagnetische Energie, beispielsweise in Form von UV- oder IR-Licht, auf das Halbleitersubstrat 10 eingestrahlt. Eine Auswahl der Vorstruktur 112, 114, 116, 118, die aktiviert bzw. in eine Leiterstruktur gewandelt werden soll, kann nun nicht nur über eine laterale Intensitätsmodulation sondern auch mittels der Photonenenergie der eingestrahlten elektromagnetischen Strahlung erfolgen.In the direction of the arrow 122 Electromagnetic energy, for example in the form of UV or IR light, on the semiconductor substrate 10 irradiated. A selection of the preliminary structure 112 . 114 . 116 . 118 , which is to be activated or converted into a conductor structure, can now be done not only via a lateral intensity modulation but also by means of the photon energy of the irradiated electromagnetic radiation.

10 ist eine schematische perspektivische Darstellung einer integrierten Halbleiterschaltung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Dieses Ausführungsbeispiel zeigt eine Anwendung der vorliegenden Erfindung, bei der innerhalb eines Halbleitersubstrats 10 analoge und/oder digitale VLSI-CMOS-Schaltungen (VLSI = Very Large Scale Integration = Integration mit einem sehr großen Maßstab; CMOS = Complementary Metal Oxide Semiconductor = Komplementär-Metall-Oxid-Halbleiter) in einem ersten Abschnitt 132 und eine integrierte Hochfrequenzschaltung in einem zweiten Abschnitt 134 integriert sind. 10 is a schematic perspective view of a semiconductor integrated circuit according to another embodiment of the present invention. This embodiment shows an application of the present invention wherein, within a semiconductor substrate 10 Analog and / or VLSI-CMOS circuits (VLSI = Very Large Scale Integration = CMOS = Complementary Metal Oxide Semiconductor) in a first section 132 and a high-frequency integrated circuit in a second section 134 are integrated.

Die VLSI-CMOS-Schaltung wird in diesem Beispiel durch einen Feldeffekttransistor mit einem Source-Bereich 142, einem Kanal-Bereich 144 und einem Drain-Bereich 146 in einer p-dotierten Wanne 148 sowie einem Gate-Oxid 150, einem Source-Anschlussbereich 152, einer Gate-Elektrode 154 und einem Drain-Anschlussbereich 156 repräsentiert. Die integrierte Hochfrequenzschaltung im zweiten Abschnitt 134 wird durch eine Mikrostreifen-Leitung (Microstrip Line) 158 repräsentiert. Die Mikrostreifenleitung ermöglicht eine gute Kontrolle bzw. Einstellung der Impedanz, wobei geometrische Abstandsparame ter oder das umgebende Dielektrikum eine Funktion des dreidimensionalen Dotierstoffkonzentrationsprofils und des bei der Erzeugung verwendeten Lithografieprozesses sind. Unterhalb des Drain-Bereichs 146 ist eine vergrabene bzw. von der Oberfläche des Halbleitersubstrats 10 beabstandete Streifenleitung 160 angeordnet. Zur Vereinfachung sind die Isolatorstreifen der Streifenleitung 160 nur an der vorn dargestellten Schnittfläche des Halbleitersubstrats 10 gezeigt.The VLSI CMOS circuit is in this example by a field effect transistor with a source region 142 , a channel area 144 and a drain region 146 in a p-doped well 148 and a gate oxide 150 , a source connection area 152 , a gate electrode 154 and a drain connection region 156 represents. The integrated high-frequency circuit in the second section 134 is through a microstrip line (microstrip line) 158 represents. The microstrip line allows for good impedance control, with geometric spacing parameters or the surrounding dielectric being a function of the three-dimensional dopant concentration profile and the lithographic process used in the formation. Below the drain area 146 is a buried or from the surface of the semiconductor substrate 10 spaced stripline 160 arranged. For convenience, the insulator strips are the stripline 160 only on the cutting surface of the semiconductor substrate shown in front 10 shown.

Zwischen der Mikrostreifenleitung 158 und der Streifenleitung 160 ist eine Leiterstruktur 162 vorgesehen, die wie in den obigen Ausführungsbeispielen dargestellt, aus einer Vorstruktur gebildet wurde. Die Mikrostreifenleitung 158 und die Streifenleitung 160 bilden somit Anschlussbereiche der Leiterstrur 160 bzw. der Vorstruktur, aus der die Leiterstruktur 160 hervorgegangen ist. Obwohl die Leiterstruktur 162 in 10 mit einer sehr einfachen vertikal ausgerichteten quaderförmigen Struktur dargestellt ist, kann sie wie oben dargestellt eine beliebige geometrische Gestalt aufweisen, um bei optimalen Signalübertragungseigenschaften eine möglichst Platz sparende Anordnung der integrierten Hochfrequenzschaltung und deren VLSI-CMOS-Schaltung zu ermöglichen. Ferner kann die Leiterstruktur 162 aus einer abhängig von der Anwendung, für die die integrierte Halbleiterschaltung vorgesehen ist, aus einer Mehrzahl von Vorstrukturen ausgewählten Vorstruktur erzeugt werden, um ihre elektrischen Eigenschaften an die vorgesehene Anwendung optimal anzupassen.Between the microstrip line 158 and the stripline 160 is a ladder structure 162 provided, which was formed from a pre-structure as shown in the above embodiments. The microstrip line 158 and the stripline 160 thus form connection areas of the conductor line 160 or the preliminary structure, from which the ladder structure 160 emerged. Although the ladder structure 162 in 10 is shown with a very simple vertically oriented cuboid structure, it can have any geometric shape as shown above, in order to allow optimal signal transmission characteristics as space-saving arrangement of the integrated high-frequency circuit and its VLSI-CMOS circuit. Furthermore, the conductor structure 162 from a pre-structure selected from a plurality of pre-structures, depending on the application for which the semiconductor integrated circuit is provided, in order to optimally adapt its electrical properties to the intended application.

11 ist ein schematisches Flussdiagramm, das das erfindungsgemäße Verfahren zum Herstellen einer integrierten Halbleiterschaltung darstellt. In einem ersten Schritt 172 wird das Halbleitersubstrat bereitgestellt, in dem in einem zweiten Schritt 174 mindestens zwei Anschlussbereiche gebildet werden. In einem dritten Schritt 176 wird eine Vorstruktur gebildet, die in einem vierten Schritt 178 durch lokales Zuführen von Energie in eine Leiterstruktur gewandelt wird. Der zweite Schritt 174 und der dritte Schritt 176 sowie weitere nicht dargestellte Schritte können in einer beliebigen Reihenfolge ausgeführt werden, um eine erfindungsgemäße integrierte Halbleiterschaltung mit einer Vorstruktur zu schaffen. Der vierte Schritt 178 kann erfolgen, sobald die Vorstruktur in dem dritten Schritt 176 gebildet ist, erfolgt jedoch vorzugsweise erst am Ende des Herstellungsprozesses, nachdem alle oder fast alle anderen Herstellungsschritte abgeschlossen sind. 11 FIG. 12 is a schematic flow diagram illustrating the method of manufacturing a semiconductor integrated circuit according to the present invention. FIG. In a first step 172 the semiconductor substrate is provided, in which in a second step 174 at least two connection areas are formed. In a third step 176 becomes one Prestructure formed in a fourth step 178 is converted by local supply of energy in a ladder structure. The second step 174 and the third step 176 and other steps, not shown, may be performed in any order to provide a semiconductor integrated circuit having a pre-structure according to the present invention. The fourth step 178 can be done as soon as the preliminary structure in the third step 176 is formed, but preferably only at the end of the manufacturing process, after all or almost all other manufacturing steps are completed.

12 zeigt ein schematisches Flussdiagramm eines Herstellungsverfahrens für eine anwendungsspezifische integrierte Halbleiterschaltung gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung. In einem ersten Schritt 182 wird ein Halbleitersubstrat bereitgestellt, in dem in einem zweiten Schritt 184 Vorstrukturen gebildet werden. In einem dritten Schritt 186 werden abhängig von einer Anwendung, für welche die anwendungsspezifische integrierte Halbleiterschaltung vorgesehen ist, eine oder mehrere Vorstrukturen ausgewählt, die in einem vierten Schritt 188 durch lokales Zuführen von Energie in eine bzw. mehrere Leiterstrukturen gewandelt werden. Die ersten beiden Schritte 182, 184 sind Teil eines Herstellungsprozesses, dessen Ergebnis eine integrierte Halbleiterschaltung gemäß der vorliegenden Erfindung ist, die dann in einem Lager aufbewahrt oder auch an einen Kunden ausgeliefert werden kann. Der dritte Schritt 186 und der vierte Schritt 188 können zu einem beliebigen späteren Zeitpunkt beim Hersteller der integrierten Halbleiterschaltung oder auch beim Kunden stattfinden, um die integrierte Halbleiterschaltung an eine spezifische Anwendung anzupassen. Die Vorstruktur oder die Vorstrukturen werden dabei so ausgewählt, dass erwünschte Eigenschaften und Funktionalitäten der integrierten Halbleiterschaltung realisiert werden. 12 FIG. 12 shows a schematic flowchart of a manufacturing method for an application-specific semiconductor integrated circuit according to another embodiment of the present invention. In a first step 182 a semiconductor substrate is provided in which in a second step 184 Prestructures are formed. In a third step 186 Depending on an application for which the application-specific semiconductor integrated circuit is provided, one or more pre-structures are selected, which in a fourth step 188 be converted by local supply of energy in one or more conductor structures. The first two steps 182 . 184 are part of a manufacturing process, the result of which is a semiconductor integrated circuit according to the present invention, which can then be stored in a warehouse or delivered to a customer. The third step 186 and the fourth step 188 can take place at any later time at the manufacturer of the semiconductor integrated circuit or at the customer to adapt the semiconductor integrated circuit to a specific application. The preliminary structure or the preliminary structures are selected so that desired properties and functionalities of the integrated semiconductor circuit are realized.

Wie die vorstehenden Ausführungsbeispiele belegen, ist die vorliegende Erfindung sowohl als Herstellungsverfahren als auch als integrierte Halbleiterschaltung realisierbar. Insbesondere ist jedes der oben anhand der 11 und 12 dar gestellten Verfahren vorteilhaft und ohne weiteres anpassbar, um eines der anhand der 1 bis 10 dargestellten Ausführungsbeispiele herzustellen.As the above embodiments prove, the present invention can be realized both as a manufacturing method and as a semiconductor integrated circuit. In particular, each of the above is based on the 11 and 12 presented advantageous and readily adaptable to one of the basis of the 1 to 10 produce illustrated embodiments.

1010
HalbleitersubstratSemiconductor substrate
1212
Vorstrukturantestructure
1414
Anschlussbereichterminal area
1616
Anschlussbereichterminal area
1818
vertikaler Abschnitt der Vorstrukturvertical Section of the preliminary structure
2020
horizontaler Abschnitt der Vorstrukturhorizontal Section of the preliminary structure
2222
horizontaler Abschnitt der Vorstrukturhorizontal Section of the preliminary structure
3232
Vorstrukturantestructure
3434
Vorstrukturantestructure
3636
AnschlusskontaktflächeTerminal pad
3838
Kondensatorelektrodecapacitor electrode
4040
Kondensatorelektrodecapacitor electrode
4242
Leiterstrukturconductor structure
4444
AnschlusskontaktflächeTerminal pad
5252
Bauelementmodule
5454
Bauelementmodule
5656
Bauelementmodule
5858
Bauelementmodule
6060
Vorstrukturantestructure
6262
Vorstrukturantestructure
6464
Vorstrukturantestructure
7272
p-dotierter Bereichp-doped Area
7474
n-dotierter Bereichn-doped Area
7676
Überlappbereichoverlap
8282
HalbleiterbereichSemiconductor region
8484
Isolatorbereichinsulator region
8888
kristalliner Bereichcrystalline Area
9090
KristallgitterfehlstelleCrystal lattice defect
9494
BereichArea
9696
BereichArea
9898
Grenzfläche zwischen den BereichenInterface between the areas
100100
Schichtlayer
102102
Schichtlayer
104104
Schichtlayer
106106
Schichtlayer
108108
Schichtlayer
112112
Vorstrukturantestructure
114114
Vorstrukturantestructure
116116
Vorstrukturantestructure
118118
Vorstrukturantestructure
122122
Pfeilarrow
132132
erster Abschnittfirst section
134134
zweiter Abschnittsecond section
142142
Source-BereichSource region
144144
Kanal-BereichChannel region
146146
Drain-BereichDrain region
148148
p-dotierte Wannep-doped tub
150150
Gate-OxidGate oxide
152152
Source-AnschlussbereichSource terminal area
154154
Gate-ElektrodeGate electrode
156156
Drain-AnschlussbereichDrain area
158158
MikrostreifenleitungMicrostrip line
160160
Streifenleitungstripline
162162
Leiterstrukturconductor structure
172172
erster Schrittfirst step
174174
zweiter Schrittsecond step
176176
dritter Schrittthird step
178178
vierter Schrittfourth step
182182
erster Schrittfirst step
184184
zweiter Schrittsecond step
186186
dritter Schrittthird step
188188
vierter Schrittfourth step

Claims (14)

Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit einer in einem Halbleitersubstrat (10) vergrabenen Leiterstruktur (162), die zwei Anschlussbereiche (14, 16; 36, 38; 158, 160) elektrisch leitfähig verbindet, mit folgenden Schritten: Bereitstellen (172) des Halbleitersubstrats (10); Erzeugen (174) der zwei Anschlussbereiche (14, 16; 36, 38; 158, 160); Erzeugen (176) einer in dem Halbleitersubstrat (10) vergrabenen Vorstruktur (12; 32, 34; 60, 62, 64) für die Leiterstruktur (162) zwischen den zwei Anschlussbereichen (14, 16; 36, 38; 158, 160), wobei die Vorstruktur (12; 32, 34; 60, 62, 64) keine elektrisch leitfähige Verbindung oder eine Verbindung geringer elektrischer Leitfähigkeit zwischen den Anschlussbereichen (14, 16; 36, 38; 158, 160) bildet; und lokales Zuführen (178) von Energie zu der Vorstruktur (12; 32, 34; 60, 62, 64), um die Vorstruktur in die Leiterstruktur zu wandeln, wobei die Leiterstruktur eine Verbindung zwischen den Anschlussbereichen bildet, deren elektrische Leitfähigkeit höher ist als die Leitfähigkeit der durch die Vorstruktur (12; 32, 34; 60, 62, 64) gebildeten Verbindung, dadurch gekennzeichnet, dass die Vorstruktur (12; 32, 34; 60, 62, 64) erzeugt wird, indem ein p-dotierter Bereich (72) und ein n-dotierter Bereich (74), der den p-dotierten Bereich (72) in einem Überlappbereich (76) überlappt, erzeugt werden, wobei die p-Dotierung und die n-Dotierung im Überlappbereich (76) vor dem lokalen Zuführen (178; 188) von Energie einander kompensieren, so dass keine freie Ladungsträger vorliegen, und die Vorstruktur (12; 32, 34; 60, 62, 64) in die Leiterstruktur gewandelt wird, indem die Konzentrationen der Dotierstoffe im Überlappbereich (76) durch Diffusion unterschiedlich stark verändert werden.Method for producing a semiconductor integrated circuit with a semiconductor substrate (in 10 ) buried conductor structure ( 162 ), the two Connection areas ( 14 . 16 ; 36 . 38 ; 158 . 160 ) electrically conductive, comprising the following steps: providing ( 172 ) of the semiconductor substrate ( 10 ); Produce ( 174 ) of the two connection areas ( 14 . 16 ; 36 . 38 ; 158 . 160 ); Produce ( 176 ) one in the semiconductor substrate ( 10 ) buried preliminary structure ( 12 ; 32 . 34 ; 60 . 62 . 64 ) for the ladder structure ( 162 ) between the two connection areas ( 14 . 16 ; 36 . 38 ; 158 . 160 ), whereby the preliminary structure ( 12 ; 32 . 34 ; 60 . 62 . 64 ) no electrically conductive connection or a compound of low electrical conductivity between the connection areas ( 14 . 16 ; 36 . 38 ; 158 . 160 ) forms; and local feeding ( 178 ) of energy to the preliminary structure ( 12 ; 32 . 34 ; 60 . 62 . 64 ) in order to convert the preliminary structure into the conductor structure, wherein the conductor structure forms a connection between the terminal regions whose electrical conductivity is higher than the conductivity of the pre-structure ( 12 ; 32 . 34 ; 60 . 62 . 64 ), characterized in that the preliminary structure ( 12 ; 32 . 34 ; 60 . 62 . 64 ) is generated by a p-doped region ( 72 ) and an n-doped region ( 74 ) containing the p-doped region ( 72 ) in an overlapping area ( 76 ), wherein the p-type doping and the n-type doping in the overlap region ( 76 ) before local feeding ( 178 ; 188 ) of energy compensate one another so that there are no free charge carriers, and the preliminary structure ( 12 ; 32 . 34 ; 60 . 62 . 64 ) is converted into the conductor structure by the concentrations of the dopants in the overlap region ( 76 ) are changed by diffusion differently. Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit einer in einem Halbleitersubstrat (10) vergrabenen Leiterstruktur (162), die zwei Anschlussbereiche (14, 16; 36, 38; 158, 160) elektrisch leitfähig verbindet, mit folgenden Schritten: Bereitstellen (172) des Halbleitersubstrats (10); Erzeugen (174) der zwei Anschlussbereiche (14, 16; 36, 38; 158, 160); Erzeugen (176) einer in dem Halbleitersubstrat (10) vergrabenen Vorstruktur (12; 32, 34; 60, 62, 64) für die Leiterstruktur (162) zwischen den zwei Anschlussbereichen (14, 16; 36, 38; 158, 160), wobei die Vorstruktur (12; 32, 34; 60, 62, 64) keine elektrisch leitfähige Verbindung oder eine Verbindung geringer elektrischer Leitfähigkeit zwischen den Anschlussbereichen (14, 16; 36, 38; 158, 160) bildet; und lokales Zuführen (178) von Energie zu der Vorstruktur (12; 32, 34; 60, 62, 64), um die Vorstruktur in die Leiterstruktur zu wandeln, wobei die Leiterstruktur eine Verbindung zwischen den Anschlussbereichen bildet, deren elektrische Leitfähigkeit höher ist als die Leitfähigkeit der durch die Vorstruktur (12; 32, 34; 60, 62, 64) gebildeten Verbindung, dadurch gekennzeichnet, dass die Vorstruktur (12; 32, 34; 60, 62, 64) erzeugt (176; 184) wird, indem ein Isolatorbereich (84), der einen Dotierstoff enthält, und ein angrenzender Halbleiterbereich (82), der zusammenhängend ist und an beide Anschlussbereiche angrenzt, erzeugt werden, und beim lokalen Zuführen (178; 188) von Energie der Dotierstoff aus dem Isolatorbereich (84) in den Halbleiterbereich (82) diffundiert, so dass dessen elektrische Leitfähigkeit erhöht wird.Method for producing a semiconductor integrated circuit with a semiconductor substrate (in 10 ) buried conductor structure ( 162 ), the two connection areas ( 14 . 16 ; 36 . 38 ; 158 . 160 ) electrically conductive, comprising the following steps: providing ( 172 ) of the semiconductor substrate ( 10 ); Produce ( 174 ) of the two connection areas ( 14 . 16 ; 36 . 38 ; 158 . 160 ); Produce ( 176 ) one in the semiconductor substrate ( 10 ) buried preliminary structure ( 12 ; 32 . 34 ; 60 . 62 . 64 ) for the ladder structure ( 162 ) between the two connection areas ( 14 . 16 ; 36 . 38 ; 158 . 160 ), whereby the preliminary structure ( 12 ; 32 . 34 ; 60 . 62 . 64 ) no electrically conductive connection or a compound of low electrical conductivity between the connection areas ( 14 . 16 ; 36 . 38 ; 158 . 160 ) forms; and local feeding ( 178 ) of energy to the preliminary structure ( 12 ; 32 . 34 ; 60 . 62 . 64 ) in order to convert the preliminary structure into the conductor structure, wherein the conductor structure forms a connection between the terminal regions whose electrical conductivity is higher than the conductivity of the pre-structure ( 12 ; 32 . 34 ; 60 . 62 . 64 ), characterized in that the preliminary structure ( 12 ; 32 . 34 ; 60 . 62 . 64 ) generated ( 176 ; 184 ) by placing an insulator region ( 84 ) containing a dopant and an adjacent semiconductor region ( 82 ), which is contiguous and adjacent to both terminal areas, are generated, and in local feeding ( 178 ; 188 ) of energy the dopant from the insulator region ( 84 ) in the semiconductor sector ( 82 ) diffuses, so that its electrical conductivity is increased. Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit einer elektrisch leitfähigen Verbindung (162) zwischen einem ersten elektrischen Bauelement (14; 36; 52; 158) und einem zweiten elektrischen Bauelement (16; 38; 54, 56, 58; 160) mit folgendem Schritt: Erzeugen einer Leiterstruktur (162) oder einer Mehrzahl von in Serie geschalteten Leiterstrukturen, welche das erste elektrische Bauelement (14; 36; 52; 158) mit dem zweiten elektrischen Bauelement (16; 38; 54, 56, 58; 160) verbinden, nach dem Verfahren nach Anspruch 1 oder 2.Method for producing a semiconductor integrated circuit with an electrically conductive connection ( 162 ) between a first electrical component ( 14 ; 36 ; 52 ; 158 ) and a second electrical component ( 16 ; 38 ; 54 . 56 . 58 ; 160 ) with the following step: generating a conductor structure ( 162 ) or a plurality of series-connected conductor structures, which the first electrical component ( 14 ; 36 ; 52 ; 158 ) with the second electrical component ( 16 ; 38 ; 54 . 56 . 58 ; 160 ), according to the method of claim 1 or 2. Verfahren zum Herstellen einer anwendungsspezifischen integrierten Halbleiterschaltung, mit folgendem Schritt: Herstellen der anwendungsspezifischen integrierten Halbleiterschaltung nach Anspruch 1 oder 2, wobei das Halbleitersubstrat (10) mit einer Mehrzahl von elektrischen Bauelementen (52, 54, 56, 58) bereitgestellt (182) wird; eine Mehrzahl von in dem Halbleitersubstrat vergrabenen Vorstrukturen (60, 62, 64) erzeugt (184) wird, wobei jede Vorstruktur keine elektrisch leitfähige Verbindung oder eine Verbindung geringer elektrischer Leitfähigkeit zwischen zwei zugeordneten Anschlussbereichen bildet; eine oder mehrere der Vorstrukturen (60, 62, 64) abhängig von einer Anwendung, für welche die Halbleiterschaltung vorgesehen ist, ausgewählt (186) werden; und Energie zu der einen oder den mehreren ausgewählten Vorstrukturen (60, 62, 64) zugeführt (188) wird, um sie in eine Leiterstruktur oder Leiterstrukturen zu wandeln, die jeweils eine Verbindung zwischen den zugeordneten Anschlussbereichen bilden, wobei die elektrische Leitfähigkeit jeder Leiterstruktur höher ist als die Leitfähigkeit der durch die Vorstruktur (60, 62, 64) gebildeten Verbindung, wodurch zwei elektrische Bauelemente (52, 54, 56, 58) elektrisch leitfähig mit einander verbunden werden.A method of manufacturing an application-specific semiconductor integrated circuit, comprising the step of: manufacturing the application-specific semiconductor integrated circuit according to claim 1 or 2, wherein the semiconductor substrate ( 10 ) with a plurality of electrical components ( 52 . 54 . 56 . 58 ) provided ( 182 ) becomes; a plurality of pre-structures buried in the semiconductor substrate ( 60 . 62 . 64 ) generated ( 184 ), wherein each pre-structure does not form an electrically conductive connection or a low electrical conductivity connection between two associated connection areas; one or more of the preliminary structures ( 60 . 62 . 64 ) is selected depending on an application for which the semiconductor circuit is provided ( 186 ) become; and energy to the one or more selected substructures ( 60 . 62 . 64 ) ( 188 ) in order to convert them into a conductor structure or conductor structures which each form a connection between the assigned connection regions, the electrical conductivity of each conductor structure being higher than the conductivity passing through the preliminary structure (FIG. 60 . 62 . 64 ), whereby two electrical components ( 52 . 54 . 56 . 58 ) are electrically conductively connected to each other. Verfahren nach einem der Ansprüche 1, 2 und 4, bei dem der Isolatorbereich (84) so erzeugt wird, dass sein Abstand von jedem der beiden Anschlussbereiche (14, 16) höchstens so groß ist, wie die Diffusionslänge des Dotierstoffs bei der lokalen Energiezufuhr (178; 188).Method according to one of Claims 1, 2 and 4, in which the insulator region ( 84 ) is generated so that its distance from each of the two connection areas ( 14 . 16 ) is at most as large as the diffusion length of the dopant at the local energy supply ( 178 ; 188 ). Verfahren nach Anspruch 5, bei dem der Isolatorbereich (84) so erzeugt wird, dass er aus mehreren Isolatorteilbereichen besteht, deren Abstände voneinander höchstens so groß sind, wie die zweifache Diffusionslänge des Dotierstoffs bei der lokalen Energiezufuhr (178; 188).Method according to claim 5, wherein the insulator region ( 84 ) is generated so that it consists of a plurality of insulator subregions whose distances from one another are at most as large as twice the diffusion length of the dopant in the local energy supply ( 178 ; 188 ). Verfahren nach Anspruch 2 oder nach Anspruch 4 in Rückbezug auf Anspruch 2, bei dem der Isolatorbereich (84) aus einer oder mehreren dünnen Schichten gebildet wird, die in dem Halbleiterbereich (82) angeordnet sind.Method according to claim 2 or claim 4 when dependent on claim 2, wherein the insulator region ( 84 ) is formed of one or more thin layers, which in the semiconductor region ( 82 ) are arranged. Verfahren nach einem der Ansprüche 1 bis 7, bei dem die Energie durch elektromagnetische Strahlung lokal zugeführt wird, deren Photonen in der Vorstruktur (12; 32, 34; 60, 62, 64) absorbiert werden.Method according to one of claims 1 to 7, in which the energy is supplied locally by electromagnetic radiation whose photons in the pre-structure ( 12 ; 32 . 34 ; 60 . 62 . 64 ) are absorbed. Verfahren nach Anspruch 8, bei dem die Vorstruktur (12; 32, 34; 60, 62, 64) umgebendes Material des Halbleitersubstrats (10) die Photonen der elektromagnetischen Strahlung nicht oder weniger als die Vorstruktur (12; 32, 34; 60, 62, 64) absorbiert.Method according to Claim 8, in which the preliminary structure ( 12 ; 32 . 34 ; 60 . 62 . 64 ) surrounding material of the semiconductor substrate ( 10 ) the photons of the electromagnetic radiation are not or less than the preliminary structure ( 12 ; 32 . 34 ; 60 . 62 . 64 ) absorbed. Verfahren nach Anspruch 8 oder 9, bei dem die elektromagnetische Strahlung auf die Vorstruktur (12; 32, 34; 60, 62, 64) fokussiert wird.Method according to Claim 8 or 9, in which the electromagnetic radiation is applied to the preliminary structure ( 12 ; 32 . 34 ; 60 . 62 . 64 ) is focused. Verfahren nach einem der Ansprüche 8 bis 10, bei dem die elektromagnetische Strahlung mittels einer Maske selektiv auf die Vorstruktur (12; 32, 34; 60, 62, 64) geführt wird.Method according to one of claims 8 to 10, wherein the electromagnetic radiation by means of a mask selectively on the Vorstruktur ( 12 ; 32 . 34 ; 60 . 62 . 64 ) to be led. Integrierte Halbleiterschaltung mit: einem Halbleitersubstrat (10); zwei Anschlussbereichen (14, 16; 36, 38; 158, 160) in dem Halbleitersubstrat (10); und einer in dem Halbleitersubstrat (10) vergrabenen Vorstruktur (12; 32, 34; 60, 62, 64), die keine elektrisch leitfähige Verbindung oder eine Verbindung geringer elektrischer Leitfähigkeit zwischen den Anschlussbereichen (14, 16; 36, 38; 158, 160) bildet, und welche durch lokales Zuführen von Energie in eine vergrabene Leiterstruktur (162) gewandelt werden kann, die eine Verbindung zwischen den zwei Anschlussbereichen (14, 16; 36, 38; 158, 160) bildet, deren elektrische Leitfähigkeit höher ist als die elektrische Leitfähigkeit der durch die Vorstruktur (12; 32, 34; 60, 62, 64) gebildeten Verbindung, dadurch gekennzeichnet, dass die Vorstruktur (12; 32, 34; 60, 62, 64) einen p-dotierten Bereich (72) und einen n-dotierten Bereich (74), der den p- dotierten Bereich (72) in einem Überlappbereich (76) überlappt, umfasst, wobei die p-Dotierung und die n-Dotierung im Überlappbereich (76) einander kompensieren, so dass keine freie Ladungsträger vorliegen.A semiconductor integrated circuit comprising: a semiconductor substrate ( 10 ); two connection areas ( 14 . 16 ; 36 . 38 ; 158 . 160 ) in the semiconductor substrate ( 10 ); and one in the semiconductor substrate ( 10 ) buried preliminary structure ( 12 ; 32 . 34 ; 60 . 62 . 64 ), which does not have an electrically conductive connection or a connection of low electrical conductivity between the connection areas ( 14 . 16 ; 36 . 38 ; 158 . 160 ) and which by locally supplying energy into a buried conductor structure ( 162 ), which establishes a connection between the two connection areas ( 14 . 16 ; 36 . 38 ; 158 . 160 ) whose electrical conductivity is higher than the electrical conductivity of the pre-structure ( 12 ; 32 . 34 ; 60 . 62 . 64 ), characterized in that the preliminary structure ( 12 ; 32 . 34 ; 60 . 62 . 64 ) a p-doped region ( 72 ) and an n-doped region ( 74 ) containing the p-doped region ( 72 ) in an overlapping area ( 76 ), wherein the p-doping and the n-doping in the overlap region ( 76 ) compensate each other, so that there are no free charge carriers. Integrierte Halbleiterschaltung mit: einem Halbleitersubstrat (10); zwei Anschlussbereichen (14, 16; 36, 38; 158, 160) in dem Halbleitersubstrat (10); und einer in dem Halbleitersubstrat (10) vergrabenen Vorstruktur (12; 32, 34; 60, 62, 64), die keine elektrisch leitfähige Verbindung oder eine Verbindung geringer elektrischer Leitfähigkeit zwischen den Anschlussbereichen (14, 16; 36, 38; 158, 160) bildet, und welche durch lokales Zuführen von Energie in eine vergrabene Leiterstruktur (162) gewandelt werden kann, die eine Verbindung zwischen den zwei Anschlussbereichen (14, 16; 36, 38; 158, 160) bildet, deren elektrische Leitfähigkeit höher ist als die elektrische Leitfähigkeit der durch die Vorstruktur (12; 32, 34; 60, 62, 64) gebildeten Verbindung, dadurch gekennzeichnet, dass die Vorstruktur einen Isolatorbereich (84), der einen Dotierstoff enthält, und einen angrenzenden Halbleiterbereich (82), der zusammenhängend ist und an beide Anschlussbereiche (14, 16; 36, 38; 158, 160) angrenzt, umfasst.A semiconductor integrated circuit comprising: a semiconductor substrate ( 10 ); two connection areas ( 14 . 16 ; 36 . 38 ; 158 . 160 ) in the semiconductor substrate ( 10 ); and one in the semiconductor substrate ( 10 ) buried preliminary structure ( 12 ; 32 . 34 ; 60 . 62 . 64 ), which does not have an electrically conductive connection or a connection of low electrical conductivity between the connection areas ( 14 . 16 ; 36 . 38 ; 158 . 160 ) and which by locally supplying energy into a buried conductor structure ( 162 ), which establishes a connection between the two connection areas ( 14 . 16 ; 36 . 38 ; 158 . 160 ) whose electrical conductivity is higher than the electrical conductivity of the pre-structure ( 12 ; 32 . 34 ; 60 . 62 . 64 ), characterized in that the preliminary structure comprises an insulator region ( 84 ) containing a dopant and an adjacent semiconductor region ( 82 ), which is connected to both connection areas ( 14 . 16 ; 36 . 38 ; 158 . 160 ). Integrierte Halbleiterschaltung nach Anspruch 12 oder 13 mit mehreren Vorstrukturen (60, 62, 64), wobei die integrierte Halbleiterschaltung durch Auswählen einer Vorstruktur (60, 62, 64) und lokales Zuführen von Energie zu der ausgewählten Vorstruktur (60, 62, 64) an eine Anwendung angepasst werden kann.Integrated semiconductor circuit according to Claim 12 or 13, having a plurality of pre-structures ( 60 . 62 . 64 ), wherein the semiconductor integrated circuit by selecting a Vorstruktur ( 60 . 62 . 64 ) and local supply of energy to the selected pre-structure ( 60 . 62 . 64 ) can be adapted to an application.
DE102004030354A 2004-06-23 2004-06-23 Method of manufacturing an integrated semiconductor circuit with a conductor structure embedded in the substrate in which the concentrations of dopant in overlapping regions are greatly varied by diffusion Expired - Fee Related DE102004030354B3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004030354A DE102004030354B3 (en) 2004-06-23 2004-06-23 Method of manufacturing an integrated semiconductor circuit with a conductor structure embedded in the substrate in which the concentrations of dopant in overlapping regions are greatly varied by diffusion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004030354A DE102004030354B3 (en) 2004-06-23 2004-06-23 Method of manufacturing an integrated semiconductor circuit with a conductor structure embedded in the substrate in which the concentrations of dopant in overlapping regions are greatly varied by diffusion

Publications (1)

Publication Number Publication Date
DE102004030354B3 true DE102004030354B3 (en) 2006-03-09

Family

ID=35852779

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004030354A Expired - Fee Related DE102004030354B3 (en) 2004-06-23 2004-06-23 Method of manufacturing an integrated semiconductor circuit with a conductor structure embedded in the substrate in which the concentrations of dopant in overlapping regions are greatly varied by diffusion

Country Status (1)

Country Link
DE (1) DE102004030354B3 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455495A (en) * 1979-10-01 1984-06-19 Hitachi, Ltd. Programmable semiconductor integrated circuitry including a programming semiconductor element
US4561906A (en) * 1983-06-16 1985-12-31 Northern Telecom Limited Laser activated polysilicon connections for redundancy
EP0258962A2 (en) * 1986-09-05 1988-03-09 THORN EMI North America Inc. Semiconductor devices having selectively actuable links and a method of manufacturing said devices
DE19739500C2 (en) * 1997-09-09 2001-07-26 Infineon Technologies Ag Process for the subsequent generation of low-resistance connections in semiconductor components by laser radiation
US6344679B1 (en) * 1999-11-19 2002-02-05 International Business Machines Corporation Diode with alterable conductivity and method of making same
US20030118751A1 (en) * 2000-06-02 2003-06-26 Koninklijke Philips Electronics N.V. Electronic device, and method of patterning a first layer
US20030155569A1 (en) * 2002-02-15 2003-08-21 Lee Thomas H. Diverse band gap energy level semiconductor device
US20040004267A1 (en) * 2002-07-02 2004-01-08 International Business Machines Corporation Programmable element with selectively conductive dopant and method for programming same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455495A (en) * 1979-10-01 1984-06-19 Hitachi, Ltd. Programmable semiconductor integrated circuitry including a programming semiconductor element
US4561906A (en) * 1983-06-16 1985-12-31 Northern Telecom Limited Laser activated polysilicon connections for redundancy
EP0258962A2 (en) * 1986-09-05 1988-03-09 THORN EMI North America Inc. Semiconductor devices having selectively actuable links and a method of manufacturing said devices
DE19739500C2 (en) * 1997-09-09 2001-07-26 Infineon Technologies Ag Process for the subsequent generation of low-resistance connections in semiconductor components by laser radiation
US6344679B1 (en) * 1999-11-19 2002-02-05 International Business Machines Corporation Diode with alterable conductivity and method of making same
US20030118751A1 (en) * 2000-06-02 2003-06-26 Koninklijke Philips Electronics N.V. Electronic device, and method of patterning a first layer
US20030155569A1 (en) * 2002-02-15 2003-08-21 Lee Thomas H. Diverse band gap energy level semiconductor device
US20040004267A1 (en) * 2002-07-02 2004-01-08 International Business Machines Corporation Programmable element with selectively conductive dopant and method for programming same

Similar Documents

Publication Publication Date Title
DE3036869C2 (en) Semiconductor integrated circuit and circuit activation method
DE102004062829A1 (en) Fabrication of semiconductor device e.g. vertical transistor comprises forming channel ion implantation areas in substrate and forming second conductive type source/drain impurity ion areas in substrate corresponding to pillar
DE19632110A1 (en) Power semiconductor device with isolating trench
DE3937502A1 (en) Insulating or field-screening structure - for IC semiconductor devices
DE102014107000A1 (en) Method for producing a semiconductor component
EP1078402B1 (en) Semiconductor system with trenches for separating doped areas
DE4230687A1 (en) Semiconductor device - comprises substrate contg. two wells of different conducting types
DE4426311B4 (en) Conductor structure of a semiconductor component and method for its production
DE2927824A1 (en) SEMICONDUCTOR DEVICES AND THEIR PRODUCTION
DE10306597B4 (en) A method of fabricating a semiconductor structure with increased breakdown voltage by underlying subcollector section
DE19720193C2 (en) Integrated circuit arrangement with at least two vertical MOS transistors and method for their production
DE1903870A1 (en) Process for producing monolithic semiconductor devices
DE1539090B1 (en) Integrated semiconductor device and method of making it
DE4008883C2 (en) Mask-type read-only memory and method of manufacturing the same
DE102004030354B3 (en) Method of manufacturing an integrated semiconductor circuit with a conductor structure embedded in the substrate in which the concentrations of dopant in overlapping regions are greatly varied by diffusion
DE102006046844A1 (en) Semiconductor component e.g. thyristor, has n conductor type field top zone provided with higher net-doping material concentration than section of another n conductor type semiconductor zone
DE102011083038B4 (en) A transistor and method of manufacturing a transistor and fabricating a semiconductor device
DE10160829A1 (en) Diode circuit and method of manufacturing a diode circuit
DE1914745B2 (en) METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT
DE10132763B4 (en) A semiconductor integrated circuit, a method of cooling a microwave circuit region, and a method of manufacturing a semiconductor integrated circuit
DE4434108A1 (en) Method for producing a low-resistance contact between a metallization layer and a semiconductor material
DE19735826A1 (en) Implanting nitride to produce gate oxide with different-thickness in hybrid and insertion ULSI
DE3838355C2 (en)
DE69925702T2 (en) Semiconductor component and its manufacturing method
DE19716368A1 (en) Ion implantation method for semiconductor manufacture e.g. DRAM

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee