DE102004030383A1 - Bonding film and semiconductor component with bonding film and method for their production - Google Patents

Bonding film and semiconductor component with bonding film and method for their production Download PDF

Info

Publication number
DE102004030383A1
DE102004030383A1 DE200410030383 DE102004030383A DE102004030383A1 DE 102004030383 A1 DE102004030383 A1 DE 102004030383A1 DE 200410030383 DE200410030383 DE 200410030383 DE 102004030383 A DE102004030383 A DE 102004030383A DE 102004030383 A1 DE102004030383 A1 DE 102004030383A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
bonding
contact
film
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200410030383
Other languages
German (de)
Inventor
Alfred Dr. Haimerl
Thomas Dipl.-Ing. Engling
Wolfgang Dr. Schober
Michael Dipl.-Ing. Bauer
Joachim Dr. Mahler
Angela Dr. Kessler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200410030383 priority Critical patent/DE102004030383A1/en
Priority to PCT/DE2005/001031 priority patent/WO2006000180A2/en
Publication of DE102004030383A1 publication Critical patent/DE102004030383A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

Die Erfindung betrifft eine Bondfolie (1, 21) und ein Halbleiterbauteil (20) mit Bondfolie (1, 21) sowie ein Verfahren zu deren Herstellung. Dabei dient die Bondfolie (1, 21) zum Kontaktieren von Halbleiterchips (2), wobei die Bondfolie (1, 21) in ihrer flächigen Erstreckung größer als der Halbleiterchip (2) ist. Im Randbereich (17), der außerhalb des Halbleiterchips (2) angeordnet ist, weist die Bondfolie (1, 21) Randanschlussflächen (10) auf, die über Verdrahtungsleitungen (8, 9) mit Kontaktanschlussflächen (5) in Verbindung stehen. Diese Kontaktanschlussflächen (5) entsprechen in Anordnung und Größe einer Anordnung und Größe von Kontaktflächen (6) des Halbleiterchips (2) und stehen mit diesen stoffschlüssig in Verbindung. Ein Halbleiterbauteil (20) weist zwei Bondfolien (1, 21) auf, wobei eine obere Bondfolie (1) die Oberseiten (16) und Randseiten des Halbleiterchips (2) bedeckt und eine untere Bondfolie (21) die Rückseite (15) des Halbleiterchips (2) kontaktiert und abdeckt.The invention relates to a bonding film (1, 21) and a semiconductor component (20) with bonding film (1, 21) and to a process for the production thereof. In this case, the bonding film (1, 21) serves for contacting semiconductor chips (2), wherein the bonding film (1, 21) is larger in its planar extent than the semiconductor chip (2). In the edge region (17), which is arranged outside the semiconductor chip (2), the bonding film (1, 21) has edge connection surfaces (10) which are connected to contact connection surfaces (5) via wiring lines (8, 9). These contact pads (5) correspond in arrangement and size of an arrangement and size of contact surfaces (6) of the semiconductor chip (2) and are in cohesive connection with these. A semiconductor component (20) has two bonding films (1, 21), an upper bonding film (1) covering the upper sides (16) and edge sides of the semiconductor chip (2) and a lower bonding film (21) covering the rear side (15) of the semiconductor chip ( 2) contacted and covered.

Description

Die Erfindung betrifft eine Bondfolie und ein Halbleiterbauteil mit einer derartigen Bondfolie, sowie einen Systemträger zur Herstellung einer Vielzahl derartiger Halbleiterbauteile mit Bondfolie.The The invention relates to a bonding film and a semiconductor device with Such a bonding film, as well as a system carrier for producing a variety such semiconductor devices with bonding film.

Bei der Herstellung von Halbleiterbauteilen sind die letzten drei Herstellungsabschnitte kostenaufwendig und komplex, insbesondere wenn keine Flipchip-Technik anwendbar ist und mit einer Drahtbondtechnik gearbeitet wird. Dazu ist zunächst der Halbleiterchip mit einer Kontaktfläche auf seiner Rückseite in eine definierte Position, in Bezug auf eine Vielzahl vorgesehener Bondverbindungen zu bringen, auszurichten und schließlich zu fixieren. Dieser Herstellungsabschnitt wird auch "die bonding" genannt. Anschließend wird die Vielzahl von Bondverbindungen zwischen einer Vielzahl von Kontaktflächen auf der aktiven Oberseite des Halbleiterchips und einer Vielzahl von Kontaktanschlussflächen eines Systemträgers durch zeitaufwendige Schritte seriell hergestellt. Dieser Herstellungsabschnitt wird auch "pad bonding" genannt. Abschließend erfolgt ein dritter Herstellungsabschnitt, bei dem der Halbleiterchip mit seinen Bondverbindungen in eine Kunststoffgehäusemasse eingebettet wird. Dieser Herstellungsabschnitt wird auch "molding" genannt.at The production of semiconductor devices are the last three manufacturing stages costly and complex, especially if no flip-chip technology is applicable and worked with a wire bonding technique. To is first the semiconductor chip with a contact surface on its back into a defined position with respect to a variety of intended ones Bringing, aligning and finally bonding fix. This manufacturing section is also called "the bonding". Subsequently, will the plurality of bond connections between a plurality of contact surfaces the active top of the semiconductor chip and a plurality of Contact pads a system carrier produced serially by time-consuming steps. This manufacturing section is also called "pad bonding". Finally, a third manufacturing section, in which the semiconductor chip with its Bonding is embedded in a plastic housing composition. This manufacturing section is also called "molding".

Diese drei Herstellungsabschnitte, Justieren und Fixieren eines Halbleiterchips auf einem Systemträger, Anbringen der Bondverbindungen und Verpacken des Halbleiterchips mit inneren Verbindungskomponenten in einem Kunststoffgehäuse sind kostenintensiv, zeitaufwendig und komplex, sowie mit einem hohen Ausschussrisiko verbunden. Zumal jeder Herstellungsabschnitt eine gewisse Fehlerwahrscheinlichkeit mit sich bringt kann die zuverlässige Funktionsfähigkeit des Bauteils im Betrieb beeinträchtigt werden. Durch die Vielzahl der in den drei Herstellungsschritten zusammengefügten Materialien, die unter anderem einen thermomechanischen "missmatch" verursachen, ergeben sich im Gesamtprozess unterschiedlichen Belastungen. Diese werden teilweise bereits schon bei den einzelnen Herstellungsabschnitten in ein Halbleiterbauteil eingebaut, was zu dem oben erwähnten hohen Ausfallrisiko führt.These three manufacturing sections, adjusting and fixing a semiconductor chip on a system tray, Attaching the bonds and packaging the semiconductor chip with internal connection components in a plastic housing are costly, time-consuming and complex, and with a high reject risk connected. Especially since each manufacturing section has a certain probability of error can bring with it the reliable functioning of the component during operation impaired become. Through the variety of in the three manufacturing steps joined Materials that cause, inter alia, a thermomechanical "missmatch" result different loads in the overall process. These will partly already at the individual production stages incorporated in a semiconductor device, resulting in the above-mentioned high Default risk leads.

Aufgabe der Erfindung ist es, eine Bondfolie anzugeben, mit welcher der Fertigungsablauf vereinfacht werden kann, mit der die Herstellungsabschnitte im so genannten "back-end" komprimiert werden und mit der die Verfahrenskosten gesenkt werden können. Ferner ist es Aufgabe der Erfindung, ein zuverlässig herstellbares Halbleiterbauteil mit einer Bondfolie, bei dem die Anzahl unterschiedlicher Materialien vermindert ist, anzugeben.task The invention is to provide a bonding film with which the Manufacturing process can be simplified with the manufacturing sections be compressed in the so-called "back-end" and with which the process costs can be lowered. It is also a task of the invention, a reliable can be produced semiconductor device with a bonding film, wherein the Number of different materials is reduced to specify.

Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.Is solved this object with the subject of the independent claims. Advantageous developments The invention will become apparent from the dependent claims.

Erfindungsgemäß wird eine Bondfolie geschaffen, um mit dieser Bondfolie einen Halbleiterchip, insbesondere dessen Kontaktflächen zu kontaktieren und ein Halbleiterbauteil mit Außenkontakten auszustatten. Dazu ist die Bondfolie in ihrer flächigen Erstreckung größer als der Halbleiterchip. Die Bondfolie weist einen Folienkern aus einer isolierenden Kunststofffolie auf. Auf mindestens einer Seite des Folienkerns ist eine Verdrahtungsstruktur mit Kontaktanschlussflächen angeord net. Die Kontaktanschlussflächen der Bondfolie entsprechen in Anordnung und Größe der Anordnung und Größe von Kontaktflächen des zu kontaktierenden Halbleiterchips. Vorzugsweise sind die Kontaktanschlussflächen der Bondfolie in Anordnung und Größe kongruent zu der Anordnung und Größe von Kontaktflächen des zu kontaktierenden Halbleiterchips. Außerdem weist die Bondfolie auf ihren Kontaktanschlussflächen eine Beschichtung zur stoffschlüssigen und elektrischen Verbindung mit den Kontaktflächen des Halbleiterchips auf. Ferner sind die Kontaktanschlussflächen über Verdrahtungsleitungen der Verdrahtungsstruktur mit Randanschlussflächen in einem Randbereich der Bondfolie elektrisch verbunden. Außerdem weist der isolierende Kunststoff des Folienkerns Eigenschaften auf, die es ermöglichen, dass sich die Bondfolie an die Außenkontur des Halbleiterchips mittels Aufschrumpfen der Bondfolie auf den Halbleiterchip oder mittels Vakuumverpackung des Halbleiterchips zwischen zwei Bondfolien angepasst werden kann.According to the invention is a Bonding film created with this bonding film, a semiconductor chip, in particular its contact surfaces to contact and equip a semiconductor device with external contacts. For this purpose, the bonding film is larger in its areal extent the semiconductor chip. The bonding film has a film core of a insulating plastic film on. On at least one side of the Foil core is a wiring structure with contact pads angeord net. The contact pads the bond film correspond in arrangement and size of the arrangement and size of contact surfaces of to be contacted semiconductor chips. Preferably, the contact pads of the Bonding foil in arrangement and size congruent to the arrangement and size of contact surfaces of the to be contacted semiconductor chips. In addition, the bonding film has on their contact pads a coating for cohesive and electrical connection with the contact surfaces of the semiconductor chip. Further, the contact pads via wiring lines of Wiring structure with edge pads in an edge region of Bonding foil electrically connected. In addition, the insulating shows Plastic of the film core has properties that allow it the bonding film to the outer contour of the semiconductor chip by shrinking the bonding film on the Semiconductor chip or by means of vacuum packaging of the semiconductor chip can be adjusted between two bonding films.

Ein Vorteil dieser Bondfolie ist es, dass sie sowohl für das Kontaktieren von Kontaktflächen auf der Oberseite des Halbleiterchips als auch zum Kontaktieren der großflächigen Kontaktfläche auf der Rückseite des Halbleiterchips geeignet ist. Ein weiterer Vorteil dieser Bondfolie ist es, dass die Randanschlussflächen der Bondfolie als Außenkontakte eines Halbleiterbauteils dienen können, zumal wenn zwei Bondfolien auf der Oberseite und der Rückseite des Halbleiterchips eingesetzt werden, und somit ein komplettes Halbleitergehäuse darstellen, wobei die Randanschlussflächen der Bondfolien gleichzeitig die Außenkontakte des Gehäuses bilden können.One The advantage of this bonding foil is that it is suitable for both contacting of contact surfaces on the top of the semiconductor chip as well as for contacting the large-area contact surface the back of the semiconductor chip is suitable. Another advantage of this bonding film is it that the edge pads the bonding film as external contacts a semiconductor device can serve, especially if two bonding films on the top and the back of the Semiconductor chips are used, and thus represent a complete semiconductor package, the edge pads the bonding films simultaneously form the external contacts of the housing can.

Somit wird mithilfe der Bondfolie ein serielles und zeitaufwendiges Anbringen von Bonddrähten zwischen Kontaktflächen des Halbleiterchips und Kontaktanschlussflächen eines Systemträgers überflüssig. Es kommt lediglich darauf an, dass die Bondfolie mit ihren Kontaktanschlussflächen in Anordnung und Größe der Anordnung und Größe der Kontaktflächen des Halbleiterchips entsprechend entworfen sind, wobei vorzugsweise eine Kongruenz vorgesehen ist. Der Randbereich der Bondfolie, der über die Größe des Halbleiterchips hinausragt, liefert mit den darauf angeordneten Randanschlussflächen in Verbindung mit den Verdrahtungsleitungen äußerst flexible Außenkontakte für ein Halbleiterbauteil. Durch die Flexibilität der Bondfolie sind die Außenkontakte, in Form der Randanschlussflächen, thermomechanisch von dem Halbleiterchip vorteilhafterweise vollständig entkoppelt. Unterschiedliche thermische Ausdehnungskoeffizienten zwischen einem Systemträger, der mit diesen Randanschlussflächen in Kontakt gebracht werden kann, und dem Ausdehnungskoeffizienten des Halbleiterchips können sich somit nicht mehr schädigend auf die Verbindungen zum Halbleiterchip auswirken.Thus, using the bonding film, a serial and time-consuming attachment of bonding wires between contact surfaces of the semiconductor chip and contact pads of a system carrier is superfluous. It is only important that the bonding film with its contact pads in arrangement and size of the arrangement and size of the contact surfaces of the semiconductor chip are designed accordingly, wherein preferably a congruence is provided. The edge region of the bonding film, which projects beyond the size of the semiconductor chip, provides extremely flexible external contacts for a semiconductor component with the edge connection surfaces arranged thereon in connection with the wiring lines. Due to the flexibility of the bonding film, the external contacts, in the form of the edge connection surfaces, are thermoelectrically completely decoupled from the semiconductor chip. Different thermal expansion coefficients between a system carrier, which can be brought into contact with these edge pads, and the coefficient of expansion of the semiconductor chip can thus no longer have a damaging effect on the connections to the semiconductor chip.

In einer bevorzugten Ausführungsform der Erfindung entsprechen die Anordnung und die Größe der Randanschlussflächen einer Anordnung und Größe von Randkontaktflächen eines übergeordneten Systemträgers. Vorzugsweise ist auch hier eine Kongruenz der Anordnung und Größe der sich entsprechenden Komponenten vorgesehen. Da zwischen Systemträger und dem Halbleiterchip aufgrund der größeren flächigen Erstreckung der Bondfolie gegenüber dem Halbleiterchip keine starre Verbindung besteht, können sich unterschiedliche thermische Ausdehnungskoeffizienten von Systemträger und Halbleiterchip nicht schädigend auswirken, da die Bondfolie mit ihren Verdrahtungsleitungen der Verdrahtungsstruktur eine flexible Verbindung zwischen dem starren Halbleiterchip und dem starren Systemträger bilden.In a preferred embodiment According to the invention, the arrangement and the size of the edge connection surfaces correspond to one Arrangement and size of edge contact surfaces of a parent System support. Preferably, a congruence of the arrangement and size is also here provided corresponding components. As between system carrier and the semiconductor chip due to the larger areal extent of the bonding film across from The semiconductor chip is not a rigid connection, can different thermal expansion coefficients of system carrier and Not damaging semiconductor chip As the bond foil with its wiring lines of the wiring structure a flexible connection between the rigid semiconductor chip and the rigid system carrier form.

Auch die Randanschlussflächen können wie die Kontaktanschlussflächen eine Beschichtung zur stoffschlüssigen Verbindung mit den jeweiligen Randkontaktflächen eines übergeordneten Systemträgers aufweisen. Diese Beschichtung für eine stoffschlüssige elektrische Verbindung kann gleichzeitig mit der Beschichtung von Kontaktanschlussflächen der Bondfolie erfolgen, sodass in einem einzelnen Beschichtungsschritt sowohl die Kontaktanschlussflächen als auch die Randanschlussflächen der Bondfolie für das gleichzeitige Verbinden mit einem Halbleiterchip und einem übergeordneten Systemträger möglich wird.Also the edge connection surfaces can like the contact pads a coating for cohesive Have connection with the respective edge contact surfaces of a parent system carrier. This coating for a cohesive electrical connection can be done simultaneously with the coating of Contact pads of the Bonding foil so that in a single coating step both the contact pads as well as the edge connection surfaces the bonding film for the simultaneous connection to a semiconductor chip and a parent system support possible becomes.

Als stoffschlüssiges Verbindungsmaterial wird für die Beschichtung vorzugsweise eine Schicht aus Leitklebstoff auf die Kontaktanschlussflächen und/oder die Randanschlussflächen der Bondfolie aufgebracht. Anstelle des Leitklebstoffs kann als Material für die stoffschlüssige Verbindung auch ein niedrig schmelzendes Lotmaterial auf die Kontaktanschlussflächen bzw. die Randanschlussflächen aufgebracht sein, wobei die Erweichungstemperatur des Folienkerns größer oder gleich der Schmelztemperatur des Lotes ist.When material coherent Connecting material is for the coating preferably comprises a layer of conductive adhesive the contact pads and / or the edge connection surfaces the bonding film applied. Instead of conductive adhesive can as Material for the cohesive Connection also a low-melting solder material on the contact pads or the edge connection surfaces be applied, wherein the softening temperature of the film core bigger or is equal to the melting temperature of the solder.

Wenn die Erweichungstemperatur des Folienkerns und die Schmelztemperatur des Lotes gleich sind, so ist es möglich, in einem Arbeitsgang das Anschmiegen der Bondfolie an die Kontur eines Halbleiterchips und das stoffschlüssige Verbinden der Kontaktflächen des Halbleiterchips mit den Kontaktanschlussflächen der Bondfolie zu erreichen. Dieses vermindert die Anzahl der Herstellungsschritte bei der Fertigung von Halbleiterbauteilen und hilft gleichzeitig die Kosten und den Raumbedarf für Halbleiterbauteile, die eine derartige Bondfolie aufweisen, zu vermindern.If the softening temperature of the film core and the melting temperature of the solder are equal, so it is possible in one operation the clinging of the bonding film to the contour of a semiconductor chip and the cohesive one Connecting the contact surfaces of the semiconductor chip to reach the contact pads of the bonding film. This reduces the number of manufacturing steps in the production of semiconductor devices and at the same time helps to reduce costs and costs Space required for Semiconductor devices, which have such a bonding film to reduce.

Die Bondfolie für einen Rückseitenkontakt eines Halbleiterchips kann relativ einfach aufgebaut sein, zumal die Kontaktanschlussfläche, die dem Rückseitenkontakt des Halbleiterchips in ihrer flächigen Erstreckung entspricht, in eine Verdrahtungsleitung übergehen kann, die den Abstand zwischen der Kontaktanschlussfläche und der Randanschlussfläche überbrückt. Dabei kann der Folienkern die Kontaktanschlussfläche vollflächig mechanisch stützen und auch die Verdrahtungsleitung und die Randanschlusskontaktfläche tragen.The Bonding foil for a backside contact a semiconductor chip can be relatively simple, especially the contact pad, the back contact of the semiconductor chip in its planar Extent corresponds, go over in a wiring line may be the distance between the contact pad and the edge connection surface bridged. there the film core can support the contact pad surface over the entire surface mechanically and also carry the wiring line and the edge terminal contact surface.

Bei einer erfindungsgemäßen Bondfolie für die Oberseite eines Halbleiterchips, welche einerseits die Kontaktflächen auf der Oberseite des Halbleiterchips kontaktieren soll und andererseits ihre Verdrahtungsstruktur von der Oberseite des Halbleiterchips isolieren soll und gleichzeitig die Verdrahtungsstruktur über die Randseiten des Halbleiterchips bis hin zu Randanschlussflächen der Bondfolie stützen soll, ist der Aufbau ein wenig komplexer als bei einer Bondfolie für die Rückseite des Halbleiterchips.at a bonding film according to the invention for the Top side of a semiconductor chip, on the one hand, the contact surfaces should contact the top of the semiconductor chip and on the other hand its wiring structure from the top of the semiconductor chip should isolate and at the same time the wiring structure over the Edge sides of the semiconductor chip up to edge pads of the Support bonding foil should, the structure is a little more complex than a bond film for the back of the semiconductor chip.

In einer bevorzugten Ausführungsform der Erfindung weist dazu der Folienkern der Bondfolie Öffnungen auf, die in ihrer Anordnung der Anordnung von Kontaktflächen des Halbleiterchips entsprechen und in ihrer flächigen Erstreckung kleiner als die Kontaktanschlussflächen der Verdrahtungsstruktur sind. Diese Öffnungen im Folienkern sind mit einem Beschichtungsmaterial für eine stoffschlüssige Verbindung zu Kontaktflächen eines Halbleiterchips gefüllt. Die Öffnungen in dem Folienkern sind nach außen, durch die in ihrer flächigen Erstreckung größeren Kontaktanschlussflächen, die sich membranartig über den Öffnungen erstrecken, abgeschlossen.In a preferred embodiment The invention has for this purpose the film core of the bonding film openings on, in their arrangement of the arrangement of contact surfaces of the Semiconductor chips correspond and smaller in their areal extent as the contact pads of the wiring structure. These openings in the film core are with a coating material for a cohesive connection to contact surfaces a semiconductor chip filled. The openings in the film core are outward, through the in their flat Extension larger contact pads, the membranous over the openings extend, completed.

Diese Ausführungsform der Erfindung hat den Vorteil, dass einerseits mit den Öffnungen in dem Folienkern eine ausreichende Menge an Material für eine stoffschlüssige Verbindung zu den Kontaktflächen eines Halbleiterchips bereitgestellt wird und andererseits diese Beschichtung in ihrer Dicke nicht die Dicke der Bondfolie übertrifft, weil die membranartigen Kontaktanschlussflächen die Öffnungen einseitig verschließen.This embodiment of the invention has the advantage that on the one hand with the openings in the film core, a sufficient amount of material for a material connection to the contact surfaces of a semiconductor chip is provided and on the other hand, this coating in thickness not the Thickness of the bonding film exceeds, because the membrane-like contact pads close the openings on one side.

Im Gegensatz zu Flipchip-Kontaktlösungen, bei denen die Höhe von Lotkugeln auf den Kontaktflächen eines Halbleiterchips den Raumbedarf des Halbleiterbauteils mitbestimmt, kann mit dieser Ausführungsform der Erfindung erreicht werden, dass allein die Dicke der Bondfolie den zusätzlichen Raumbedarf des Halbleiterbauteils gegenüber dem Raumbedarf des nackten Halbleiterchips bestimmt. Da die Dicke der Bondfolie auf wenige Mikrometer beschränkt werden kann, können mit der Bondfolie Halbleiterbauteile realisiert werden, die praktisch der Größe und dem Raumbedarf eines Halbleiterchips entsprechen. Es kommen lediglich die Bondfolienrandbereiche hinzu, die Randanschlussflächen aufweisen, welche jedoch gleichzeitig als Außenkontakte der Halbleiterbauteile dienen können. Die Bondfolie bildet somit eine den Halbleiterchip umgebende Hutkrempe, auf der sich die Randanschlussflächen als Außenkontakte befinden, während von den Randanschlussflächen Verdrahtungsleitungen, sowohl zu dem Rückseitenkontakt des Halbleiterchips als auch zu den Kontaktanschlussflächen eines Halbleiterchips auf seiner Oberseite über entsprechende Verdrahtungsleitungen laufen können.in the Unlike flip-chip contact solutions, at which the height of solder balls on the contact surfaces a semiconductor chip determines the space requirement of the semiconductor device, can with this embodiment The invention can be achieved that only the thickness of the bonding film the additional Space requirement of the semiconductor device compared to the space requirement of the naked Semiconductor chips determined. Since the thickness of the bonding film to a few Micrometer limited can, can With the bonding foil semiconductor components can be realized, which are practical the size and the Space requirements of a semiconductor chip correspond. It's just coming add the bond film edge areas that have edge pads, which, however, at the same time as external contacts of the semiconductor components can serve. The bonding film thus forms a brim surrounding the semiconductor chip, on the edge pads as external contacts while, while from the edge pads Wiring lines, both to the backside contact of the semiconductor chip as well as the contact pads of a semiconductor chip on its top over corresponding wiring lines can run.

In einem weiteren Aspekt der Erfindung wird entsprechend zu derartigen Bondfolien ein Halbleiterbauteil mit Bondfolien geschaffen, das einen Halbleiterchip aufweist, wobei der Halbleiterchip auf seiner Oberseite und seiner Rückseite Kon taktflächen aufweist. Die Oberseite ist mit einer Bondfolie bedeckt, die zum Halbleiterchip hin einen isolierenden Folienkern aufweist. Auf dem Folienkern weist die Bondfolie eine Verdrahtungsstruktur auf, sodass diese Verdrahtungsstruktur isoliert vom Halbleiterchip angeordnet ist. Die Verdrahtungsstruktur weist im Bereich der Oberseite des Halbleiterchips Kontaktanschlussflächen auf, die in Anordnung und Größe den Kontaktflächen des Halbleiterchips entsprechen und vorzugsweise kongruent sind. Ferner weist die Verdrahtungsstruktur Verdrahtungsleitungen auf, welche die Kontaktanschlussflächen der Bondfolie mit Randkontaktflächen im Randbereich der Bondfolie elektrisch verbinden.In A further aspect of the invention will be corresponding to such Bond foils a semiconductor device with bonding films created, the a semiconductor chip, wherein the semiconductor chip on its Top and its back Con tact surfaces has. The upper side is covered with a bonding foil which leads to the semiconductor chip has an insulating film core. Pointed to the film core the bonding film on a wiring structure, so this wiring structure is arranged isolated from the semiconductor chip. The wiring structure has contact pads in the region of the upper side of the semiconductor chip, the arrangement and size of the contact surfaces of the Semiconductor chips correspond and are preferably congruent. Further the wiring structure has wiring lines which are the Contact pads the bonding film with edge contact surfaces connect electrically in the edge area of the bonding foil.

Der Randbereich der Bondfolie ragt über den Rand des Halbleiterchips hinaus, zumal die Bondfolie in ihrer flächigen Erstreckung größer ist als der Halbleiterchip des Halbleiterbauteils. Der isolierende Kunststoff des Folienkerns ist an die Oberseitenkonturen und die Randkonturen des Halbleiterchips angepasst, sodass die Bondfolie den Halbleiterchip eng umhüllt. Auf der Unterseite weist das Halbleiterbauteil eine weitere Bondfolie auf, die eine Verdrahtungsstruktur mit einer großflächigen Kontaktanschlussfläche zu der Rückseite des Halbleiterchips hin aufweist. Diese Kontaktanschlussfläche zur Rückseite des Halbleiterchips hin entspricht in ihrer flächigen Erstreckung der Kontaktfläche der Rückseite des Halbleiterchips. Auch von dieser großflächigen Kontaktanschlussfläche führt eine Verdrahtungsleitung zu einer Randanschlussfläche, sodass über diese Randanschlussfläche ein Potential an die Rückseite des Halbleiterchips gelegt werden kann.Of the Edge region of the bonding film protrudes the edge of the semiconductor chip addition, especially since the bonding film in their flat Extension is greater as the semiconductor chip of the semiconductor device. The insulating plastic the foil core is at the top contours and the edge contours adapted to the semiconductor chip, so that the bonding film, the semiconductor chip tightly wrapped. On the underside, the semiconductor device has a further bonding film auf, which has a wiring structure with a large-area contact pad to the back of the semiconductor chip. This contact pad for Back of the Semiconductor chips towards corresponds in their planar extent of the contact surface of the back of the semiconductor chip. Also from this large contact pad leads a Wiring line to an edge pad, so over this edge pad a Potential to the back of the Semiconductor chips can be placed.

Ein derartiges Halbleiterbauteil mit Bondfolien hat nicht nur den Vorteil einer gravierenden Raumersparnis und hilft damit die Miniaturisierung der Halbleiterbauteile weiter zu verbessern, sondern eröffnet die Möglichkeit, die Kontaktflächengröße eines Halbleiterchips weiter zu verringern. Für das Bonden dieser Kontaktflächen sind nämlich keine Bondwerkzeuge bei der Herstellung des Halbleiterbauteils mehr einzusetzen und somit muss weder auf eine Dicke eines Bonddrahtes noch auf die Außenmaße eines Bondwerkzeugs beim Entwurf einer minimalen Schrittweite zwischen Kontaktflächen auf der Oberseite von Halbleiterchips Rücksicht genommen werden.One Such a semiconductor device with bonding films not only has the advantage a serious saving of space and thus helps miniaturization the semiconductor devices continue to improve, but opened the Possibility, the contact surface size of a semiconductor chip continue to decrease. For the bonding of these contact surfaces are namely no bonding tools in the manufacture of the semiconductor device more use and thus does not have to a thickness of a bonding wire still on the outside dimensions of a Bonding tool when designing a minimum increment between contact surfaces be considered on the top of semiconductor chips.

Ein weiterer Vorteil dieses Halbleiterbauteils besteht darin, dass zwischen Außenkontakten, in Form von Randanschlussflächen auf den Bondfolien, und den inneren Komponenten des Halbleiterbauteils durch die Flexibilität der Bondfolie eine mechanische Entkopplung zwischen Außenkontakten des Halbleiterbauteils und den Anschlussbereichen zum Halbleiterchip vorhanden ist. Somit können Unterschiede im Ausdehnungskoeffizienten zwischen Halbleiterchip und einem übergeordneten Schaltungsträger nicht zu einem Abriss der Bondverbindungen führen, was die Zuverlässigkeit derartiger Halbleiterbauteile erhöht.One Another advantage of this semiconductor device is that between External contacts, in the form of edge connection surfaces on the bonding foils, and the internal components of the semiconductor device the flexibility the bonding film a mechanical decoupling between external contacts the semiconductor device and the connection areas to the semiconductor chip is available. Thus, you can Differences in the coefficient of expansion between the semiconductor chip and a parent circuit support Do not lead to a demolition of the bond, what the reliability increased such semiconductor devices.

Die thermomechanische Entkopplung zwischen Innenanschlüssen des Halbleiterbauteils und Außenkontakten ermöglicht einen universellen Einsatz dieses Halbleiterbauteils, unabhängig davon, ob das Material eines Systemträgers Keramik, Kunststoff oder eine Leiterplatte darstellt. Als stoffschlüssiges Verbindungsmaterial kommen bei dem Halbleiterbauteil sowohl ein Leitklebstoff in Betracht als auch niedrig schmelzende Lotpastenlegierungen, wobei die Lotpastenlegierungen einen Schmelzpunkt aufweisen sollen, der gleich oder geringer als die Erweichungstemperatur des Folienkerns der Bondfolie ist.The thermomechanical decoupling between internal connections of the Semiconductor component and external contacts allows a universal use of this semiconductor device, regardless of whether the material of a system carrier Ceramic, plastic or a printed circuit board represents. As cohesive connection material Both come in the semiconductor device both a conductive adhesive into consideration as well as low melting solder paste alloys, wherein the solder paste alloys should have a melting point equal to or less than the softening temperature of the film core of the bonding film is.

Auch für das Halbleiterbauteil ist es von Vorteil, wenn der Folienkern der Bondfolie Öffnungen aufweist, die in ihrer Anordnung der Anordnung von Kontaktflächen des Halbleiterchips entsprechen und in ihrer flächigen Erstreckung kleiner als die Kontaktanschlussflächen der Verdrahtungsstruktur sind, sodass die Kontaktanschlussflächen diese Öffnungen membranartig abdecken und damit ermöglichen, dass die Öffnungen in dem Folienkern mit Beschichtungsmaterial zur stoffschlüssigen Verbindung mit den Kontaktflächen des Halbleiterchips gefüllt sein können.It is also advantageous for the semiconductor component if the film core of the bonding film has openings which correspond in arrangement to the arrangement of contact areas of the semiconductor chip and are smaller in area than the contact pads of the wiring structure, so that the contact pads cover these openings in a membrane-like manner allow the openings in the film core with Beschich can be filled material for cohesive connection with the contact surfaces of the semiconductor chip.

Ein weiterer Aspekt der Erfindung betrifft einen Systemträger mit mehreren in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen. Dieser Systemträger kann im Gegensatz zu herkömmlichen Systemträgern äußerst einfach aufgebaut sein, indem jede der Halbleiterbauteilpositionen Öffnungen aufweist und im Randbereich dieser Öffnungen Randkontaktflächen besitzt. Dabei ist die flächige Erstreckung einer Öffnung einer Halbleiterbauteilposition derart an ein in Bondfolien verpacktes Halbleiterbauteil angepasst, dass die Randkontaktflächen des Systemträgers den Randanschlussflächen der Bondfolien des Halbleiterbauteils entsprechen und miteinander stoffschlüssig verbunden sind und vorzugsweise zueinander kongruent sind. Die Randkontaktflächen des Systemträgers können auf Flachleitern eines Flachleiterrahmens angeordnet sein oder auf einer Leiterplatte eines Nutzens vorhanden sein.One Another aspect of the invention relates to a system carrier with a plurality of semiconductor device positions arranged in rows and columns. This system carrier can be extremely simple in contrast to conventional system carriers be constructed by having each of the semiconductor device positions openings and has edge contact surfaces in the edge region of these openings. Here is the areal Extension of an opening a semiconductor component position such a packaged in bonding films Semiconductor component adapted so that the edge contact surfaces of the system carrier the Edge bond pads the bonding films of the semiconductor device correspond and each other cohesively are connected and are preferably congruent to each other. The edge contact surfaces of leadframe can be arranged on flat conductors of a lead frame or on a circuit board of a benefit be present.

Ferner können derartige Randkontaktflächen, die in ihrer Anordnung und Größe den Randanschlussflächen des Halbleiterbauteils entsprechen, direkt auf einer Leiterplatte einer übergeordneten elektronischen Schaltung vorgesehen sein, ohne dass eine Öffnung in der Leiterplatte erforderlich ist. Die Randanschlussflächen des Halbleiterbauteils können nämlich dann direkt auf entsprechend angeordnete Randkontaktflächen der übergeordneten Leiterplatte gebondet werden. Ein derartiges Halbleiterbauteil erleichtert somit auch die Montage von Halbleiterbauteilen auf entsprechenden Leiterplatten, zumal sich die flexiblen Randanschlussflächen des Halbleiterbauteils bzw. der Bondfolien allen Unebenheiten einer Leiterplatte mit Metallstruktur bei der Montage anpassen können.Further can such edge contact surfaces, in their arrangement and size the edge pads of the Semiconductor device correspond directly to a printed circuit board of a parent electronic Circuit can be provided without an opening in the circuit board is required. Namely, the edge pads of the semiconductor device can then directly on appropriately arranged edge contact surfaces of the parent PCB to be bonded. Such a semiconductor device facilitates thus also the assembly of semiconductor components on appropriate Printed circuit boards, especially as the flexible edge pads of the semiconductor device or the bonding films all unevenness of a printed circuit board with metal structure can adjust during assembly.

Ein Verfahren zur Herstellung einer Bondfolie für Halbleiterbauteile mit einem Halbleiterchip weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein isolierender Folienkern bereitgestellt. Dieser Folienkern wird mit einer geschlossenen Metallschicht beschichtet. Dieses Beschichten kann durch Aufdampfen, durch galvanische oder stromlose Abschneidung oder durch eine chemische Gasphaseabscheidung erfolgen. Im nächsten Schritt wird diese geschlossene Metallschicht strukturiert, wobei Kontaktanschlussflächen gebildet werden, die in Anordnung und Größe einer Anordnung und Größe von Kontaktflächen eines Halbleiterchips entsprechen und vorzugsweise zueinander kongruent sind. Diese Kontaktanschlussflächen sind über Verdrahtungsleitungen einer entsprechenden Verdrahtungsstruktur mit Randanschlussflächen im Randbereich der Bondfolie verbunden.One Method for producing a bonding film for semiconductor components with a Semiconductor chip has the following process steps. First, will provided an insulating film core. This foil core becomes coated with a closed metal layer. This coating can be by vapor deposition, by galvanic or electroless cutting or by chemical vapor deposition. In the next step This closed metal layer is patterned, wherein contact pads formed which are in arrangement and size one Arrangement and size of contact surfaces of a Semiconductor chips correspond and preferably to each other congruent are. These contact pads are about Wiring of a corresponding wiring structure with Edge bond pads connected in the edge region of the bonding film.

Anschließend kann eine Beschichtung auf die Kontaktanschlussflächen für ein stoffschlüssiges Verbinden mit Kontaktflächen eines Halbleiterchips bzw. mit Randkontaktflächen eines Systemträgers aufgebracht werden. Auf diese Weise können preiswerte Bondfolien, sowohl für die Rückseitenelektrode eines Halbleiterchips als auch für die oberflächenseitigen Elektroden eines Halbleiterchips zum Verbinden dieser Kontaktflächen des Halbleiterchips mit dem Randbereich der Bondfolie angeordneten Randanschlussflächen preiswert hergestellt werden.Then you can a coating on the contact pads for a cohesive bonding with contact surfaces a semiconductor chip or applied with edge contact surfaces of a system carrier become. That way you can inexpensive bond foils, both for the backside electrode of a Semiconductor chips as well the surface side Electrodes of a semiconductor chip for connecting these contact surfaces of the Semiconductor chips with the edge region of the bonding film arranged edge pads inexpensive getting produced.

Dabei ist die flächige Erstreckung der Bondfolie größer als die flächige Erstreckung eines Halbleiterchips, sodass die Randbereiche der Bondfolie mit ihren Randanschlussflächen über den Halbleiterchip hinausragen.there is the areal Extension of the bonding film greater than the areal Extension of a semiconductor chip, so that the edge regions of the bonding film with their edge pads over the Protrude semiconductor chip.

Somit kann mit einer derartigen Bondfolie entweder die Oberseite eines Halbleiterchips mit deren Kontaktflächen mit Randflächenkontakten, die außerhalb des Halbleiterchips angeordnet sind und entsprechend eine größere Fläche aufweisen, in Verbindung gebracht werden, und zusätzlich ist es auch möglich, einen großflächigen Chipkontakt, wie die Rückseitenelektrode eines Halbleiterchips, über einen entsprechenden Randanschlusskontakt in Verbindung mit einer Verdrahtungsleitung zu der Kontaktanschlussfläche für den Rückseitenkontakt herzustellen. Das Verfahren weist darüber hinaus den Vorteil auf, dass Kontaktflächen eines Halbleiterchips im Mikrometerbereich bei einer Schrittweite von wenigen Mikrometern problemlos kontaktiert werden können, was mit der bisherigen Bondtechnik aufgrund des Raumbedarfs des Bondwerkzeugs und der Dicke der Bonddrähte nicht möglich ist.Consequently can with such a bonding film either the top of a Semiconductor chips with their contact surfaces with edge surface contacts, the outside the semiconductor chip are arranged and correspondingly have a larger area, In addition, it is also possible to have one large-area chip contact, like the backside electrode a semiconductor chip, over a corresponding edge terminal contact in conjunction with a Make wiring line to the contact pad for the backside contact. The procedure points above addition, the advantage that contact surfaces of a semiconductor chip in the micrometer range with a pitch of a few micrometers can be contacted easily, what with the recent bonding technique due to the space requirements of Bonding tool and the thickness of the bonding wires is not possible.

Bei einer weiteren Modifikation des Verfahrens werden die nachfolgenden Verfahrensschritte nach einem Strukturieren der Verdrahtungsstruktur durchgeführt. Im Bereich jeder der Kontaktanschlussflächen werden Öffnungen in den Folienkern eingebracht, die in ihrer flächigen Erstreckung kleiner als die Kontaktanschlussflächen der Verdrahtungsstruktur sind, sodass die Kontaktanschlussflächen die Öffnungen in dem Folienkern membranartig überspannen. In diese Struktur der Öffnungen werden nun Materialien eingebracht, die ein stoffschlüssiges Verbinden der Kontaktanschlussflächen der Bondfolie mit Kontaktflächen des Halbleiterchips ermöglichen. Auch im Randbereich der Bondfolie können entsprechende Öffnungen für die Randanschlussflächen der Bondfolie vorgesehen werden, um zu ermöglichen, dass die Randanschlussflächen der Bondfolie mit Randkontaktflächen eines Trägersubstrats verbunden werden.at Another modification of the method will be the following Process steps performed after structuring the wiring structure. in the Area of each of the contact pads will be openings introduced into the film core, the smaller in their areal extent the contact pads of the wiring structure so that the contact pads are the openings span in the film core like a membrane. In this structure of the openings Now materials are introduced, the one material connection the contact pads the bonding film with contact surfaces enable the semiconductor chip. Also in the edge region of the bonding film can be corresponding openings for the edge connection surfaces of Bonding film may be provided to allow the edge pads of the bonding film with edge contact surfaces a carrier substrate get connected.

Damit wird eine Bondfolie realisiert, die für ein einfaches und schnelles paralleles Aufbringen von vielen stoffschlüssigen Verbindungen der Kontaktflächen eines Halbleiterchips mit Randanschlussflächen der Bondfolie, ermöglicht. Außerdem sind die Randanschlussflächen der Bondfolie bereits als Außenkontakte eines Halbleiterbauteils geeignet.For a bonding film is realized, which for a simple and fast parallel application of many cohesive connections of the contact surfaces of a semiconductor chip with edge connection surfaces of the bonding film allows. In addition, the edge pads of the bonding film are already suitable as external contacts of a semiconductor device.

Bei einer weiteren Durchführung des Verfahrens wird als Folienkern eine vorvernetzte Polyamidfolie verwendet, die sich beim weiteren Vernetzen durch Erwärmen auf eine Erweichungstemperatur an die Konturen eines Halbleiterchips eng anlegt. Bei diesem Anlegen kann gleichzeitig eine elektrische Verbindung zwischen Kontaktanschlussflächen und Randanschlussflächen auf der einen Seite und Kontaktflächen eines Halbleiterchips auf der anderen Seite erfolgen. Das Einbringen der Öffnung in den Folienkern kann durch Lösungsmittel selektiv erfolgen, indem zunächst photolithographisch die Stellen des Folienkerns geschützt werden, die nicht bis zu der Verdrahtungsstruktur hindurch geöffnet werden sollen. Das Auflösen des Folienkerns in den vorgesehenen Fenstern einer Maske wird gestoppt, sobald das Lösungsmittel die metallischen Kontaktanschlussflächen der Verdrahtungsstrukturen erreicht.at another implementation of the method is a pre-crosslinked polyamide film as the film core used, the further crosslinking by heating up a softening temperature to the contours of a semiconductor chip engages tightly. In this application can simultaneously an electrical connection between contact pads and edge pads on the one hand and contact surfaces of a semiconductor chip done on the other side. The insertion of the opening in the film core can by solvent be done selectively by first be photolithographically protected the locations of the film core, which should not be opened up to the wiring structure. The dissolution the foil core in the windows of a mask is stopped, as soon as the solvent the metallic contact pads of the wiring structures reached.

In diesem Verfahren wird eine Bondfolie in vorteilhafter Weise mit wenigen aber präzisen Strukturierungsschritten geschaffen, die den Gehäuseaufbau eines Halbleiterbauteils zeitlich verkürzen und die Zuverlässigkeit der Bondverbindungen steigern, sowie eine weitere Miniaturisierung von Halbleiterbauteilen ermöglichen.In This method is a bonding film in an advantageous manner few but precise Structuring provided, the housing structure of a semiconductor device shorten in time and the reliability increase the bonding and further miniaturization of semiconductor devices.

Ein Verfahren zur Herstellung von Halbleiterbauteilen mit den oben beschriebenen Bondfolien weist die nachfolgenden Verfahrensschritte auf. Zunächst wird eine erste Bondfolie, wie oben dargestellt, mit einer großflächigen Kontaktfläche, die in ihrer flächigen Erstreckung einer Kontaktfläche einer Rückseite des Halbleiterchips entspricht, hergestellt. Dabei weist diese erste Bondfolie mindestens eine Verdrahtungsleitung auf, welche die großflächige Kontaktanschlussfläche mit einer Randanschlussfläche der Bondfolie außerhalb des Bereichs des Halbleiterchips elektrisch verbindet. Anschließend oder parallel wird eine zweite Bondfolie, wie oben beschrieben, hergestellt, die Kontaktanschlussflächen aufweist, die in ihrer Anordnung und Größe den Kontaktflächen eines Halbleiterchips entsprechen. Diese Kontaktanschlussflächen gehören zu einer Verdrahtungsstruktur, die darüber hinaus Verdrahtungsleitungen aufweist, über welche die Kontaktanschlussflächen mit Randanschlussflächen der Bondfolie verbunden sind, wobei diese Randanschlussflächen außerhalb des Bereichs des Halbleiterchips auf Rändern der Bondfolie angeordnet sind.One Process for the production of semiconductor devices with the above-described Bonding films has the following process steps. First, will a first bonding film, as shown above, with a large-area contact surface, the in their flat Extension of a contact surface a back of the semiconductor chip is produced. In this case, this first Bonding foil at least one wiring line, which the large-area contact pad with an edge connection surface the bonding foil outside electrically connects the region of the semiconductor chip. Subsequently or in parallel For example, a second bond foil as described above is produced Having contact pads, in their arrangement and size the contact surfaces of a Correspond to semiconductor chips. These contact pads belong to one Wiring structure over it In addition, has wiring lines through which the contact pads with Edge bond pads the bonding film are connected, these edge pads outside of the region of the semiconductor chip is arranged on edges of the bonding film are.

Nach der Herstellung dieser beiden Bondfolien wird nun auf die erste Bondfolie ein Halbleiterchip mit der Kontaktfläche seiner Rückseite auf die großflächige Kontaktanschlussfläche der ersten Bondfolie fixiert. Anschließend wird die zweite Bondfolie über den Halbleiterchip und über die erste Bondfolie gelegt, wobei genügend Bondfolienmaterial für die zweite Bondfolie vorgesehen wird, womit sich die zweite Bondfolie ohne Abrisse in den Verdrahtungsleitungen zu bilden an die Konturen des Halbleiterbauteils, sowohl auf der Oberseite als auch auf den Randseiten anpassen kann. Im Anschluss daran werden die Randbereiche der Bondfolien zusammengefügt, und schließlich werden die Bondfolien derart erwärmt, dass sich mindestens eine der Bondfolien an die Konturen des Halbleiterchips anschmiegt. Gleichzeitig werden stoffschlüssige Verbindungen über die Beschichtungen der Kontaktanschlussflächen der Bondfolien geschaffen, indem diese Beschichtungen nun stoffschlüssige Verbindungen mit den Kontaktflächen des Halbleiterchips eingehen.To The production of these two bonding films is now on the first Bonding foil a semiconductor chip with the contact surface of its back on the large contact surface of the fixed first bonding film. Subsequently, the second bonding film over the Semiconductor chip and over put the first bonding film, with enough bonding film material for the second Bonding film is provided, bringing the second bonding film without To form breaks in the wiring lines to the contours of the Semiconductor device, both on the top and on the edge sides can adapt. Subsequently, the edge areas of the bonding films are together, and finally the bonding films are heated in such a way that at least one of the bonding foils to the contours of the semiconductor chip snugly. At the same time cohesive connections on the Created coatings of the contact pads of the bonding films, By these coatings now cohesive connections with the contact surfaces of the semiconductor chip.

Ein derartiges Verfahren hat den Vorteil, dass mit einem Verfahrensschritt, nachdem zwei Bondfolien geeigneter Abmessungen und geeigneter Verdrahtungsstruktur zur Verfügung gestellt wurden, die drei Herstellungsabschnitte, nämlich "die bonding", "pad bonding" und "molding" auf einen Herstellungsabschnitt komprimiert werden können. Darüber hinaus ist das thermomechanische Problem aufgrund von unterschiedlichen Ausdehnungskoeffizienten abgemildert, zumal die Randanschlussflächen der Bondfolien über flexible Verbindungen mit den inneren Verdrahtungskomponenten des Halbleiterbauteils verbunden sind.One Such a method has the advantage that with a method step, after two bonding foils of suitable dimensions and suitable wiring structure to disposal The three manufacturing sections, namely "bonding", "pad bonding" and "molding" on a manufacturing section can be compressed. Furthermore is the thermomechanical problem due to different Expansion coefficients mitigated, especially since the edge pads of the Bonding foils over flexible connections with the internal wiring components of the Semiconductor device are connected.

Eine Alternative zu diesem Verfahren sieht vor, dass nach dem Herstellen der beiden Bondfolien, die erste Bondfolie mit der zweiten Bondfolie in ihren Randbereichen zu einer Bondfolientasche zusammengefügt werden, in die ein Halbleiterchip eingelagert und in der der Halbleiterchip ausgerichtet wird. Anschließend wird die Bondfolientasche erwärmt und dabei werden die stoffschlüssigen Verbindungen der Kontaktflächen, sowohl auf der Oberseite als auch auf der Rückseite des Halbleiterchips mit den entsprechenden Kontaktanschlussflächen der Bondfolien, sowie ein Aufschrumpfen der Bondfolien auf die Konturen des Halbleiterchips, durchgeführt.A Alternative to this method provides that after manufacturing of the two bonding films, the first bonding film with the second bonding film be joined together in their edge regions to form a bonding film bag, embedded in the a semiconductor chip and in the semiconductor chip is aligned. Subsequently the bonding foil bag is heated and at the same time the cohesive ones become Connections of the contact surfaces, both on the top and on the back of the semiconductor chip with the corresponding contact pads of the bonding films, as well a shrinking of the bonding foils on the contours of the semiconductor chip, carried out.

Dieses Verfahren hat gegenüber dem oben geschilderten Verfahren den Vorteil, dass ein vorab Aufbringen eines Halbleiterchips mit seinem Rückseitenkontakt auf einer der Bondfolien eingespart wird und dieses stoffschlüssige Verbinden der Rückseite des Halbleiterchips mit einer der Bondfolien erst mit dem stoffschlüssigen Verbinden der Kontaktanschlussflächen auf der Oberseite des Halbleiterchips erfolgt. Diese Verfahrensschritte zur Herstellung eines Halbleiterbauteils mit Bondfolien können auch dadurch realisiert werden, dass ein Systemträger mit entsprechenden Öffnungen zur Verfügung steht. In den Randbereichen der Öffnungen weist der Systemträger Randkontaktflächen auf, die zumindest mit einer dieser Bondfolien stoffschlüssig verbunden werden, um dem gesamten Bondvorgang und dem Einbau des Halbleiterchips zwischen zwei Bondfolien eine höhere Stabilität zu geben. Diese stoffschlüssige Verbindung zu einem Systemträger kann nach Fertigstellung des Halbleiterbauteils wieder aufgehoben werden.This method has over the above-described method has the advantage that a pre-application of a semiconductor chip is saved with its rear side contact on one of the bonding films and this cohesive connection of the back of the semiconductor chip with one of the bonding films only with the material connection of the contact pads on the top of the semiconductor chip he follows. These method steps for producing a semiconductor component with bonding films can also be realized by providing a system carrier with corresponding openings. In the edge regions of the openings, the system carrier edge contact surfaces, at least with egg ner of these bonding films are materially connected in order to give the entire bonding process and the incorporation of the semiconductor chip between two bonding films a higher stability. This cohesive connection to a system carrier can be canceled after completion of the semiconductor device.

Zusammenfassend ist festzustellen, dass das Verfahren zur Herstellung eines Halbleiterbauteils weiter vereinfacht werden kann, indem der Chip in eine Öffnung oder Lasche zwischen zwei Polymerfolien eingelegt wird, wobei eine der Polymerfolien eine dünne Klebstofffolie oder einen dünnen Klebertropfen auf ihrer Innenseite aufweist, auf den die Rückseite des Halbleiterchips kontaktiert wird. Die Oberseite des Halbleiterchips wird hingegen abhängig von dem jeweiligen Produkt mit einer Schutzfolie versehen, die ihrerseits Metallanschlussdrähte in der Folie integriert hat, sodass bei einem Einbau des Chips einerseits die Kontaktflächen des Halbleiterchips und andererseits Anschlüsse, die zu einem Systemträger gehören, mit diesen in die Folie integrierten Verdrahtungsleitungen kontaktiert werden.In summary It should be noted that the method of manufacturing a semiconductor device can be further simplified by placing the chip in an opening or Tab is inserted between two polymer films, one of the Polymer films a thin Adhesive film or a thin one Has adhesive drops on its inside, on the back the semiconductor chip is contacted. The top of the semiconductor chip becomes dependent provided by the respective product with a protective film, in turn Metal connecting wires integrated in the film, so that when installing the chip on the one hand the contact surfaces of the semiconductor chip and on the other hand terminals that belong to a system carrier with contacted this integrated in the film wiring lines become.

Die Bondfolie kann als Folienkern eine vorgehärtete Folie aufweisen, die unter Anschmiegen an die Kontur des Halbleiterchips beim Erwärmen des gesamten Systems aushärtet. Dabei können sich intermetallische Phasen zwischen entsprechenden Beschichtungen auf der Bondfolie und auf dem Halbleiterchip Kontaktflächen bilden. Andererseits ist es möglich, auch zwei getrennte Folien zu verwenden, wobei eine untere Folie direkt auf einen Systemträger aufgelegt wird und darauf der Chip zunächst befestigt wird. Anschließend wird eine zweite Bondfolie auf den Systemträger über dem Halbleiterchip und über der ersten Bondfolie befestigt. Beim Aushärteprozess schmiegt sich diese zweite Bondfolie an die Konturen des Halbleiterchips an, wobei eine Verkapselung des Halbleiterchips, in Form einer Art Einschweißens, erfolgt. Durch Unterstützen des Einschweißvorgangs mit einem Vakuum kann analog ein Vakuumverschweißen der oberen Bondfolie mit der Kontur der Oberseite und der Randseiten des Halbleiterchips erreicht werden. Dabei unterstützt das angelegte Vakuum das Anschmiegen der oberen Bondfolie an den Halbleiterchip. Mit dieser Erfindung sind die nachfolgenden Vorteile verbunden:

  • 1. Drei Herstellungsabschnitte mit ihren jeweiligen Nachteilen, bezüglich vorab nötiger Abstimmung der einzelnen Materialien und der durchzuführenden Prozessabläufe, werden durch einen einzigen Herstellungsabschnitt ersetzt.
  • 2. Durch die hohe Integration der Materialien sinkt die durch das Gehäuse hervorgerufene Fehleranfälligkeit des Halbleiterbauteils signifikant.
  • 3. Die Durchlaufzeiten pro Produkt im "back-end" werden drastisch reduziert.
  • 4. Es können aufgrund der benötigten geringen Dicke der Folien sehr dünne Gehäuse realisiert werden.
As a film core, the bonding film can have a pre-hardened film which hardens while the entire system is heated while being snugly against the contour of the semiconductor chip. In this case, intermetallic phases can form contact surfaces between corresponding coatings on the bonding film and on the semiconductor chip. On the other hand, it is possible to use two separate films, with a lower film is placed directly on a system tray and then the chip is first attached. Subsequently, a second bonding foil is fastened to the system carrier over the semiconductor chip and over the first bonding foil. During the curing process, this second bonding film adapts to the contours of the semiconductor chip, an encapsulation of the semiconductor chip taking place in the form of a type of welding. By supporting the welding process with a vacuum, a vacuum welding of the upper bonding film with the contour of the upper side and the edge sides of the semiconductor chip can be achieved analogously. The applied vacuum supports the nestling of the upper bonding foil to the semiconductor chip. The following advantages are associated with this invention:
  • 1. Three production sections, with their respective disadvantages, with regard to prior coordination of the individual materials and the processes to be carried out, are replaced by a single production section.
  • 2. Due to the high integration of the materials caused by the housing error susceptibility of the semiconductor device significantly.
  • 3. The throughput times per product in the "back-end" are drastically reduced.
  • 4. It can be realized very thin housing due to the required small thickness of the films.

Somit können alle zentralen "back-end"-Prozesse mit einer einzigen integrierten Materialkombination in einem einzigen Verfahrensschritt durchgeführt werden, wobei eine Abstimmung der einzelnen Materialien untereinander entfällt. Ferner kann die Herstellung der Bondfolien mit einer integrierten "die"- und "wire bond"-Funktion von einem Lieferanten angeliefert werden. Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.Consequently can all central "back-end" processes with one single integrated material combination in a single process step carried out be, with a vote of the individual materials among themselves eliminated. Furthermore, the manufacture of the bonding films with an integrated "the" and "wire bond" function can be supplied by a supplier become. The invention will now be explained in more detail with reference to the accompanying figures.

1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil einer ersten Ausführungsform der Erfindung; 1 shows a schematic cross section through a semiconductor device of a first embodiment of the invention;

2 zeigt einen schematischen Querschnitt durch eine Bondfolientasche mit eingeführtem Halbleiterchip zur Herstellung eines Halbleiterbauteils gemäß 1; 2 shows a schematic cross section through a bonding film pocket with inserted semiconductor chip for producing a semiconductor device according to 1 ;

3 zeigt einen schematischen Querschnitt durch eine Bondfolientasche mit eingefügtem Halbleiterchip unter einer Wärmequelle zur Herstellung eines Halbleiterbauteils gemäß 1; 3 shows a schematic cross section through a bonding film pocket with inserted semiconductor chip under a heat source for producing a semiconductor device according to 1 ;

4 zeigt einen schematischen Querschnitt durch zwei Bondfolien mit dazwischen angeordnetem Halbleiterchip zur Herstellung eines Halbleiterbauteils mit Bondfolien; 4 shows a schematic cross section through two bonding foils with a semiconductor chip arranged therebetween for producing a semiconductor component with bonding foils;

5 zeigt einen schematischen Querschnitt nach Verbinden der zwei Bondfolien zu einer Bondfolientasche unter Fixieren des Halbleiterchips zur Herstellung eines Halbleiterchips mit Bondfolien unter Einwirkung einer Wärmequelle; 5 shows a schematic cross section after connecting the two bonding films to a bonding film bag while fixing the semiconductor chip for producing a semiconductor chip with bonding films under the action of a heat source;

6 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil nach Abschluss der Erwärmungsphase gemäß 5. 6 shows a schematic cross section through a semiconductor device after completion of the heating phase according to 5 ,

1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 20 einer ersten Ausführungsform der Erfindung. Das Halbleiterbauteil 20 ist hier zwischen einer Öffnung 24 eines Systemträgers 13 aufgespannt. Dieser Systemträger 13 dient im Wesentlichen der Montage und Herstellung des Halbleiterbauteils 20 und kann im Prinzip nach Fertigstellung des Halbleiterbauteils 20 weggelassen werden. Das Halbleiterbauteil 20 ist sandwichartig aufgebaut, wobei zwei Bondfolien 1 und 21 einen Halbleiterchip 2 umschließen. Die flächige Erstreckung der Bondfolien 1 und 21 ist größer als die flächige Erstreckung des Halbleiterchips 2. Die obere Bondfolie 1 umschließt sowohl die Oberseite 16 des Halbleiterchips 2 als auch die Randseiten 18 des Halbleiterchips 2. Sie weist einen Folienkern 3 aus einem isolierenden Kunststoff auf, der mit der Oberseite 16 und den Randseiten 18 des Halbleiterchips 2 in Kontakt ist. 1 shows a schematic cross section through a semiconductor device 20 a first embodiment of the invention. The semiconductor device 20 is here between an opening 24 a system carrier 13 clamped. This system carrier 13 essentially serves the assembly and manufacture of the semiconductor device 20 and may in principle after completion of the semiconductor device 20 be omitted. The semiconductor device 20 is sandwiched, with two bonding films 1 and 21 a semiconductor chip 2 enclose. The flat extension of the bonding films 1 and 21 is greater than the areal extent of the semiconductor chip 2 , The upper bonding foil 1 encloses both the top 16 of the semiconductor chip 2 as well as the fringe sides 18 of the semiconductor chip 2 , It has a foil core 3 from egg nem insulating plastic, with the top 16 and the edge sides 18 of the semiconductor chip 2 is in contact.

Ferner weist die obere Bondfolie 1 eine Verdrahtungsstruktur 4 auf, die auf dem Folienkern 3 angeordnet ist. Die Verdrahtungsstruktur 4 weist Verdrahtungsleitungen 8 und 9 auf, die Kontaktanschlussflächen 5 und Randanschlussflächen 10 miteinander verbinden. Die Kontaktanschlussflächen 5 entsprechen in Anordnung und Größe Kontaktflächen 6 auf der Oberseite 16 des Halbleiterchips 2 und sind über eine stoffschlüssige Beschichtung 7 mit den Kontaktflächen 6 elektrisch verbunden. Die stoffschlüssige Beschichtung 7 kann einen Leitkleber aufweisen oder eine niedrig schmelzende Lotpaste, welche beim stoffschlüssigen Verbinden intermetallische Phasen ausbildet. Die Beschichtung 7 füllt die Öffnungen 14 in dem Folienkern 3 auf, wobei die flächige Erstreckung dieser Öffnungen 14 geringer ist als die Kontaktanschlussflächen 5 der Verdrahtungsstruktur 4. Somit decken die Kontaktanschlussflächen 5 membranartig die Öffnungen 14 in dem Folienkern 3 ab, womit der Vorteil verbunden ist, dass ein räumlich begrenztes Auffüllen der Öffnungen 14 mit einer Beschichtung 7 aus stoffschlüssig verbindendem Material präzise möglich ist.Furthermore, the upper bonding film has 1 a wiring structure 4 on that on the foil core 3 is arranged. The wiring structure 4 has wiring lines 8th and 9 on, the contact pads 5 and edge pads 10 connect with each other. The contact pads 5 correspond in arrangement and size contact surfaces 6 on the top 16 of the semiconductor chip 2 and are via a cohesive coating 7 with the contact surfaces 6 electrically connected. The cohesive coating 7 may comprise a conductive adhesive or a low-melting solder paste, which forms intermetallic phases during cohesive bonding. The coating 7 fills the openings 14 in the film core 3 on, wherein the areal extent of these openings 14 is less than the contact pads 5 the wiring structure 4 , Thus cover the contact pads 5 membranous the openings 14 in the film core 3 from, which has the advantage that a spatially limited filling of the openings 14 with a coating 7 from cohesively connecting material is precisely possible.

Die über der Öffnung 24 in dem Systemträger 13 aufgespannte Bondfolie 21 weist eine großflächige Kontaktanschlussfläche 5 auf, die der Kontaktfläche 6 auf der Rückseite 15 des Halbleiterchips 2 in ihrer flächigen Erstreckung entspricht. Somit kann der Halbleiterchip 2 großflächig elektrisch mit der Kontaktanschlussfläche 5 der Bondfolie 21 verbunden sein und über eine Verdrahtungsleitung 22 mit einer Randkontaktfläche 12 des Systemträgers 13 elektrisch in Verbindung stehen. Andererseits können die Randanschlussflächen 10 der beiden Bondfolien 1 und 21 Außenkontaktflächen des Halbleiterbauteils 20 darstellen, wenn die Verbindung zu den Randkontaktflächen 12 des Systemträgers 13 im Randbereich 17 der Bondfolien 1 und 21 aufgelöst wird. In dem Fall steht dem Halbleiterbauteil 20 im Randbereich 17 eine Reihe von Randanschlussflächen 10 zur Verfügung, die gleichzeitig als Außenkontakte des Halbleiterbauteils 20 verwendet werden können.The above the opening 24 in the system tray 13 clamped bond film 21 has a large contact surface 5 on, the contact surface 6 on the back side 15 of the semiconductor chip 2 corresponds in their areal extent. Thus, the semiconductor chip 2 large area electrically with the contact pad 5 the bonding film 21 be connected and via a wiring line 22 with a peripheral contact surface 12 of the system carrier 13 communicate electrically. On the other hand, the edge pads 10 of the two bonding films 1 and 21 External contact surfaces of the semiconductor device 20 represent when connecting to the edge contact surfaces 12 of the system carrier 13 at the edge 17 the bonding foils 1 and 21 is resolved. In the case is the semiconductor device 20 at the edge 17 a series of edge pads 10 available simultaneously as external contacts of the semiconductor device 20 can be used.

Da die Dicke d einer Bondfolie 1 oder 21 nur wenige Mikrometer dick ist, bilden die beiden Bondfolien 1 und 21 mit ihren Randanschlussflächen 10 ein Halbleiterbauteilgehäuse von äußerst geringen Abmessungen. Ferner ist es möglich, verminderte Schrittweiten für Kontaktflächen 6 auf Oberseiten 16 von Halbleiterchips 2 vorzusehen, wenn eine derartige Bondfolie 1 eingesetzt wird, da die Schrittweite der Kontaktflächen 6 des Halbleiterchips 2 nicht mehr durch die Breite von Werkzeugen für ein Bonden von Bonddrähten bestimmt wird. Somit ist auch hier eine weitere Miniaturisierung der Dimensionen eines Halbleiterchips 2 möglich. Die Verdrahtungsleitungen 8 und 9 liegen bei der hier gezeigten Prinzipskizze auf der Außenseite des Halbleiterbauteils 20 und sind in sofern vor Beschädigungen nicht geschützt. Deshalb ist es vorgesehen, eine weitere Schutzfolie etwa mit gleicher Dicke d wie die Bondfolie 1 auf der Oberseite 16 des Halbleiterchips 2 anzuordnen. Auf der Unterseite ist diese Maßnahme nicht erforderlich, zumal dort die Kontaktanschlussfläche 5 direkt mit der Rückseite 15 des Halbleiterchips 2 verbunden ist und der Folienkern 3 der Bondfolie 21 diesen Kontaktierungsbereich schützt.As the thickness d of a bonding film 1 or 21 only a few microns thick, form the two bonding films 1 and 21 with their edge connection surfaces 10 a semiconductor device housing of extremely small dimensions. It is also possible to have reduced pitches for contact surfaces 6 on tops 16 of semiconductor chips 2 provided when such a bonding film 1 is used because the step size of the contact surfaces 6 of the semiconductor chip 2 no longer determined by the width of tools for bonding bonding wires. Thus, here is a further miniaturization of the dimensions of a semiconductor chip 2 possible. The wiring lines 8th and 9 lie in the schematic diagram shown here on the outside of the semiconductor device 20 and are not protected against damage. Therefore, it is provided, another protective film about the same thickness d as the bonding film 1 on the top 16 of the semiconductor chip 2 to arrange. On the bottom of this measure is not required, especially there the contact pad 5 directly with the back 15 of the semiconductor chip 2 connected and the film core 3 the bonding film 21 protects this contact area.

2 zeigt einen schematischen Querschnitt durch eine Bondfolientasche 19 mit eingeführtem Halbleiterchip 2 zur Herstellung eines Halbleiterbauteils 20 gemäß 1. In dieser Bondfolientasche 19 ist der Halbleiterchip 2 auf einer unteren Bondfolie 21 mit seiner Rückseite 15 fixiert, während sich darüber die Bondfolie 1 wölbt und eine ausreichende Flächenreserve aufweist, um sich in dem weiteren Verfahren an die Kontur des Halbleiterbauteils 20 anzulegen, ohne dass die Verdrahtungsleitungen 8 und 9 bei dem Prozess des Anlegens an die Kontur des Halbleiterchips 2 reißen oder in anderer Weise unterbrochen werden. Somit ist die flächige Erstreckung der oberen Bondfolie 1 größer als die flächige Erstreckung der unteren Bondfolie 21, die in ihren Randbereichen 17 bereits zusammengefügt sind. 2 shows a schematic cross section through a bonding film bag 19 with inserted semiconductor chip 2 for producing a semiconductor device 20 according to 1 , In this bond foil bag 19 is the semiconductor chip 2 on a lower bond foil 21 with his back 15 fixed, while about the bond film 1 bulges and has a sufficient area reserve, in order to be in the further process to the contour of the semiconductor device 20 apply without the wiring lines 8th and 9 in the process of applying to the contour of the semiconductor chip 2 tear or otherwise interrupted. Thus, the areal extent of the upper bonding film 1 larger than the areal extent of the lower bonding film 21 in their peripheral areas 17 already assembled.

Eine genaue Justage der Kontaktflächen 6 auf der Oberseite 16 des Halbleiterchips 2 zu den Kontaktanschlussflächen 5 mit ihren Beschichtungen 7 aus einem Material zum stoffschlüssigen Verbindung mit den Kontaktflächen 6 der Oberseite 16 des Halbleiterchips 2 ist erforderlich. Diese Justage kann auch erfolgen, indem die Kontaktflächen 6 mit den Kontaktanschlussflächen 5 zunächst verbunden werden und dann die stoffschlüssige Verbindung zwischen dem Rückseitenkontakt des Halbleiterchips 2 und der Kontaktanschlussfläche 5 der unteren Bondfolie 21 erfolgt. Dieses Vorgehen ist von Vorteil, zumal der Rückseitenkontakt ein großflächiger Kontakt ist, der größere Toleranzen zulässt als die im Mikrometerbereich ausgeführten Kontaktanschlussflächen 5 mit ihren Beschichtungen 7 der oberen Bondfolie 1.An exact adjustment of the contact surfaces 6 on the top 16 of the semiconductor chip 2 to the contact pads 5 with their coatings 7 from a material for cohesive connection with the contact surfaces 6 the top 16 of the semiconductor chip 2 is required. This adjustment can also be done by the contact surfaces 6 with the contact pads 5 are first connected and then the cohesive connection between the back side contact of the semiconductor chip 2 and the contact pad 5 the lower bonding film 21 he follows. This procedure is advantageous, especially since the rear-side contact is a large-area contact that allows greater tolerances than the micrometer-scale contact pads 5 with their coatings 7 the upper bonding foil 1 ,

3 zeigt einen schematischen Querschnitt durch eine Bondfolientasche 19 mit eingeführtem Halbleiterchip 2 unter einer Wärmequelle 23. Durch Einwirken der Wärmequelle 23 umschließt ohne Einrisse in den Verdrahtungsleitungen 8 und 9 die obere Bondfolie 1 den Halbleiterchip 2 und schmiegt sich eng an dessen Konturen an, sodass das Halbleiterbauteil 20, wie es 1 zeigt, entsteht. 3 shows a schematic cross section through a bonding film bag 19 with inserted semiconductor chip 2 under a heat source 23 , By the action of the heat source 23 encloses without tearing in the wiring lines 8th and 9 the upper bonding foil 1 the semiconductor chip 2 and closely conforms to its contours, so that the semiconductor device 20 , like it 1 shows, arises.

4 zeigt ein alternatives Vorgehen zur Herstellung eines Halbleiterbauteils 20 gemäß 1 bzw. 6. Dazu wird eine untere Bondfolie 21 über die Öffnung 24 in dem Systemträger 13 gespannt, indem die Randanschlussflächen 10 der unteren Bondfolie 21 mit Randkontaktflächen 12 des Systemträgers 13 stoffschlüssig verbunden werden. Nach Aufspannen dieser unteren Bondfolie 21 können nun gleichzeitig in den Pfeilrichtungen A und B, sowohl der Halbleiterchip 2 als auch die obere Bondfolie 1 auf der unteren Bondfolie 21 fixiert werden. 4 shows an alternative procedure for the production of a semiconductor device 20 according to 1 respectively. 6 , This is a lower bond film 21 above the opening 24 in the system tray 13 strained by the edge pads 10 the lower bonding film 21 with edge contact surfaces 12 of the system carrier 13 be connected cohesively. After mounting this lower bonding foil 21 can now simultaneously in the directions of arrows A and B, both the semiconductor chip 2 as well as the upper bonding foil 1 on the lower bond foil 21 be fixed.

5 zeigt einen schematischen Querschnitt nach Verbinden der zwei Bondfolien 1 und 21 zu einer Bondfolientasche 19 unter Fixieren des Halbleiterchips 2 mit Einwirkung einer Wärmequelle 23. Durch das Einwirken der Wärmequelle 23 wird die Fixierung und stoffschlüssige Verbindung, sowohl in dem Randbereich 17 als auch im zentralen Bereich an der Oberseite 15 des Halbleiterchips 2 und auf der Rückseite 15 des Halbleiterchips 2 bewirkt. Gleichzeitig erfolgt durch die Erwärmung ein Nachhärten bzw. ein intensives Vernetzen des Folienmaterials, wobei sich die Bondfolie in ihrem Erweichungspunkt an die Konturen des Halbleiterchips 2 anschmiegt. Gleichzeitig werden die oberen Kontaktanschlussflächen 5 über die Beschichtung 7 mit den Kontaktflächen 6 des Halbleiterchips 2 stoffschlüssig verbunden. Das Endprodukt wird in der folgenden Figur dargestellt. 5 shows a schematic cross section after joining the two bonding films 1 and 21 to a bond foil bag 19 while fixing the semiconductor chip 2 with the action of a heat source 23 , By the action of the heat source 23 will fixation and cohesive connection, both in the edge area 17 as well as in the central area at the top 15 of the semiconductor chip 2 and on the back 15 of the semiconductor chip 2 causes. At the same time, post-curing or intensive crosslinking of the film material takes place as a result of the heating, wherein the bonding film is in its softening point to the contours of the semiconductor chip 2 snugly. At the same time, the upper contact pads 5 over the coating 7 with the contact surfaces 6 of the semiconductor chip 2 cohesively connected. The final product is shown in the following figure.

6 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 20 nach Abschluss der Erwärmungsphase gemäß 5. Bei Abschluss der Erwärmungsphase, wie sie 5 zeigt, hat sich die obere Bondfolie 1 vollständig an die Außenkontur 11 des Halbleiterchips 2, sowohl auf der Oberseite 16 als auch an den Randseiten 18 angeschmiegt. Gleichzeitig sind die stoffschlüssigen Verbindungen der Bondfolie 1 und 21 zu den Kontaktflächen 6 des Halbleiterchips 2 hergestellt. Damit sind die Kontaktflächen 6 des Halbleiterchips 2 über die stoffschlüssige Beschichtung 7, die Kontaktanschlussflächen 5, die Verdrahtungsleitungen 8 und 9 sowie über Randanschlussflächen 10 mit den Randkontaktflächen 12 des Systemträgers 13 verbunden. 6 shows a schematic cross section through a semiconductor device 20 after completion of the warming phase according to 5 , At the conclusion of the warming phase, like her 5 shows, has the upper bond film 1 completely to the outer contour 11 of the semiconductor chip 2 , both on the top 16 as well as on the edge sides 18 nestled. At the same time, the bonded connections of the bonding film 1 and 21 to the contact surfaces 6 of the semiconductor chip 2 produced. These are the contact surfaces 6 of the semiconductor chip 2 via the cohesive coating 7 , the contact pads 5 , the wiring lines 8th and 9 as well as over edge connection surfaces 10 with the edge contact surfaces 12 of the system carrier 13 connected.

11
BondfolieBond film
22
HalbleiterchipSemiconductor chip
33
Folienkernfoil core
44
Verdrahtungsstrukturwiring structure
55
Kontaktanschlussflächen der BondfolieContact pads of the Bond film
66
Kontaktfläche des HalbleiterchipsContact surface of the Semiconductor chips
77
Beschichtung zum stoffschlüssigen Verbindencoating to the cohesive Connect
88th
Verdrahtungsleitungwiring line
99
Verdrahtungsleitungwiring line
1010
Randanschlussfläche der BondfolieEdge connection surface of Bond film
1111
Außenkontur des Halbleiterchipsouter contour of the semiconductor chip
1212
Randkontaktfläche eines SystemträgersEdge contact surface of a leadframe
1313
Systemträgersystem support
1414
Öffnungen in dem Folienkernopenings in the film core
1515
Rückseite des Halbleiterchipsback of the semiconductor chip
1616
Oberseite des Halbleiterchipstop of the semiconductor chip
1717
Randbereich der Bondfolieborder area the bonding film
1818
Randseite des Halbleiterchipsedge side of the semiconductor chip
1919
BondfolientascheBond film pocket
2020
HalbleiterbauteilSemiconductor device
2121
BondfolieBond film
2222
Verdrahtungsleitungwiring line
2323
Wärmequelleheat source
2424
Öffnung in dem SystemträgerOpening in the system carrier
AA
Pfeilrichtungarrow
BB
Pfeilrichtungarrow
dd
Dicke einer Bondfoliethickness a bonding film

Claims (20)

Bondfolie zum Kontaktieren von Halbleiterchips (2), wobei die Bondfolie (1, 21) in ihrer flächigen Erstreckung größer als der Halbleiterchips (2) ist und einen Folienkern (3) aus einem isolierenden Kunststoff und mindestens auf einer Seite des Folienkerns (3) eine Verdrahtungsstruktur (4) mit Kontaktanschlussflächen (5) aufweist, wobei die Kontaktanschlussflächen (5) in Anordnung und Größe einer Anordnung und Größe von Kontaktflächen (6) des Halbleiterchips (2) entsprechen, eine Beschichtung (7) zur stoffschlüssigen und elektrischen Verbindung mit den Kontaktflächen (6) aufweisen und über Verdrahtungsleitungen (8, 9) mit Randanschlussflächen (10) in einem Randbereich (17) der Bondfolie (1) elektrisch in Verbindung stehen, und wobei der isolierende Kunststoff des Folienkerns (3) an die Außenkontur (11) des Halbleiterchips (2) mittels Aufschrumpfen oder Vakuumverpacken anpassbar ist.Bonding foil for contacting semiconductor chips ( 2 ), wherein the bonding film ( 1 . 21 ) in their areal extent larger than the semiconductor chips ( 2 ) and a film core ( 3 ) of an insulating plastic and at least on one side of the film core ( 3 ) a wiring structure ( 4 ) with contact pads ( 5 ), wherein the contact pads ( 5 ) in arrangement and size of an arrangement and size of contact surfaces ( 6 ) of the semiconductor chip ( 2 ), a coating ( 7 ) for cohesive and electrical connection with the contact surfaces ( 6 ) and via wiring lines ( 8th . 9 ) with edge connection surfaces ( 10 ) in a peripheral area ( 17 ) of the bonding film ( 1 ) are electrically connected, and wherein the insulating plastic of the film core ( 3 ) to the outer contour ( 11 ) of the semiconductor chip ( 2 ) is customizable by shrinking or vacuum packaging. Bondfolie nach Anspruch 1, dadurch gekennzeichnet, dass die Anordnung und Größe der Randanschlussflächen (10) einer Anordnung und Größe von Randkontaktflächen (12) eines übergeordneten Systemträgers (13) entsprechen.Bonding foil according to claim 1, characterized in that the arrangement and size of the edge connecting surfaces ( 10 ) an arrangement and size of edge contact surfaces ( 12 ) of a higher-level system carrier ( 13 ) correspond. Bondfolie nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Randanschlussflächen (10) eine Beschichtung zur stoffschlüssigen Verbindung mit Randkontaktflächen (12) eines übergeordneten Systemträgers (13) aufweisen.Bonding foil according to claim 1 or claim 2, characterized in that the edge connecting surfaces ( 10 ) a coating for material connection with edge contact surfaces ( 12 ) of a higher-level system carrier ( 13 ) exhibit. Bondfolie nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktanschlussflächen (5) und die Randanschlussflächen (10) der Bondfolie (1) als Beschichtung zur stoffschlüssigen Verbindung mit Kontaktflächen (6) des Halbleiterchips (2) bzw. Randkontaktflächen (12) des Systemträgers (13) eine Schicht aus Leitklebstoff und/oder aus einer niedrig schmelzenden Lotverbindung aufweisen, dessen Erweichungstemperatur kleiner oder gleich der Schmelztemperatur des Lotes ist.Bonding foil according to one of the preceding claims, characterized in that the contact pads ( 5 ) and the edge pads ( 10 ) of the bonding film ( 1 ) as a coating for material connection with contact surfaces ( 6 ) of the semiconductor chip ( 2 ) or edge contact surfaces ( 12 ) of the system carrier ( 13 ) have a layer of conductive adhesive and / or a low-melting solder compound whose softening temperature is less than or equal to the melting temperature of the solder. Bondfolie nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Folienkern (3) Öffnungen (14) aufweist, die in ihrer Anordnung von Kontaktflächen (6) des Halbleiterchips (2) entsprechen und in ihrer flächigen Erstreckung kleiner als die Kontaktanschlussflächen (5) der Verdrahtungsstruktur (4) sind, wobei die Kontaktanschlussflächen (5) eine membranartige Abdeckung der mit Beschichtungsmaterial gefüllten Öffnungen (14) sind.Bonding film according to one of the preceding An claims, characterized in that the film core ( 3 ) Openings ( 14 ), in their arrangement of contact surfaces ( 6 ) of the semiconductor chip ( 2 ) and smaller in their areal extent than the contact pads ( 5 ) of the wiring structure ( 4 ), wherein the contact pads ( 5 ) a membrane-like cover of the coating material filled openings ( 14 ) are. Bondfolie nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zur Kontaktierung einer Kontaktfläche (6) auf der Rückseite (15) des Halbleiterchips (2) eine Bondfolie (1) vorgesehen ist, die eine großflächige Kontaktanschlussfläche (5) auf dem Folienkern (3) aufweist, deren flächige Erstreckung der Kontaktfläche (6) auf der Rückseite (15) des Halbleiterchips (2) entspricht.Bonding foil according to one of the preceding claims, characterized in that for contacting a contact surface ( 6 ) on the back side ( 15 ) of the semiconductor chip ( 2 ) a bonding film ( 1 ) is provided, which has a large contact pad ( 5 ) on the film core ( 3 ) whose areal extent of the contact surface ( 6 ) on the back side ( 15 ) of the semiconductor chip ( 2 ) corresponds. Halbleiterbauteil mit einem Halbleiterchip (2), wobei der Halbleiterchip (2) auf seiner Oberseite (16) aufweist und seiner Rückseite (15) Kontaktflächen (6) auf weisen kann, und wobei die Oberseite (16) mit einer Bondfolie (1) bedeckt ist, die zum Halbleiterchip (2) hin einen isolierenden Folienkern (3) und auf dem Folienkern (3) eine Verdrahtungsstruktur (4) aufweist, wobei die Verdrahtungsstruktur (4) Kontaktanschlussflächen (5) aufweist, und wobei die Kontaktanschlussflächen (5) in Anordnung und Größe der Anordnung und Größe der Kontaktflächen (6) des Halbleiterchips (2) entsprechen und eine Beschichtung (7) zur stoffschlüssigen und elektrischen Verbindung durch den Folienkern (3) hindurch zu den Kontaktflächen (6) aufweisen und über Verdrahtungsleitungen (8, 9) mit Randanschlussflächen (10) in einem Randbereich (17) der Bondfolie (1) elektrisch in Verbindung stehen, und wobei der isolierende Kunststoff des Folienkerns (3) an die Oberseiten- (16) und Randkontur (18) des Halbleiterchips (2) angepasst ist, und wobei das Halbleiterbauteil (20) auf der Rückseite (15) des Halbleiterchips (2) eine weitere Bondfolie (21) aufweist, die eine Verdrahtungsstruktur (4) mit einer Kontaktanschlussfläche (6) zur Rückseite (15) des Halbleiterchips (2) hin aufweist, die in ihrer flächigen Erstreckung der Kontaktfläche (6) der Rückseite (15) des Halbleiterchips (2) entspricht.Semiconductor device with a semiconductor chip ( 2 ), wherein the semiconductor chip ( 2 ) on its top ( 16 ) and its rear side ( 15 ) Contact surfaces ( 6 ), and wherein the top side ( 16 ) with a bonding foil ( 1 ) which is connected to the semiconductor chip ( 2 ) an insulating film core ( 3 ) and on the film core ( 3 ) a wiring structure ( 4 ), wherein the wiring structure ( 4 ) Contact pads ( 5 ), and wherein the contact pads ( 5 ) in arrangement and size of the arrangement and size of the contact surfaces ( 6 ) of the semiconductor chip ( 2 ) and a coating ( 7 ) for cohesive and electrical connection through the film core ( 3 ) through to the contact surfaces ( 6 ) and via wiring lines ( 8th . 9 ) with edge connection surfaces ( 10 ) in a peripheral area ( 17 ) of the bonding film ( 1 ) are electrically connected, and wherein the insulating plastic of the film core ( 3 ) to the top ( 16 ) and edge contour ( 18 ) of the semiconductor chip ( 2 ), and wherein the semiconductor device ( 20 ) on the back side ( 15 ) of the semiconductor chip ( 2 ) another bonding film ( 21 ) having a wiring structure ( 4 ) with a contact pad ( 6 ) to the back ( 15 ) of the semiconductor chip ( 2 ), which in their areal extent of the contact surface ( 6 ) the back ( 15 ) of the semiconductor chip ( 2 ) corresponds. Halbleiterbauteil nach Anspruch 7, dadurch gekennzeichnet, dass das Halbleiterbauteil (20) als stoffschlüssige Verbindung einen Leitklebstoff aufweist.Semiconductor component according to Claim 7, characterized in that the semiconductor component ( 20 ) has a conductive adhesive as cohesive connection. Halbleiterbauteil nach Anspruch 7 oder Anspruch 8, dadurch gekennzeichnet, dass das Halbleiterbauteil (20) als stoffschlüssige Verbindung eine Lotpastenlegierung aufweist, deren Schmelz punkt gleich oder geringer ist als die Erweichungstemperatur des Folienkerns (3).Semiconductor component according to Claim 7 or Claim 8, characterized in that the semiconductor component ( 20 ) as a material connection a solder paste alloy whose melting point is equal to or less than the softening temperature of the film core ( 3 ). Halbleiterbauteil nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass der Folienkern (3) Öffnungen (14) aufweist, die in ihrer Anordnung der Anordnung von Kontaktflächen (6) des Halbleiterchips (2) entsprechen und in ihrer flächigen Erstreckung kleiner als die Kontaktanschlussflächen (5) der Verdrahtungsstruktur (4) sind, wobei die Kontaktanschlussflächen (5) eine membranartige Abdeckung der mit Beschichtungsmaterial gefüllten Öffnungen (14) sind.Semiconductor component according to one of Claims 7 to 9, characterized in that the film core ( 3 ) Openings ( 14 ), which in their arrangement of the arrangement of contact surfaces ( 6 ) of the semiconductor chip ( 2 ) and smaller in their areal extent than the contact pads ( 5 ) of the wiring structure ( 4 ), wherein the contact pads ( 5 ) a membrane-like cover of the coating material filled openings ( 14 ) are. Systemträger mit mehreren in Zeilen und/oder Spalten angeordneten Halbleiterbauteilpositionen, wobei der Systemträger (13) in den Halbleiterbauteilpositionen Öffnungen (24) aufweist, und in Randbereichen (17) zu den Öffnungen (24) Randkontaktflächen (12) aufweist, und wobei die flächige Erstreckung einer Öffnung (24) derart an ein in Bondfolien (1, 21) verpacktes Halbleiterbauteil (20) angepasst ist, dass die Randkontaktflächen (12) des Systemträgers (13) den Randanschlussflächen (10) der Bondfolien (1, 21) des Halbleiterbauteils (20) entsprechen und miteinander stoffschlüssig verbunden sind.A system carrier having a plurality of semiconductor device positions arranged in rows and / or columns, wherein the system carrier ( 13 ) in the semiconductor device positions openings ( 24 ), and in peripheral areas ( 17 ) to the openings ( 24 ) Edge contact surfaces ( 12 ), and wherein the areal extent of an opening ( 24 ) in such a way in a bonding film ( 1 . 21 ) Packaged Semiconductor Device ( 20 ), that the edge contact surfaces ( 12 ) of the system carrier ( 13 ) the edge connection surfaces ( 10 ) of the bonding foils ( 1 . 21 ) of the semiconductor device ( 20 ) and are materially connected to each other. Systemträger nach Anspruch 11, dadurch gekennzeichnet, dass die Randkontaktflächen (12) des Systemträgers (13) auf Flachleitern eines Flachleiterrahmens angeordnet sind.System support according to claim 11, characterized in that the edge contact surfaces ( 12 ) of the system carrier ( 13 ) are arranged on flat conductors of a leadframe. Systemträger nach Anspruch 11, dadurch gekennzeichnet, dass die Randkontaktflächen (12) des Systemträgers (13) auf einer Leiterplatte eines Nutzens angeordnet sind.System support according to claim 11, characterized in that the edge contact surfaces ( 12 ) of the system carrier ( 13 ) are arranged on a circuit board of a benefit. Systemträger nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass die Randkontaktflächen (12) des Systemträgers (13) mit einer Verdrahtungsstruktur (4) einer übergeordneten Schaltung elektrisch in Verbindung stehen.System support according to one of claims 11 to 13, characterized in that the edge contact surfaces ( 12 ) of the system carrier ( 13 ) with a wiring structure ( 4 ) of a superordinate circuit are electrically connected. Verfahren zur Herstellung einer Bondfolie (1, 21) für Halbleiterbauteile (20) mit einem Halbleiterchip (2) das folgende Verfahrensschritte aufweist: – Bereitstellen eines isolierenden Folienkerns (3); – Beschichten des Folienkerns (3) mit einer geschlossenen Metallschicht; – Strukturieren der Metallschicht mit Kontaktanschlussflächen (5), die in Anordnung und Größe einer Anordnung und Größe von Kontaktflächen (6) des Halbleiterchips (2) entsprechen und über Verdrahtungsleitungen (8, 9) mit Randanschlussflächen (10) in einem Randbereich (17) der Bondfolie (1, 21) verbunden sind; – Aufbringen einer Beschichtung (7) auf die Kontaktanschlussflächen (5) und/oder Randanschlussflächen (10) für ein stoffschlüssiges Verbinden mit Kontaktflächen (6) eines Halbleiterchips (2) bzw. mit Randkontaktflächen (12) eines Systemträgers (13).Process for producing a bonding film ( 1 . 21 ) for semiconductor devices ( 20 ) with a semiconductor chip ( 2 ) comprises the following method steps: - providing an insulating film core ( 3 ); - coating the film core ( 3 ) with a closed metal layer; - structuring the metal layer with contact pads ( 5 ), the arrangement and size of an arrangement and size of contact surfaces ( 6 ) of the semiconductor chip ( 2 ) and via wiring lines ( 8th . 9 ) with edge connection surfaces ( 10 ) in a peripheral area ( 17 ) of the bonding film ( 1 . 21 ) are connected; Application of a coating ( 7 ) on the contact pads ( 5 ) and / or edge pads ( 10 ) for a material connection with contact surfaces ( 6 ) of a semiconductor chip ( 2 ) or with edge contact surfaces ( 12 ) of a system carrier ( 13 ). Verfahren nach Anspruch 15, das nach dem Strukturieren folgende Verfahrensschritte aufweist: – Einbringen von Öffnungen (14) in den Folienkern (3) die in ihrer Anordnung der Anordnung der Kontaktflächen (6) des Halbleiterchips (2) entsprechen und in ihrer flächigen Erstreckung kleiner als die Kontaktanschlussflächen (5) sind, sodass die Kontaktanschlussflächen (5) die Öffnungen (14) in dem Folienkern (3) membranartig überspannen; – Auffüllen der Öffnungen (14) mit Material für ein stoffschlüssiges Verbinden der Kontaktanschlussflächen (5) der Bondfolie (1, 21) mit Kontaktflächen (6) des Halbleiterchips (2).Method according to claim 15, which after structuring comprises the following method steps: - introducing openings ( 14 ) in the film core ( 3 ) in their arrangement of the arrangement of the contact surfaces ( 6 ) of the semiconductor chip ( 2 ) and smaller in their areal extent than the contact pads ( 5 ), so that the contact pads ( 5 ) the openings ( 14 ) in the film core ( 3 ) span like a membrane; - filling the openings ( 14 ) with material for a material connection of the contact pads ( 5 ) of the bonding film ( 1 . 21 ) with contact surfaces ( 6 ) of the semiconductor chip ( 2 ). Verfahren nach Anspruch 15 oder Anspruch 16, dadurch gekennzeichnet, dass als Folienkern (3) eine vorvernetzte Polyamidfolie verwendet wird.A method according to claim 15 or claim 16, characterized in that as a film core ( 3 ) a precrosslinked polyamide film is used. Verfahren nach Anspruch 15 oder Anspruch 17, dadurch gekennzeichnet, dass das Einbringen der Öffnungen (14) in den Folienkern (3) durch Lösungsmittel selektiv erfolgt.Method according to claim 15 or claim 17, characterized in that the introduction of the openings ( 14 ) in the film core ( 3 ) is selectively effected by solvent. Verfahren zur Herstellung von Halbleiterbauteilen (20), wobei das Verfahren nachfolgende Verfahrensschritte aufweist: – Herstellen einer ersten Bondfolie (21) nach einem der Ansprüche 15 bis 18 mit einer großflächigen Kontakt anschlussfläche (5), die in ihrer flächigen Erstreckung einer Kontaktfläche (6) einer Rückseite (15) des Halbleiterchips (2) entspricht und die über mindestens eine Verdrahtungsleitung (22) beim Strukturieren mit einer Randanschlussfläche (10) verbunden wird; – Herstellen einer zweiten Bondfolie (1) nach einem der Ansprüche 15 bis 18 mit Kontaktanschlussflächen (5), zum Anschluss von Kontaktflächen (6) einer Oberseite (16) eines Halbleiterchips (2) an eine Verdrahtungsstruktur (4) unter Verbinden der Kontaktanschlussflächen (5) mit Randanschlussflächen (10) der Bondfolie (1) über entsprechende Verdrahtungsleitungen (8, 9); – Aufbringen eines Halbleiterchips (2) mit seiner Kontaktfläche (6) der Rückseite (15) auf die Kontaktanschlussfläche (5) der ersten Bondfolie (1); – Zusammenfügen der Randanschlussflächen (10) der beiden Bondfolien (1, 21) mit entsprechenden Randkontaktflächen (12) des Systemträgers (13); – Erwärmen der Bondfolien (1, 21) unter Anschmiegen der Bondfolien (1, 21) an die Konturen (11, 18) des Halbleiterchips (2) und unter elektrischem Verbinden von Kontaktflächen (6) mit Anschlussflächen (5, 12) über stoffschlüssige Bondverbindungen auf den zu verbindenden Flächen.Method for producing semiconductor components ( 20 ), wherein the method comprises the following method steps: - producing a first bonding film ( 21 ) according to one of claims 15 to 18 with a large-area contact pad ( 5 ), which in their areal extent of a contact surface ( 6 ) a back side ( 15 ) of the semiconductor chip ( 2 ) and via at least one wiring line ( 22 ) when structuring with an edge connection surface ( 10 ) is connected; - producing a second bonding film ( 1 ) according to one of claims 15 to 18 with contact pads ( 5 ), for connecting contact surfaces ( 6 ) of an upper side ( 16 ) of a semiconductor chip ( 2 ) to a wiring structure ( 4 ) while connecting the contact pads ( 5 ) with edge connection surfaces ( 10 ) of the bonding film ( 1 ) via corresponding wiring lines ( 8th . 9 ); - Application of a semiconductor chip ( 2 ) with its contact surface ( 6 ) the back ( 15 ) on the contact pad ( 5 ) of the first bonding film ( 1 ); - assembling the edge connection surfaces ( 10 ) of the two bonding films ( 1 . 21 ) with corresponding edge contact surfaces ( 12 ) of the system carrier ( 13 ); - heating the bonding films ( 1 . 21 ) while nestling the bonding foils ( 1 . 21 ) to the contours ( 11 . 18 ) of the semiconductor chip ( 2 ) and electrically connecting contact surfaces ( 6 ) with connection surfaces ( 5 . 12 ) via cohesive bonds on the surfaces to be joined. Verfahren zur Herstellung von Halbleiterbauteilen (20), wobei das Verfahren nachfolgende Verfahrensschritte aufweist: – Herstellen einer ersten Bondfolie (21) nach einem der Ansprüche 15 bis 18 mit einer großflächigen Kontaktanschlussfläche (5), die in ihrer flächigen Erstreckung einer Kontaktfläche (6) einer Rückseite (15) des Halbleiterchips (2) entspricht und die über mindestens eine Verdrahtungsleitung (22) beim Strukturieren mit einer Randanschlussfläche (10) verbunden wird; – Herstellen einer zweiten Bondfolie (1) nach einem der Ansprüche 15 bis 18 mit Kontaktanschlussflächen (5), zum Anschluss von Kontaktflächen (6) einer Oberseite (16) eines Halbleiterchips (2) an eine Verdrahtungsstruktur (4) unter Verbinden der Kontaktanschlussflä chen (5) mit Randanschlussflächen (10) der Bondfolie (1) über entsprechende Verdrahtungsleitungen (8, 9); – Verbinden der ersten Bondfolie (21) mit der zweiten Bondfolie (1) in ihren Randbereichen (17) zu einer Bondfolientasche (19); – Einfügen eines Halbleiterdchips (2) in die Bondfolientasche (19) und Ausrichten des Halbleiterchips (2); – Erwärmen der Bondfolien (1, 21) unter Verbinden der Kontaktanschlussflächen (5) der Bondfolien (1, 21) mit Kontaktflächen (6) des Halbleiterchips (2) und unter gleichzeitigem Aufschrumpfen der Bondfolien (1, 21) auf die Konturen (11, 18) des Halbleiterchips (2).Method for producing semiconductor components ( 20 ), wherein the method comprises the following method steps: - producing a first bonding film ( 21 ) according to one of claims 15 to 18 with a large-area contact pad ( 5 ), which in their areal extent of a contact surface ( 6 ) a back side ( 15 ) of the semiconductor chip ( 2 ) and via at least one wiring line ( 22 ) when structuring with an edge connection surface ( 10 ) is connected; - producing a second bonding film ( 1 ) according to one of claims 15 to 18 with contact pads ( 5 ), for connecting contact surfaces ( 6 ) of an upper side ( 16 ) of a semiconductor chip ( 2 ) to a wiring structure ( 4 ) while connecting the contact pads ( 5 ) with edge connection surfaces ( 10 ) of the bonding film ( 1 ) via corresponding wiring lines ( 8th . 9 ); Connecting the first bonding foil ( 21 ) with the second bonding film ( 1 ) in their peripheral areas ( 17 ) to a bond film bag ( 19 ); Inserting a semiconductor chip ( 2 ) in the bond foil bag ( 19 ) and aligning the semiconductor chip ( 2 ); - heating the bonding films ( 1 . 21 ) while connecting the contact pads ( 5 ) of the bonding foils ( 1 . 21 ) with contact surfaces ( 6 ) of the semiconductor chip ( 2 ) and at the same time shrinking the bonding foils ( 1 . 21 ) on the contours ( 11 . 18 ) of the semiconductor chip ( 2 ).
DE200410030383 2004-06-23 2004-06-23 Bonding film and semiconductor component with bonding film and method for their production Ceased DE102004030383A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200410030383 DE102004030383A1 (en) 2004-06-23 2004-06-23 Bonding film and semiconductor component with bonding film and method for their production
PCT/DE2005/001031 WO2006000180A2 (en) 2004-06-23 2005-06-09 Bonding film, semiconductor component comprising a bonding film, and method for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410030383 DE102004030383A1 (en) 2004-06-23 2004-06-23 Bonding film and semiconductor component with bonding film and method for their production

Publications (1)

Publication Number Publication Date
DE102004030383A1 true DE102004030383A1 (en) 2006-01-12

Family

ID=34971996

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410030383 Ceased DE102004030383A1 (en) 2004-06-23 2004-06-23 Bonding film and semiconductor component with bonding film and method for their production

Country Status (2)

Country Link
DE (1) DE102004030383A1 (en)
WO (1) WO2006000180A2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009034008A2 (en) * 2007-09-10 2009-03-19 Siemens Aktiengesellschaft Continuous method for electronic components, modules and led applications
DE102007054710B3 (en) * 2007-11-16 2009-07-09 Semikron Elektronik Gmbh & Co. Kg Method for producing a semiconductor module
WO2015010997A1 (en) * 2013-07-23 2015-01-29 Osram Opto Semiconductors Gmbh Surface-mountable optoelectronic semiconductor component and method for producing at least one surface-mountable optoelectronic semiconductor component
WO2015091385A1 (en) * 2013-12-16 2015-06-25 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
DE102009035623B4 (en) * 2008-07-31 2015-12-10 Infineon Technologies Ag A method of manufacturing a semiconductor device, integrated power package assembly, integrated power semiconductor package, and semiconductor package manufacturing method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901309B2 (en) * 2019-11-12 2024-02-13 Semiconductor Components Industries, Llc Semiconductor device package assemblies with direct leadframe attachment

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
US4835847A (en) * 1988-04-20 1989-06-06 International Business Machines Corp. Method and apparatus for mounting a flexible film electronic device carrier on a substrate
EP0452506A1 (en) * 1989-11-06 1991-10-23 Nippon Mektron, Ltd. METHOD OF PRODUCING A FLEXIBLE CIRCUIT BOARD FOR MOUNTING IC's
US5331513A (en) * 1991-07-12 1994-07-19 Rohm Co., Ltd. Method of mounting electronic part on circuit substrate and circuit substrate including electronic parts mounted thereon
DE19542883A1 (en) * 1995-02-02 1996-08-08 Fraunhofer Ges Forschung Electronic chip package with conductive tracks on inside of cover
US5605547A (en) * 1995-03-27 1997-02-25 Micron Technology, Inc. Method and apparatus for mounting a component to a substrate using an anisotropic adhesive, a compressive cover film, and a conveyor
US6445063B1 (en) * 1998-03-09 2002-09-03 Micron Technology, Inc. Method of forming a stack of packaged memory die and resulting apparatus
DE10200268A1 (en) * 2001-05-02 2002-11-28 Mitsubishi Electric Corp Semiconductor device
US20030012005A1 (en) * 2000-12-19 2003-01-16 Yoshinori Ito Electronic circuit device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3793714A (en) * 1971-05-27 1974-02-26 Texas Instruments Inc Integrated circuit assembly using etched metal patterns of flexible insulating film
NL7713758A (en) * 1977-12-13 1979-06-15 Philips Nv SEMI-GUIDE DEVICE.
DE69118308T2 (en) * 1990-10-24 1996-08-08 Nec Corp Method of making an electrical connection for an integrated circuit
JP3105089B2 (en) * 1992-09-11 2000-10-30 株式会社東芝 Semiconductor device
US6613608B1 (en) * 1999-09-10 2003-09-02 Nitto Denko Corporation Semiconductor wafer with anisotropic conductor film, and method of manufacture thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
US4835847A (en) * 1988-04-20 1989-06-06 International Business Machines Corp. Method and apparatus for mounting a flexible film electronic device carrier on a substrate
EP0452506A1 (en) * 1989-11-06 1991-10-23 Nippon Mektron, Ltd. METHOD OF PRODUCING A FLEXIBLE CIRCUIT BOARD FOR MOUNTING IC's
US5331513A (en) * 1991-07-12 1994-07-19 Rohm Co., Ltd. Method of mounting electronic part on circuit substrate and circuit substrate including electronic parts mounted thereon
DE19542883A1 (en) * 1995-02-02 1996-08-08 Fraunhofer Ges Forschung Electronic chip package with conductive tracks on inside of cover
US5605547A (en) * 1995-03-27 1997-02-25 Micron Technology, Inc. Method and apparatus for mounting a component to a substrate using an anisotropic adhesive, a compressive cover film, and a conveyor
US6445063B1 (en) * 1998-03-09 2002-09-03 Micron Technology, Inc. Method of forming a stack of packaged memory die and resulting apparatus
US20030012005A1 (en) * 2000-12-19 2003-01-16 Yoshinori Ito Electronic circuit device
DE10200268A1 (en) * 2001-05-02 2002-11-28 Mitsubishi Electric Corp Semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 03159158 A In: Pat. Abstr. of Japan *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009034008A2 (en) * 2007-09-10 2009-03-19 Siemens Aktiengesellschaft Continuous method for electronic components, modules and led applications
WO2009034008A3 (en) * 2007-09-10 2009-11-26 Siemens Aktiengesellschaft Continuous method for electronic components, modules and led applications
DE102007054710B3 (en) * 2007-11-16 2009-07-09 Semikron Elektronik Gmbh & Co. Kg Method for producing a semiconductor module
DE102009035623B4 (en) * 2008-07-31 2015-12-10 Infineon Technologies Ag A method of manufacturing a semiconductor device, integrated power package assembly, integrated power semiconductor package, and semiconductor package manufacturing method
WO2015010997A1 (en) * 2013-07-23 2015-01-29 Osram Opto Semiconductors Gmbh Surface-mountable optoelectronic semiconductor component and method for producing at least one surface-mountable optoelectronic semiconductor component
US10134957B2 (en) 2013-07-23 2018-11-20 Osram Opto Semiconductors Gmbh Surface-mountable optoelectronic semiconductor component with conductive connection on housing body
WO2015091385A1 (en) * 2013-12-16 2015-06-25 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component

Also Published As

Publication number Publication date
WO2006000180A2 (en) 2006-01-05
WO2006000180A3 (en) 2006-04-27

Similar Documents

Publication Publication Date Title
DE10259221B4 (en) Electronic component comprising a stack of semiconductor chips and method of making the same
DE69133468T3 (en) Semiconductor chip assemblies, manufacturing methods and components for the same
DE102008045744B4 (en) Semiconductor device having an electronic component coupled to a backside of a chip and method of manufacture
DE102006005645B4 (en) Stackable device, device stack and process for their manufacture
DE10045043B4 (en) Semiconductor component and method for its production
DE102007017831B4 (en) Semiconductor module and a method for producing a semiconductor module
DE102007027378B4 (en) Method for producing an electronic component
DE102006016345A1 (en) Semiconductor module with discrete components and method for producing the same
DE102008048420A1 (en) Chip arrangement and method for producing a chip arrangement
DE102006034679A1 (en) Semiconductor module with power semiconductor chip and passive component and method for producing the same
WO2004015770A1 (en) Multi-layer circuit carrier and production thereof
WO2005041295A2 (en) Semiconductor module provided with contacts extending through the housing
DE102007018914A1 (en) Semiconductor device with a semiconductor chip stack and method for producing the same
EP1508168B1 (en) Semiconductor component and method of making a semiconductor component assembly including said semiconductor component
DE112007003208T5 (en) A semiconductor package
DE10238781A1 (en) Semiconductor device
DE19532755C1 (en) Chip module for chip card used as telephone or identification card
EP1595287B1 (en) Electronic component comprising a semiconductor chip and method for producing said component
WO2006000180A2 (en) Bonding film, semiconductor component comprising a bonding film, and method for the production thereof
DE10059178C2 (en) Method for producing semiconductor modules and module produced using the method
DE102006012007B4 (en) Power semiconductor module with surface-mountable flat external contacts and method of making the same and its use
DE19702186C2 (en) Process for packaging integrated circuits
DE4300516C2 (en) Power semiconductor module
DE102006024147B3 (en) An electronic module including a semiconductor device package and a semiconductor chip and method of making the same
DE10233641B4 (en) Method for connecting an integrated circuit to a substrate and corresponding circuit arrangement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection