DE102004047313B3 - Semiconductor arrangement with a tunnel contact and method for its production - Google Patents

Semiconductor arrangement with a tunnel contact and method for its production Download PDF

Info

Publication number
DE102004047313B3
DE102004047313B3 DE200410047313 DE102004047313A DE102004047313B3 DE 102004047313 B3 DE102004047313 B3 DE 102004047313B3 DE 200410047313 DE200410047313 DE 200410047313 DE 102004047313 A DE102004047313 A DE 102004047313A DE 102004047313 B3 DE102004047313 B3 DE 102004047313B3
Authority
DE
Germany
Prior art keywords
wafer
substrate
manufacturing
implantation
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200410047313
Other languages
German (de)
Inventor
Heinz Dr. Mithlehner
Dietrich Dr. Stephani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
SiCED Electronics Development GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiCED Electronics Development GmbH and Co KG filed Critical SiCED Electronics Development GmbH and Co KG
Priority to DE200410047313 priority Critical patent/DE102004047313B3/en
Priority to CNA2005800329766A priority patent/CN101032029A/en
Priority to PCT/EP2005/054655 priority patent/WO2006034970A1/en
Application granted granted Critical
Publication of DE102004047313B3 publication Critical patent/DE102004047313B3/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Abstract

Bei einer Halbleiteranordnung aus Siliciumcarbid oder dergleichen mit einem Wafer als Substrat ist ein hochleitfähiger Tunnelkontakt vorhanden. Dazu wird ein n-Substrat verwendet, wobei eine Umkehrung der Dotierung beim weiteren epitaktischen Wachstum erfolgt. Bei der Herstellung einer solchen Anordnung durch epitaktische Beschichtung eines n-dotierten Wafers als Substrat mit einem p-dotierten Halbleitermaterial (p-Epitaxie) wird zur Herstellung des Tunnelkontaktes vor der p-Epitaxie eine n-Implantation in den Wafer vorgenommen. Es können so insbesondere IGBT-artige Bauelemente hergestellt werden.In a semiconductor device of silicon carbide or the like having a wafer as a substrate, a highly conductive tunnel junction is present. For this purpose, an n-substrate is used, wherein a reversal of the doping takes place during further epitaxial growth. In the production of such an arrangement by epitaxially coating an n-doped wafer as a substrate with a p-doped semiconductor material (p-epitaxy), an n-implantation into the wafer is carried out to establish the tunnel contact before the p-epitaxy. In particular, IGBT-type components can be produced in this way.

Description

Die Erfindung bezieht sich auf eine Halbleiteranordnung aus Siliciumcarbid oder ähnlichem Material mit großem Bandabstand, gemäß dem Oberbegriff des Patentanspruches 1. Daneben bezieht sich die Erfindung auch auf ein zugehöriges Verfahren zur Herstellung einer derartigen Halbleiteranordnung, insbesondere zur Verwendung als spezifische Schaltelemente.The This invention relates to a silicon carbide semiconductor device or similar Material with big Band gap, according to the preamble of claim 1. In addition, the invention also relates to an associated one Method for producing such a semiconductor device, in particular for use as specific switching elements.

Halbleiteranordnungen bestehen üblicherweise aus einem Wafer als Substrat und darauf befindlichen halbleitenden Schichten vorgegebener Dotierung. Durch geeigneten Aufbau und mit zugehörigen Elektroden kann aus der Anordnung ein Halbleiterschaltelement gebildet werden.Semiconductor devices usually exist from a wafer as a substrate and semiconducting thereon Layers of given doping. By suitable construction and with associated Electrodes can be formed from the arrangement of a semiconductor switching element become.

Für eine Reihe von insbesondere bipolaren Schaltern, die auf dem Halbleitermaterial Siliciumcarbid (SiC) aufbauen, benötigt man eine p-leitende Rückseite des SiC-Materials. Da p-leitende Substrate (Wafer) – bedingt durch die Kristallzuchttechnik – eine schlechte spezifische Leitfähigkeit in der Größenordnung von einigen Ωcm haben, sind solche p-Wafer zum Aufbau eines Schaltelementes nicht verwendbar.For a series in particular bipolar switches acting on the semiconductor material Silicon carbide (SiC) build, one needs a p-conductive back of the SiC material. As p-type substrates (wafers) - conditional through the crystal growing technique - one poor specific conductivity in the order of magnitude of a few Ωcm have such p-wafers are not usable for the construction of a switching element.

Bekanntermaßen kann zwar der reale Widerstand des Substrates durch Dünnen des p-Wafers proportional mit der Dicke verringert werden. Ein Einsatz derartiger Substrate in der Leistungselektronik wird allerdings durch die Defektdichte der p-Wafer, die deutlich über der von derzeit verfügbaren n-leitenden Substraten liegt, verhindert. Dies gilt bei der vorhandenen Defektdichte der p-Wafer wegen der dadurch bedingten statischen Verluste aus technischen, sowie wegen der geringen Ausbeute auch aus wirtschaftlichen Gründen.As is known, can Although the real resistance of the substrate by thinning the p-wafer proportional be reduced with the thickness. A use of such substrates in power electronics, however, is due to the defect density the p-wafers that are well over that of currently available n-type substrates is prevented. This applies to the existing one Defect density of the p-wafer due to the resulting static Losses for technical, as well as for the low yield also because of economical reasons.

Letzteres Problem könnte nur durch einen Qualitätssprung in der Entwicklung zukünftiger p-Substrate gelöst werden. Aller dings sprechen sowohl Entwicklungsprobleme wie auch geschätzter Marktbedarf gegen einen raschen Fortschritt aufgrund einer derartigen Entwicklung. Im Übrigen werden bei Anwendungen solcher Substrate zusätzlich meist hohe Ströme mit entsprechend großen Chipflächen gefordert.The latter Problem could be only by a jump in quality in the development of future p-substrates solved become. However, both development problems and also speak estimated market needs against rapid progress due to such a development. Furthermore In applications of such substrates in addition usually high currents with accordingly huge chip areas required.

Aus der WO 2004/075253 A2, der EP 0 864 180 B1 und der US 2003/0151042 A1 sind Halbleiteranordnungen mit Tunnelkontakten bekannt. Dabei beziehen sich allerdings die Halbleiteranordnungen auf solche Anordnungen, die andere Materialien als Siliciumcarbid als Basis haben. Die Veröffentlichung „Applied Physics Letters", ISSN 0003-6951 (1993), Vol. 62, No. 20, Seiten 2510 bis 2512 beinhaltet speziell Anordnungen mit Galliumarsenid und/oder Indium-Galliumarsenid als Halbleitermaterialien.From WO 2004/075253 A2, the EP 0 864 180 B1 and US 2003/0151042 A1 discloses semiconductor devices with tunnel junctions. In this case, however, refer to the semiconductor devices on such arrangements, which have materials other than silicon carbide as a basis. The publication "Applied Physics Letters", ISSN 0003-6951 (1993), Vol. 62, No. 20, pages 2510 to 2512 specifically includes arrangements with gallium arsenide and / or indium gallium arsenide as semiconductor materials.

Daneben zeigt die US 5 338 944 A dagegen im Zusammenhang mit Siliciumcarbid die zuständigen Mittel, um einen Tunnelkontakt zu realisieren, welche einen so genannten entarteten (degenerated) Halbleiterübergang realisieren.In addition, the shows US 5 338 944 A in contrast, in the context of silicon carbide, the competent means to realize a tunneling contact, which realize a so-called degenerated semiconductor junction.

Weiterhin beinhaltet die DE 199 54 343 A1 ine Anordnung mit einem durch Zweifachepitaxie hergestellten Tunnelkontakt. Im Wesentlichen gleiches gilt für die US 3 254 278 . Schließlich zeigt die Veröffentlichung „IEEE Transactions on Electron Devices", ISSN 0018/9383 (1999), Vol. 46, No. 3, Seiten 542 bis 545 einen Siliciumcarbid-MOSFET.Furthermore includes the DE 199 54 343 A1 Ine arrangement with a tunnel contact made by Zweepachitaxie. Essentially the same applies to the US 3,254,278 , Finally, the publication "IEEE Transactions on Electron Devices", ISSN 0018/9383 (1999), Vol. 46, No. 3, pages 542 to 545 shows a silicon carbide MOSFET.

Ausgehend von vorstehend abgehandeltem Stand der Technik ist es Aufgabe der Erfindung, eine alternative Realisierung von Halbleiteranordnungen für obigen Zweck anzugeben.outgoing From the above-discussed prior art, it is the task of Invention, an alternative implementation of semiconductor devices for the above Purpose to specify.

Die Aufgabe ist erfindungsgemäß durch die Merkmale des Patentanspruches 1 gelöst. Ein Verfahren zur Herstellung einer solchen Halbleiteranordnung ist Gegenstand des Patentanspruches 9. Weiterbildungen der Anordnung und des zugehörigen Herstellungsverfahrens, insbesondere zur Ausbildung von Schaltelementen, sind in den Unteransprüchen angegeben.The Task is inventively by the features of claim 1 solved. A method of manufacture Such a semiconductor device is the subject of the claim 9. further developments of the arrangement and the associated manufacturing method, in particular for the formation of switching elements, are specified in the subclaims.

Mit der Erfindung wird eine alternative Möglichkeit für Halbleiteranordnungen, insbesondere zwecks Einsatz als bipolare Schalter, unter Verwendung von n-Wafern als Ausgangssubstrat angegeben. Dabei werden auf dem SiC-Halbleitermaterial Tunnelkontakte realisiert. Bei Anwendung des erfindungsgemäßen Tunnelkontaktes für Bauelemente hat dies jedoch keine Umkehrung der Dotierungen und damit auch keine Umkehrung der gewohnten Spannungen zur Folge.With The invention provides an alternative possibility for semiconductor devices, in particular for the purpose Used as a bipolar switch, using n-wafers as Starting substrate indicated. In this case, tunnel contacts are formed on the SiC semiconductor material realized. When using the tunnel junction according to the invention for components has However, this does not reverse the doping and thus none Reversal of the usual tensions result.

Weitere Einzelheiten und Vorteile der Erfindung ergeben sich aus der nachfolgenden Figurenbeschreibung von Ausführungsbeispielen anhand der Zeichnung in Verbindung mit den Patentansprüchen.Further Details and advantages of the invention will become apparent from the following Description of the figures of exemplary embodiments with reference to the drawing in conjunction with the claims.

Es zeigenShow it

1a bzw. 1b zwei Alternativen für die Implantation von entweder Al-Ionen oder N-/Al-Ionen in ein Substrat, 1a respectively. 1b two alternatives for the implantation of either Al ions or N / Al ions into a substrate,

2 eine graphische Darstellung der Dotierungskonzentration in Abhängigkeit von der Dicke und 2 a graphical representation of the doping concentration as a function of the thickness and

3 das Zelldesign eines IGBT-artigen Halbleiterbauelementes und 3 the cell design of an IGBT-type semiconductor device and

4 das Design nach 3 mit einem strukturierten p-Emitter. 4 the design after 3 with a structured p-emitter.

Es soll eine Halbleiteranordnung auf der Basis von Siliciumcarbid (SiC) mit wenigstens einem Tunnelkontakt versehen werden. Dabei bedient man sich der Technologie der Ionenimplantation, was zunächst anhand der 1a, 1b und 2 beschrieben wird. Anschließend wird anhand 3 und 4 deren Anwendung bei einem mit entsprechenden Elektroden versehendem SiC-Schichtaufbau verdeutlicht, womit ein IGBT-artiges Bauelement realisiert ist.It is a semiconductor device based on silicon carbide (SiC) are provided with at least one tunnel contact. It uses the technology of ion implantation, which initially based on the 1a . 1b and 2 is described. Subsequently, it is based 3 and 4 their use in a coating provided with corresponding electrodes SiC layer structure illustrates, so that an IGBT-like device is realized.

In 1 ist ein n-Substrat 1 mit einer Deckschicht 2 dargestellt. Gemäß 1a erfolgt eine flache Implantation von Al-Ionen 3 mit einer Energie von 25 kV und sehr hohen Dosen (> 1013/cm2). Neben Al-Ionen kommen ggf. Bor(B)-Ionen für eine Implantation in Frage.In 1 is an n-type substrate 1 with a cover layer 2 shown. According to 1a a flat implantation of Al ions takes place 3 with an energy of 25 kV and very high doses (> 10 13 / cm 2 ). In addition to Al ions, boron (B) ions may be suitable for implantation.

In einer Alternative gemäß 1b erfolgt zunächst eine flache Implantation von 25 kV N-Ionen mit sehr hohen Dosen (> 1013/cm2)4 in das Substrat 1, so dass sich eine Deckschicht 2' bildet. Anschließend erfolgt entsprechend 1a die Implantation von 25 kV Al-Ionen 3 mit sehr hohen Dosen (> 1013/cm2).In an alternative according to 1b First, a flat implantation of 25 kV N-ions with very high doses (> 10 13 / cm 2 ) 4 into the substrate 1 so that is a topcoat 2 ' forms. Then follows accordingly 1a the implantation of 25 kV Al ions 3 with very high doses (> 10 13 / cm 2 ).

Statt der N-Ionen im ersten Teilschritt kommen ggf. auch Phosphor(P)-Ionen zur Implantation in Frage, wobei im zweiten Teilschritt entsprechend obigen Ausführungen gearbeitet wird. In beiden Fällen lässt sich somit ein SiC-Tunnelkontakt auf dem n-Wafer realisieren mit nahezu abruptem, symmetrischem pn-Übergang, dessen Verhalten anhand von 2 erläutert wird.If necessary, instead of the N-ions in the first partial step, phosphorus (P) ions may also be used for implantation, with the second sub-step corresponding to the above statements being used. In both cases, a SiC tunneling contact can thus be realized on the n-type wafer with an almost abrupt, symmetrical pn-junction whose behavior is determined by means of 2 is explained.

In 2 ist in einer graphischen Darstellung mit einem Graphen 21 auf der Abszisse des Koordinatensystems die Dicke in μm bzw. nm und auf der Ordinate die Dotierungskonzentration in cm–3 angegeben. Es wird eine Implantation von Al-Ionen in eine 50 nm dicke, epitaktisch aufgewachsene Schicht 2 auf einem n-Substrat 1 untersucht:
Beim angegebenen Beispiel hat das n-Substrat eine Dotierungskonzentration von etwa 5·e18cm–3, die p-Epi-50 nm-Schicht eine Dotierungskonzentration von etwa 3·e16cm–3 und die Al 25 kV-Ionenimplantation eine Dosis von 5·e14cm–2.In 2 is in a graph with a graph 21 on the abscissa of the coordinate system, the thickness in μm or nm and on the ordinate, the doping concentration in cm -3 . It is an implantation of Al ions in a 50 nm thick, epitaxially grown layer 2 investigated on an n-substrate 1:
In the example given, the n-type substrate has a doping concentration of about 5 · e 18 cm -3 , the p-epi 50 nm layer has a doping concentration of about 3 · e 16 cm -3, and the Al 25 kV ion implantation has a dose of 5 · e 14 cm -2 .

In 2 zeigt der Graph 21 zunächst eine Erhöhung der Dotierungskonzentration im Bereich von < 0,05 μm, d.h, im Bereich kleiner als 50 nm. Zunächst steigt die Zustandsdichte an. Bei 25 nm liegt in etwa ein Maximum mit 3·e19cm–3 vor und fällt dann wieder ab. Bei etwa 50 nm bricht die Kurve 21 auf der Oberfläche des epitaktisch aufgewachsenen Substrates scharf ein und steigt anschließend in einem Bereich von < 10 nm Breite wieder bis zur Gleichgewichtskonzentration von Aluminium an. Die extrapolierte, gestrichelte Linie 22 gibt dabei den Verlauf der Al 25 kV Implantation wieder.In 2 the graph shows 21 initially an increase in the doping concentration in the range of <0.05 μm, ie, in the range smaller than 50 nm. Initially, the density of states increases. At 25 nm, there is approximately a maximum of 3 · e 19 cm -3 and then falls off again. At around 50 nm, the curve breaks 21 sharp on the surface of the epitaxially grown substrate and then rises again in a range of <10 nm width to the equilibrium concentration of aluminum. The extrapolated, dashed line 22 indicates the course of the Al 25 kV implantation.

Durch den scharfen Übergang der Zustandsdichte gemäß 2, wird ein Tunnelkontakt realisiert, in dem die Ladungsträger quantenmechanisch tunneln können. Diese Funktion ist für den Aufbau eines bipolaren Schaltelementes auf Siliziumkarbid(SiC)-N+ Substraten für die Ausformung eines rückseitigen p+-Emitters wesentlich.Due to the sharp transition of the density of states according to 2 , a tunneling contact is realized in which the charge carriers can tunnel quantum mechanically. This function is essential for the construction of a bipolar switching element on silicon carbide (SiC) -N + substrates for the formation of a back p + emitter.

In 3 ist ein IGBT als Halbleiterschaltelement dargestellt, das aus einem Wafer mit darauf befindlichen halbleitenden Schichten besteht: Im Einzelnen kennzeichnet 30 ein n+-Substrat, auf dessen Unterseite sich ein ohmscher Kontakt 31 befindet, der beim IGBT den „Drain-Kontakt" realisiert. Auf dem n+-Substrat 30 befindet sich einerseits ein Tunnel kontakt 50 und weiterhin halbleitende Schichten 32 bis 40, welche nachfolgend beschrieben werden.In 3 is an IGBT shown as a semiconductor switching element, which consists of a wafer with thereon there are semiconductive layers: Specifically 30 an n + substrate, on the underside of which an ohmic contact 31 which realizes the "drain contact" in the IGBT On the n + substrate 30 is on the one hand a tunnel contact 50 and still semiconducting layers 32 to 40 , which are described below.

Die Schicht 32 stellt einen p+-Emitter dar, der nach obigem Verfahren hergestellt ist. Auf der p+-Schicht 32 befindet sich eine epitaktisch hergestellten-leitende Schicht 33. Damit ist ein rückseitiger p-Emitter realisiert, der die Grundlage für ein bipolares Bauelement darstellt.The layer 32 represents a p + emitter made by the above method. On the p + layer 32 There is an epitaxially produced conductive layer 33 , Thus, a rear p-emitter is realized, which is the basis for a bipolar device.

Im aktiven Gebiet des Bauelementes ist im Zentrum eine p+-Kontaktschicht 34 vorhanden, die beiderseits durch einen p-Bereich 35 (sog. P-Wanne o. engl. „well") abgeschirmt sind. Über dem Bereich 35 befindet sich eine n+-Quelle 36 und jeweils seitlich ein p-Kanal 37. Darüber ist eine „Gate-Oxid"-Schicht 38 angeordnet, welche wiederum durch eine „Poly-Si-Gate"-Schicht 39 abgedeckt ist.In the active region of the device is in the center of a p + contact layer 34 present, on both sides by a p-range 35 (so-called P-well or English "well") are shielded above the range 35 there is an n + source 36 and each side a p-channel 37 , Above this is a "gate oxide" layer 38 arranged, which in turn through a "poly Si gate" layer 39 is covered.

aber dieser gestuften Anordnung ist eine Isolationsschicht 40 aufgebracht und abgestuft zum Zentrum eine Kontaktschicht 41, welche den „Source-Kontakt" des IGBTs darstellt.but this stepped arrangement is an insulation layer 40 applied and graded to the center of a contact layer 41 which represents the "source contact" of the IGBT.

Wesentlich ist, dass auf dem Wafer durch die spezifische Herstellungsweise ein schmales Tunnelgebiet 50 zwischen n+-Substrat 30 und p+-Emitter 32 gebildet ist. Damit ist die Funktion der p-leitenden Rückseite auf dem Halbleitermaterial Siliciumcarbid erfüllt.It is essential that a narrow tunnel area on the wafer due to the specific manufacturing method 50 between n + substrate 30 and p + emitter 32 is formed. Thus, the function of the p-type back on the semiconductor material silicon carbide is satisfied.

In 4 ist ein zu 3 entsprechender Aufbau eines IGBT-artigen Bauelementes dargestellt. Dabei ist der p+-Emitter 32 aus 3 strukturiert, so dass sich einzelne Bereiche 42, 42' ... ergeben. Es lassen sich somit so genannte „Anodenshorts" realisieren, welche im Ergebnis Kurzschlüsse bestimmter Stärke – definiert durch die räumliche Aufteilung – darstellen.In 4 is one too 3 corresponding structure of an IGBT-type component shown. Here is the p + emitter 32 out 3 structured so that individual areas 42 . 42 ' ... surrender It can thus be called "anodes horts, which as a result represent short circuits of a certain strength, defined by the spatial distribution.

Durch die Epitaxie der Epi-Schichten 32 und 33 und eine Ätzung vor dem epitaktischen n-Wachstum ergibt sich ein struk turierter p+-Emitter mit Bereichen 42', 42'', so dass verteilte Kurzschlüsse auftreten können. Solche Kurzschlüsse („Anodenshorts") werden beispielsweise durch Ätzung der epitaktischen Waferschicht hergestellt.Through the epitaxy of the epi layers 32 and 33 and an etch before epitaxial n-growth results in a structured p + emitter with regions 42 ' . 42 '' so that distributed short circuits can occur. Such short circuits ("anode shorts") are produced, for example, by etching the epitaxial wafer layer.

Bei den in den 3 und 4 angegebenen Beispielen können also vorteilhafterweise in guter Qualität zur Verfügung stehende n-Wafer verwendet werden. Damit wird die Tatsache berücksichtigt, dass die an sich benötigten p-Wafer hinreichender Qualität in der Praxis nicht zur Verfügung stehen.In the in the 3 and 4 Examples given can thus advantageously be used in good quality available n-wafer. This takes into account the fact that the required p-wafers of sufficient quality are not available in practice.

Letzteres Problem wird bei obigen Beispielen durch die Herstellung eines ohm'schen Kontaktes 31 auf der Unterseite des n++-Substrates 30 und der auf der Oberseite liegenden, z.B. 50 nm dicken p-epi-Schicht 32 gelöst, die vor dem epitaktischen Wachstum durch eine flache Al-Implantation an der Grenzfläche zum n-Wafer hoch dotiert wurde. Dadurch wird ein abrupter beidseitig hoch dotierter pn-Übergang ausgebildet, der so beschaffen ist, dass es besonders in SiC auf Grund des großen Bandabstandes zu einem sog. „Band-to-Band"- und/oder „Trap-assisted"-Tunneln der Ladungsträger mit einer vernachlässigbaren Diffusionsspannung kommt.The latter problem is in the above examples by the production of an ohmic contact 31 on the bottom of the n ++ substrate 30 and the top layer, eg 50 nm thick p-epi layer 32 which was highly doped prior to epitaxial growth by a flat Al implant at the interface to the n-wafer. As a result, an abrupt on both sides highly doped pn junction is formed, which is such that it is particularly in SiC due to the large band gap to a so-called. "Band-to-band" and / or "trap-assisted" tunneling Charge carrier comes with a negligible diffusion voltage.

Durch Einführung einer ebenfalls flachen n-Implantation mit maximaler Dosis in den n-Wafer 30 vor der p-Epitaxie kann die Bandverbiegung entsprechend den Dotiergradienten weiter vergrößert werden. Die bei der Implantation eingebrachte hohe Defektdichte verbessert durch sog. „Trap-assisted Tunneling" die Kontaktleitfähigkeit weiter mittels einer drastischen Erhöhung der Rekombinationsgeschwindigkeit von Elektronen und Löchern. Dabei wird Vorteilhafterweise ausgenutzt, dass in Siliciumcarbid (SiC) abrupte pn-Obergänge derart innerhalb eines Bereiches von 5 bis 20 nm möglich sind, da praktisch keine Diffusion während der nachfolgenden Prozessschritte erfolgt. Ein üblicher Ausheilschritt aktiviert elektrisch die implantierten Dotierstoffe im Kristallgitter, möglichst mit differenzierter Wirkung auf die Defekt-Niveaus.By introduction a likewise flat n-implantation with maximum dose in the n-wafer 30 prior to p-epitaxy, the band bending corresponding the Dotiergradienten be further increased. The at implantation introduced high defect density improved by so-called "trap-assisted tunneling" the contact conductivity further by means of a drastic increase in the recombination rate of electrons and holes. It is advantageously exploited that in silicon carbide (SiC) abrupt pn-junctions are possible within a range of 5 to 20 nm, there is virtually no diffusion during the subsequent process steps takes place. A usual healing step activated electrically the implanted dopants in the crystal lattice, if possible with a differentiated effect on the defect levels.

Mit dem beschriebenen Verfahren ist es also möglich, auf einem n++-Substrat einen p-Emitter zu erzeugen. Damit können z.B. mit bekannten Prozessen, insbesondere durch Verwendung einer dicken n-Epi-Schicht mit hoher Trägerlebensdauer, verbesserte bipolare und hochsperrende Schalter mit der gewohnten Polarität aufgebaut werden. Die Verwendung des technisch i. Allg. mangelhaften SiC-p-Substrates wird dabei umgangen.With the method described, it is thus possible to generate a p-emitter on an n ++ substrate. Thus, for example, with known processes, in particular by using a thick n-epi layer with high carrier lifetime, improved bipolar and high-blocking switch can be constructed with the usual polarity. The use of the technical i. Gen. deficient SiC-p substrate is thereby bypassed.

Vorteilhafterweise ist es entsprechend 4 möglich, im Hinblick auf die gewünschten Emittereigenschaften den p+-Emitter entsprechend z.B. mit Anoden-Kurzschlüssen zu strukturieren. Damit werden Nachteile beseitigt, die bei epitaktischen Bauelementen durch den vom Wafer gebildeten rückseitigen ganzflächigen, homogenen Emitter nicht umgangen werden können.Advantageously, it is corresponding 4 possible to structure the p + emitter according to the desired emitter properties, for example, with anode short circuits. This eliminates disadvantages that can not be circumvented in the case of epitaxial components by the back-side entire-area, homogeneous emitter formed by the wafer.

Claims (18)

Halbleiteranordnung aus Siliciumcarbid oder ähnlichem Material mit hohem Bandabstand, mit einem n-Wafer (30) als Substrat, darauf befindlichen halbleitenden Schichten (31 bis 40) vorgegebener Dotierung, mit Kathode und Anode als erste und zweite Elektroden und wenigstens einem Tunnelkontakt (50) auf dem Substrat (30), dadurch gekennzeichnet, dass auf dem n-Wafer (30) eine epitaktisch aufgewachsene p-Schicht (32, 42) vorhanden ist, welche mit dem n-Wafer (30) einen Tunnelkontakt (50) ausbildet.A silicon carbide or similar high band gap semiconductor device having an n-type wafer ( 30 ) as a substrate, thereon semiconducting layers ( 31 to 40 ) predetermined doping, with cathode and anode as the first and second electrodes and at least one tunnel contact ( 50 ) on the substrate ( 30 ), characterized in that on the n-wafer ( 30 ) an epitaxially grown p-layer ( 32 . 42 ) present with the n-wafer ( 30 ) a tunnel contact ( 50 ) trains. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass ein rückseitiger p-Emitter (32) gebildet ist.Semiconductor arrangement according to Claim 1, characterized in that a backside p-type emitter ( 32 ) is formed. Halbleiteranordnung nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass das Substrat ein n-Wafer (30) ist, wobei in den halbleitenden Schichten (32 bis 40), verglichen mit dem standardmäßigen Aufbau, eine Umkehrung der Dotierung erfolgt.Semiconductor arrangement according to Claim 1 or Claim 2, characterized in that the substrate is an n-wafer ( 30 ), wherein in the semiconductive layers ( 32 to 40 ), as compared with the standard construction, a reversal of doping occurs. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, dass die Kathode als erste Elektrode auf dem n-Wafer (30) ein ohmscher Kontakt (31) ist.Semiconductor arrangement according to claim 3, characterized in that the cathode as the first electrode on the n-wafer ( 30 ) an ohmic contact ( 31 ). Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein beidseitig hochdotierter pn-Übergang (30, 32, 33) gebildet ist, welcher den Tunnelkontakt (50) ausbildet.Semiconductor arrangement according to one of the preceding claims, characterized in that a double-sided highly doped pn junction ( 30 . 32 . 33 ) which forms the tunnel junction ( 50 ) trains. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass weitere epitaktisch aufgewachsene p-Schichten vorhanden sind, die der Bildung eines Schaltelementes dienen.Semiconductor arrangement according to one of the preceding Claims, characterized in that further epitaxially grown p-layers are present are that serve the formation of a switching element. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, dass das Schaltelement ein IGBT ist.Semiconductor arrangement according to Claim 6, characterized the switching element is an IGBT. Halbleiteranordnung nach Anspruch 7, dadurch gekennzeichnet, dass der IGBT einen „Source"-Kontakt (41) und einen „Drain"-Kontakt (31) hat.Semiconductor arrangement according to Claim 7, characterized in that the IGBT has a "source" contact ( 41 ) and a "drain" contact ( 31 ) Has. Verfahren zur Herstellung einer Halbleiteranordnung aus Siliciumcarbid oder ähnlichem Material mit hohem Bandabstand, mit einem n-Wafer (30) als Substrat, darauf befindlichen halbleitenden Schichten (31 bis 40) vorgegebener Dotierung, mit Kathode und Anode als erste und zweite Elektroden und wenigstens einem Tunnelkontakt (50) auf dem Substrat (30), dadurch gekennzeichnet, dass – eine epitaktische Beschichtung eines n-dotierten Wafers als Substrat mit einem p-dotierten Halbleitermaterial (p-Epitaxie) erfolgt, und – dabei zur Herstellung des Tunnelkontaktes vor der p-Epitaxie eine n-Implantation in den Wafer vorgenommen wird.Method for producing a semiconductor of silicon carbide or similar material with high band gap, with an n-wafer ( 30 ) as a substrate, thereon semiconducting layers ( 31 to 40 ) predetermined doping, with cathode and anode as the first and second electrodes and at least one tunnel contact ( 50 ) on the substrate ( 30 ), characterized in that - an epitaxial coating of an n-doped wafer as substrate with a p-doped semiconductor material (p-epitaxy) takes place, and - made an n-implantation into the wafer for the preparation of the tunnel contact before the p-epitaxy becomes. Herstellungsverfahren nach Anspruch 9, dadurch gekennzeichnet, dass ein hochleitendes n-Substrat verwendet wird, auf dem eine p-dotierte, dünne Epitaxialschicht aufgebracht wird und dass anschließend eine solche p-Implantation erfolgt, die eine hohe p-Dotierung an der Grenzfläche: Substrat/p-Epitaxie-Schicht bewirkt.Manufacturing method according to claim 9, characterized in that that a highly conductive n-substrate is used, on which a p-doped, thin epitaxial layer is applied and that subsequently such a p-implantation takes place, which has a high p-type doping at the interface: substrate / p-epitaxial layer causes. Herstellungsverfahren nach Anspruch 10, dadurch gekennzeichnet, dass für die p-Implantation vorzugsweise Aluminium(Al)-Ionen implantiert werden.Manufacturing method according to claim 10, characterized marked that for the p-implant preferably implanted aluminum (Al) ions become. Herstellungsverfahren nach Anspruch 9, dadurch gekennzeichnet, dass vor dem Aufbringen der p-dotierten, dünnen Epitaxialschicht eine oberflächennahe n-dotierende Implantation erfolgt und dass die Konzentration der n-Dotierung an der Oberfläche des Substrates erhöht wird.Manufacturing method according to claim 9, characterized in that that before applying the p-doped, thin epitaxial layer shallow n-doping implantation takes place and that the concentration of n-doping on the surface of the Substrates increased becomes. Herstellungsverfahren nach Anspruch 12, dadurch gekennzeichnet, dass für die n-Implantation vorzugsweise Stickstoff(N)-Ionen implantiert werden.Manufacturing method according to claim 12, characterized marked that for the n-implantation is preferably implanted with nitrogen (N) ions become. Herstellungsverfahren nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, dass der rückseitige p-dotierte Bereich strukturiert wird, um Anodenkurzschlüsse zu bilden.Manufacturing method according to one of claims 9 to 13, characterized in that the backside p-doped region is structured to form anode shorts. Herstellungsverfahren nach einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, dass Halbleiterbauelemente, vorzugsweise IGBT's, erzeugt werden.Manufacturing method according to one of claims 9 to 14, characterized in that semiconductor components, preferably IGBT's, generated become. Herstellungsverfahren nach Anspruch 15, dadurch gekennzeichnet, dass die n-Implantation in den Wafer vor der p-Epitaxie mit maximaler Dosis zwecks Bandverbiegung erfolgt, wobei die Bandverbiegung entsprechend dem Dotiergradienten vergrößert wird.Production method according to claim 15, characterized characterized in that the n-implantation into the wafer before the p-epitaxy with maximum Dose for Bandverbiegung done, the Bandverbiegung accordingly is increased to the doping gradient. Herstellungsverfahren nach einem der Ansprüche 9 bis 16, dadurch gekennzeichnet, dass durch die n-Implantation auf dem Wafer ein beidseitig hoher pn-Übergang gebildet wird.Manufacturing method according to one of claims 9 to 16, characterized in that by the n-implantation on the Wafer a bilateral high pn junction is formed. Herstellungsverfahren nach einem der Ansprüche 9 bis 17, dadurch gekennzeichnet, dass der p+-Emitter mit Anoden-Kurzschlüssen strukturiert wird.Manufacturing method according to one of claims 9 to 17, characterized in that the p + -Emitter is structured with anode short circuits.
DE200410047313 2004-09-29 2004-09-29 Semiconductor arrangement with a tunnel contact and method for its production Expired - Fee Related DE102004047313B3 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE200410047313 DE102004047313B3 (en) 2004-09-29 2004-09-29 Semiconductor arrangement with a tunnel contact and method for its production
CNA2005800329766A CN101032029A (en) 2004-09-29 2005-09-19 Semiconductor assembly comprising a tunnel contact and method for producing said assembly
PCT/EP2005/054655 WO2006034970A1 (en) 2004-09-29 2005-09-19 Semiconductor assembly comprising a tunnel contact and method for producing said assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410047313 DE102004047313B3 (en) 2004-09-29 2004-09-29 Semiconductor arrangement with a tunnel contact and method for its production

Publications (1)

Publication Number Publication Date
DE102004047313B3 true DE102004047313B3 (en) 2006-03-30

Family

ID=35406197

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410047313 Expired - Fee Related DE102004047313B3 (en) 2004-09-29 2004-09-29 Semiconductor arrangement with a tunnel contact and method for its production

Country Status (3)

Country Link
CN (1) CN101032029A (en)
DE (1) DE102004047313B3 (en)
WO (1) WO2006034970A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4786621B2 (en) * 2007-09-20 2011-10-05 株式会社東芝 Semiconductor device and manufacturing method thereof
CN103151262A (en) * 2011-12-07 2013-06-12 无锡华润华晶微电子有限公司 Planar insulated gate bipolar transistor and preparation method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3254278A (en) * 1960-11-14 1966-05-31 Hoffman Electronics Corp Tunnel diode device
US5338944A (en) * 1993-09-22 1994-08-16 Cree Research, Inc. Blue light-emitting diode with degenerate junction structure
DE19954343A1 (en) * 1999-11-11 2001-05-23 Infineon Technologies Ag Surface emitting laser diode enables higher light yield to be achieved with less heating
US20030015042A1 (en) * 2001-07-20 2003-01-23 Wilhelm Florin Magnetoinductive flowmeter
EP0864180B1 (en) * 1995-11-29 2004-07-21 QinetiQ Limited Low resistance contact semiconductor diode
WO2004075253A2 (en) * 2003-02-14 2004-09-02 Cree, Inc. Inverted light emitting diode on conductive substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087576A (en) * 1987-10-26 1992-02-11 North Carolina State University Implantation and electrical activation of dopants into monocrystalline silicon carbide
US6011279A (en) * 1997-04-30 2000-01-04 Cree Research, Inc. Silicon carbide field controlled bipolar switch
SE525574C2 (en) * 2002-08-30 2005-03-15 Okmetic Oyj Low-doped silicon carbide substrate and its use in high-voltage components

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3254278A (en) * 1960-11-14 1966-05-31 Hoffman Electronics Corp Tunnel diode device
US5338944A (en) * 1993-09-22 1994-08-16 Cree Research, Inc. Blue light-emitting diode with degenerate junction structure
EP0864180B1 (en) * 1995-11-29 2004-07-21 QinetiQ Limited Low resistance contact semiconductor diode
DE19954343A1 (en) * 1999-11-11 2001-05-23 Infineon Technologies Ag Surface emitting laser diode enables higher light yield to be achieved with less heating
US20030015042A1 (en) * 2001-07-20 2003-01-23 Wilhelm Florin Magnetoinductive flowmeter
WO2004075253A2 (en) * 2003-02-14 2004-09-02 Cree, Inc. Inverted light emitting diode on conductive substrate

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Peters,D., Schröner,R., Friedrichs,P., Völkl,J., Mitlehner,H., Stephani,D.: An 1800 V Triple Implated Vertical 6H-SiC MOSFET. In: IEEE Trans. on Electron Devices, ISSN 0018-9383, 1999, Vol. 46, No. 3, S. 542-545 *
Sugg,A.R., Chen,E.I., Richard,T.A., Maranowski, S.A., Holonyak,N.jr.: n-p-(+-n+)-n AjyGa1- y-As-GaAs-InxGa1- xAs quantum-well laser with p+-n+ GaAs-InGaAs tunnel contact on n-GaAs. In: Applied Physics Letters, ISSN 0003- 6951, 1993, Vol. 62, No. 20, S. 2510-2512
Sugg,A.R., Chen,E.I., Richard,T.A., Maranowski, S.A., Holonyak,N.jr.: n-p-(·+·-n·+·)-n Aj¶y¶Ga¶1¶-¶y¶-As-GaAs-In¶x¶Ga¶1¶-¶xAs quantum-well laser with p·+·-n·+· GaAs-InGaAs tunnel contact on n-GaAs. In: Applied Physics Letters, ISSN 0003- 6951, 1993, Vol. 62, No. 20, S. 2510-2512 *

Also Published As

Publication number Publication date
CN101032029A (en) 2007-09-05
WO2006034970A1 (en) 2006-04-06

Similar Documents

Publication Publication Date Title
DE102009038731B4 (en) Semiconductor component with charge carrier compensation structure and method for manufacturing a semiconductor component
DE102018103973B4 (en) SILICON CARBIDE SEMICONDUCTOR COMPONENT
DE3122768C2 (en)
DE10207522B4 (en) Semiconductor component and method for its production
DE112010005626B4 (en) Semiconductor device
DE102006047244B4 (en) Semiconductor device with a monocrystalline semiconductor body and method for producing the same
DE112016003510T5 (en) SEMICONDUCTOR PROTECTION AND METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
DE102016112512A1 (en) Semiconductor device having an oxygen diffusion barrier layer and manufacturing method
DE102015100340A1 (en) BIPOLAR SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR
EP1812970A1 (en) Semiconductor device and methods for the production thereof
DE112019003790T5 (en) SUPERJUNCTION SILICON CARBIDE SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING A SUPERJUNCTION SILICON CARBIDE SEMICONDUCTOR DEVICE
DE102011054825A1 (en) A semiconductor device and a method of manufacturing a semiconductor device
DE102014108279A1 (en) SEMICONDUCTOR DEVICE WITH RECOMBINATION CENTERS AND MANUFACTURING METHOD
DE102012021534B4 (en) SCHOTTKY SEALING LAYER SEMICONDUCTOR ELEMENT FROM THE GRAY TYPE AND MANUFACTURING METHOD THEREFOR
DE102017131354A1 (en) A wide bandgap semiconductor device and a method of forming a wide bandgap semiconductor device
DE112016006374B4 (en) SILICON CARBIDE SEMICONDUCTOR DEVICE AND METHOD OF MAKING THE SAME
DE102018216855A1 (en) A silicon carbide semiconductor device and a method of manufacturing a silicon carbide semiconductor device
DE102012023512A1 (en) Silicon carbide-barrier layer-schottky diode, has trenches provided in region of silicon carbide layer with depth and in distance so that electrical field intensity at schottky-transition-boundary surface is equal to specific value or small
DE102009031314B4 (en) Semiconductor device made of silicon with partially band gap and method for producing the same
DE102005039564A1 (en) Semiconductor component and method for its production
EP1307923A1 (en) High-voltage diode and method for the production thereof
DE102016108125B4 (en) Semiconductor device and manufacture thereof
DE102016104757B4 (en) Semiconductor transistor and method of forming the semiconductor transistor
DE102018123439B4 (en) Power semiconductor transistor, method for processing a power semiconductor transistor and method for producing a power semiconductor transistor
DE102004047313B3 (en) Semiconductor arrangement with a tunnel contact and method for its production

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SICED ELECTRONICS DEVELOPMENT GMBH & CO. KG, 91058 ERLANGEN, DE

Effective date: 20110419

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee