DE102005001163B3 - Verfahren und Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Aufspanneinrichtung - Google Patents

Verfahren und Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Aufspanneinrichtung Download PDF

Info

Publication number
DE102005001163B3
DE102005001163B3 DE102005001163A DE102005001163A DE102005001163B3 DE 102005001163 B3 DE102005001163 B3 DE 102005001163B3 DE 102005001163 A DE102005001163 A DE 102005001163A DE 102005001163 A DE102005001163 A DE 102005001163A DE 102005001163 B3 DE102005001163 B3 DE 102005001163B3
Authority
DE
Germany
Prior art keywords
temperature
cooling
testing
semiconductor wafer
fluid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005001163A
Other languages
English (en)
Inventor
Erich Reitinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ERS Electronic GmbH
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36274039&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE102005001163(B3) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Individual filed Critical Individual
Priority to DE102005001163A priority Critical patent/DE102005001163B3/de
Priority to US11/037,870 priority patent/US7271604B2/en
Priority to TW095100240A priority patent/TWI371590B/zh
Priority to JP2007549867A priority patent/JP4825812B2/ja
Priority to RU2007125378/28A priority patent/RU2407023C2/ru
Priority to PCT/EP2006/000142 priority patent/WO2006072598A1/de
Priority to ES06700504T priority patent/ES2821736T3/es
Priority to KR1020077017504A priority patent/KR101185536B1/ko
Priority to EP06700504.1A priority patent/EP1844342B1/de
Priority to CN2006800019567A priority patent/CN101137911B/zh
Publication of DE102005001163B3 publication Critical patent/DE102005001163B3/de
Application granted granted Critical
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Abstract

Die vorliegende Erfindung schafft ein Verfahren zum Testen von Halbleiterwafern (5) mittels einer temperierbaren Aufspanneinrichtung (1) mit den Schritten: Temperieren der Aufspanneinrichtung (1) mittels einer elektrischen Heizeinrichtung (HE) mit einer vorgegebenen Heizleistung (PW) und einer Kühleinrichtung (11a, 11b, 11c), durch die zur Kühlung ein Fluid (F) geleitet wird, mit einer vorgegebenen Kühlleistung (PK) auf eine vorbestimmte Messtemperatur, wobei die Heizleistung (PW) wesentlich größer als eine vorgegebene Testleistung (PT) ist; Auflegen der Rückseite (R) eines Halbleiterwafers (5) auf eine Auflageseite (AF) der temperierbaren Aufspanneinrichtung (1); Aufsetzen einer Sondenkarte (7', 7'a) auf die Vorderseite (O) des Halbleiterwafers (5); Testen des Halbleiterwafers (5) durch Einprägen der Testleistung (PT) von einer Testvorrichtung (TV) in einen Chipbereich (CH) der Vorderseite (O) des Halbleiterwafers (5) mittels Sonden (91, 92) der aufgesetzten Sondenkarte (7', 7'a); Erfassen einer die Testleistung (PT) widerspiegelnden Temperaturerhöhung des Fluids (F) beim Testen und Reduzieren der Heizleistung (PW) während des Testes bei im Wesentlichen konstanter Kühlleistung (PK) unter Berücksichtigung der beim Testen erfassten Temperaturerhöhung des Fluids (F). Die Erfindung schafft auch eine entsprechende Vorrichtung.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Chuckeinrichtung (nachstehend alss Aufspanneinrichtung bezeichnet).
  • Bekannterweise werden Testmessungen an Halbleiterwafern typischerweise in einem Temperaturbereich zwischen –60°C und +400°C durchgeführt. Zur Temperierung wird ein Halbleiterwafer auf einen Probertisch bzw. eine Aufspanneinrichtung gelegt, der entsprechend der Soll-Temperatur gekühlt und/oder beheizt wird.
  • Dabei ist einerseits darauf zu achten, dass die Temperatur des Halbleiterwafers nicht unter den Taupunkt des umgebenden gasförmigen Mediums gerät, da sonst eine Kondensation von Feuchtigkeit auf der Halbleiterwaferoberfläche bzw. eine Vereisung auftritt, welche die Testmessungen behindert bzw. unmöglich macht.
  • Andererseits tritt bei Testmessungen mit hoher Chipleistung das Problem auf, dass der Halbleiterwafer sich lokal auf der Vorderseite im Bereich des Stromflusses über die Temperatur der mit der Aufspanneinrichtung in Kontakt befindlichen Rücksei te erwärmt, weil aufgrund des endlichen Wärmeübergangswiderstandes zwischen Halbleiterwafer und Aufspanneinrichtung die Wärmeabfuhr verzögert ist. Typischerweise erhält man bei elektrischen Leistungen von über 100 W eine lokale Temperaturdifferenz von ca. 90 K zwischen Vorderseite des Halbleiterwafers und Auflageseite der Aufspanneinrichtung. Diese Temperaturdifferenz stört die Testmessung, welche ja gerade die isothermen elektrischen Eigenschaften der im Halbleiterwafer integrierten Schaltungen angeben soll. Gleichzeitig können bei höheren Leistungen die Chips über eine maximal erlaubte Temperatur erwärmt werden, was die Gefahr eines elektrischen Ausfalls mit sich bringt.
  • 2 zeigt eine schematische Querschnittsansicht einer aus der US 5 010 296 bekannten Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Aufspanneinrichtung.
  • In 2 bezeichnet Bezugszeichen 6' eine temperierbare Aufspanneinrichtung. Die Aufspanneinrichtung 6' ist mit einer Antriebseinrichtung 7' verbunden, welche eine Bewegung in Höhenrichtung und der Ebene veranlassen kann. Oberhalb der Aufspanneinrichtung 6' vorgesehen ist eine Sondenkarte 12', welche Sonden 1', beispielsweise in Form dünner Nadeln, aufweist, die dazu verwendet werden, integrierte Schaltungen auf einem Halbleiterwafer 30' zu kontaktieren und elektrische Messungen daran durchzuführen.
  • Bezugszeichen 13' bezeichnet eine Testereinrichtung, mittels der die Sonden 1' gemäß vorgegebener Testprogramme ansteuerbar sind. Ebenfalls ansteuerbar durch die Testereinrichtung 13' ist die Steuereinrichtung 7', um bestimmte integrierte Schaltungen des Halbleiterwafers 30' in Verbindung mit den Sonden 1' zu bringen.
  • Eine Gaszuführungseinrichtung 8', welche mit einer Gasversorgungseinrichtung 10' verbunden ist, ist auf der einen Seite der Aufspanneinrichtung 6' vorgesehen.
  • Auf der gegenüberliegenden Seite der Aufspanneinrichtung 6' ist eine Saugleitungseinrichtung 9' vorgesehen, die wiederum mit einer Saugeinrichtung 11' verbunden ist. Die Gaszuführungseinrichtung 8' und die Saugleitungseinrichtung 9' haben eine relativ flache Querschnittsgestalt, so dass Gas gleichmäßig über die gesamte Oberfläche des Halbleiterwafers 30' gespült werden kann. Die Gasspülung bei dieser bekannten Halbleiterwafertestvorrichtung dient zum Abtransport von Kontaminationspartikeln, die durch äußere Einflüsse oder unter dem Einfluss der Sonden 1' auf der Oberfläche des Halbleiterwafers abgelagert werden.
  • Aus Elektronik, Produktion und Prüftechnik, Juli/August 1982, Seiten 485 bis 487, Positionieren und Kontaktieren von Wafern, ist der Aufbau von Sondenkarten zum Testen von Halbleiterwafern bekannt.
  • Die EP 0 438 957 B1 offenbart eine Prüfvorrichtung für Halbleiter-Halbleiterwafer, wobei an einer Aufspanneinrichtung eine Vielzahl von Temperatursensoren angebracht ist, die eine entsprechende Temperaturverteilung auf der Aufspannoberfläche erfassen.
  • Die EP 0 511 928 B1 offenbart eine Aufspanneinrichtung mit einer Vielzahl von Labyrinthkanälen, durch die ein Fluid zur Temperierung der Aufspanneinrichtung geleitet wird. Durch den labyrinthförmigen Aufbau werden eine hohe Kühlleistung und eine homogene Temperaturverteilung erzielt.
  • Die US 5 977 785 offenbart ein Verfahren und eine Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Aufspanneinrichtung mit einer fluidbasierten Heiz-/Kühleinrichtung, wobei die Temperatur eines zu testenden Chips beim Testen erfasst wird und basierend auf dem Erfassungsergebnis eine Driftkorrektur der Steuerung der Heiz-/Kühleinrichtung vorgenommen wird. Als Alternative Heizeinrichtungen nennt die US 5 977 785 resistive und induktive elektrische Heizeinrichtungen.
  • Die US 5 084 671 offenbart ein weiteres Verfahren und eine weitere Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Aufspanneinrichtung mit einer fluidbasierten Kühleinrichtung und einer elektrischen Heizeinrichtung.
    •
  • Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren und eine Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Aufspanneinrichtung anzugeben, welche eine Konditionierung des Halbleiterwafers ermöglichen.
  • Das erfindungsgemässe Verfahren mit den Merkmalen des Anspruchs 1 bzw. die entsprechende Vorrichtung nach Anspruch 7 weisen gegenüber dem bekannten Lösungsansatz den Vorteil auf, dass selbst bei hoher elektrischer Leistung nur eine sehr geringe Temperaturdifferenz zwischen Vorderseite des Halbleiterwafers und der Auflageseite des Chucks auftritt.
  • Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, dass ein Temperieren der Aufspanneinrichtung mittels einer Heizeinrichtung mit einer vorgegebenen Heizleistung und einer Kühleinrichtung mit einer vorgegebenen Kühlleistung auf eine vorbestimmte Messtemperatur erfolgt, wobei die Heizleistung wesentlich größer als eine vorgegebene Testleistung ist. Beim Testen des Halbleiterwafers durch Einprägen der Testleistung von einer Testvorrichtung erfolgt ein Reduzieren der Heizleistung um den Betrag der Testleistung während des Testens bei im wesentlichen konstanter Kühlleistung.
  • Die hat den Vorteil eines sehr schnellen Ansprechens der temperierbaren Aufspanneinrichtung als Reaktion auf die Zuführung der Testleistung.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des betreffenden Gegenstandes der Erfindung.
    •
  • Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
  • 1 eine schematische Darstellung einer Ausführungsform der erfindungsgemässen Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Aufspanneinrichtung; und
  • 2 eine schematische Querschnittsansicht einer aus der US 5 010 296 bekannten Vorrichtung zum Testen von Halbleiterwafern mittels einer Sondenkarte.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • 1 zeigt eine schematische Darstellungen einer Ausführungsform der erfindungsgemässen Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Aufspanneinrichtung.
  • In 1 bezeichnet Bezugszeichen 1 eine temperierbare, in Höhenrichtung und innerhalb der Ebene verfahrbare temperierbare Aufspanneinrichtung.
  • Die Aufspanneinrichtung 1 weist einen oberen Bereich 1a auf, welcher mit Vakuumrillen 50 versehen ist. Auf dem oberen Bereich 1a der Aufspanneinrichtung 1 befindet sich ein Halbleiterwafer 5, der mit seiner Rückseite R die Auflageseite AF der Aufspanneinrichtung 1 kontaktiert.
  • In einem mittleren Bereich 1b der Aufspanneinrichtung 1 befindet sich eine elektrische Heizeinrichtung HE, welche durch Zuführung von elektrischer Leistung PW zum Aufheizen der Aufspanneinrichtung 1 vorgesehen ist.
  • Im unteren Bereich 1c der Aufspanneinrichtung 1 schließlich befindet sich ein labyrinthförmiges Kühlkanalsystem 11c, dem an einem Eingang 11a vorgekühltes Fluid F mit einer Eingangstemperatur Tin zugeführt wird und dem an einem Ausgang 11b dieses Fluid F mit erhöhter Temperatur Tout wieder entnommen wird. Mittels eines nicht dargestellten Temperierungssystems wird das Fluid F außerhalb der Aufspanneinrichtung 1 auf eine vorgegebene Solltemperatur gebracht.
  • Oberhalb des Halbleiterwafers 5 befindet sich eine plattenförmige Sondeneinrichtung 7', welche einen abgestuften Bereich 7'a aufweist, von dem ausgehend Sondennadeln 91, 92 auf einen Chipbereich CH auf der Vorderseite O des Halbleiterwafers 5 aufgesetzt sind.
  • Mittels einer Testvorrichtung TV werden elektrische Testsequenzen über die Sonden 91, 92 auf den Chipbereich CH übertragen, wobei eine Leistung PT in den Chipbereich CH eingespeist wird, die zur lokalen Erwärmung des Halbleiterchips 5 führt und weggekühlt werden muss, um eine gewünschtermassen isotherme Testmessung durchzuführen.
  • Bei dieser erfindungsgemäßen Ausführungsform sind verschiedene Temperaturerfassungseinrichtungen TS1 bis TS6 vorgesehen. Eine erste Temperaturerfassungseinrichtung TS1 befindet sich an der Sondeneinrichtung 7' und weist ein Infrarotthermometer IR auf, welches einen IR-Lichtleiter 120 und eine Auswerteschaltung 121 umfasst.
  • Die Auswerteschaltung 121 erfasst mittels eines nicht dargestellten IR-Fotoleiters und einem nachgeschalteten Verstärker unmittelbar die Temperatur im Chipbereich CH.
  • Eine zweite Temperaturerfassungseinrichtung TS2 befindet sich im oberen Bereich 1a der Aufspanneinrichtung 1, eine dritte Temperaturerfassungseinrichtung TS3 im mittleren Bereich 1b der Aufspanneinrichtung 1, eine vierte Temperaturerfassungseinrichtung TS4 im unteren Bereich 1c der Aufspanneinrichtung 1, eine fünfte Temperaturerfassungseinrichtung am Einlass 11a für das Fluid F, sowie eine sechste Temperaturerfassungseinrichtung TS6 am Ausgang 11b für das Fluid F. Mit den Temperaturerfassungseinrichtungen TS2 bis TS4 kann insbesondere er mittelt werden, ob sich die Aufspanneinrichtung 1 in thermischem Gleichgewicht befindet.
  • Vor der Testmessung erfolgt bei aufgelegtem Halbleiterwafer 5 und aufgesetzten Sonden 91, 92 ein Temperieren der Aufspanneinrichtung 1 mittels der Heizeinrichtung HE mit einer vorgegebenen Heizleistung PW und der Kühleinrichtung 11a, 11b, 11c mit einer vorgegebenen Kühlleistung PK auf eine vorbestimmte Messtemperatur, z.B. –20°C, wobei die Heizleistung PW wesentlich grösser als eine vorgegebene Testleitung PT ist, z.B. PW = 1 kW, PT = 200 W.
  • Dann erfolgt ein Testen des Halbleiterwafers 5 durch Einprägen der Testleistung PT von der Testvorrirchtung TV in den Chipbereich CH der Vorderseite O des Halbleiterwafers 5 mittels der Sonden 91, 92 der aufgesetzten Sondenkarte 7'.
  • Ausführungsgemäss wird die von der Heizleistung PW abzuziehende Testleistung PT unter Berücksichtigung der Signale der zweiten und dritten Temperaturerfassungseinrichtung TS5, TS6 vorgegeben, die die Eingangstemperatur Tin bzw. die Ausgangstemperatur Tout des der Aufspanneinrichtung 1 von der Kühleinrichtung 11a, 11b, 11c zur Kühlung gelieferten Fluids F während des Testens erfassen, denn dessen Temperaturerhöhung spiegelt ebenfalls die Testleistung PT wider.
  • Zusätzlich kann die von der Heizleistung PW abzuziehende Testleistung PT unter Berücksichtigung des Signals der ers ten Temperaturerfassungseinrichtung TS1 vorgegeben werden, die die Temperatur des Chipbereichs CH während des Testens direkt kontaktlos erfasst.
  • Die Erfindung ist nicht auf gasförmige getrocknete Luft beschränkt, sondern prinzipiell auf beliebige Fluide anwendbar.

Claims (12)

  1. Verfahren zum Testen von Halbleiterwafern (5) mittels einer temperierbaren Aufspanneinrichtung (1) mit den Schritten: Temperieren der Aufspanneinrichtung (1) mittels einer elektrischen Heizeinrichtung (HE) mit einer vorgegebenen Heizleistung (PW) und einer Kühleinrichtung (11a, 11b, 11c), durch die zur Kühlung ein Fluid (F) geleitet wird, mit einer vorgegebenen Kühlleistung (PK) auf eine vorbestimmte Messtemperatur, wobei die Heizleistung (PW) wesentlich größer als eine vorgegebene Testleistung (PT) ist; Auflegen der Rückseite (R) eines Halbleiterwafers (5) auf eine Auflageseite (AF) der temperierbaren Aufspanneinrichtung (1); Aufsetzen einer Sondenkarte (7', 7'a) auf die Vorderseite (O) des Halbleiterwafers (5); Testen des Halbleiterwafers (5) durch Einprägen der Testleistung (PT) von einer Testvorrichtung (TV) in einen Chipbereich (CH) der Vorderseite (O) des Halbleiterwafers (5) mittels Sonden (91, 92) der aufgesetzten Sondenkarte (7', 7'a); Erfassen einer die Testleistung (PT) widerspiegelnden Temperaturerhöhung des Fluids (F) beim Testen; und Reduzieren der Heizleistung (PW) während des Testens bei im wesentlichen konstanter Kühlleistung (PK) unter Berücksichtigung der beim Testen erfassten Temperaturerhöhung des Fluids (F).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Temperaturerhöhung des Fluids unter Berücksichtigung der Signale einer zweiten und dritten Temperaturerfassungseinrichtung (TSS, TS6) erfasst wird, die die Eingangstemperatur (Tin) und die Ausgangstemperatur (Tout) des der Aufspanneinrichtung (1) von der Kühleinrichtung (11a, 11b, 11c) zur Kühlung gelieferten Fluids (F) während des Testens erfassen.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Heizleistung (PW) unter Berücksichtigung einer mittels des Signals einer ersten Temperaturerfassungseinrichtung (TSl) erfassten Temperaturerhöhung des Chipbereichs (CH) reduziert wird, wobei die erste Temperaturerfassungseinrichtung (TSl) die Temperatur des Chipbereichs (CH) während des Testens kontaktlos erfasst.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die erste Temperaturerfassungseinrichtung (TSl) ein Infrarotthermometer (120, 121) umfasst.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Aufspanneinrichtung (1) einen oberen Bereich (1a), einen mittleren Bereich (1b) und einen unteren Bereich (1c) aufweist, wobei der obere Bereich (1a) die Auflagefläche (AF) in Kontakt mit der Rückseite (R) des Halbleiterwafers (5), der mittlere Bereich (1b) die Heizeinrichtung (HE) und der untere Bereich (1c) die Kühleinrichtung (11a, 11b, 11c) aufweist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Testleistung (PT) in der Größenordnung von einem bis einigen Hundert Watt und die Heizleistung (PW) in der Größenordnung von einem bis einigen Kilowatt liegt.
  7. Vorrichtung zum Testen von Halbleiterwafern (5) mittels einer temperierbaren Aufspanneinrichtung (1) mit: einer Temperierungseinrichtung zum Temperieren der Aufspanneinrichtung (1) mittels einer elektrischen Heizeinrichtung (HE) mit einer vorgegebenen Heizleistung (PW) und einer Kühleinrichtung (11a, 11b, 11c), durch die zur Kühlung ein Fluid (F) leitbar ist, mit einer vorgegebenen Kühlleistung (PK) auf eine vorbestimmte Messtemperatur, wobei die Heizleistung (PW) wesentlich größer als eine vorgegebene Testleistung (PT) ist; einer Testvorrichtung (TV) zum Testen des Halbleiterwafers (5) durch Einprägen der Testleistung (PT) in einen Chipbereich (CH) der Vorderseite (O) des Halbleiterwafers (5) mittels Sonden (91, 92) einer Sondenkarte (7', 7'a); und einer Temperaturerfassungseinrichtung (T5, T6) zum Erfassen einer die Testleistung (PT) widerspiegelnden Temperaturerhöhung des Fluids (F) beim Testen; wobei die Temperierungseinrichtung derart gestaltet ist, dass ein Reduzieren der Heizleistung (PW) während des Testens bei im wesentlichen konstanter Kühlleistung (PK) unter Berücksichtigung der beim Testen erfassten Temperaturerhöhung des Fluids (F) stattfindet.
  8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass die Temperaturerhöhung des Fluids durch die Temperaturerfassungseinrich tung (TS5, TS6) unter Berücksichtigung der Signale einer zweiten und dritten Temperaturerfassungseinrichtung (TS5, TS6) erfassbar ist, die die Eingangstemperatur (Tin) und die Ausgangstemperatur (Tout) des der Aufspanneinrichtung (1) zur Kühlung gelieferten Fluids (F) während des Testens erfassen.
  9. Vorrichtung nach Anspruch. 7 oder 8, dadurch gekennzeichnet, dass die Heizleistung (PW) unter Berücksichtigung einer mittels des Signals einer ersten Temperaturerfassungseinrichtung (TS1) erfassten Temperaturerhöhung des Chipbereichs (CH) reduzierbar ist, wobei die erste Temperaturerfassungseinrichtung (TS1) die Temperatur des Chipbereichs (CH) während des Testens kontaktlos erfasst.
  10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, dass die erste Temperaturerfassungseinrichtung (TS1) ein Infrarotthermometer (120, 121) umfasst.
  11. Vorrichtung nach einem der vorhergehenden Ansprüche 7 bis 10, dadurch gekennzeichnet, dass die Aufspanneinrichtung (1) einen oberen Bereich (1a), einen mittleren Bereich (1b) und einen unteren Bereich (1c) aufweist, wobei der obere Bereich (1a) die Auflagefläche (AF) in Kontakt mit der Rückseite (R) des Halbleiterwafers (5), der mittlere Bereich (1b) die Heizeinrichtung (HE) und der untere Bereich (1c) die Kühleinrichtung (11a, 11b, 11c) aufweist.
  12. Vorrichtung nach einem der vorhergehenden Ansprüche 7 bis 11, dadurch gekennzeichnet, dass die Testleistung (PT) in der Größenordnung von einem bis einigen Hundert Watt und die Heizleistung (PW) in der Größenordnung von einem bis einigen Kilowatt liegt.
DE102005001163A 2005-01-10 2005-01-10 Verfahren und Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Aufspanneinrichtung Active DE102005001163B3 (de)

Priority Applications (10)

Application Number Priority Date Filing Date Title
DE102005001163A DE102005001163B3 (de) 2005-01-10 2005-01-10 Verfahren und Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Aufspanneinrichtung
US11/037,870 US7271604B2 (en) 2005-01-10 2005-01-18 Method and apparatus for testing semiconductor wafers by means of a temperature-regulated chuck device
TW095100240A TWI371590B (en) 2005-01-10 2006-01-03 Method and apparatus for testing semiconductor wafers by means of a temperature-regulated chuck device
ES06700504T ES2821736T3 (es) 2005-01-10 2006-01-10 Procedimiento y dispositivo para la realización del test de obleas de semiconductor por medio de un dispositivo de fijación atemperable
RU2007125378/28A RU2407023C2 (ru) 2005-01-10 2006-01-10 Способ и устройство для тестирования полупроводниковых пластин с помощью зажимного механизма с регулируемой установкой температуры
PCT/EP2006/000142 WO2006072598A1 (de) 2005-01-10 2006-01-10 Verfahren und vorrichtung zum testen von halbleiterwafern mittels einer temperierbaren aufspanneinrichtung
JP2007549867A JP4825812B2 (ja) 2005-01-10 2006-01-10 温度を調整可能なチャック装置を用いた半導体ウエハ検査方法および装置
KR1020077017504A KR101185536B1 (ko) 2005-01-10 2006-01-10 온도가 조절될 수 있는 척 장치를 이용한 반도체 웨이퍼테스트 장치 및 방법
EP06700504.1A EP1844342B1 (de) 2005-01-10 2006-01-10 Verfahren und vorrichtung zum testen von halbleiterwafern mittels einer temperierbaren aufspanneinrichtung
CN2006800019567A CN101137911B (zh) 2005-01-10 2006-01-10 使用温度可调的卡盘设备来测试半导体晶片的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005001163A DE102005001163B3 (de) 2005-01-10 2005-01-10 Verfahren und Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Aufspanneinrichtung

Publications (1)

Publication Number Publication Date
DE102005001163B3 true DE102005001163B3 (de) 2006-05-18

Family

ID=36274039

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005001163A Active DE102005001163B3 (de) 2005-01-10 2005-01-10 Verfahren und Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Aufspanneinrichtung

Country Status (10)

Country Link
US (1) US7271604B2 (de)
EP (1) EP1844342B1 (de)
JP (1) JP4825812B2 (de)
KR (1) KR101185536B1 (de)
CN (1) CN101137911B (de)
DE (1) DE102005001163B3 (de)
ES (1) ES2821736T3 (de)
RU (1) RU2407023C2 (de)
TW (1) TWI371590B (de)
WO (1) WO2006072598A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009050038A1 (de) * 2007-10-10 2009-04-23 Suss Microtec Test Systems Gmbh Verfahren zur prüfung eines testsubstrats unter definierten thermischen bedingungen und thermisch konditionierbarer prober

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002263A (en) * 1997-06-06 1999-12-14 Cascade Microtech, Inc. Probe station having inner and outer shielding
US6838890B2 (en) * 2000-02-25 2005-01-04 Cascade Microtech, Inc. Membrane probing system
US6965226B2 (en) 2000-09-05 2005-11-15 Cascade Microtech, Inc. Chuck for holding a device under test
US6914423B2 (en) 2000-09-05 2005-07-05 Cascade Microtech, Inc. Probe station
US6951846B2 (en) * 2002-03-07 2005-10-04 The United States Of America As Represented By The Secretary Of The Army Artemisinins with improved stability and bioavailability for therapeutic drug development and application
DE10216786C5 (de) * 2002-04-15 2009-10-15 Ers Electronic Gmbh Verfahren und Vorrichtung zur Konditionierung von Halbleiterwafern und/oder Hybriden
US6861856B2 (en) * 2002-12-13 2005-03-01 Cascade Microtech, Inc. Guarded tub enclosure
US7492172B2 (en) 2003-05-23 2009-02-17 Cascade Microtech, Inc. Chuck for holding a device under test
US7250626B2 (en) 2003-10-22 2007-07-31 Cascade Microtech, Inc. Probe testing structure
US7187188B2 (en) 2003-12-24 2007-03-06 Cascade Microtech, Inc. Chuck with integrated wafer support
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US20070294047A1 (en) * 2005-06-11 2007-12-20 Leonard Hayden Calibration system
JP2007088203A (ja) * 2005-09-22 2007-04-05 Tokyo Electron Ltd ウエハ検査装置およびウエハ検査方法、ならびにコンピュータプログラム
JP4525571B2 (ja) * 2005-11-24 2010-08-18 住友電気工業株式会社 ウェハ保持体およびそれを搭載したヒータユニット、ウェハプローバ
DE102006038457B4 (de) * 2006-08-16 2014-05-22 Cascade Microtech, Inc. Verfahren und Vorrichtung zum Temperieren elektronischer Bauelemente
DE102008041250A1 (de) * 2008-08-13 2010-02-25 Ers Electronic Gmbh Verfahren und Vorrichtung zum thermischen Bearbeiten von Kunststoffscheiben, insbesondere Moldwafern
US8319503B2 (en) 2008-11-24 2012-11-27 Cascade Microtech, Inc. Test apparatus for measuring a characteristic of a device under test
KR101015600B1 (ko) * 2008-12-19 2011-02-17 세크론 주식회사 프로브 스테이션용 스테이지 유닛 및 이를 포함하는 웨이퍼검사 장치
JP5640894B2 (ja) * 2011-05-26 2014-12-17 東京エレクトロン株式会社 温度測定装置、温度測定方法、記憶媒体及び熱処理装置
US8814424B1 (en) * 2011-09-30 2014-08-26 Emc Corporation Power measurement transducer
US8814425B1 (en) * 2011-09-30 2014-08-26 Emc Corporation Power measurement transducer
US8602641B2 (en) * 2011-10-26 2013-12-10 Temptronic Corporation Environmental test system and method with in-situ temperature sensing of device under test (DUT)
KR101942027B1 (ko) 2012-03-28 2019-04-11 삼성전자 주식회사 디바이스의 온도 예측 방법
CN103645350B (zh) * 2013-12-09 2017-01-11 致茂电子(苏州)有限公司 具有扇形转盘传输设备的检测机台
WO2016085135A1 (ko) * 2014-11-28 2016-06-02 (주)테크윙 전자부품 테스트용 핸들러
KR102433967B1 (ko) * 2014-11-28 2022-08-22 (주)테크윙 전자부품 테스트용 핸들러
JP7078838B2 (ja) * 2017-12-01 2022-06-01 東京エレクトロン株式会社 プローバ
TWI684014B (zh) * 2018-01-18 2020-02-01 謝德風 模組化多點測試裝置
KR20190116037A (ko) * 2018-04-03 2019-10-14 에스케이하이닉스 주식회사 웨이퍼 척킹 장치 및 이를 포함하는 웨이퍼 테스트 장비
DE102019005093A1 (de) * 2019-07-22 2021-01-28 Att Advanced Temperature Test Systems Gmbh Verfahren zur temperatursteuerung bzw. -regelung eines chucks für einen wafer, eine temperiereinrichtung zum temperieren eines chucks sowie ein wafertestsystem zum testen eines wafers
CN113075429A (zh) * 2020-01-03 2021-07-06 迪科特测试科技(苏州)有限公司 探测卡、探测系统及探测方法
US11493551B2 (en) 2020-06-22 2022-11-08 Advantest Test Solutions, Inc. Integrated test cell using active thermal interposer (ATI) with parallel socket actuation
CN112345119B (zh) * 2020-09-25 2023-07-21 华东光电集成器件研究所 一种半导体晶圆温度标定系统
US11549981B2 (en) 2020-10-01 2023-01-10 Advantest Test Solutions, Inc. Thermal solution for massively parallel testing
US11821913B2 (en) 2020-11-02 2023-11-21 Advantest Test Solutions, Inc. Shielded socket and carrier for high-volume test of semiconductor devices
US11808812B2 (en) 2020-11-02 2023-11-07 Advantest Test Solutions, Inc. Passive carrier-based device delivery for slot-based high-volume semiconductor test system
US20220155364A1 (en) 2020-11-19 2022-05-19 Advantest Test Solutions, Inc. Wafer scale active thermal interposer for device testing
US11567119B2 (en) 2020-12-04 2023-01-31 Advantest Test Solutions, Inc. Testing system including active thermal interposer device
US11573262B2 (en) 2020-12-31 2023-02-07 Advantest Test Solutions, Inc. Multi-input multi-zone thermal control for device testing
US11754619B2 (en) * 2021-01-11 2023-09-12 Star Technologies, Inc. Probing apparatus with temperature-adjusting mechanism
US11587640B2 (en) 2021-03-08 2023-02-21 Advantest Test Solutions, Inc. Carrier based high volume system level testing of devices with pop structures
RU2756337C1 (ru) * 2021-03-19 2021-09-29 Общество с ограниченной ответственностью «Остек-Электро» Устройство температурно-вакуумного воздействия
KR20220146304A (ko) 2021-04-23 2022-11-01 삼성전자주식회사 전원변환부를 갖는 프로브 카드 및 이를 포함하는 테스트 시스템
TWI827329B (zh) * 2021-10-29 2023-12-21 致茂電子股份有限公司 探針冷卻系統、冷卻方法及具備該系統之電子元件測試設備
US11656273B1 (en) 2021-11-05 2023-05-23 Advantest Test Solutions, Inc. High current device testing apparatus and systems

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010296A (en) * 1989-12-13 1991-04-23 Mitsubishi Denki Kabushiki Kaisha Wafer prober
US5084671A (en) * 1987-09-02 1992-01-28 Tokyo Electron Limited Electric probing-test machine having a cooling system
EP0511928B1 (de) * 1991-04-25 1996-03-13 International Business Machines Corporation Kühlsystem mit Flüssigkeitsfilmzwischenschicht zur Bearbeitung von Halbleiterscheiben
EP0438957B1 (de) * 1990-01-24 1996-05-08 International Business Machines Corporation Vorrichtung mit trockener Thermoschnittstelle zur Prüfung von Halbleiterchips
US5977785A (en) * 1996-05-28 1999-11-02 Burward-Hoy; Trevor Method and apparatus for rapidly varying the operating temperature of a semiconductor device in a testing environment

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791364A (en) 1985-08-20 1988-12-13 Thermonics Incorporated Thermal fixture for testing integrated circuits
DE3536098A1 (de) 1985-10-09 1987-04-09 Siemens Ag Einrichtung zum ueberwachen der temperatur eines elektrischen bauelements
US4845426A (en) 1987-05-20 1989-07-04 Signatone Corporation Temperature conditioner for tests of unpackaged semiconductors
US5124639A (en) 1990-11-20 1992-06-23 Motorola, Inc. Probe card apparatus having a heating element and process for using the same
US5166607A (en) * 1991-05-31 1992-11-24 Vlsi Technology, Inc. Method and apparatus to heat the surface of a semiconductor die in a device during burn-in while withdrawing heat from device leads
US5775416A (en) 1995-11-17 1998-07-07 Cvc Products, Inc. Temperature controlled chuck for vacuum processing
US6476627B1 (en) 1996-10-21 2002-11-05 Delta Design, Inc. Method and apparatus for temperature control of a device during testing
EP0993243B1 (de) * 1997-04-04 2004-03-03 Unisys Corporation Methode und Vorrichtung zum wärmeleitenden Verbinden einer elektronischen Schaltung mit einem Wärmetauscher
US6366105B1 (en) 1997-04-21 2002-04-02 Taiwan Semiconductor Manufacturing Company Electrical test apparatus with gas purge
US6111421A (en) * 1997-10-20 2000-08-29 Tokyo Electron Limited Probe method and apparatus for inspecting an object
JP2970628B2 (ja) * 1997-11-07 1999-11-02 日本電気株式会社 高低温プローバおよびウエハ測定方法
US6866094B2 (en) * 1997-12-31 2005-03-15 Temptronic Corporation Temperature-controlled chuck with recovery of circulating temperature control fluid
US6415858B1 (en) 1997-12-31 2002-07-09 Temptronic Corporation Temperature control system for a workpiece chuck
US6091060A (en) * 1997-12-31 2000-07-18 Temptronic Corporation Power and control system for a workpiece chuck
AU4991799A (en) 1998-07-14 2000-02-07 Schlumberger Technologies, Inc. Temperature control of electronic devices using power following feedback
JP2000180502A (ja) 1998-12-10 2000-06-30 Advantest Corp 電子部品試験装置
US6583638B2 (en) 1999-01-26 2003-06-24 Trio-Tech International Temperature-controlled semiconductor wafer chuck system
ATE267403T1 (de) 1999-07-15 2004-06-15 Delta Design Inc Gerät und verfahren zur temperaturkontrolle von integrierten schaltungen während der prüfung
US6552561B2 (en) 2000-07-10 2003-04-22 Temptronic Corporation Apparatus and method for controlling temperature in a device under test using integrated temperature sensitive diode
JP2002043381A (ja) * 2000-07-19 2002-02-08 Tokyo Electron Ltd ウエハ温度制御装置
US6798223B2 (en) 2000-07-28 2004-09-28 Hei, Inc. Test methods, systems, and probes for high-frequency wireless-communications devices
US6636062B2 (en) 2001-04-10 2003-10-21 Delta Design, Inc. Temperature control device for an electronic component
WO2003027686A2 (en) 2001-09-27 2003-04-03 Advanced Micro Devices, Inc. Method and apparatus for temperature control of a device during testing
JP2005340719A (ja) * 2004-05-31 2005-12-08 Tokyo Seimitsu Co Ltd ステージ機構

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084671A (en) * 1987-09-02 1992-01-28 Tokyo Electron Limited Electric probing-test machine having a cooling system
US5010296A (en) * 1989-12-13 1991-04-23 Mitsubishi Denki Kabushiki Kaisha Wafer prober
EP0438957B1 (de) * 1990-01-24 1996-05-08 International Business Machines Corporation Vorrichtung mit trockener Thermoschnittstelle zur Prüfung von Halbleiterchips
EP0511928B1 (de) * 1991-04-25 1996-03-13 International Business Machines Corporation Kühlsystem mit Flüssigkeitsfilmzwischenschicht zur Bearbeitung von Halbleiterscheiben
US5977785A (en) * 1996-05-28 1999-11-02 Burward-Hoy; Trevor Method and apparatus for rapidly varying the operating temperature of a semiconductor device in a testing environment

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
H. POTOTSCHNIG: Positionieren und Kontaktieren von Wafern. In: Elektronik Produktion & Prüftech- nik, Juli/August 1982, S. 485-487 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009050038A1 (de) * 2007-10-10 2009-04-23 Suss Microtec Test Systems Gmbh Verfahren zur prüfung eines testsubstrats unter definierten thermischen bedingungen und thermisch konditionierbarer prober
US8497693B2 (en) 2007-10-10 2013-07-30 Cascade Microtech, Inc. Method for testing a test substrate under defined thermal conditions and thermally conditionable prober
US9395411B2 (en) 2007-10-10 2016-07-19 Cascade Microtech, Inc. Method for testing a test substrate under defined thermal conditions and thermally conditionable prober

Also Published As

Publication number Publication date
EP1844342A1 (de) 2007-10-17
RU2007125378A (ru) 2009-02-20
KR101185536B1 (ko) 2012-09-24
US7271604B2 (en) 2007-09-18
JP4825812B2 (ja) 2011-11-30
JP2008527701A (ja) 2008-07-24
RU2407023C2 (ru) 2010-12-20
CN101137911B (zh) 2011-06-08
TW200628818A (en) 2006-08-16
WO2006072598A8 (de) 2007-09-07
TWI371590B (en) 2012-09-01
WO2006072598A1 (de) 2006-07-13
CN101137911A (zh) 2008-03-05
US20060158207A1 (en) 2006-07-20
ES2821736T3 (es) 2021-04-27
KR20070110840A (ko) 2007-11-20
EP1844342B1 (de) 2020-07-01

Similar Documents

Publication Publication Date Title
DE102005001163B3 (de) Verfahren und Vorrichtung zum Testen von Halbleiterwafern mittels einer temperierbaren Aufspanneinrichtung
DE102004057215B4 (de) Verfahren und Vorrichtung zum Testen von Halbleiterwafern mittels einer Sondenkarte unter Verwendung eines temperierten Fluidstrahls
DE112008002615B4 (de) Verfahren zur Prüfung eines Testsubstrats unter definierten thermischen Bedingungen und thermisch konditionierbarer Prober
DE19882931T5 (de) Leistungs- und Steuersystem für ein Einspannvorrichtung für ein Werkstück
DE102009030471B4 (de) Chuck zur Aufnahme und Halterung eines Testsubstrats und eines Kalibriersubstrats und Prüfstation zur Prüfung von Testsubstraten
DE202005021434U1 (de) Thermooptische Einspannvorrichtung
DE10246282B4 (de) Prober zum Testen von Substraten bei tiefen Temperaturen
DE102006038457B4 (de) Verfahren und Vorrichtung zum Temperieren elektronischer Bauelemente
DE102006023257B4 (de) Vorrichtung zum Heissproben von integrierten Halbleiterschaltkreisen auf Wafern
US6577146B2 (en) Method of burning in an integrated circuit chip package
DE102007033947A1 (de) Verfahren und aktive Thermosonde zur kontinuierlichen Messung der Strahlungsimmission
CN209303867U (zh) 浸锡装置
DE102011086974B4 (de) Temperaturmesssonde und Verfahren zur Messung einer Oberflächentemperatur
WO2011157625A1 (de) Verfahren und vorrichtung zum testen von thermisch hochbelastbaren, keramischen bauelementen
WO2015018716A1 (de) Thermische abschirmvorrichtung für eine probecard und entsprechende probecardanordnung
RU2564053C2 (ru) Способ измерения тепловых полей электрорадиоизделий
WO2015036480A1 (de) Verfahren zum bestimmen einer thermischen wirkleistung und induktorheizvorrichtung
DE102021005229B4 (de) Aufnahmeeinheit und Verfahren zur Temperaturkontrolle der Aufnahmeeinheit
DE102010025211A1 (de) Kontrollsystem mit wenigstens einer Temperaturmesseinrichtung
DE102010053766A1 (de) Vorrichtung zum thermischen Testen von Platinen
CN214308887U (zh) 可进行半导体元件光学测量及检测的多用途载台
DE102004005353B4 (de) Verfahren zur Bestimmung der Parameter von Gasen
AT516382A4 (de) Konditionieren eines Probenbehälters mittels Konditionierfluid zum Fördern von Wärmekopplung und zum Unterdrücken von Beschlagen
CN114910116A (zh) 可进行半导体元件光学测量及检测的多用途载台
DD276546A1 (de) Temperierbarer messansatz fuer photometer

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8363 Opposition against the patent
8327 Change in the person/name/address of the patent owner

Owner name: ERS ELECTRONIC GMBH, 82110 GERMERING, DE

8381 Inventor (new situation)

Inventor name: REITINGER, ERICH, 80636 MUENCHEN, DE

8365 Fully valid after opposition proceedings