DE102005009976A1 - Transistor mit Dotierstoff tragendem Metall im Source- und Drainbereich - Google Patents
Transistor mit Dotierstoff tragendem Metall im Source- und Drainbereich Download PDFInfo
- Publication number
- DE102005009976A1 DE102005009976A1 DE102005009976A DE102005009976A DE102005009976A1 DE 102005009976 A1 DE102005009976 A1 DE 102005009976A1 DE 102005009976 A DE102005009976 A DE 102005009976A DE 102005009976 A DE102005009976 A DE 102005009976A DE 102005009976 A1 DE102005009976 A1 DE 102005009976A1
- Authority
- DE
- Germany
- Prior art keywords
- region
- dopant
- workpiece
- transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 53
- 239000002184 metal Substances 0.000 title claims description 53
- 239000002019 doping agent Substances 0.000 claims abstract description 96
- 238000000034 method Methods 0.000 claims abstract description 56
- 229910000897 Babbitt (metal) Inorganic materials 0.000 claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims description 37
- 239000003989 dielectric material Substances 0.000 claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 32
- 125000006850 spacer group Chemical group 0.000 claims description 30
- 238000000137 annealing Methods 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 12
- 230000000694 effects Effects 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 11
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 6
- 229910052735 hafnium Inorganic materials 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052726 zirconium Inorganic materials 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 229910004129 HfSiO Inorganic materials 0.000 claims description 4
- 229910021193 La 2 O 3 Inorganic materials 0.000 claims description 4
- 229910006501 ZrSiO Inorganic materials 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 15
- 230000008901 benefit Effects 0.000 description 11
- 238000002955 isolation Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical group 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000005496 tempering Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000001912 gas jet deposition Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Abstract
Ein Transistor und ein Verfahren zur Fertigung desselben. Ein Gatedielektrikum und ein Gatebereich werden über einem Werkstück ausgebildet, und die Source- und Drainbereiche eines Transistors werden ausgespart. Die Aussparungen werden mit einem Dotierstoff tragenden Metall gefüllt, und ein Temperprozess mit niedriger Temperatur wird zum Ausbilden von dotierten Bereichen in dem Werkstück an die Dotierstoff tragenden Metallbereiche angrenzend verwendet. Ein Transistor, der eine kleine effektive Oxiddicke und eine gut gesteuerte pn-Übergang-Tiefe hat, wird ausgebildet.
Description
- TECHNISCHES GEBIET
- Die vorliegende Erfindung bezieht sich allgemein auf Halbleiterbauelemente und insbesondere auf ein Verfahren zur Herstellung eines Transistors und eine Struktur desselben.
- HINTERGRUND
- Halbleiterbauelemente werden bei einer Vielfalt von elektronischen Anwendungen wie beispielsweise Personalcomputern, Mobiltelefonen, Digitalkameras und anderer elektronischer Ausrüstung verwendet. Ein Transistor ist ein Element, das bei Halbleiterbauelementen umfassend genutzt wird. Es können z.B. Millionen von Transistoren auf einer einzelnen integrierten Schaltung (IC) vorhanden sein. Ein bei der Halbleiterbauelementherstellung verwendeter üblicher Typ von Transistor ist ein Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET).
- Das Gatedielektrikum für MOSFET-Bauelemente hat in der Vergangenheit typischerweise Siliziumdioxid umfasst. Während Bauelemente in der Größe herunterskaliert werden, wird Siliziumdioxid jedoch wegen des Gateleckstroms, der die Bauelementleistungsfähigkeit verschlechtern kann, ein Problem. Daher ist in der Industrie eine Tendenz zu der Entwicklung der Verwendung von Materialien mit hoher Dielektrizitätskonstante (k) (die z.B. eine Dielektrizitätskonstante von z.B. 3,9 oder mehr haben) für die Verwendung als das Gatedielektrikum in MOSFET-Bauelementen vorhanden.
- Die Entwicklung von Gatedielektrika mit hohem k ist in der Ausgabe 2003 des Internationalen Technologiefahrplans für Halbleiter (ITRS, International Technology Roadmap for Semiconductors), deren Inhalt hiermit in diese Anmeldung aufgenommen wird, als eine der großen Herausforderungen identifiziert worden, wobei sie die technologischen Herausforderungen und Bedürfnisse im Angesicht der Halbleiterindustrie über die nächsten 15 Jahre identifiziert. Für leistungsarme Logik (z.B. für tragbare elektronische Anwendungen) ist es wichtig, Bauelemente zu verwenden, die einen niedrigen Leckstrom haben, um die Batterielebensdauer zu verlängern. Der Gateleckstrom muss bei leistungsarmen Anwendungen ebenso wie der Unterschwellspannungsleckstrom, der pn-Übergang-Leckstrom und der Band-zu-Band-Tunneleffekt gesteuert werden. Für Anwendungen mit hoher Leistungsfähigkeit (d.h. Geschwindigkeit) ist es wichtig, einen niedrigen Flächenwiderstand und eine minimale effektive Gateoxiddicke zu haben.
- Zum vollen Realisieren der Vorteile der Transistorskalierung muss die Gateoxiddicke auf weniger als 2 nm herunterskaliert werden. Der sich ergebende Gateleckstrom macht jedoch die Verwendung derartiger dünner Oxide bei vielen Bauelementanwendungen, bei denen ein niedriger Bereitschaftsleistungsverbrauch erforderlich ist, unpraktisch. Aus diesem Grund wird das Gateoxiddielektrikummaterial schließlich durch ein alternatives Dielektrikummaterial ersetzt, das eine höhere Dielektrizitätskonstante hat. Bei der Verwendung von Dielektrikummaterialien mit hohem k leidet jedoch die Bauelementleistungsfähigkeit unter eingeschlossener Ladung in der Dielektrikumschicht, die die Beweglichkeit verschlechtert, was den Ansteuerstrom niedriger als bei Transistoren, die Siliziumdioxidgateoxide haben, macht und so die Geschwindigkeit und Leistungsfähigkeit von Transistoren, die Gatedielektrikummaterialien mit hohem k haben, verringert.
-
1 zeigt eine Querschnittsansicht eines Halbleiterbauelements100 gemäß dem Stand der Technik, das einen Transistor mit einem Gatedielektrikummaterial mit hohem k umfasst. Das Halbleiterbauelement100 enthält in einem Werkstück102 ausgebildete Feldoxidbereiche104 . Der Transistor enthält einen Sourcebereich S und einen Drainbereich D, die durch einen Kanalbereich C getrennt sind. Der Transistor enthält ein Gatedielektrikum108 , das ein isolierendes Material mit hohem k umfasst. Ein Gatebereich110 ist wie gezeigt über dem Gatedielektrikum108 ausgebildet. - Nachdem der Gatebereich
110 ausgebildet ist, werden der Sourcebereich S und der Drainbereich D leicht dotiert, z.B. durch eine leicht dotierte Drainimplantierung (LDD-Implantierung), um Erweiterungsbereiche128 des Sourcebereichs S und des Drainbereichs D auszubilden. Daraufhin werden isolierende Abstandshalter bzw. Spacer112 entlang den Seitenwänden des Gatebereichs110 und des Gatedielektrikums108 ausgebildet, und eine Source-/Drainimplantierung wird bei unbedeckten Oberflächen des Werkstücks102 ausgeführt, gefolgt von einem thermischen Tempern mit hoher Temperatur, typischerweise bei Temperaturen von etwa 1000 bis 1015 °C, um den Sourcebereich S und den Drainbereich D auszubilden. - Ein Problem mit dem in
1 gezeigten Halbleiterbauelement100 gemäß dem Stand der Technik besteht darin, dass ein Grenzflächenoxid114 zwischen dem Werkstück102 und dem Dielektrikum mit hohem k108 ausgebildet wird und ein Grenzflächenoxid116 zwischen dem Dielektrikum mit hohem k108 und dem Gatebereich110 ausgebildet wird. Die Grenzflächenoxide114 und116 bilden sich, da das Werkstück102 typischerweise Silizium umfasst, das eine starke Tendenz zum Bilden von Siliziumdioxid (SiO2) in Gegenwart von Sauerstoff z.B. während der Abscheidung des Dielektrikums mit hohem k108 hat, wobei das Grenzflächenoxid114 ausgebildet wird. Desgleichen umfasst der Gatebereich110 häufig Polysilizium, das ebenfalls zum Bilden von SiO2116 auf der Oberseite des Gatedielektrikums mit hohem k108 tendiert. - Der Sourcebereich S und der Drainbereich D des Halbleiterbauelements
100 werden ausgebildet, indem Ionen einer Dotier stoffart implantiert werden und das Werkstück102 getempert wird, um eine Diffusion des Dotierstoffs tief in das Werkstück102 zu bewirken, wobei der Sourcebereich S und der Drainbereich D ausgebildet werden. Ein Problem mit der Struktur100 gemäß dem Stand der Technik besteht darin, dass die zum Ausbilden des Sourcebereichs S und des Drainbereichs D verwendeten Temperprozesse mit hoher Temperatur dazu tendieren, die Dielektrizitätskonstante des Gatedielektrikums mit hohem k108 zu verschlechtern. Insbesondere dann, wenn sie einer Behandlung mit hoher Temperatur ausgesetzt worden sind, sind die Grenzflächenoxide114 und116 dicker geworden, was die anhand des ganzen Gatestapels (das Grenzflächenoxid114 , das Dielektrikum mit hohem k108 und das Grenzflächenoxid116 ) des Halbleiterbauelements100 elektrisch bewertete effektive Oxiddicke (EOT)118 erhöht hat. Somit kann es unter Verwendung eines Dielektrikummaterials mit hohem k für das Gatedielektrikum108 schwierig sein, die Dicke des Gatedielektrikums108 auf eine für den Transistorentwurf erforderliche Dimension zu vermindern, während Bauelemente100 in der Größe herunterskaliert werden. - Ein anderes Problem mit dem in
1 gezeigten Halbleiterbauelement100 gemäß dem Stand der Technik besteht darin, dass es durch das Ausbilden des Sourcebereichs S und des Drainbereichs D unter Verwendung einer Ionenimplantation schwierig ist, die verringerte pn-Übergang-Tiefe (junction depth) Xj und den verringerten Flächenwiderstand RS zu erfüllen, die für fortschrittliche Technologien erforderlich sind. Je dicker die pn-Übergang-Tiefe Xj, desto mehr werden die Kurzkanaleffekte (short channel effects) wie beispielsweise die Effekte durch Ladungsträger mit hoher Beweglichkeit (hot carrier effects) schlimm und verschlechtern die Transistorzuverlässigkeit, was einen Leckstrom und/oder einen Durchgriff bei dem Sourcebereich S und dem Drainbereich D verursacht. Ferner hat das Bauelement100 einen hohen Flächenwiderstand RS, was den Ansteuerstrom und die Schaltungsgeschwindigkeit verschlechtert, wodurch das Halbleiterbauelement100 für die Verwendung in Hochleistungs- und/oder Hochgeschwindigkeitsanwendungen weniger zuverlässig gemacht wird. - Was in dem Fachgebiet benötigt wird, sind daher ein Transistorentwurf und -herstellungsverfahren, bei denen die effektive Gatedielektrikumdicke, die pn-Übergang-Tiefe und der Flächenwiderstand verringert werden.
- ZUSAMMENFASSUNG DER ERFINDUNG
- Durch bevorzugte Ausführungsbeispiele der vorliegenden Erfindung, die einen Transistor einschließen, der ein Dotierstoff tragendes Metall (dopant-bearing metal) umfassende Source- und Drainbereiche hat, werden diese und andere Probleme allgemein gelöst oder umgangen und technische Vorteile allgemein erreicht. Ein Temperprozess mit niedriger Temperatur wird verwendet, um eine Diffusion von Dotierstoffen in dem Dotierstoff tragenden Metall in das Werkstück an das Dotierstoff tragende Metall angrenzend zu bewirken, wobei dotierte Bereiche ausgebildet werden. Die dotierten Bereiche und das Dotierstoff tragende Metall umfassen den Sourcebereich und den Drainbereich des Transistors. Da ein Temperprozess mit niedriger Temperatur zum Ausbilden der dotierten Bereiche verwendet wird, wird die effektive Oxiddicke des Gatedielektrikums während des Temperns mit niedriger Temperatur nicht wesentlich erhöht, was zu einer dünneren effektiven Gatedielektrikumdicke (oder Oxiddicke) führt. Ferner führt das Tempern mit niedriger Temperatur zu einer verringerten pn-Übergang-Tiefe.
- Gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung enthält ein Transistor einen Sourcebereich und einen Drainbereich, die in einem Werkstück angeordnet sind, wobei das Werkstück eine Oberseite hat, wobei der Sourcebereich und der Drainbereich durch einen Kanalbereich getrennt sind. Der Sourcebereich und der Drainbereich umfassen jeweils einen in der Oberseite des Werkstücks angeordneten Dotierstoff tragenden Metallbereich. Angrenzend an jeden Dotierstoff tragen den Metallbereich ist ein dotierter Bereich in dem Werkstück angeordnet. Ein Gatedielektrikum ist über dem Kanalbereich und einem Abschnitt des Sourcebereichs und des Drainbereichs angeordnet. Ein Gatebereich ist über dem Gatedielektrikum angeordnet.
- Gemäß einem anderen bevorzugten Ausführungsbeispiel der vorliegenden Erfindung enthält ein Transistor einen in einem Werkstück angeordneten Sourcebereich, wobei das Werkstück eine Oberseite hat. Der Sourcebereich enthält einen in der Oberseite des Werkstücks angeordneten ersten Dotierstoff tragenden Metallbereich und einen an den ersten Dotierstoff tragenden Metallbereich angrenzend in dem Werkstück angeordneten ersten dotierten Bereich. Ein Drainbereich ist in dem Werkstück angeordnet, wobei der Drainbereich durch einen Kanalbereich von dem Sourcebereich getrennt ist. Der Drainbereich umfasst einen in der Oberseite des Werkstücks angeordneten zweiten Dotierstoff tragenden Metallbereich und einen an den zweiten Dotierstoff tragenden Metallbereich angrenzend in dem Werkstück angeordneten zweiten dotierten Bereich. Ein Gatedielektrikum ist über dem Kanalbereich und einem Abschnitt des Sourcebereichs und des Drainbereichs angeordnet. Ein Gatebereich ist über dem Gatedielektrikum angeordnet.
- Gemäß noch einem anderen bevorzugten Ausführungsbeispiel der vorliegenden Erfindung weist ein Verfahren zur Herstellung eines Transistors ein Bereitstellen eines Werkstücks, ein Abscheiden eines Gatedielektrikummaterials über dem Werkstück und ein Abscheiden eines Gatematerials über dem Gatedielektrikummaterial auf. Das Gatematerial und das Gatedielektrikummaterial werden strukturiert, um einen Gatebereich und ein Gatedielektrikum über einem Kanalbereich des Werkstücks auszubilden. Eine erste Aussparung wird in einem Sourcebereich des Werkstücks ausgebildet, und eine zweite Aussparung wird in einem Drainbereich des Werkstücks ausgebildet. Der Sourcebereich und der Drainbereich sind nahe liegend und durch den Kanalbereich getrennt. Das Verfahren weist ein Füllen der er sten Aussparung und der zweiten Aussparung mit einem Dotierstoff tragenden Metall und ein Tempern des Werkstücks zum Bewirken einer Diffusion eines Dotierstoffs des Dotierstoff tragenden Metalls in das Werkstück auf, wobei ein dotierter Bereich in dem Werkstück an das Dotierstoff tragende Metall in dem Sourcebereich und dem Drainbereich angrenzend ausgebildet wird.
- Vorteile von bevorzugten Ausführungsbeispielen der vorliegenden Erfindung schließen ein Bereitstellen eines Transistorentwurfs und Fertigungsverfahrens desselben ein, wobei die gesamte Tempertemperatur für den Transistorfertigungsprozessablauf verringert wird, was die Wärmebilanz verringert und die Gatedielektrikumqualität verbessert. Der Flächenwiderstand in dem Source- und Drainerweiterungsbereich ist äußerst niedrig, und die pn-Übergang-Tiefe kann infolge des Aussparungsausbildungsprozesses gut gesteuert werden. Übergänge mit schroffen Kanten können in den Source- und Drainbereichen ausgebildet werden. Da die dotierten Bereiche unter den Dotierstoff tragenden Metallbereichen bei einer niedrigen Temperatur ausgebildet werden, diffundiert der Dotierstoff weniger in das Werkstück, wobei eine dünnere pn-Übergang-Tiefe, ein verringerter Flächenwiderstand und eine verringerte effektive Gateoxiddicke erzeugt werden.
- Das Vorstehende hat die Merkmale und technischen Vorteile von Ausführungsbeispielen der vorliegenden Erfindung eher in großen Zügen umrissen, damit die ausführliche Beschreibung der Erfindung, die folgt, besser verstanden werden kann. Zusätzliche Merkmale und Vorteile von Ausführungsbeispielen der Erfindung werden nachstehend beschrieben, die den Gegenstand der Patentansprüche der Erfindung bilden. Es sollte für den Fachmann ersichtlich sein, dass die Konzeption und spezifische Ausführungsbeispiele, die offenbart sind, leicht als eine Grundlage zum Modifizieren oder Entwerfen anderer Strukturen oder Prozesse zum Erfüllen der gleichen Zwecke der vorliegenden Erfindung genutzt werden können. Der Fachmann soll te auch realisieren, dass derartige äquivalente Konstruktionen nicht von dem Rahmen des Inhalts und Schutzbereichs der Erfindung wie in den beigefügten Patentansprüchen dargelegt abweichen.
- KURZBESCHREIBUNG DER ZEICHNUNGEN
- Für ein vollständigeres Verständnis der vorliegenden Erfindung und der Vorteile derselben wird nachstehend auf die folgenden Beschreibungen Bezug genommen, die in Verbindung mit den beiliegenden Zeichnungen genommen werden, bei denen:
-
1 eine Querschnittsansicht eines Transistors gemäß dem Stand der Technik zeigt; -
2 bis8 Querschnittsansichten eines Transistors in verschiedenen Stadien der Fertigung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigen, wobei Source- und Drainbereiche ausgespart und daraufhin mit einem Dotierstoff tragenden Metall gefüllt werden, gefolgt von einem Temperprozess mit niedriger Temperatur; -
9 eine Querschnittsansicht eines Ausführungsbeispiels der vorliegenden Erfindung zeigt, wobei tiefe Source- und Drainbereiche durch eine Ionenimplantation und ein thermisches Tempern ausgebildet werden, nachdem die Source- und Drainbereiche mit Dotierstoff tragendem Metall ausgebildet sind; -
10 und11 Querschnittsansichten eines anderen Ausführungsbeispiels der vorliegenden Erfindung zeigen, wobei ein Seitenwandabstandshalter über Seitenwänden des Gatedielektrikums und des Gatebereichs ausgebildet wird, bevor die Aussparung für das Dotierstoff tragende Metall ausgebildet wird; und -
12 eine Querschnittsansicht eines Ausführungsbeispiels der vorliegenden Erfindung zeigt, wobei ein Seitenwandabstandshalter ausgebildet wird, bevor die Aussparung in den Source- und Drainbereichen ausgebildet wird, und auch tiefe Source- und Drainbereiche wie bei dem Ausführungsbeispiel gemäß9 gezeigt ausgebildet werden. - Entsprechende Bezugszeichen und Symbole in den verschiedenen Figuren beziehen sich allgemein auf entsprechende Teile, sofern es nicht anders angegeben ist. Die Figuren sind zum klaren Veranschaulichen der relevanten Gesichtspunkte der bevorzugten Ausführungsbeispiele gezeichnet und sind nicht notwendigerweise maßstabsgetreu gezeichnet.
- AUSFÜHRLICHE BESCHREIBUNG VON VERANSCHAULICHENDEN AUSFÜHRUNGSBEISPIELEN
- Die Ausbildung und die Verwendung der gegenwärtig bevorzugten Ausführungsbeispiele werden nachstehend ausführlich erörtert. Es sollte jedoch erkannt werden, dass die vorliegende Erfindung viele anwendbare erfinderische Konzepte bereitstellt, die in einer breiten Vielfalt von spezifischen Zusammenhängen verkörpert werden können. Die erörterten spezifischen Ausführungsbeispiele sind lediglich veranschaulichend für spezifische Wege zum Ausbilden und Verwenden der Erfindung und beschränken den Bereich der Erfindung nicht.
- Die vorliegende Erfindung wird mit Bezug auf bevorzugte Ausführungsbeispiele in einem spezifischen Zusammenhang, nämlich einem auf einem Halbleiterbauelement ausgebildeten Transistor, beschrieben. Die Erfindung kann jedoch auch auf MOSFETs oder andere Transistorbauelemente einschließlich p-Kanal-Metalloxid-Halbleiter-(PMOS-)Transistoren, n-Kanal-Metalloxid-Halbleiter-(NMOS-)Transistoren und/oder Komplementär-Metalloxid-Halbleiter-(CMOS-)Bauelementen als Beispielen angewendet werden. In jeder der Figuren ist nur ein Transistor gezeigt; es können jedoch viele andere Transistoren und Bauelemente in dem Fertigungsprozess für die gezeigten Halbleiterbauelemente ausgebildet werden.
- Die
2 bis8 zeigen Querschnittsansichten eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung in verschiedenen Stadien der Fertigung. Zuerst auf2 Bezug nehmend umfasst ein Halbleiterbauelement200 ein Werkstück202 . Das Werkstück202 kann ein Halbleitersubstrat enthalten, das Silizium oder andere Halbleitermaterialien umfasst, die z.B. durch eine isolierende Schicht bedeckt sind. Das Werkstück202 kann auch andere aktive Komponenten oder Schaltungen enthalten, die nicht gezeigt sind. Das Werkstück202 kann z.B. Siliziumoxid über einkristallinem Silizium umfassen. Das Werkstück202 kann andere leitfähige Schichten oder andere Halbleiterelemente, z.B. Transistoren, Dioden usw., enthalten. Verbundhalbleiter, GaAs, InP, Si/Ge oder SiC als Beispiele, können anstelle von Silizium verwendet werden. Das Werkstück202 kann z.B. auch ein Silizium-auf-Isolator-(SOI-)Substrat umfassen. - Das Werkstück
202 kann leicht dotiert sein (nicht gezeigt). Im Allgemeinen ist das Werkstück202 mit Dotierstoffen entweder des N-Typs oder des P-Typs dotiert, abhängig davon, ob die pn-Übergänge des Transistors jeweils von dem P-Typ oder N-Typ sein werden. Falls z.B. die zu fertigenden Transistoren PMOS-Transistoren umfassen, kann das Werkstück202 mit Dotierstoffen des N-Typs leicht dotiert sein. Oder falls NMOS-Transistoren ausgebildet werden, kann das Werkstück202 mit Dotierstoffen des P-Typs leicht dotiert sein. - Isolationsbereiche
204 können wie gezeigt an verschiedenen Stellen auf dem Werkstück202 ausgebildet werden. Die Isolationsbereiche204 können z.B. Bereiche einer Isolation durch flache Gräben (STI, shallow trench isolation) oder Feldoxidbereiche umfassen, die auf jeder Seite eines Kanalbereichs C eines Transistors230 angeordnet sind (in2 nicht gezeigt; siehe8 ). Die Isolationsbereiche204 können durch ein Abscheiden eines Photoresists über dem Werkstück202 ausgebildet werden, was nicht gezeigt ist. Der Photoresist kann unter Verwendung von Lithographietechniken strukturiert werden, und der Photoresist kann als eine Maske verwendet werden, während das Werkstück202 geätzt wird, um Löcher oder Strukturen für die Isolationsbereiche204 in einer Oberseite des Werkstücks202 auszubilden. Ein Isolator wie beispielsweise ein Oxid kann z.B. über dem Werkstück202 abgeschieden werden, um die Strukturen zu füllen, wobei Isolationsbereiche204 ausgebildet werden. Alternativ können die Isolationsbereiche204 z.B. durch andere Verfahren ausgebildet werden. - Es ist zu beachten, dass dann, wenn PMOS- und NMOS-Transistoren (nicht gezeigt) auf dem gleichen Werkstück
202 zu fertigen sind, das Werkstück202 mit Dotierstoffen des P-Typs leicht dotiert werden kann, die NMOS-Abschnitte des Werkstücks202 maskiert werden können, und daraufhin Wannenimplantierungen ausgebildet werden können, um N-Wannen für die PMOS-Bauelemente zu erzeugen. Daraufhin können Implantierungen des P-Typs in die NMOS-Abschnitte implantiert werden. - Ein Gatedielektrikummaterial
208 wird über dem Werkstück202 abgeschieden wie in2 gezeigt. Das Gatedielektrikummaterial208 kann für Gatedielektrika verwendete herkömmliche isolierende Materialien wie beispielsweise Siliziumdioxid (SiO2), Siliziumnitrid (SixNy) oder Siliziumoxinitrid (SiON) umfassen. Ausführungsbeispiele der vorliegenden Erfindung sind jedoch besonders vorteilhaft, wenn ein Material mit hohem k für das Gatedielektrikummaterial208 verwendet wird. Somit umfasst bei einem Ausführungsbeispiel das Gatedielektrikummaterial208 vorzugsweise ein Material mit hoher Dielektrizitätskonstante wie beispielsweise HfO2, HfSiOx, Al2O3, ZrO2, ZrSiOx, Ta2O5 oder La2O3 als Beispielen, obwohl das Gatedielektrikummaterial208 alternativ andere isolierende Materialien mit niedrigem k oder hohem k umfassen kann. - Das Gatedielektrikummaterial
208 kann eine einzelne Schicht von Material umfassen, oder das Gatedielektrikummaterial208 kann alternativ zwei oder mehr Schichten umfassen. Bei einem Ausführungsbeispiel können eines oder mehrere dieser Materialien in verschiedenen Kombinationen oder in gestapelten Schichten in dem Gatedielektrikummaterial208 enthalten sein. Das Gatedielektrikummaterial208 kann durch chemische Gasphasenabscheidung (CVD, chemical vapor deposition), Atomschichtabscheidung (ALD, atomic layer deposition), metallorganische Gasphasenabscheidung (MOCVD, metal organic chemical vapor deposition), physikalische Gasphasenabscheidung (PVD, physical vapor deposition), Düsengasphasenabscheidung (JVP, jet vapor deposition) als Beispiele abgeschieden werden, obwohl das Gatedielektrikummaterial208 alternativ unter Verwendung anderer geeigneter Abscheidungstechniken abgeschieden werden kann. Das Gatedielektrikummaterial208 umfasst bei einem Ausführungsbeispiel vorzugsweise eine Dicke von etwa 10 Å bis etwa 60 Å, obwohl das Gatedielektrikummaterial208 alternativ andere Dimensionen wie beispielsweise 80 Å oder weniger als ein Beispiel umfassen kann. Das Werkstück202 kann optional einer (nicht gezeigten) Vor-Gate-Behandlung wie beispielsweise einer HF-, HCl- oder Ozon-basierten Reinigungsbehandlung als Beispielen ausgesetzt werden, bevor das Gatedielektrikummaterial208 abgeschieden wird. - Ein Gatematerial
210 wird über dem Gatedielektrikummaterial208 abgeschieden. Das Gatematerial210 umfasst vorzugsweise einen Leiter wie beispielsweise ein Metall oder Polysilizium, obwohl alternativ andere leitfähige und halbleitfähige Materialien für das Gatematerial210 verwendet werden können. Das Gatematerial210 kann z.B. TiN, HfN, TaN, ein voll silizidiertes Gatematerial (FUSI, fully silicided gate material) oder andere Metalle als Beispiele umfassen. Das Gatematerial210 kann eine Vielzahl von gestapelten Gatematerialien wie beispielsweise eine Metallunterschicht mit einer über der Metallunterschicht angeordneten Polysiliziumdeckschicht oder eine Kombination einer Vielzahl von Metallschichten, die ei nen Gateelektrodenstapel bilden, umfassen. Bei einem anderen Ausführungsbeispiel kann das Gatematerial210 alternativ Polysilizium oder andere Halbleitermaterialien umfassen. Das Gatematerial210 kann unter Verwendung von CVD, PVD, ALD oder anderen Abscheidungstechniken als Beispielen abgeschieden werden. - Das Gatematerial
210 und das Gatedielektrikummaterial208 werden unter Verwendung einer Lithographietechnik strukturiert, um einen Gatebereich210 und ein Gatedielektrikum208 eines Transistors wie in3 gezeigt auszubilden. Es kann z.B. ein (nicht gezeigter) Photoresist über dem Werkstück202 abgeschieden werden. Der Photoresist kann mit einer gewünschten Struktur für den Gatebereich und das Gatedielektrikum strukturiert werden, und der Photoresist kann als eine Maske verwendet werden, während das Gatematerial210 und das Gatedielektrikummaterial208 zum Ausbilden des Gatematerials210 und des Gatedielektrikummaterials208 in die gewünschte Struktur geätzt werden. Der Photoresist wird daraufhin gestrippt bzw. abgelöst oder entfernt. - Es ist zu beachten, dass es wahrscheinlich ist, dass während der Abscheidung des Gatedielektrikummaterials
208 oder während einer Reinigungsbehandlung wie beispielsweise einem nassen Vorreinigen vor der Abscheidung des Gatedielektrikummaterials208 als Beispielen eine dünne Grenzflächenschicht220 ausgebildet wird. Diese dünne Grenzflächenschicht220 umfasst typischerweise eine Dicke von etwa 7 Å oder weniger. Die dünne Grenzflächenschicht220 bildet sich durch die Reaktion von Silizium oder anderem Halbleitermaterial in dem Werkstück202 mit einem Oxid in dem Gatedielektrikummaterial208 oder Vorreinigungsprozess. - Als Nächstes wird gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung das Werkstück
202 in dem Sourcebereich S und dem Drainbereich D ausgespart wie in4 gezeigt. Der Sourcebereich S und der Drainbereich D können un ter Verwendung eines Argon als ein Beispiel umfassenden Trockenätzprozesses ausgespart werden, obwohl alternativ auch andere Ätzchemikalien zum Ausbilden der Aussparungen verwendet werden können. Der Ätzprozess ist bei einem Ausführungsbeispiel vorzugsweise anisotrop, um z.B. ein Verringern der horizontalen Dimensionen (z.B. seitliches Ätzen) des Gatebereichs210 und des Gatedielektrikums208 zu vermeiden. Alternativ kann der Ätzprozess zum Erzeugen der Aussparungen ein isotropes Ätzen wie beispielsweise einen Ätzprozess, auf den als "chemisches nachgeschaltetes Ätzen" ("chemical downstream etching") Bezug genommen wird, wobei es sich um eine Technik handelt, die als ein Beispiel eine Mikrowellenplasmaquelle, HF-Energie mit niedriger Vorspannung (low bias RF power) oder eine Kombination von beiden zum gegenüber dem Isolationsoxid204 selektiven isotropen Vertiefen von Silizium in dem Werkstück202 anwendet, obwohl alternativ andere isotrope Ätzprozesse verwendet werden können. Die Tiefe h1 der Aussparungen in dem Sourcebereich S und dem Drainbereich D umfasst als ein Beispiel vorzugsweise etwa 200 Å oder weniger unter der Oberseite222 des Werkstücks202 . Vorzugsweise werden der Sourcebereich S und der Drainbereich D in einem einzelnen Verarbeitungsschritt ausgespart, z.B. werden sie gleichzeitig ausgespart. Der Sourcebereich S und der Drainbereich D können unter Verwendung eines zusätzlichen getrennten Ätzprozesses ausgespart werden, oder der Sourcebereich S und der Drainbereich D können alternativ z.B. während des Strukturierungsprozesses des Gatebereichs210 und des Gatedielektrikums208 ausgespart werden. - Ein Dotierstoff tragendes Metall
224 wird über unbedeckten Abschnitten des Werkstücks202 , der Oberseite des Gatebereichs210 und Isolationsbereichen204 abgeschieden wie in5 gezeigt. Das Dotierstoff tragende Metall224 umfasst vorzugsweise ein Metall, das einen Dotierstoff wie beispielsweise Bor (B), Phosphor (P), Arsen (As) oder Antimon (Sb) als Beispiele enthält, obwohl der Dotierstoff alternativ andere Dotierstoffmaterialien umfassen kann. Das Dotierstoff tragen de Metall224 umfasst vorzugsweise TiB2, ZrB2, HfB2, ZrP, TiP, ZrSb2, TiSb2, HfSb2 oder Arsenide von Zr oder Hf als Beispiele, obwohl das Dotierstoff tragende Metall224 alternativ andere einen Dotierstoff enthaltende Metalle umfassen kann. - Der Metallanteil (z.B. Ti, Zr, Hf) des Dotierstoff tragenden Metalls
224 bewirkt, dass der Sourcebereich S und der Drainbereich D einen niedrigeren Flächenwiderstand RS haben, und der Dotierstoffanteil (z.B. B, P, Sb, As) erzeugt den pn-Übergang des Sourcebereichs S und des Drainbereichs D. Vorzugsweise wird gemäß Ausführungsbeispielen der vorliegenden Erfindung das Dotierstoff tragende Metall224 derart ausgewählt, dass ein verringerter Flächenwiderstand RS für das Halbleiterbauelement200 bereitgestellt wird. - Die Aussparungen in dem Sourcebereich S und dem Drainbereich D werden vorzugsweise mit dem Dotierstoff tragenden Metall
224 hinterfüllt. Das Dotierstoff tragende Metall224 kann z.B. unter Verwendung von Elektronenstrahlverdampfen (electron beam evaporation), CVD oder physikalischer Gasphasenabscheidung abgeschieden werden, obwohl alternativ andere Verfahren zur Abscheidung verwendet werden können, um das Dotierstoff tragende Metall224 abzuscheiden. - Das Dotierstoff tragende Metall
224 kann wie in5 gezeigt im Wesentlichen konform sein, wenn es abgeschieden wird. Überschüssige Abschnitte des Dotierstoff tragenden Metalls224 werden von über den Isolationsbereichen204 , der Oberseite und den Seitenwänden des Gatebereichs210 und den Seitenwänden des Gatedielektrikums208 entfernt, wobei die in6 gezeigte Struktur übrig gelassen wird. Die überschüssigen Abschnitte des Dotierstoff tragenden Metalls224 können unter Verwendung eines anisotropen Ätzprozesses oder eines isotropen Ätzprozesses entfernt werden. Als Beispiele können die überschüssigen Abschnitte unter Verwendung von nassen, trockenen, elektrochemischen oder chemischen Ätzprozessen entfernt werden, obwohl alternativ andere Ätzprozesse verwen det werden können. Die Oberseite der in dem Sourcebereich S und dem Drainbereich D ausgebildeten Dotierstoff tragenden Metallbereiche224 kann im Wesentlichen mit der Oberseite222 des Werkstücks202 planar sein wie gezeigt, obwohl alternativ die Dotierstoff tragenden Metallbereiche224 in den Aussparungen des Werkstücks202 leicht zurückgesetzt oder leicht konkav ausgebildet sein können (nicht gezeigt). - Bei einem Ausführungsbeispiel können in diesem Stadium der Fertigung die Dotierstoff tragenden Metallbereiche
224 unter Verwendung einer Ionenimplantation dotiert werden. Dabei handelt es sich um einen optionalen Schritt, der bei Ausführungsbeispielen der vorliegenden Erfindung nicht erforderlich ist, aber für einige Transistorentwürfe angemessen sein kann. In diesem optionalen Schritt werden unter Verwendung einer Ionenimplantation Dotierstoffionen225 in die Dotierstoff tragenden Metallbereiche224 eingebracht. Dies erhöht die Dotierstoffkonzentration in den Dotierstoff tragenden Metallbereichen224 , was zu einer Erhöhung der Dotierstoffkonzentration des darunter liegenden Dotierstoffbereichs (in6 nicht gezeigt; siehe7 bei226 ) während der Diffusion des Dotierstoffs der Dotierstoff tragenden Metallbereiche224 in das darunter liegende Substrat202 in nachfolgenden Verarbeitungsschritten führt. Wenn dieser optionale Ionenimplantationsschritt in dem Fertigungsprozess enthalten ist, wird die Implantation vorzugsweise bei einem Energieniveau von etwa 1 Kev oder niedriger bei einer Implantationsdosis von etwa 1 × 1015 Ionen/cm2 oder weniger als Beispielen ausgeführt. - Das Werkstück
202 wird daraufhin einem Temperprozess mit niedriger Temperatur unterzogen, um eine Herausdiffusion von Dotierstoffen in den Dotierstoff tragenden Metallbereichen224 zu bewirken und je einen dotierten Bereich226 in dem Sourcebereich S und dem Drainbereich D in dem Werkstück202 an die Dotierstoff tragenden Metallbereiche224 angrenzend auszubilden wie in7 gezeigt. Der dotierte Bereich226 erstreckt sich unter die Dotierstoff tragenden Metallbereiche224 und erstreckt sich auch seitlich (zu der Seite der Dotierstoff tragenden Metallbereiche) um etwa 70 Å oder weniger unter den Gatebereich210 und das Gatedielektrikum208 wie bei228 gezeigt. Der Temperprozess mit niedriger Temperatur umfasst vorzugsweise eine Temperatur von etwa 900 °C oder weniger für etwa 1 Stunde oder weniger, und noch mehr vorzuziehen ist, dass er eine Temperatur von etwa 900 °C für etwa 20 Minuten oder weniger als Beispiele umfasst. Die dotierten Bereiche226 umfassen vorzugsweise eine Dicke von etwa 100 Å oder weniger. - Somit umfassen der Sourcebereich S und der Drainbereich D jeweils ein Dotierstoff tragendes Metall
224 und einen an das Dotierstoff tragende Metall224 angrenzend (nämlich unter ihm und sich seitlich von ihm erstreckend) angeordneten dotierten Bereich226 wie gezeigt. Der Sourcebereich S und der Drainbereich D umfassen vorzugsweise eine Gesamtdicke von etwa 300 Å unter der Oberseite222 des Werkstücks202 . - Es ist zu beachten, dass der dotierte Bereich
226 einen Erweiterungsbereich228 enthält, der sich unter das Gatedielektrikum208 erstreckt und sich zu dem Kanalbereich C hin erstreckt. Ein Vorteil des gemäß Ausführungsbeispielen der vorliegenden Erfindung ausgebildeten Transistors230 besteht darin, dass der Erweiterungsbereich228 kleiner als bei herkömmlichen Transistorentwürfen gemacht werden kann. Der Erweiterungsbereich228 kann sich z.B. auf jeder Seite um eine Entfernung d1 unter den Gatebereich210 erstrecken, die etwa 70 Å oder weniger umfassen kann, z.B. etwa 20 bis etwa 50 Å. Dies ist vorteilhaft, da der Widerstand des Erweiterungsbereichs228 sich aus dem verringerten Ausmaß von Überlappung d1 ergebend niedrig ist, was Effekte durch Ladungsträger mit hoher Beweglichkeit des Transistors230 verringert. - Bei einem Åusführungsbeispiel umfasst das Dotierstoff tragende Metall
224 einen höheren Atomprozentanteil des Dotierstoffs, als in einem natürlichen Zustand des Dotierstoff tra genden Metalls224 gefunden werden würde, und der Prozentanteil des Dotierstoffs in dem Dotierstoff tragenden Metall224 wird nach dem Tempern mit niedriger Temperatur verringert, was sich aus einem Diffundieren von Dotierstoffionen in das Werkstück202 zum Ausbilden der dotierten Bereiche226 ergibt. Falls z.B. das Dotierstoff tragende Metall224 den Dotierstoff B tragendes Ti umfasst, kann das Dotierstoff tragende Metall224 TiBx umfassen, wobei x > 2, z.B. 3, 4 usw. Bei diesem Ausführungsbeispiel umfasst das Dotierstoff tragende Metall224 nach dem Tempern mit niedriger Temperatur zum Ausbilden der dotierten Bereiche226 einen verringerten Atomprozentanteil des Dotierstoffs und kann z.B. TiB2 umfassen. Es ist zu beachten, dass, obwohl nach dem Tempern mit niedriger Temperatur weniger von den sich in dem Dotierstoff tragenden Metall224 befindenden Dotierstoffarten übrig gelassen wird, da einige Dotierstoffatome in den Dotierstoffbereich226 abwandern, immer noch einige sich in dem Dotierstoff tragenden Metall224 befindende Dotierstoffarten übrig gelassen werden. - Der Fertigungsprozess für das Bauelement
200 wird daraufhin fortgesetzt, um das Bauelement200 fertig zu stellen, vorzugsweise ohne das Halbleiterbauelement200 hohen Temperaturen auszusetzen, z.B. vorzugsweise ohne das Halbleiterbauelement200 einer größeren Temperatur als etwa 900 °C auszusetzen. Es kann z.B. ein ein Dielektrikummaterial wie beispielsweise SiO2, SiN oder SiON als Beispiele, obwohl auch andere isolierende Materialien verwendet werden können, umfassendes Abstandshaltermaterial212 über unbedeckten Abschnitten des Werkstücks202 abgeschieden werden. Das Material des Seitenwandabstandshalters212 kann einem Ätzprozess wie beispielsweise einem anisotropen Ätzen ausgesetzt werden, um Seitenwandabstandshalter212 wie in8 gezeigt auszubilden. - Somit wird gemäß einem Ausführungsbeispiel der Erfindung ein Transistor
230 ausgebildet, der einen Gatebereich210 , einen Sourcebereich S und einen Drainbereich D enthält, wobei der Sourcebereich S und der Drainbereich D die Dotierstoff tragenden Metallbereiche224 und die dotierten Bereiche226 umfassen. Das Transistorbauelement230 hat eine dünne effektive Oxiddicke238 , die die Grenzflächenschicht220 und das Gatedielektrikum208 umfasst. Da der Transistor230 keinem Temperprozess mit hoher Temperatur, z.B. bei Temperaturen von 1000 °C oder mehr, ausgesetzt wird, wird ein Erhöhen der Dicke der Grenzflächenschicht220 vorteilhaft vermieden, so dass die effektive Oxiddicke238 vermindert wird. Die Grenzflächenschicht220 umfasst z.B. vorzugsweise eine Dicke von etwa 2 Å bis etwa 7 Å, und es ist noch mehr vorzuziehen, dass sie eine Dicke von etwa 7 Å oder weniger umfasst. Da ein Tempern mit niedriger Temperatur zum Ausbilden der dotierten Bereiche226 des Sourcebereichs S und des Drainbereichs D verwendet wird, führt dies ferner zu einer flacheren pn-Übergang-Tiefe231 des Transistorbauelements230 . Der Transistor230 ist bei Anwendungen besonders vorteilhaft, bei denen ein hoher Ansteuerstrom und eine minimale effektive Oxiddicke wichtig sind, wie beispielsweise bei Anwendungen mit hoher Leistungsfähigkeit (z.B. hoher Geschwindigkeit), z.B. bei einer Verwendung mit Speicher und anderen Vorrichtungen. -
9 zeigt ein Ausführungsbeispiel der vorliegenden Erfindung, bei dem ein ähnlicher Prozessablauf wie für die2 bis8 beschrieben wurde verwendet werden kann. Für die verschiedenen Elemente in9 sind ähnliche Bezugszeichen wie in den2 bis8 verwendet wurden bestimmt. Zum Vermeiden einer Wiederholung ist jedes in der Figur gezeigte Bezugszeichen dabei nicht ausführlich beschrieben. Vielmehr werden vorzugsweise für x02, x04 usw... beschriebene ähnliche Materialien und Dicken für die gezeigten Materialschichten verwendet, wie sie für die2 bis8 beschrieben wurden, wobei in den2 bis8 x=2 und in9 x=3. Als ein Beispiel werden die für das Dotierstoff tragende Metall224 in der Beschreibung für die2 bis8 aufgelisteten bevorzugten und alternativen Materialien vorzugsweise auch für das Dotierstoff tragende Metall324 in9 verwendet. - Bei dem in
9 gezeigten Ausführungsbeispiel wird nach dem Ausbilden der Seitenwandabstandshalter312 über den Seitenwänden des Gatebereichs310 und des Gatedielektrikums308 ein Ionenimplantationsprozess verwendet, gefolgt von einem Temperprozess mit hoher Temperatur, bei einer Temperatur von etwa 1000 °C oder mehr, um tiefe Source- und Drainbereiche336 in dem Sourcebereich S und dem Drainbereich D auszubilden wie gezeigt. Die Zieltiefe dieses optionalen Ionenimplantationsprozesses ist bei einem Ausführungsbeispiel als ein Beispiel vorzugsweise größer als die Tiefe des Dotierstoff tragenden Metalls324 und des dotierten Bereichs326 . Die tiefen Source- und Drainbereiche336 können z.B. eine Tiefe h2 von etwa 500 Å oder größer unter der Werkstückoberseite322 umfassen. Falls der Transistor332 einen PMOS-Transistor umfasst, kann BF2, und falls der Transistor332 einen NMOS-Transistor umfasst, kann As bei einem Energieniveau von etwa 10 KeV bei einer Implantationsdosierung von etwa 1 × 1015 Ionen/cm2 als Beispielen implantiert werden. - Bei dem in
9 gezeigten Ausführungsbeispiel kann der sich ergebende Transistor332 ein dickeres Grenzflächenoxid320 als das Grenzflächenoxid220 gemäß8 haben und kann auch ein zwischen dem Gatedielektrikum308 und dem Gatebereich310 ausgebildetes zusätzliches Grenzflächenoxid haben (nicht gezeigt), jedoch profitiert der Transistor332 von einem dem Vorhandensein des Dotierstoff tragenden Metalls324 des Sourcebereichs S und des Drainbereichs D zuzuschreibenden verringerten Flächenwiderstand RS. Dieser Transistor332 ist bei einigen Anwendungen des Transistors332 vorteilhaft, die eine tiefere Implantierung des Sourcebereichs S und des Drainbereichs D erfordern, um einen pn-Übergang-Leckstrom von dem Sourcebereich S und dem Drainbereich D zu dem Werkstück302 zu verhindern, wie beispielsweise bei leistungsarmen Anwendungen. Bei diesen Anwendungen beeinflusst eine höhere effektive Oxiddicke die Leistungsfähigkeit des Transistors332 nicht nachteilig. - Die
10 -11 und12 zeigen zusätzliche bevorzugte Ausführungsbeispiele der vorliegenden Erfindung, bei denen ein an das Gatedielektrikum und den Gatebereich angrenzender doppelter Abstandshalter bzw. Spacer entlang den Seitenwänden verwendet wird. Für die in den10 -11 und12 gezeigten Ausführungsbeispiele können ein ähnlicher Prozessablauf und eine ähnliche Struktur verwendet werden, wie sie für die2 bis8 und9 beschrieben wurden. Für die verschiedenen Elemente in den10 -11 und12 sind ähnliche Bezugszeichen wie in den2 bis8 und9 verwendet wurden bestimmt. Wieder ist dabei zum Vermeiden einer Wiederholung nicht jedes in der Figur gezeigte Bezugszeichen ausführlich beschrieben. Vielmehr werden vorzugsweise für x02, x04 usw... beschriebene ähnliche Materialien und Dicken für die gezeigten Materialschichten verwendet, wie sie für die2 bis8 und9 beschrieben wurden, wobei in den2 bis8 x=2, in der9 x=3, in den10 -11 x=4 und in12 x=5. - Die
10 und11 zeigen Querschnittsansichten eines anderen bevorzugten Ausführungsbeispiels der vorliegenden Erfindung, wobei ein erster Abstandshalter440 über den Seitenwänden des Gatebereichs410 und des Gatedielektrikums408 ausgebildet wird, bevor eine Aussparung in dem Sourcebereich S und dem Drainbereich D ausgebildet wird. Die ersten Abstandshalter440 umfassen vorzugsweise eine Dicke von etwa 50 Å oder weniger und können ein isolierendes Material wie beispielsweise SiO2, SiN oder SiON als Beispiele umfassen. Es werden ähnliche Fertigungsprozesse und Materialien verwendet, wie sie für das in den4 bis8 gezeigte Ausführungsbeispiel beschrieben wurden, was zu dem in11 in einer Querschnittsansicht gezeigten Transistor444 führt. Nach der Ausbildung des Sourcebereichs S und des Drainbereichs D wie dabei beschrieben wird ein zweiter Abstandshalter442 an die ersten Abstandshalter440 angrenzend und anstoßend ausgebildet wie gezeigt. Wieder hat der Transistor444 eine vermin derte effektive Oxiddicke438 des Gatedielektrikums408 und hat eine pn-Übergang-Tiefe431 , die gut gesteuert und sehr flach ist. Dieses Ausführungsbeispiel ist dahingehend vorteilhaft, dass die Erweiterungsbereiche428 des Sourcebereichs S und des Drainbereichs D weiter verringert werden, wobei sie sich eine Entfernung d2 von etwa 50 Å oder weniger unter die Kante des Gatebereichs410 und des Gatedielektrikums408 erstrecken wie gezeigt. -
12 zeigt ein Ausführungsbeispiel der vorliegenden Erfindung, bei dem ein erster Abstandshalter540 und ein zweiter Abstandshalter542 wie für11 beschrieben verwendet werden. Darüber hinaus wird das Werkstück502 einem nachfolgenden Ionenimplantationsprozess unterzogen, um tiefe Source- und Drainbereiche536 in dem Sourcebereich S und dem Drainbereich D auszubilden wie unter Bezugnahme auf das in9 gezeigte Ausführungsbeispiel beschrieben. Dies führt zu einem Transistor546 wie gezeigt, der tiefe Source- und Drainbereiche536 hat und auch einen ersten Abstandshalter540 und einen zweiten Abstandshalter542 enthält, die auf jeder Seite des Gatebereichs510 und des Gatedielektrikums508 angeordnet sind. Wie unter Bezugnahme auf9 beschrieben führen die zum Ausbilden der tiefen Source- und Drainbereiche536 erforderlichen relativ hohen Tempertemperaturen zu einer erhöhten EOT, aber dies stellt bei einigen Anwendungen kein Problem dar. Der Transistor546 hat einen verminderten Flächenwiderstand RS und eine verminderte pn-Übergang-Tiefe531 . - Vorteile von bevorzugten Ausführungsbeispielen der vorliegenden Erfindung schließen ein Bereitstellen von Transistorentwürfen
230 ,332 ,444 und546 sowie Verfahren zur Fertigung derselben ein, wobei sie einen Sourcebereich S und einen Drainbereich D haben, die ein Dotierstoff tragendes Metall224 ,324 ,424 ,524 umfassen. Dotierstoffe werden in einem Temperprozess mit niedriger Temperatur in einen Bereich unter dem Dotierstoff tragenden Metall224 ,324 ,424 ,524 diffundiert, wobei dotierte Bereiche226 ,326 ,426 ,526 ausgebildet werden. Die dotierten Bereiche226 ,326 ,426 ,526 und das Dotierstoff tragende Metall224 ,324 ,424 ,524 umfassen den Sourcebereich S und den Drainbereich D der Transistoren230 ,332 ,444 und546 . Metalle haben im Allgemeinen einen niedrigeren Flächenwiderstand als andere bei der Halbleiterfertigung verwendete Materialien. Somit führt ein Verwenden eines Metalls in dem Sourcebereich S und dem Drainbereich D zu einem niedrigeren Flächenwiderstand RS in den Erweiterungsbereichen228 ,328 ,428 ,528 für die dabei beschriebenen Transistoren230 ,332 ,444 und546 . - Da ein Temperprozess mit niedriger Temperatur zum Ausbilden der dotierten Bereiche
226 ,326 ,426 ,526 verwendet wird, wird die effektive Oxiddicke des Gatedielektrikums während des zum Ausbilden der dotierten Bereiche226 ,326 ,426 ,526 verwendeten Temperprozesses mit niedriger Temperatur nicht wesentlich erhöht, was zu einer dünneren effektiven Gatedielektrikumdicke (oder effektiven Oxiddicke (EOT)) führt, die die Gesamtdicke des dünnen Grenzflächenoxids und des Gatedielektrikums220 /208 oder420 /408 umfasst. Ferner kann durch Ausführungsbeispiele der vorliegenden Erfindung die pn-Übergang-Tiefe231 ,331 431 ,531 wegen des zum Erzeugen der Aussparung für das Dotierstoff tragende Metall224 ,324 ,424 ,524 verwendeten Ätzprozesses, der gut gesteuert wird, verringert werden. Effekte durch Ladungsträger mit hoher Beweglichkeit werden wegen der verringerten Entfernung, die sich der Erweiterungsbereich228 ,328 ,428 ,528 des Sourcebereichs S und des Drainbereichs D unter den Gatebereich210 ,310 ,410 ,510 erstreckt, ebenfalls verringert. Die dabei beschriebenen Transistoren profitieren von einer verringerten Wärmebilanz und einer verbesserten Gatequalität. - Wieder ist in jeder Figur nur ein Transistor gezeigt. Gemäß Ausführungsbeispielen der vorliegenden Erfindung kann jedoch eine Vielzahl von Transistoren gleichzeitig ausgebildet werden, was nicht gezeigt ist. Ferner können PMOS- und NMOS-Transistoren auf einem einzelnen Werkstück hergestellt wer den, indem Abschnitte des Werkstücks maskiert werden, während andere Abschnitte verarbeitet werden.
- Obwohl Ausführungsbeispiele der vorliegenden Erfindung und ihre Vorteile ausführlich beschrieben worden sind, ist es selbstverständlich, dass dabei verschiedene Änderungen, Ersetzungen und Abänderungen ausgebildet werden können, ohne von dem Rahmen des Inhalts und Schutzbereichs der Erfindung wie durch die beigefügten Patentansprüche definiert abzuweichen. Es ist z.B. für den Fachmann leicht ersichtlich, dass viele der dabei beschriebenen Merkmale, Funktionen, Prozesse und Materialien variiert werden können, während man in dem Bereich der vorliegenden Erfindung bleibt. Überdies soll der Bereich der vorliegenden Anmeldung nicht auf die in der Patentbeschreibung beschriebenen speziellen Ausführungsbeispiele des Prozesses, der Maschine, der Fertigung, der Zusammensetzung von Stoffen, der Einrichtungen, der Verfahren und der Schritte beschränkt sein. Wie es der Durchschnittsfachmann anhand der Offenbarung der vorliegenden Erfindung leicht erkennt, können gegenwärtig vorhandene oder später zu entwickelnde Prozesse, Maschinen, Fertigung, Zusammensetzungen von Stoffen, Einrichtungen, Verfahren oder Schritte, die im Wesentlichen die gleiche Funktion ausführen oder im Wesentlichen das gleiche Ergebnis erzielen wie die dabei beschriebenen entsprechenden Ausführungsbeispiele, gemäß der vorliegenden Erfindung genutzt werden. Entsprechend sollen die beigefügten Patentansprüche in ihrem Schutzbereich derartige Prozesse, Maschinen, Fertigung, Zusammensetzungen von Stoffen, Einrichtungen, Verfahren oder Schritte enthalten.
Claims (31)
- Transistor mit: einem Sourcebereich und einem Drainbereich, die in einem Werkstück angeordnet sind, wobei das Werkstück eine Oberseite hat und der Sourcebereich und der Drainbereich durch einen Kanalbereich getrennt sind, wobei der Sourcebereich und der Drainbereich jeweils einen in der Oberseite des Werkstücks angeordneten Dotierstoff tragenden Metallbereich und einen dotierten Bereich umfassen, der in dem Werkstück angeordnet ist und an jeden Dotierstoff tragenden Metallbereich angrenzt; einem Gatedielektrikum, das über dem Kanalbereich und einem Abschnitt des Sourcebereichs und des Drainbereichs angeordnet ist; und einem Gatebereich, der über dem Gatedielektrikum angeordnet ist.
- Transistor nach Anspruch 1, wobei die Dotierstoff tragenden Metallbereiche eine Dicke von etwa 200 Å oder weniger umfassen.
- Transistor nach Anspruch 2, wobei die Dotierstoff tragenden Metallbereiche TiB2, ZrB2, HfB2, ZrP, TiP, ZrSb2, TiSb2, HfSb2 oder Arsenide von Zr oder Hf umfassen.
- Transistor nach Anspruch 1, wobei die dotierten Bereiche eine Dicke von etwa 100 Å oder weniger umfassen.
- Transistor nach Anspruch 1, wobei die Dotierstoff tragenden Metallbereiche und ein Dotierstoff in den dotierten Bereichen B, P, As oder Sb umfassen.
- Transistor nach Anspruch 1, wobei der Sourcebereich und der Drainbereich eine Dicke von etwa 300 Å oder weniger unter der Oberseite des Werkstücks umfassen.
- Transistor nach Anspruch 1, wobei das Gatedielektrikum ein Material mit hoher Dielektrizitätskonstante, Siliziumdioxid (SiO2), Siliziumnitrid (SixNy) oder Siliziumoxinitrid (SiON) umfasst.
- Transistor nach Anspruch 7, wobei das Gatedielektrikum HfO2, HfSiOx, Al2O3, ZrO2, ZrSiOx, Ta2O5, La2O3, SiO2, SixNy, Si-ON oder Kombinationen davon umfasst.
- Transistor nach Anspruch 1, ferner ein zwischen dem Gatedielektrikum und dem Kanalbereich des Werkstücks angeordnetes Grenzflächendielektrikum umfassend.
- Transistor nach Anspruch 9, wobei das Grenzflächendielektrikum eine Dicke von etwa 7 Å oder weniger umfasst.
- Transistor nach Anspruch 1, wobei der Gatebereich und das Gatedielektrikum Seitenwände umfassen, ferner einen über den Seitenwänden des Gatebereichs und des Gatedielektrikums angeordneten ersten Abstandshalter umfassend.
- Transistor nach Anspruch 11, wobei der erste Abstandshalter eine Breite von etwa 20 Å bis etwa 70 Å umfasst.
- Transistor nach Anspruch 11, wobei der erste Abstandshalter Seitenwände umfasst, die ferner einen an die Seitenwände des ersten Abstandshalters anstoßend angeordneten zweiten Abstandshalter aufweisen.
- Transistor nach Anspruch 1, wobei der Sourcebereich und der Drainbereich jeweils einen unter jedem dotierten Bereich angeordneten tiefen Implantationsbereich umfassen.
- Halbleiterbauelement, das zumindest einen Transistor nach Anspruch 1 umfasst.
- Halbleiterbauelement nach Anspruch 15, wobei der zumindest eine Transistor einen PMOS-Transistor, einen NMOS-Transistor oder beide umfasst.
- Transistor mit: einem Sourcebereich, der in einem Werkstück mit einer Oberseite angeordnet ist, wobei der Sourcebereich einen in der Oberseite des Werkstücks angeordneten ersten Dotierstoff tragenden Metallbereich und einen ersten dotierten Bereich umfasst, der an den ersten Dotierstoff tragenden Metallbereich angrenzt und in dem Werkstück angeordneten ist; einem Drainbereich, der in dem Werkstück angeordnet ist, wobei der Drainbereich durch einen Kanalbereich von dem Sourcebereich getrennt ist und der Drainbereich einen in der Oberseite des Werkstücks angeordneten zweiten Dotierstoff tragenden Metallbereich und einen zweiten dotierten Bereich umfasst, der an den zweiten Dotierstoff tragenden Metallbereich angrenzt und in dem Werkstück angeordnet ist; einem Gatedielektrikum, das über dem Kanalbereich und einem Abschnitt des Sourcebereichs und des Drainbereichs angeordnet ist; und einem Gatebereich, der über dem Gatedielektrikum angeordnet ist.
- Transistor nach Anspruch 17, wobei der Dotierstoff tragende Metallbereich etwa 100 Å oder weniger von TiB2, ZrB2, HfB2, ZrP, TiP, ZrSb2, TiSb2, HfSb2 oder Arseniden von Zr oder Hf umfasst.
- Transistor nach Anspruch 17, wobei das Gatedielektrikum HfO2, HfSiOx, Al2O3, ZrO2, ZrSiOx, Ta2O5, La2O3, SiO2, SixNy, Si-ON oder Kombinationen davon umfasst.
- Verfahren zur Herstellung eines Transistors mit den Schritten: Bereitstellen eines Werkstücks; Abscheiden eines Gatedielektrikummaterials über dem Werkstück; Abscheiden eines Gatematerials über dem Gatedielektrikummaterial; Strukturieren des Gatematerials und des Gatedielektrikummaterials, um einen Gatebereich und ein Gatedielektrikum über einem Kanalbereich des Werkstücks auszubilden; Ausbilden einer ersten Aussparung in einem Sourcebereich des Werkstücks und einer zweiten Aussparung in einem Drainbereich des Werkstücks, wobei der Sourcebereich und der Drainbereich nahe liegend und durch den Kanalbereich getrennt sind; Füllen der ersten Aussparung und der zweiten Aussparung mit einem Dotierstoff tragenden Metall; und Tempern des Werkstücks zum Bewirken einer Diffusion eines Dotierstoffs des Dotierstoff tragenden Metalls in das Werkstück und Ausbilden eines dotierten Bereichs, der in dem Werkstück an das Dotierstoff tragende Metall in dem Sourcebereich und dem Drainbereich angrenzt.
- Verfahren nach Anspruch 20, wobei das Tempern des Werkstücks eine Temperatur von etwa 900 °C oder weniger für etwa 1 Stunde oder weniger umfasst.
- Verfahren nach Anspruch 20, wobei das Gatedielektrikum Seitenwände umfasst, und das Füllen der ersten Aussparung und der zweiten Aussparung mit dem Dotierstoff tragenden Metall die Schritte umfasst: Abscheiden des Dotierstoff tragenden Metalls über der ersten Aussparung, der zweiten Aussparung, dem Gatebereich und den Seitenwänden des Gatedielektrikums; und Entfernen des Dotierstoff tragenden Metalls von über dem Gatebereich und den Seitenwänden des Gatedielektrikums, wobei das Dotierstoff tragende Metall in der ersten Aussparung und der zweiten Aussparung übrig gelassen wird.
- Verfahren nach Anspruch 20, wobei der Gatebereich und das Gatedielektrikum Seitenwände umfassen, mit dem weiteren Schritt: Ausbilden eines ersten Abstandshalters an den Seitenwänden des Gatebereichs und des Gatedielektrikums vor dem Ausbilden der ersten Aussparung und der zweiten Aussparung.
- Verfahren nach Anspruch 23, wobei das Ausbilden des ersten Abstandshalters ein Ausbilden eines eine Breite von etwa 20 Å bis etwa 70 Å umfassenden Abstandshalters umfasst.
- Verfahren nach Anspruch 23, mit den weiteren Schritten: Implantieren von Ionen eines Dotierstoffs in den Sourcebereich und den Drainbereich nach dem Ausbilden zumindest des ersten Abstandshalters; und Tempern des Werkstücks zum Ausbilden von tiefen Implantationsbereichen in dem Sourcebereich und dem Drainbereich unter den dotierten Bereichen.
- Verfahren nach Anspruch 23, wobei der erste Abstandshalter Seitenwände umfasst, mit dem weiteren Schritt: Ausbilden eines zweiten Abstandshalters über den Seitenwänden des ersten Abstandshalters nach dem Tempern des Werkstücks.
- Verfahren nach Anspruch 26, mit den weiteren Schritten: Implantieren von Ionen eines Dotierstoffs in den Sourcebereich und den Drainbereich nach dem Ausbilden des zweiten Abstandshalters; und Tempern des Werkstücks zum Ausbilden von tiefen Implantationsbereichen in dem Sourcebereich und dem Drainbereich unter den dotierten Bereichen.
- Verfahren nach Anspruch 20, wobei das Ausbilden der ersten Aussparung und der zweiten Aussparung ein Ausbilden von Aussparungen umfasst, die eine Tiefe von etwa 200 Å oder weniger haben.
- Verfahren nach Anspruch 28, wobei das Füllen der ersten Aussparung und der zweiten Aussparung mit einem Dotierstoff tragenden Metall ein Füllen der ersten Aussparung und der zweiten Aussparung mit TiB2, ZrB2, HfB2, ZrP, TiP, ZrSb2, TiSb2, HfSb2 oder Arseniden von Zr oder Hf umfasst.
- Verfahren nach Anspruch 20, wobei das Ausbilden der ersten Aussparung und der zweiten Aussparung einen einzelnen Strukturierungsschritt umfasst.
- Verfahren nach Anspruch 20, wobei das Abscheiden des Gatedielektrikummaterials ein Abscheiden von HfO2, HfSiOx, Al2O3, ZrO2, ZrSiOx, Ta2O5, La2O3, SiO2, SixNy, SiON oder Kombinationen davon umfasst.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/803,645 | 2004-03-18 | ||
US10/803,645 US6921691B1 (en) | 2004-03-18 | 2004-03-18 | Transistor with dopant-bearing metal in source and drain |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005009976A1 true DE102005009976A1 (de) | 2005-12-01 |
DE102005009976B4 DE102005009976B4 (de) | 2012-12-06 |
Family
ID=34750652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005009976A Expired - Fee Related DE102005009976B4 (de) | 2004-03-18 | 2005-03-04 | Transistor mit Dotierstoff tragendem Metall im Source- und Drainbereich |
Country Status (3)
Country | Link |
---|---|
US (3) | US6921691B1 (de) |
CN (1) | CN1670965B (de) |
DE (1) | DE102005009976B4 (de) |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6909151B2 (en) | 2003-06-27 | 2005-06-21 | Intel Corporation | Nonplanar device with stress incorporation layer and method of fabrication |
US7456476B2 (en) | 2003-06-27 | 2008-11-25 | Intel Corporation | Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication |
DE102004005694B3 (de) * | 2004-02-05 | 2005-10-06 | Infineon Technologies Ag | Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren |
US6921691B1 (en) * | 2004-03-18 | 2005-07-26 | Infineon Technologies Ag | Transistor with dopant-bearing metal in source and drain |
US7154118B2 (en) | 2004-03-31 | 2006-12-26 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
US7592678B2 (en) * | 2004-06-17 | 2009-09-22 | Infineon Technologies Ag | CMOS transistors with dual high-k gate dielectric and methods of manufacture thereof |
US8178902B2 (en) * | 2004-06-17 | 2012-05-15 | Infineon Technologies Ag | CMOS transistor with dual high-k gate dielectric and method of manufacture thereof |
US8399934B2 (en) | 2004-12-20 | 2013-03-19 | Infineon Technologies Ag | Transistor device |
US7042009B2 (en) * | 2004-06-30 | 2006-05-09 | Intel Corporation | High mobility tri-gate devices and methods of fabrication |
US7348284B2 (en) | 2004-08-10 | 2008-03-25 | Intel Corporation | Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow |
US7422946B2 (en) | 2004-09-29 | 2008-09-09 | Intel Corporation | Independently accessed double-gate and tri-gate transistors in same process flow |
US7332439B2 (en) | 2004-09-29 | 2008-02-19 | Intel Corporation | Metal gate transistors with epitaxial source and drain regions |
US7361958B2 (en) | 2004-09-30 | 2008-04-22 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
US20060086977A1 (en) | 2004-10-25 | 2006-04-27 | Uday Shah | Nonplanar device with thinned lower body portion and method of fabrication |
US7344934B2 (en) | 2004-12-06 | 2008-03-18 | Infineon Technologies Ag | CMOS transistor and method of manufacture thereof |
US7253050B2 (en) * | 2004-12-20 | 2007-08-07 | Infineon Technologies Ag | Transistor device and method of manufacture thereof |
US7518196B2 (en) | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
US20060202266A1 (en) | 2005-03-14 | 2006-09-14 | Marko Radosavljevic | Field effect transistor with metal source/drain regions |
US7160781B2 (en) * | 2005-03-21 | 2007-01-09 | Infineon Technologies Ag | Transistor device and methods of manufacture thereof |
US7361538B2 (en) * | 2005-04-14 | 2008-04-22 | Infineon Technologies Ag | Transistors and methods of manufacture thereof |
US7858481B2 (en) | 2005-06-15 | 2010-12-28 | Intel Corporation | Method for fabricating transistor with thinned channel |
US7547637B2 (en) | 2005-06-21 | 2009-06-16 | Intel Corporation | Methods for patterning a semiconductor film |
US7279375B2 (en) | 2005-06-30 | 2007-10-09 | Intel Corporation | Block contact architectures for nanoscale channel transistors |
US7402875B2 (en) | 2005-08-17 | 2008-07-22 | Intel Corporation | Lateral undercut of metal gate in SOI device |
US20070052037A1 (en) * | 2005-09-02 | 2007-03-08 | Hongfa Luan | Semiconductor devices and methods of manufacture thereof |
US8188551B2 (en) * | 2005-09-30 | 2012-05-29 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
US20070052036A1 (en) * | 2005-09-02 | 2007-03-08 | Hongfa Luan | Transistors and methods of manufacture thereof |
US7479421B2 (en) | 2005-09-28 | 2009-01-20 | Intel Corporation | Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby |
US20070090416A1 (en) | 2005-09-28 | 2007-04-26 | Doyle Brian S | CMOS devices with a single work function gate electrode and method of fabrication |
US7462538B2 (en) * | 2005-11-15 | 2008-12-09 | Infineon Technologies Ag | Methods of manufacturing multiple gate CMOS transistors having different gate dielectric materials |
JP2007141912A (ja) * | 2005-11-15 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US7485503B2 (en) | 2005-11-30 | 2009-02-03 | Intel Corporation | Dielectric interface for group III-V semiconductor device |
US7495290B2 (en) | 2005-12-14 | 2009-02-24 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
US7510943B2 (en) * | 2005-12-16 | 2009-03-31 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
US7396711B2 (en) * | 2005-12-27 | 2008-07-08 | Intel Corporation | Method of fabricating a multi-cornered film |
US7696019B2 (en) * | 2006-03-09 | 2010-04-13 | Infineon Technologies Ag | Semiconductor devices and methods of manufacturing thereof |
US8143646B2 (en) | 2006-08-02 | 2012-03-27 | Intel Corporation | Stacking fault and twin blocking barrier for integrating III-V on Si |
US7605407B2 (en) * | 2006-09-06 | 2009-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Composite stressors with variable element atomic concentrations in MOS devices |
US20080116543A1 (en) * | 2006-11-17 | 2008-05-22 | Shrinivas Govindarajan | Semiconductor devices and methods of manufacture thereof |
US7611972B2 (en) * | 2006-11-29 | 2009-11-03 | Qimonda North America Corp. | Semiconductor devices and methods of manufacture thereof |
US7564114B2 (en) * | 2006-12-21 | 2009-07-21 | Qimonda North America Corp. | Semiconductor devices and methods of manufacture thereof |
US20080164582A1 (en) * | 2007-01-05 | 2008-07-10 | Shrinivas Govindarajan | Semiconductor devices and methods of manufacture thereof |
US20080214015A1 (en) * | 2007-03-02 | 2008-09-04 | Tim Boescke | Semiconductor devices and methods of manufacture thereof |
US20080211065A1 (en) * | 2007-03-02 | 2008-09-04 | Shrinivas Govindarajan | Semiconductor devices and methods of manufacture thereof |
US20090045458A1 (en) * | 2007-08-15 | 2009-02-19 | Advanced Micro Devices, Inc. | Mos transistors for thin soi integration and methods for fabricating the same |
JP5104373B2 (ja) * | 2008-02-14 | 2012-12-19 | 日本ゼオン株式会社 | 位相差板の製造方法 |
US8362566B2 (en) | 2008-06-23 | 2013-01-29 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
CN102214608A (zh) * | 2010-04-09 | 2011-10-12 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
CN102466806A (zh) * | 2010-11-03 | 2012-05-23 | 中国科学院微电子研究所 | 一种基于绝缘体上硅的pmos辐射剂量计 |
US8884241B2 (en) * | 2011-09-08 | 2014-11-11 | Freescale Semiconductor, Inc. | Incident capacitive sensor |
DE112011105973T5 (de) * | 2011-12-19 | 2014-09-25 | Intel Corporation | Halbleitervorrichtung mit metallischen Quellen- und Senkenregionen |
US10163724B2 (en) * | 2012-03-01 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit device and method of manufacturing same |
WO2014209332A1 (en) * | 2013-06-27 | 2014-12-31 | Intel Corporation | Tunneling field effect transistors (tfets) with undoped drain underlap wrap-around regions |
CN111463285B (zh) * | 2020-04-10 | 2023-06-09 | 上海华力集成电路制造有限公司 | P型fet及其制造方法 |
US11387338B1 (en) * | 2021-01-22 | 2022-07-12 | Applied Materials, Inc. | Methods for forming planar metal-oxide-semiconductor field-effect transistors |
Family Cites Families (86)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4432035A (en) * | 1982-06-11 | 1984-02-14 | International Business Machines Corp. | Method of making high dielectric constant insulators and capacitors using same |
US5066995A (en) * | 1987-03-13 | 1991-11-19 | Harris Corporation | Double level conductor structure |
US4990974A (en) * | 1989-03-02 | 1991-02-05 | Thunderbird Technologies, Inc. | Fermi threshold field effect transistor |
IT1235693B (it) * | 1989-05-02 | 1992-09-21 | Sgs Thomson Microelectronics | Transistore ad effetto di campo superficiale con regione di source e/o di drain scavate per dispositivi ulsi. |
US5223451A (en) * | 1989-10-06 | 1993-06-29 | Kabushiki Kaisha Toshiba | Semiconductor device wherein n-channel MOSFET, p-channel MOSFET and nonvolatile memory cell are formed in one chip and method of making it |
JP2921889B2 (ja) * | 1989-11-27 | 1999-07-19 | 株式会社東芝 | 半導体装置の製造方法 |
US5352631A (en) * | 1992-12-16 | 1994-10-04 | Motorola, Inc. | Method for forming a transistor having silicided regions |
US5763922A (en) * | 1997-02-28 | 1998-06-09 | Intel Corporation | CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers |
US6048769A (en) * | 1997-02-28 | 2000-04-11 | Intel Corporation | CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers |
US6777759B1 (en) * | 1997-06-30 | 2004-08-17 | Intel Corporation | Device structure and method for reducing silicide encroachment |
US6013553A (en) * | 1997-07-24 | 2000-01-11 | Texas Instruments Incorporated | Zirconium and/or hafnium oxynitride gate dielectric |
US5994747A (en) * | 1998-02-13 | 1999-11-30 | Texas Instruments-Acer Incorporated | MOSFETs with recessed self-aligned silicide gradual S/D junction |
US6348390B1 (en) * | 1998-02-19 | 2002-02-19 | Acer Semiconductor Manufacturing Corp. | Method for fabricating MOSFETS with a recessed self-aligned silicide contact and extended source/drain junctions |
US6027961A (en) * | 1998-06-30 | 2000-02-22 | Motorola, Inc. | CMOS semiconductor devices and method of formation |
US6166417A (en) * | 1998-06-30 | 2000-12-26 | Intel Corporation | Complementary metal gates and a process for implementation |
US6124171A (en) * | 1998-09-24 | 2000-09-26 | Intel Corporation | Method of forming gate oxide having dual thickness by oxidation process |
US6410967B1 (en) * | 1998-10-15 | 2002-06-25 | Advanced Micro Devices, Inc. | Transistor having enhanced metal silicide and a self-aligned gate electrode |
US6084280A (en) * | 1998-10-15 | 2000-07-04 | Advanced Micro Devices, Inc. | Transistor having a metal silicide self-aligned to the gate |
US6911707B2 (en) * | 1998-12-09 | 2005-06-28 | Advanced Micro Devices, Inc. | Ultrathin high-K gate dielectric with favorable interface properties for improved semiconductor device performance |
JP3287403B2 (ja) * | 1999-02-19 | 2002-06-04 | 日本電気株式会社 | Mis型電界効果トランジスタ及びその製造方法 |
US6171910B1 (en) * | 1999-07-21 | 2001-01-09 | Motorola Inc. | Method for forming a semiconductor device |
US6159782A (en) * | 1999-08-05 | 2000-12-12 | Advanced Micro Devices, Inc. | Fabrication of field effect transistors having dual gates with gate dielectrics of high dielectric constant |
US6753556B2 (en) | 1999-10-06 | 2004-06-22 | International Business Machines Corporation | Silicate gate dielectric |
US6861304B2 (en) * | 1999-11-01 | 2005-03-01 | Hitachi, Ltd. | Semiconductor integrated circuit device and method of manufacturing thereof |
US6444555B2 (en) * | 1999-12-07 | 2002-09-03 | Advanced Micro Devices, Inc. | Method for establishing ultra-thin gate insulator using anneal in ammonia |
JP3530792B2 (ja) * | 1999-12-24 | 2004-05-24 | トーカロ株式会社 | 金属基複合材料およびその製造方法 |
US6448127B1 (en) * | 2000-01-14 | 2002-09-10 | Advanced Micro Devices, Inc. | Process for formation of ultra-thin base oxide in high k/oxide stack gate dielectrics of mosfets |
US6225163B1 (en) * | 2000-02-18 | 2001-05-01 | National Semiconductor Corporation | Process for forming high quality gate silicon dioxide layers of multiple thicknesses |
US6297103B1 (en) * | 2000-02-28 | 2001-10-02 | Micron Technology, Inc. | Structure and method for dual gate oxide thicknesses |
EP1266054B1 (de) | 2000-03-07 | 2006-12-20 | Asm International N.V. | Gradierte dünne schichten |
TW532048B (en) * | 2000-03-27 | 2003-05-11 | Idemitsu Kosan Co | Organic electroluminescence element |
US6184072B1 (en) * | 2000-05-17 | 2001-02-06 | Motorola, Inc. | Process for forming a high-K gate dielectric |
DE10035439B4 (de) * | 2000-07-20 | 2005-11-24 | Promos Technologies, Inc. | Verbesserter DRAM-Durchgangstransistor mit Arsen-Implantierung |
JP2002118175A (ja) | 2000-10-05 | 2002-04-19 | Toshiba Corp | 半導体装置及びその製造方法 |
US6831339B2 (en) * | 2001-01-08 | 2004-12-14 | International Business Machines Corporation | Aluminum nitride and aluminum oxide/aluminum nitride heterostructure gate dielectric stack based field effect transistors and method for forming same |
US6858865B2 (en) * | 2001-02-23 | 2005-02-22 | Micron Technology, Inc. | Doped aluminum oxide dielectrics |
JP4895430B2 (ja) * | 2001-03-22 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
KR100399356B1 (ko) * | 2001-04-11 | 2003-09-26 | 삼성전자주식회사 | 듀얼 게이트를 가지는 씨모스형 반도체 장치 형성 방법 |
US6740944B1 (en) * | 2001-07-05 | 2004-05-25 | Altera Corporation | Dual-oxide transistors for the improvement of reliability and off-state leakage |
US6475908B1 (en) * | 2001-10-18 | 2002-11-05 | Chartered Semiconductor Manufacturing Ltd. | Dual metal gate process: metals and their silicides |
US6770521B2 (en) * | 2001-11-30 | 2004-08-03 | Texas Instruments Incorporated | Method of making multiple work function gates by implanting metals with metallic alloying additives |
US6696332B2 (en) * | 2001-12-26 | 2004-02-24 | Texas Instruments Incorporated | Bilayer deposition to avoid unwanted interfacial reactions during high K gate dielectric processing |
US6563183B1 (en) * | 2001-12-31 | 2003-05-13 | Advanced Micro Devices, Inc. | Gate array with multiple dielectric properties and method for forming same |
US6528858B1 (en) * | 2002-01-11 | 2003-03-04 | Advanced Micro Devices, Inc. | MOSFETs with differing gate dielectrics and method of formation |
US20030141560A1 (en) * | 2002-01-25 | 2003-07-31 | Shi-Chung Sun | Incorporating TCS-SiN barrier layer in dual gate CMOS devices |
US6943198B2 (en) * | 2002-02-11 | 2005-09-13 | Edizone, Lc | Invert sugar bubbles |
JP2003282875A (ja) * | 2002-03-27 | 2003-10-03 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
US6656764B1 (en) * | 2002-05-15 | 2003-12-02 | Taiwan Semiconductor Manufacturing Company | Process for integration of a high dielectric constant gate insulator layer in a CMOS device |
JP2003347420A (ja) * | 2002-05-23 | 2003-12-05 | Nec Electronics Corp | 半導体装置及びその製造方法 |
KR100476926B1 (ko) * | 2002-07-02 | 2005-03-17 | 삼성전자주식회사 | 반도체 소자의 듀얼 게이트 형성방법 |
US6723658B2 (en) | 2002-07-15 | 2004-04-20 | Texas Instruments Incorporated | Gate structure and method |
US6919251B2 (en) * | 2002-07-31 | 2005-07-19 | Texas Instruments Incorporated | Gate dielectric and method |
US20040029321A1 (en) | 2002-08-07 | 2004-02-12 | Chartered Semiconductor Manufacturing Ltd. | Method for forming gate insulating layer having multiple dielectric constants and multiple equivalent oxide thicknesses |
US6716685B2 (en) * | 2002-08-09 | 2004-04-06 | Micron Technology, Inc. | Methods for forming dual gate oxides |
US6797598B2 (en) * | 2002-08-22 | 2004-09-28 | The Board Of Trustees Of The University Of Illinois | Method for forming an epitaxial cobalt silicide layer on MOS devices |
US6841441B2 (en) * | 2003-01-08 | 2005-01-11 | Chartered Semiconductor Manufacturing Ltd. | Method to produce dual gates (one metal and one poly or metal silicide) for CMOS devices using sputtered metal deposition, metallic ion implantation, or silicon implantation, and laser annealing |
US6852645B2 (en) * | 2003-02-13 | 2005-02-08 | Texas Instruments Incorporated | High temperature interface layer growth for high-k gate dielectric |
US7019351B2 (en) * | 2003-03-12 | 2006-03-28 | Micron Technology, Inc. | Transistor devices, and methods of forming transistor devices and circuit devices |
JP4524995B2 (ja) | 2003-03-25 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US6737313B1 (en) * | 2003-04-16 | 2004-05-18 | Micron Technology, Inc. | Surface treatment of an oxide layer to enhance adhesion of a ruthenium metal layer |
US7071086B2 (en) | 2003-04-23 | 2006-07-04 | Advanced Micro Devices, Inc. | Method of forming a metal gate structure with tuning of work function by silicon incorporation |
US7179754B2 (en) * | 2003-05-28 | 2007-02-20 | Applied Materials, Inc. | Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy |
US20040262683A1 (en) * | 2003-06-27 | 2004-12-30 | Bohr Mark T. | PMOS transistor strain optimization with raised junction regions |
US7045847B2 (en) * | 2003-08-11 | 2006-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with high-k gate dielectric |
JP3793190B2 (ja) * | 2003-09-19 | 2006-07-05 | 株式会社東芝 | 半導体装置の製造方法 |
TWI258811B (en) | 2003-11-12 | 2006-07-21 | Samsung Electronics Co Ltd | Semiconductor devices having different gate dielectrics and methods for manufacturing the same |
KR100618815B1 (ko) * | 2003-11-12 | 2006-08-31 | 삼성전자주식회사 | 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법 |
US7105886B2 (en) * | 2003-11-12 | 2006-09-12 | Freescale Semiconductor, Inc. | High K dielectric film |
JP4085051B2 (ja) * | 2003-12-26 | 2008-04-30 | 株式会社東芝 | 半導体装置およびその製造方法 |
US7033916B1 (en) * | 2004-02-02 | 2006-04-25 | Advanced Micro Devices, Inc. | Shallow junction semiconductor and method for the fabrication thereof |
US6921691B1 (en) * | 2004-03-18 | 2005-07-26 | Infineon Technologies Ag | Transistor with dopant-bearing metal in source and drain |
US7001852B2 (en) * | 2004-04-30 | 2006-02-21 | Freescale Semiconductor, Inc. | Method of making a high quality thin dielectric layer |
US6897095B1 (en) * | 2004-05-12 | 2005-05-24 | Freescale Semiconductor, Inc. | Semiconductor process and integrated circuit having dual metal oxide gate dielectric with single metal gate electrode |
US7119433B2 (en) * | 2004-06-16 | 2006-10-10 | International Business Machines Corporation | Packaging for enhanced thermal and structural performance of electronic chip modules |
US8399934B2 (en) | 2004-12-20 | 2013-03-19 | Infineon Technologies Ag | Transistor device |
US8178902B2 (en) * | 2004-06-17 | 2012-05-15 | Infineon Technologies Ag | CMOS transistor with dual high-k gate dielectric and method of manufacture thereof |
US7060568B2 (en) * | 2004-06-30 | 2006-06-13 | Intel Corporation | Using different gate dielectrics with NMOS and PMOS transistors of a complementary metal oxide semiconductor integrated circuit |
KR100604908B1 (ko) * | 2004-10-11 | 2006-07-28 | 삼성전자주식회사 | 이종의 게이트 절연막을 구비하는 씬-바디 채널 씨모스소자 및 그 제조방법 |
US7344934B2 (en) | 2004-12-06 | 2008-03-18 | Infineon Technologies Ag | CMOS transistor and method of manufacture thereof |
US7282426B2 (en) * | 2005-03-29 | 2007-10-16 | Freescale Semiconductor, Inc. | Method of forming a semiconductor device having asymmetric dielectric regions and structure thereof |
US20060275975A1 (en) * | 2005-06-01 | 2006-12-07 | Matt Yeh | Nitridated gate dielectric layer |
US7361561B2 (en) * | 2005-06-24 | 2008-04-22 | Freescale Semiconductor, Inc. | Method of making a metal gate semiconductor device |
US7375394B2 (en) * | 2005-07-06 | 2008-05-20 | Applied Intellectual Properties Co., Ltd. | Fringing field induced localized charge trapping memory |
US7432201B2 (en) * | 2005-07-19 | 2008-10-07 | Applied Materials, Inc. | Hybrid PVD-CVD system |
US8026539B2 (en) * | 2009-02-18 | 2011-09-27 | Globalfoundries Inc. | Metal oxide semiconductor devices having doped silicon-compromising capping layers and methods for fabricating the same |
AU2010241865B2 (en) * | 2009-04-30 | 2014-07-10 | University Of Florida Research Foundation Inc. | Single wall carbon nanotube based air cathodes |
-
2004
- 2004-03-18 US US10/803,645 patent/US6921691B1/en active Active
-
2005
- 2005-02-11 US US11/055,908 patent/US7446379B2/en not_active Expired - Fee Related
- 2005-03-04 DE DE102005009976A patent/DE102005009976B4/de not_active Expired - Fee Related
- 2005-03-18 CN CN200510055915.3A patent/CN1670965B/zh not_active Expired - Fee Related
-
2008
- 2008-10-03 US US12/245,526 patent/US8390080B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1670965A (zh) | 2005-09-21 |
CN1670965B (zh) | 2011-01-12 |
US20050205896A1 (en) | 2005-09-22 |
DE102005009976B4 (de) | 2012-12-06 |
US7446379B2 (en) | 2008-11-04 |
US20090026555A1 (en) | 2009-01-29 |
US8390080B2 (en) | 2013-03-05 |
US6921691B1 (en) | 2005-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005009976B4 (de) | Transistor mit Dotierstoff tragendem Metall im Source- und Drainbereich | |
DE102005009974B4 (de) | Transistor mit flachem Germaniumimplantationsbereich im Kanalund Verfahren zur Herstellung | |
DE102005063582B3 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE102009055392B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements | |
DE112005003007B4 (de) | CMOS-Bauelement und Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102008064715B4 (de) | Verfahren zur Herstellung eines Transistors | |
DE102006059014B4 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE102006029281B4 (de) | Halbleiterbauelement mit einer vergrabenen Gateelektrode und Verfahren zu seiner Herstellung | |
DE112014006222B4 (de) | Verfahren zum Ausbilden von SONOS-Speichertransistoren und CMOS-Transistoren | |
DE102009021486B4 (de) | Verfahren zur Feldeffekttransistor-Herstellung | |
DE102008046400B4 (de) | Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors | |
DE112006000598B4 (de) | Transistor, Verfahren zur Herstellung einer Halbleiteranordnung sowie zugehörige Komplementär-Halbleiter-Anordnung | |
DE10255849B4 (de) | Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung | |
DE102007063270B4 (de) | Verfahren zur Verringerung zur Erzeugung von Ladungseinfangstellen in Gatedielektrika in MOS-Transistoren durch Ausführen einer Wasserstoffbehandlung | |
DE112004002307T5 (de) | Transistor mit Silizium- und Kohlenstoffschicht in dem Kanalbereich | |
DE102007004862B4 (de) | Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust | |
DE102009055393B4 (de) | Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε | |
DE102007039440A1 (de) | Halbleiterbauelemente und Verfahren zu deren Herstellung | |
DE102012215988A1 (de) | CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε durch Wärmebehandlung und nach Entfernung der Diffusionsschicht | |
DE102008063432B4 (de) | Verfahren zum Einstellen der Verformung, die in einem Transistorkanal eines FET hervorgerufen wird, durch für die Schwellwerteinstellung vorgesehenes Halbleitermaterial | |
DE102007001134A1 (de) | Halbleiterbauelement mit einem Gate und Verfahren zur Herstellung desselben | |
DE102016100008B4 (de) | Halbleiterstruktur mit Einfügeschicht und Verfahren für deren Herstellung | |
DE102011005718A1 (de) | Verfahren zum Verringern der Äquivalenzdicke von Dielektriika mit großem ε in Feldeffekttranistoren durch Ausführen eines Ausheizprozesses bei geringer Temperatur | |
DE102011005641B4 (de) | Verfahren zur Leistungssteigerung in Transistoren durch Reduzierung der Absenkung aktiver Gebiete und durch Entfernen von Abstandshaltern | |
DE102021102912A1 (de) | Halbleiterstrukturen und verfahren dafür |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |
Effective date: 20130307 |
|
R082 | Change of representative | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |