DE102005010821B4 - Verfahren zum Herstellen eines Bauelements - Google Patents

Verfahren zum Herstellen eines Bauelements Download PDF

Info

Publication number
DE102005010821B4
DE102005010821B4 DE102005010821A DE102005010821A DE102005010821B4 DE 102005010821 B4 DE102005010821 B4 DE 102005010821B4 DE 102005010821 A DE102005010821 A DE 102005010821A DE 102005010821 A DE102005010821 A DE 102005010821A DE 102005010821 B4 DE102005010821 B4 DE 102005010821B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor layer
component
substrate
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005010821A
Other languages
English (en)
Other versions
DE102005010821A1 (de
Inventor
André Dr. Strittmatter
Lars Reissmann
Dieter Prof. Dr. Bimberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azzurro Semiconductors AG
Original Assignee
Technische Universitaet Berlin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technische Universitaet Berlin filed Critical Technische Universitaet Berlin
Priority to DE102005010821A priority Critical patent/DE102005010821B4/de
Priority to EP06722565A priority patent/EP1856720A2/de
Priority to PCT/DE2006/000399 priority patent/WO2006094487A2/de
Publication of DE102005010821A1 publication Critical patent/DE102005010821A1/de
Application granted granted Critical
Publication of DE102005010821B4 publication Critical patent/DE102005010821B4/de
Priority to US11/851,909 priority patent/US20080048196A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1003—Waveguide having a modified shape along the axis, e.g. branched, curved, tapered, voids
    • H01S5/1017—Waveguide having a void for insertion of materials to change optical properties

Abstract

Verfahren zum Herstellen eines elektrischen und/oder optischen Bauelements (70, 300, 405), bei dem
– in ein Substrat (10) zumindest ein Graben (30) geätzt wird,
– der Graben mit mindestens einer Halbleiterschicht (50) lateral derart überwachsen wird, dass der Graben durch die Halbleiterschicht unter Bildung eines gasgefüllten Hohlraums (60) vollständig abgedeckt wird und
– das Bauelement in der Halbleiterschicht oder in einer auf der Halbleiterschicht aufgebrachten weiteren Halbleiterschicht integriert wird, wobei
– der aktive Bereich des Bauelements oberhalb des Hohlraumes angeordnet wird.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines elektrischen und/oder optischen Bauelements – beispielsweise eines elektrischen Transistors, eines Lasers, einer Leuchtdiode, eines Photodetektors oder eines optischen Wellenleiters.
  • Ein derartiges Verfahren ist beispielsweise aus der US-Patentschrift US 5,389,571 A bekannt. Bei diesem Verfahren wird auf einem Silizium-Substrat zunächst eine AlN-Zwischenschicht aufgebracht. Auf dieser AlN-Zwischenschicht werden anschließend GaN-Schichten abgeschieden, aus denen eine Leuchtdiode gebildet wird. Die Funktion der AlN-Zwischenschicht besteht darin, dreidimensionales Wachstum der GaN-Schichten zu vermeiden; GaN und Silizium weisen nämlich unterschiedliche Gitterkonstanten auf, so dass es bei einem unmittelbaren Aufwachsen der GaN-Schichten auf dem Silizium-Substrat zu dreidimensionalem Wachstum kommen würde.
  • Die internationale Patentanmeldung WO 03/062133 A2 offenbart verschiedene Verfahren zur Herstellung von geschlossenen und offenen Mikrokammern in Bauelementen, die für die Mikrotechnik vorgesehen sind.
  • Die US-Patentanmeldung US 2004/0124446 A1 beschreibt ein Verfahren zur effizienten Herstellung von Strukturen für mikroelektronische Bauelemente. Die Strukturen werden mit luftgefüllten Zwischenräumen versehen, die leitfähige Schichten gegeneinander isolieren.
  • In der US-Patentanmeldung US 2004/0232496 A1 wird beschrieben, wie gasgefüllte Hohlräume in Halbleiterstrukturen dazu beitragen können, die kapazitive Kopplung zwischen Speicherelementen zu reduzieren und damit die Zahl auftretender Speicherfehler zu verringern.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines elektrischen und/oder optischen Bauelements anzugeben, bei dem eine besonders gute Qualität des Bauelements erreicht wird. Insbesondere sollen Kristallversetzungen in den Materialschichten des Bauelements zuverlässig vermieden werden.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen gemäß Patentanspruch 1, 49 und 58 gelöst. Vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens sind in Unteransprüchen angegeben.
  • Danach ist erfindungsgemäß ein Verfahren vorgesehen, bei dem in ein Substrat zumindest ein Graben geätzt wird. Der Graben wird mit mindestens einer Halbleiterschicht lateral derart überwachsen, dass er durch die Halbleiterschicht unter Bildung eines gasgefüllten, insbesondere luftgefüllten Hohlraums vollständig abgedeckt wird. Anschließend wird das Bauelement in der Halbleiterschicht oder in einer auf der Halbleiterschicht aufgebrachten weiteren Halbleiterschicht integriert, wobei der aktive Bereich des Bauelements oberhalb des Hohlraumes angeordnet wird.
  • Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass aufgrund des Ätzens eines oder mehrerer Gräben ein besonders versetzungsarmes Aufwachsen der Halbleiterschichten ermöglicht wird. Durch das Ätzen von Gräben wird nämlich ein nichtplanares Substrat erzeugt, auf dem anschließend auch solche Halbleiterschichten versetzungsarm abgeschieden werden können, deren Kristall-Gitterabstände nicht zu den Kristall-Gitterabständen des Substrats passen. Dies ist darauf zurückzuführen, dass im Bereich der Gräben die abgeschiedenen Halbleiterschichten keinen Kontakt zum Substrat aufweisen, so dass in diesen Bereichen keine Gitterspannungen auftreten können.
  • Ein weiterer wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht in verbesserten Eigenschaften des Bauelements, da dieses über dem gasgefüllten Hohlraum platziert wird. Sowohl bei optischen als auch bei elektrischen Bauelementen ist es nämlich regelmäßig von Vorteil, wenn die von den Bauelementen erzeugten elektrischen und/oder elektromagnetischen Felder bzw. Wellen nicht in das Substrat eindringen können, weil ein solches Eindringen zur Ausbildung zusätzlicher Dämpfung und/oder zur Ausbildung zusätzlicher kapazitärer Effekte führen kann; solche parasitären Effekte werden bei dem erfindungsgemäßen Verfahren vermieden, weil die Bauelemente gezielt in einem Bereich platziert werden, der durch ein Gas, beispielsweise Luft, von dem Substrat entfernt ist, so dass eine elektrische und optische Entkopplung vom Substrat erreicht wird.
  • Im Ergebnis tritt bei dem erfindungsgemäßen Verfahren ein Synergieeffekt auf: Durch das Überwachsen der zuvor geätzten Gräben wird einerseits das Kristallwachstum der aufzuwachsenden Halbleiterschichten verbessert. Andererseits werden dadurch außerdem Bereiche geschaffen, in denen die Bauelemente unter Verbesserung ihrer elektrischen und/oder optischen Eigenschaften platziert werden können.
  • Silizium ist bekanntermaßen ein für die Herstellung elektrischer Komponenten sehr geeignetes Material, so dass es als vorteilhaft angesehen wird, wenn als Substrat ein Silizium-Substrat verwendet wird.
  • Zur Bildung elektrooptischer Bauelemente wird vorzugsweise als Halbleiterschicht eine Nitrid-Schicht, insbesondere auf Basis eines oder mehrerer Elemente der Gruppe III des Periodensystems, abgeschieden. Beispielsweise können als Halbleiterschicht GaN-Schichten oder GaN-haltige Schichten auf dem Substrat abgeschieden werden.
  • Ein besonders versetzungsarmes Wachstum von GaN-Schichten oder GaN-haltigen Schichten auf einem Silizium-Substrat wird beispielsweise erreicht, wenn die Oberfläche des Silizium-Substrats eine (111)-Orientierung aufweist und die Längsrichtung des Hohlraumes entlang einer (1-10)-Substratorientierung oder einer (11-2)-Substratorientierung angeordnet wird.
  • Handelt es sich bei dem Bauelement um ein optoelektronisches Bauelement, so wird die optisch aktive Zone des optoelektronischen Bauelements vorzugsweise oberhalb des Hohlraumes angeordnet.
  • Im Falle eines optoelektronischen Bauelements mit einem optischen Wellenleiter wird die Längsrichtung des Wellenleiters bevorzugt parallel zur Längsrichtung des Hohlraumes angeordnet.
  • Als optoelektronisches Bauelement kann beispielsweise ein lichtemittierendes Element, insbesondere eine Leuchtdiode oder ein Laser, oder ein Detektorelement, insbesondere eine Photodiode, hergestellt werden. Handelt es sich bei dem optoelektronischen Bauelement um einen kantenemittierenden Laser, so wird dessen Emissionsrichtung vorzugsweise parallel zur Längsrichtung des Hohlraumes angeordnet.
  • Als Bauelement kann beispielsweise auch ein Transistor, insbesondere ein Feldeffekttransistor hergestellt werden. In diesem Falle wird der Kanalbereich des Transistors bevorzugt oberhalb des Hohlraums angeordnet. Der Kanalbereich kann senkrecht, parallel oder in jedem beliebigen anderen Winkel zur Längsrichtung des Hohlraumes angeordnet werden.
  • Im Übrigen kann oberhalb des Hohlraumes sowohl ein Transistor als auch ein optoelektronisches Bauelement hergestellt werden, wobei die beiden Bauelemente elektrisch unter Bildung einer optoelektronischen Baueinheit miteinander verbunden werden.
  • Um zu vermeiden, dass es während des Aufwachsen der Halbleiterschicht zu Wachstumsstörungen kommt, die auf ein Ausdiffundieren von Atomen aus dem Substrat zurückzuführen sind, wird nach dem Ätzen des Grabens das Substrat bevorzugt mit einer Passivierungsschicht versehen und die Halbleiterschicht wird erst danach mittelbar oder unmittelbar auf der Passivierungsschicht abgeschieden.
  • Besonders zuverlässig wird ein Ausdiffundieren störender Substrat-Atome vermieden, wenn das Abscheiden der Passivierungsschicht vorzugsweise derart erfolgt, dass alle Seitenwandbereiche des geätzten Grabens vollständig mit der Passivierungsschicht abgedeckt werden. Somit wird sichergestellt, dass auch aus diesen Seitenwandbereichen keine Verunreinigungen austreten können.
  • Die Passivierungsschicht kann beispielsweise unmittelbar als Nukleationsschicht für das Aufwachsen der Halbleiterschicht verwendet werden. Im Übrigen kann die Passivierungsschicht durch eine Umwandlung der Oberfläche des Substrates gebildet werden.
  • Um eine Kontaktierung des Bauelements über das Substrat zu ermöglichen, wird die Passivierungsschicht vorzugsweise elektrisch leitfähig ausgebildet.
  • Die Passivierungsschicht kann beispielsweise durch eine einzige Schicht oder alternativ durch ein Schichtpaket bestehend aus mehreren Einzel-Passivierungsschichten gebildet werden. Vorzugsweise wird als Passivierungsschicht eine AlN- oder eine AlxGa1-xN-Schicht oder ein Schichtpaket mit mindestens einer AlN- und mindestens einer AlxGa1-xN-Schicht auf dem Substrat abgeschieden.
  • Zur Bildung der Passivierungsschicht kann beispielsweise zunächst auch eine AlAs-Schicht abgeschieden werden; diese AlAs-Schicht wird anschließend vorzugsweise unter Bildung einer AlN-Schicht nitriert.
  • Zur Bildung des Bauelements kann auf die AlN-Passivierungsschicht beispielsweise eine AlxGa1-xN-Schicht als weitere Passivierungsschicht oder als Halbleiter- bzw. „Nutzschicht" abgeschieden werden.
  • Um zu vermeiden, dass es bei dickeren GaN-Halbleiterschichten oder bei dickeren GaN-haltigen Halbleiterschichten zu Kristallversetzungen kommt, wird während des Aufwachsens der GaN-Halbleiterschicht bzw. der GaN-haltigen Halbleiterschicht das Wachstum vorzugsweise zumindest einmal unterbrochen und bei jeder Unterbrechung wird jeweils eine Zwischenschicht aufgewachsen. Diese Zwischenschicht ist bevorzugt derart beschaffen, dass sie eine kompressive Verspannung erzeugt.
  • Als Zwischenschichten können beispielsweise AlN-Schichten aufgewachsen werden. Die Dicke jeder Zwischenschicht beträgt beispielsweise zwischen 7 nm und 9 nm, vorzugsweise ca. 8 nm.
  • Das Wachstum der Zwischenschichten wird bevorzugt bei einer Temperatur zwischen 900 und 1100 Grad Celsius, vorzugsweise bei 1000 Grad Celsius, durchgeführt. Nachfolgend beziehen sich alle Temperaturangaben auf Grad Celsius, sofern im Einzelfall nichts anderes angegeben ist.
  • Im Hinblick auf ein besonders gutes Kristallwachstum wird es als vorteilhaft angesehen, wenn eine Mehrzahl paralleler Gräben in das Substrat geätzt wird, wobei der Abstand der Gräben zueinander kleiner als die Breite der Gräben gewählt wird. Die Tiefe der Gräben beträgt beispielsweise mindestens 1 μm, vorzugsweise 2–4 μm. Die Breite der Gräben liegt bevorzugt bei mindestens 2 μm, vorzugsweise bei 5 μm bis 10 μm. Die Breite der Stege, die jeweils zwischen zwei benachbarten Gräben gebildet werden, beträgt beispielsweise maximal 2 μm und ist vorzugsweise kleiner als 1 μm.
  • Im Falle, dass sehr kleine Bauelemente wie beispielsweise Transistoren oberhalb des Hohlraumes angeordnet werden, ist es vorteilhaft, diese Bauelemente am äußeren Rand des Hohlraumes anzuordnen, um eine Ableitung von Abwärme der Bauelemente in das Substrat zu erleichtern. Außerdem ist zu erwägen, die Breite der Gräben kleiner als die erwähnten Mindestbreiten zu wählen, um einen Wärmeabfluss zu beiden Hohlraumrändern zu ermöglichen; eine optimale Wärmeabfuhr wird erreicht, wenn die Breite des Hohlraumes nur wenig größer als die Breite des Bauelements ist.
  • Im Hinblick auf eine besonders geringe Kristallversetzungsdichte wird es als vorteilhaft angesehen, wenn die Gräben derart angeordnet werden, dass die zwischen den Gräben stehen bleibenden Stege eine Säulenstruktur, beispielsweise ein hexagonales Gitter, bilden.
  • Als Substrat kann beispielsweise ein SOI(SOI:silicon-on-insulator)-Substrat verwendet werden; der Graben bzw. die Gräben können in diesem Falle beispielsweise bis zur vergrabenen Isolationsschicht geätzt werden, die als Ätzstopp fungieren würde. SOI-Material bewirkt eine besonders gute Isolation insbesondere für Transistoren.
  • Die Erfindung bezieht sich außerdem auf ein elektrisches und/oder optisches Bauelement.
  • Der Erfindung liegt bezüglich eines solchen Bauelements die Aufgabe zugrunde, ein besonders gutes Bauelementverhalten zu erhalten.
  • Diese Aufgabe wird erfindungsgemäß durch ein Bauelement mit den Merkmalen gemäß Patentanspruch 37 gelöst. Vorteilhafte Ausgestaltungen des erfindungsgemäßen Bauelements sind in Unteransprüchen angegeben.
  • Danach ist erfindungsgemäß ein Bauelement mit einem Substrat mit zumindest einem Graben vorgesehen, wobei der Graben mit mindestens einer Halbleiterschicht lateral derart überwachsen ist, dass er von der Halbleiterschicht unter Bildung eines gasgefüllten, insbesondere luftgefüllten Hohlraums vollständig abgedeckt ist. Der aktive Bereich des Bauelements ist in der Halbleiterschicht oder in einer auf der Halbleiterschicht aufgebrachten weiteren Halbleiterschicht integriert und- vorzugsweise ausschließlich – oberhalb des Hohlraumes angeordnet. Unter dem Begriff „aktiver Bereich" ist beispielsweise bei einem lichtemittierenden Element wie z. B. einem Laser oder einer Leuchtdiode der lichterzeugende Bereich, bei einem Feldeffekttransistor der Kanalbereich und bei einem Wellenleiter der wellenführende Bereich zu verstehen.
  • Bezüglich der Vorteile des erfindungsgemäßen Bauelements wird auf die obigen Ausführungen im Zusammenhang mit dem erfindungsgemäßen Verfahren verwiesen. Entsprechendes gilt für die in den Unteransprüchen definierten vorteilhaften Ausgestaltungen des Bauelements.
  • Das bereits oben im Detail beschriebene Abscheiden einer Passivierungsschicht stellt im Übrigen einen selbständigen Erfindungsgedanken dar. Durch das Abscheiden der Passivierungsschicht wird ein Austreten von Verunreinigungen aus dem Substrat während des Aufwachsens der Halbleiterschicht verhindert, so dass das Aufwachsen der Halbleiterschicht nicht gestört wird und ein versetzungsarmes Überwachsen des Grabens zuverlässig erreicht wird. Demgemäß wird also ein Verfahren als erfinderisch angesehen, bei dem in ein Substrat zumindest ein Graben geätzt wird, nach dem Ätzen des Grabens das Substrat mit einer Passivierungsschicht versehen wird, wobei das Abscheiden der Passivierungsschicht derart erfolgt, dass alle Seitenwandbereiche des geätzten Grabens vollständig mit der Passivierungsschicht abgedeckt werden, mindestens eine Halbleiterschicht mittelbar oder unmittelbar auf der Passivierungsschicht abgeschieden wird, wobei der Graben mit der Halbleiterschicht lateral derart überwachsen wird, dass er durch die Halbleiterschicht unter Bildung eines gasgefüllten, insbesondere luftgefüllten Hohlraums vollständig abgedeckt wird, und das Bauelement in der Halbleiterschicht oder in einer auf der Halbleiterschicht aufgebrachten weiteren Halbleiterschicht integriert wird.
  • Das Abscheiden von Zwischenschichten während des Abscheidens einer GaN-Halbleiterschicht oder einer GaN-haltigen Halbleiterschicht stellt einen weiteren selbständigen Erfindungsaspekt dar. Durch das Abscheiden von Zwischenschichten werden Kristallspannungen in der Halbleiterschicht verhindert, zumindest reduziert, so dass ein versetzungsärmeres Überwachsen des Grabens erreicht wird. Es wird demgemäß also auch ein Verfahren als erfinderisch angesehen, bei dem in ein Substrat zumindest ein Graben geätzt wird und der Graben mit mindestens einer GaN-Halbleiterschicht oder einer GaN-haltigen Halbleiterschicht lateral derart überwachsen wird, dass der Graben durch die Halbleiterschicht unter Bildung eines gasgefüllten, insbesondere luftgefüllten Hohlraums vollständig abgedeckt wird, wobei während des Aufwachsens der Halbleiterschicht auf dem Substrat das Wachstum zumindest einmal unterbrochen wird und bei jeder Unterbrechung jeweils eine Zwischenschicht aufgewachsen wird, und bei dem das Bau element in der Halbleiterschicht oder in einer auf der Halbleiterschicht aufgebrachten weiteren Halbleiterschicht integriert wird.
    •
  • Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen erläutert. Dabei zeigen
  • 1 ein erstes Ausführungsbeispiel für ein erfindungsgemäßes Bauelement, anhand dessen eine erste Variante des erfindungsgemäßen Verfahrens erläutert wird,
  • 2 ein zweites Ausführungsbeispiel der Erfindung, bei dem die Substratoberfläche passiviert wird,
  • 3 ein drittes Ausführungsbeispiel der Erfindung, bei dem Zwischenschichten abgeschieden werden,
  • 4 ein viertes Ausführungsbeispiel der Erfindung mit einer Laserstruktur und
  • 5 ein fünftes Ausführungsbeispiel der Erfindung mit einer Feldeffekttransistorstruktur.
  • In den 1 bis 5 werden für identische oder vergleichbare Komponenten dieselben Bezugszeichen verwendet.
  • In der 1 erkennt man ein Siliziumsubstrat 10, dessen Substratoberfläche 20 eine (111) Orientierung aufweist. Zur Herstellung der in der 1 dargestellten Struktur wird auf die Oberfläche 20 des Siliziumsubstrats 10 zunächst eine fotolithographisch definierte Fotolackmaske in Form paralleler, in Silizium [1-10]-Richtung orientierter Streifen aufgebracht. Bei der Darstellung gemäß der 1 würden sich diese Streifen in Z-Richtung erstrecken. Die Breite dieser Streifen beträgt 2 μm und der Abstand zwischen den Streifen jeweils 3 μm. Durch Trockenätzung mit einem SF6:O2-Plasma wird die Siliziumoberfläche 20 zwischen den Fotolackstreifen bis zu einer Tiefe von T = 2 μm geätzt. Die Oberfläche 20 des Siliziumsubstrats 10 weist dann Gräben auf, die in der 1 mit dem Bezugszeichen 30 gekennzeichnet sind. Die Breite b der Gräben beträgt ca. b = 3 μm. Die zwischen den Gräben 30 befindlichen Stege 40 weisen eine Breite B = 2 μm auf.
  • Nach dem Ätzen der Gräben 30 wird das Siliziumsubstrat 10 in Aceton und Propanol gereinigt und einer Ätzung mit einem H2SO4: H2O2: H2O-Gemisch und gepufferter HF-Lösung unterzogen, wobei zwischen jedem einzelnen Schritt eine ausreichende Spülung mit deionisiertem Reinstwasser erfolgt.
  • Anschließend wird auf das so gereinigte Siliziumsubstrat 10 eine Halbleiterschicht, beispielsweise eine Galliumnitrit-Halbleiterschicht 50 abgeschieden. Als Ausgangsstoffe für die Epitaxie können alle geeigneten chemischen Verbindungen mit Gruppe-III bzw. Gruppe-V Elementen verwendet werden, die zum Abscheiden der gewünschten Galliumnitrit-Halbleiterschicht führen. Geeignet heißt in diesem Zusammenhang, dass die Verbindungen bei Raumtemperatur stabil sind, sich aber bei den für Nitrit-Epitaxie üblichen Temperaturen T > 100°C zerlegen lassen. Verwendet werden können beispielsweise Trimethylgallium, Trimethyaluminium, Ammoniak und Arsin. Für die Epitaxie kann beispielsweise eine metallorganische Gasphasen-Epitaxie (MOCVD) oder eine andere Epitaxie-Methode, wie MBE oder HVPE, verwendet werden.
  • Das Abscheiden der Galliumnitrit-Halbleiterschicht 50 erfolgt dabei derart, dass die Gräben 30 lateral überwachsen werden. Durch dieses laterale Überwachsen bildet sich auf dem nichtplanaren Siliziumsubstrat 10 eine geschlossene, planare Deckschicht, unter der sich gas-, insbesondere luftgefüllte Hohlräume 60 ausbilden. Auf die derart abgeschiedene Halbleiterschicht 50 können in üblicher, bekannter Weise elektrische, elektronische oder elektrooptische Bauelemente 70, beispielsweise im Rahmen weiterer Abscheideprozesse, angeordnet werden. Die Anordnung der Bauelemente 70 auf der Halbleiterschicht 50 erfolgt dabei derart, dass diese oberhalb der gasgefüllten Hohlräume 60 liegen. Die Anordnung der Bauelemente 70 oberhalb der Hohlräume 60 führt nämlich zu einem besonders günstigen elektrischen und/oder optischen Verhalten der Bauelemente, was weiter unten im Zusammenhang mit den Ausführungsbeispielen gemäß 4 und 5 noch näher im Detail erläutert werden wird.
  • In der 2 ist ein zweites Ausführungsbeispiel der Erfindung gezeigt. Man erkennt, dass auf dem Siliziumsubstrat 10 nach dem Ätzen der Gräben 30 zunächst eine Passivierungsschicht 100 aufgebracht wird, bevor die Galliumnitrit-Halbleiterschicht 50 ganzflächig auf dem Substrat 10 abgeschieden wird.
  • Die Bildung der Passivierungsschicht 100 wird wie folgt durchgeführt: Zunächst wird auf dem nichtplanaren Siliziumsubstrat 10 bei einer Temperatur von ca. 430°C eine ca. 2 nm dicke Aluminiumarsenit (AlAs)-Schicht abgeschieden. Anschließend erfolgt das Wachstum einer ca. 30 nm dicken AlAs-Schicht bei einer Temperatur von 825°C. Das so gebildete Aluminiumarsenit-Schichtpaket wird durch Zufuhr von Ammoniak bei einer Temperatur von ca. 960°C nitriert, so dass eine Aluminiumnitrit(AlN)-Schicht bzw. Oberfläche erhalten wird.
  • Danach wird auf der so gebildeten Aluminiumnitrit-Oberfläche eine ca. 50 nm dicke AlXGa1-XN-Schicht (x > 0) bei einer Temperatur von ca. 1150°C abgeschieden; der Reaktordruck beträgt vorzugsweise ca. 50 mbar, und die Wachstumsrate ist vorzugsweise größer als 0,3 μm/h. Das Abscheiden dieser Schicht erfolgt durch ein Zuschalten von TMAl (Trimethyl-Aluminium) und TMGa (Trimethyl-Gallium) sowie Ammoniak. Die Wachstumsrate der AlXGa1-XN-Schicht ergibt sich aus dem entsprechenden Angebot von TMAl und TMGa. Solche Schichten besitzen einen hohen Haftungsgrad an der Siliziumoberfläche 20 des Siliziumsubstrats 10, wodurch die gesamte Oberfläche, insbesondere auch die Seitenwände 105 der Gräben 30, vollständig bedeckt werden.
  • Das in dieser Weise gebildete Schichtpaket aus Aluminiumnitrit und der darauf aufgesetzten AlXGa1-xN-Schicht ist in der 2 als Passivierungsschicht 100 bezeichnet. Auf diese Passivierungsschicht 100 wird anschließend als Halbleiterschicht eine GaN-Schicht 50 durch Zufuhr von TMGa und Ammoniak bei einer Temperatur von 1125°C mit einer vertikalen Wachstumsrate von 0,5 μm/h und einem Reaktordruck von 200 mbar gewachsen. Nachdem sich die lateralen Wachstumsfronten geschlossen haben und die Gräben 30 unter Bildung der gasgefüllten Hohlräume 60 geschlossen sind, kann eine gebräuchliche Halbleiterstruktur für Transistoren, Leuchtdioden oder Laserdioden aus (In,Ga,Al)N-Schichten als Halbleiterbauelemente abgeschieden werden.
  • In der 3 ist ein drittes Ausführungsbeispiel der Erfindung dargestellt. Man erkennt, dass beim Abscheiden der Galliumnitrat-Halbleiterschicht 50 zusätzliche Zwischenschichten 110 abgeschieden werden.
  • Die Herstellung der Struktur gemäß 3 erfolgt in folgenden Schritten: Das Substrat 10 wird unter Stickstoffatmosphäre zunächst auf eine Temperatur von 720°C aufgeheizt. Der Wachstums-Start erfolgt durch Vorströmen mit TMAl für 10 Sekunden und anschließendem Zuschalten von Ammoniak mit einem Fluss von 1,5 l/min bei einem Reaktordruck von ca. 50 mbar. Die resultierende AlN-Nukleationsschicht dient gleichzeitig als Passivierungsschicht 100 und wird daher 50 nm dick gewachsen.
  • Anschließend beginnt das Wachstum der Galliumnitrit-Halbleiterschicht 50 durch Zufuhr TMGa und Ammoniak bei einer Temperatur von 125°C und einem Reaktordruck von 200 mbar sowie einer vertikalen Wachstumsrate von 0,5 μm/h. Das Wachstum der GaN-Schicht wird nach jeweils 0,5 μm – also einer Wachstumszeit von ca. 60 min vertikalen GaN-Wachstums – unterbrochen und es wird eine ca. 8 nm dicke AlN-Schicht als Zwischenschicht 110 bei einer Temperatur von 1000°C und einem Reaktordruck von 50 mbar sowie einer Wachstumsrate von 160 nm/h auf die GaN-Oberfläche gewachsen. Anschließend wird wieder eine GaN-Schicht für 60 min aufgewachsen. Diese GaN/AlN-Abscheidung wird so oft wiederholt, bis sich eine geschlossene GaN-Oberfläche 120 ergibt, auf die dann geeignete Bauelemente 70 aufgebracht bzw. abgeschieden werden können.
  • Bei dem Ausführungsbeispiel gemäß der 3 sind zwei Zwischenschichten 110 in der Halbleiterschicht 50 untergebracht. Selbstverständlich ist die Anzahl der Zwischenschichten 110 so zu wählen, dass ein möglichst versetzungsarmes Wachstum der Galliumnitrit-Halbleiterschicht 50 erreicht wird.
  • In der 4 ist ein viertes Ausführungsbeispiel der Erfindung gezeigt; bei diesem Beispiel werden auf der Galliumnitrit-Halbleiterschicht 50 optische Bauelemente in Form dreier Laser 300 aufgebracht.
  • Zur Herstellung der in der 4 dargestellten Laserstruktur wird das Siliziumsubstrat 10 zunächst mit den Gräben 30 versehen und anschließend mit der Passivierungsschicht 100 passiviert. Nachfolgend wird auf der passivierten Siliziumoberfläche 20 eine Galliumnitrit-Halbleiterschicht 50 abgeschieden, wodurch die Gräben 30 unter Bildung gasgefüllter Hohlräume 60 überwachsen werden. Während des Abscheidens der Galliumnitrit-Halbleiterschicht 50 werden jeweils Zwischenschichten 110 abgeschieden, um Kristallversetzungen beim Wachstum der Galliumnitrit-Halbleiterschicht 50 zu vermeiden. Nachdem die Gräben 30 vollständig geschlossen sind, wird auf der Galliumnitrit-Halbleiterschicht 50 zunächst eine n-dotierte Kontaktschicht 200 aufgebracht. Auf der n-dotierten Kontaktschicht 200 wird eine lichtemittierende Schicht 210 und darauf eine Wellenleitermantelschicht 220 abgeschieden. Nachfolgend wird auf die Wellenleitermantelschicht 220 eine p-dotierte Kontaktschicht 230 abgeschieden, die eine obere Elektrodenschicht der Laserstruktur bildet.
  • Die Laserstruktur gemäß 4 umfasst insgesamt drei kantenemittierende Laser 300, die das Licht jeweils parallel zur Längsrichtung der Gräben 30 bzw. parallel zur Längsrichtung der gasgefüllten Hohlräume 60 emittieren. Die optische Feldverteilung – in y-Richtung – der drei Laser 300 ist in der 4 ebenfalls schematisch dargestellt. Man erkennt, dass sich die optische Feldverteilung Φ bis in die gasgefüllten Hohlräume 60 hineinerstreckt, jedoch aufgrund des hohen Brechzahlsprungs zwischen Halbleitermaterial und Gas von dem Siliziumsubstrat 10 getrennt bleibt. Dadurch, dass die optische Feldverteilung sich nicht bis in das Siliziumsubstrat hinein erstrecken kann, wird eine zusätzliche Lichtdämpfung bzw. Wellenleiterdämpfung durch das Siliziumsubstrat 10 verhindert.
  • Zur Herstellung der Laserstruktur gemäß 4 im Einzelnen:
    Das Abscheiden der lateral überwachsenen Galliumnitrit-Halbleiterschicht 50 erfolgt entsprechend den im Zusammenhang mit den 1, 2 und 3 beschriebenen Verfahren, wobei eine Passivierung der Oberfläche 20 des Siliziumsubstrats 10 durch eine Passivierungsschicht 100 in Form einer 50 nm dicken AlN-Nukleationsschicht erfolgt. Auf dieser Passivierungsschicht 100 wird die Galliumnitrit-Halbleiterschicht 50 abgeschieden, wobei zusätzlich jeweils eine 8 nm dünne AlN-Zwischenschicht 110 genau dann abgeschieden wird, wenn jeweils 500 nm Galliumnitrit in vertikaler Richtung gewachsen worden sind. Diese Prozedur wird wiederholt, bis die resultierende Galliumnitrit-Halbleiterschicht 50 die Gräben 30 lateral vollständig abschließt und die gasgefüllten Hohlräume 60 komplett abgedeckt sind.
  • Auf die so erhaltene, defektarme Galliumnitrit-Halbleiterschicht werden anschließend die bereits erläuterten Laser 300 aufgewachsen, die die genannten Schichten 200 bis 230 umfassen. Für die Herstellung der Laserdioden 300 sind nach Abschluss der Epitaxie weitere Prozesse notwendig, die den vertikalen Stromfluss und/oder die laterale, optische Wellenführung auf den Bereich oberhalb der gasgefüllten Hohlräume 60 begrenzen – dies ist in der 4 durch schraffierte Zonen 300 angedeutet. Diese weiteren Prozesse können z. B. Ätzprozesse zur Definition eines Rippenwellenleiters umfassen oder Implantationsprozesse zur Definition entsprechender Strompfade. Wichtig ist jedoch, dass die Laser 300 sowie die ggf. mit den Lasern 300 in Verbindung stehenden optischen Wellenleiter derart ausgerichtet sind, dass sich das Licht oberhalb und ggf. innerhalb der gasgefüllten Hohl räume 60 ausbreitet, und zwar entlang der Längsrichtung der Hohlräume 60. Durch die entsprechende Anordnung der Laser 30 sowie die entsprechende Anordnung der Lichtausbreitungsrichtung ist sichergestellt, dass sich das Licht nicht innerhalb des Siliziumsubstrats 10 ausbreiten kann; dadurch, dass eine Ausbreitung des Lichts innerhalb des Siliziumsubstrats 10 vermieden wird, wird eine zusätzliche Wellenleiterdämpfung durch das Siliziumsubstrat 10 verhindert. Im Zusammenhang mit der zu vermeidenden zusätzlichen Lichtdämpfung durch das Siliziumsubstrat 10 sei insbesondere darauf hingewiesen, dass Silizium für Wellenlängen unterhalb von 1,1 μm stark absorbierend ist. Wird also bei der Struktur gemäß 4 Licht mit Wellenlängen unterhalb von 1,1 μm erzeugt und/oder durch Wellenleiter geführt, so ist es besonders wichtig, dass die optische Wellenführung von dem Siliziumsubstrat 10 räumlich getrennt bleibt; dies wird durch die entsprechende Anordnung der optischen Komponenten – wie beispielsweise Laser, Leuchtdioden und Wellenleiter – oberhalb der gasgefüllten Hohlräume 60 erreicht.
  • Ein weiterer Vorteil der Anordnung der Laser 300 oberhalb der gasgefüllten Hohlräume 60 ist außerdem darin zu sehen, dass Spiegelfacetten der Laser 300 auch durch Kristallspalten anstelle aufwendiger Ätzverfahren erzeugt werden können. Darüber hinaus wird aufgrund des relativ versetzungsarmen Aufwachsens der Galliumnitrit-Halbleiterschicht 50 ein sehr versetzungsarmes und hochwertiges Aufwachsen der Laserschichten ermöglicht, so dass die elektrischen Eigenschaften des Lasers ebenfalls sehr gut sind.
  • In der 5 ist ein fünftes Ausführungsbeispiel der Erfindung gezeigt; bei diesem fünften Ausführungsbeispiel wird eine Feldeffekttransistorstruktur 400 mit mehreren Feldeffekttransistoren 405 auf der Galliumnitrit-Halbleiterschicht 50 abgeschieden. Die Herstellung der lateral überwachsenen Halbleiternitritschicht 50 erfolgt entsprechend den Ausführungsbeispielen gemäß den 1 bis 4, wobei eine Passivierung der Oberfläche 20 des nichtplanaren Siliziumsubstrats 10 nach Deposition der Nukleationsschicht mittels einer 50 nm dicken AlN-Schicht erfolgt. Dann wird eine GaN-Schicht vertikal bis zu einer Dicke von 500 nm auf den Stegen 40 gewachsen, und anschließend wird eine 8 nm dünne AlN-Zwischenschicht 110 abgeschieden. Die nun folgende GaN-Schicht wird hauptsächlich lateral gewachsen, bis sich die GaN-Schicht schließt, so dass die GaN-Dicke über der AlN-Zwischenschicht 110 kleiner als ca. 1 μm bleibt. Auf die so erhaltende defektarme Galliumnitrit-Halbleiterschicht 50 wird eine undotierte, ca. 30 nm dicke AlGaN-Deckschicht 410 ganzflächig aufgewachsen. Die Grenzschicht zwischen der Galliumnitrit-Halbleiterschicht 50 und der AlGaN-Deckschicht 410 ist die elektrisch aktive Zone der Feldeffekttransistorstruktur 400. Die Leitfähigkeit der Feldeffekttransistorstruktur 400 wird durch Polarisationsladungen erzeugt.
  • Für die Herstellung der Transistorstruktur 400 gemäß der 5 sind nach Durchführung bzw. Abschluss der Epitaxie weitere Prozesse nötig, die den Ladungsträgerkanal der Feldeffekttransistoren 405 auf den Bereich oberhalb der gasgefüllten Hohlräume 60 begrenzen. Hierzu müssen die fotolithographischen Definitionen der Kontaktbereiche (Source-Gate-Drain) auf die entsprechenden lateral überwachsenen Bereiche bzw. die gasgefüllten Hohlräume 60 eingeschränkt werden – dies ist in der 5 durch die schraffierten Bereiche 405 angedeutet.
  • Ein wesentlicher Vorteil der Anordnung der Transistoren 405 oberhalb der gasgefüllten Hohlräume 60 besteht darin, dass durch die Gasfüllung eine elektrische Trennung zu dem Siliziumsubstrat 10 erreicht wird, so dass parasitäre Kapazitäten durch eine elektrische Ankopplung an das Siliziumsubstrat 10 vermieden werden; denn die gasgefüllten Hohlräume 60 rufen eine hohe elektrische Isolation hervor. Dadurch, dass die gasgefüllten Hohlräume 60 parasitäre Kapazitäten zu dem und in dem Siliziumsubstrat 10 vermeiden, wird beispielsweise die üblicherweise RC-begrenzte Grenzfrequenz der Transistoren 405 deutlich erhöht. Trotzdem liegen die Transistoren 405 noch nahe genug an dem als thermische Masse fungierenden Siliziumsubstrat 10, so dass thermische Verluste bzw. Abwärme der Transistoren 405 in das Substrat 10 abgeführt werden können.
  • Durch das sehr versetzungsarme Wachsen der Galliumnitrit-Schicht 50 wird im Übrigen auch erreicht, dass im Kanalbereich der Transistoren 405 relativ wenige Kristallversetzungen auftreten; eine zusätzliche Ladungsträgerstreuung durch Versetzungen wird somit ebenfalls vermieden, wodurch die transitzeitbegrenzte Grenzfrequenz der Transistoren 405 deutlich erhöht wird.
  • Da Transistoren sehr kleine Bauelemente sind, werden die Gräben 30 und damit die Hohlräume 60 vorzugsweise möglichst schmal gewählt, beispielsweise nur wenig größer als die Transistoren 405, um eine möglichst gute Wärmeabführung sicherzustellen.
    • 10
    Siliziumsubstrat
    20
    Substratoberfläche
    30
    Gräben
    40
    Stege
    50
    Galliumnitrit-Halbleiterschicht
    60
    Hohlräume
    70
    Bauelemente
    100
    Passivierungsschicht
    105
    Seitenwände
    110
    Zwischenschichten
    120
    GaN-Oberfläche
    200
    n-dotierte Kontaktschicht
    210
    lichtemittierende Schicht
    220
    Wellenleitermantelschicht
    230
    p-dotierte Kontaktschicht
    300
    Laser
    400
    Feldeffekttransistorstruktur
    405
    Feldeffekttransistoren
    410
    AlGaN-Deckschicht

Claims (66)

  1. Verfahren zum Herstellen eines elektrischen und/oder optischen Bauelements (70, 300, 405), bei dem – in ein Substrat (10) zumindest ein Graben (30) geätzt wird, – der Graben mit mindestens einer Halbleiterschicht (50) lateral derart überwachsen wird, dass der Graben durch die Halbleiterschicht unter Bildung eines gasgefüllten Hohlraums (60) vollständig abgedeckt wird und – das Bauelement in der Halbleiterschicht oder in einer auf der Halbleiterschicht aufgebrachten weiteren Halbleiterschicht integriert wird, wobei – der aktive Bereich des Bauelements oberhalb des Hohlraumes angeordnet wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Bauelement ein optoelektronisches Bauelement hergestellt wird.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass eine optisch aktive Zone des optoelektronischen Bauelements oberhalb des Hohlraumes angeordnet wird.
  4. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass als Bauelement ein optoelektronisches Bauelement mit einem Wellenleiter hergestellt wird.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Längsrichtung des Wellenleiters parallel zur Längsrichtung des Hohlraumes angeordnet wird.
  6. Verfahren nach einem der voranstehenden Ansprüche 2 bis 5, dadurch gekennzeichnet, dass als optoelektronisches Bauelement ein lichtemittierendes Element oder ein Detektorelement hergestellt wird.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass das lichtemitierende Element eine Leuchtdiode oder ein Laser ist.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass als optoelektronisches Bauelement ein kantenemittierender Laser hergestellt wird, dessen Emissionsrichtung parallel zur Längsrichtung des Hohlraumes verläuft.
  9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass das Detektorelement eine Photodiode ist.
  10. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass als Bauelement ein Transistor hergestellt wird.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass als Transistor ein Feldeffekttransistor hergestellt wird und der Kanalbereich des Transistors oberhalb des Hohlraums angeordnet wird.
  12. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass oberhalb des Hohlraumes sowohl ein Transistor als auch ein optoelektronisches Bauelement hergestellt wird und dass die beiden Bauelemente elektrisch unter Bildung einer optoelektronischen Baueinheit miteinander verbunden werden.
  13. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass als Substrat ein Silizium-Substrat verwendet wird.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Oberfläche des Substrats eine (111)-Orientierung aufweist und die Längsrichtung des Hohlraumes entlang einer (1-10)-Substratorientierung oder einer (11-2)-Substratorientierung angeordnet wird.
  15. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass als die mindestens eine Halbleiterschicht eine Nitrid-Schicht gebildet wird.
  16. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass als Halbleiterschicht eine GaN-Schicht oder eine GaN-haltige Schicht auf dem Substrat abgeschieden wird.
  17. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Ätzen des Grabens das Substrat mit einer Passivierungsschicht (100) versehen wird und die Halbleiterschicht mittelbar oder unmittelbar auf der Passivierungsschicht abgeschieden wird.
  18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass das Abscheiden der Passivierungsschicht derart erfolgt, dass alle Seitenwandbereiche (105) des geätzten Grabens vollständig mit der Passivierungsschicht abgedeckt werden.
  19. Verfahren nach einem der voranstehenden Ansprüche 17 oder 18, dadurch gekennzeichnet, dass die Passivierungsschicht als Nukleationsschicht für das Aufwachsen der Halbleiterschicht verwendet wird.
  20. Verfahren nach einem der voranstehenden Ansprüche 17 bis 19, dadurch gekennzeichnet, dass die Passivierungsschicht durch eine Umwandlung der Oberfläche des Substrates gebildet wird.
  21. Verfahren nach einem der voranstehenden Ansprüche 17 bis 21, dadurch gekennzeichnet, dass die Passivierungsschicht derart gebildet wird, dass sie elektrisch leitfähig ist.
  22. Verfahren nach einem der voranstehenden Ansprüche 17 bis 21, dadurch gekennzeichnet, dass die Passivierungsschicht durch ein Schichtpaket bestehend aus mehreren Einzel-Passivierungsschichten gebildet wird.
  23. Verfahren nach einem der voranstehenden Ansprüche 17 bis 22, dadurch gekennzeichnet, dass als Passivierungsschicht eine AlN- oder eine AlxGa1-xN-Schicht oder ein Schichtpaket mit mindestens einer AlN- und mindestens einer AlxGa1-xN-Schicht auf dem Substrat abgeschieden wird.
  24. Verfahren nach einem der voranstehenden Ansprüche 17 bis 23, dadurch gekennzeichnet, dass zur Bildung der Passivierungsschicht zunächst eine AlAs-Schicht abgeschieden wird und diese AlAs-Schicht anschließend unter Bildung einer AlN-Schicht nitriert wird.
  25. Verfahren nach einem der voranstehenden Ansprüche 23 bis 24, dadurch gekennzeichnet, dass auf der AlN-Schicht eine AlxGa1-xN-Schicht abgeschieden wird.
  26. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass während des Aufwachsens der GaN-Halbleiterschicht oder der GaN-haltigen Halbleiterschicht auf dem Substrat das Wachstum zumindest einmal unterbrochen wird und bei jeder Unterbrechung jeweils eine Zwischenschicht (110) aufgewachsen wird.
  27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, dass die Zwischenschicht derart beschaffen ist, dass sie eine kompressive Verspannung erzeugt.
  28. Verfahren nach einem der voranstehenden Ansprüche 26 oder 27, dadurch gekennzeichnet, dass als Zwischenschicht eine AlN-Schicht aufgewachsen wird.
  29. Verfahren nach einem der voranstehenden Ansprüche 26 bis 28, dadurch gekennzeichnet, dass die Dicke jeder Zwischenschicht zwischen 7 nm und 9 nm, vorzugsweise 8 nm, beträgt.
  30. Verfahren nach einem der voranstehenden Ansprüche 26 bis 29, dadurch gekennzeichnet, dass das Wachstum der Zwischenschichten bei einer Temperatur zwischen 900 und 1100 Grad Celsius, vorzugsweise bei 1000 Grad Celsius, durchgeführt wird.
  31. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass eine Mehrzahl paralleler Gräben in das Substrat geätzt wird, wobei der Abstand der Gräben kleiner als die Breite der Gräben gewählt wird.
  32. Verfahren nach Anspruch 31, dadurch gekennzeichnet, dass die Tiefe der Gräben mindestens 1 μm, vorzugsweise 2–4 μm beträgt.
  33. Verfahren nach einem der voranstehenden Ansprüche 31 oder 32, dadurch gekennzeichnet, dass die Breite der Gräben mindestens 2 μm, vorzugsweise 5 μm bis 10 μm, beträgt.
  34. Verfahren nach einem der voranstehenden Ansprüche 31 bis 33, dadurch gekennzeichnet, dass die Breite zwischen jeweils zwei benachbarten Gräben befindlicher Stege (40) maximal 2 μm beträgt und vorzugsweise kleiner als 1 μm ist.
  35. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass der Hohlraum (60) luftgefüllt ist.
  36. Verfahren nach einem der voranstehenden Ansprüche 13 bis 35, dadurch gekennzeichnet, dass die Nitrid-Schicht auf Basis eines oder mehrerer Elemente der Gruppe III des Periodensystems gebildet wird.
  37. Elektrisches und/oder optisches Bauelements, mit – einem Substrat (10) mit zumindest einem Graben (30), – wobei der Graben mit mindestens einer Halbleiterschicht lateral derart überwachsen ist, dass er von der Halbleiterschicht unter Bildung eines gasgefüllten Hohlraums (60) vollständig abgedeckt ist, – wobei der aktive Bereich des Bauelements in der Halbleiterschicht oder in einer auf der Halbleiterschicht aufgebrachten weiteren Halbleiterschicht integriert ist und – wobei der aktive Bereich des Bauelements oberhalb des Hohlraumes (60) angeordnet ist.
  38. Bauelement nach Anspruch 37, dadurch gekennzeichnet, dass das Bauelement ein optoelektronisches Bauelement ist.
  39. Bauelement nach einem der voranstehenden Ansprüche 37 bis 38, dadurch gekennzeichnet, dass das Bauelement einen Wellenleiter aufweist.
  40. Bauelement nach Anspruch 39, dadurch gekennzeichnet, dass die Längsrichtung des Wellenleiters parallel zur Längsrichtung des Hohlraumes angeordnet ist.
  41. Bauelement nach einem der voranstehenden Ansprüche 37 bis 40, dadurch gekennzeichnet, dass das Bauelement ein lichtemittierendes Element oder ein Detektorelement ist.
  42. Bauelement nach Anspruch 41, dadurch gekennzeichnet, dass das lichtemitierende Element eine Leuchtdiode oder ein Laser ist.
  43. Bauelement nach Anspruch 42, dadurch gekennzeichnet, dass das Bauelement ein kantenemittierender Laser ist, dessen Emissionsrichtung parallel zur Längsrichtung des Hohlraumes verläuft.
  44. Bauelement nach Anspruch 41, dadurch gekennzeichnet, dass das Detektorelement eine Photodiode ist.
  45. Bauelement nach einem der voranstehenden Ansprüche 37 bis 41, dadurch gekennzeichnet, dass das Bauelement ein Transistor ist.
  46. Bauelement nach Anspruch 45, dadurch gekennzeichnet, dass der Transistor ein Feldeffekttransistor ist und der Kanalbereich des Transistors oberhalb des Hohlraums angeordnet ist.
  47. Bauelement nach einem der voranstehenden Ansprüche 37 bis 46, dadurch gekennzeichnet, dass oberhalb des Hohlraumes sowohl ein Transistor als auch ein optoelektronisches Bauelement angeordnet ist und dass diese beiden Bauelemente elektrisch unter Bildung einer optoelektronischen Baueinheit miteinander verbunden sind.
  48. Bauelement nach einem der voranstehenden Ansprüche 37–47, dadurch gekennzeichnet, dass der Hohlraum (60) luftgefüllt ist.
  49. Verfahren zum Herstellen eines Bauelements, bei dem – in ein Substrat zumindest ein Graben geätzt wird, – nach dem Ätzen des Grabens das Substrat mit einer Passivierungsschicht versehen wird, wobei das Ab scheiden der Passivierungsschicht derart erfolgt, dass alle Seitenwandbereiche des geätzten Grabens vollständig mit der Passivierungsschicht abgedeckt werden, – mindestens eine Halbleiterschicht mittelbar oder unmittelbar auf der Passivierungsschicht abgeschieden wird, wobei der Graben mit der Halbleiterschicht lateral derart überwachsen wird, dass er durch die Halbleiterschicht unter Bildung eines gasgefüllten Hohlraums vollständig abgedeckt wird und – das Bauelement in der Halbleiterschicht oder in einer auf der Halbleiterschicht aufgebrachten weiteren Halbleiterschicht integriert wird.
  50. Verfahren nach Anspruch 49, dadurch gekennzeichnet, dass die Passivierungsschicht eine Nukleationsschicht für das Aufwachsen der Halbleiterschicht bildet.
  51. Verfahren nach einem der voranstehenden Ansprüche 49 oder 50, dadurch gekennzeichnet, dass die Passivierungsschicht durch eine Umwandlung der Oberfläche des Substrates gebildet wird.
  52. Verfahren nach einem der voranstehenden Ansprüche 49 bis 51, dadurch gekennzeichnet, dass die Passivierungsschicht derart gebildet wird, dass sie elektrisch leitfähig ist.
  53. Verfahren nach einem der voranstehenden Ansprüche 49 bis 52, dadurch gekennzeichnet, dass die Passivierungsschicht durch ein Schichtpaket bestehend aus mehreren Einzel-Passivierungsschichten gebildet wird.
  54. Verfahren nach einem der voranstehenden Ansprüche 49 bis 53, dadurch gekennzeichnet, dass als Passivierungsschicht eine AlN oder eine AlxGa1-xN-Schicht oder ein Schichtpaket mit mindestens einer AlN und mindestens einer AlxGa1-xN-Schicht auf dem Substrat abgeschieden wird.
  55. Verfahren nach Anspruch 54, dadurch gekennzeichnet, dass zur Bildung der Passivierungsschicht zunächst eine AlAs-Schicht abgeschieden wird und diese AlAs-Schicht anschließend unter Bildung einer AlN-Schicht nitriert wird.
  56. Verfahren nach einem der voranstehenden Ansprüche 54 oder 55, dadurch gekennzeichnet, dass auf die AlN-Schicht eine AlxGa1-xN-Schicht abgeschieden wird.
  57. Verfahren nach einem der voranstehenden Ansprüche 49 bis 56, dadurch gekennzeichnet, dass der Hohlraum (60) luftgefüllt ist.
  58. Verfahren zum Herstellen eines Bauelements, bei dem – in ein Substrat zumindest ein Graben geätzt wird und – der Graben mit mindestens einer GaN-Halbleiterschicht oder einer GaN-haltigen Halbleiterschicht lateral derart überwachsen wird, dass der Graben durch die Halbleiterschicht unter Bildung eines gasgefüllten Hohlraums vollständig abgedeckt wird, – wobei während des Aufwachsens der Halbleiterschicht auf dem Substrat das Wachstum zumindest einmal unterbrochen wird und bei jeder Unterbrechung jeweils eine Zwischenschicht aufgewachsen wird und – das Bauelement in der Halbleiterschicht oder in einer auf der Halbleiterschicht aufgebrachten weiteren Halbleiterschicht integriert wird.
  59. Verfahren Anspruch 58, dadurch gekennzeichnet, dass die Zwischenschicht derart beschaffen ist, dass sie eine kompressive Verspannung erzeugt.
  60. Verfahren nach einem der voranstehenden Ansprüche 58 oder 59, dadurch gekennzeichnet, dass als Zwischenschicht eine AlN-Schicht aufgewachsen wird.
  61. Verfahren nach einem der voranstehenden Ansprüche 58 bis 60, dadurch gekennzeichnet, dass die Dicke jeder Zwischenschicht zwischen 7 nm und 9 nm, vorzugsweise 8 nm beträgt.
  62. Verfahren nach einem der voranstehenden Ansprüche 58 bis 61, dadurch gekennzeichnet, dass das Wachstum der Zwischenschichten bei einer Temperatur zwischen 900 und 1100 Grad Celsius, vorzugsweise bei 1000 Grad Celsius durchgeführt wird.
  63. Verfahren nach einem der voranstehenden Ansprüche 58 bis 62, dadurch gekennzeichnet, dass der Hohlraum (60) luftgefüllt ist.
  64. Verfahren nach einem der voranstehenden Ansprüche 1 bis 36 oder 49 bis 63, dadurch gekennzeichnet, dass die Gräben (30) derart angeordnet werden, dass die zwischen den Gräben stehen bleibenden Stege (40) eine Säulenstruktur bilden.
  65. Verfahren nach Anspruch 64, dadurch gekennzeichnet, dass die Säulenstruktur ein hexagonales Gitter bildet.
  66. Verfahren nach einem der voranstehenden Ansprüche 1 bis 36 oder 49 bis 65, dadurch gekennzeichnet, dass das Substrat aus SOI-Material besteht und der Graben bzw. die Gräben (30) bis zur vergrabenen Isolationsschicht geätzt werden.
DE102005010821A 2005-03-07 2005-03-07 Verfahren zum Herstellen eines Bauelements Expired - Fee Related DE102005010821B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102005010821A DE102005010821B4 (de) 2005-03-07 2005-03-07 Verfahren zum Herstellen eines Bauelements
EP06722565A EP1856720A2 (de) 2005-03-07 2006-03-01 Verfahren zum herstellen eines bauelements
PCT/DE2006/000399 WO2006094487A2 (de) 2005-03-07 2006-03-01 Verfahren zum herstellen eines bauelements
US11/851,909 US20080048196A1 (en) 2005-03-07 2007-09-07 Component and Process for Manufacturing the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005010821A DE102005010821B4 (de) 2005-03-07 2005-03-07 Verfahren zum Herstellen eines Bauelements

Publications (2)

Publication Number Publication Date
DE102005010821A1 DE102005010821A1 (de) 2006-09-14
DE102005010821B4 true DE102005010821B4 (de) 2007-01-25

Family

ID=36914654

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005010821A Expired - Fee Related DE102005010821B4 (de) 2005-03-07 2005-03-07 Verfahren zum Herstellen eines Bauelements

Country Status (4)

Country Link
US (1) US20080048196A1 (de)
EP (1) EP1856720A2 (de)
DE (1) DE102005010821B4 (de)
WO (1) WO2006094487A2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7557002B2 (en) 2006-08-18 2009-07-07 Micron Technology, Inc. Methods of forming transistor devices
US7989322B2 (en) 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
FR2976120A1 (fr) 2011-06-01 2012-12-07 St Microelectronics Sa Procede de fabrication d'un circuit integre comprenant au moins un guide d'ondes coplanaire
GB201112327D0 (en) 2011-07-18 2011-08-31 Epigan Nv Method for growing III-V epitaxial layers
CN103117294B (zh) 2013-02-07 2015-11-25 苏州晶湛半导体有限公司 氮化物高压器件及其制造方法
US9048091B2 (en) * 2013-03-25 2015-06-02 Infineon Technologies Austria Ag Method and substrate for thick III-N epitaxy
US9018754B2 (en) 2013-09-30 2015-04-28 International Business Machines Corporation Heat dissipative electrical isolation/insulation structure for semiconductor devices and method of making
JP2016100471A (ja) * 2014-11-21 2016-05-30 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
US9793389B1 (en) * 2016-06-15 2017-10-17 Taiwan Semiconductor Manufacturing Company Limited Apparatus and method of fabrication for GaN/Si transistors isolation
DE102017108435A1 (de) * 2017-04-20 2018-10-25 Osram Opto Semiconductors Gmbh Halbleiterlaserdiode und Verfahren zur Herstellung einer Halbleiterlaserdiode
US11749790B2 (en) * 2017-12-20 2023-09-05 Lumileds Llc Segmented LED with embedded transistors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389571A (en) * 1991-12-18 1995-02-14 Hiroshi Amano Method of fabricating a gallium nitride based semiconductor device with an aluminum and nitrogen containing intermediate layer
WO2003062133A2 (en) * 2002-01-18 2003-07-31 Avery Dennison Corporation Covered microchamber structures
US20040124446A1 (en) * 2002-12-28 2004-07-01 Borger Wilmer F. PECVD air gap integration
US20040232496A1 (en) * 2003-05-21 2004-11-25 Jian Chen Use of voids between elements in semiconductor structures for isolation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1104031B1 (de) * 1999-11-15 2012-04-11 Panasonic Corporation Nitrid-Halbleiterlaserdiode und deren Herstellungsverfahren
DE10041285A1 (de) * 2000-08-22 2002-03-07 Univ Berlin Tech Verfahren zur Epitaxie von (Indium, Aluminium, Gallium)-nitrid-Schichten auf Fremdsubstraten
KR100344103B1 (ko) * 2000-09-04 2002-07-24 에피밸리 주식회사 질화갈륨계 결정 보호막을 형성한 반도체 소자 및 그 제조방법
US7052979B2 (en) * 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
EP1970969B1 (de) * 2002-05-15 2010-02-24 Panasonic Corporation Lichtemittierendes Halbleiterelement
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
WO2004064212A1 (ja) * 2003-01-14 2004-07-29 Matsushita Electric Industrial Co. Ltd. 窒化物半導体素子及びその製造方法、並びに窒化物半導体基板の製造方法
US20060017064A1 (en) * 2004-07-26 2006-01-26 Saxler Adam W Nitride-based transistors having laterally grown active region and methods of fabricating same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389571A (en) * 1991-12-18 1995-02-14 Hiroshi Amano Method of fabricating a gallium nitride based semiconductor device with an aluminum and nitrogen containing intermediate layer
WO2003062133A2 (en) * 2002-01-18 2003-07-31 Avery Dennison Corporation Covered microchamber structures
US20040124446A1 (en) * 2002-12-28 2004-07-01 Borger Wilmer F. PECVD air gap integration
US20040232496A1 (en) * 2003-05-21 2004-11-25 Jian Chen Use of voids between elements in semiconductor structures for isolation

Also Published As

Publication number Publication date
WO2006094487A3 (de) 2006-12-28
WO2006094487A2 (de) 2006-09-14
DE102005010821A1 (de) 2006-09-14
EP1856720A2 (de) 2007-11-21
US20080048196A1 (en) 2008-02-28

Similar Documents

Publication Publication Date Title
DE102005010821B4 (de) Verfahren zum Herstellen eines Bauelements
DE69633203T2 (de) Halbleiterlaservorrichtungen
DE60311095T2 (de) Mehrstrahliger halbleiterlaser
DE69918643T2 (de) GaN Film mit reduzierter Verspannungsdichte und Herstellungsverfahren
DE60017637T2 (de) Verfahren zum Trennen einer epitaktischen Schicht von einem Substrat und ihre Übertragung auf ein anderes Substrat
DE112006001847B4 (de) Ausrichtung von Laserdioden auf fehlgeschnittenen Substraten
DE112013004345B4 (de) Halbleiter-Einheit und Verfahren zu deren Herstellung
DE102005005635A1 (de) Strahlungsemittierendes optoelektronisches Bauelement mit einer Quantentopfstruktur und Verfahren zu dessen Herstellung
DE60025407T2 (de) Struktur und Herstellungsverfahren einer Nitrid-Laserdiode mit asymmetrischem Wellenleiter
DE102012217640B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2014173820A1 (de) Lichtemitierende anordnung mit einer halbleiterschichtenfolge mit einer aktiven zone auf einer säulenartigen struktur
EP0903792A2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterkörpern
DE102017109809A1 (de) Verfahren zur Herstellung eines Halbleiterchips und Halbleiterchip
DE102011012925A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2014019752A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE112014002691T5 (de) Anregungsbereich, der Nanopunkte (auch als "Quantenpunkte" bezeichnet) in einem Matrixkristall umfasst, der auf Si-Substrat gezüchtet wurde und aus AlyInxGa1-y-xN-Kristall (y ≧ 0, x > 0) mit Zinkblendestruktur (auch als "kubisch" bezeichnet) besteht, und lichtemittierende Vorrichtung (LED und LD), die unter Verwendung desselben erhalten wurde
DE19838810B4 (de) Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips
DE19650802B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102011077542B4 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
DE102013106774A1 (de) Verfahren zur Herstellung einer Halbleiter-LED
EP2245657B1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
DE10218498B4 (de) Verfahren zur Herstellung einer Halbleiterschicht und elektronisches Bauelement
DE10327612B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips
DE19819259A1 (de) Verfahren zur epitaktischen Herstellung von Halbleiter-Wachstumsinseln
EP3365922B1 (de) Quantenpunkt-basierter lichtemitter, insbesondere zur einzelphotonenemission, und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: AZZURRO SEMICONDUCTORS AG, 39106 MAGDEBURG, DE

R082 Change of representative

Representative=s name: EISENFUEHR SPEISER PATENTANWAELTE RECHTSANWAEL, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee