DE102005011429A1 - Drahtbondverfahren und Halbleiterbauelement - Google Patents
Drahtbondverfahren und Halbleiterbauelement Download PDFInfo
- Publication number
- DE102005011429A1 DE102005011429A1 DE102005011429A DE102005011429A DE102005011429A1 DE 102005011429 A1 DE102005011429 A1 DE 102005011429A1 DE 102005011429 A DE102005011429 A DE 102005011429A DE 102005011429 A DE102005011429 A DE 102005011429A DE 102005011429 A1 DE102005011429 A1 DE 102005011429A1
- Authority
- DE
- Germany
- Prior art keywords
- conductor
- wire
- ball
- bonding
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
- B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
- B23K20/004—Wire welding
- B23K20/005—Capillary welding
- B23K20/007—Ball bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
- H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
- H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
- H01L2224/48992—Reinforcing structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
- H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/48997—Reinforcing structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4941—Connecting portions the connecting portions being stacked
- H01L2224/49425—Wedge bonds
- H01L2224/49427—Wedge bonds outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/85951—Forming additional members, e.g. for reinforcing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01052—Tellurium [Te]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
Ein Drahtbondverfahren zum Bonden einer Mehrzahl von Leitungsdrähten (6), um erste Leiter (4, 5, 6) und zweite Leiter (4, 5, 6) zu verbinden, weist die nachstehenden Schritte auf: 1) Bonden einer ersten leitenden Kugel (8) auf einen ersten ersten Leiter (4 oder 5), 2) Bonden eines ersten Leitungsdrahts (6) auf die erste leitende Kugel (8), wobei der erste Leitungsdraht (6) mit einem ersten zweiten Leiter (5 oder 4) verbunden ist, 3) Bonden einer zweiten leitenden Kugel (8) auf einen zweiten ersten Leiter (6 oder (4 oder 5)), 4) Bonden eines zweiten Leitungsdrahts (6) auf die zweite leitende Kugel (8), wobei der zweite Leitungsdraht (6) mit einem zweiten zweiten Leiter ((4 oder 5) oder 6) verbunden ist. Hierbei ist der zweite erste Leiter (6 oder (4 oder 5)) oder der zweite zweite Leiter ((4 oder 5) oder 6) der erste Leitungsdraht (6), der auf die erste leitende Kugel (8) gebondet ist.
Description
- Die vorliegende Erfindung betrifft ein Drahtbondverfahren und ein durch ein derartiges Verfahren hergestelltes Halbleiterbauelement.
- Ein herkömmliches Halbleiter-Leistungsbauelement, wie beispielsweise ein LDMOS (Laterally Diffused Metal-Oxide Semiconductor) weist zum Führen eines hohen Stroms eine Mehrzahl von Chipelektroden auf einem Halbleiterchip auf. Das Leistungsbauelement weist ebenso ein Verbindungselement auf, das groß genug ist, um darauf eine Mehrzahl von Golddrähten (nachstehend als Au-Drähte bezeichnet) anzuschließen. Die Au-Drähte dienen dazu, die Chipelektroden und das Verbindungselement unter Anwendung eines Drahtbondverfahrens zu verbinden. Hierbei werden, wie in der JP 10-229100 A offenbart, eine Mehrzahl von Au-Drähten (beispielsweise drei Au-Drähte) derart durch das Drahtbondverfahren gebondet, dass die gleiche Anzahl von Chipelektroden (beispielsweise drei Elektroden) und das Verbindungselement verbunden werden.
- Um einen hohen Strom führen zu können, benötigen die Leistungsbauelemente eine Mehrzahl von Chipelektroden auf dem Halbleiterchip. Dies führt dazu, dass der Halbleiterchip und das Halbleiterbauelement entsprechend große Abmessungen aufweisen müssen.
- Es ist eine Aufgabe der vorliegenden Erfindung, ein Drahtbondverfahren und ein durch ein derartiges Verfahren hergestelltes Halbleiterbauelement bereitzustellen, das einen Halbleiterchip mit einer geringen Anzahl von Chipelektroden aufweist, um die Abmessungen von diesem zu verringern.
- Um die obige Aufgabe zu lösen, weist das Drahtbondverfahren zum Bonden einer Mehrzahl von Leitungsdrähten, um erste Leiter und zweite Leiter zu verbinden, die nachstehenden Schritte auf. 1) Bonden einer ersten leitenden Kugel auf einen ersten ersten Leiter. 2) Bonden eines ersten Leitungsdrahts auf die erste leitende Kugel, wobei der erste Leitungsdraht mit einem ersten zweiten Leiter verbunden ist. 3) Bonden einer zweiten leitenden Kugel auf einen zweiten ersten Leiter. 4) Bonden eines zweiten Leitungsdrahts auf die zweite leitende Kugel, wobei der zweite Leitungsdraht mit einem zweiten zweiten Leiter verbunden ist. Hierbei ist der zweite erste Leiter oder der zweite zweite Leiter der erste Leitungsdraht, der auf die erste leitende Kugel gebondet ist.
- Die vorliegende Erfindung wird nachstehend anhand von Ausführungsformen unter Bezugnahme auf die beiliegende Zeichnung näher erläutert. In der Zeichnung zeigt:
-
1 eine Seitenansicht eines Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß einer ersten Ausführungsform (2 bis8 ) der vorliegenden Erfindung hergestellt wurde; -
2 eine vertikale Schnittansicht eines ersten Prozesses zum Kugelbonden eines Au-Drahts, um einen Bondhügel auf einer Anschlussfläche (nachstehend als Pad bezeichnet) zu bilden; -
3 eine vertikale Schnittansicht eines zweiten Prozesses zum Bilden des Bondhügels auf der Elektrode; -
4 eine vertikale Schnittansicht, die den Bondhügel auf der Elektrode nach dem Kugelbonden zeigt; -
5 eine vertikale Schnittansicht eines Prozesses zum Kugelbonden eines ersten Au-Drahts auf einen Padabschnitt und Keilbonden des ersten Au-Drahts auf den Bondhügel; -
6 eine vertikale Schnittsansicht, die den ersten Au-Draht auf dem Bondhügel nach dem Keilbonden zeigt; -
7A eine vertikale Schnittansicht eines ersten Prozesses zum Kugelbonden eines Au-Drahts, um einen weiteren Bondhügel auf dem Bondhügel zu bilden, auf dem zuvor der erste Au-Draht keilgebondet wurde; -
7B eine vertikale Schnittansicht eines zweiten Prozesses zum Bilden des weiteren Bondhügels auf dem Bondhügel; -
7C eine vertikale Schnittansicht, die den weiteren Bondhügel auf dem Bondhügel nach dem Kugelbonden zeigt; -
8 eine vertikale Schnittansicht eines Prozesses zum Kugelbonden eines zweiten Au-Drahts auf einen Padabschnitt und Keilbonden des zweiten Au-Drahts auf den weiteren Bondhügel, auf den zuvor der Au-Draht kugelgebondet wurde; -
9 eine Seitenansicht eines Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß einer zweiten Ausführungsform der vorliegenden Erfindung hergestellt wurde; -
10 eine Seitenansicht eines Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß einer dritten Ausführungsform der vorliegenden Erfindung hergestellt wurde; -
11 eine Seitenansicht eines Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß einer vierten Ausführungsform der vorliegenden Erfindung hergestellt wurde; -
12 eine Seitenansicht eines Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß einer fünften Ausführungsform der vorliegenden Erfindung hergestellt wurde; -
13 eine Seitenansicht eines Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß einer sechsten Ausführungsform der vorliegenden Erfindung hergestellt wurde; und -
14 eine Seitenansicht eines Halbleiterbauelements, das durch ein Herstellungsverfahren gemäß einer siebten Ausführungsform der vorliegenden Erfindung hergestellt wurde. - Nachstehend wird eine erste, die vorliegende Erfindung auf ein Leistungsbauelement anwendende Ausführungsform unter Bezugnahme auf die
1 bis8 beschrieben. - Wie in
1 gezeigt, weist ein Halbleiterbauelement1 dieser Ausführungsform allgemein eine Insel2 zur Befestigung eines Chips, einen auf der Insel2 angeordneten Halbleiterchip3 und ein Verbindungselement4 auf. Der Halbleiterchip3 kann ein IGBT (Bipolartransistor mit integriertem Gate) oder ein Leistungs-MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) sein. Die drei Au-Drähte6 dienen dazu, eine auf dem Halbleiterchip3 vorgesehene Chipelektrode (Pad)5 und das Verbindungselement4 unter Anwendung eines Bonddrahtverfahrens zu verbinden. - Unter Bezugnahme auf die
2 bis8 wird nachstehend der Prozess beschrieben, bei dem die Au-Drähte6 zwischen dem Verbindungselement4 und der Chipelektrode5 drahtgebondet werden. - Wie in
4 gezeigt, wird zunächst ein Bondhügel7 auf der Chipelektrode5 gebildet, indem der Au-Draht6 kugelgebondet wird. Dieser Kugelbondprozess ist in den2 und3 gezeigt. Wie in2 gezeigt, bildet ein Kapillarröhrchen9 zum Zuführen des Au-Drahts6 an seiner Spitze (unteres Ende) eine Au-Kugel8 und führt diese auf die Chipelektrode5 . Anschließend befestigt das Kapillarröhrchen9 die Au-Kugel8 , wie in3 gezeigt, auf der Chipelektrode5 , wobei sie diese plastisch zu dem Bondhügel7 verformt, indem sie einen Druck und eine Ultraschallwelle auf die Au-Kugel8 aufbringt. Das Kapillarröhrchen9 weist an seiner Spitze (Kopfteil) eine konische Vertiefung auf, so dass der Bondhügel7 in einer annähernd konischen Form ausgebildet wird. Das Kapillarröhrchen9 zieht und trennt den Au-Draht6 derart von dem Bondhügel7 , dass ein Zustand gemäß der4 erzielt wird. - In dem obigen Prozess zum Trennen des Au-Drahts wird die Spitze des Kapillarröhrchens
9 vorzugsweise eine vorbestimmte Höhe angehoben und anschließend seitlich und ein wenig näher zu der Chipelektrode5 bewegt. Der Bondhügel7 wird gemäß dem obigen Prozess auf der Chipelektrode5 des Halbleiterchips3 gebildet. - Anschließend wird, wie auf der linken Seite der
5 gezeigt und gleich dem in den2 und3 gezeigten Kugelbondprozess, eine weitere Au-Kugel8 an der Spitze des Au-Drahts6 von dem Kapillarröhrchen9 auf das Verbindungselement4 kugelgebondet. Darauf folgend wird die Spitze des Kapillarröhrchens9 , ohne den Au-Draht6 zu trennen, derart angehoben und seitlich bewegt, dass sie sich, wie in5 gezeigt, allgemein oberhalb und leicht über die Chipelektrode5 des Halbleiterchips3 hinaus befindet. Das Kapillarröhrchen9 befestigt den Au-Draht6 an einem oberen Teil des Bondhügels7 , der eine annähernd konische Form aufweist, indem er den Au-Draht6 , wie in6 gezeigt, keilbondet (stitch-bonding bzw. wetch-bonding). Das Kapillarröhrchen9 zieht und trennt den Au-Draht6 derart, dass das Ende des Au-Drahts6 keilförmig ausgebildet ist, um so, wie in6 gezeigt, einen keilgebondeten Anteil10 vorzusehen. - Anschließend wird, wie in den
7A bis7C gezeigt, ein weiterer Bondhügel7 befestigt, indem der Au-Draht6 auf den Bondhügel7 kugelgebondet wird, auf den zuvor bereits gemäß obiger Beschreibung der Au-Draht6 keilgebondet wurde. Wie in7A gezeigt, bildet das Kapillarröhrchen9 zum Zuführen des Au-Drahts6 an seiner Spitze eine Au-Kugel8 und führt diese auf den keilgebondeten Anteil10 . Anschließend befestigt das Kapillarröhrchen9 , wie in7B gezeigt, die Au-Kugel8 auf dem keilgebondeten Anteil10 , indem sie diese gleich dem in den2 und3 gezeigten Kugelbondprozess plastisch in einen Bondhügel7 verformt, der eine annähernd konische Form aufweist. Gleichzeitig verformt das Kapillarröhrchen9 einen unteren Anteil des Bondhügels7 zu einer Form, die unter dem keilgebondeten Anteil10 in Eingriff mit dem Bondhügel7 ist. Hierbei sind die zwei Bondhügel7 annähernd auf einer Linie angeordnet, die senkrecht zu einer Oberfläche der Chipelektrode5 verläuft. Das Kapillaröhrchen9 zieht und trennt den Au-Draht6 von dem Bondhügel7 , um, wie in7C gezeigt, gestapelte bzw. geschichtete Bondhügel7 zu bilden. Hierbei wird die Spitze des Kapillarröhrchens9 eine vorbestimmte Höhe an gehoben und anschließend seitlich und ein wenig näher zu dem keilgebondeten Anteil10 bewegt. - Wie in
8 gezeigt, bondet das Kapillarröhrchen9 ferner einen zweiten Au-Draht6 zwischen dem Verbindungselement4 und den gestapelten Bondhügeln7 aus den Au-Kugeln8 . Das Kapillarröhrchen9 befestigt die Spitze des Au-Drahts6 an einem Abschnitt des Verbindungselements4 derart, dass sie an ihrer Spitze mit dem Au-Draht6 eine Au-Kugel8 bildet und diese auf den Abschnitt drückt. Anschließend wird das Kapillarröhrchen9 angehoben und derart seitlich bewegt, dass es sich allgemein oberhalb und leicht über den Bondhügelstapel hinaus befindet. Darauf folgend wird das Kapillarröhrchen9 derart gedrückt, dass der Au-Draht6 durch Keilbonden auf dem gestapelten Bondhügel befestigt wird. Anschließend wird das Kapillarröhrchen9 angehoben, um den Au-Draht6 von dem keilgebondeten Anteil zu trennen. - Um einen Zustand gemäß der
1 zu erzielen, bondet das Kapillarröhrchen9 ferner einen dritten Au-Draht6 zwischen dem Verbindungselement4 und den gestapelten Bondhügeln aus den Au-Kugeln8 . Dabei bildet das Kapillarröhrchen9 die Au-Kugel8 und drückt diese auf die gestapelten Bondhügel aus den Au-Kugeln8 gleich dem in den7A bis7C gezeigten Bondprozess. Anschließend bondet das Kapillarröhrchen9 gleich dem in der8 gezeigten Keilbondprozess den Au-Draht6 zwischen einem Abschnitt des Verbindungselements4 und den gestapelten Bondhügeln aus den Au-Kugeln8 . Gemäß obiger Beschreibung bondet das Kapillarröhrchen9 drei Au-Drähte6 zwischen dem Verbindungselement4 und der Chipelektrode5 auf dem Halbleiterchip3 . - Gemäß der ersten Ausführungsform ist es möglich, die Anzahl von Chipelektroden
5 auf dem Halbleiterchip3 zu verringern, indem drei Au-Kugeln8 gestapelt werden, um die gleiche Anzahl von Au-Drähten6 auf einer Chipelektrode5 zu befestigen. Dies dient dazu, die Abmessungen des Halbleiterchips3 und des den Halbleiterchip3 umgebenden Halbleiterbauelements zu verkleinern bzw. diese auf einer kleinen Fläche herzustellen. - Die erste Ausführungsform ermöglicht es ferner, problemlos mehr als drei Au-Drähte
6 auf einer Chipelektrode5 des Halbleiterchips3 zu befestigen, indem abwechselnd der Prozess des Kugelbondens der Au-Kugel8 auf einer weiteren Au-Kugel8 , auf welcher der Au-Draht keilgebondet wurde, und der Prozess des Keilbondens des Au-Drahts6 , dessen Spitze auf dem Verbindungselement4 kugelgebondet wird, wiederholt wird. Dieser Aufbau dient dazu, die Anzahl von Elektroden5 auf dem Halbleiterchip3 zu verringern und den Halbleiterchip mit kleineren Abmessungen herzustellen. - In der ersten Ausführungsform sind die drei Bondhügel
7 auf der Chipelektrode5 , die derart verformt sind, dass sie in Eingriff miteinander und annähernd auf einer senkrecht zu der Oberfläche der Chipelektrode5 verlaufenden Linie angeordnet sind, ferner fest miteinander verbunden, so dass sie durch eine äußere Krafteinwirkung, wie beispielsweise einen Stoß, nicht voneinander getrennt werden können. - In der ersten Ausführungsform sind die drei Au-Drähte
6 derart gebondet, dass sie das Verbindungselement4 und die Chipelektrode5 verbinden, wobei die vorliegende Erfindung nicht auf die Anzahl von drei Bonddrähten begrenzt ist. Durch das gleiche Verfahren können zwei oder mehr als drei Au-Drähte4 das Verbindungselement4 und die Chipelektrode5 verbinden. -
9 zeigt eine zweite Ausführungsform der vorliegenden Erfindung. In der zweiten Ausführungsform sind drei Au-Kugeln8 , auf denen jeweils ein Au-Draht6 keilgebondet ist, auf dem Verbindungselement4 gestapelt. Das Stapeln der drei Au-Kugeln8 auf dem Verbindungselement4 und das Keilbonden eines jeweiligen Au-Drahts6 auf jeder der Au-Kugeln8 wird im Wesentlichen gleich der ersten Ausführungsform durchgeführt. Die anderen Enden der drei Au-Drähte6 sind auf drei Chipelektroden5 kugelgebondet, die Seite an Seite auf einer Ebene des Halbleiterchips3 vorgesehen sind. - Die zweite Ausführungsform weist die folgenden Schritte auf: Stapeln der ersten bondhügelgeformten Au-Kugel
8 auf dem Verbindungselement4 ; und Keilbonden des ersten Au-Drahts6 , dessen anderes Ende auf der ersten Chipelektrode5 auf dem Halbleiterchip3 kugelgebondet ist, auf der auf dem Verbindungselement4 gestapelten Au-Kugel8 . Der obige Stapelungsprozess und der Verbindungsprozess werden für den zweiten und den dritten Satz abwechselnd wiederholt. - Die zweite Ausführungsform weist mit Ausnahme des vorstehend beschriebenen Teils den gleichen Aufbau wie die erste Ausführungsform auf.
- Indem die drei Au-Drähte auf einem Abschnitt des Verbindungselements
4 befestigt bzw. gestapelt werden, ist es gemäß der zweiten Ausführungsform möglich, das Verbindungselement4 auf einer kleinen Fläche bzw. mit kleinen Abmessungen herzustellen. -
10 zeigt eine dritte Ausführungsform der vorliegenden Erfindung, bei der ein unterer, ein mittlerer und ein oberer Halbleiterchip11 ,12 ,13 auf einer Insel2 gestapelt sind. Ein erster Au-Draht6 verbindet ein Ver bindungselement4 und eine Au-Kugel8 , die auf eine Chipelektrode5 auf den unteren Halbleiterchip11 kugelgebondet ist. Ein zweiter Au-Draht6 verbindet das Verbindungselement4 und eine Au-Kugel8 , die auf eine Chipelektrode5 auf den mittleren Halbleiterchip12 kugelgebondet ist. Ein dritter Au-Draht6 verbindet das Verbindungselement4 und eine Au-Kugel8 , die auf eine Chipelektrode5 auf den oberen Halbleiterchip13 kugelgebondet ist. - Die dritte Ausführungsform, die mit Ausnahme des vorstehend beschriebenen Teils den Aufbau der zweiten Ausführungsform aufweist, bringt Vorteile hervor, die denen der zweiten Ausführungsform entsprechen. In der dritten Ausführungsform sind drei Halbleiterchips
11 ,12 und13 auf der Insel2 gestapelt, wobei die Anzahl der gestapelten Halbleiterchips nicht auf drei begrenzt ist. Durch das gleiche Verfahren können zwei oder mehr als drei Halbleiterchips gestapelt werden. -
11 zeigt eine vierte Ausführungsform der vorliegenden Erfindung, bei der drei Halbleiterchips14 Seite an Seite auf einer Insel2 , d.h. in einer Multichipstruktur, angeordnet sind. Ein erster Au-Draht6 verbindet eine untere Au-Kugel8 auf einem Verbindungselement4 und eine Chipelektrode5 auf einem linken Halbleiterchip14 . Ein zweiter Au-Draht6 verbindet eine mittlere Au-Kugel8 auf dem Verbindungselement4 und eine Chipelektrode5 auf einem mittleren Halbleiterchip14 . Ein dritter Au-Draht6 verbindet eine obere Au-Kugel8 auf einem Verbindungselement4 und eine Chipelektrode5 auf einem rechten Halbleiterchip14 . - Die vierte Ausführungsform, die im Wesentlichen den Aufbau der zweiten Ausführungsform aufweist, bringt Vorteile hervor, die denen der zweiten Ausführungsform ent sprechen. In der vierten Ausführungsform sind die drei Halbleiterchips
14 Seite an Seite auf der Insel2 angeordnet, wobei die Anzahl der Halbleiterchips nicht auf drei begrenzt ist. Es können zwei oder mehr als drei Halbleiterchips Seite an Seite auf der Insel2 angeordnet werden. -
12 zeigt eine fünfte Ausführungsform der vorliegenden Erfindung, bei der, gleich der dritten Ausführungsform, drei Halbleiterchips11 ,12 ,13 auf einer Insel2 gestapelt sind. Bei dieser Ausführungsform werden zwei Au-Kugeln8 auf einer Chipelektrode5 gestapelt, die auf einer oberen Oberfläche eines unteren Halbleiterchips11 angeordnet und nicht durch einen mittleren Halbleiterchip12 bedeckt ist. Auf die gleiche Weise werden drei Au-Kugeln8 auf einer Chipelektrode5 gestapelt, die auf einer oberen Oberfläche des mittleren Halbleiterchips12 angeordnet und nicht durch einen oberen Halbleiterchip13 bedeckt ist. - Hierbei ist ein erster Au-Draht
6 auf ein Verbindungselement4 kugelgebondet und auf eine Au-Kugel8 keilgebondet, die auf die Chipelektrode5 des unteren Halbleiterchips11 kugelgebondet ist, um das Verbindungselement4 mit der Chipelektrode5 zu verbinden. Ein zweiter Au-Draht6 ist auf die Au-Kugel8 kugelgebondet, auf welche der erste Au-Draht6 keilgebondet ist, und auf eine Au-Kugel8 keilgebondet, die auf die Chipelektrode5 des mittleren Halbleiterchips12 kugelgebondet ist, um diese zu verbinden. Ein dritter Au-Draht6 ist auf eine Au-Kugel8 keilgebondet, auf welche der zweite Au-Draht6 keilgebondet ist, und auf eine Au-Kugel8 kugelgebondet, die auf die Chipelektrode5 des oberen Halbleiterchips13 kugelgebondet ist, um diese zu verbinden. - Die fünfte Ausführungsform, die im Wesentlichen den Aufbau der dritten Ausführungsform aufweist, bringt Vorteile hervor, die denen der dritten Ausführungsform entsprechen. Insbesondere die fünfte Ausführungsform weist den weiteren Vorteil auf, dass sie eine Fehlfunktion des Halbleiterbauelements verhindert kann, der durch die Au-Drähte
6 verursacht wird, wenn diese in Kontakt mit Kanten der Halbleiterchips11 ,12 ,13 kommen. Dies wird durch den Aufbau ermöglicht, bei dem zwei Au-Kugeln8 auf der Chipelektrode5 des unteren Halbleiterchips11 und drei Au-Kugeln8 auf der Chipelektrode5 des mittleren Halbleiterchips12 gestapelt werden. Folglich dient die fünfte Ausführungsform dazu, ein Design des Halbleiterbauelements derart zu verbessern, dass die Chipelektroden5 flexibler auf den Halbleiterchips11 ,12 ,13 angeordnet werden können. -
13 zeigt eine sechste Ausführungsform der vorliegenden Erfindung, die einen linken und einen rechten Halbleiterchip3 und ein zwischen den Halbleiterchips3 angeordnetes Verbindungselement4 aufweist. Die Halbleiterchips3 sind einzeln auf einer Insel2 angeordnet. Auf dem Verbindungselement4 sind eine untere und eine obere Au-Kugel8 gestapelt. Auf dem linken und auf dem rechten Halbleiterchip3 sind jeweils drei Chipelektroden5 angeordnet. Drei Au-Drähte6 sind einer nach dem anderen entsprechend auf drei Chipelektroden5 des linken Halbleiterchips3 kugelgebondet. Die anderen Enden der drei Au-Drähte sind auf die untere Au-Kugel8 keilgebondet, die auf das Verbindungselement4 kugelgebondet ist. Eine Au-Kugel8 ist entsprechend auf die weitere Au-Kugel8 kugelgebondet, auf welche die ersten Au-Drähte keilgebondet sind. weitere drei Au-Drähte6 sind einer nach dem anderen entsprechend auf die drei Chipelektroden3 des rechten Halbleiterchips3 kugelgebondet und auf die obere Au- Kugel8 keilgebondet, die auf die untere Au-Kugel8 kugelgebondet ist. - Die sechste Ausführungsform, die mit Ausnahme der Abschnitte in der obigen Beschreibung im wesentlichen den Aufbau der vierten Ausführungsform aufweist, bringt Vorteile hervor, die denen der vierten Ausführungsform entsprechen. Insbesondere die sechste Ausführungsform bringt den weiteren Vorteil hervor, dass das Verbindungselement
4 mit kleinen Abmessungen gebildet werden kann, indem die drei Au-Drähte6 auf eine Au-Kugel8 keilgebondet werden, die auf das Verbindungselement4 kugelgebondet ist. - Die sechste Ausführungsform weist einen Aufbau auf, bei dem zwei Au-Kugeln
8 auf dem Verbindungselement4 gestapelt werden, wobei die Anzahl der auf dem Verbindungselement4 gestapelten Au-Kugeln nicht auf eine bestimmte Anzahl begrenzt ist. Es können beispielsweise sechs Au-Kugeln8 , auf die ein jeweiliger Au-Draht6 keilgebondet ist, auf dem Verbindungselement4 gestapelt werden. -
14 zeigt eine siebte Ausführungsform der vorliegenden Erfindung, bei der zwei Halbleiterchips3 an beiden Seiten einer Insel2 angeordnet sind. Diese zwei Halbleiterchips3 sind an einer oberen und einer unteren Oberfläche der Insel2 angeordnet. Ferner sind drei Au-Kugeln8 sowohl auf einer oberen als auch auf einer unteren Oberfläche eines Verbindungselements4 gestapelt. Drei Au-Drähte6 sind einer nach dem anderen auf eine jeweilige der drei Au-Kugeln8 auf der oberen Oberfläche des Verbindungselements4 keilgebondet. Die anderen Enden der Au-Drähte sind einer nach dem anderen entsprechend auf die drei Chipelektroden5 kugelgebondet, die auf dem Halbleiterchip3 auf der oberen Oberfläche der Insel2 angeordnet sind. Die anderen drei Au-Drähte6 verbinden auf der gleichen Weise die drei Chipelektroden5 des Halbleiterchips3 auf der unteren Oberfläche der Insel2 und die drei Au-Kugeln8 auf der unteren Oberfläche des Verbindungselements4 . - Die siebte Ausführungsform, die mit Ausnahme der Abschnitte der obigen Beschreibung im Wesentlichen den Aufbau der vierten Ausführungsform aufweist, bringt Vorteile hervor, die denen der vierten Ausführungsform entsprechen. Die sechste Ausführungsform weist den weiteren Vorteil auf, dass die Insel
2 und das Verbindungselement4 klein ausgebildet werden können, indem zwei Halbleiterchips3 an beiden Oberflächen der Insel2 angeordnet werden. - Obgleich die vorliegende Erfindung bezüglich der bevorzugten Ausführungsformen offenbart worden ist, um ein besseres Verständnis von diesen zu ermöglichen, sollte wahrgenommen werden, dass die Erfindung auf verschiedene Weisen verwirklicht werden kann, ohne den Umfang der Erfindung zu verlassen. Deshalb sollte die Erfindung derart verstanden werden, dass sie alle möglichen Ausführungsformen und Ausgestaltungen zu den gezeigten Ausführungsformen beinhaltet, die realisiert werden können, ohne den Umfang der Erfindung zu verlassen, wie er in den beiliegenden Ansprüchen dargelegt ist.
- Vorstehend wurden ein Drahtbondverfahren und ein Halbleiterbauelement offenbart.
- Ein Drahtbondverfahren zum Bonden einer Mehrzahl von Leitungsdrähten
6 , um erste Leiter4 ,5 ,6 und zweite Leiter4 ,5 ,6 zu verbinden, weist die nachstehenden Schritte auf. 1) Bonden einer ersten leitenden Kugel8 auf einen ersten ersten Leiter4 oder5 . 2) Bonden eines ersten Leitungsdrahts6 auf die erste leitende Kugel8 , wobei der erste Leitungsdraht6 mit einem ersten zweiten Leiter5 oder4 verbunden ist. 3) Bonden einer zweiten leitenden Kugel8 auf einen zweiten ersten Leiter (6 oder (4 oder5 )). 4) Bonden eines zweiten Leitungsdrahts6 auf die zweite leitende Kugel8 , wobei der zweite Leitungsdraht6 mit einem zweiten zweiten Leiter ((4 oder5 ) oder6 ) verbunden ist. Hierbei ist der zweite erste Leiter (6 oder (4 oder5 )) oder der zweite zweite Leiter ((4 oder5 ) oder6 ) der erste Leitungsdraht6 , der auf die erste leitende Kugel8 gebondet ist.
Claims (9)
- Drahtbondverfahren zum Bonden einer Mehrzahl von Leitungsdrähten (
6 ), um erste Leiter (4 ,5 ,6 ) und zweite Leiter (4 ,5 ,6 ) zu verbinden, wobei das Verfahren die folgenden Schritte aufweist: – Bonden einer ersten leitenden Kugel (8 ) auf einen ersten ersten Leiter (4 oder5 ); – Bonden eines ersten Leitungsdrahts (6 ) auf die erste leitende Kugel (8 ), wobei der erste Leitungsdraht (6 ) mit einem ersten zweiten Leiter (5 oder4 ) verbunden ist; – Bonden einer zweiten leitenden Kugel (8 ) auf einen zweiten ersten Leiter (6 oder (4 oder5 )); und – Bonden eines zweiten Leitungsdrahts (6 ) auf die zweite leitende Kugel, wobei der zweite Leitungsdraht (6 ) mit einem zweiten zweiten Leiter ((4 oder5 ) oder6 ) verbunden ist, wobei – der zweite erste Leiter (6 oder (4 oder5 )) oder der zweite zweite Leiter ((4 oder5 ) oder6 ) der erste Leitungsdraht (6 ) ist, der auf die erste leitende Kugel (8 ) gebondet ist. - Verfahren nach Anspruch 1, das ferner wenigstens einen k-ten Wiederholungsschritt aufweist, der bei einem dritten Wiederholungsschritt beginnt, wobei der k-te Wiederholungsschritt beinhaltet: – Bonden einer k-ten leitenden Kugel (
8 ) auf einen k-ten ersten Leiter (6 oder (4 oder5 )); und – Bonden eines k-ten Leitungsdrahts (6 ) auf die k-te leitende Kugel (8 ), wobei der k-te Leitungsdraht (6 ) mit einem k-ten zweiten Leiter ((4 oder5 ) oder6 ) verbunden ist, wobei – der k-te erste Leiter (6 oder (4 oder5 )) oder der k-te zweite Leiter ((4 oder5 ) oder6 ) der (k-1)-te Leitungsdraht (6 ) ist, der auf die (k-1)-te leitende Kugel (8 ) gebondet ist. - Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass jeder der k-ten ersten Leiter (
6 ) der (k-1)-te Leitungsdraht (6 ) ist, der auf die (k-1)-te leitende Kugel (8 ) gebondet ist. - Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die übereinander angeordneten leitenden Kugeln (
8 ) annähernd auf einer vertikalen Linie angereiht sind. - Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass jede der leitenden Kugeln (
8 ) eine annähernd konische Form aufweist, deren Spitze nach oben gerichtet ist. - Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die ersten Leiter (
4 ,5 ) und die zweiten Leiter (4 ,5 ) welche umfassen, die in einem Körper gebildet sind. - Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die ersten Leiter (
4 ,5 ,6 ) und die zweiten Leiter (4 ,5 ,6 ) sowohl eine Chipelektrode (5 ) eines in einem Halbleiterbauelement (1 ) angeordneten Halbleiterchips (3 ,11 ,12 ,13 ) als auch ein Verbindungselement (4 ) des Halbleiterbauelements (1 ) umfassen. - Halbleiterbauelement (
1 ), das aufweist: – wenigstens einen Halbleiterchip (3 ,11 ,12 ,13 ) mit einer Chipelektrode (5 ); – erste Leiter (4 ,5 ,6 ) und zweite Leiter (4 ,5 ,6 ), die sowohl die Chipelektrode (5 ) als auch ein Verbindungselement (4 ) umfassen; – eine erste leitende Kugel (8 ), die auf einen ersten ersten Leiter (4 oder5 ) gebondet ist; – einen ersten Leitungsdraht (6 ), der mit einem ersten zweiten Leiter (5 oder4 ) verbunden und auf die erste leitende Kugel (8 ) gebondet ist; – eine zweite leitende Kugel (8 ), die auf einen zweiten ersten Leiter (6 oder (4 oder5 )) gebondet ist; und – einen zweiten Leitungsdraht (6 ), der mit einem zweiten zweiten Leiter ((4 oder5 ) oder6 ) verbunden und auf die zweite leitende Kugel (8 ) gebondet ist, wobei – der zweite erste Leiter (6 oder (4 oder5 )) oder der zweite zweite Leiter ((4 oder5 ) oder6 ) der erste Leitungsdraht (6 ) ist, der auf die erste leitende Kugel (8 ) gebondet ist. - Halbleiterbauelement (
1 ) nach Anspruch 8, dadurch gekennzeichnet, dass – der wenigstens eine Halbleiterchip (11 ,12 ,13 ) einen ersten Halbleiterchip (11 oder12 ) und einen zweiten Halbleiterchip (12 oder13 ) umfasst; und – der zweite Halbleiterchip (12 oder13 ) derart auf dem ersten Halbeiterchip (11 oder12 ) angeordnet ist, dass die Chipelektrode (5 ) des ersten Halbleiterchips (11 oder12 ) freilegt ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004-78244 | 2004-03-18 | ||
JP2004078244A JP2005268497A (ja) | 2004-03-18 | 2004-03-18 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102005011429A1 true DE102005011429A1 (de) | 2005-10-06 |
Family
ID=34980797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005011429A Withdrawn DE102005011429A1 (de) | 2004-03-18 | 2005-03-11 | Drahtbondverfahren und Halbleiterbauelement |
Country Status (4)
Country | Link |
---|---|
US (1) | US7285854B2 (de) |
JP (1) | JP2005268497A (de) |
CN (1) | CN100361285C (de) |
DE (1) | DE102005011429A1 (de) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4427298B2 (ja) * | 2003-10-28 | 2010-03-03 | 富士通株式会社 | 多段バンプの形成方法 |
US8138080B2 (en) * | 2006-03-10 | 2012-03-20 | Stats Chippac Ltd. | Integrated circuit package system having interconnect stack and external interconnect |
TWI293502B (en) * | 2006-03-16 | 2008-02-11 | Advanced Semiconductor Eng | Chip package structure |
US20070216026A1 (en) * | 2006-03-20 | 2007-09-20 | Adams Zhu | Aluminum bump bonding for fine aluminum wire |
JP2008034567A (ja) * | 2006-07-27 | 2008-02-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US7772045B1 (en) * | 2006-10-24 | 2010-08-10 | Randy Wayne Bindrup | Wire bond method for angularly disposed conductive pads and a device made from the method |
JP2008117888A (ja) * | 2006-11-02 | 2008-05-22 | Rohm Co Ltd | 電子部品、およびワイヤボンディング方法 |
JP5481769B2 (ja) * | 2006-11-22 | 2014-04-23 | 日亜化学工業株式会社 | 半導体装置及びその製造方法 |
US20080246129A1 (en) * | 2007-04-04 | 2008-10-09 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing semiconductor device and semiconductor device |
JP5084015B2 (ja) * | 2007-05-15 | 2012-11-28 | シチズン電子株式会社 | 発光ダイオードの製造方法 |
SG150395A1 (en) | 2007-08-16 | 2009-03-30 | Micron Technology Inc | Stacked microelectronic devices and methods for manufacturing stacked microelectronic devices |
JP5018420B2 (ja) * | 2007-11-19 | 2012-09-05 | 株式会社デンソー | ワイヤボンディング方法およびワイヤボンディング構造体 |
US8247272B2 (en) * | 2007-12-27 | 2012-08-21 | United Test And Assembly Center Ltd. | Copper on organic solderability preservative (OSP) interconnect and enhanced wire bonding process |
EP2133915A1 (de) * | 2008-06-09 | 2009-12-16 | Micronas GmbH | Halbleiteranordnung mit besonders gestalteten Bondleitungen und Verfahren zum Herstellen einer solchen Anordnung |
CN101615587A (zh) * | 2008-06-27 | 2009-12-30 | 桑迪士克股份有限公司 | 半导体装置中的导线层叠式缝线接合 |
JP5595694B2 (ja) * | 2009-01-15 | 2014-09-24 | パナソニック株式会社 | 半導体装置 |
JP5411553B2 (ja) * | 2009-03-31 | 2014-02-12 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置の製造方法 |
JP5062283B2 (ja) | 2009-04-30 | 2012-10-31 | 日亜化学工業株式会社 | 半導体装置及びその製造方法 |
US8008785B2 (en) | 2009-12-22 | 2011-08-30 | Tessera Research Llc | Microelectronic assembly with joined bond elements having lowered inductance |
TWI409933B (zh) * | 2010-06-15 | 2013-09-21 | Powertech Technology Inc | 晶片堆疊封裝結構及其製法 |
US8357563B2 (en) * | 2010-08-10 | 2013-01-22 | Spansion Llc | Stitch bump stacking design for overall package size reduction for multiple stack |
CN101996907B (zh) * | 2010-09-09 | 2012-04-18 | 上海微松工业自动化有限公司 | 一种晶圆级弹性体压入微球植球装置 |
WO2012055085A1 (zh) * | 2010-10-26 | 2012-05-03 | 上海嘉塘电子有限公司 | 一种芯片与芯片、芯片与金属框架间的引线键合方法 |
CN102820236B (zh) * | 2011-06-08 | 2015-08-26 | 无锡华润安盛科技有限公司 | 一种预塑封引线框的引线键合方法 |
US8791007B2 (en) * | 2011-11-29 | 2014-07-29 | Spansion Llc | Device having multiple wire bonds for a bond area and methods thereof |
KR20130104430A (ko) * | 2012-03-14 | 2013-09-25 | 삼성전자주식회사 | 멀티-칩 패키지 및 그의 제조 방법 |
KR20140011687A (ko) * | 2012-07-18 | 2014-01-29 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조 방법 |
CN103000543A (zh) * | 2012-12-18 | 2013-03-27 | 可天士半导体(沈阳)有限公司 | 高信赖性键合方法 |
US20140374151A1 (en) * | 2013-06-24 | 2014-12-25 | Jia Lin Yap | Wire bonding method for flexible substrates |
CN105845655B (zh) * | 2016-03-24 | 2018-05-04 | 中国电子科技集团公司第二十九研究所 | 微焊盘上叠加进行球形焊接的方法及微焊盘叠加键合结构 |
US11373974B2 (en) | 2016-07-01 | 2022-06-28 | Intel Corporation | Electronic device packages and methods for maximizing electrical current to dies and minimizing bond finger size |
JP2018110169A (ja) * | 2016-12-28 | 2018-07-12 | 富士電機株式会社 | 半導体装置および半導体装置製造方法 |
US10600756B1 (en) * | 2017-02-15 | 2020-03-24 | United States Of America, As Represented By The Secretary Of The Navy | Wire bonding technique for integrated circuit board connections |
CN108610028B (zh) * | 2018-05-21 | 2021-04-23 | 潮州三环(集团)股份有限公司 | 一种陶瓷劈刀 |
KR20210090521A (ko) * | 2020-01-10 | 2021-07-20 | 에스케이하이닉스 주식회사 | 본딩 와이어 분지 구조를 포함한 반도체 패키지 |
CN111933605A (zh) * | 2020-08-10 | 2020-11-13 | 紫光宏茂微电子(上海)有限公司 | 芯片焊接结构及焊接方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3344235B2 (ja) * | 1996-10-07 | 2002-11-11 | 株式会社デンソー | ワイヤボンディング方法 |
JPH10229100A (ja) | 1997-02-17 | 1998-08-25 | Tokai Rika Co Ltd | ワイヤボンディング方法及びプラスティックパッケージの製造方法 |
JPH11233543A (ja) | 1998-02-13 | 1999-08-27 | Sumitomo Metal Mining Co Ltd | バンプの形成方法及びバンプ付き電子部品 |
JP3378809B2 (ja) | 1998-09-30 | 2003-02-17 | 三洋電機株式会社 | 半導体装置 |
JP3869562B2 (ja) | 1998-10-16 | 2007-01-17 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP3662461B2 (ja) * | 1999-02-17 | 2005-06-22 | シャープ株式会社 | 半導体装置、およびその製造方法 |
JP3765952B2 (ja) * | 1999-10-19 | 2006-04-12 | 富士通株式会社 | 半導体装置 |
JP3631120B2 (ja) * | 2000-09-28 | 2005-03-23 | 沖電気工業株式会社 | 半導体装置 |
JP3913134B2 (ja) * | 2002-08-08 | 2007-05-09 | 株式会社カイジョー | バンプの形成方法及びバンプ |
JP3727272B2 (ja) * | 2002-01-15 | 2005-12-14 | 沖電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
JP3573133B2 (ja) * | 2002-02-19 | 2004-10-06 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP3935370B2 (ja) * | 2002-02-19 | 2007-06-20 | セイコーエプソン株式会社 | バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 |
JP3584930B2 (ja) * | 2002-02-19 | 2004-11-04 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
US20030230796A1 (en) * | 2002-06-12 | 2003-12-18 | Aminuddin Ismail | Stacked die semiconductor device |
-
2004
- 2004-03-18 JP JP2004078244A patent/JP2005268497A/ja active Pending
-
2005
- 2005-02-24 US US11/063,866 patent/US7285854B2/en active Active
- 2005-03-11 DE DE102005011429A patent/DE102005011429A1/de not_active Withdrawn
- 2005-03-18 CN CNB200510054299XA patent/CN100361285C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7285854B2 (en) | 2007-10-23 |
US20050205995A1 (en) | 2005-09-22 |
CN1670935A (zh) | 2005-09-21 |
CN100361285C (zh) | 2008-01-09 |
JP2005268497A (ja) | 2005-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005011429A1 (de) | Drahtbondverfahren und Halbleiterbauelement | |
DE60030931T2 (de) | Halbleiteranordnung und Herstellungsverfahren dafür | |
DE60304802T2 (de) | Halbleiterbauelement mit einer Drahtverbindung, die eine Zusammenpressung auf einem "Ball" enthält; Verfahren zum Drahtverbinden und Vorrichtung zum Durchführen dieses Verfahrens | |
DE19747105A1 (de) | Bauelement mit gestapelten Halbleiterchips | |
DE3913221A1 (de) | Halbleiteranordnung | |
DE102014008587A1 (de) | Halbleiterschaltung und Verfahren zur Herstellung der Halbleiterschaltung | |
EP1508168B1 (de) | Halbleiterbauelement und verfahren zum herstellen einer halbleiterbauelementanordnung mit dem halbleiterbauelement | |
DE102006025868A1 (de) | Bonddraht und Bondverbindung mit einem Bonddraht | |
EP0867932B1 (de) | Verfahren zur Herstellung von Bonddrahtverbindungen | |
DE102018206482B4 (de) | Halbleiterbauelement mit einem Verbundwerkstoffclip aus Verbundmaterial | |
DE10223738B4 (de) | Verfahren zur Verbindung integrierter Schaltungen | |
DE19651549B4 (de) | Anschlußrahmen und Chipgehäuse | |
DE2221886A1 (de) | Anschlussstueck fuer Halbleiterschaltungsbausteine und Verfahren zum Anschliessen eines Halbleiterschaltungsbausteines | |
DE10251527B4 (de) | Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls | |
DE112006001866T5 (de) | Gefalzter Rahmenträger für MOSFET GBA | |
EP2133915A1 (de) | Halbleiteranordnung mit besonders gestalteten Bondleitungen und Verfahren zum Herstellen einer solchen Anordnung | |
DE102004047306B4 (de) | Leistungs-Halbleiterbauteil mit mehreren Bauteilkomponenten | |
DE102020204406A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102004027960A1 (de) | Elektrische Leistungs-Halbleitervorrichtung | |
DE102019111963A1 (de) | Halbleitermodul mit einem Halbleiter und mit einem Metallformteil, der vom Halbleiter elektrisch kontaktiert wird | |
DE19929215A1 (de) | Verfahren zur Herstellung eines BGA-Halbleiterbauelements, ein TAB-Band für ein BGA-Halbleiterbauelement und ein BGA-Halbleiterbauelement | |
DE19902462A1 (de) | Halbleiterbauelement mit Chip-on-Chip-Aufbau | |
DE102007013100A1 (de) | Verfahren zur Herstellung einer Wedge Wedge Drahtbrücke | |
DE102007002807B4 (de) | Chipanordnung | |
DE102017209904A1 (de) | Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |