DE102005028642A1

DE102005028642A1 - Flash-Speicherbauelemt mit verbesserter Löschfunktion und Verfahren zur Steuerung einer Löschoperation desselben

Info

Publication number: DE102005028642A1
Application number: DE102005028642A
Authority: DE
Inventors: Hee Youl Lee
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 2005-03-10
Filing date: 2005-06-20
Publication date: 2006-09-14
Also published as: TWI269305B; CN1832040A; KR100673170B1; KR20060099142A; JP2006252744A; TW200632918A; US7304892B2; US7200039B2; US20060203550A1; US20070121388A1; CN100517508C

Abstract

Das vorliegende Patent bezieht sich auf Flash-Speicherbauelemente mit verbesserter Löschfunktion und auf ein Verfahren zum Steuern einer Löschoperation derselben. Gemäß dem vorliegenden Patent schließt das Flash-Speicherbauelement Speicherzellenblöcke ein, von denen jeder eine Mehrzahl von Speicherzellen aufweist, die lokale Wortleitungen und Bitleitungen teilen, einen X-Decodierer, welcher ein Reihenadresssignal decodiert und das decodierte Signal ausgibt, eine Blockauswahleinheit, welcher einige der Speicherzellenblöcke in Antwort auf das decodierte Signal auswählt, und lokale Wortleitungen der ausgewählten Speicherzellenblöcke mit entsprechenden jeweiligen globalen Wortleitungen verbindet, und einen Hochspannungsgenerator, welcher Wortleitungsvorspannungen in Antwort auf ein Lesekommando, ein Programmierkommando oder ein Löschkommando erzeugt, und die erzeugten Wortleitungsvorspannungen den globalen Wortleitungen jeweils in Antwort auf das decodierte Signal zur Verfügung stellt, wobei die Wortleitungsvorspannungen, welche durch den Hochspannungsgenerator in Antwort auf das Löschkommando erzeugt werden, jeweils einen positiven Wert aufweisen. Dementsprechend wird eine positive Vorspannung an eine globale Wortleitung in einer Löschoperation angelegt. Es ist somit möglich, ein Phänomen eines leichten Löschens von nicht ausgewählten Speicherzellenblöcken aufgrund des Leckstroms von Durchlass-Gates zu verhindern.

Description

Diese Anmeldung bezieht sich auf eine Priorität der Koreanischen Patentanmeldung Nr. 2005-0020182, eingereicht am 10. März 2005, dessen Inhalt hier durch Bezugnahme in seiner Gesamtheit mitaufgenommen wird.
HINTERGRUND
Gebiet des Patents
Das vorliegende Patent bezieht sich auf Halbleiterspeicherbauelemente und ein Verfahren zum Steuern der Operation derselben, und weiter insbesondere auf Flash-Speicherbauelemente und ein Verfahren zum Steuern der Löschoperation desselben.

Diskussion des Standes der Technik

Im Allgemeinen können Flash-Speicherbauelemente in einen NOR-Typ qualifiziert werden, welcher im Allgemeinen verwendet wird, um eine kleine Menge von Informationen mit hoher Geschwindigkeit zu speichern, und in einen NAND-Typ, welcher im Allgemeinen verwendet wird, um eine große Menge von Informationen zu speichern. Darüber hinaus führt das Flash-Speicherbauelement eine Leseoperation, eine Programmieroperation und eine Löschoperation aus. Weiter insbesondere werden die Programmieroperation und die Löschoperation des Flash-Speicherbauelements vom NAND-Typ mittels eines Fowler-Nordheim-(FN)-Tunnelns ausgeführt, welches in einer Isolationsschicht zwischen einer P-Senke und einem Floating-Gate einer Speicherzelle auftritt. Das bedeutet, wenn Elektronen in das Floating-Gate der Speicherzelle mittels eines FN-Tunnelns implantiert werden, dass die Programmieroperation des Flash- Speicherbauelements ausgeführt wird. In der Programmieroperation werden nur ausgewählte Zellen von einer Mehrzahl von Speicherzellen, die in einem Speicherzellenblock enthalten sind, programmiert. Darüber hinaus wird die Löschoperation des Flash-Speicherbauelements ausgeführt, wenn Elektronen, die in dem Floating-Gate der Speicherzelle existieren, in Richtung der P-Senke mittels FN-Tunneln entladen werden. In der Löschoperation werden dann in den gesamten Speicherzellen, die in dem Speicherzellenblock enthalten sind, gespeicherte Daten zur gleichen Zeit gelöscht. Das bedeutet, dass die Löschoperation auf der Basis eines Speicherzellenblocks ausgeführt wird.

1 ist ein Schaltungsdiagramm von Speicherzellen und Durchlass-Gates zur Erläuterung der Löschoperation eines herkömmlichen Flash-Speicherbauelements.

Gemäß 1 wird in einer Löschoperation eine Vorspannung Vb von 0 V an eine globale Wortleitung GWL angelegt, und es wird eine Volumenspannung (Englisch = Bulk voltage) VBK1 von 20 V an die P-Senken von Speicherzellen CA1 bis CAn und CB1 bis CBn (wobei n eine ganze Zahl ist) angelegt. Source und Drain der Speicherzellen CA1 bis CAn und CB1 bis CBn werden in einen schwebenden Zustand versetzt. Darüber hinaus wird an ein Gate eines NMOS-Transistors NM1, welcher zwischen einer lokalen Wortleitung WL1 eines Speicherzellenblocks A, welcher ausgewählt ist (d.h. welcher gelöscht werden wird), und an die globale Wortleitung GWL ein Blockauswahlsignal BKSEL1 eines Spannungs-(Vcc)-niveaus angelegt. An ein (nicht dargestelltes) Substrat des NMOS-Transistors NM1 wird eine Massenspannung VBK2 von 0 V angelegt. Der NMOS-Transistor NM1 wird als Reaktion auf das Blockauswahlsignal BKSEL1 eingeschaltet, und die lokale Wortleitung WL1 wird mit der globalen Wortleitung GWL verbunden. Im Ergebnis wird eine Spannung der lokalen Wortleitung WL1 0 V und es wird eine Spannungsdifferenz von 20 V zwischen (nicht dargestellten) Steuer-Gates der Speicherzellen CA1 bis CAn, die mit der lokalen Wortleitung WL1 verbunden sind, und den P-Senken der Speicherzellen CA1 bis CAn erzeugt. Da Elektronen der Floating-Gates der Speicherzellen CA1 bis CAn in Richtung der P-Senken entladen werden, wird dementsprechend die Löschoperation des Speicherzellenblocks A ausgeführt.

Unterdessen wird ein Gate eines NMOS-Transistors NM2, welcher zwischen einer lokalen Wortleitung WL2 eines Speicherzellenblocks B, welcher nicht ausgewählt ist (d.h. welcher nicht gelöscht werden wird), und die globale Wortleitung GWL mit einem Blockauswahlsignal BKSEL2 von 0 V beaufschlagt. Darüber hinaus wird ein Substrat des NMOS-Transistors NM2 mit einer Volumenspannung VBK2 von 0 V beaufschlagt. Der NMOS-Transistor NM2 wird in Reaktion auf das Blockauswahlsignal BKSEL2 abgeschaltet, und die lokale Wortleitung WL2 wird von der globalen Wortleitung GWL getrennt. Dies versetzt die lokale Wortleitung WL2 in einen schwebenden Zustand. Anschließend wird die Volumenspannung VBK1 von 20 V, welche an die P-Senken der Speicherzellen CB1 bis CBn angelegt ist, an die lokale Wortleitung WL2 mittels eines kapazitiven Kopplungsphänomens angelegt, und es wird ein Spannungsniveau der lokalen Wortleitung WL2 dementsprechend auf etwa 19 V nach oben getrieben. Dies führt zu einer geringen Spannungsdifferenz von 1 V zwischen der lokalen Wortleitung WL2 und den P-Senken der Speicherzellen CB1 bis CBn, wodurch Elektronen aus den Floating-Gates der Speicherzellen CB1 bis CBn nicht entladen werden. Im Ergebnis wird, während die Löschoperation des Speicherzellenblocks A ausgeführt wird, die Löschoperation des Speicherzellenblocks B nicht ausgeführt. Obwohl der NMOS-Transistor NM2 abgeschaltet ist, kann jedoch der Leckstrom in dem NMOS-Transistor NM2 erzeugt werden. Dementsprechend kann das Spannungsniveau der lokalen Wortleitung WL2, welche auf das Spannungsniveau in der Nähe der Volumenspannung VBK1 nach oben getrieben ist, allmählich abnehmen. Dies führt zu einem Anstieg in einer Spannungsdifferenz zwischen den Steuer-Gates und den P-Senken der Speicherzellen CB1 bis CBn. Daher besteht ein Problem darin, dass ein Phänomen (d.h. ein leichtes Löschen) auftritt, bei welchem eine kleine Menge von Elektronen aus den Floating-Gates der Speicherzellen CB1 bis CBn entladen wird, die nicht gelöscht werden sollte. Eine Löschstörung, wie etwa ein leichtes Löschen, wird schwerwiegender, wenn die Anzahl der Speicherzellenblöcke, die in einem Flash-Speicherbauelement enthalten sind, ansteigt. Wo immer beispielsweise Speicherzellenblöcke eine Löschoperation einer nach dem anderen ausführen, wird ein Phänomen des leichten Löschens wiederholt in Speicherzellen der Speicherzellenblöcke erzeugt, die nicht gelöscht werden sollten. Dementsprechend besteht ein Problem darin, dass ein Fehler in der Leseoperation auftritt, da die Threshold-Spannungen von entsprechenden Speicherzellen allmählich abnehmen.

ZUSAMMENFASSUNG

Dementsprechend spricht das vorliegende Patent die obigen Probleme an und offenbart Flash-Speicherbauelemente, in welchen ein Phänomen eines leichten Löschens von nicht ausgewählten Speicherzellenblöcken aufgrund des Leckstroms von Durchlass-Gates verhindert werden kann, indem eine positive Vorspannung an eine globale Wortleitung in einer Löschoperation angelegt wird.

Das vorliegende Patent offenbart auch ein Verfahren zum Steuern einer Löschoperation von Flash-Speicherbauelementen, wobei ein Phänomen eines leichten Löschens von nicht ausgewählten Speicherzellenblöcken aufgrund des Leckstroms von Durchlass-Gates verhindert werden kann, indem eine positive Vorspannung an eine globale Wortleitung in einer Löschoperation angelegt wird.

Um dieses zu erreichen, wird ein Flash-Speicherbauelement zur Verfügung gestellt, einschließlich Speicherzellenblöcken, von denen jeder eine Mehrzahl von Speicherzellen aufweist, die lokale Wortleitungen und Bitleitungen teilen, einen X-Decodierer, welcher ein Reihenadresssignal decodiert und das decodierte Signal ausgibt, eine Blockauswahleinheit, welche einige der Speicherzellenblöcke in Antwort auf das decodierte Signal auswählt, und lokale Wortleitungen der ausgewählten Speicherzellenblöcke mit entsprechenden globalen Wortleitungen jeweils verbindet, und einen Hochspannungsgenerator, welcher Wortleitungsvorspannungen in Antwort auf ein Lesekommando, ein Programmierkommando oder ein Löschkommando erzeugt, und die erzeugten Wortleitungsvorspannungen den globalen Wortleitungen in Antwort auf das decodierte Signal jeweils zur Verfügung stellt, wobei die Wortleitungsvorspannungen, welche durch den Hochspannungsgenerator in Antwort auf das Löschkommando erzeugt werden, jeweils einen positiven Wert aufweisen.

Das vorliegende Patent offenbart auch ein Verfahren zum Steuern einer Löschoperation eines Flash-Speicherbauelements, einschließlich den Schritten des Lieferns von Wortleitungsvorspannungen, von denen jede einen positiven Wert aufweist, jeweils an globale Wortleitungen, in Antwort auf ein Löschkommando und ein Reihenadresssignal, des Zuführens einer Volumenspannung an Speicherzellen der gesamten Speicherzellenblöcke, des Versetzens von Drain und Source der jeweiligen Speicherzellen in einen schwebenden Zustand durch Zuführen einer Erdspannung an eine globale Drain-Auswahlleitung und eine globale Source-Auswahlleitung, und des Auswählens eines der Speicherzellenblöcke in Antwort auf das Reihenadresssignal, und des Verbindens von lokalen Wortleitungen des ausgewählten Speicherzellenblocks mit den globalen Wortleitungen.

KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Schaltungsdiagramm von Speicherzellen und Durchlass-Gates, welches die Löschoperation eines herkömmlichen Flash-Speicherbauelements darstellt;
2 ist ein Blockdiagramm eines beispielhaften Flash-Speicherbauelements gemäß einer Ausführungsform des vorliegenden Patents;
3 ist ein detailliertes Schaltungsdiagramm einer beispielhaften Speicherzellenreihe, einer Blockauswahleinheit, eines zweiten Vorspannungsgenerators und eines X-Decodierers gemäß 2;
4 ist ein beispielhaftes Schaltungsdiagramm von Speicherzellen, Durchlass-Gates und einer Vorspannungsauswahleinheit gemäß 3;
5a ist ein beispielhafter Querschnitt des Durchlass-Gates gemäß 4;
5b ist eine beispielhafte Ansicht, die Variationen des Energiepotenzials des Durchlass-Gates in Abhängigkeit von Variationen der Vorspannung der Wortleitung gemäß 4 darstellt;
6 ist ein beispielhaftes Blockdiagramm eines Flash-Speicherbauelements gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
7 ist ein beispielhaftes Schaltungsdiagramm einer Speicherzellenanordnung, einer Blockauswahleinheit, eines zweiten Vorspannungsgenerators, eines zweiten Volumenspannungsgenerators und eines X-Decodierers gemäß 6;
8 ist ein beispielhaftes Schaltungsdiagramm von Speicherzellen, Durchlass-Gates, einer Vorspannungsauswahleinheit und einer Volumenspannungsauswahleinheit gemäß 7;
9a ist ein beispielhafter Querschnitt des Durchlass-Gates gemäß 8; und
9b ist eine beispielhafte Ansicht, die Variationen des Energiepotenzials des Durchlass-Gates in Abhängigkeit von Variationen der Vorspannung und der Volumenspannung der Wortleitung gemäß 8 darstellt.
DETAILLIERTE BESCHREIBUNG VERSCHIEDENER AUSFÜHRUNGSFORMEN
Es werden nun verschiedene Ausführungsformen gemäß des vorliegenden Patents mit Bezug auf die begleitenden Zeichnungen beschrieben. Da verschiedene Ausführungsformen für den Zweck zur Verfügung gestellt werden, dass Durchschnittsfachleute der Technik in der Lage sind, das vorliegende Patent zu verstehen, können sie auf verschiedene Weisen modifiziert werden, und der Bereich des vorliegenden Patents wird durch die später beschriebenen verschiedenen Ausführungsformen nicht beschränkt.
2 ist ein Blockdiagramm eines Flash-Speicherbauelements gemäß einer Ausführungsform des vorliegenden Patents.
Gemäß 2 schließt ein Flash-Speicherbauelement 100 eine Speicherzellenanordnung 110, einen Eingangspuffer 120, eine Steuerlogikschaltung 130, einen Hochspannungsgenerator 140, einen X-Decodierer 150, eine Blockauswahleinheit 160, einen Seitenpuffer 170, einen Y-Decodierer 180 und einen Daten-I/O-Puffer 190 ein. Die Speicherzellenanordnung 110 schließt Speicherzellenblöcke MB1 bis MBK (wobei K eine ganze Zahl ist) ein, von denen jeder eine Mehrzahl von (nicht dargestellten) Speicherzellen aufweist. Der Eingangspuffer 120 empfängt ein Kommandosignal CMD oder ein Adresssignal ADD und gibt diese an die Steuerlogikschaltung 130 aus. Die Steuerlogikschaltung 130 empfängt das Kommandosignal CMD oder das Adresssignal ADD in Antwort auf externe Steuersignale /WE, /RE, ALE und CLE. Die Steuerlogikschaltung 130 erzeugt ein Le sekommando LESE, ein Programmierkommando PGM oder ein Löschkommando ERS in Antwort auf das Kommandosignal CMD. Die Steuerlogikschaltung 130 erzeugt ein Reihenadresssignal RADD und ein Spaltenadresssignal CADD in Antwort auf das Adresssignal ADD.
Der Hochspannungsgenerator 140 schließt einen Volumenspannungsgenerator 40 ein, einen ersten Vorspannungsgenerator 50 und einen zweiten Vorspannungsgenerator 60 ein. Der Volumenspannungsgenerator 40 erzeugt eine Volumenspannung V_CB in Antwort auf das Lesekommando LESE, das Programmierkommando PGM und das Löschkommando ERS, und liefert die Volumenspannung V_CB an P-Senken der Speicherzellen. Weiter insbesondere erzeugt der Volumenspannungsgenerator 40 die Volumenspannung V_CB auf einem niedrigen Spannungsniveau (z.B. 0 V) in Antwort auf das Lesekommando LESE oder das Programmierkommando PGM. Der Volumenspannungsgenerator 40 erzeugt die Volumenspannung V_CB auch auf einem hohen Spannungsniveau (beispielsweise 20 V) in Antwort auf das Löschkommando ERS.
Der erste Vorspannungsgenerator 50 erzeugt eine Drain-Vorspannung V_GD und eine Source-Vorspannung V_GS in Antwort auf das Lesekommando LESE, das Programmierkommando PGM oder das Löschkommando ERS, und liefert die Drain-Vorspannung V_GD an eine globale Drain-Auswahlleitung GDSL und die Source-Vorspannung V_GS an eine globale Source-Auswahlleitung GSSL. Weiter insbesondere erzeugt der erste Vorspannungsgenerator 50 die Drain-Vorspannung V_GD und die Source-Vorspannung V_GS auf einem hohen Spannungsniveau (beispielsweise 4,5 V) in Antwort auf das Lesekommando LESE. Der erste Vorspannungsgenerator 50 erzeugt auch die Drain-Vorspannung V_GD auf einem internen Spannungsniveau (VCC, nicht dargestellt) und die Source-Vorspannung V_GS auf einem niedrigen Spannungsniveau in Antwort auf das Programmierkommando PGM. Darüber hinaus erzeugt der erste Vorspannungsgenerator 50 die Drain-Vorspannung V_GD und die Source-Vorspannung V_GS auf einem niedrigen Spannungsniveau in Antwort auf das Löschkommando ERS.
Der zweite Vorspannungsgenerator 60 erzeugt Wortleitungsvorspannungen V_WF1 bis V_WFJ (wobei J eine ganze Zahl ist), Wortleitungsvorspannungen V_WS1 bis V_WSJ (wobei J eine ganze Zahl ist) oder Wortleitungsvorspannungen V_WT1 bis V_WTJ (wobei J eine ganze Zahl ist) in Antwort auf ein Lesekommando LESE, das Programmierkommando PGM oder das Löschkommando ERS und ein Decodiersignal DEC, und liefert die erzeugten Wortleitungsvorspannungen an globale Wortleitungen GWL1 bis GWLJ (wobei J eine ganze Zahl ist). Detaillierter gesprochen erzeugt der zweite Vorspannungsgenerator 60 die Wortleitungsvorspannungen V_WF1 bis V_WFJ in Antwort auf das Lesekommando LESE. Der zweite Vorspannungsgenerator 60 erzeugt die Wortleitungsvorspannungen V_WS1 bis V_WSJ in Antwort auf das Programmierkommando PGM. Der zweite Vorspannungsgenerator 60 erzeugt die Wortleitungsvorspannungen V_WT1 bis V_WTJ in Antwort auf das Löschkommando ERS.
Der X-Decodierer 150 decodiert das Reihenadresssignal RADD und gibt ein Decodiersignal DEC aus. Die Blockauswahleinheit 160 wählt einen oder mehrere Speicherzellenblöcke MB1 bis MBK in Antwort auf das Decodiersignal DEC aus und verbindet lokale Wortleitungen WL11 bis WL1 J (siehe 3) eines ausgewählten Speicherzellenblocks (oder eines Speicherzellenblocks) jeweils mit den globalen Wortleitungen GWL1 bis GWLJ. Die Blockauswahleinheit 160 verbindet eine der Drain-Auswahlleitungen DSL1 bis DSLK (siehe 3) des ausgewählten Speicherzellenblocks mit der globalen Drain-Auswahlleitung GDSL und verbindet eine der Source-Auswahlleitungen SSL1 bis SSLK (siehe 3) des ausgewählten Speicherzellenblocks mit der globalen Source-Auswahlleitung GSSL. Die Konstruktion und eine detaillierte Operation des Seitenpuffers 170, des Y-Decodierers 180 und des Daten-I/O-Puffers 190 können von dem Fachmann der Technik leicht verstanden werden. Es wird daher zur Vereinfachung eine detaillierte Beschreibung derselben weggelassen.
3 ist ein detailliertes Schaltungsdiagramm einer Speicherzellenanordnung, einer Blockauswahleinheit, eines zweiten Vorspannungsgenerators und eines X-Decodierers gemäß 2.
Gemäß 3 schließt der Speicherzellenblock MB1 der Speicherzellenanordnung 110 Speicherzellen M111 des M1JT (wobei J und T ganze Zahlen sind), einen Drain-Auswahltransistors DST1 und einen Source-Auswahltransistors SST1 ein. Die Speicherzellen M111 des M1JT teilen sich Bitleitungen BL1 bis BLT (wobei T eine ganze Zahl ist), lokale Wortleitungen WL11 bis WL1 J (wobei J eine ganze Zahl ist) und eine gemeinsame Source-Leitung CSL1. Das bedeutet, dass die Speicherzellen M111 bis M11T mit den Bitleitungen BL1 bis BLT jeweils durch die Drain-Auswahltransistoren DST1 bzw. den Drain-Auswahltransistor DST1 verbunden sind, und die Speicherzellen M1J1 bis M1JT mit der gemeinsamen Source-Leitung CSL1 durch die Source-Auswahltransistoren SST1 bzw. den Source-Auswahltransistor SST1 verbunden sind. Darüber hinaus sind Gates der Speicherzellen M111 bis M1JT mit den lokalen Wortleitungen WL11 bis WL1J verbunden. Unterdessen ist ein Gate des Drain-Auswahltransistors DST1 bzw. sind Gates der Drain-Auswahltransistoren DST1 mit der lokalen Drain-Auswahlleitung DSL1 verbunden, und es ist ein Gate des Source-Auswahltransistors SST1 bzw. es sind Gates der Source-Auswahltransistoren SST1 mit einer lokalen Source-Auswahlleitung SSL1 verbunden.
Die Konstruktion der Speicherzellenblöcke MB2 bis MBK der Speicherzellenanordnung 110 ist die gleiche wie die des Speicherzellenblocks MB1. Eine detaillierte Beschreibung derselben wird daher weggelassen, um eine Redundanz zu vermeiden. Die Blockauswahleinheit 160 schließt eine Blockschalteinheit 161 und Durchlass-Gateschaltungen PG1 bis PGK (wobei K eine ganze Zahl ist) ein. Die Blockschalteinheit 161 gibt Blockauswahlsignale BSEL1 bis BSELK (wobei K eine ganze Zahl ist) in Antwort auf das Decodiersignal DEC aus, welches von dem X-Decodierer 150 empfangen wird. Die Durchlass-Gateschaltungen PG1 bis PGK sind entsprechend den Speicherzellenblöcken MB1 bis MBK jeweils angeordnet, und werden in Antwort auf die Blockauswahlsignale BSEL1 bis BSELK aktiviert oder deaktiviert.
Jede der Durchlass-Gateschaltungen PG1 bis PGK schließt eine Mehrzahl von Durchlass-Gates ein. Beispielsweise weist die Durchlass-Gateschaltung PG1 Durchlass-Gates GD1, G11 bis G1J und GS1 auf. Die Konstruktion und die detaillierte Operation der Durchlass-Gateschaltungen PG2 bis PGK ist ähnlich jener der Durchlass-Gateschaltung PG1. Somit wird eine Beschreibung auf der Basis der Operation der Durchlass-Gateschaltung PG1 vorgenommen. Vorzugsweise können die Durchlass-Gates GD1, G11 bis G1J und GS1 unter Verwendung von NMOS-Transistoren implementiert werden. Im Folgenden werden die Durchlass-Gates GD1, G11 bis G1J und GS1 als die "NMOS-Transistoren" bezeichnet. Den Gates der NMOS-Transistoren GD1, G11 bis G1J und GS1 wird das Blockaus wahlsignal BSEL1 eingegeben. Der NMOS-Transistor GD1 weist eine mit der globalen Drain-Auswahlleitung GDSL verbundene Source auf und eine mit der lokalen Drain-Auswahlleitung DSL1 verbundene Drain auf. Die NMOS-Transistoren G11 bis G1J weisen Sources auf, die mit den globalen Wortleitungen GWL1 bis GWLJ jeweils verbunden sind, und Drains, die jeweils mit den lokalen Wortleitungen WL11 bis WL1J verbunden sind. Der NMOS-Transistor GS1 weist eine Source auf, die mit der globalen Source-Auswahlleitung GSSL verbunden ist, und eine Drain, die mit der lokalen Source-Auswahlleitung SSL1 verbunden ist. Die NMOS-Transistoren GD1, G11 bis G1J und GS1 werden in Antwort auf das Blockauswahlsignal BSEL1 zur gleichen Zeit ein- oder ausgeschaltet. Weiter insbesondere werden die NMOS-Transistoren GD1, G11 bis G1J und GS1 eingeschaltet, wenn das Blockauswahlsignal BSEL1 aktiviert ist, und es werden die NMOS-Transistoren GD1, G11 bis G1J und GS1 abgeschaltet, wenn das Blockauswahlsignal BSEL1 deaktiviert ist. Wenn die NMOS-Transistoren GD1, G11 bis G1J und GS1 eingeschaltet sind, dann wird die globale Drain-Auswahlleitung GDSL mit der lokalen Drain-Auswahlleitung DSL1 verbunden, und es wird die globale Source-Auswahlleitung GSSL mit der lokalen Source-Auswahlleitung SSL1 verbunden, und es werden die globalen Wortleitungen GWL1 bis GWLJ jeweils mit den lokalen Wortleitungen WL11 und WL1J verbunden.
Der zweite Vorspannungsgenerator 60 schließt erste bis dritte Pumpschaltungen 61, 62 und 63 und eine Vorspannungsauswahleinheit 64 ein. Die erste Pumpschaltung 61 erzeugt Lesespannungen V_RD1 und V_RD2 in Antwort auf das Lesekommando LESE. Vorzugsweise weist die Lesespannung V_RD1 ein hohes Spannungsniveau (z.B. 4,5 V) auf, und die Lesespannung V_RD2 weist ein niedriges Spannungsniveau (beispielsweise 0 V) auf. In einer Leseoperation der Speicherzellenanordnung 110 wird die Lesespannung V_RD1 an lokale Wortleitungen angelegt, mit welchen Gates von nicht ausgewählten Speicherzellen (d.h. Speicherzellen, die nicht gelesen werden) verbunden, und die Lesespannung V_RD2 wird mit lokalen Wortleitungen verbunden, mit denen Gates von ausgewählten Speicherzellen (d.h. Speicherzellen, die zu lesen sind) verbunden.
Die zweite Pumpschaltung 62 erzeugt Programmierspannungen V_PG und V_PS in Antwort auf das Programmierkommando PGM. Vorzugsweise weisen die Pro grammierspannungen V_PG und V_PS jeweils hohe Spannungsniveaus (beispielsweise V_PG = 18 V, V_PS = 10 V) auf. In einer Programmieroperation der Speicherzellenanordnung 110 wird die Programmierspannung V_PG an lokale Wortleitungen angelegt, mit welchen Gates von Speicherzellen, die zu programmieren sind, verbunden sind, und die Programmier-(oder Durchlass-)-spannung V_PS wird an lokale Wortleitungen angelegt, mit welchen Gates von Speicherzellen verbunden sind, die nicht zu programmieren sind. Darüber hinaus erzeugt die dritte Pumpschaltung 63 eine Löschspannung V_ERS in Antwort auf das Löschkommando ERS. Die Löschspannung V_ERS weist vorzugsweise einen positiven Wert auf und kann in der folgenden Gleichung 1 ausgedrückt werden. VCB – VERS >= 15 V (1)(wobei V_CB die Volumenspannung ist, die an die P-Senke der Speicherzelle in der Löschoperation angelegt wird, und V_ERS die Löschspannung ist).
Die Vorspannungsauswahleinheit 64 wählt die Lesespannungen V_RD1 und V_RD2 jeweils in Antwort auf das Decodiersignal DEC aus, welches von dem X-Decodierer 150 empfangen wurde, und gibt dann jeweils die ausgewählten Lesespannungen V_RD1 und V_RD2 an die globalen Wortleitungen GWL1 bis GWLJ als die Wortleitungsvorspannungen V_WF1 bis V_WFJ aus, wählt die Programmierspannungen V_PG und V_PS und gibt dann die ausgewählten Programmierspannungen V_PG und V_PS jeweils an die globalen Wortleitungen GWL1 bis GWLJ als Wortleitungsvorspannungen V_WS1 bis V_WSJ (wobei J eine ganze Zahl ist) aus, oder wählt die Löschspannung V_ERS aus und gibt dann die ausgewählte Löschspannung V_ERS an die globalen Wortleitungen GWL1 bis GWLJ als Wortleitungsvorspannungen V_WT1 bis V_WTJ aus. Die gesamte Konstruktion und der Betrieb der ersten bis dritten Pumpschaltungen 61, 62 und 63 kann durch eine Person mit durchschnittlichen Kenntnissen der Technik verstanden werden, und eine Beschreibung derselben wird daher hier zur Vereinfachung weggelassen.
4 ist ein detailliertes Schaltungsdiagramm von Speicherzellen, Durchlass-Gates und einer Vorspannungsauswahleinheit gemäß 3.
Gemäß 4 schließt die Vorspannungsauswahleinheit 64 einen Auswahlsignalgenerator 65 und Auswahlschaltungen S1 bis SJ (wobei J eine ganze Zahl ist) ein. Der Auswahlsignalgenerator 65 erzeugt Auswahlsignale SL1 bis SLJ auf der Basis des Decodiersignals DEC. Jede der Auswahlschaltungen S1 bis SJ schließt Schalter SW11 bis SW15, ..., SWJ1 bis SWJ5 ein, die jeweils mit den globalen Wortleitungen GWL1 bis GWLJ verbunden sind. Jede der Auswahlschaltungen S1 bis SJ empfängt die Lesespannungen V_RD1 und V_RD2, die Programmierspannungen V_PG und V_PS und die Lesespannung V_ERS, und gibt Wortleitungsvorspannungen V_WF1 bis V_WFJ, V_WS1 bis V_WSJ oder V_WT1 bis V_WTJ an globale Wortleitungen GWL1 bis GWLJ in Antwort auf das Auswahlsignal SL1 bis SLJ aus. Dies wird detaillierter beschrieben. Beispielsweise werden die Schalter SW11 bis SW15 der Auswahlschaltung S1 zwischen die Lesespannungen V_RD1 und V_RD2, die Programmierspannungen V_PG und V_PS und die Löschspannung V_ERS, und die globale Wortleitung GWL1 jeweils zwischengeschaltet. Die Schalter SW11 bis SW15 werden entsprechend den logischen Werten der Bits B1 bis B5 des Auswahlsignals SL1 eingeschaltet oder abgeschaltet. In diesem Fall werden die Schalter SW11 bis SW15 in dem Fall eingeschaltet, in dem die Schalter SW11 bis SW15 unter Verwendung von NMOS-Transistoren implementiert werden, wenn die logischen Werte der Bits B1 bis B5 1 betragen. Wenn die logischen Werte der Bits B1 bis B5 0 betragen, dann werden unterdessen die Schalter SW11 bis SW15 ausgeschaltet.
Wenn einer der Schalter SW11 und SW12 eingeschaltet ist, dann wird beispielsweise eine der Lesespannungen V_RD1 und V_RD2 in die globale Wortleitung GWL1 als die Wortleitungsvorspannung V_WF1 eingegeben. Wenn einer der Schalter SW13 und SW14 eingeschaltet ist, wird darüber hinaus eine der Programmierspannungen V_PG und V_PS in die globale Wortleitung GWL1 als die Wortleitungsvorspannung V_WS1 eingegeben. Wenn der Schalter SW15 eingeschaltet wird, dann wird darüber hinaus die Löschspannung V_ERS in die globale Wortleitung GWL1 als die Wortleitungsvorspannung V_WT1 eingegeben. Da der Auswahlsignalgenerator 65 einen logischen Wert einer der Bits B1 bis B5 als 1 erzeugt und die logischen Werte der verbleibenden Bits 0 betragen, wird in diesem Fall einer der Schalter SW11 bis SW15 eingeschaltet, und es werden die verbleibenden Schalter ausgeschaltet. Im Ergebnis werden die Lesespannungen V_RD1 und V_RD2, die Programmierspannungen V_PG und V_PS oder die Löschspannung V_ERS an die globale Wortleitung GWL1 angelegt. Die Konstruktion und der detaillierte Betrieb der Auswahlschaltungen S2 bis SJ ist ähnlich zu jenem der zuvor erwähnten Auswahlschaltung S1. Eine detaillierte Beschreibung derselben wird daher weggelassen, um eine Redundanz zu vermeiden.
Es wurde in 4 dargestellt, dass jede der Auswahlschaltungen S1 bis SJ fünf Schalter aufweist. Es sei jedoch festgestellt, dass die Konstruktion der Auswahlschaltungen S1 bis SJ auf verschiedene Weise verändert werden kann, solange jede der Auswahlschaltungen S1 bis SJ die Wortleitungsvorspannungen V_WF1 bis V_WFJ, V_WS1 bis V_WSJ oder V_WT1 bis V_WTJ ausgibt.
Darüber hinaus sind zur Vereinfachung der Zeichnung in der 4 nur die NMOS-Transistoren G11, GK1, G1J und GKJ, die mit den globalen Wortleitungen GWL1 und GWLJ, den lokalen Wortleitungen WL11, WL1J, WLK1 und WLKJ und den Speicherzellen M111, M11T, M1J1, M1JT, MK11, MK1T, MKJ1 und MKJT verbunden sind. Mit der lokalen Wortleitung WL11 sind die Gates der Speicherzellen M111 bis M11T verbunden, und mit der lokalen Wortleitung WL1J sind die Gates der Speicherzellen M1J1 bis M1JT verbunden. Darüber hinaus sind mit der lokalen Wortleitung WLK1 die Gates der Speicherzellen MK11 bis MK1T verbunden, und mit der lokalen Wortleitung WLKJ sind die Gates der Speicherzellen MKJ1 bis MKJT verbunden. Source und Drain des NMOS-Transistors G11 sind mit der globalen Wortleitung GWL1 bzw. der lokalen Wortleitung WL11 verbunden, und Source und Drain des NMOS-Transistors GK1 sind mit der globalen Wortleitung GWL1 bzw. der lokalen Wortleitung WLK1 verbunden. Darüber hinaus sind Source und Drain des NMOS-Transistors G1J mit der globalen Wortleitung GWLJ bzw. der lokalen Wortleitung WL1J verbunden, und Source und Drain des NMOS-Transistors GKJ sind mit der globalen Wortleitung GWLJ bzw. der lokalen Wortleitung WLKJ verbunden.
Die Löschoperation des Flash-Speicherbauelements 100 wird nun detaillierter mit Bezug auf die 2 bis 4 beschrieben. Die Steuerlogikschaltung 130 erzeugt das Löschkommando ERS in Antwort auf externe Steuersignale /WE, /RE, ALE und CLE und das Kommandosignal CMD und erzeugt das Reihenadresssignal RADD auf der Basis des Adresssignals ADD. Der Volumenspannungsgenerator 40 des Hochspannungsgenerators 140 erzeugt die Volumenspannung V_CB mit einem hohen Spannungsniveau (beispielsweise 20 V) in Antwort auf das Löschkommando ERS und liefert die erzeugte Volumenspannung V_CB an die Speicherzellen der Speicherzellenblöcke MB1 bis MBK. Darüber hinaus erzeugt der erste Vorspannungsgenerator 50 des Hochspannungsgenerators 140 die Drain-Vorspannung V_GD und die Source-Vorspannung V_GS mit einer niedrigen Spannung (beispielsweise 0 V) in Antwort auf das Löschkommando ERS. Dementsprechend wird die Drain-Vorspannung V_GD an die globale Drain-Auswahlleitung GDSL angelegt, und es wird die Source-Vorspannung V_GS an die globale Source-Auswahlleitung GSSL angelegt. Unterdessen decodiert der X-Decodierer 150 das Reihenadresssignal RADD und gibt das Decodiersignal DEC aus. Der zweite Vorspannungsgenerator 60 des Hochspannungsgenerators 140 erzeugt die Wortleitungsvorspannungen V_WT1 bis V_WTJ in Antwort auf das Löschkommando ERS und das Decodiersignal DEC und liefert die erzeugten Spannungen jeweils an die globalen Wortleitungen GWL1 bis GWLJ. Weiter insbesondere erzeugt die dritte Pumpschaltung 63 des zweiten Vorspannungsgenerators 60 die Löschspannung V_ERS mit einem positiven Wert in Antwort auf das Löschkommando ERS. Beispielsweise ist die Löschspannung V_ERS niedriger als die Volumenspannung V_CB, die der P-Senke der Speicherzelle in der Löschoperation zugeführt wird, und weist einen positiven Wert auf. Vorzugsweise kann ein Unterschied zwischen der Volumenspannung V_CB und der Löschspannung V_ERS, welche einer P-Senke einer Speicherzelle in der Löschoperation zur Verfügung gestellt wird, höher oder gleich 5 V eingestellt werden. Die Vorspannungsauswahleinheit 64 des zweiten Vorspannungsgenerators 60 wählt die Löschspannung V_ERS in Antwort auf das Decodiersignal DEC aus und gibt die ausgewählte Spannung als die Wortleitungsvorspannungen V_WT1 bis V_WTJ aus. Detaillierter gesprochen gibt der Auswahlsignalgenerator 65 der Vorspannungsauswahleinheit 64 die Werte der Bits B1 bis B5 der ausgewählten Signale SL1 bis SLJ als "00001" in Antwort auf das Decodiersignal DEC aus. Die Schalter SW15 bis SWJ5 der Auswahlschaltungen S1 bis SJ der Vorspannungsauswahleinheit 64 werden eingeschaltet, und die Schalter SW11 bis SWJ1, SW12 bis SWJ2, SW13 bis SWJ3 und SW14 bis SWJ4 werden alle in Reaktion auf die Auswahlsignale SL1 bis SLJ ausgeschaltet. Dementsprechend wird die Löschspannung V_ERS in die globalen Wortleitungen GWL1 bis GWLJ als die Wortleitungsvorspannungen V_WT1 bis V_WTJ durch die Schalter SW15 bis SWJ5 eingegeben.
Darüber hinaus wählt die Blockauswahleinheit 160 einen der Speicherzellenblöcke MB1 bis MBK in Antwort auf das Decodiersignal DEC aus und verbindet lokale Wortleitungen eines ausgewählten Speicherzellenblocks jeweils mit den globalen Wortleitungen GWL1 bis GWLJ. Wenn beispielsweise der Speicherzellenblock MB1 ausgewählt wird, dann aktiviert die Blockschalteinheit 161 der Blockauswahleinheit 160 das Blockauswahlsignal BSEL1 in Antwort auf das Decodiersignal DEC und deaktiviert die Blockauswahlsignale BSEL2 bis BSELK. Im Ergebnis wird nur die Durchlass-Gateschaltung PG1 der Blockauswahleinheit 160 aktiviert und die Durchlass-Gateschaltungen PG2 bis PGK werden alle deaktiviert. Detaillierter gesprochen, werden die Durchlass-Gates GD1, G11 bis G1J und GS1 der Durchlass-Gateschaltung PG1 zur gleichen Zeit eingeschaltet, und die Durchlass-Gates GD2 bis GDK, G21 bis 2J, ..., GK1 bis GKJ, GS2 bis GSK der Durchlass-Gateschaltungen PG2 bis PGK werden alle ausgeschaltet. Dementsprechend wird die Drain-Auswahlleitung DSL1 des Speicherzellenblocks MB1 mit der globalen Drain-Auswahlleitung GDSL verbunden, und die Source-Auswahlleitung SSL1 wird mit der globalen Source-Auswahlleitung GSSL verbunden. Dementsprechend wird der Drain-Auswahltransistor DST1 und der Source-Auswahltransistor SST1 ausgeschaltet, da die Drain-Vorspannung V_GD und die Source-Vorspannung V_GS des niedrigen Spannungsniveaus an die Drain-Auswahlleitung DSL1 bzw. die Source-Auswahlleitung SSL1 angelegt werden. Dementsprechend werden die Drains und Sources der Speicherzellen M111 bis M1JT des Speicherzellenblocks MB1 schwebend.
Zusätzlich werden die lokalen Wortleitungen WL11 bis WL1J des Speicherzellenblocks MB1 jeweils mit den globalen Wortleitungen GWL1 bis GWLJ verbunden. Im Ergebnis werden die Wortleitungsvorspannungen V_WT1 bis V_WTJ der globalen Wortleitungen GWL1 bis GWLJ jeweils zu den lokalen Wortleitungen WL11 bis WL1 J transferiert. Daher wird ein Spannungsunterschied (beispielsweise 15 V oder mehr) zwischen Gates und Volumen der Speicherzellen M111 bis M1JT des Speicherzellenblocks MB1 erzeugt, und es werden Elektronen aus den Floating-Gates der Speicherzellen M111 bis M1JT mittels des Spannungsunterschieds entladen, wodurch die Löschoperation der Speicherzellen M111 bis M1JT ausgeführt wird.
Unterdessen werden die Drain-Auswahlleitungen DSL2 bis DSLJ der Speicherzellenblöcke MB2 bis MBK von der globalen Drain-Auswahlleitung GDSL getrennt, und es werden die Source-Auswahlleitungen SSL2 bis SSLJ ebenfalls von der globalen Source-Auswahlleitung GSSL getrennt. Darüber hinaus werden die lokalen Wortleitungen WL21 bis WL2J, ..., WLK1 bis WLKJ der Speicherzellenblöcke MB2 bis MBK alle von den globalen Wortleitungen GWL1 bis GWLJ getrennt. Dementsprechend werden die lokalen Wortleitungen WL21 bis WL2J, ..., WLK1 bis WLKJ mittels der Volumenspannung V_CB eines hohen Spannungsniveaus (beispielsweise 20 V), welche an die Speicherzellen der Speicherzellenblöcke MB2 bis MBK angelegt wird, in ihrer Spannung erhöht. Dementsprechend wird eine Erhöhungsspannung V_BST nahe an der Volumenspannung V_CB in den lokalen Wortleitungen WL21 bis WL2J, ..., WLK1 bis WLKJ erzeugt. Für diesen Fall wird der Betrieb der NMOS-Transistoren G21 bis G2J, ..., GK1 bis GKJ, welche zwischen den lokalen Wortleitungen WL21 bis WL2J, ..., WLK1 bis WLKJ der Speicherzellenblöcke MB2 bis MBK und den globalen Wortleitungen GWL1 bis GWLJ verbunden sind, detaillierter mit Bezug auf die 5a und 5b beschrieben. Die 5a und 5b zeigen Querschnitte des NMOS-Transistors GK1 bzw. eines Energiepotenzials desselben. Der Betrieb der NMOS-Transistoren G21 bis G2J, ..., GKJ bis GKJ ist ähnlich zu dem des NMOS-Transistors GK1. Es wird daher zur Vereinfachung eine detaillierte Beschreibung derselben weggelassen.
5a ist ein Querschnitt des NMOS-Transistors GK1, welcher ein Durchlass-Gate ist, welches mit der lokalen Wortleitung WLK1 des Speicherzellenblocks MBK verbunden ist. Eine Quelle 72 des NMOS-Transistors GK1 wird mit der Wortleitungsvorspannung V_WT1 mit einem positiven Wert beaufschlagt, und ein Gate 74 desselben wird mit dem Blockauswahlsignal BSELK mit einem niedrigen Spannungsniveau (beispielsweise 0 V) beaufschlagt. Ein Drain 73 des NMOS-Transistors GK1 wird ebenfalls mit der Erhöhungsspannung V_BST versorgt. Da sich das Blockauswahlsignal BSELK auf einem niedrigen Niveau befindet, wird der NMOS-Transistor GK1 ausgeschaltet. Da die Wortleitungsvorspannung V_WT1 einen positiven Wert aufweist, nimmt darüber hinaus das Energiepotenzial der Source-72-Region auf etwa Ev2 ab, wie in 5b dargestellt ist. Dementsprechend wird die Menge von Elektronen, welche von der Source 72 in ein Substrat 71 eingeführt wird, reduziert, wobei sich die Menge von Elektronen, welche in die mit dem Drain 73 verbundene lokale Wortleitung WLK1 eingeführt werden, reduziert. Da der in dem NMOS-Transistor GK erzeugte Leckstrom reduziert wird, wird im Ergebnis die lokale Wortleitung WLK1 auf dem Niveau der Erhöhungsspannung V_BST gehalten. Daher werden die Daten der mit der lokalen Wortleitung WLK1 verbundenen Speicherzellen nicht gelöscht.
Unterdessen steigt im Gegensatz zu der obigen Beschreibung in dem Fall, in dem die Wortleitungsvorspannung V_WT1 von 0 V an die Source 72 angelegt wird, das Energiepotenzial der Source 72 auf etwa Ev1 an, wie in 5b dargestellt ist. Dementsprechend steigt die Menge von Elektronen, die von der Source 72 in das Substrat 71 eingeführt werden, an, wobei die Menge des Leckstroms des NMOS-Transistors GK1 ansteigt. Um den Leckstrom des NMOS-Transistors GK1 zu reduzieren, muss daher das Energiepotenzial der Source-72-Region reduziert werden.
6 ist ein Blockdiagramm eines Flash-Speicherbauelements gemäß einer weiteren Ausführungsform des vorliegenden Patents.
Gemäß 6 schließt ein Flash-Speicherbauelement 200 eine Speicherzellenanordnung 210, einen Eingangspuffer 220, eine Steuerlogikschaltung 230, einen Hochspannungsgenerator 240, einen X-Decodierer 250, eine Blockauswahleinheit 260, einen Seitenpuffer 270, einen Y-Decodierer 280 und einen Daten-I/O-Puffer 290 ein. Die Konstruktion und der Gesamtbetrieb des Flash-Speicherbauelements 200 sind die gleiche wie bei dem Flash-Speicherbauelement 100, welche mit Bezug auf die 2 beschrieben wurde, außer bezüglich des Hochspannungsgenerators 240. Um somit eine Redundanz zu vermeiden, wird nur der Betrieb des Hochspannungsgenerators 240 mit Bezug auf die 6 beschrieben. Der Hochspannungsgenerator 240 schließt einen erste Volumenspannungsgenerator 241, einen ersten Vorspannungsgenerator 242, einen zweiten Vorspannungsgenerator 243 und einen zweiten Volumenspannungsgenerator 244 ein. Der Betrieb des ersten Volumenspannungsgenerators 241, des ersten Vorspannungsgenerators 242 und des zweiten Vorspannungsgenerators 243 ist der gleiche, wie der des Volumenspannungsgenerators 40, des ersten Vorspannungsgenerators 50 und des zweiten Vorspannungsgenerators 60 des Hochspannungsgenerators 140. Eine detaillierte Beschreibung derselben wird daher dementsprechend hier weggelassen. Der zweite Volumenspannungsgenerator 244 liefert eine Volumenspannung V_SBE zum Löschen und eine Referenzvolumenspannung V_SBR an die Blockauswahleinheit 260 in Antwort auf ein Löschkommando ERS. Detaillierter gesprochen wird dann, wenn das Löschkommando ERS deaktiviert wird, d.h. das Lesekommando LESE oder das Programmierkommando PGM aktiviert wird (oder erzeugt wird), der zweite Volumenspannungsgenerator 244 die Referenzvolumenspannung V_SBR an die Blockauswahleinheit 260 anlegen. Darüber hinaus liefert der zweite Volumenspannungsgenerator 244 die Volumenspannung V_SBE zum Löschen an die Blockauswahleinheit 260, wenn das Löschkommando aktiviert wird.
7 ist ein detailliertes Schaltungsdiagramm der Speicherzellenanordnung 210, der Blockauswahleinheit 260, des zweiten Vorspannungsgenerators 243, des zweiten Volumenspannungsgenerators 244 und des X-Decodierers 250 gemäß 6. Die Konstruktion und der Gesamtbetrieb der Speicherzellenanordnung 210, der Blockauswahleinheit 260, des zweiten Vorspannungsgenerators 243 und des X-Decodierers 250 sind die gleiche wie jene der Speicherzellenanordnung 110, der Blockauswahleinheit 160, des zweiten Vorspannungsgenerators 60 und des X-Decodierers 150, welche mit Bezug auf die 3 beschrieben wurden. Eine detaillierte Beschreibung derselben wird daher hier weggelassen, um eine Redundanz zu vermeiden. Der zweite Volumenspannungsgenerator 244 schließt eine vierte Pumpschaltung 321 und eine Volumenspannungsauswahleinheit 322 ein. Die vierte Pumpschaltung 321 erzeugt zum Löschen eine Volumenspannung V_SBE in Antwort auf das Löschkommando ERS. Die zum Löschen vorgesehene Volumenspannung V_SBE weist bevorzugt einen negativen Wert auf und kann mit der folgenden Gleichung ausgedrückt werden. VCB – VSBED Übergangszusammenbruchsspannung des Durchlass-Gates (2)(V_CB ist die an die P-Senke der Speicherzelle in der Löschoperation angelegte Volumenspannung, und V_SBE ist die zum Löschen vorgesehene Volumenspannung).
Die Gesamtkonstruktion und der Betrieb der vierten Pumpschaltung 321 kann von dem Fachmann der Technik verstanden werden. Eine detaillierte Beschreibung derselben wird daher hier zur Vereinfachung weggelassen.
Die Volumenspannungsauswahleinheit 322 wählt die zum Löschen vorgesehene Volumenspannung V_SBE oder die Referenzvolumenspannung V_SBR in Antwort auf das Auswahlsteuersignal SCTL aus und liefert die ausgewählte Spannung an die Durchlass-Gateschaltungen PG1 bis PGK der Blockauswahleinheit 260. Weiter insbesondere wählt die Volumenspannungsauswahleinheit 322 die zum Löschen vorgesehene Volumenspannung V_SBE aus, wenn das Auswahlsteuersignal SCTL aktiviert ist, und liefert die ausgewählte Spannung an die Durchlass-Gates GD1 bis GDK, G11 bis G1J, ..., GK1 bis GKJ, GS1 bis GSK der Durchlass-Gateschaltungen PG1 bis PGK. In diesem Fall wird das Auswahlsteuersignal SCTL während einer Zeit aktiviert, die eingestellt wird, wenn das Löschkommando ERS aktiviert wird, und die Referenzvolumenspannung V_SBR weist ein Erdspannungsniveau als einen Spannungseingang an dem Volumen des Flash-Speicherbauelements 200 auf.
8 ist ein detailliertes Schaltungsdiagramm der Speicherzellen 210, der Durchlass-Gates, der Vorspannungsauswahleinheit 314 und der Volumenspannungsauswahleinheit 322 gemäß 7. Außer einer Volumenspannungsauswahleinheit 322 sind die Komponenten die gleichen, wie in 4 dargestellt. Eine detaillierte Beschreibung derselben wird daher weggelassen, um eine Redundanz zu vermeiden. Gemäß 8 weist die Volumenspannungsauswahleinheit 322 einen Inverter 323 und Schalter SWB1 und SWB2 auf. Der Inverter 323 invertiert ein Auswahlsteuersignal SCTL und gibt ein invertiertes Auswahlsteuersignal SCTLB aus. Der Schalter SWB1 wird an- oder ausgeschaltet in Antwort auf das Auswahlsteuersignal SCTL. Wenn der Schalter SWB1 eingeschaltet wird, dann gibt er die zum Löschen vorgesehene Volumenspannung V_SBE an die Durchlass-Gates G11 bis G1J, ..., GK1 bis GKJ aus. Darüber hinaus wird der Schalter SWB2 eingeschaltet oder ausgeschaltet in Antwort auf das invertierte Auswahlsteuersignal SCTLB. Wenn der Schalter SWB2 eingeschaltet wird, dann gibt er die Referenzvolumenspannung V_SBR an die Durchlass-Gates G11 bis G1J, ..., GK1 bis GKJ aus. In diesem Fall weisen die Durchlass-Gates G11 bis G1J, ..., GK1 bis GKJ eine Dreifachsenkenstruktur auf, wie in 9a dargestellt ist.
Es wird nun die Löschoperation des Flash-Speicherbauelements 200 beschrieben. Beispielsweise wird ein Fall, in dem der Speicherzellenblock MB1 die Löschoperation ausführt und die Speicherzellenblöcke MB2 bis MBK die Löschoperation in dem Flash-Speicherbauelement 200 nicht ausführen, beschrieben. In diesem Fall ist die Löschoperation des Flash-Speicherbauelements 200 die gleiche wie die Löschoperation des Flash-Speicherbauelements 100, außer einem Aspekt. Der Unterschied ist der, dass in der Löschoperation des Flash-Speicherbauelements 200 der zweite Volumenspannungsgenerator 244 des Hochspannungsgenerators 240 weiterhin die zum Löschen vorgesehene Volumenspannung V_SBE an die Durchlass-Gates (d.h. die NMOS-Transistoren) GD1 bis GDK, G11 bis G2J, ..., GK1 bis GKJ, GS1 bis GSK der Blockauswahleinheit 260 in Antwort auf das Löschkommando ERS abgibt. In diesem Fall wird mit Bezug auf die 9a und 9b der Betrieb der NMOS-Transistoren G21 bis G2J, ..., GK1 bis GKJ detaillierter beschrieben, welche zwischen den lokalen Wortleitungen WL21 bis WL2J, ..., WLK1 bis WLKJ der Speicherzellenblöcke MB2 bis MBK und der globalen Wortleitungen GWL1 bis GWLJ verbunden sind. Die 9a und 9b sind Querschnitte des NMOS-Transistors GK1 bzw. des Energiepotenzials desselben. Der Betrieb der NMOS-Transistoren G21 bis G2J, ..., GK2 bis GKJ ist der gleiche, wie der des NMOS-Transistors GK1. Es wird daher zur Vereinfachung eine detaillierte Beschreibung derselben weggelassen.
In 9a wird der Querschnitt des mit der lokalen Wortleitung WLK1 des Speicherzellenblocks MBK verbundenen NMOS-Transistors GK1 dargestellt. Der NMOS-Transistor GK1 schließt ein Substrat 331, eine N-Senke 332, eine P-Senke 333, eine Source 334, eine Drain 335 und ein Gate 336 ein. Der Source 334 wird eine Wortleitungsvorspannung V_WT1 mit einem positiven Wert eingegeben, und dem Gate 336 wird ein Blockauswahlsignal BSELK mit einem niedrigen Niveau (beispielsweise 0 V) eingegeben. Die Drain 335 wird auch mit einer Erhöhungsspannung V_BST versorgt. Da das Blockauswahlsignal BSELK ein niedriges Niveau aufweist, wird der NMOS-Transistors GK1 ausgeschaltet. Da die Wortleitungsvorspannung V_WT1 einen positiven Wert aufweist, wird darüber hinaus das Energiepotenzial der Source-334-Region auf etwa Ev2 vermindert, was durch eine durchgezogene Linie in der 9b dargestellt ist. Da die zum Löschen vorgesehene Volumenspannung mit dem negativen Wert darüber hinaus an die P-Senke 333 angelegt wird, steigt das Energiepotenzial der P-Senke 333 auf etwa Ev2 an, was durch eine durchgezogene Linie in der 9b dargestellt ist. Dementsprechend wird die Menge von Elektronen, die in die lokale Wortleitung WLK1, die mit der Drain 335 verbunden ist, eingeführt wird, reduziert, da die Menge von Elektronen, die von der Source 334 in die P-Senke 333 eingeführt wird, abnimmt. Der in dem NMOS-Transistor GK1 in der Löschoperation des Flash-Speicherbauelements 100 erzeugte Löschstrom kann dementsprechend höher sein als der Löschstrom des NMOS-Transistors GK1 in der Löschoperation des Flash-Speicherbauelements 200. In dem Fall, dass die Wortleitungsvorspannung V_WT1 von 0 V in die Source 334 eingegeben wird, und die Referenzvolumenspannung V_SBR von 0 V in die P-Senke 333 eingegeben wird, steigt unterdessen das Energiepotenzial der Source-334-Region an, und das Energiepotenzial der P-Senke 333 nimmt ab, auf etwa Ev1, was durch eine gestrichelte Linie in der 9b angezeigt ist. Da die Menge von Elektronen, die von der Source 334 in die P-Senke 333 eingeführt wird, ansteigt, nimmt dementsprechend der Leckstrom des NMOS-Transistors GK1 zu.
Gemäß dem vorliegenden Patent wird, wie oben beschrieben, eine positive Vorspannung an eine globale Wortleitung in einer Löschoperation angelegt. Es ist somit möglich, ein Phänomen eines leichten Löschens von nicht ausgewählten Speicherzellenblöcken aufgrund eines Leckstroms von Durchlass-Gates zu verhindern.
Obwohl die vorstehende Beschreibung mit Bezug auf die verschiedenen Ausführungsformen vorgenommen wurde, ist klar, dass Veränderungen und Modifikationen des vorliegenden Patents durch den Durchschnittsfachmann der Technik vorgenommen werden können, ohne von dem Geist und dem Bereich des vorliegenden Patents und der anhängenden Ansprüche abzuweichen.

Claims

Flash-Speicherbauelement, aufweisend: Speicherzellenblöcke, von denen jeder eine Mehrzahl von Speicherzellen aufweist, die lokale Wortleitungen und Bitleitungen teilen; einen X-Decodierer, welcher ein Reihenadresssignal decodiert und ein decodiertes Signal ausgibt; eine Blockauswahleinheit, welche einige der Speicherzellenblöcke in Antwort auf das decodierte Signal auswählt, und lokale Wortleitungen der ausgewählten Speicherzellenblöcke jeweils mit entsprechenden globalen Wortleitungen verbindet, und einen Hochspannungsgenerator, welcher Wortleitungsvorspannungen in Antwort auf ein Lesekommando, ein Programmierkommando oder ein Löschkommando erzeugt, und welcher die erzeugten Wortleitungsvorspannungen jeweils den globalen Wortleitungen in Antwort auf das decodierte Signal zur Verfügung stellt, wobei die Wortleitungsvorspannungen, welche durch den Hochspannungsgenerator in Antwort auf das Löschkommando erzeugt werden, jeweils einen positiven Wert aufweisen.
Flash-Speicherbauelement nach Anspruch 1, wobei der Hochspannungsgenerator weiterhin eine Volumenspannung, eine Drain-Vorspannung und eine Source-Vorspannung der Speicherzelle in Antwort auf das Lesekommando, das Programmierkommando oder das Löschkommando erzeugt.
Flash-Speicherbauelement nach Anspruch 2, wobei die Wortleitungsvorspannungen, welche durch den Hochspannungsgenerator in Antwort auf das Löschkommando erzeugt werden, niedriger sind als die Volumenspannung der Speicherzelle, welche durch den Hochspannungsgenerator in Antwort auf das Löschkommando erzeugt wird, und ein Unterschied zwischen den beiden Spannungen größer oder etwa gleich 15 V ist.
Flash-Speicherbauelement nach Anspruch 2, wobei die Blockauswahleinheit eine Blockschalteinheit aufweist, die Blockauswahlsignale in Antwort auf das decodierte Signal erzeugt; und Durchlass-Gateschaltungen, welche entsprechend den jeweiligen Speicherzellenblöcken angeordnet sind und in Antwort auf die jeweiligen Blockauswahlsignale aktiviert oder deaktiviert werden, wobei die Durchlass-Gateschaltungen die globalen Wortleitungen mit entsprechenden jeweiligen lokalen Wortleitungen eines Speicherzellenblocks verbinden, wenn sie jeweils aktiviert sind.
Flash-Speicherbauelement nach Anspruch 2, wobei jede der Durchlass-Gateschaltungen Durchlass-Gates aufweist, welche zwischen den globalen Wortleitungen und lokalen Wortleitungen eines entsprechenden Speicherzellenblocks jeweils verbunden sind, und zur gleichen Zeit in Antwort auf eines der Blockauswahlsignale eingeschaltet oder ausgeschaltet werden.
Flash-Speicherbauelement nach Anspruch 5, wobei jedes der Durchlass-Gates ein MOS-Transistor mit einer einzelnen Senkenstruktur ist.
Flash-Speicherbauelement nach Anspruch 5, wobei jedes der Durchlass-Gates einen MOS-Transistor mit einer Dreifachsenkenstruktur aufweist.
Flash-Speicherbauelement nach Anspruch 7, wobei der Hochspannungsgenerator weiterhin eine Volumenspannung zum Löschen an einige der Dreifachsenken der Durchlass-Gates der Durchlass-Gateschaltungen in Antwort auf das Löschkommando zur Verfügung stellt.
Flash-Speicherbauelement nach Anspruch 8, wobei die Volumenspannung zum Löschen einen negativen Wert aufweist.
Flash-Speicherbauelement nach Anspruch 9, wobei die Volumenspannung zum Löschen niedriger ist als die Volumenspannung der Speicherzelle, welche durch den Hochspannungsgenerator in Antwort auf das Löschkommando erzeugt wird, und ein Unterschied zwischen den beiden Span nungen niedriger oder etwa gleich zu einer Übergangszusammenbruchsspannung jedes der Durchlass-Gates ist.
Flash-Speicherbauelement nach Anspruch 1, wobei der Hochspannungsgenerator aufweist: einen ersten Vorspannungsgenerator, der eine Drain-Vorspannung und eine Source-Vorspannung in Antwort auf das Lesekommando, das Programmierkommando oder das Löschkommando und das decodierte Signal erzeugt; einen zweiten Vorspannungsgenerator, welcher Lesespannungen, Programmierspannungen oder eine Löschspannung als die Wortleitungsvorspannungen in Antwort auf das Lesekommando, das Programmierkommando oder das Löschkommando und das decodierte Signal erzeugt, und die Wortleitungsvorspannungen jeweils den globalen Wortleitungen zur Verfügung stellt, und einen Volumenspannungsgenerator, der eine Volumenspannung einer Speicherzelle in Antwort auf das Lesekommando, das Programmierkommando oder das Löschkommando erzeugt, wobei die Löschspannung einen positiven Wert aufweist und niedriger ist als die Volumenspannung der Speicherzelle, welche durch den Volumenspannungsgenerator in Antwort auf das Löschkommando erzeugt wird, und wobei ein Unterschied zwischen den beiden Spannungen höher oder etwa gleich 15 V ist.
Flash-Speicherbauelement nach Anspruch 11, wobei der zweite Vorspannungsgenerator aufweist: eine erste Pumpschaltung, die die Lesespannungen in Antwort auf das Lesekommando erzeugt; eine zweite Pumpschaltung, die die Programmierspannungen in Antwort auf das Programmierkommando erzeugt; eine dritte Pumpschaltung, die die Löschspannung in Antwort auf das Löschkommando erzeugt; und eine Vorspannungsauswahleinheit, welche die Lesespannungen, die Programmierspannungen oder die Löschspannung in Antwort auf das deco dierte Signal auswählt, und die ausgewählten Spannungen jeweils an die globalen Wortleitungen als die Wortleitungsvorspannungen ausgibt.
Flash-Speicherbauelement nach Anspruch 12, wobei die Vorspannungsauswahleinheit aufweist: einen Auswahlsignalgenerator, der Auswahlsignale entsprechend dem decodierten Signal erzeugt; und Auswahlschaltungen, welche jeweils mit den globalen Wortleitungen verbunden sind, und die Lesespannungen, die Programmierspannungen oder die Löschspannung in Antwort auf die Auswahlsignale jeweils an eine entsprechende globale Wortleitung ausgeben.
Flash-Speicherbauelement nach Anspruch 7, wobei der Hochspannungsgenerator aufweist: einen ersten Vorspannungsgenerator, der eine Drain-Vorspannung und eine Source-Vorspannung in Antwort auf das Lesekommando, das Programmierkommando oder das Löschkommando und das decodierte Signal erzeugt; einen zweiten Vorspannungsgenerator, welcher Lesespannungen, Programmierspannungen oder eine Löschspannung als die Wortleitungsvorspannungen in Antwort auf das Lesekommando, das Programmierkommando oder das Löschkommando und das decodierte Signal erzeugt, und die Wortleitungsvorspannungen jeweils den globalen Wortleitungen zur Verfügung stellt, und einen Volumenspannungsgenerator, der eine Volumenspannung einer Speicherzelle in Antwort auf das Lesekommando, das Programmierkommando oder das Löschkommando erzeugt, wobei die Löschspannung einen positiven Wert aufweist und niedriger ist als die Volumenspannung der Speicherzelle, welche durch den Volumenspannungsgenerator in Antwort auf das Löschkommando erzeugt wird, und wobei ein Unterschied zwischen den beiden Spannungen höher oder etwa gleich 15 V ist.
Flash-Speicherbauelement nach Anspruch 14, wobei der Hochspannungsgenerator weiterhin einen zusätzlichen Volumenspannungsgenerator auf weist, welche eine Volumenspannung zum Löschen in Antwort auf das Löschkommando erzeugt, und in Antwort auf das Löschkommando erzeugt, und die erzeugte Volumenspannung an einige von Dreifachsenken jedes der Durchlass-Gates jeder der Durchlass-Gateschaltungen liefert, wobei die Volumenspannung zum Löschen einen negativen Wert aufweist und mit der Volumenspannung der Speicherzelle, welche durch den Volumenspannungsgenerator in Antwort auf das Löschkommando erzeugt wird, eine Differenz aufweist, wobei die Differenz niedriger oder etwa gleich einer Übergangszusammenbruchsspannung jedes der Durchlass-Gates ist.
Flash-Speicherbauelement nach Anspruch 15, wobei der zusätzliche Volumenspannungsgenerator aufweist: eine Pumpschaltung, die die Volumenspannung zum Löschen in Antwort auf das Löschkommando erzeugt; und eine Volumenspannungsauswahleinheit, welche eine Referenzvolumenspannung empfängt, die Referenzvolumenspannung oder die Volumenspannung zum Löschen in Antwort auf ein Auswahlsteuersignal auswählt, und die ausgewählte Spannung an einige von den Dreifachsenken jedes der Durchlass-Gates jeder der Durchlass-Gateschaltungen ausgibt.
Flash-Speicherbauelement nach Anspruch 16, wobei dann, wenn das Löschkommando aktiviert ist, das Auswahlsteuersignal aktiviert wird, wenn das Auswahlsteuersignal aktiviert wird, die Volumenspannungsauswahleinheit, die Volumenspannung zum Löschen auswählt, und wenn das Auswahlsteuersignal deaktiviert wird, die Volumenspannungsauswahleinheit die Referenzvolumenspannung auswählt.
Verfahren zum Steuern einer Löschoperation eines Flash-Speicherbauelements, mit den Schritten: Liefern von Wortleitungsvorspannungen, von denen jede einen positiven Wert aufweist, jeweils an globale Wortleitungen in Antwort auf ein Löschkommando und ein Reihenadresssignal; Liefern einer Volumenspannung an Speicherzellen jeder der Speicherzellenblöcke; Versetzen von Drains und Sources der Speicherzellen in einen Schwebezustand durch Zuführen einer Erdspannung an eine globale Drain-Auswahlleitung und eine globale Source-Auswahlleitung; und Auswählen eines der Speicherzellenblöcke in Antwort auf das Reihenadresssignal und Verbinden lokaler Wortleitungen des ausgewählten Speicherzellenblocks mit den globalen Wortleitungen.
Verfahren nach Anspruch 18, wobei die Zuführung der Wortleitungsvorspannungen aufweist: Decodieren des Reihenadresssignals und Ausgeben eines decodierten Signals; Erzeugen einer Löschspannung mit einem positiven Wert in Antwort auf das Löschkommando; und Ausgeben der Löschspannung als die Wortleitungsvorspannungen jeweils an die globalen Wortleitungen in Antwort auf das decodierte Signal.
Verfahren nach Anspruch 19, wobei die Löschspannung niedriger ist als eine Volumenspannung, die den Speicherzellen zur Verfügung gestellt wird, und ein Unterschied zwischen der Volumenspannung und der Löschspannung größer oder etwa gleich 15 V ist.
Verfahren nach Anspruch 18, wobei das Auswählen des Speicherzellenblocks und das Verbinden der Wortleitungen umfasst: Decodieren des Reihenadresssignals und Ausgeben des decodierten Signals; Ausgeben von Blockauswahlsignalen in Antwort auf das decodierte Signal; und Aktivieren einer der Durchlass-Gateschaltungen, welche jeweils zwischen den globalen Wortleitungen und den Speicherzellenblöcken angeordnet sind, in Antwort auf die Blockauswahlsignale, und Verbinden der globalen Wortleitungen und der lokalen Wortleitungen eines der Speicherzellenblöcke.
Verfahren nach Anspruch 21, weiterhin aufweisend ein Zuführen einer Volumenspannung zum Löschen zu einigen der Dreifachsenken eines MOS- Transistors mit einer Dreifachsenkenstruktur, welche Durchlass-Gates sind, die jeweils in die Durchlass-Gateschaltungen aufgenommen sind.
Verfahren nach Anspruch 22, wobei die Volumenspannung zum Löschen einen negativen Wert und eine Differenz mit der den Speicherzellen zugeführten Volumenspannung aufweist, wobei die Differenz kleiner oder etwa gleich einer Übergangszusammenbruchsspannung jedes der Durchlass-Gates ist.