DE102005030465B4 - Halbleiterstapelblock mit Halbleiterchips und Verfahren zur Herstellung desselben - Google Patents

Halbleiterstapelblock mit Halbleiterchips und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102005030465B4
DE102005030465B4 DE102005030465A DE102005030465A DE102005030465B4 DE 102005030465 B4 DE102005030465 B4 DE 102005030465B4 DE 102005030465 A DE102005030465 A DE 102005030465A DE 102005030465 A DE102005030465 A DE 102005030465A DE 102005030465 B4 DE102005030465 B4 DE 102005030465B4
Authority
DE
Germany
Prior art keywords
semiconductor
block
wiring structure
contact surfaces
plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005030465A
Other languages
English (en)
Other versions
DE102005030465A1 (de
Inventor
Markus Dr. Brunnbauer
Edward Dipl.-Ing. Fürgut
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005030465A priority Critical patent/DE102005030465B4/de
Priority to US11/476,204 priority patent/US7429782B2/en
Publication of DE102005030465A1 publication Critical patent/DE102005030465A1/de
Application granted granted Critical
Publication of DE102005030465B4 publication Critical patent/DE102005030465B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Halbleiterstapelblock mit Halbleiterchips (4), wobei der Halbleiterstapelblock (1) mehrere aufeinander gestapelte Halbleiterbauteile (5) in Halbleiterchipgröße mit einer flächigen Verdrahtungsstruktur (6) auf einer koplanaren Fläche (8) aus einer Oberseite (9) einer Kunststoffmasse (10) und der aktiven Oberseite (7) des Halbleiterchips (4) aufweist, und wobei die flächige Verdrahtungsstruktur (6) Bauteilleiterbahnen (11) aufweist, die sich von Kontaktflächen (12) der aktiven Oberseite (7) des Halbleiterchips (4) bis zu freiliegenden Enden (13) der Bauteilleiterbahnen (11) auf einem einzelnen Rand (14) des Halbleiterbauteils (5) erstrecken, wobei die einzelnen gestapelten Ränder (14) mit den freiliegenden Enden (13) der Bauteilleiterbahnen (11) eines Halbleiterstapelblocks (1) eine Blockunterseite (15) bilden, wobei die Blockunterseite (15) eine Blockverdrahtungsstruktur (16) mit Außenkontaktflächen (17) aufweist, und wobei die Außenkontaktflächen (17) entweder auf den frei liegenden Enden (13) der Bauteilleiterbahnen (11) angeordnet sind und/oder über Blockleiterbahnen mit den frei liegenden Enden (13) der Bauteilleiterbahnen (11) elektrisch in Verbindung stehen, wobei der Halbleiterstapelblock (1) zwischen den...

Description

  • Die Erfindung betrifft einen Halbleiterstapelblock mit Halbleiterchips. Der Halbleiterstapelblock umfasst mehrere aufeinander gestapelte Halbleiterbauteile in Halbleiterchipgröße mit einer flächigen Verdrahtungsstruktur auf der aktiven Oberseite der Halbleiterchips oder Halbleiterbauteile mit einer flächigen Verdrahtungsstruktur auf einer koplanaren Fläche aus einer Oberseite einer Kunststoffmasse und der aktiven Oberseite des Halbleiterchips.
  • Aus der Druckschrift US 5,910,682 A ist bekannt, Halbleiterchips zu einem Halbleiterstapelblock zusammenzubauen, in dem Verbindungsdrähte von der flächigen Verdrahtungsstruktur auf den Halbleiterchips zu einer Verdrahtungsfolie auf einer Unterseite des Halbleiterstapelblocks geführt und mit der Verdrahtungsfolie elektrisch verbunden werden.
  • Der bekannte Halbleiterstapelblock hat den Nachteil, dass die Verbindungsdrähte eine kompakte Stapelung behindern. Für einen optischen Halbleiterstapelblock mit interner Verarbeitung von optischen Signalen sind ebenfalls die Verbindungdrähte nicht von Vorteil, da eine optische Kopplung zwischen den Chips eines optischen Halbleiterstapelblocks durch die Verbindungsdrähte gestört wird.
  • Aus der US 5,107,586 A ist ein Halbleiterstapelblock bekannt, bei dem die einzelnen Halbleiterchips durch Klebstoff miteinander verbunden sind. Auf Außenseiten des Halbleiterstapel blocks ist eine Verdrahtungsstruktur mit Außenkontaktflächen angeordnet.
  • Die US 5,279,991 A offenbart ebenfalls einen Halbleiterstapelblock, bei dem flächige Verdrahtungsstrukturen auf den Oberseiten der gestapelten Halbleiterchips angeordnet sind. Leiterbahnen erstrecken sich bis zu den Rändern der Halbleiterbauteile und sind dort mit Außenkontaktflächen versehen. Einen ähnlichen Halbleiterstapelblock offenbart auch die US 6, 124, 149 A .
  • Aus der US 5,401,983 A ist ein Verfahren zur Herstellung eines Halbleiterstapelblocks bekannt, bei dem mehrere Stapel aus Halbleiterbauteilen gemeinsam in eine Kunststoffgehäusemasse eingebettet werden. Die US 5,401,983 A offenbart ferner eine dreidimensionale Anordnung integrierter Schaltkreise, wobei zwischen einzelnen Schichten elektromagnetische Signale ausgetauscht werden können.
  • Aus der Druckschrift US 6,198,164 B1 sind Halbleiterstapelblocks bekannt, die Zwischenräume zwischen den gestapelten Halbleiterchips zum Kühlen der Halbleiterchips zulassen. Über diese Zwischenräume ist zwar eine optische Kopplung möglich, jedoch sind die optischen Übergänge zwischen Luft- und Halbleiterchipmaterial einander nicht angepasst, so dass Transmissionsverluste auftreten. Ferner behindern die Zwischenräume eine kompakte Bauweise des Halbleiterstapelblocks. Schließlich werden auch hier teilweise Verbindungsdrähte oder Verbindungspasten eingesetzt, um einen Verdrahtungssockel mit Aussparung für Randseiten der Halbleiterchips mit der flächigen Verdrahtung auf den Halbleiterchips elektrisch zu verbin den. Ein derartiger Aufbau ist komplex und führt zu kostenintensiven Halbleiterstapelblöcken.
  • Aufgabe der Erfindung ist es, einen Halbleiterstapelblock zu schaffen, der kompakt aufgebaut ist und die Nachteile der Halbleiterstapelblöcke, die aus dem Stand der Technik bekannt sind, überwindet. Insbesondere soll eine Möglichkeit geschaffen werden, optoelektronische Bauteile in einen Stapelblock zu integrieren. Ferner ist es Aufgabe der vorliegenden Erfindung, die Anzahl von benötigten Verdrahtungsstrukturen zu minimieren und die Funktionszuverlässigkeit derartiger Halbleiterstapelblöcke zu erhöhen.
  • Gelöst wird diese Aufgabe mit den Gegenständen der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleiterstapelblock mit Halbleiterchips geschaffen, wobei der Halbleiterstapelblock mehrere aufeinander gestapelte Halbleiterbauteile in Halbleiterchipgröße mit einer flächigen Verdrahtungsstruktur auf einer koplanaren Fläche aus einer Oberseite einer Kunststoffmasse und der aktiven Oberseite des Halbleiterchips aufweist. Die flächige Verdrahtungsstruktur weist Bauteilleiterbahnen auf, die sich von Kontaktflächen der aktiven Oberseite des Halbleiterchips bis zu freiliegenden Enden (der Bauteilleiterbahnen auf einem einzelnen Rand des Halbleiterbauteils erstrecken, wobei die einzelnen gestapelten Ränder mit den freiliegenden Enden der Bauteilleiterbahnen eines Halbleiterstapelblocks eine Blockunterseite bilden. Die Blockunterseite weist eine Blockverdrahtungsstruktur mit Außenkontaktflächen auf, wobei die Außenkontaktflächen entweder auf den frei liegenden Enden der Bauteilleiterbahnen angeordnet sind und/oder über Blockleiterbahnen mit den frei liegenden Enden der Bauteilleiterbahnen elektrisch in Verbindung stehen. Der Halbleiterstapelblock weist zwischen den gestapelten Halbleiterbauteilen eine untere und eine obere Kunststoffgehäusemasse auf, wobei die untere Kunststoffgehäusemasse vorzugsweise einen nicht transparenten Kunststoff und die obere Kunststoffgehäusemasse einen transparenten Kunststoff aufweist.
  • Ein derartiger Halbleiterstapelblock hat den Vorteil, dass keinerlei Verbindungsdrähte und keinerlei Durchkontakte erforderlich sind, und mehrere Halbleiterbauteile in Chipgröße bzw. mit koplanaren Flächen und entsprechend angeordneten Bauteilleiterbahnen zu einem einzigen Rand mit geringen Fertigungskosten herstellbar sind. Darüber hinaus wird die Zuverlässigkeit eines derartigen Halbleiterstapelblocks erhöht, da keine Übergänge von einer Verdrahtungsstruktur zu Verbindungsdrähten erforderlich sind. Darüber hinaus wird die zur Verfügung stehende Fialbleiterchipfläche optimal genutzt, zumal keine Durchkontaktierungen durch Halbleiterchips vorzusehen sind, um ein Stapeln einer Vielzahl von Halbleiterbauteilen in Halbleiterchipgröße zu ermöglichen.
  • Vorzugsweise erstrecken sich die Ebenen, in denen die Bauteilleiterbahnen angeordnet sind, orthogonal zu der Blockunterseite. Durch diese Konstruktion wird in vorteilhafter Weise erreicht, dass die Leiterbahnlängen in dem Halbleiterstapelblock über die Längen der Bauteilleiterbahnen nicht wesentlich hinausgehen.
  • Weiterhin ist es vorgesehen, dass der Halbleiterstapelblock oberflächenmontierbar ist. Dieses wird erreicht, da lediglich die Unterseite des Halbleiterstapelblocks Außenkontakte aufweist. Diese Außenkontakte können über Außenkontaktflächen auf der Unterseite des Halbleiterstapelblocks direkt mit den Bauteilleiterbahnen verbunden sein, indem die Außenkontaktflächen an den Durchstoßpunkten der frei liegenden Enden der Bauteilleiterbahnen auf der Unterseite des Halbleiterstapelblocks angeordnet sind.
  • Andererseits können durch eine einlagige Verdrahtungsstruktur mehrere Außenkontaktflächen über Blockleiterbahnen auf der Unterseite des Halbleiterstapelblocks untereinander und/oder mit den Enden der Bauteilleiterbahnen elektrisch in Verbindung stehen, so dass sich die Anzahl der Außenkontakte vermindert und Bauteilleiterbahnen mit gleichen Signalen oder Versorgungspotentialen über einen Außenkontakt auf der Unterseite des Halbleiterstapelblocks versorgt werden können. Sowohl die flächigen Verdrahtungsstrukturen auf den Halbleiterbauteilen als die einlagige Verdrahtungsstruktur mit Außenkontaktflächen und/oder Blockleiterbahnen sind vorzugsweise photolithographisch strukturiert, indem zunächst eine großflächige Metallschicht aufgebracht wird, die anschließend photolithographisch zu einer Verdrahtungsstruktur beispielsweise geätzt ist. Dazu weisen die Verdrahtungsstrukturen ätzbare Metalle auf.
  • Die Kunststoffmasse, über deren Oberseite die Bauteilleiterbahnen geführt sind, kann in einer bevorzugten Ausführungsform der Erfindung einen optisch transparenten Kunststoff aufweisen. Derartige optisch transparente Kunststoffe haben den Vorteil, dass ihr thermischer Ausdehnungskoeffizient optimal an den thermischen Ausdehnungskoeffizienten der Halbleiterchips anpassbar ist.
  • Die gestapelten Halbleiterbauteile sind über eine Kunststoffgehäusemasse miteinander verbunden. Dazu sind die Zwischen räume zwischen den gestapelten Halbleiterbauteilen mit einer Kunststoffgehäusemasse aufgefüllt, die vorzugsweise einen optisch transparenten Kunststoff aufweist. In diesem Fall ist es möglich, zwischen die Halbleiterbauteile in dem Halbleiterbauteilstapel optische Elemente, wie konkave oder konvexe Linsen, sowie Kopplungselemente zur optischen Leitung von Signalen unterzubringen.
  • Der Halbleiterstapelblock weist zwischen den gestapelten Halbleiterbauteilen eine untere und eine obere Kunststoffgehäusemasse auf, wobei die untere Kunststoffgehäusemasse vorzugsweise einen nicht transparenten Kunststoff und die obere Kunststoffgehäusemasse einen transparenten Kunststoff aufweist. Der Halbleiterstapelblock hat den Vorteil, dass die Oberseite des Halbleiterstapelblocks optische Signale ungehindert aussenden kann, die von entsprechenden Halbleiterchips des Halbleiterstapelblocks erzeugt werden. Andererseits sorgt die nicht transparente untere Kunststoffgehäusemasse dafür, dass das Einkoppeln von elektrischen Anregungssignalen zu den optischen Transmittern von der Unterseite des Halbleiterstapelblocks über oberflächenmontierbare Außenkontakte von einer entsprechenden übergeordneten Schaltungsplatine aus erfolgen kann.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weist die obere Kunststoffgehäusemasse wärmeleitende, vorzugsweise wärmeleitfähige Partikel oder wärmeleitfähige Metallbleche oder Metallfasern auf, die in die obere Kunststoffgehäusemasse eingebettet sind. Diese Ausführungsform der Erfindung hat den Vorteil, dass bei einer zweigeteilten Kunststoffgehäusemasse aus unterer und oberer Kunststoffgehäusemasse der obere Bereich des Halbleiterstapelblocks intensiver gekühlt werden kann bzw. seine Verlustwärme besser ableiten kann. Diese Ableitung der Verlustwärme kann noch dadurch verstärkt werden, dass auf der Oberseite des Halbleiterstapelblocks eine Wärmesenke angeordnet ist.
  • Wie bereits oben erwähnt, ist der erfindungsgemäße Halbleiterstapelblock besonders geeignet für die Verwendung als datenverarbeitendes optisches Halbleitermodul, wobei der Abstand zwischen den Halbleiterbauteilen mit einer transparenten Kunststoffgehäusemasse aufgefüllt ist.
  • Ein erstes Verfahren zur Herstellung eines Halbleiterstapelblocks mit Halbleiterchips weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer mit in Zeilen und Spalten angeordneten Halbleiterchippositionen hergestellt. Auf diesen Halbleiterchippositionen werden flächige Verdrahtungsstrukturen aufgebracht, wobei die Verdrahtungsstrukturen Bauteilleiterbahnen aufweisen, die sich von Kontaktflächen der aktiven Oberseite der Halbleiterchippositionen bis zu einer Trennspur eines einzelnen Randes der jeweiligen Halbleiterchippositionen erstrecken. Anschließend wird der Halbleiterwafer entlang der Trennspuren zu Halbleiterbauteilen in Halbleiterchipgröße mit der flächigen Verdrahtungsstruktur auf der aktiven Oberseite des Halbleiterchips zu Halbleiterchips aufgetrennt. Danach werden mehrere Halbleiterbauteile in Halbleiterchipgröße zu einem Halbleiterstapelblock unter Ausrichtung der einzelnen Randseiten mit Enden der Bauteilleiterbahnen zu einer Blockunterseite des Halbleiterstapelblocks gestapelt, wobei die Halbleiterbauteile mit Randseiten, welche die Enden der Bauteilleiterbahnen aufweisen, beabstandet auf eine Folie aufgeklebt und ihre senkrechte Ausrichtung in Bezug auf die Folie durch einen Halter gesichert wird. Anschließend wird der Abstand zwischen den Halbleiterbauteilen in zwei Schritten mit einer Kunststoff masse aufgefüllt, indem zuerst ein unterer Bereich mit einer unteren Kunststoffmasse und anschließend der Rest der Abstände mit einer oberen Kunststoffmasse aufgefüllt wird.
  • Auf diese Unterseite wird eine Blockverdrahtungsstruktur mit Außenkontaktflächen aufgebracht. Danach werden die Außenkontaktflächen mit Außenkontakten auf der Blockunterseite bestückt. Damit steht ein mit seiner Blockunterseite oberflächenmontierbarer Halbleiterstapelblock zur Verfügung.
  • Dieses Verfahren hat den Vorteil, dass auf dem Halbleiterwafer keinerlei Durchkontakte im Bereich der Trennspuren für die einzelnen Halbleiterchippositionen vorzusehen sind, wie es aus dem Stand der Technik gemäß Druckschrift US 6,124,149 A bekannt ist. Derartige aufwändige Verfahrensschritte entfallen, weil erfindungsgemäß die einzelnen Ränder Enden der Bauteilleiterbahnen aufweisen, und diese Ränder mit den Enden der Bauteilleiterbahnen die Blockunterseite beim Stapeln des Halbleiterstapelblocks bilden. Damit stehen in vorteilhafter Weise zum Aufbringen einer Blockverdrahtungsstruktur mit Außenkontaktflächen sämtliche Anschlussmöglichkeiten für die einzelne Halbleiterbauteile in Halbleiterchipgröße zur Verfügung, die anschließend ohne Probleme mit Außenkontakten bestückt werden können.
  • Ein zweites Verfahren zur Herstellung eines Halbleiterstapelblocks mit Halbleiterchips unterscheidet sich bereits im zweiten Schritt von dem ersten Verfahren und weist die nachfolgenden Verfahrensschritte auf. Zunächst wird wie im ersten Verfahren ein Halbleiterwafer mit in Zeilen und Spalten angeordneten Halbleiterchippositionen hergestellt. Anschließend wird dieser Halbleiterwafer entlang von Trennspuren zu Halbleiterchips mit Kontaktflächen auf ihren aktiven Oberseiten aufgetrennt. Danach wird aus den Halbleiterchips mit Kontaktflächen auf ihren aktiven Oberseiten eine Verbundplatte aus einer Kunststoffmasse mit einer ebenen Oberseite und in der Kunststoffmasse eingebetteten Halbleiterchips hergestellt.
  • Die Halbleiterbauteile werden mit den Randseiten, welche die Enden der Bauteilleiterbahnen aufweisen, beabstandet auf eine Folie aufgeklebt und ihre senkrechte Ausrichtung in Bezug auf die Folie wird durch einen Halter gesichert. Anschließend wird der Abstand zwischen den Halbleiterbauteilen in zwei Schritten mit einer Kunststoffmasse zu einem Halbleiterstapelblock aufgefüllt, indem zuerst ein unterer Bereich mit einer unteren Kunststoffmasse und anschließend der Rest der Abstände mit einer oberen Kunststoffmasse aufgefüllt wird.
  • Die Halbleiterchips werden derart in die Kunststoffmasse eingebettet, dass die aktiven Oberseiten der Halbleiterchips mit der Oberseite der Kunststoffmasse koplanare Flächen bilden. Dazu werden die Halbleiterchips wiederum in Zeilen und Spalten zu Halbleiterbauteilpositionen in der Kunststoffmasse eingebettet. Anschließend wird auf die koplanare Fläche eine flächige Verdrahtungsstruktur aufgebracht, wobei die Verdrahtungsstruktur Bauteilleiterbahnen aufweist, die sich von den Kontaktflächen der aktiven Oberseite eines Halbleiterchips in einer Halbleiterbauteilposition bis zu einer Trennspur eines einzelnen Randes der Halbleiterbauteilposition erstrecken. Anschließend wird die Verbundplatte entlang der Trennspuren zu Halbleiterbauteilen aufgetrennt.
  • Schließlich werden mehrere derartige Halbleiterbauteile zu einem Halbleiterstapelblock unter Ausrichten der einzelnen Randseiten mit Enden der Bauteilleiterbahnen zu einer Blockunterseite des Halbleiterstapelblocks gestapelt. Schließlich wird auf die entstandene Blockunterseite eine Blockverdrahtungsstruktur mit Außenkontaktflächen aufgebracht. Diese Außenkontaktflächen werden abschließend mit Außenkontakten auf der Blockunterseite bestückt, so dass ein Halbleiterstapelblock mit oberflächenmontierbaren Außenkontakten auf seiner Blockunterseite zur Verfügung steht.
  • Dieses Verfahren hat den Vorteil, dass die zur Verfügung stehende Fläche zum Anbringen von Bauteilleiterbahnen, die auf eine der Randseiten der Bauteile führen, größer ist als bei Halbleiterbauteilen in Halbleiterchipgröße, wie das beim ersten Verfahren der Fall ist. Außerdem ermöglicht dieses Verfahren eine Reihe von unterschiedlichen Techniken einzusetzen, um einerseits die Blockunterseite einzuebnen und andererseits die Leiterbahnenden so weit freizulegen, dass sie für ein Einbetten in eine Blockverdrahtungsstruktur zur Verfügung stehen. Eine der bevorzugten Techniken zum Freilegen der Leiterbahnenden ist das Abtragen der Kunststoffmasse auf der Blockunterseite mittels Laserabtrag, wobei die Laserabtragsenergie so eingestellt wird, dass die Enden der Bauteilleiterbahnen erhalten bleiben.
  • Für einen kompakten Halbleiterstapelblock werden die Halbleiterbauteile unter Ausrichten der Randseiten mit den Enden der Bauteilleiterbahnen unter Ausbildung einer Blockunterseite aufeinander geklebt. Für einen optischen Halbleiterstapelblock kann sowohl für das Einbetten der Halbleiterchips beim Verfahren zum Herstellen der Halbleiterbauteile des Halbleiterstapelblocks als auch der Klebstoff aus einer transparenten Kunststoffkomponente bestehen. Dadurch wird eine intensive Kopplung zwischen optischen Bauelementen der einzelnen Halbleiterbauteile in einem optischen Halbleiterstapelblock ermöglicht.
  • Für einen Halbleiterstapelblock mit einer größeren Abstrahlungsfläche, vorzugsweise zur Oberseite des Halbleiterstapelblocks hin, werden größere Zwischenräume zwischen den Halbleiterbauteilen vorgesehen.
  • Nach dem Auffüllen kann die Folie von der Blockunterseite entfernt werden. Falls nötig, können nach dem Entfernen der Folie die Randseiten mit den Enden der Bauteilleiterbahnen zu einer flächigen Blockunterseite eingeebnet werden und gleichzeitig der Zugriff auf die Enden der Bauteilleiterbahnen freigelegt werden.
  • Der Abstand zwischen den Halbleiterbauteilen wird in zwei Schritten mit einer Kunststoffmasse aufgefüllt. Zuerst wird ein unterer Bereich mit einer unteren und anschließend der Rest der Abstände mit einer oberen Kunststoffmasse aufgefüllt. Dieser zweistufige Prozess hat den Vorteil, dass für den oberen Bereich eventuell ein anderer Kunststoff genommen werden kann und außerdem besteht die Möglichkeit, in den Zwischenräumen des oberen Bereichs zusätzliche Elemente, wie Linsen bei optischen Halbleiterbauteilen oder Kühlkörper bei Leistungshalbleiterbauteilen, einzubringen. Bei einem Durchführungsbeispiel des Verfahrens für optische Halbleiterstapelblocks werden die Zwischenräume mit einer Kunststoffmasse aus einem optisch transparenten Kunststoff ausgefüllt. In der Zweiteilung beim Auffüllen mit Kunststoffmasse kann als untere Kunststoffmasse ein nicht transparenter Kunststoff und als obere Kunststoffmasse ein transparenter Kunststoff verwendet werden.
  • Sowohl die flächige Verdrahtungsstruktur auf den Halbleiterbauteilen der Halbleiterbauteilpositionen als auch das Auf bringen der Blockverdrahtungsstruktur auf die Blockunterseite des Halbleiterstapelblocks kann photolithographisch derart erfolgen, dass zunächst eine geschlossene Metallschicht auf den Oberflächen abgeschieden wird, die anschließend zu einer flächigen Verdrahtungsstruktur photolithographisch strukturiert wird. Im Falle der Blockverdrahtungsstruktur kann die Blockunterseite photolithographisch derart strukturiert werden, dass die Außenkontaktflächen entweder auf den freien Enden der Bauteilleiterbahnen angeordnet werden und/oder über Blockleiterbahnen mit den freien Enden der Bauteilleiterbahnen verbunden werden.
  • Zusammenfassend ist festzustellen, dass die Erfindung das Problem der raumintensiven Verdrahtung als auch das Problem des Mangels an transparenten Wegen aus einer Kunststoffgehäusepackung heraus durch die Kontaktierung von lediglich einer Oberseite der gestapelten Halbleiterbauteile mit photolithographischen Prozessen und die Verwendung von gegebenenfalls mit transparenten anorganischen Füllstoffen gefüllten Vergussmassen für den gesamten Halbleiterstapelblock löst. Damit schafft die Erfindung ein neues dreidimensionales Verpackungsprinzip, das durch neuartige Kontaktierung ermöglicht, eine große Anzahl von Halbleiterbauteilen, insbesondere optischen Halbleiterbauteilen, platzsparend zu stapeln.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt eine schematische, perspektivische, aufgeschnittene Ansicht eines nicht zur Erfindung gehörenden Halbleiterstapelblocks;
  • 2 bis 4 zeigen schematische, perspektivische Ansichten von Komponenten bei der Herstellung eines Halbleiterstapelblocks gemäß 1;
  • 2 zeigt eine perspektivische Ansicht eines Halbleiterbauteils für den Halbleiterstapelblock gemäß 1 oder gemäß der Erfindung;
  • 3 zeigt eine schematische perspektivische Ansicht mehrerer Halbleiterbauteile gemäß 2 nach einem Zusammenkleben zu einem Halbleiterstapelblock;
  • 4 zeigt eine schematische perspektivische Ansicht eines fertiggestellten Halbleiterstapelblocks gemäß 1;
  • 5 bis 8 zeigen schematischen Querschnitte durch Komponenten bei der Herstellung eines nicht zur Erfindung gehörenden Halbleiterstapelblocks;
  • 5 zeigt einen schematischen Querschnitt durch mehrere Halbleiterbauteile, die auf einer Folie ausgerichtet und fixiert sind;
  • 6 zeigt einen schematischen Querschnitt durch die Halbleiterbauteile gemäß 5 nach Auffüllen der Zwischenräume mit einem optisch transparenten Kunststoff zu einem Halbleiterstapelblock;
  • 7 zeigt einen schematischen Querschnitt durch den Halbleiterstapelblock gemäß 6 nach Entfernen der Folie;
  • 8 zeigt einen schematischen Querschnitt durch den Halbleiterstapelblock gemäß 7 nach Einebenen der Blockunterseite und Aufbringen von Außenkontakten auf die Blockunterseite;
  • 9 bis 13 zeigen schematischen Querschnitte durch Komponenten eines Halbleiterstapelblocks bei der Herstellung einer Ausführungsform der Erfindung;
  • 9 zeigt einen schematischen Querschnitt durch mehrere Halbleiterbauteile, die auf einer Folie ausgerichtet und fixiert sind;
  • 10 zeigt einen schematischen Querschnitt durch die Halbleiterbauteile der 9 nach teilweisem Auffüllen der Zwischenräume in einem unteren Bereich mit einem nicht transparenten Kunststoff;
  • 11 zeigt einen schematischen Querschnitt durch die Halbleiterbauteile gemäß 10 nach vollständigem Auffüllen der Zwischenräume zwischen den Halbleiterbauteilen mit einem optisch transparenten Kunststoff zu einem Halbleiterstapelblock der Ausführungsform der Erfindung;
  • 12 zeigt einen schematischen Querschnitt durch den Halbleiterstapelblock gemäß 11 nach Entfernen der Folie;
  • 13 zeigt einen schematischen Querschnitt durch den Halbleiterstapelblock gemäß 12 nach Einebenen der Blockunterseite und Aufbringen von Außenkontakten auf die Blockunterseite.
  • 1 zeigt eine schematische, perspektivische, aufgeschnittene Ansicht eines Halbleiterstapelblocks 1 gemäß einer nicht zur Erfindung gehörenden Ausführungsform. Der Halbleiterstapelblock 1 besteht aus aneinander gestapelten Halbleiterbauteilen 5, die über eine Klebeschicht 21 miteinander verbunden sind. Die einzelnen Halbleiterchips 4 von jedem der Halbleiterbauteile 5 sind mit ihren Randseiten und ihrer Rückseite in eine Kunststoffmasse 10 eingebettet, wobei die Oberseite 9 der Kunststoffmasse und die aktiven Oberseiten 7 der Halbleiterchips 4 eine koplanare Fläche 8 bilden, auf der eine flächige Verdrahtungsstruktur 6 angeordnet ist. Die flächige Verdrahtungsstruktur 6 weist Kontaktflächen 12 auf, welche über Bauteilleiterbahnen 11, die sich von den aktiven Oberseiten 7 der Halbleiterchips 4 über die Oberseite 9 der Kunststoffmasse 10 zu einem einzelne Rand 14 des Halbleiterbauteils 5 erstrecken.
  • Die frei liegenden Enden 13 dieser Bauteilleiterbahnen 10 gehen in eine auf der Blockunterseite 15 angeordneten Blockverdrahtungsstruktur 16 in Außenkontaktflächen 17 über. Da bei dem Aufeinanderkleben der Halbleiterbauteile 5 diese derart ausgerichtet werden, dass die frei liegenden Enden 13 der Bauteilleiterbahnen 11 orthogonal zu der Blockunterseite 15 ausgerichtet sind, ist es möglich, von der Blockunterseite 15 sämtliche Kontaktflächen 12 auf den einzelnen Halbleiterbauteilen 5 zu erreichen. Dazu sind die Ebenen 18, in denen die Bauteilleiterbahnen 11 angeordnet sind, orthogonal zu der Blockunterseite 15 ausgerichtet. Auf den Außenkontaktflächen 17 der Blockverdrahtungsstruktur 16 auf der Blockunterseite 15 des Halbleiterstapelblocks 1 sind die Außenkontakte 25 als Lotkugeln 19 ausgeführt. Die Blockunterseite 15 mit ihren oberflächenmontierbaren Lotkugeln 19 liefert alle Vorausset zungen für eine zuverlässige Oberflächenmontage des Halbleiterstapelblocks 1 auf einer übergeordneten Schaltungsplatine.
  • Die Klebstoffschicht 21 kann auch durch eine doppelseitig klebende Folie ersetzt werden. Außerdem kann nach dem Ausrichten der Halbleiterbauteile 5 die Blockunterseite 15 durch Laserabtrag derart eingeebnet werden, dass die Enden 13 der Bauteilleiterbahnen 11 aus der Blockunterseite 15 derart herausragen, dass eine zuverlässige Anbringung von Außenkontaktflächen 17 möglich ist.
  • Für einen Halbleiterstapelblock 1 mit optoelektronischer Signalverarbeitung kann die Kunststoffmasse 10 auch als optisch transparente Kunststoffmasse 20 ausgeführt sein, um die optische Signalkopplung zwischen einzelne optoelektronischen Halbleiterbauteilen 5 zu ermöglichen.
  • Die 2 bis 4 zeigen schematische, perspektivische Ansichten von Komponenten bei der Herstellung eines Halbleiterstapelblocks 1 gemäß 1. Komponenten mit gleichen Funktionen wie in 1 werden in den 2 bis 4 mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • 2 zeigt eine schematische perspektivische Ansicht eines einzelnen Halbleiterbauteils 5 für den Halbleiterstapelblock 1 gemäß 1 oder gemäß der Erfindung. Um ein derartiges Halbleiterbauteil 5 herzustellen, werden die in einer Kunststoffgehäusemasse 10 eingebetteten Halbleiterchips 4 ummoldet und zunächst in einem photolithographischen Multiprozess mit einem Fan-Out aller Kontaktflächen 12 zu einer Seite hin versehen, so dass sie von der angrenzenden Randseite 14 aus ankontaktiert werden können. Ein derartiges Halbleiterbauteil 5 wird in einem sog. „Universal-Package-Verfahren" hergestellt.
  • Die Bauteilleiterbahnen 11 werden so weit zum Rand 14 hin gezogen (Fan out), dass ihre Enden 13 nach dem Vereinzeln der Halbleiterbauteile 5 aus einer Verbundplatte aus Kunststoff 10 und in Zeilen und Spalten angeordneten Halbleiterchips 4 von der Randseite 14 aus ankontaktiert werden können.
  • Für den Halbleiterstapelblock können auch Halbleiterchips 4 unterschiedlicher Größe verwendet werden, wobei diese unterschiedlichen Halbleiterchips 4 in einem gemeinsamen Prozess ummoldet werden, so dass ihre flächigen Verdrahtungsstrukturen 6 nach dem Vereinzeln gleich groß erscheinen. Die einzelnen Halbleiterbauteile 5 werden anschließend wie es die nächste Figur zeit, mit einem Kleber oder einer doppelseitig klebenden Folie zu einem Quader für einen Halbleiterstapelblock verbunden.
  • 3 zeigt eine schematische perspektivische Ansicht mehrerer Halbleiterbauteile 5 gemäß 2 nach einem stoffschlüssigen Zusammenfügen zu einem Halbleiterstapelblock 1. Dabei werden die einzelnen Halbleiterbauteile 5 derart ausgerichtet, dass ihre einzelnen Ränder 14 mit den Enden 13 der Bauteilleiterbahnen eine gemeinsame Quaderseite als Blockunterseite 15 bilden. Diese Blockunterseite 15 kann planisiert und in einem zweiten photolithographischen Multiprozess mit einer weiteren Verdrahtungsstruktur, der Blockverdrahtungsstruktur 16, versehen werden, die dann für das Aufbringen von Außenkontakten in Form von Lotkugeln zur Verfügung steht.
  • 4 zeigt eine schematische perspektivische Ansicht eines fertiggestellten Halbleiterstapelblocks 1 gemäß 1. Dazu wird auf den in 3 gezeigten Quader eine Blockverdrahtungsstruktur 16 auf eine Blockunterseite 15 aufgebracht in der Weise, dass eines des Enden 13 der Bauteilleiterbahnen 11 mit einer Außenkontaktfläche 17 versehen wird. Daraus ergibt sich eine Vielzahl von oberflächenmontierbaren Lotkugeln 19, die auf der Blockunterseite 15 als Außenkontakte 25 angeordnet werden. Jedoch ist es auch möglich, die Blockverdrahtungsstruktur 16 derart zu gestalten, dass die Anzahl der Außenkontakte 25 reduziert wird, indem Außenkontakte 25 für Versorgungsleitungen über entsprechende Blockleiterbahnen der Blockverdrahtungsstruktur 16 miteinander verbunden werden.
  • 5 bis 8 zeigen schematischen Querschnitte durch Komponenten bei der Herstellung eines Halbleiterstapelblocks 2. Bei diesem Verfahren wird, anders als bei dem erfindungsgemäßen, das Auffüllen mit einer Kunststoffgehäusemasse nicht in zwei Abschnitten durchgeführt. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden in den 5 bis 8 mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • 5 zeigt einen schematischen Querschnitt durch mehrere Halbleiterbauteile 5, die auf einer Folie 27 in einem Formwerkzeug ausgerichtet und fixiert sind, so dass zwischen den Halbleiterbauteilen 5 ein Zwischenraum 28 entsteht. Die vertikale Ausrichtung der Halbleiterbauteile 5 kann durch eine hier nicht gezeigte Halterung vorübergehend gestützt werden.
  • 6 zeigt einen schematischen Querschnitt durch die Halbleiterbauteile 5 gemäß 5 nach Auffüllen der Zwischenräume 28 mit einem optisch transparenten Kunststoff 20 zu einem optoelektronischen Halbleiterstapelblock 2. Dieses Auffüllen der Zwischenräume 28 kann mittels Dispensen eines optisch transparenten Kunststoffs in die Zwischenräume 28 durchgeführt werden. Auch ein Molden ist denkbar, bei dem der transparente Kunststoff 20 mit Hilfe eines Formwerkzeugs in die Zwischenräume 28 hineingepresst wird.
  • 7 zeigt einen schematischen Querschnitt durch den Halbleiterstapelblock 2 gemäß 6 nach einem Entfernen der Folie 27. Das Entfernen der Folie 27 nach erfolgtem Auffüllen der Zwischenräume 28 mit einer optisch transparenten Schicht 20 ist relativ unproblematisch, so dass nach diesem Entfernen der Folie 27 der fertige Halbleiterstapelblock 2 vorliegt. Vor dem Aufbringen der transparenten Kunststoffmasse 20 können jedoch auf den aktiven Oberseiten der Halbleiterchips der einzelnen optoelektronisch arbeitenden Halbleiterbauteile 5 entsprechende optische Kopplungsschichten oder Linsen aufgebracht werden. Durch die transparente Struktur des Halbleiterstapelblocks 2 können optische Signale über die Kunststoffmasse 20 in den Zwischenräumen 28 zu allen Randseiten des Quaders außer zu den Stirnseiten 29 und 30 ausgesandt werden.
  • 8 zeigt einen schematischen Querschnitt durch den Halbleiterstapelblock 2 gemäß 7 nach Einebenen der Blockunterseite 15 und Aufbringen von Außenkontakten 25 auf die Blockunterseite 15. In dieser schematischen Darstellung wird jedes Ende der Halbleiterbauteilleitungen mit einem Außenkontakt 25 in Form einer Lotkugel 19 versehen. Jedoch ist dieses nicht zwingend erforderlich, sondern es kann auch auf der Blockunterseite 15 eine hier nicht gezeigte Verdrahtungsstruktur angebracht werden, die mehrere der Enden der Bauteilleiterbahnen miteinander verbindet.
  • 9 bis 13 zeigen schematischen Querschnitte durch Komponenten eines Halbleiterstapelblocks 3 bei der Herstellung einer Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden in den 9 bis 13 mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • 9 zeigt einen schematischen Querschnitt durch mehrere Halbleiterbauteile 5, die auf einer Folie 27 ausgerichtet und fixiert sind. Dabei entstehen Zwischenräume 28 zwischen den Halbleiterbauteilen 5, die einen Abstand a aufweisen. Die vertikale Ausrichtung der Halbleiterbauteile 5 kann wiederum durch einen entfernbaren Halter gewährleistet werden. Zunächst werden dabei die Zwischenräume 28 nicht vollständig mit einem Kunststoff aufgefüllt.
  • 10 zeigt einen schematischen Querschnitt durch die Halbleiterbauteile 5 der 9 nach teilweisem Auffüllen der Zwischenräume 28 mit einem nicht transparenten Kunststoff 24. Dieser nicht transparente Kunststoff 24 hält die Halbleiterbauteile 5 in einer ausgerichteten Position auf der Folie 27. Ferner sorgt der nicht transparente Kunststoff mit seiner im unteren Bereich des geplanten Halbleiterstapelblocks angeordneten Kunststoffgehäusemasse 23 für eine orthogonale Ausrichtung der Halbleiterbauteile 5 im Verhältnis zu der Ebene der Kunststofffolie 27.
  • 11 zeigt einen schematischen Querschnitt durch die Halbleiterbauteile 5 gemäß 10 nach vollständigem Auffüllen der Zwischenräume 28 zwischen den Halbleiterbauteilen 5 mit einer optisch transparenten Kunststoffgehäusemasse 22 zu einem Halbleiterstapelblock 3 gemäß der Ausführungsform der Erfindung. Anstelle des transparenten Kunststoffs 20 kann auch der obere Teil mit einer wärmeleitenden Kunststoffgehäusemasse aufgefüllt sein, die dafür sorgt, dass ein verbes serter Wärmeübergang zur Oberseite 26 des Halbleiterstapelblocks 3 entsteht.
  • 12 zeigt einen schematischen Querschnitt durch den Halbleiterstapelblock 3 gemäß 11 nach Entfernen der Folie 27. Damit ist praktisch der Halbleiterstapelblock 3 fertig. Es muss lediglich die Unterseite 25 so weit eingeebnet werden, dass die Enden 13 der nicht gezeigten Bauteilleiterbahnen für ein Anbringen von Außenkontaktflächen 17 frei zugänglich sind. Ist die obere Kunststoffgehäusemasse 22 ein transparenter Kunststoff 20, so ist gewährleistet, dass optische Signale von der Oberseite 26 abgestrahlt werden können. Ist die Kunststoffgehäusemasse 22 im oberen Bereich des Halbleiterstapelblocks 3 hingegen mit wärmeleitungsverbessernden Partikeln, Blechen oder Fasern versehen, so ist der Halbleiterstapelblock 3 geeignet, auf seiner Oberseite 26 eine zusätzliche Wärmesenke aufzunehmen, mit der die Verlustleistung der Halbleiterbauteile 5 in dem Halbleiterstapelblock 3 abgeführt werden kann.
  • 13 zeigt einen schematischen Querschnitt durch den Halbleiterstapelblock 3 gemäß 12 nach Einebenen der Blockunterseite 15 und Aufbringen von Außenkontakten 25 auf die Blockunterseite 15. Auch in dieser Ausführungsform wird vorsorglich auf die Enden 13 der Bauteilleiterbahnen eine Blockverdrahtungsstruktur aufgebracht, die mindestens Außenkontaktflächen 17 für die Außenkontakte 25 aufweist.

Claims (8)

  1. Halbleiterstapelblock mit Halbleiterchips (4), wobei der Halbleiterstapelblock (1) mehrere aufeinander gestapelte Halbleiterbauteile (5) in Halbleiterchipgröße mit einer flächigen Verdrahtungsstruktur (6) auf einer koplanaren Fläche (8) aus einer Oberseite (9) einer Kunststoffmasse (10) und der aktiven Oberseite (7) des Halbleiterchips (4) aufweist, und wobei die flächige Verdrahtungsstruktur (6) Bauteilleiterbahnen (11) aufweist, die sich von Kontaktflächen (12) der aktiven Oberseite (7) des Halbleiterchips (4) bis zu freiliegenden Enden (13) der Bauteilleiterbahnen (11) auf einem einzelnen Rand (14) des Halbleiterbauteils (5) erstrecken, wobei die einzelnen gestapelten Ränder (14) mit den freiliegenden Enden (13) der Bauteilleiterbahnen (11) eines Halbleiterstapelblocks (1) eine Blockunterseite (15) bilden, wobei die Blockunterseite (15) eine Blockverdrahtungsstruktur (16) mit Außenkontaktflächen (17) aufweist, und wobei die Außenkontaktflächen (17) entweder auf den frei liegenden Enden (13) der Bauteilleiterbahnen (11) angeordnet sind und/oder über Blockleiterbahnen mit den frei liegenden Enden (13) der Bauteilleiterbahnen (11) elektrisch in Verbindung stehen, wobei der Halbleiterstapelblock (1) zwischen den gestapelten Halbleiterbauteilen (5) eine untere (23) und eine obere (22) Kunststoffgehäusemasse (23) aufweist, wobei die untere Kunststoffgehäusemasse (23) vorzugsweise einen nicht transparenten Kunststoff (24) und die obere Kunststoffgehäusemasse (22) einen transparenten Kunststoff (20) aufweist.
  2. Verwendung des Halbleiterstapelblocks nach Anspruch 1 als datenverarbeitendes optisches Halbleiterbauteil.
  3. Ein erstes Verfahren zur Herstellung eines Halbleiterstapelblocks (1) mit Halbleiterchips (4), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterchippositionen, – Aufbringen einer flächigen Verdrahtungsstruktur (6) auf den Halbleiterwafer, wobei die Verdrahtungsstruktur (6) Bauteilleiterbahnen (11) aufweist, die sich von Kontaktflächen (12) der aktiven Oberseiten (7) der Halbleiterchips (4) in den Halbleiterchippositionen bis zu einer Trennspur eines einzelnen Randes (14) der Halbleiterchipposition erstrecken; – Auftrennen des Halbleiterwafers entlang der Trennspuren zu Halbleiterbauteilen (5) in Halbleiterchipgröße mit der flächigen Verdrahtungsstruktur (6) auf der aktiven Oberseite (7) des Halbleiterchips (4); – Stapeln mehrerer Halbleiterbauteile (5) in Halbleiterchipgröße zu einem Halbleiterstapelblock (1) unter Ausrichtung der einzelnen Randseiten (14) mit Enden (13) der Bauteilleiterbahnen (11) zu einer Blockunterseite (15) des Halbleiterstapelblocks (1), wobei die Halbleiterbauteile (5) mit Randseiten (14), welche die Enden (13) der Bauteilleiterbahnen (11) aufweisen, veneinander beabstandet auf eine Folie (27) aufgeklebt und ihre senkrechte Ausrichtung in Bezug auf die Folie (27) durch einen Halter gesichert werden und anschließend der Abstand (a) zwischen den Halbleiterbauteilen (5) in zwei Schritten mit einer Kunststoffmasse (10) aufgefüllt wird, indem zuerst ein unterer Bereich mit einer unteren Kunststoffmasse (23) und anschließend der Rest der Abstände (a) mit einer oberen Kunststoffmasse (22) aufgefüllt wird; – Aufbringen einer Blockverdrahtungsstruktur (16) mit Außenkontaktflächen (17) auf die Blockunterseite (15); – Bestücken der Außenkontaktflächen (17) mit Außenkontakten (25) auf der Blockunterseite (15).
  4. Ein zweites Verfahren zur Herstellung eines Halbleiterstapelblocks (1) mit Halbleiterchips (4), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterchippositionen, – Auftrennen des Halbleiterwafers entlang von Trennspuren zu Halbleiterchips (4) mit Kontaktflächen (12) auf ihren Oberseiten (7); – Herstellen einer Verbundplatte aus einer Kunststoffmasse (10) mit einer ebenen Oberseite (9) und in der Kunststoffmasse eingebetteten Halbleiterchips (4), wobei die aktiven Oberseiten (7) der Halbleiterchips (4) mit der Oberseite (9) der Kunststoffmasse (10) eine koplanare Fläche (8) bilden und wobei die Halbleiterchips (4) in Zeilen und Spalten zu Halbleiterbauteilpositionen angeordnet sind; – Aufbringen einer flächigen Verdrahtungsstruktur (6) auf die Verbundplatte, wobei die Verdrahtungsstruktur (6) Bauteilleiterbahnen (11) aufweist, die sich von den Kontaktflächen (12) der aktiven Oberseite (7) eines Halbleiterchips (4) in einer Halbleiterbauteilposition bis zu einer Trennspur eines einzelnen Randes (14) der Halbleiterbauteilposition erstrecken; – Auftrennen der Verbundplatte entlang der Trennspuren zu Halbleiterbauteilen (5); – Stapeln mehrerer Halbleiterbauteile (5) zu einem Halbleiterstapelblock (1) unter Ausrichtung der einzelnen Randseiten (14) mit Enden (13) der Bauteilleiterbahnen (11) zu einer Blockunterseite (15) des Halbleiterstapelblocks (1), wobei die Halbleiterbauteile (5) mit den Randseiten (14), welche die Enden (13) der Bauteilleiterbahnen (11) aufweisen, voneinander beabstandet auf eine Folie (27) aufgeklebt und ihre senkrechte Ausrichtung in Bezug auf die Folie (27) durch einen Halter gesichert werden und anschließend der Abstand (a) zwischen den Halbleiterbauteilen (5) in zwei Schritten mit einer Kunststoffmasse (10) zu einem Halbleiterstapelblock (1) aufgefüllt wird, indem zuerst ein unterer Bereich mit einer unteren Kunststoffmasse (23) und anschließend der Rest der Abstände (a) mit einer oberen Kunststoffmasse (22) aufgefüllt wird; – Aufbringen einer Blockverdrahtungsstruktur (16) mit Außenkontaktflächen (17) auf die Blockunterseite (15); – Bestücken der Außenkontaktflächen (17) mit Außenkontakten (25) auf der Blockunterseite (15).
  5. Verfahren nach Anspruch 3 oder Anspruch 4, dadurch gekennzeichnet, dass nach dem Auffüllen die Folie (27) von der Blockunterseite (15) entfernt wird.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass nach dem Entfernen der Folie (27) die Randseiten (14) mit den Enden (13) der Bauteilleiterbahnen (11) zu einer flächigen Blockunterseite (15) eingeebnet werden.
  7. Verfahren nach Anspruch 3 oder Anspruch 4, dadurch gekennzeichnet, dass als untere Kunststoffmasse (23) ein nicht transparenter Kunststoff (24) und als obere Kunststoffmasse (22) ein transparenter Kunststoff (20) eingesetzt wird.
  8. Verfahren nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, dass die Blockverdrahtungsstruktur (16) photolithographisch derart strukturiert wird, dass die Außenkontaktflächen (17) entweder auf den freien Enden (13) der Bauteilleiterbahnen (11) angeordnet werden und/oder über Blockleiterbahnen mit den freien Enden (13) der Bauteilleiterbahnen (11) verbunden werden.
DE102005030465A 2005-06-28 2005-06-28 Halbleiterstapelblock mit Halbleiterchips und Verfahren zur Herstellung desselben Expired - Fee Related DE102005030465B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005030465A DE102005030465B4 (de) 2005-06-28 2005-06-28 Halbleiterstapelblock mit Halbleiterchips und Verfahren zur Herstellung desselben
US11/476,204 US7429782B2 (en) 2005-06-28 2006-06-28 Semiconductor stack block comprising semiconductor chips and methods for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005030465A DE102005030465B4 (de) 2005-06-28 2005-06-28 Halbleiterstapelblock mit Halbleiterchips und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102005030465A1 DE102005030465A1 (de) 2007-01-04
DE102005030465B4 true DE102005030465B4 (de) 2007-12-20

Family

ID=37544992

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005030465A Expired - Fee Related DE102005030465B4 (de) 2005-06-28 2005-06-28 Halbleiterstapelblock mit Halbleiterchips und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (1) US7429782B2 (de)
DE (1) DE102005030465B4 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2917233B1 (fr) * 2007-06-07 2009-11-06 Commissariat Energie Atomique Integration 3d de composants verticaux dans des substrats reconstitues.
KR101013562B1 (ko) * 2009-01-23 2011-02-14 주식회사 하이닉스반도체 큐브 반도체 패키지
US8330262B2 (en) * 2010-02-02 2012-12-11 International Business Machines Corporation Processes for enhanced 3D integration and structures generated using the same
US8589609B2 (en) * 2010-10-20 2013-11-19 International Business Machines Corporation Cabling between rack drawers using proximity connectors and wiring filter masks
US20120133381A1 (en) * 2010-11-30 2012-05-31 Electro Scientific Industries, Inc. Stackable semiconductor chip with edge features and methods of fabricating and processing same
US8569874B2 (en) * 2011-03-09 2013-10-29 International Business Machines Corporation High memory density, high input/output bandwidth logic-memory structure and architecture
US20150056887A1 (en) * 2013-08-23 2015-02-26 Blue Matrix Labs, Llc Self-sealing balloons and related components and methods of manufacturing
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US20170056206A1 (en) * 2015-08-27 2017-03-02 Paul A. Glazer Systems and devices with force attenuating polymer gel
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
CN107706170A (zh) * 2016-08-09 2018-02-16 晟碟信息科技（上海）有限公司 垂直半导体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107586A (en) * 1988-09-27 1992-04-28 General Electric Company Method for interconnecting a stack of integrated circuits at a very high density
US5279991A (en) * 1992-05-15 1994-01-18 Irvine Sensors Corporation Method for fabricating stacks of IC chips by segmenting a larger stack
US5401983A (en) * 1992-04-08 1995-03-28 Georgia Tech Research Corporation Processes for lift-off of thin film materials or devices for fabricating three dimensional integrated circuits, optical detectors, and micromechanical devices
US5904502A (en) * 1997-09-04 1999-05-18 International Business Machines Corporation Multiple 3-dimensional semiconductor device processing method and apparatus
US5910682A (en) * 1996-06-17 1999-06-08 Lg Semicon Co., Ltd. Semiconductor chip stack package
US6124149A (en) * 1997-11-19 2000-09-26 Hyundai Electronics Industries Co., Ltd. Method of making stackable semiconductor chips to build a stacked chip module
US6198164B1 (en) * 1998-05-09 2001-03-06 Hyundai Electronics Industries Co., Ltd. Ultra high density integrated circuit semiconductor package and method for fabricating the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237434A (en) 1991-11-05 1993-08-17 Mcnc Microelectronic module having optical and electrical interconnects
US5892287A (en) * 1997-08-18 1999-04-06 Texas Instruments Semiconductor device including stacked chips having metal patterned on circuit surface and on edge side of chip
US5973337A (en) * 1997-08-25 1999-10-26 Motorola, Inc. Ball grid device with optically transmissive coating
US6320255B1 (en) * 1998-10-09 2001-11-20 Texas Instruments Incorporated Rerouted semiconductor device and method of fabrication
US6693348B2 (en) * 2001-06-15 2004-02-17 Ricoh Company, Ltd. Semiconductor device with power supplying unit between a semiconductor chip and a supporting substrate
KR100394808B1 (ko) 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107586A (en) * 1988-09-27 1992-04-28 General Electric Company Method for interconnecting a stack of integrated circuits at a very high density
US5401983A (en) * 1992-04-08 1995-03-28 Georgia Tech Research Corporation Processes for lift-off of thin film materials or devices for fabricating three dimensional integrated circuits, optical detectors, and micromechanical devices
US5279991A (en) * 1992-05-15 1994-01-18 Irvine Sensors Corporation Method for fabricating stacks of IC chips by segmenting a larger stack
US5910682A (en) * 1996-06-17 1999-06-08 Lg Semicon Co., Ltd. Semiconductor chip stack package
US5904502A (en) * 1997-09-04 1999-05-18 International Business Machines Corporation Multiple 3-dimensional semiconductor device processing method and apparatus
US6124149A (en) * 1997-11-19 2000-09-26 Hyundai Electronics Industries Co., Ltd. Method of making stackable semiconductor chips to build a stacked chip module
US6198164B1 (en) * 1998-05-09 2001-03-06 Hyundai Electronics Industries Co., Ltd. Ultra high density integrated circuit semiconductor package and method for fabricating the same

Also Published As

Publication number Publication date
US20070023883A1 (en) 2007-02-01
DE102005030465A1 (de) 2007-01-04
US7429782B2 (en) 2008-09-30

Similar Documents

Publication Publication Date Title
DE102005030465B4 (de) Halbleiterstapelblock mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102004022884B4 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102009044712B4 (de) Halbleiter-Bauelement
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE102008047416A1 (de) Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen
DE102010036678A1 (de) Multichip-Modul und Verfahren zu seiner Herstellung
WO2003075347A2 (de) Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung
DE102016212129B4 (de) Hochfrequenz-Sende-/Empfangselement und Verfahren zur Herstellung eines Hochfrequenz-Sende-/Empfangselementes
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE10352946A1 (de) Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE102004009056B4 (de) Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat
DE102005023947B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils mit optisch transparenter Abdeckung
WO2005086235A2 (de) Basishalbleiterbauteil für einen halbleiterbauteilstapel und verfahren zur herstellung desselben
DE102004036909B4 (de) Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
DE102013018381B4 (de) Gehäusesystem mit ohne Lotmaske definierten Kupferanschlussflächen und eingebetteten Kupferanschlussflächen zur Reduzierung der Gehäusesystemhöhe und Verfahren zu dessen Herstellung
EP1278243A2 (de) Multichipmodul in COB Bauweise, insbesondere Compact Flash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE60315469T2 (de) Wärmeableiteinsatz, Schaltung mit einem solchen Einsatz und Verfahren zur Herstellung
DE19701163C2 (de) Elektrische Schaltung insbesondere für eine Chipkarte
EP1636854B1 (de) Sensorbauteil und nutzen zu seiner herstellung
DE102005023949B4 (de) Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee