DE102005042269A1 - Speichersystem mit zwei Taktsignalleitungen und einer Speichervorrichtung - Google Patents

Speichersystem mit zwei Taktsignalleitungen und einer Speichervorrichtung Download PDF

Info

Publication number
DE102005042269A1
DE102005042269A1 DE102005042269A DE102005042269A DE102005042269A1 DE 102005042269 A1 DE102005042269 A1 DE 102005042269A1 DE 102005042269 A DE102005042269 A DE 102005042269A DE 102005042269 A DE102005042269 A DE 102005042269A DE 102005042269 A1 DE102005042269 A1 DE 102005042269A1
Authority
DE
Germany
Prior art keywords
clock signal
memory
data
clock
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005042269A
Other languages
English (en)
Other versions
DE102005042269B4 (de
Inventor
Peter Gregorius
Hermann Ruckerbauer
Dominique Savignac
Christian Sichert
Paul Wallner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102005042269A1 publication Critical patent/DE102005042269A1/de
Application granted granted Critical
Publication of DE102005042269B4 publication Critical patent/DE102005042269B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Abstract

Die vorliegende Erfindung betrifft ein Speichersystem mit einer zwei Taktsignalleitungen umfassenden Speichervorrichtung. Eine Ausführungsform der vorliegenden Erfindung stellt ein Speichersystem zur Verfügung, das mindestens eine Speichervorrichtung umfasst, sowie eine Speichersteuereinheit zum Steuern des Betriebs der Speichervorrichtung, eine erste Taktsignalleitung zwischen einem Schreibtaktausgang der Speichersteuereinheit und einem Taktanschluss der Speichervorrichtung, um ein Taktsignal an die Speichervorrichtung zu leiten, und eine zweite Taktsignalleitung zwischen dem Taktanschluss der Speichervorrichtung und Lesetakteingang der Speichersteuereinheit, um das am Taktanschluss der Speichervorrichtung anliegende Taktsignal an den Lesetakteingang der Speichersteuereinheit zurückzuführen. Die Speichervorrichtung kann außerdem eine Synchronisationsschaltung umfassen, die das Taktsignal von der Speichersteuereinheit empfängt und Ausgangsdaten synchron mit dem übertragenen Taktsignal weiterleitet.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Speichersystem mit mindestens einer Speichervorrichtung und einer Speichersteuereinheit zum Steuern des Betriebs der Speichervorrichtung.
  • In herkömmlichen DRAM-Speichersystemen werden zum Einschreiben von Daten in ein DRAM-Bauelement und zum Auslesen von Daten aus dem DRAM-Bauelement unterschiedliche Taktsignale zur Verfügung gestellt, wobei das Schreibtaktsignal in der Speichersteuereinheit und das Lesetaktsignal in der Speichervorrichtung generiert wird. In der Regel sind das Schreibtaktsignal und das Lesetaktsignal voneinander unabhängig, werden durch unterschiedliche Taktsignalleitungen übertragen und an unterschiedlichen Takteingängen der Speichervorrichtung bereitgestellt.
  • In zukünftigen Hochgeschwindigkeits-Speicherschnittstellen, beispielsweise im Fall von DDR-4 (Double Data Rate), ist die Anzahl externer Anschlüsse für jeden Kanal der Speichervorrichtung beträchtlich höher, beispielsweise aufgrund der Einführung differentieller Signalübertragung. In einem solchen Speichersystem werden die Taktsignale über mindestens drei Leitungen zur Verfügung gestellt. Beispielsweise gibt es eine Taktsignalleitung zum Übertragen von Befehls- und Adresssignalen, ein Schreibtaktsignal, das zu den einzuschreibenden Daten synchronisiert ist, und ein Lesetaktsignal, das zu den aus der Speichervorrichtung auszulesenden Daten synchronisiert ist. Die hohe Anzahl externer Anschlüsse führt zu einem erhöhten Energieverbrauch und zu einer höheren Komplexität im Aufbau des Speichersystems.
    •
  • Eine Aufgabe der vorliegenden Erfindung besteht deshalb darin, die Verbindungsleitungen innerhalb des Speichersystems und insbesondere die Anzahl externer Anschlüsse einer in einem solchen Speichersystem eingesetzten Speichervorrichtung zu verringern.
  • Abriss der Erfindung
  • Die vorliegende Erfindung betrifft ein Speichersystem, das mindestens eine Speichervorrichtung und eine Speichersteuereinheit zum Steuern des Betriebs der Speichervorrichtung umfasst. Abhängig davon, ob Daten der Speichervorrichtung zum Einschreiben zugeführt werden oder ob Daten aus der Speichervorrichtung ausgelesen werden, kann der Betrieb sowohl Schreib-, als auch Lesevorgänge umfassen.
  • In einem ersten Aspekt der vorliegenden Erfindung wird ein Speichersystem zur Verfügung gestellt, das mindestens eine Speichervorrichtung und eine Speichersteuereinheit zum Steuern des Betriebs der Speichervorrichtung umfasst. Eine erste Taktsignalleitung ist zwischen einem Schreibtaktausgang der Speichersteuereinheit und einem Taktanschluss der Speichervorrichtung angeordnet, um ein Taktsignal an die Speichervorrichtung zu übertragen. Eine zweite Taktsignalleitung erstreckt sich zwischen dem Taktanschluss der Speichervorrichtung und dem Lesetakteingang der Speichersteuereinheit, um das am Taktanschluss der Speichervorrichtung anliegende Taktsignal an den Lesetakteingang der Speichersteuereinheit zurückzuführen. Die Speichervorrichtung umfasst eine Synchronisationsschaltung, die zum Empfangen des Schreibtaktsignals von der Speichersteuereinheit und zum Bereitstellen von Ausgangsdaten, die zu dem an die Speichersteuereinheit zurückgeführten Taktsignal synchronisiert sind.
  • In dem erfindungsgemäßen Speichersystem kann die Anzahl der externen Anschlüsse der Speichervorrichtung verringert sein, da es nicht erforderlich ist, dass die Speichervorrichtung ein separat generiertes und an einem separaten Taktanschluss der Speichervorrichtung anliegendes Lesetaktsignal bereitstellt. Stattdessen wird das von der Speichersteuereinheit zur Verfügung gestellte Schreibtaktsignal an den Taktanschluss der Speichervorrichtung angelegt und von dort an den Lesetakteingang der Speichersteuereinheit zurückgeführt. Dabei wird das von dem Schreibtaktausgang der Speichervorrichtung generierte Schreibtaktsignal über die erste Taktsignalleitung an den Taktanschluss der Speichervorrichtung übertragen und von dort über die zweite Taktsignalleitung direkt an den Lesetakteingang der Speichersteuereinheit zurückgeführt. Durch die Synchronisationsschaltung in der Speichervorrichtung werden die bereitgestellten Ausgangsdaten zu dem am Taktanschluss der Speichervorrichtung empfangenen Taktsignal synchronisiert und an die Speichersteuereinheit zurückgeführt.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist die Synchronisationsschaltung so ausgestaltet, dass die Ausgangsdaten zu dem am Takteingang empfangenen Taktsignal so synchronisiert werden, dass die Ausgangsdaten von einem Datenausgang der Speichervorrichtung synchronisiert zu dem empfangenen Taktsignal ausgegeben werden. Dies ist vor allem dann vorteilhaft, wenn die Ausgangsdaten über eine Datenleitung zwischen der Speichervorrichtung und der Speichersteuereinheit übertragen werden, wobei die Datenleitung im Wesentlichen dieselbe Länge wie die zweite Taktsignalleitung hat.
  • In einer weiteren Ausführungsform der vorliegenden Erfindung synchronisiert die Synchronisationsschaltung die Ausgangsdaten zu dem Taktsignal, so dass die Ausgangsdaten zu dem umgeleiteten Taktsignal am Dateneingang und dem Lesetakteingang der Speichervorrichtung synchronisiert sind.
  • Die Speichervorrichtung kann weiterhin einen Dateneingang zum Empfangen von Schreibdaten in Abhängigkeit von dem empfangenen Taktsignal umfassen, wobei der Dateneingang einen Eingangspuffer aufweist, um die einzuschreibenden Daten zwischenzuspeichern.
  • Das Speichersystem kann außerdem ein Speichermodul mit einer Anzahl von Speichervorrichtungen umfassen, wobei in dem Speichersystem jede Speichervorrichtung über eine entsprechende erste und zweite Taktsignalleitung individuell mit der Speichersteuereinheit verbunden ist.
  • In einer Ausführungsform der vorliegenden Erfindung ist das Speichersystem ein DDR-(Double-Data-Rate)-Speichersystem.
  • In einer weiteren Ausführungsform der vorliegenden Erfindung umfasst eine Speichervorrichtung einen Ausgang zum Ausgeben eines Ausgangsdatums, einen Taktanschluss zum Empfangen eines Taktsignals und eine Synchronisationsschaltung zum Synchronisieren der am Ausgang auszugebenden Ausgangsdaten zu dem empfangenen Taktsignal. Im Gegensatz zu herkömmlichen Speichervorrichtungen wird in dieser Speichervorrichtung nur ein einziger Taktanschluss eingesetzt, um ein Taktsignal zum Empfangen von Schreibdaten zu empfangen, jedoch kein separater Lesetaktausgang zum Bereitstellen eines Lesetaktsignals. Das Lesetaktsignal, das in herkömmlichen Verfahren zum Synchronisieren der Ausgangsdaten verwendet wird, so dass die Speichersteuereinheit die Ausgangsdaten in Abhängigkeit zu dem Lesetaktsignal empfangen kann, wird von der Speichervorrichtung nicht generiert und zur Verfügung gestellt. Stattdessen werden in einer Ausführungsform der vorliegenden Erfindung die Ausgangsdaten zu dem empfangenen Taktsignal an der Stelle synchronisiert, wo sich der Taktanschluss der Speichervorrichtung befindet. Diese Position ist ein Bezugspunkt für ein Lesetaktsignal, und die Ausgangsdaten werden dazu synchronisiert.
    •
  • Kurze Beschreibung der Zeichnungen
  • Diese und andere Ausführungsformen und Merkmale der vorliegenden Erfindung werden nun anhand der nachfolgenden Beschreibung in Verbindung mit den beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Speichermodul, das gemäß einer Ausführungsform der vorliegenden Erfindung über Taktsignalleitungen mit einer Speichersteuereinheit verbunden ist; und
  • 2 ein Blockschaltbild einer DRAM-Speichervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
  • Ausführliche Beschreibung der bevorzugten Ausführungsform
  • 1 zeigt ein Speichermodul 1, in dem eine Reihe von Speichervorrichtungen 2 vorgesehen sind. Jede der Speichervorrichtungen 2 umfasst eine Anzahl von Anschlüssen 15, nämlich Daten-, Befehls- und Adressanschlüsse usw., um eine Verbindung zwischen einem externen System und dem Speichermodul 1 zu ermöglichen. Die Datenanschlüsse sowie die Befehls- und Adressanschlüsse sind über eine Modulschnittstelle 3 mit dem externen System verbunden. Das Speichermodul 1 kann fest oder lösbar mit einer Leiterplatte des Systems verbunden sein und dadurch über Busleitungen 16 (z.B. Datenleitungen 10, Befehls- und Adressleitungen 11, usw.) in elektrischer Verbindung mit einer Speichersteuereinheit 4 stehen. Die Modulschnittstelle 3 stellt weiterhin entsprechende bidirektionale Datenleitungen 10 zur Verfügung, um Daten an jede der Speichervorrichtungen 2 und davon weg zu übertragen.
  • Jede Speichervorrichtung 2 umfasst einen Taktanschluss 5, der jeweils über eine erste Taktsignalleitung 7 an einen zugehörigen Schreibtaktausgang 6 der Speichersteuereinheit 4 gekoppelt ist. Der Taktanschluss 5 einer jeden Speichervorrichtung 2 ist über eine zweite Taktsignalleitung 8 gekoppelt, die das am Taktanschluss 5 ankommende Taktsignal an einen Lesetakteingang 9 der Speichersteuereinheit 4 zurückleitet.
  • Wenn Daten in die Speichervorrichtungen 2 des Speichermoduls 1 eingeschrieben werden sollen, stellt die Speichersteuereinheit 4 die an den entsprechenden Datenausgängen 19 der Speichersteuereinheit 4 anliegenden Daten synchron zu einem Schreibtaktsignal an dem entsprechenden Schreibtaktausgang 6 zur Verfügung. Unter der Voraussetzung, dass die Signalübertragungsleitungen (z.B. Daten-, Befehls- und Adressleitungen, Taktleitungen usw.) zwischen der Speichersteuereinheit 4 und dem Speichermodul 1 im Wesentlichen dieselbe Länge haben, können die in die Speichervorrichtung 2 einzuschreibenden Daten in einem (nicht gezeigten) Eingangspuffer der entsprechenden Speichervorrichtung durch ein Taktsignal, das an dem Taktanschluss 5 der entsprechenden Speichervorrichtung 2 empfangen wird, zwischengespeichert werden. Die Speichersteuereinheit 4 stellt im Prinzip zu jeder Zeit ein Taktsignal zur Verfügung, so dass für einen Fall, dass Daten aus der Speichervorrichtung 2 ausgelesen werden müssen, das Taktsignal am Taktanschluss 5 ankommt und von dort über die zweite Taktsignalleitung 8 an den entsprechenden Lesetakteingang 9 der Speichersteuereinheit 4 weitergeleitet wird.
  • Im Gegensatz zu herkömmlichen Speichervorrichtungen 2, in denen aus der Speichervorrichtung 2 auszulesende Daten synchron zu einem durch die Speichervorrichtung 2 generierten Taktsignal bereitgestellt werden, werden die Ausgangsdaten zu dem Taktsignal synchronisiert, das am Taktanschluss 5 einer jeden Speichervorrichtung 2 angekommen ist.
  • Wie in 2 gezeigt ist, umfasst die Speichervorrichtung 2 ein Speicherzellenfeld 17, eine Speicherlogik 18 und eine Synchronisationsschaltung 12, die außerdem mit dem Taktanschluss 5 verbunden ist. Die Synchronisationsschaltung 12 empfängt die auszugebenden internen Daten (D), die von dem Speicherzellenfeld 17 bereitgestellt werden. Abhängig von dem am Taktanschluss 5 anliegenden Taktsignal werden die Daten an den Datenanschluss der Anschlüsse 15 weitergeleitet, über den die Ausgangsdaten auf entsprechende Datenleitungen 10 der Busleitungen 16 ausgegeben werden. Die Synchronisationsschaltung 12 wird so betrieben, dass die in der Synchronisationsschaltung 12 von innerhalb der Speichervorrichtung 2 empfangenen Daten zwischengespeichert werden und entsprechend dem über den Taktanschluss 5 empfangenen Taktsignal an den Datenanschluss der Anschlüsse 15 angelegt werden. Abhängig von der Signallaufzeit des am Taktanschluss 5 empfangenen Taktsignals zur Synchronisationsschaltung 12, kann eine DLL-Schaltung (DLL – delay locked loop) 14 vorgesehen sein, die dafür sorgt, dass die Ausgangsdaten am Datenanschluss der Anschlüsse 15 synchron zu dem über die zweite Taktsignalleitung 8 zurückgeführten Taktsignal ausgegeben werden.
  • In einer Ausführungsform, ist die Signallaufzeit der Datensignale auf den Datenleitungen im Wesentlichen ebenso hoch wie die Signallaufzeit des Taktsignals, das vom Taktanschluss 5 der Speichervorrichtung 2 zu der Speichersteuereinheit 4 zurückgeführt wird. Wenn nicht sichergestellt werden kann, dass die zweite Taktsignalleitung 8 und die Busleitungen 16 dieselbe Länge besitzen, so sollte die DLL-Schaltung 14 so vorgesehen sein, dass die Synchronisationsschaltung 12 die am Datenanschluss der Anschlüsse 15 ausgegebenen Daten synchronisiert, so dass die Daten synchron zu dem zurückgeführten Taktsignal an der Speichersteuereinheit 4 ankommen.
  • Eine Ausführungsform der vorliegenden Erfindung sieht vor, dass keine separaten Lese- und Schreibtaktsignale unabhängig voneinander, beispielsweise durch unterschiedliche Taktsignalgeneratoren in einem Speichersystem, vorgesehen werden müssen. Gemäß einer Ausführungsform der vorliegenden Erfindung wird ein einzelnes Taktsignal über eine erste Taktsignalleitung 7 an einen Taktanschluss 5 einer jeden Speichervorrichtung 2 angelegt, und das zur Verfügung gestellte Taktsignal wird sowohl als Schreib-, als auch als Lesetaktsignal eingesetzt, so dass die auszugebenden Daten synchron zu dem zur Verfügung gestellten Taktsignal, das gerade am Taktanschluss 5 anliegt, ausgegeben werden. Dabei kann das am Taktanschluss 5 bereitgestellte Taktsignal als Lesetaktsignal der Speichervorrichtung angesehen werden. Im Vergleich zu herkömmlichen Speichersystemen besteht der Unterschied darin, dass das Lesetaktsignal nicht innerhalb der Speichervorrichtung 2 generiert wurde, sondern vielmehr von dem von der Speichersteuereinheit 4 über die erste Taktsignalleitung 7 der Speichervorrichtung 2 zur Verfügung gestellten Taktsignal abgeleitet wurde. In den Ausführungsformen der vorliegenden Erfindung wird die Anzahl externer Anschlüsse der Speichervorrichtung verringert, so dass die Speichervorrichtung auf zuverlässigere Weise und kostengünstiger hergestellt werden kann.
  • Obwohl die vorstehende Beschreibung auf Ausführungsformen der vorliegenden Erfindung gerichtet ist, können andere und weiterführende erfindungsgemäße Ausführungsformen formuliert werden, die den Umfang der Erfindung, wie er in den nun folgenden Ansprüchen definiert ist, nicht überschreiten.

Claims (20)

  1. Speichersystem, umfassend: – mindestens eine Speichervorrichtung; – eine Speichersteuereinheit zum Steuern der mindestens einen Speichervorrichtung; – eine erste Taktsignalleitung zwischen einem Schreibtaktausgang der Speichersteuereinheit und einem Taktanschluss der mindestens einen Speichervorrichtung, um der mindestens einen Speichervorrichtung ein Taktsignal bereitzustellen; und – eine zweite Taktsignalleitung zwischen dem Taktanschluss der mindestens einen Speichervorrichtung und Lesetakteingang der Speichersteuereinheit, um das am Taktanschluss der Speichervorrichtung anliegende Taktsignal an den Lesetakteingang der Speichersteuereinheit zurückzuführen.
  2. Speichersystem nach Anspruch 1, das außerdem eine Synchronisationsschaltung umfasst, die sich in der mindestens einen Speichervorrichtung befindet und die zum Empfangen des Taktsignals von der Speichersteuereinheit und zum Synchronisieren von Ausgangsdaten zu dem an die Speichersteuereinheit zurückgeführten Taktsignal ausgestaltet ist.
  3. Speichersystem nach Anspruch 2, wobei die Synchronisationsschaltung ausgestaltet ist, um die Ausgangsdaten zu dem empfangenen Taktsignal zu synchronisieren, so dass die Ausgangsdaten von einem Datenausgang der Speichervorrichtung synchron zu dem empfangenen Taktsignal ausgegeben werden.
  4. Speichersystem nach Anspruch 2, wobei die Synchronisationsschaltung ausgestaltet ist, um die Ausgangsdaten zu dem übertragenen Taktsignal zu synchronisieren, so dass die Ausgangsdaten an einem Dateneingang und an dem Lese takteingang der Speichersteuereinheit synchron zu dem übertragenen Taktsignal sind.
  5. Speichersystem nach Anspruch 1, das weiterhin eine Vielzahl von Datenleitungen zwischen der Speichervorrichtung und der Speichersteuereinheit umfasst, um Ausgangsdaten zu übertragen, wobei jede Datenleitung im Wesentlichen dieselbe Länge wie die zweite Taktsignalleitung hat.
  6. Speichersystem nach Anspruch 1, wobei die Speichervorrichtung weiterhin einen Dateneingang zum Empfangen von Schreibdaten in Abhängigkeit von dem empfangenen Taktsignal umfasst, wobei der Dateneingang einen Eingangspuffer zum Zwischenspeichern von zu schreibenden Daten umfasst.
  7. Speichersystem nach Anspruch 1, wobei die mindestens eine Speichervorrichtung eine Vielzahl von in einem Speichermodul vorgesehenen Speichervorrichtungen umfasst, wobei jede Speichervorrichtung über eine entsprechende erste und zweite Taktsignalleitung individuell mit der Speichersteuereinheit verbunden ist.
  8. Speichersystem nach Anspruch 1, wobei das Speichersystem ein DDR-(Double-Data-Rate)-Speichersystem ist.
  9. Speichervorrichtung, umfassend: – einen Ausgang zum Ausgeben eines Ausgangsdatums; und – einen Taktanschluss zum Empfangen eines Taktsignals und zum Weiterleiten des Taktsignals, wobei das Ausgangsdatum mit Bezug zu dem weitergeleiteten Taktsignal ausgegeben werden.
  10. Speichervorrichtung nach Anspruch 9, die eine Synchronisationsschaltung zum Synchronisieren der Ausgangsdaten zu dem empfangenen Taktsignal umfasst.
  11. Speichervorrichtung nach Anspruch 10, wobei die Synchronisationsschaltung ausgestaltet ist, um die Ausgangsdaten zu dem empfangenen Taktsignal zu synchronisieren, so dass die Ausgangsdaten von dem Datenausgang der Speichervorrichtung synchron zu dem empfangenen Taktsignal ausgegeben werden.
  12. Speichervorrichtung nach Anspruch 10, wobei der Taktanschluss ausgestaltet ist, um das Taktsignal von einer Speichersteuereinheit zu empfangen und um das empfangene Taktsignal zurück an die Speichersteuereinheit zu senden.
  13. Speichervorrichtung nach Anspruch 12, wobei die Synchronisationsschaltung ausgestaltet ist, um die Ausgangsdaten zu dem übertragenen Taktsignal zu synchronisieren, so dass die Ausgangsdaten an einem Dateneingang und an dem Lesetakteingang der Speichersteuereinheit synchron zu dem übertragenen Taktsignal sind.
  14. Speichersystem, umfassend: – eine Vielzahl von Speichervorrichtungen, wobei jede Speichervorrichtung jeweils einen Taktanschluss und jeweils einen Datenanschluss aufweist; – eine Speichersteuereinheit zum Steuern des Betriebs der Vielzahl von Speichervorrichtungen, wobei die Speichersteuereinheit jeweils einen Schreibtaktausgang und jeweils einen Lesetakteingang für die jeweilige Speichervorrichtung umfasst; – jeweils eine erste Taktsignalleitung zwischen einem entsprechenden Schreibtaktausgang der Speichersteuereinheit und einem entsprechenden Taktanschluss der jeweiligen Speichervorrichtung, um ein Taktsignal an die entsprechende Speichervorrichtung weiterzuleiten; – jeweils eine erste Taktsignalleitung zwischen dem entsprechenden Taktanschluss der jeweiligen Speichervorrichtung und dem entsprechenden Lesetakteingang der Speichersteuereinheit, um das an den jeweiligen Taktsignal-Eingang der entsprechenden Speichervorrichtung übermittelte Taktsignal an den jeweiligen Eingang des Lesetaktsignals der Speichersteuereinheit zurückgeleitet wird.
  15. Speichersystem nach Anspruch 14, das jeweils einen bidirektionalen Datenleitungsbus zwischen der Speichervorrichtung und der Speichersteuereinheit umfasst, wobei der jeweilige bidirektionale Datenleitungsbus die im Wesentlichen selbe Länge wie die entsprechende zweite Taktsignalleitung aufweist.
  16. Speichersystem nach Anspruch 15, wobei jede Speichervorrichtung außerdem jeweils einen Dateneingang zum Empfangen von dem empfangenen Taktsignal zugeordneten Schreibdaten aufweist, wobei der Dateneingang einen Eingangspuffer zum Zwischenspeichern von empfangenen Schreibdaten umfasst.
  17. Speichersystem nach Anspruch 14, das außerdem eine in jeder Speichervorrichtung vorgesehene Synchronisationsschaltung umfasst, die zum Empfangen des Taktsignals von der Speichersteuereinheit und zum Synchronisieren von Ausgangsdaten an dem entsprechenden Datenanschluss zu dem zu der Speichersteuereinheit zurückgeführten Taktsignal ausgestaltet ist.
  18. Speichersystem nach Anspruch 17, wobei das Speichersystem ein DDR-(Double-Data-Rate)-Speichersystem ist.
  19. Speichersystem nach Anspruch 18, wobei sich die Vielzahl von Speichervorrichtungen in einem Speichermodul befindet.
  20. Speichersystem nach Anspruch 19, wobei die Speichersteuereinheit mit der Vielzahl von Speichervorrichtungen über eine Schnittstelle des Speichermoduls verbunden ist.
DE102005042269A 2004-09-30 2005-09-06 Speichersystem mit zwei Taktsignalleitungen und einer Speichervorrichtung Expired - Fee Related DE102005042269B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/955,177 US7173877B2 (en) 2004-09-30 2004-09-30 Memory system with two clock lines and a memory device
US10/955,177 2004-09-30

Publications (2)

Publication Number Publication Date
DE102005042269A1 true DE102005042269A1 (de) 2006-04-13
DE102005042269B4 DE102005042269B4 (de) 2008-09-18

Family

ID=36089010

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005042269A Expired - Fee Related DE102005042269B4 (de) 2004-09-30 2005-09-06 Speichersystem mit zwei Taktsignalleitungen und einer Speichervorrichtung

Country Status (3)

Country Link
US (1) US7173877B2 (de)
CN (1) CN100377062C (de)
DE (1) DE102005042269B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7965530B2 (en) * 2005-05-21 2011-06-21 Samsung Electronics Co., Ltd. Memory modules and memory systems having the same
KR101048380B1 (ko) * 2005-05-21 2011-07-12 삼성전자주식회사 메모리 모듈 장치
KR100845525B1 (ko) * 2006-08-07 2008-07-10 삼성전자주식회사 메모리 카드 시스템, 그것의 데이터 전송 방법, 그리고반도체 메모리 장치
KR100909805B1 (ko) 2006-09-21 2009-07-29 주식회사 하이닉스반도체 멀티포트 메모리 장치
US8031539B2 (en) * 2008-10-09 2011-10-04 Qimonda Ag Memory device and memory system comprising a memory device and a memory control device
KR102029682B1 (ko) * 2013-03-15 2019-10-08 삼성전자주식회사 반도체 장치 및 반도체 패키지

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570944B2 (en) * 2001-06-25 2003-05-27 Rambus Inc. Apparatus for data recovery in a synchronous chip-to-chip system
JPH10143424A (ja) * 1996-11-13 1998-05-29 Mitsubishi Electric Corp メモリシステム
US5987576A (en) * 1997-02-27 1999-11-16 Hewlett-Packard Company Method and apparatus for generating and distributing clock signals with minimal skew
US6247138B1 (en) * 1997-06-12 2001-06-12 Fujitsu Limited Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system
US6442644B1 (en) * 1997-08-11 2002-08-27 Advanced Memory International, Inc. Memory system having synchronous-link DRAM (SLDRAM) devices and controller
JP3211739B2 (ja) * 1997-08-25 2001-09-25 日本電気株式会社 半導体記憶装置
US6330627B1 (en) * 1998-01-20 2001-12-11 Kabushiki Kaisha Toshiba System for fast data transfer between memory modules and controller using two clock lines each having a go line portion and a return line portion
US6160423A (en) * 1998-03-16 2000-12-12 Jazio, Inc. High speed source synchronous signaling for interfacing VLSI CMOS circuits to transmission lines
US6029252A (en) * 1998-04-17 2000-02-22 Micron Technology, Inc. Method and apparatus for generating multi-phase clock signals, and circuitry, memory devices, and computer systems using same
JP3727778B2 (ja) * 1998-05-07 2005-12-14 株式会社東芝 データ高速転送同期システム及びデータ高速転送同期方法
KR100306966B1 (ko) * 1998-08-04 2001-11-30 윤종용 동기형버스트반도체메모리장치
US6349399B1 (en) * 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
JP2000194594A (ja) * 1998-12-28 2000-07-14 Nec Corp メモリ制御回路
US6518794B2 (en) * 2000-04-24 2003-02-11 International Business Machines Corporation AC drive cross point adjust method and apparatus
JP4569915B2 (ja) * 2000-08-11 2010-10-27 エルピーダメモリ株式会社 半導体記憶装置
US7313715B2 (en) * 2001-02-09 2007-12-25 Samsung Electronics Co., Ltd. Memory system having stub bus configuration
US6570813B2 (en) * 2001-05-25 2003-05-27 Micron Technology, Inc. Synchronous mirror delay with reduced delay line taps
US6801989B2 (en) * 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
US6941484B2 (en) * 2002-03-01 2005-09-06 Intel Corporation Synthesis of a synchronization clock
SG120185A1 (en) * 2004-08-30 2006-03-28 Micron Technology Inc Delay lock loop phase glitch error filter
US7180821B2 (en) * 2004-09-30 2007-02-20 Infineon Technologies Ag Memory device, memory controller and memory system having bidirectional clock lines

Also Published As

Publication number Publication date
US7173877B2 (en) 2007-02-06
CN100377062C (zh) 2008-03-26
CN1755606A (zh) 2006-04-05
US20060067157A1 (en) 2006-03-30
DE102005042269B4 (de) 2008-09-18

Similar Documents

Publication Publication Date Title
DE4307449C2 (de) Verfahren und Schaltung zur Resynchronisation einer synchronen seriellen Schnittstelle
DE60036457T3 (de) Gerät und Verfahren um von der Topografie abhängig zu signalisieren
DE10334779B4 (de) Halbleiterspeichermodul
DE112007002619B4 (de) Speichersteuerung mit einer Speicherverbindung mit zwei Betriebsmodi
DE102005042427A1 (de) Speichervorrichtung, Speichersteuereinheit und Speichersystem mit bidirektionalen Taktsignalleitungen
DE69637314T2 (de) Eingangspufferschaltkreis, der mit einem hochfrequenten Taktsignal zurechtkommt
DE102006025957A1 (de) Hochgeschwindigkeits-Schnittstellenschaltung für Halbleiterspeicherchips und Speichersystem mit Halbleiterspeicherchips
DE10210904A1 (de) Speichermodul, zugehöriges Speichersystem und Taktsignalerzeugungsverfahren
DE112005002261B4 (de) Gepufferter kontinuierlicher Mehrpunkt-Taktring
DE102005042269B4 (de) Speichersystem mit zwei Taktsignalleitungen und einer Speichervorrichtung
DE112007002605T5 (de) Speichersystem mit seriellem Hochgeschwindigkeitspuffer
EP0596954B1 (de) Hochgeschwindigkeits-bussystem und verfahren zum betreiben desselben
DE102008051657B4 (de) Speicherbaustein und Speichersystem mit einem Speicherbaustein und einem Speicherkontrollbaustein
DE102005019568B4 (de) Speichereinrichtung, Verwendung derselben und Verfahren zur Synchronisation eines Datenwortes
DE2104427C3 (de) Einrichtung zur Zeitsteuerung von Übertragungsvorgängen
DE102005009806A1 (de) Pufferbaustein für ein Speichermodul, Speichermodul und Speichersystem
DE2822896A1 (de) Digitale zeitvielfach-koppeleinrichtung
DE2154488A1 (de) Datenübertragungs-Unterkanal einer Datenverarbeitungsanlage
DE19818430B4 (de) Bidirektionelle Datenein/Ausgabeschaltung eines Synchronspeicherelements und Verfahren zum Steuern derselben
EP1721407A1 (de) Schnittstellenvorrichtung und verfahren zur synchronisation von daten
DE10031575B4 (de) Halbleiterspeicherbauelement
DE19929121B4 (de) Integrierte Halbleiterschaltung
CH663306A5 (de) Schaltungsanordnung zur steuerbaren verbindungsherstellung in einer pcm-vermittlungsanlage.
EP0183998B1 (de) Nachrichtenkollisionserkennung
DE19933540C2 (de) Synchroner integrierter Speicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee