DE102005046280A1 - Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102005046280A1
DE102005046280A1 DE102005046280A DE102005046280A DE102005046280A1 DE 102005046280 A1 DE102005046280 A1 DE 102005046280A1 DE 102005046280 A DE102005046280 A DE 102005046280A DE 102005046280 A DE102005046280 A DE 102005046280A DE 102005046280 A1 DE102005046280 A1 DE 102005046280A1
Authority
DE
Germany
Prior art keywords
layer
flip
semiconductor
chip
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005046280A
Other languages
English (en)
Other versions
DE102005046280B4 (de
Inventor
Edward Dipl.-Ing. Fürgut
Michael Dipl.-Ing. Bauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005046280A priority Critical patent/DE102005046280B4/de
Priority to US11/535,780 priority patent/US7795742B2/en
Publication of DE102005046280A1 publication Critical patent/DE102005046280A1/de
Application granted granted Critical
Publication of DE102005046280B4 publication Critical patent/DE102005046280B4/de
Priority to US12/852,653 priority patent/US8062928B2/en
Priority to US13/270,265 priority patent/US8168472B2/en
Priority to US13/423,347 priority patent/US8574966B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/27618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive layer material, e.g. of a photosensitive conductive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/27831—Reworking, e.g. shaping involving a chemical process, e.g. etching the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

Halbleiterbauteil (1) mit einem Halbleiterchip (2), der eine aktive Oberfläche (4) mit Flipchip-Kontakten (6) und eine passive Oberfläche aufweist. Die Flipchip-Kontakte (6) sind von einer elektrisch isolierenden Schicht (12) als Unterfüllmaterial umgeben, wobei die Schicht ein UV B-stagefähiges Material (13) aufweist. Das UV B-stagefähige Material wird auf der aktiven Oberfläche (5) des Halbleiterwafers (14) aufgebracht.

Description

  • Die Erfindung betrifft ein Halbleiterbauteil mit einem Halbleiterchip.
  • Um die Zuverlässigkeit zwischen einem Halbleiterbauteil mit Flipchip-Kontakten und einem Schaltungsträger bzw. Umverdrahtungssubstrat insbesondere bei Zyklentests zu erhöhen, wird nach der Oberflächenmontage der Zwischenraum zwischen der aktiven Oberfläche des Halbleiterbauteils und dem Schaltungsträger durch ein Unterfüllmaterial gefüllt. Dafür wird ein langsamer Dispensprozess eingesetzt.
  • Für diesen Dispensprozess ist neben dem Halbleiterbauteil eine entsprechend große Fläche auf dem Schaltungsträger zu reservieren, damit entsprechende Werkzeuge das Unterfüllmaterial in den Zwischenraum zwischen Halbleiterbauteil und dem Schaltungsträger einbringen können. Dieser Flächenbedarf sowie der langsame Dispensprozess wirken sich nachteilig auf den Fertigungsdurchsatz aus. Ferner ist dieses Auffüllen auf Unterfüllmaterialien beschränkt, die in der Lage sind, mit Hilfe der Kapillarwirkung den Zwischenraum zwischen der Unterseite des Halbleiterbauteils und dem Schaltungsträger aufzufüllen.
  • Es ist beispielsweise aus der US 2005/0012208 bekannt, eine Schicht, die als Unterfüllmaterial dienen kann, auf einen Halbleiterwafer mittels einem Spin- oder Druckprozess aufzubringen. Danach können die einzelnen Halbleiterchips mit einer Unterfüllschicht von dem Wafer getrennt werden.
  • Dieses Verfahren hat jedoch den Nachteil, dass die Flipchip-Kontakte mit dem Unterfüllmaterial verschmutzt oder sogar abgedeckt werden. Die Schicht muss in einem weiteren Verfahrensschritt von den Spitzen der Flipchip-Kontakte entfernt werden, damit eine gute elektrische Verbindung zwischen den Flipchip-Kontakten und dem Umverdrahtungssubstrat erzeugt werden kann.
  • Weiterhin wird die Schicht normalerweise von den Flipchip-Kontakten mechanisch entfernt. Dies kann zu Beschädigung der Flipchip-Kontakte führen.
    •
  • Aufgabe der Erfindung ist es, ein Halbleiterbauteil anzugeben, bei dem das Unterfüllmaterial auf dem Wafer aufgebracht werden kann, und die Flipchip-Kontakte gereinigt werden können, ohne dass die Flipchip-Kontakte beschädigt werden.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleiterbauteil mit einem Halbleiterchip geschaffen, der eine aktive Oberfläche mit Flipchip-Kontakte und eine passive Oberfläche aufweist. Die Flipchip-Kontakte sind von einer elektrisch isolierenden Schicht als Unterfüllmaterial umgeben. Die elektrisch isolierende Schicht weist ein UV B-stagefähiges Material auf.
  • UV B-stagefähige Materialien enthalten beispielsweise Acrylate, Azogruppen, Peroxidverbindungen oder leicht abspaltbare Halogenide wie Brom-Kohlenstoff-Verbindungen. Werden sie mit UV-Strahlung belichtet, bilden sie Radikale oder Ionen, die eine Härtungsreaktion herbeiführen.
  • Das erfindungsgemäße Bauteil hat den Vorteil, dass das W-B-stagefähige Material das Aufbringen einer Schicht als Unterfüllmaterial auf der Wafer-Ebene ermöglicht, da das UV B-stagefähige Material in zwei Schritten ausgehärtet werden kann. Nach seinem Aufbringen auf der aktiven Oberfläche des Halbleiterchips kann das UV B-stagefähige Material in einen teilausgehärteten Zwischenzustand, das so genannte B-stage, gebracht werden. Dies kann unter UV-Bestrahlung der Schicht durchgeführt werden. Vorteilhaft wird die Schicht auf dem Halbleiterwafer aufgebracht und danach werden die beschichtete Halbleiterchips von dem Wafer getrennt.
  • Der getrennte Halbleiterchip weist somit Flipchip-Kontakte und Unterfüllmaterial auf, wobei nach dem Trennen das Unterfüllmaterial zumindest ein Teil der freiliegenden Oberfläche des Halbleiterchips bildet. Folglich kann nach der Montage des Halbleiterchips auf einem Substrat auf einen zusätzlichen Prozessschritt verzichtet werden, um den Zwischenraum zwischen der aktiven Oberfläche des Halbleiterchips und dem Substrat zu füllen. Dieser Schritt ist langsam und unzuverlässig, da der Zwischenraum mit dem flüssigen Unterfüllmaterial mittels Kapillarwirkung erfüllt wird.
  • Nach dem Aufbringen des erfindungsgemäßen Bauteils auf dem Umverdrahtungssubstrat kann in einem Verfahrensschritt die elektrische Verbindung und das Aushärten des voraufgebrachten Unterfüllmaterials durchgeführt werden. Das erfindungsgemäße Halbleiterbauteil kann schneller auf dem Substrat montiert werden.
  • Außerdem wird durch das voraufgebrachte Unterfüllmaterial das Risiko von Blasenbildung innerhalb des Unterfüllmaterials vermieden. Blasenbildung kann zum Ausfall des Bauteils führen, da das Bauteil nur schlecht vor Feuchtigkeit geschützt wird. Durch die voraufgebrachte Schicht aus UV B-stagefähigem Material wird ein schnellerer und zuverlässigerer Prozessablauf ermöglicht.
  • Der erfindungsgemäße Halbleiterchip mit voraufgebrachten UV B-stagefahigem Material als Unterfüllmaterial hat den weiteren Vorteil, dass bei seiner Montage auf einem Substrat Platz gespart wird. Das Unterfüllmaterial wird nicht mittels Dispensen aufgebracht, so dass keinen Platz für das Dispenswerkzeug benötig wird. Ferner wird keine Kehlnaht aus Unterfüllmaterial um den Randseiten des Halbleiterchips erzeugt. Dies ermöglicht auch ein kleineres Substrat bzw. eine dichte Packung von benachbarten Halbleiterchips in einem Nutzen.
  • In einer Ausführungsform weist die Schicht eine Dicke d auf, die größer als die Höhe h der Flipchip-Kontaktspitzen ist. Normalerweise wird vermieden, die Spitzen der Flipchip-Kontakte mit dem Unterfüllmaterial abzudecken, da das Material entfernt werden muss. Durch die Verwendung von UV B-stagefähigem Material wird das Entfernen vereinfacht, da das Material in das B-Stage bzw. in den teilgehärteten Zwischenzustand gebracht werden kann.
  • Alternativ kann die elektrisch isolierende Schicht eine Dicke d aufweisen, wobei die Flipchip-Kontaktspitzen mit einer Höhe a aus der Schicht herausragen, wobei a ≤ d ist. Diese Ausführungsform hat den Vorteil, dass die Kontaktspitzen frei von dem Unterfüllmaterial sind und mit dem Substrat einfacher elektrisch verbunden werden können.
  • Die elektrisch isolierende Schicht kann Öffnungen aufweisen, in denen jeweils ein Flipchip-Kontakt angeordnet ist. Zumindest sind die Spitzen der Kontakte frei von dem UV B-stagefähigen Material. Der Fußbereich jedes Kontakts wird von der Schicht umgeben. Diese Ausführungsform hat den Vorteil, dass eine zuverlässige elektrische Verbindung mit den Flichip-Kontkaten ermöglicht und gleichzeitig eine ausreichende Schicht als Unterfüllmaterial vorgesehen wird. Dies führt zu einer zuverlässigeren Oberflächenmontage des Halbleiterchips.
  • In einer Ausführungsform ist zumindest die Oberfläche des UV B-stagefähigen Materials in einem partiell ausgehärteten Zwischenzustand. Unter UV-Strahlung wird das UV B-stagefähige Material in das B-stage gebracht. Dieser Zustand sieht eine stabile Oberfläche der Schicht vor, so dass der Halbleiterchip bzw. Halbleiterwafer zuverlässig weiter verarbeitet oder gelagert werden kann.
  • Alternativ kann das UV B-stagefähige Material im Wesentlichen voll ausgehärtet sein. Das Material kann durch eine Hitzebehandlung voll ausgehärtet werden.
  • In einer Ausführungsform weist das UV B-stagefähige Material Epoxid-basiertes Material oder Acryl-basiertes Material auf. Das UV B-stagefähige Material kann einen Anteil bis zu etwa 10% an organischen Lösungsmitteln aufweisen. Nach dem Auftragen des Materials auf der aktiven Oberfläche kann das Lösungsmittel aufgedampft werden. Dies hat den Vorteil, dass die Dicke der aufgebrachten Schicht verringert wird und die Spitze der Flipchip-Kontakte nur von einer sehr dünnen Schicht bedeckt wird. Wegen der Flipchip-Kontakte werden Erhebungen in der Oberfläche der Schicht geformt. Diese Ausfüh rungsform hat den Vorteil, dass die Reinigung der Kontaktspitze vereinfacht wird, da weniger Material von den Kontaktspitzen entfernt werden muss.
  • Die Verwendung eines UV B-stagefähigen Materials als Unterfüllmaterial hat den weiteren Vorteil, dass das UV B-stagefähige Material einen Füllstoffanteil von 30 Vol% bis 95 Vol% vorzugsweise 70 Vol% bis 85 Vol% Rest Kunststoff aufweisen kann, da das Material nicht durch Kapillarwirkung die Flipchip-Kontakte umgibt.
  • Ein derart hoher Füllstoffanteil sieht ein besseres thermisches Anpassen der Unterfüllmaterialschicht an dden Ausdehnungskoeffizienten des Umverdrahtungssubstrats vor. Dies kann mit den erfindungsgemäßen Halbleiterbauteilen deshalb realisiert werden, weil das Auffüllen der Zwischenräume zwischen den Außenkontakten nicht im bereits oberflächenmontierten Zustand erfolgen muss, sondern weil das Unterfüllmaterial direkt auf die aktive Oberfläche des Halbleiterbauteils angebracht werden kann. Somit muss auf eine Kapillarwirkung keine Rücksicht genommen werden und der Füllstoffanteil kann somit beliebig erhöht werden, zumal eine niedrige Viskosität des geschmolzenen Unterfüllmaterials, wie sie bei geringem Füllstoffanteil auftritt, für diese Ausgleichsschicht nicht erforderlich ist.
  • Weiterhin ist es vorgesehen, dass das Unterfüllmaterial Keramikpartikel als Füllstoff aufweist, um den thermischen Ausgleich zu gewährleisten.
  • Das UV B-stagefähige Material kann vorteilhaft in einem nicht ausgehärteten Zwischenzustand wasserlöslich sein. Dies vereinfacht das Entfernen der Schicht, da aufwendige Arbeitsbe dingungen sowie die umweltfreundliche Beseitigung organischer Lösungsmittel vermieden werden können.
  • Das erfindungsgemäße Halbleiterbauteil kann ferner ein Umverdrahtungssubstrat mit Innenkontaktflächen auf seiner Oberseite und Außenkontaktflächen auf seiner Unterseite aufweisen. Das Halbleiterbauteil wird mit seiner aktiven Oberfläche zu der Oberseite des Umverdrahtungssubstrats untergebracht. Die Anordnung der Innenkontaktflächen des Umverdrahtungssubstrats entspricht der Anordnung der Chipkontaktfläche auf der aktiven Oberfläche des Halbleiterbauteils. Das Halbleiterbauteil wird somit untergebracht, dass ein Flipchip-Kontakt jeweils zwischen einer Chipkontaktfläche und einer Innenkontaktfläche angeordnet ist. Als Flipchip-Kontakte können Lotkugeln vorgesehen werden.
  • In einem Ausführungsbeispiel sind die Flipchip-Kontakte mit den Innenkontaktflächen elektrisch verbunden und die Schicht als Unterfüllmaterial umgibt die Flipchip-Kontakte. Die Fläche der Schicht als Unterfüllmaterial entspricht im Wesentlichen der Fläche des Halbleiterchips. Die elektrische Verbindung zwischen dem Halbleiterchip und dem Umverdrahtungssubstrat und das Aushärten der Schicht können gleichzeitig bei Hitzebehandlung, dem so genannten Solder-Reflow-Prozess, vorteilhaft hergestellt werden.
  • Das erfindungsgemäße Bauteil mit einer Schicht aus UV B-stagefähigem Material als Unterfüllmaterial sieht ein oberflächenmontierbares Bauteil vor, das sehr einfach und in einem Prozessschritt auf einem Umverdrahtungssubstrat montiert werden kann. Ein zusätzlicher Schritt zur Erzeugung einer Unterfüllschicht wird somit vermieden.
  • Das Halbleiterbauteil nach einem der vorhergehenden Ausführungsformen kann vorteilhaft die Form eines Halbleiterwafers aufweisen. Der Halbleiterwafer weist mehrere Halbleiterbauteilpositionen für Halbleiterbauteile auf, die in Zeilen und Spalten angeordnet sind. Die Bauteilpositionen weisen Kontaktflächen in Flipchip-Technik auf der aktiven Oberseite auf, wobei die Kontaktflächen jeweils ein Flipchip-Kontakt aufweisen. Diese Form ermöglicht das Aufbringen der elektrisch isolierenden Schicht auf mehreren Halbleiterbauteilen in einem Prozessschritt. Dies vereinfacht das Herstellungsverfahren und reduziert die Herstellungskosten.
  • Ein Verfahren zur Herstellung eines Halbleiterbauteils weist die folgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer bereitgestellt. Der Halbleiterwafer weist in Zeilen und Spalten angeordnete Halbleiterbauteilpositionen für Halbleiterbauteile in Flipchip-Technik mit Kontaktflächen auf der aktiven Oberseite auf. Flipchip-Kontakte sind auf den Kontaktflächen angeordnet.
  • Eine elektrisch isolierende Schicht als Unterfüllmaterial wird auf die aktive Oberfläche des Halbleiterwafers unter Abdeckung der Flipchip-Kontakte aufgebracht. Erfindungsgemäß weist die Schicht ein UV B-stagefähiges Material auf. Danach wird eine strukturierte Maske auf die aktive Oberfläche des Halbleiterwafers aufgebracht. Die Schicht wird durch die Maske mittels UV-Strahlung belichtet, so dass die Flipchip-Kontakte nicht belichtet werden und zumindest die Oberfläche der belichteten Bereiche in einen ausgehärteten Zwischenzustand gebracht wird. Die unbelichteten Bereiche der Schicht werden unter Freilassen zumindest der Spitze der Flipchip-Kontakte entfernt. Anschließend wird der Halbleiterwafer in einzelne Halbleiterbauteile getrennt.
  • Erfindungsgemäß wird die Schicht als Unterfüllmaterial mittels UV-Bestrahlung belichtet. Da die Schicht UV B-stagefähiges Material aufweist, werden die belichtete Bereiche in das B-stage oder in den Zwischenzustand gebracht. In diesem Zustand ist die Schicht relativ fest. Im Gegensatz dazu können die unbelichteten Bereiche, die nicht in einem Zwischenzustand sind, einfach entfernt werden. Mit diesem Verfahren können die Spitzen der Flipchip-Kontakte einfach und räumlich genau von der überschüssigen Schicht gereinigt werden.
  • Das erfindungsgemäße Verfahren hat den Vorteil, dass eine mechanische Reinigung der Flipchip-Kontaktspitze vermieden wird. Das Risiko mechanischer Beschädigung der Kontakte wird somit auch vermieden und die Zuverlässigkeit des Herstellungsverfahrens erhöht.
  • Eine strukturierte Maske wird verwendet, damit die Bereiche der Schicht, die auf den Flipchip-Kontaktspitzen liegen, von der UV-Strahlung nicht belichtet werden. Vorteilhaft kann die Maske verwendet werden, die zur Erzeugung der Chipkontaktflächen verwendet wird. Die Verwendung dieser Maske vereinfacht das Anpassen der Öffnungen in der Schicht mit den unterliegenden Flipchip-Kontakten. Das erfindungsgemäße Verfahren hat den Vorteil, dass zuverlässige Phototechniken verwendet werden können, um die Strukturierung der Schicht aus UV B-stagefähigem Material durchzuführen.
  • Das UV B-stagefähige Material hat den weiteren Vorteil, dass die Schicht später nach der Montage des Bauteils auf einem Umverdrahtungssubstrat voll ausgehärtet werden kann. Der zweite Aushärtensschritt kann durch eine Hitzebehandlung durchgeführt werden. Nach dem Montageverfahren erfüllt die Schicht die Funktionen des Unterfüllmaterials, da sie voll ausgehärtet ist, die Flipchip-Kontakte umgibt und eine feste Verbindung mit der Oberfläche des Halbleiterbauteils sowie mit der Oberseite des Umverdrahtungsssubstrats angibt.
  • In einer weiteren Ausführungsform wird nach dem Aufbringen der Schicht als Unterfüllmaterial Lösungsmittel abgedampft. In einem weiteren Schritt kann die Funktionsfähigkeit des Bauteils geprüft wird. Da die Flipchip-Kontaktspitze vor dem Auftrennen des Wafers in einzelne Halbleiterbauteile freigelegt werden, kann die Funktionsfähigkeit der Halbleiterbauteile in den Halbleiterbauteilpositionen über die Außenkontaktspitzen geprüft werden. Erst nach Markieren der Halbleiterbauteilpositionen, die den Funktionstest nicht bestanden haben, wird dann der Wafer aufgetrennt und nur die Halbleiterbauteile, die funktionstüchtig sind, werden weiter verarbeitet.
  • Das Aufbringen der elektrisch isolierenden Schicht als Unterfüllmaterial kann mittels Spin-Coating, Dispensen, Aufsprühen, Strahldruckverfahren Schablonendruckverfahren oder Tauchverfahren erfolgen. Einfache und schnelle Abscheidungstechniken können verwendet werden, da die erfindungsgemäße Schicht von den Spitzen der Flipchip-Kontakte mittels der UV-Bestrahlung der strukturierten Maske einfach und zuverlässig entfernt werden kann. Eine zusätzliche strukturierte Maske und ein aufwendiges selektives Aufbringen der Schicht wird somit vermieden.
  • Das Verfahren kann auch die folgenden zusätzlichen Schritte aufweisen. Ein Umverdrahtungssubstrat mit Innenkontaktflächen auf seiner Oberseite und Außenkontaktflächen auf seiner Un terseite wird bereitgestellt. Das Halbleiterbauteil wird auf die Oberseite des Umverdrahtungssubstrats gebracht, so dass die Flipchip-Kontakte die Innenkontakte berühren. Eine Hitzebehandlung unter Erzeugen elektrischer Verbindungen zwischen den Flipchip-Kontakten und den Innenkontaktflächen und unter Aushärten des UV B-Stage Materials der Schicht wird durchgeführt. In diesem Schritt wird der Zwischenraum zwischen der aktiven Oberfläche des Halbleiterbauteils und der Oberfläche des Umverdrahtungssubstrats mit dem UV B-stagefähigen Material der Schicht gefüllt. Keine Kehlnaht wird an den Randseiten des Halbleiterbauteils oder um den Randseiten des Bauteils erzeugt, da die Schicht in keinem flüssigen Zustand, sondern in einem festen Zwischenzustand vor dem Aushärteprozess ist.
  • In einem weiteren Verfahrensschritt kann die Rückseite des montierten Halbleiterbauteils in einer Kunststoffgehäusemasse eingebettet sein, um ein gehäustes Bauteil vorzusehen.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
    •
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil gemäß der Erfindung.
  • Die 2 bis 5 zeigen ein Verfahren zur Herstellung einer Unterfüllschicht auf einem Halbleiterwafer nach einer ersten Ausführungsform der Erfindung.
  • 2 zeigt eine Prinzipskizze eines Halbleiterwafers mit Flipchip-Kontakten.
  • 3 zeigt eine Prinzipskizze eines Halbleiterwafers mit einer elektrisch isolierenden Schicht nach einer ersten Ausführungsform.
  • 4 zeigt eine Prinzipskizze einer UV Bestrahlung der Schicht durch eine strukturierte Maske.
  • 5 zeigt die Schicht nach dem Entfernen der unbelichteten Bereiche.
  • Die 6 und 7 zeigen ein Verfahren zur Herstellung einer Unterfüllschicht auf einem Halbleiterwafer nach einer zweiten Ausführungsform der Erfindung.
  • 6 zeigt das Aufbringen einer elektrisch isolierenden Schicht nach einer zweiten Ausführungsform der Erfindung.
  • 7 zeigt die Schicht von 6 nach einer UV-Bestrahlung durch eine strukturierte Maske.
  • 1 zeigt einen schematischen Querschnitt durch ein erfindungsgemäßes elektronisches Halbleiterbauteil 1. Das Halbleiterbauteil 1 weist einen Halbleiterchip 2 und ein Umverdrahtungssubstrat 3 auf. Der Halbleiterchip 2 weist eine aktive Oberfläche 4 auf, die integrierte Schaltungselemente und mehrere Chipkontaktflächen 5 aufweist. Ein Flipchip-Kontakt 6 in der Form einer Lotkugel ist auf jeder Chipkontaktfläche 5 angeordnet.
  • Das Umverdrahtungssubstrat 3 hat eine Oberseite mit Innenkontaktflächen 7, die über Leiterbahnen 8 und Durchkontakte 11 mit Außenkontaktflächen 9 auf der Unterseite des Substrats 3 elektrisch verbunden sind. Außenkontakte 10 in Form von Lotkugeln sind auf den Außenkontaktflächen 9 angeordnet, über die das Halbleiterbauteil 1 auf eine nicht gezeigte übergeordnete Leiterplatte montiert werden kann.
  • Der Halbleiterchip 2 wird auf der Oberseite des Umverdrahtungssubstrats 3 über die Flipchip-Kontakte 6 montiert und elektrisch verbunden. Der Zwischenraum 12 zwischen der aktiven Oberfläche 4 des Halbleiterchips 2 und der Oberseite des Umverdrahtungssubstrats 3 ist mit einem UV B-stagefähigen Material 13 gefüllt. Das UV B-stagefähige Material 13 umgibt die Flipchip-Kontakte 6 und hat die Funktion eines Unterfüllmaterials, das die Flipchip-Kontakte 6 vor Umweltbeschädigung und insbesondere vor Luftfeuchtigkeit schützt.
  • Das UV B-stagefähige Material 13 hat die Form einer Schicht, die eine Fläche hat, die die Fläche der aktiven Oberfläche 5 des Halbleiterchips 2 im Wesentlichen entspricht. Wegen des Herstellungsverfahrens formt das erfindungsgemäße UV B-stagefähige Material 13 keine Kehlnaht um die Randseiten des Halbleiterchips 2.
  • Erfindungsgemäß wird das UV B-stagefähige Material 13 auf der aktiven Oberfläche eines Halbleiterwafers aufgebracht und in einen festen Zwischenzustand gebracht. Die einzelnen Halbleiterchips werden nach der Beschichtung von dem Wafer aufgetrennt. Dieses Verfahren ist näher erläutet in Verbindung mit den 2 bis 7.
  • Das Unterfüllmaterial bildet bei Bauteilen, bei denen das Unterfüllmaterial mittels Dispensen nach dem Montieren des Halbleiterchips auf dem Umverdrahtungssubstrat aufgebracht wird, eine Kehlnaht an den Randseiten des Halbleiterchips. Im Gegensatz dazu formt das erfindungsgemäße UV B-stagefähige Material 13 keine Kehlnaht, um die Randseiten des Halbleiterchips 2, da das Unterfüllmaterial vor der Montage des Halbleiterchips auf dem Umverdrahtungssubstrat auf dem Chip angeordnet und in einem festen Zustand ist.
  • Die 2 bis 5 zeigen ein Verfahren zur Herstellung einer Unterfüllschicht auf einem Halbleiterwafer nach einer ersten Ausführungsform der Erfindung.
  • 2 zeigt eine Prinzipskizze eines Halbleiterwafers 14, der mehrere in Zeilen und Spalten angeordnete Halbleiterbauteilpositionen 15 aufweist. In der 2 sind zwei Bauteilpositionen 15 des Wafers 14 dargestellt. Die Bauteilpositionen 15 sind von einander über Trennlinien 16 getrennt, die hier als gestrichelte Linien gezeigt sind. Jede Bauteilposition 15 sieht einen Halbleiterchip 2 vor. Der Halbleiterwafer 14 hat eine aktive Oberfläche 4 mit hier nicht gezeigten integrierten Schaltungselementen und Chipkontaktflächen 5. Erfindungsgemäß werden vor dem Trennen der Bauteilpositionen 15 die Flipchip-Kontakte 6 auf den Chipkontaktflächen 5 aufgebracht.
  • 3 zeigt den nächsten Schritt des erfindungsgemäßen Verfahrens, in dem eine Schicht 17 auf der aktiven Oberfläche 4 des Wafers 14 aufgebracht wird. In dieser Ausführungsform wurde dies mittels Spin-Coating durchgeführt. Erfindungsgemäß weist die Schicht 17 eine elektrisch isolierende UV B-stagefähiges Material 13 auf.
  • In der ersten Ausführungsform der Erfindung weist die Schicht 17 eine Dicke d auf, die größer ist als die Höhe h der Flip chip-Kontakte 6. Die Flipchip-Kontakte 6 sind somit bei der Schicht 17 voll abgedeckt.
  • 4 zeigt das Freilassen der Flipchip-Kontaktspitze 6 mittels Photostruktruierungstechniken. Erfindungsgemäß wird eine Maske 18 verwendet, die so strukturiert ist, dass die Bereiche 19 der Oberfläche der Schicht 17, die auf den Flipchip-Kontakten liegen, bedeckt sind und nicht belichtet werden. Die Schicht 17 wird durch die Maske mit UV-Strahlung selektiv belichtet.
  • Durch die Belichtung bilden die UV B-stagefähigen Materialien, die beispielsweise Acrylate, Azogruppen, Peroxidverbindungen oder leicht abspaltbare Halogenide wie Brom-Kohlenstoff-Verbindungen enthalten, Radikale oder Ionen, die die Härtungsreaktion herbeiführen.
  • Die belichteten Bereiche 21 der Schicht 17 werden wegen der UV-Bestrahlung 20 zumindest teilweise ausgehärtet und in das B-Stage gebracht. Die bedeckten Bereiche 19 werden somit nicht von der UV-Strahlung 20 belichtet und folglich nicht in das B-stage bzw. in den ausgehärteten Zwischenzustand gebracht.
  • 5 zeigt den Halbleiterwafer 14 nach der UV-Bestrahlung. Die unbelichteten Bereiche 19 der Schicht 17 sind in einem nicht ausgehärteten Zustand und können mittels eines geeigneten Lösungsmittels einfach entfernt werden. In diesem Fall ist das nicht gehärtete UV B-stagefähige Material wasserlöslich. Nach dem Entfernen der unbelichteten Bereiche 19 entstehen Öffnungen 22 in der Oberfläche der Schicht 17. Die Anordnung der Öffnungen 22 entspricht der Anordnung der Flipchip-Kontakte 6. Die Spitze eines Flipchip-Kontakts 6 befin det sich somit in jeder Öffnung 22 und ist frei von dem UV B-stagefähigem Material 13 der Schicht 17.
  • Anschließend können die einzelnen Bauteilpositionen 15 mittels Sägen an den Trennlinien 16 von dem Wafer 14 getrennt werden. Die so strukturierte Schicht 17 auf dem Halbleiterchip 2 kann als Unterfüllmaterial dienen.
  • Der Halbleiterchip 2 wird auf das Umverdrahtungssubstrat 3 aufgebracht, so dass jeder Flipchip-Kontakt 6 eine Innenkontaktfläche 7 berührt. Ein Solder-Reflow Verfahren wird durchgeführt, damit eine elektrische und mechanische Verbindung zwischen dem Halbeiterchip 2 und dem Umverdrahtungssubstrat 3 erzeugt wird. Gleichzeitig wird durch die Temperaturbehandlung das UV B-stagefähige Material 13 der Schicht 17 ausgehärtet, um das Unterfüllmaterial des Bauteils 1 anzugeben.
  • Die Rückseite sowie die Randseiten des Halbleiterchips 2 können in einer weiteren nicht gezeigten Ausführungsform in einer Kunststoffgehäusemasse eingebettet werden.
  • Die 6 und 7 zeigen ein Verfahren zur Herstellung einer Unterfüllschicht auf einem Halbleiterwafer nach einer zweiten Ausführungsform der Erfindung.
  • 6 zeigt das Aufbringen einer Schicht 17 auf der aktiven Oberfläche 4 des Halbleiterwafers 14. In dieser Ausführungsform weist die Schicht 17 ein UV B-stagefähige Material 13 und 10% Lösungsmittel auf. Nach dem Aufbringen des Materials 13 in Form einer Schicht 17 wird das Lösungsmittel abgedampft. Dies führt zu einer Verkleinerung der Dicke d der Schicht 17, so dass die Dicke d zwischen dem Flipchip-Kontakt 6 kleiner als die Höhe h der Flipchip-Kontakte 6 ist. Die Spitze der Flipchip-Kontakte sind mit einer sehr dünnen Schicht des UV B-stagefähigen Materials 13 beschichtet. Die Oberfläche der Schicht 17 weist somit Erhebungen auf.
  • Eine strukturierte Maske 18 wird auf der Schicht 17 angeordnet und die Schicht 17 wird mittels UV-Strahlung belichtet. Ähnlich zu dem Verfahren, wie in Verbindung mit der 4 beschrieben wird, bleiben die Bereiche 19 der Schicht 17, die über den Flipclip-Kontakten angeordnet sind, unbelichtet und in einem nicht härtenden Zustand. Die belichteten Bereiche 21 werden in das B-stage gebracht.
  • 7 zeigt eine Prinzipskizze des Wafers 14 nach dem Entfernen der unbelichteten Bereiche 19 mittels eines Lösungsmittels. Dadurch werden Öffnungen 22 in der Oberfläche erzeugt, in denen jeweils ein Flipchip-Kontakt 6 freigelegt wird. In dieser Ausführungsform ist die Dicke d der Schicht 17 kleiner als die Höhe h der Flipchip-Kontakte. Die Spitze der Flipchip-Kontakte ragen in einer Höhe a aus der Oberfläche der Schicht 17 heraus.
  • Wie oben geschrieben werden die einzelnen Bauteilpositionen 15 von dem Wafer 14 getrennt und auf einem Umverdrahtungssubstrat 3 montiert, um ein elektronisches Bauteil 1 anzugeben. Das UV B-stagefähige Material wird nach der Montage des Halbleiterchips 2 auf dem Umverdrahtungssubstrat 3 durch Hitzebehandlung voll ausgehärtet, so dass es als Unterfüllmaterial dienen kann.
    • 1
    Halbleiterbauteil
    2
    Halbleiterchip
    3
    Umverdrahtungssubstrat
    4
    aktive Oberfläche des Halbleiterchips
    5
    Chipkontaktfläche
    6
    Flipchip-Kontakt
    7
    Innenkontaktfläche
    8
    Leiterbahn
    9
    Außenkontaktfläche
    10
    Außenkontakt
    11
    Durchkontakt
    12
    elektrisch isolierende Schicht
    13
    UV B-stagefähiges Material
    14
    Halbleiterwafer
    15
    Bauteilposition
    16
    Trennlinie
    17
    elektrisch isolierende Schicht
    18
    Maske
    19
    unbelichteter Bereich
    20
    UV-Strahlung
    21
    belichteter Bereich
    22
    Öffnung

Claims (19)

  1. Halbleiterbauteil mit einem Halbleiterchip, der eine aktive Oberfläche mit Flipchip-Kontakten und eine passive Oberfläche aufweist, wobei die Flipchip-Kontakte von einer elektrisch isolierenden Schicht als Unterfüllmaterial umgeben sind, wobei die Schicht ein UV B-stagefähiges Material aufweist.
  2. Halbleiterbauteil nach Anspruch 1 dadurch gekennzeichnet, dass die Schicht eine Dicke d aufweist, die größer als die Höhe h der Flipchip-Kontaktspitzen ist.
  3. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Schicht eine Dicke d aufweist, wobei die Flipchip-Kontaktspitzen mit einer Höhe a aus der Schicht herausragen, wobei a ≤ d ist.
  4. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schicht Öffnungen aufweist, in denen jeweils ein Flipchip-Kontakt angeordnet ist, wobei zumindest die Spitze der Kontakte frei von dem UV B-stagefähigen Material sind.
  5. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zumindest die Oberfläche des UV B-stagefähigen Materials in einem ausgehärteten Zwischenzustand ist.
  6. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das UV B-stagefähige Material im Wesentlichen voll ausgehärtet ist.
  7. Halbleiterbauteil nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das UV B-stagefähige Material Epoxid-basierendes Material oder Acryl-basierendes Material aufweist.
  8. Halbleiterbauteil nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das UV B-stagefähige Material einen Anteil bis zu etwa 10% an organischem Lösungsmittel aufweist.
  9. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das UV B-stagefähige Material einen Füllstoffanteil von 30 Vol% bis 95 Vol% vorzugsweise 70 Vol% bis 85 Vol% Rest Kunststoff aufweist.
  10. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das UV B-stagefähige Material Keramikpartikel aufweist.
  11. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das UV B-stagefähige Material in einem nicht ausgehärteten Zwischenzustand wasserlöslich ist.
  12. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, das ferner ein Umverdrahtungssubstrat mit Innenkontaktflächen auf seiner Oberseite und Außenkontaktflächen auf seiner Unterseite aufweist.
  13. Halbleiterbauteil nach Anspruch 12 dadurch gekennzeichnet, dass die Flipchip-Kontakte mit den Innenkontaktflächen elektrisch verbunden sind und die Schicht als Unterfüllmaterial die Flipchip-Kontakte umgibt und die Fläche der Schicht im Wesentlichen die Fläche des Halbleiterchips entspricht.
  14. Halbleiterbauteil nach einem der Ansprüche 1 bis 11, das die Form eines Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen für Halbleiterbauteile in Flipchip-Technik mit Kontaktflächen auf der aktiven Oberseite, die Flipchip-Kontakte aufweisen.
  15. Verfahren zur Herstellung eines Halbleiterbauteils das folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen für Halbleiterbauteile in Flipchip-Technik mit Kontaktflächen auf der aktiven Oberseite, die Flipchip-Kontakte aufweisen; – Aufbringen einer elektrisch isolierenden Schicht als Unterfüllmaterial auf den aktiven Oberfläche des Halbleiterwafers unter Abdeckung der Flipchip-Kontakte, wobei die Schicht ein UV B-stagefähiges Material aufweist; – Aufbringen einer strukturierten Maske auf der aktiven Oberfläche des Halbleiterwafers; – Belichtung der Maske mittels UV-Strahlung, so dass die Flipchip-Kontakte nicht belichtet werden und zumindest die Oberfläche der belichteten Bereiche in einen ausgehärteten Zwischenzustand gebracht werden; – Entfernen der unbelichteten Bereiche der Schicht unter Freilassen zumindest der Spitze der Flipchip-Kontakte; – Trennen des Halbleiterwafers in einzelne Halbleiterbauteile.
  16. Verfahren nach Anspruch 15 dadurch gekennzeichnet, dass nach dem Aufbringen der Schicht als Unterfüllmaterial Lösungsmittel abgedampft wird.
  17. Verfahren nach Anspruch 15 oder Anspruch 16 dadurch gekennzeichnet, dass vor dem Auftrennen des Wafers in einzelne Halbleiterbauteile über die Außenkontaktspitzen die Funktionsfähigkeit der Halbleiterbauteile in den Halbleiterbauteilpositionen geprüft wird.
  18. Verfahren nach einem der Ansprüche 15 bis 17 dadurch gekennzeichnet, dass das Aufbringen der Schicht mittels Spin-Coating, Dispensen, Aufsprühen, Strahldruckverfahren Schablonendruckverfahren oder Tauchverfahren erfolgt.
  19. Verfahren nach einem der Ansprüche 15 bis 18, das die folgenden zusätzlichen Schritte aufweist: – Bereitstellen eines Umverdrahtungssubstrats mit Innenkontaktflächen auf seiner Oberseite und Außenkontaktflächen auf seiner Unterseite; – Aufbringen eines Halbleiterbauteils auf der Oberseite des Umverdrahtungssubstrats, so dass die Flipchip-Kontakte die Innenkontakte berühren; – Durchführen einer Hitzebehandlung unter Erzeugen elektrischer Verbindungen zwischen den Flipchip-Kontakten und den Innenkontaktflächen und unter Aushärten des UV B-Stage Materials der Schicht.
DE102005046280A 2005-09-27 2005-09-27 Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben Expired - Fee Related DE102005046280B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102005046280A DE102005046280B4 (de) 2005-09-27 2005-09-27 Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben
US11/535,780 US7795742B2 (en) 2005-09-27 2006-09-27 Semiconductor device having a semiconductor chip, and method for the production thereof
US12/852,653 US8062928B2 (en) 2005-09-27 2010-08-09 Semiconductor device having a semiconductor chip, and method for the production thereof
US13/270,265 US8168472B2 (en) 2005-09-27 2011-10-11 Semiconductor device having a semiconductor chip, and method for the production thereof
US13/423,347 US8574966B2 (en) 2005-09-27 2012-03-19 Semiconductor device having a semiconductor chip, and method for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005046280A DE102005046280B4 (de) 2005-09-27 2005-09-27 Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102005046280A1 true DE102005046280A1 (de) 2007-04-05
DE102005046280B4 DE102005046280B4 (de) 2007-11-08

Family

ID=37852553

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005046280A Expired - Fee Related DE102005046280B4 (de) 2005-09-27 2005-09-27 Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (4) US7795742B2 (de)
DE (1) DE102005046280B4 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7576000B2 (en) * 2006-12-22 2009-08-18 Palo Alto Research Center Incorporated Molded dielectric layer in print-patterned electronic circuits
TWI479968B (zh) * 2009-09-09 2015-04-01 Advanced Semiconductor Eng 線路板製作方法、線路板及晶片封裝結構
TWI456012B (zh) * 2010-06-08 2014-10-11 Henkel IP & Holding GmbH 使用脈衝式ｕｖ光源之晶圓背面塗覆方法
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US20120228768A1 (en) * 2011-03-07 2012-09-13 Reza Argenty Pagaila Integrated circuit packaging system using b-stage polymer and method of manufacture thereof
US9202714B2 (en) * 2012-04-24 2015-12-01 Micron Technology, Inc. Methods for forming semiconductor device packages
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
FR3003688B1 (fr) * 2013-03-22 2016-07-01 Commissariat Energie Atomique Procede d'assemblage flip chip comportant le pre-enrobage d'elements d'interconnexion
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US20150287697A1 (en) * 2014-04-02 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
EP3422395B1 (de) 2017-06-28 2022-06-08 IMEC vzw Verfahren zur herstellung eines halbleiterbauelements mit einem array von mikrobumps und einer ebenen bonding-oberfläche
TWI636533B (zh) 2017-09-15 2018-09-21 Industrial Technology Research Institute 半導體封裝結構
CN107680935A (zh) * 2017-09-28 2018-02-09 武汉华星光电技术有限公司 低温多晶硅阵列基板、阵列基板的制造方法及其显示装置
US11557692B2 (en) 2019-06-11 2023-01-17 Meta Platforms Technologies, Llc Selectively bonding light-emitting devices via a pulsed laser
US11404600B2 (en) 2019-06-11 2022-08-02 Meta Platforms Technologies, Llc Display device and its process for curing post-applied underfill material and bonding packaging contacts via pulsed lasers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1022774A2 (de) * 1999-01-21 2000-07-26 Lucent Technologies Inc. Flipchip-Zusammenbau von integrierten Schaltungshalbleiterchips
US6191483B1 (en) * 1999-05-06 2001-02-20 Philips Electronics North America Corporation Package structure for low cost and ultra thin chip scale package
EP1126517A2 (de) * 2000-02-09 2001-08-22 Interuniversitair Micro-Elektronica Centrum Verfahren zur flip-chip-Montage von Halbleitervorrichtungen mit Klebstoffen
EP1463103A1 (de) * 2003-03-26 2004-09-29 Delphi Technologies, Inc. Verfahren zur Unterfüllung
US20050028361A1 (en) * 2003-08-07 2005-02-10 Indium Corporation Of America Integrated underfill process for bumped chip assembly

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0821407A3 (de) * 1996-02-23 1998-03-04 Matsushita Electric Industrial Co., Ltd. Halbleitervorrichtungen mit herausragenden Kontakten und Herstellungsverfahren
US5759737A (en) * 1996-09-06 1998-06-02 International Business Machines Corporation Method of making a component carrier
US6323436B1 (en) * 1997-04-08 2001-11-27 International Business Machines Corporation High density printed wiring board possessing controlled coefficient of thermal expansion with thin film redistribution layer
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
US6323062B1 (en) 1998-04-27 2001-11-27 Alpha Metals, Inc. Wafer coating method for flip chips
KR100319624B1 (ko) * 1999-05-20 2002-01-09 김영환 반도체 칩 패키지 및 그 제조방법
US6437448B1 (en) * 2000-01-14 2002-08-20 I-Ming Chen Semiconductor device adapted for mounting on a substrate
JP5090610B2 (ja) 2000-10-17 2012-12-05 スリーエム イノベイティブ プロパティズ カンパニー フリップチップボンディング用に事前にアンダーフィルを施したはんだバンプウエハの溶剤バニッシング
US6851501B2 (en) 2001-04-30 2005-02-08 Gkn Driveline North America, Inc. Full time all wheel drive system
US6833629B2 (en) * 2001-12-14 2004-12-21 National Starch And Chemical Investment Holding Corporation Dual cure B-stageable underfill for wafer level
US6897089B1 (en) * 2002-05-17 2005-05-24 Micron Technology, Inc. Method and system for fabricating semiconductor components using wafer level contact printing
US6696644B1 (en) * 2002-08-08 2004-02-24 Texas Instruments Incorporated Polymer-embedded solder bumps for reliable plastic package attachment
US6885108B2 (en) * 2003-03-18 2005-04-26 Micron Technology, Inc. Protective layers formed on semiconductor device components so as to reduce or eliminate the occurrence of delamination thereof and cracking therein
KR100520080B1 (ko) * 2003-07-18 2005-10-12 삼성전자주식회사 반도체칩 표면실장방법
TWI225701B (en) 2003-09-17 2004-12-21 Advanced Semiconductor Eng Process for forming bumps in adhesive layer in wafer level package
US20060192280A1 (en) * 2005-02-28 2006-08-31 General Electric Company Method of forming electronic devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1022774A2 (de) * 1999-01-21 2000-07-26 Lucent Technologies Inc. Flipchip-Zusammenbau von integrierten Schaltungshalbleiterchips
US6191483B1 (en) * 1999-05-06 2001-02-20 Philips Electronics North America Corporation Package structure for low cost and ultra thin chip scale package
EP1126517A2 (de) * 2000-02-09 2001-08-22 Interuniversitair Micro-Elektronica Centrum Verfahren zur flip-chip-Montage von Halbleitervorrichtungen mit Klebstoffen
EP1463103A1 (de) * 2003-03-26 2004-09-29 Delphi Technologies, Inc. Verfahren zur Unterfüllung
US20050028361A1 (en) * 2003-08-07 2005-02-10 Indium Corporation Of America Integrated underfill process for bumped chip assembly

Also Published As

Publication number Publication date
US20120028382A1 (en) 2012-02-02
DE102005046280B4 (de) 2007-11-08
US20070085216A1 (en) 2007-04-19
US7795742B2 (en) 2010-09-14
US8062928B2 (en) 2011-11-22
US8168472B2 (en) 2012-05-01
US20100297792A1 (en) 2010-11-25
US8574966B2 (en) 2013-11-05
US20120178218A1 (en) 2012-07-12

Similar Documents

Publication Publication Date Title
DE102005046280B4 (de) Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10137184B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
DE102006037538B4 (de) Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE102006032073B4 (de) Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102006001767A1 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE102015102528A1 (de) Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE10240460A1 (de) Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
EP1779428B1 (de) Verfahren zur herstellung eines verdrahtungssubstrats eines halbleiterbauteils mit aussenkontaktanschlussflecken für aussenkontakte
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102009025070A1 (de) Verfahren zum Kapseln eines Chips
DE19639934A1 (de) Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
DE10261410B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10138042A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
EP1684341A2 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE4226168A1 (de) Verfahren zur Herstellung einer elektronischen Baugruppe
DE102004056534A1 (de) Halbleiterbauteil mit einem Halbleiterchip und mit Außenkontakten sowie Verfahren zur Herstellung desselben
DE102009002376A1 (de) Multichip-Sensormodul und Verfahren dessen Herstellung
WO2005109496A1 (de) Chipmodul und verfahren zur herstellung eines chipmoduls
DE10138754A1 (de) Anordnung mit einem Trägersubstrat und darauf aufgebrachten Halbleiter-IC-Bauelement und Verfahren zur Herstellung einer solchen Anordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee