DE102006014609A1 - Semiconductor module, has plumb layer forming layer compound together with substrate underside-metallization layer, where edges of layer compound are formed such that radii of edges lie in specific range - Google Patents

Semiconductor module, has plumb layer forming layer compound together with substrate underside-metallization layer, where edges of layer compound are formed such that radii of edges lie in specific range Download PDF

Info

Publication number
DE102006014609A1
DE102006014609A1 DE102006014609A DE102006014609A DE102006014609A1 DE 102006014609 A1 DE102006014609 A1 DE 102006014609A1 DE 102006014609 A DE102006014609 A DE 102006014609A DE 102006014609 A DE102006014609 A DE 102006014609A DE 102006014609 A1 DE102006014609 A1 DE 102006014609A1
Authority
DE
Germany
Prior art keywords
layer
substrate
semiconductor module
carrier plate
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006014609A
Other languages
German (de)
Other versions
DE102006014609B4 (en
Inventor
Karsten Dr. Guth
Mark Nils Münzer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006014609.3A priority Critical patent/DE102006014609B4/en
Publication of DE102006014609A1 publication Critical patent/DE102006014609A1/en
Application granted granted Critical
Publication of DE102006014609B4 publication Critical patent/DE102006014609B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

The module has a direct copper bonding (DCB) substrate arranged on a carrier plate (2) and serving as a carrier for a semiconductor unit e.g. insulated gate bipolar transistor (IGBT). The substrate has a substrate underside-metallization layer (6) and a substrate layer (3). A plumb layer (5) is provided between the substrate and the carrier plate such that the plumb layer forms a layer compound (4) together with the substrate underside-metallization layer. Edges of the layer compound are formed such that radii of the edges lie in a specific range.

Description

Die Erfindung betrifft ein Halbleitermodul mit einer Trägerplatte und wenigstens einem auf der Trägerplatte vorgesehenen Substrat, das als Träger für wenigstens ein Halbleiterbauelement dient.The The invention relates to a semiconductor module with a carrier plate and at least one on the carrier plate provided substrate, which serves as a carrier for at least one semiconductor device serves.

In 1 ist ein derartiges Halbleitermodul 1 gezeigt. Auf einer Trägerplatte 2 ist ein Substrat vorgesehen. Das Substrat dient als Träger für wenigstens ein Halbleiterbauelement und weist eine Substratunterseiten-Metallisierungsschicht 6, eine Substratschicht 3 sowie eine Substratoberseiten-Metallisierungsschicht 9 auf. Zwischen dem Substrat und der Trägerplatte 2 ist eine Lotschicht 5 vorgesehen. Die Lotschicht 5 bildet zusammen mit der Substratunterseiten-Metallisierungsschicht 6 einen Schichtverbund 4 aus, wobei die lateralen Ausmaße des Schichtverbunds 4 (durch Pfeil A angedeutet) gegenüber den lateralen Ausmaßen der Substratschicht 3 so gewählt sind, dass die Unterseite 7 der Substratschicht 3 (durch Pfeil B angedeutet) einen freiliegenden, umlaufenden Substratschicht-Randbereich 8 aufweist.In 1 is such a semiconductor module 1 shown. On a carrier plate 2 a substrate is provided. The substrate serves as a support for at least one semiconductor device and has a substrate bottom metallization layer 6 , a substrate layer 3 and a substrate top metallization layer 9 on. Between the substrate and the carrier plate 2 is a layer of solder 5 intended. The solder layer 5 forms together with the substrate bottom metallization layer 6 a layer composite 4 from, wherein the lateral dimensions of the layer composite 4 (indicated by arrow A) with respect to the lateral dimensions of the substrate layer 3 are chosen so that the bottom 7 the substrate layer 3 (indicated by arrow B) has an exposed circumferential substrate layer edge region 8th having.

Durch die unterschiedlichen thermischen Ausdehnungskoeffizienten der Substratschicht 3 und der Trägerplatte 2 kommt es bei Erwärmung des Halbleitermoduls 1 (z.B. aufgrund von innerhalb des Halbleitermoduls erzeugter Verlustleistung) zu mechanischen Spannungen innerhalb des Schichtverbunds 4. Dies kann im schlimmsten Fall dazu führen, dass sich innerhalb des Schichtverbunds 4 (insbesondere in der Lotschicht 5) Risse ausbilden, was eine Verringerung der Lebensdauer des Halbleitermoduls 1 nach sich zieht.Due to the different thermal expansion coefficients of the substrate layer 3 and the carrier plate 2 it comes with heating of the semiconductor module 1 (eg due to power loss generated within the semiconductor module) to mechanical stresses within the laminar composite 4 , In the worst case, this can lead to a situation within the composite 4 (especially in the solder layer 5 ) Cracks, resulting in a reduction in the life of the semiconductor module 1 pulls.

Die der Erfindung zugrunde liegende Aufgabe ist, ein Halbleitermodul der eingangs genannten Art so weiterzuentwickeln, dass die Gefahr der Rissbildung innerhalb des Schichtverbunds, insbesondere innerhalb der Lotschicht, verringert wird.The The object underlying the invention is a semiconductor module of the type mentioned so that the danger Cracking within the composite, especially within the solder layer is reduced.

Zur Lösung der Aufgabe stellt die Erfindung Halbleitermodule gemäß den Patentansprüchen 1 und 2 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.to solution The object of the invention is semiconductor modules according to claims 1 and 2 ready. Advantageous embodiments or further developments of The idea of the invention can be found in the subclaims.

Gemäß einem ersten Aspekt der Erfindung wird ein Halbleitermodul bereitgestellt, das aufweist:

  • – eine Trägerplatte,
  • – wenigstens ein auf der Trägerplatte angeordnetes Substrat, das als Träger für wenigstens ein Halbleiterbauelement dient, wobei das Substrat eine Substratunterseiten-Metallisierungsschicht, eine Substratschicht sowie eine Substratoberseiten-Metallisierungsschicht beinhaltet,
  • – wobei zwischen dem Substrat und der Trägerplatte eine Lotschicht vorgesehen ist, derart, dass die Lotschicht zusammen mit der Substratunterseiten-Metallisierungsschicht einen Schichtverbund ausbildet, und die lateralen Ausmaße des Schichtverbunds gegenüber den lateralen Ausmaßen der Substratschicht so gewählt sind, dass die Unterseite der Substratschicht einen freiliegenden, umlaufenden Substratschicht-Randbereich aufweist. Die Ecken des Schichtverbunds sind abgerundet ausgestaltet sind, derart, dass die Radien der Ecken in einem Bereich zwischen 5 mm und 15 mm liegen.
According to a first aspect of the invention, there is provided a semiconductor module comprising:
  • A support plate,
  • At least one substrate disposed on the carrier plate, which serves as a carrier for at least one semiconductor component, the substrate including a substrate-underside metallization layer, a substrate layer and a substrate-top metallization layer,
  • Wherein between the substrate and the carrier plate, a solder layer is provided, such that the solder layer together with the substrate lower side metallization layer forms a composite layer, and the lateral dimensions of the composite against the lateral dimensions of the substrate layer are selected so that the underside of the substrate layer having exposed, circumferential substrate layer edge region. The corners of the layer composite are designed rounded, such that the radii of the corners are in a range between 5 mm and 15 mm.

Gemäß einem zweiten Aspekt der Erfindung wird ein Halbleitermodul bereitgestellt, das aufweist:

  • – eine Trägerplatte,
  • – wenigstens ein auf der Trägerplatte angeordnetes Substrat, das als Träger für wenigstens ein Halbleiterbauelement dient, wobei das Substrat eine Substratunterseiten-Metallisierungsschicht, eine Substratschicht sowie eine Substratoberseiten-Metallisierungsschicht beinhaltet,
  • – wobei zwischen dem Substrat und der Trägerplatte eine Lotschicht vorgesehen ist, derart, dass die Lotschicht zusammen mit der Substratunterseiten-Metallisierungsschicht einen Schichtverbund ausbildet. Die lateralen Ausmaße des Schichtverbunds sind gegenüber den lateralen Ausmaßen der Substratschicht so gewählt, dass der Schichtverbund einen über den Rand der Substratschicht lateral nach außen überstehenden Schichtverbund-Randbereich aufweist.
According to a second aspect of the invention, there is provided a semiconductor module comprising:
  • A support plate,
  • At least one substrate disposed on the carrier plate, which serves as a carrier for at least one semiconductor component, the substrate including a substrate-underside metallization layer, a substrate layer and a substrate-top metallization layer,
  • - Wherein a solder layer is provided between the substrate and the carrier plate, such that the solder layer together with the substrate bottom metallization layer forms a composite layer. The lateral dimensions of the layer composite are selected such that the layer composite has a layer composite edge region projecting laterally outwards over the edge of the substrate layer than the lateral dimensions of the substrate layer.

Durch die spezielle Ausgestaltung der Radien der Ecken des Schichtverbunds (erster Aspekt der Erfindung) kann die Riss-Initiierung an den Ecken des Schichtverbunds weitgehend unterdrückt werden. Der über den Rand des Substrats lateral nach außen überstehende Schichtverbund-Randbereich (zweiter Aspekt der Erfindung) bewirkt eine „Angleichung" der thermischen Ausdehnungskoeffizienten von Trägerplatte und Substratschicht, was ebenfalls eine Verringerung der Gefahr einer Rissbildung innerhalb des Schichtverbunds (insbesondere innerhalb der Lotschicht) bewirkt.By the special design of the radii of the corners of the layer composite (First aspect of the invention) may initiate crack initiation at the corners of the laminate largely suppressed become. The over the edge of the substrate laterally outwardly projecting layer composite edge region (second Aspect of the invention) causes a "approximation" of the thermal Expansion coefficients of carrier plate and substrate layer, which also reduces the risk Cracking within the composite layer (in particular within the solder layer) causes.

Das Halbleitermodul gemäß dem zweiten Aspekt der Erfindung kann mit dem Halbleitermodul gemäß dem ersten Aspekt der Erfindung kombiniert werden, d. h., die Ecken des Schichtverbund-Randbereichs des Halbleitermoduls gemäß dem zweiten Aspekt der Erfindung können abgerundet ausgestaltet sein, derart, dass die Radien der Ecken in einem Bereich zwischen 5 mm und 15 mm liegen.The Semiconductor module according to the second aspect The invention can be used with the semiconductor module according to the first aspect of the invention combined, d. h., the corners of the composite edge region the semiconductor module according to the second aspect of the invention be rounded, such that the radii of the corners in a range between 5 mm and 15 mm.

Teile der Substratunterseiten-Metallisierungsschicht innerhalb des Schichtverbund-Randbereichs (Halbleitermodul gemäß dem zweiten Aspekt der Erfindung) können mit der Trägerplatte stoffschlüssig verbunden sein. Die stoffschlüssigen Verbindungen zwischen der Substratunterseiten-Metallisierungsschicht und der Trägerplatte können beispielsweise als Schweißverbindungen ausgelegt sein. In einer Ausführungsform der Erfindung durchstoßen die Schweißverbindungen die Lotschicht. Die lateralen Ausdehnungen der Substratunterseiten-Metallisierungsschicht können zumindest teilweise größer als entsprechende laterale Ausdehnungen der Lotschicht sein, wobei die relativ zur Lotschicht lateral nach außen überstehenden Bereiche der Substratunterseiten-Metallisierungsschicht über Schweißverbindungen mit der Trägerplatte verbunden sind. In diesem Fall können die relativ zur Lotschicht lateral nach außen überstehenden Bereiche der Substratunterseiten-Metallisierungsschicht direkt auf der Trägerplatte aufliegen, und die relativ zur Lotschicht lateral nach außen überstehenden Bereiche der Substratunterseiten-Metallisierungsschicht können beispielsweise lediglich in den Ecken des Schichtverbund-Randbereichs ausgebildet sein. Die Schweißnähte können punktförmige oder linienförmige Schweißnähte sein.Portions of the substrate bottom metallization layer within the laminar edge region (semiconductor module according to the second aspect of the invention) may be materially bonded to the carrier plate. The cohesive connections between the substrate bottom metalli Sierungsschicht and the support plate may be designed, for example, as welded joints. In one embodiment of the invention, the welded joints pierce the solder layer. The lateral extensions of the substrate-underside metallization layer may be at least partially larger than corresponding lateral extensions of the solder layer, wherein the regions of the substrate-underside metallization layer projecting laterally outward relative to the solder layer are connected to the carrier plate via welded connections. In this case, the laterally outwardly protruding portions of the substrate bottom metallization layer may directly rest on the support plate, and the laterally outwardly projecting portions of the substrate bottom metallization layer relative to the solder layer may be formed only in the corners of the laminated edge portion, for example. The welds can be punctiform or linear welds.

Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:The Invention will be described below with reference to the figures exemplary embodiment explained in more detail. It demonstrate:

1 eine erste Ausführungsform des erfindungsgemäßen Halbleitermoduls in Querschnittsdarstellung. 1 A first embodiment of the semiconductor module according to the invention in a cross-sectional view.

2 die in 1 gezeigte Ausführungsform von der Unterseite her gesehen (Trägerplatte sowie Lotschicht weggelassen). 2 in the 1 shown embodiment seen from the bottom (carrier plate and solder layer omitted).

3 eine Querschnittsdarstellung einer zweiten Ausführungsform des erfindungsgemäßen Halbleitermoduls. 3 a cross-sectional view of a second embodiment of the semiconductor module according to the invention.

4 die in 3 gezeigte Ausführungsform von oben her gesehen (hier wurden in der Substratoberseiten-Metallisierungsschicht möglicherweise vorhandene Ätzgräben weggelassen). 4 in the 3 shown embodiment from above (here in the substrate top side metallization possibly existing etching trenches have been omitted).

5 eine dritte Ausführungsform des erfindungsgemäßen Halbleitermoduls in Querschnittsdarstellung. 5 a third embodiment of the semiconductor module according to the invention in a cross-sectional view.

6 eine vierte Ausführungsform des erfindungsgemäßen Halbleitermoduls in Querschnittsdarstellung. 6 A fourth embodiment of the semiconductor module according to the invention in cross-sectional view.

7 eine erste mögliche Realisierung der in 5 und 6 gezeigten Ausführungsformen von oben her gesehen. 7 a first possible realization of in 5 and 6 shown embodiments seen from above.

8 eine zweite mögliche Realisierung der in 6 gezeigten Ausführungsform von oben her gesehen. 8th a second possible realization of in 6 shown embodiment seen from above.

In den Figuren sind identische bzw. einander entsprechende Bereiche, Bauteile und Bauteilgruppen mit denselben Bezugsziffern gekennzeichnet.In the figures are identical or corresponding areas, Components and component groups are marked with the same reference numbers.

1 zeigt eine erste Ausführungsform 1 des erfindungsgemäßen Halbleitermoduls. Vorgesehen ist eine Trägerplatte 2 und ein auf der Trägerplatte 2 angeordnetes Substrat, das als Träger für ein Halbleiterbauelement (nicht gezeigt) dient, und das aus einer Substratunterseiten-Metallisierungsschicht 6, einer Substratschicht 3 sowie eine Substratoberseiten-Metallisierungsschicht 9 besteht. Zwischen der Substratschicht 3 und der Trägerplatte 2 ist ein Schichtverbund 4 vorgesehen, der aus einer Lotschicht 5 und der darauf angeordneten Substratunterseiten-Metallisierungsschicht 6 besteht, wobei die lateralen Ausmaße des Schichtverbunds 4 (durch Pfeil A gekennzeichnet) gegenüber den lateralen Ausmaßen der Substratschicht 3 (durch Pfeil B gekennzeichnet) so gewählt sind, dass die Unterseite 7 der Substratschicht 3 einen freiliegenden, umlaufenden Substratschicht-Randbereich 8 aufweist. Das Halbleiterbauelement, das auf/in dem Substrat vorgesehen ist, wird mittels der Substratunterseiten-Metallisierungsschicht 6 sowie einer (strukturierten) Substratoberseiten-Metallisierungsschicht 9 kontaktiert. Erfindungsgemäß sind die Ecken 11 des Schichtverbunds 4 abgerundet ausgestaltet, derart, dass die Radien der Ecken 11 in einem Bereich zwischen 5 mm und 15 mm liegen (siehe 2). 1 shows a first embodiment 1 of the semiconductor module according to the invention. A support plate is provided 2 and one on the carrier plate 2 arranged substrate which serves as a carrier for a semiconductor device (not shown), and that of a substrate lower side metallization layer 6 , a substrate layer 3 and a substrate top metallization layer 9 consists. Between the substrate layer 3 and the carrier plate 2 is a layer composite 4 provided, consisting of a layer of solder 5 and the substrate bottom metallization layer disposed thereon 6 where the lateral dimensions of the layer composite 4 (indicated by arrow A) with respect to the lateral dimensions of the substrate layer 3 (indicated by arrow B) are selected so that the bottom 7 the substrate layer 3 an exposed, circumferential substrate layer edge region 8th having. The semiconductor device provided on / in the substrate is formed by the substrate bottom metallization layer 6 and a (structured) substrate top metallization layer 9 contacted. According to the invention, the corners 11 of the layer composite 4 rounded in shape, such that the radii of the corners 11 in a range between 5 mm and 15 mm (see 2 ).

In 3 ist eine zweite Ausführungsform 10 des erfindungsgemäßen Halbleitermoduls gezeigt. Vorgesehen ist eine Trägerplatte 2, ein auf der Trägerplatte 2 vorgesehenes Substrat, das als Träger für ein Halbleiterbauelement (nicht gezeigt) dient, und das aus einer Substratunterseiten-Metallisierungsschicht 6, einer Substratschicht 3 sowie einer Substratoberseiten-Metallisierungsschicht 9 besteht. Zwischen der Substratschicht 3 und der Trägerplatte 2 ist ein Schichtverbund 4 vorgesehen, der aus einer Lotschicht 5 und der darauf angeordneten Substratunterseiten- Metallisierungsschicht 6 besteht. Erfindungsgemäß sind die lateralen Ausmaße des Schichtverbunds 4 (durch Pfeil A gekennzeichnet) gegenüber den lateralen Ausmaßen der Substratschicht 3 (durch Pfeil B gekennzeichnet) so gewählt, dass der Schichtverbund 4 einen über den Rand der Substratschicht 3 lateral nach außen überstehenden Schichtverbund-Randbereich 12 aufweist (siehe 4).In 3 is a second embodiment 10 of the semiconductor module according to the invention. A support plate is provided 2 , one on the backing plate 2 provided substrate, which serves as a carrier for a semiconductor device (not shown), and that of a substrate lower side metallization layer 6 , a substrate layer 3 and a substrate top metallization layer 9 consists. Between the substrate layer 3 and the carrier plate 2 is a layer composite 4 provided, consisting of a layer of solder 5 and the substrate bottom metallization layer disposed thereon 6 consists. According to the invention, the lateral dimensions of the layer composite 4 (indicated by arrow A) with respect to the lateral dimensions of the substrate layer 3 (indicated by arrow B) chosen so that the layer composite 4 one over the edge of the substrate layer 3 laterally outwardly projecting layer composite edge region 12 has (see 4 ).

Wie aus der in 5 gezeigten Ausführungsform 20 gezeigt ist, kann die Gefahr einer Rissbildung in der in 3 gezeigten Ausführungsform zusätzlich verringert werden, indem Teile der Substratunterseiten-Metallisierungsschicht 6 innerhalb des Schichtverbund-Randbereichs 12 mit der Trägerplatte 2 stoffschlüssig verbunden sind. Die stoffschlüssigen Verbindungen zwischen der Substratunterseiten-Metallisierungsschicht 6 und der Trägerplatte 2 können beispielsweise punktförmige Schweißverbindungen 13 sein (auch linienförmige Schweißverbindungen sind möglich). In 5 durchstoßen die Schweißverbindungen 13 die Lotschicht 5. In einer Ausführungsform der Erfindung sind die lateralen Ausdehnungen der Substratunterseiten-Metallisierungsschicht 6 zumindest teilweise größer als entsprechende laterale Ausdehnungen der Lotschicht 5, wobei die relativ zur Lotschicht 5 lateral nach außen überstehenden Bereiche 14 der Substratunterseiten-Metallisierungsschicht 6 über Schweißverbindungen 13 mit der Trägerplatte 2 verbunden sind. Dieser Fall ist in 6 (Ausführungsform 30) gezeigt.As from the in 5 shown embodiment 20 shown, the risk of cracking in the in 3 can be additionally reduced by exposing parts of the substrate bottom metallization layer 6 within the composite boundary area 12 with the carrier plate 2 are connected cohesively. The cohesive bonds between the substrate bottom metallization layer 6 and the carrier plate 2 For example, punctiform welded joints 13 be (even line-shaped welded joints are possible). In 5 pierce the welded joints 13 the solder layer 5 , In one embodiment of the invention, the lateral dimensions of the substrate bottom metallization layer are 6 at least partially larger than corresponding lateral extensions of the solder layer 5 , wherein the relative to the solder layer 5 laterally outwardly projecting areas 14 the substrate bottom metallization layer 6 via welded joints 13 with the carrier plate 2 are connected. This case is in 6 (embodiment 30 ).

Wie in 7 zu sehen ist, können die Schweißverbindungen 13 der in 5 und 6 gezeigten Ausführungsformen gleichmäßig über den Schichtverbund-Randbereich 12 verteilt sein. Alternativ ist es für die in 6 gezeigte Ausführungsform möglich, lediglich die Ecken der Substratunterseiten-Metallisierungsschicht 6 (diese Bereiche sind mit Bezugsziffer 14 gekennzeichnet) mit der Trägerplatte 3 über Schweißverbindungen 13 zu verbinden.As in 7 can be seen, the welded joints 13 the in 5 and 6 shown embodiments evenly over the layer composite edge region 12 be distributed. Alternatively, it is for the in 6 shown embodiment, only the corners of the substrate bottom metallization layer 6 (These areas are by reference 14 characterized) with the carrier plate 3 via welded joints 13 connect to.

In der folgenden Beschreibung sollen weitere Aspekte der Erfindung erläutert werden.In The following description is intended to cover further aspects of the invention explained become.

In leistungselektronischen Modulen stellen die so genannten Substrate, das sind die Träger der Halbleiterbauelemente (IGBTs, Dioden, etc.), einzelne Einheiten dieser Module dar. Das gesamte Modul besteht im Allgemeinen aus einer Anzahl mehrerer Substrate, die auf eine Trägerplatte (der so genannten Bodenplatte) montiert sind. Als Montagetechnik kommt Weichlöten zum Einsatz ("Lot- oder Verbindungsschicht"). Die Substrate sind im Allgemeinen Keramiksubstrate, deren Ober- und Unterseite metallisiert ist. Ein Beispiel für eine derartige Keramik ist z. B. ein DCB(Direct Copper Bonding)-Substrat.In power electronic modules provide the so-called substrates, These are the carriers the semiconductor devices (IGBTs, diodes, etc.), individual units of these modules. The entire module is generally made a number of substrates placed on a support plate (the so - called Bottom plate) are mounted. As mounting technology, soldering is required Insert ("Lot or Link layer "). The substrates are generally ceramic substrates whose top and bottom are metallized is. An example for Such a ceramic is z. B. a DCB (Direct Copper Bonding) substrate.

Durch die unterschiedlichen Ausdehnungskoeffizienten der eingesetzten Materialien, insbesondere der Bodenplatte und der Keramik, treten während des Modulbetriebs durch die zyklisch auftretende elektrische Verlustwärme Spannungen in der Verbindungsschicht auf. Diese Spannungen führen nach einer bestimmten Anzahl von thermischen Zyklen zu einer Rissbildung und -ausbreitung in der Lotschicht und damit zur Delamination des Substrates.By the different expansion coefficients of the used Materials, especially the bottom plate and the ceramic occur while the module operation by the cyclically occurring electrical loss heat voltages in the connection layer. These tensions lead to a certain number of thermal cycles to cracking and Spreading in the solder layer and thus delamination of the substrate.

Um die Lebensdauer der Module zu erhöhen, muss die Rissbildung und -ausbreitung in der Verbindungsschicht zwischen Bodenplatte und Substrat verhindert bzw. verlangsamt werden. Die Erfindung zeigt eine Möglichkeit zur Verbesserung der Lebensdauer der Verbindungsschicht auf.Around To increase the life of the modules, the cracking and propagation in the connecting layer between base plate and Substrate can be prevented or slowed down. The invention shows a possibility to improve the life of the bonding layer.

Die bisher verwendeten Substrate besitzen eine Metallisierung an der Ober- und Unterseite der Keramik. Die Metallunterseite der Keramik ist im Allgemeinen nicht strukturiert. Sie bedeckt die Substratunterseite flächig, wobei jedoch die Keramik sowohl an der Ober- als auch an der Unterseite größer als die Metallisierung ist. Dadurch entsteht ein umlaufender, freiliegender Keramikrand mit einer Breite zwischen 0,25 mm und 5 mm. Die Ecken der Metallisierung sind mit einem Radius von ≤ 5 mm gearbeitet.The Previously used substrates have a metallization on the Top and bottom of the ceramic. The metal base of the ceramic is generally not structured. It covers the substrate base area, however, the ceramic is on both the top and bottom bigger than that Metallization is. This creates a circumferential, exposed Ceramic edge with a width between 0.25 mm and 5 mm. The corners of the metallization are worked with a radius of ≤ 5 mm.

Über eine Lotverbindung wird die Substratunterseite auf der Bodenplatte fixiert. Es entsteht dabei eine elektrisch, mechanisch und thermisch stabile Verbindung.Over a Lotverbindung the substrate base is fixed on the bottom plate. This creates an electrically, mechanically and thermally stable connection.

Durch die auftretenden thermischen Spannungen im Modulbetrieb breiten sich Risse vom Rand des Substrates in das Innere der Verbindungsschicht aus. Die Schicht delaminiert.By to spread the occurring thermal stresses in module operation Cracks from the edge of the substrate in the interior of the compound layer. The layer delaminated.

Das erfindungsgemäße Halbleitermodul bewirkt eine Verlangsamung der Riss-Initiierung sowie der Ausbreitung des Risses, indem folgende Maßnahmen getroffen werden:

  • a) Um eine Lokalisierung der Spannungen in den Ecken der Metallisierung zu vermeiden, werden die Radien auf größer 5 mm und kleiner 15 mm vergrößert. Damit wird eine Riss-Initiierung an den Substratecken vermieden.
  • b) Die Unterseiten-Metallisierung der Keramik wird so ausgeweitet, dass diese um bis zu 5 mm über den Rand der Keramik hinausreicht. Dadurch wird vermieden, dass die Differenz der thermischen Ausdehnung zwischen Keramik und Bodenplatte eine Riss-Initiierung bewirkt. Die thermischen Ausdehnungskoeffizienten von Keramikmetallisierung und Bodenplatte unterscheiden sich im Allgemeinen nicht maßgeblich voneinander. Dadurch werden die Spannungen besonders im Außenbereich der Verbindungsschicht verringert.
  • c) Auch in dieser Variante wird die Unterseiten-Metallisierung über die Keramik ausgeweitet. Dadurch wird wiederum im Randbereich eine Lötung zwischen der Bodenplatte und der freistehenden Metallisierung hergestellt. Im Gegensatz zu Variante b) wird hier jedoch der äußerste Rand der Metallisierung über ein Schweißverfahren stoffschlüssig an die Bodenplatte angebunden. Diese punktuelle oder linienförmige Verbindung nimmt im Belastungsfall die auftretenden Kräfte auf und verhindert damit ein frühzeitiges Einsetzen der Delamination. (i) Eine mögliche Realisierung der Ausführungsform (c) besteht in dem deckelförmigen Herunterbiegen des freistehenden Außenrandes der Metallisierung auf das Substrat. Anschließend wird diese mit einem punktuellen oder linienförmigen Schweißverfahren (z. B. Ultraschallschweißen) stoffschlüssig mit der Bodenplatte verbunden. Diese Schweißpunkte oder -nähte nehmen während der Belastung die Kräfte auf und verhindern ein frühzeitiges Einsetzen der Delamination. (ii) Eine weitere mögliche Realisierung der Ausführungsform (c) besteht in dem Herunterbiegen lediglich der Laschen in den Ecken der DCB, wobei die heruntergebogenen Laschen dann mit der Bodenplatte verbunden werden.
The semiconductor module according to the invention causes a slowing of the crack initiation as well as the propagation of the crack, by the following measures being taken:
  • a) To avoid localization of the stresses in the corners of the metallization, the radii are increased to greater than 5 mm and less than 15 mm. This avoids crack initiation at the substrate corners.
  • b) The underside metallization of the ceramic is extended so that it extends up to 5 mm beyond the edge of the ceramic. This avoids that the difference in thermal expansion between ceramic and bottom plate causes a crack initiation. The thermal expansion coefficients of the ceramic metallization and the bottom plate are generally not significantly different from each other. As a result, the stresses are reduced, especially in the outer region of the connecting layer.
  • c) Also in this variant, the underside metallization is extended over the ceramic. As a result, a soldering between the bottom plate and the free-standing metallization is again produced in the edge region. In contrast to variant b), however, the outermost edge of the metallization is bonded to the base plate by means of a welding process. This punctiform or linear connection absorbs the forces occurring in the event of loading and thus prevents premature onset of delamination. (i) A possible realization of the embodiment (c) consists in the lid-shaped bending down of the freestanding outer edge of the metallization on the substrate. Subsequently, this is connected to the bottom plate with a punctiform or linear welding process (eg ultrasonic welding). These welds or seams absorb the forces during loading and prevent them an early onset of delamination. (ii) Another possible realization of embodiment (c) is the bending down of only the tabs in the corners of the DCB, with the bent-down tabs then being connected to the bottom panel.

Durch die in a) bis c) beschriebenen Maßnahmen wird die Riss-Initiierung und die Delamination der Lötung zwischen Substrat und Bodenplatte verhindert.By the measures described in a) to c) will be the crack initiation and the Delamination of the soldering between substrate and bottom plate prevented.

1, 10, 20, 301, 10, 20, 30
HalbleitermodulSemiconductor module
22
Trägerplattesupport plate
33
Substratschichtsubstrate layer
44
Schichtverbundlayer composite
55
Lotschichtsolder layer
66
Substratunterseiten-MetallisierungsschichtBottom substrate metallization
77
Unterseite des Substratsbottom of the substrate
88th
Substrat-RandbereichSubstrate edge area
99
Substratoberseiten-MetallisierungsschichtSubstrate top side metallization layer
1111
Ecke des Schichtverbundscorner of the layer composite
1212
Schichtverbund-RandbereichLayer composite edge area
1313
Schweißverbindungwelded joint
1414
Lateral überstehender Bereich der Substrat-MetallisierungsschichtLateral protruding Area of the substrate metallization layer

Claims (10)

Halbleitermodul (1, 10, 20, 30), mit: – einer Trägerplatte (2), – wenigstens einem auf der Trägerplatte (2) angeordneten Substrat, das als Träger für wenigstens ein Halbleiterbauelement dient, wobei das Substrat eine Substratunterseiten-Metallisierungsschicht (6), eine Substratschicht (3) sowie eine Substratoberseiten-Metallisierungsschicht (9) beinhaltet, – wobei zwischen dem Substrat und der Trägerplatte (2) eine Lotschicht (5) vorgesehen ist, derart, dass die Lotschicht (5) zusammen mit der Substratunterseiten-Metallisierungsschicht (6) einen Schichtverbund (4) ausbildet, und die lateralen Ausmaße des Schichtverbunds (4) gegenüber den lateralen Ausmaßen der Substratschicht (3) so gewählt sind, dass die Unterseite (7) der Substratschicht (3) einen freiliegenden, umlaufenden Substratschicht-Randbereich (8) aufweist, dadurch gekennzeichnet, dass die Ecken (11) des Schichtverbunds (4) abgerundet ausgestaltet sind, derart, dass die Radien der Ecken (11) in einem Bereich zwischen 5 mm und 15 mm liegen.Semiconductor module ( 1 . 10 . 20 . 30 ), comprising: - a carrier plate ( 2 ), - at least one on the carrier plate ( 2 substrate which serves as a support for at least one semiconductor component, wherein the substrate has a substrate-underside metallization layer (FIG. 6 ), a substrate layer ( 3 ) and a substrate top side metallization layer ( 9 ), wherein between the substrate and the carrier plate ( 2 ) a solder layer ( 5 ) is provided, such that the solder layer ( 5 ) together with the substrate bottom metallization layer ( 6 ) a layer composite ( 4 ), and the lateral dimensions of the layer composite ( 4 ) relative to the lateral dimensions of the substrate layer ( 3 ) are chosen so that the underside ( 7 ) of the substrate layer ( 3 ) an exposed, surrounding substrate layer edge region ( 8th ), characterized in that the corners ( 11 ) of the layer composite ( 4 ) are rounded, such that the radii of the corners ( 11 ) are in a range between 5 mm and 15 mm. Halbleitermodul (1, 10, 20, 30), mit: – einer Trägerplatte (2), – wenigstens einem auf der Trägerplatte (2) angeordneten Substrat, das als Träger für wenigstens ein Halbleiterbauelement dient, wobei das Substrat eine Substratunterseiten-Metallisierungsschicht (6), eine Substratschicht (3) sowie eine Substratoberseiten-Metallisierungsschicht (9) beinhaltet, – wobei zwischen dem Substrat und der Trägerplatte (2) eine Lotschicht (5) vorgesehen ist, derart, dass die Lotschicht (5) zusammen mit der Substratunterseiten-Metallisierungsschicht (6) einen Schichtverbund (4) ausbildet, dadurch gekennzeichnet, dass die lateralen Ausmaße des Schichtverbunds (4) gegenüber den lateralen Ausmaßen der Substratschicht (3) so gewählt sind, dass der Schichtverbund (4) einen über den Rand der Substratschicht (3) lateral nach außen überstehenden Schichtverbund-Randbereich (12) aufweist.Semiconductor module ( 1 . 10 . 20 . 30 ), comprising: - a carrier plate ( 2 ), - at least one on the carrier plate ( 2 substrate which serves as a support for at least one semiconductor component, wherein the substrate has a substrate-underside metallization layer (FIG. 6 ), a substrate layer ( 3 ) and a substrate top side metallization layer ( 9 ), wherein between the substrate and the carrier plate ( 2 ) a solder layer ( 5 ) is provided, such that the solder layer ( 5 ) together with the substrate bottom metallization layer ( 6 ) a layer composite ( 4 ), characterized in that the lateral dimensions of the layer composite ( 4 ) relative to the lateral dimensions of the substrate layer ( 3 ) are selected so that the layer composite ( 4 ) one over the edge of the substrate layer ( 3 ) laterally outwardly projecting layer composite edge region ( 12 ) having. Halbleitermodul (10, 20, 30), nach Anspruch 2, dadurch gekennzeichnet, dass die Ecken (11) des Schichtverbund-Randbereichs (12) abgerundet ausgestaltet sind, derart, dass die Radien der Ecken (11) in einem Bereich zwischen 5 mm und 15 mm liegen.Semiconductor module ( 10 . 20 . 30 ), according to claim 2, characterized in that the corners ( 11 ) of the layer composite edge region ( 12 ) are rounded, such that the radii of the corners ( 11 ) are in a range between 5 mm and 15 mm. Halbleitermodul (20, 30), nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass Teile der Substratunterseiten-Metallisierungsschicht (6) innerhalb des Schichtverbund-Randbereichs (12) mit der Trägerplatte (2) stoffschlüssig verbunden sind.Semiconductor module ( 20 . 30 ), according to claim 2 or 3, characterized in that parts of the substrate underside metallization layer ( 6 ) within the composite boundary area ( 12 ) with the carrier plate ( 2 ) are cohesively connected. Halbleitermodul (20, 30), nach Anspruch 4, dadurch gekennzeichnet, dass die stoffschlüssigen Verbindungen zwischen der Substratunterseiten-Metallisierungsschicht (6) und der Trägerplatte (2) Schweißverbindungen (13) sind.Semiconductor module ( 20 . 30 ), according to claim 4, characterized in that the cohesive connections between the substrate underside metallization layer ( 6 ) and the carrier plate ( 2 ) Welded joints ( 13 ) are. Halbleitermodul (20), nach Anspruch 5, dadurch gekennzeichnet, dass die Schweißverbindungen (13) die Lotschicht (5) durchstoßen.Semiconductor module ( 20 ), according to claim 5, characterized in that the welded joints ( 13 ) the solder layer ( 5 ). Halbleitermodul (30), nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass die lateralen Ausdehnungen der Substratunterseiten-Metallisierungsschicht (6) zumindest teilweise größer als entsprechende laterale Ausdehnungen der Lotschicht (5) sind, wobei die relativ zur Lotschicht (5) lateral nach außen überstehenden Bereiche (14) der Substratunterseiten-Metallisierungsschicht (6) über Schweißverbindungen (13) mit der Trägerplatte (2) verbunden sind.Semiconductor module ( 30 ) according to one of claims 2 to 6, characterized in that the lateral dimensions of the substrate underside metallization layer ( 6 ) at least partially larger than corresponding lateral dimensions of the solder layer ( 5 ), wherein the relative to the solder layer ( 5 ) laterally outwardly projecting portions ( 14 ) of the substrate bottom metallization layer ( 6 ) via welded joints ( 13 ) with the carrier plate ( 2 ) are connected. Halbleitermodul (30), nach Anspruch 7, dadurch gekennzeichnet, dass die relativ zu der Lotschicht (5) lateral nach außen überstehenden Bereiche (14) der Substratunterseiten-Metallisierungsschicht (6) direkt auf der Trägerplatte (2) aufliegen.Semiconductor module ( 30 ), according to claim 7, characterized in that the relative to the solder layer ( 5 ) laterally outwardly projecting portions ( 14 ) of the substrate bottom metallization layer ( 6 ) directly on the carrier plate ( 2 ) rest. Halbleitermodul (30), nach Anspruch 8, dadurch gekennzeichnet, dass die relativ zur Lotschicht (5) lateral nach außen überstehenden Bereiche (14) der Substratunterseiten-Metallisierungsschicht (6) lediglich in den Ecken (11) des Schichtverbund-Randbereichs (12) ausgebildet sind.Semiconductor module ( 30 ), according to claim 8, characterized in that the relative to the solder layer ( 5 ) laterally outwardly projecting portions ( 14 ) the substrate bottom metallization layer ( 6 ) only in the corners ( 11 ) of the layer composite edge region ( 12 ) are formed. Halbleitermodul (20, 30), nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, dass die Schweißnähte punktförmige oder linienförmige Schweißnähte sind.Semiconductor module ( 20 . 30 ), according to one of claims 5 to 9, characterized in that the welds are punctiform or linear welds.
DE102006014609.3A 2006-03-29 2006-03-29 Semiconductor component carriers Expired - Fee Related DE102006014609B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006014609.3A DE102006014609B4 (en) 2006-03-29 2006-03-29 Semiconductor component carriers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006014609.3A DE102006014609B4 (en) 2006-03-29 2006-03-29 Semiconductor component carriers

Publications (2)

Publication Number Publication Date
DE102006014609A1 true DE102006014609A1 (en) 2007-10-11
DE102006014609B4 DE102006014609B4 (en) 2021-03-18

Family

ID=38513167

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006014609.3A Expired - Fee Related DE102006014609B4 (en) 2006-03-29 2006-03-29 Semiconductor component carriers

Country Status (1)

Country Link
DE (1) DE102006014609B4 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103477429A (en) * 2011-05-13 2013-12-25 富士电机株式会社 Semiconductor device and manufacturing method thereof
EP2709149A4 (en) * 2011-05-13 2015-08-05 Fuji Electric Co Ltd Semiconductor device and manufacturing method thereof
EP1995775B1 (en) * 2007-05-25 2015-11-04 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device with stress reducing element
DE102014220650A1 (en) 2014-10-13 2016-04-14 Heraeus Deutschland GmbH & Co. KG Optimized trace design of metallic materials on ceramic substances

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261703B1 (en) * 1997-05-26 2001-07-17 Sumitomo Electric Industries, Ltd. Copper circuit junction substrate and method of producing the same
US6844621B2 (en) * 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261703B1 (en) * 1997-05-26 2001-07-17 Sumitomo Electric Industries, Ltd. Copper circuit junction substrate and method of producing the same
US6844621B2 (en) * 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1995775B1 (en) * 2007-05-25 2015-11-04 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device with stress reducing element
CN103477429A (en) * 2011-05-13 2013-12-25 富士电机株式会社 Semiconductor device and manufacturing method thereof
EP2709149A4 (en) * 2011-05-13 2015-08-05 Fuji Electric Co Ltd Semiconductor device and manufacturing method thereof
DE102014220650A1 (en) 2014-10-13 2016-04-14 Heraeus Deutschland GmbH & Co. KG Optimized trace design of metallic materials on ceramic substances
WO2016058970A1 (en) 2014-10-13 2016-04-21 Heraeus Deutschland GmbH & Co. KG Optimized conducting track design of metal materials on ceramic substances

Also Published As

Publication number Publication date
DE102006014609B4 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
DE102009045181B4 (en) Power semiconductor module
DE10013189B4 (en) Substrate for a power module
DE102005049687B4 (en) Power semiconductor component in flat conductor technology with vertical current path and method for the production
DE102007046021A1 (en) A semiconductor device, semiconductor module and method for connecting a semiconductor chip to a ceramic substrate
DE102013226544B4 (en) Semiconductor device
DE102011088218B4 (en) Electronic power module with thermal coupling layers to a cooling element and method of manufacture
WO2009132922A2 (en) Substrate-mounted circuit module comprising components in a plurality of contact planes
DE102008054923B4 (en) Power semiconductor module with a high capacity capacitor integrated in the housing wall
WO2019025314A1 (en) Power module having at least one power semiconductor
EP2636061A1 (en) Laminate comprising an integrated electronic component
EP1927132A2 (en) Power semiconductor module and a method for the production thereof
DE102006014609A1 (en) Semiconductor module, has plumb layer forming layer compound together with substrate underside-metallization layer, where edges of layer compound are formed such that radii of edges lie in specific range
DE10314172B4 (en) A method of operating an assembly of an electrical component on a substrate and method of making the assembly
DE102016214607B4 (en) Electronic module and method for its manufacture
DE102006012007B4 (en) Power semiconductor module with surface-mountable flat external contacts and method of making the same and its use
EP0535414A2 (en) Electronic circuit device
EP3529832B1 (en) Power module
DE102014209690B4 (en) Kommutierungszelle
EP3338302B1 (en) Circuit carrier, power electronics assembly having a circuit carrier
CN100352319C (en) Circuit board with pin made of resin
DE10357789B4 (en) Power semiconductor device
WO2019007625A1 (en) Power module having a semiconductor carrier element to be electrically contacted at the top and/or the bottom, and at least one surface-mounted electrical contacting element
DE102008026347B4 (en) Power electronic device with a substrate and a base body
CN117223100A (en) Substrate for power module, and method for manufacturing power module
DE102019115573B4 (en) Power electronic switching device and method of manufacture

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee