DE102006020870B4 - Semiconductor device with increased avalanche breakdown strength - Google Patents

Semiconductor device with increased avalanche breakdown strength Download PDF

Info

Publication number
DE102006020870B4
DE102006020870B4 DE102006020870A DE102006020870A DE102006020870B4 DE 102006020870 B4 DE102006020870 B4 DE 102006020870B4 DE 102006020870 A DE102006020870 A DE 102006020870A DE 102006020870 A DE102006020870 A DE 102006020870A DE 102006020870 B4 DE102006020870 B4 DE 102006020870B4
Authority
DE
Germany
Prior art keywords
trench
breakdown voltage
semiconductor device
transistors
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006020870A
Other languages
German (de)
Other versions
DE102006020870A1 (en
Inventor
Markus Dr. Zundel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006020870A priority Critical patent/DE102006020870B4/en
Publication of DE102006020870A1 publication Critical patent/DE102006020870A1/en
Application granted granted Critical
Publication of DE102006020870B4 publication Critical patent/DE102006020870B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

Halbleiterbauelement mit in Bereichen (10–16) angeordneten Zellen (1), die jeweils einen Grabentransistor (2–7) mit einer steuerbaren Laststrecke mit jeweils einer Durchbruchspannung aufweisen, wobei die mittlere Durchbruchspannung und Tiefe der Grabentransistoren (2–7) in einem ersten Bereich (10, 13, 14) in einer Randzone des Halbleiterbauelements kleiner als die mittlere Durchbruchspannung und Tiefe der Grabentransistoren (2–7) in einem zweiten Bereich (11, 15) ist.Semiconductor device having arranged in areas (10-16) cells (1), each having a trench transistor (2-7) having a controllable load path, each having a breakdown voltage, wherein the average breakdown voltage and depth of the trench transistors (2-7) in a first Area (10, 13, 14) in a peripheral region of the semiconductor device is smaller than the average breakdown voltage and depth of the trench transistors (2-7) in a second region (11, 15).

Figure 00000001
Figure 00000001

Description

Die vorliegende Erfindung betrifft ein Halbleiterbauelement mit Zellen, die jeweils eine steuerbare Laststrecke mit jeweils einer Durchbruchspannung aufweisen.The The present invention relates to a semiconductor device having cells, each having a controllable load path, each having a breakdown voltage.

Das Halbleiterbauelement kann ein vertikales oder laterales Halbleiterbauelement sein. Bei einem vertikalen Halbleiterbauelement erstreckt sich die steuerbare Laststrecke zwischen zwei einander gegenüberliegenden Hauptflächen des Halbleiterkörpers, während bei einem lateralen Halbleiterbauelement sich die Laststrecke entlang einer Hauptoberfläche erstreckt.The Semiconductor device may be a vertical or lateral semiconductor device be. In a vertical semiconductor device, the extends controllable load path between two opposite ones main areas the semiconductor body, while in a lateral semiconductor device, the load path along a main surface extends.

Ein wichtiges Ziel bei der Entwicklung von insbesondere Leistungshalbleiterbauelementen liegt darin, eine möglichst hohe Sperrspannungsfestigkeit zu erreichen. Die Halbleiterbauelemente sollen daher bei Betrieb in Sperrrichtung hohe Spannungen aushalten, bevor sie bei einer Durchbruchspannung auch ohne Ansteuerung der Laststrecke durchbrechen bzw. leitend werden. Ein solcher Durchbruch in Sperrrichtung wird auch Avalanche- oder Lawinendurchbruch genannt.One important goal in the development of particular power semiconductor devices lies in it, one as possible to achieve high reverse voltage resistance. The semiconductor devices should therefore withstand high voltages when operating in the reverse direction, before they at a breakdown voltage without controlling the Break load line or become conductive. Such a breakthrough in the reverse direction also avalanche or avalanche breakthrough is called.

Sobald das Halbleiterbauelement durchbricht, fließt ein Strom, der zusammen mit dem verursachten Spannungsabfall über der Laststrecke zum Entstehen einer Verlustleistung im Halbleiterbauelement und somit zu einer Erwärmung des Halbleiterbauelements führt. Diese Erwärmung kann das Halbleiterbauelement schädigen oder unter Umständen zerstören.As soon as breaks the semiconductor device, a current flows together with the caused voltage drop across the load path to emerge a power loss in the semiconductor device and thus to a warming of the semiconductor device leads. This warming can damage or possibly destroy the semiconductor device.

Durch die DE 102 14 151 A1 ist ein Halbleiterbauelement mit in Zellen angeordneten Grabentransistoren bekannt, wobei die Durchbruchspannung im Bereich der Randzelle höher als im Bereich des Zellenfeldes ist und dies durch einen verringerten Zellenabstand im Randbereich erzielt wird. Die US 4 941 026 A zeigt allgemein einen Grabentransistor. Die DE 102 23 699 A1 und die DE 102 07 309 A1 zeigen Halbleiterbauelemente mit in Zellen angeordneten Grabenstransistoren, wobei der Ort des Lawinendurchbruchs von der Oberfläche weg in die Tiefe des Halbleiterbauelements verlegt ist.By the DE 102 14 151 A1 a semiconductor device with trench transistors arranged in cells is known, wherein the breakdown voltage in the region of the edge cell is higher than in the region of the cell field and this is achieved by a reduced cell spacing in the edge region. The US 4,941,026 A generally shows a trench transistor. The DE 102 23 699 A1 and the DE 102 07 309 A1 show semiconductor devices with trench transistors arranged in cells, wherein the location of the avalanche breakdown is laid away from the surface in the depth of the semiconductor device.

Es ist eine Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement zu schaffen, das sich bei einer Durchbruchbetriebsbedingung robuster verhält.It An object of the present invention is a semiconductor device to become more robust in a breakthrough operation condition behaves.

Erfindungsgemäß wird diese Aufgabe durch ein Halbleiterbauelement mit den Merkmalen des Anspruchs 1 gelöst. Die Unteransprüche definieren jeweils weitere Ausführungsformen der vorliegenden Erfindung.According to the invention this Task by a semiconductor device having the features of the claim 1 solved. The dependent claims each define further embodiments of the present invention.

Erfindungsgemäß sind die Zellen, die jeweils einen Grabentransistor mit einer steuerbaren Laststrecke mit jeweils einer Durchbruchspannung aufweisen, in Bereichen angeordnet und ist die mittlere Durchbruchspannung und Tiefe der Grabentransistoren in einem ersten Bereich in einer Randzone des Halbleiterbauelements kleiner als die mittlere Durchbruchspannung und Tiefe der Grabentransistoren in einem zweiten Bereich. Auf diese Weise kann das Halbleiterbauelement so eingerichtet werden, dass es über die Chipfläche des Halbleiterbauelements zu einem ungleichmäßigen Durchbruchverhalten kommt. Dabei kann das Durchbruchsverhalten sowohl bei statischer als auch dynamischer Betrachtung ungleichmäßig sein.According to the invention Cells each having a trench transistor with a controllable Have load path, each with a breakdown voltage, in areas arranged and is the mean breakdown voltage and depth of the Trench transistors in a first region in an edge zone of the semiconductor device less than the average breakdown voltage and depth of the trench transistors in a second area. In this way, the semiconductor device be set up so that it over the chip area the semiconductor device comes to an uneven breakdown behavior. The breakthrough behavior in both static and be uneven for dynamic viewing.

So kann beispielsweise bei einer bestimmten an dem Halbleiterbauelement anliegenden Spannung der Fall eintreten, dass die mittlere Durchbruchspannung der Zellen in einem Bereich über der anliegenden Spannung und in einem anderen Bereich unter der anliegenden Spannung liegt und somit der Anteil der durchgebrochenen Zellen in einem Bereich höher als in dem anderen Bereich ist. Wie groß diese Anteile sind und wie weit sie auseinander liegen, hängt auch davon ab, wie weit die Durchbruchspannungen der einzelnen Zellen in einem Bereich von der mittleren Durchbruchspannung in diesem Bereich abweichen. Je geringer die Abweichungen von der mittleren Durchbruchspannung in einem Bereich ist, desto höher ist der Anteil der Zellen, der sich im durchgebrochenen Zustand bzw. leitenden Zustand befindet, wenn die mittlere Durchbruchspannung unter der am Halbleiterbauelement anliegenden Spannung liegt. Gleiches gilt auf äquivalente Weise umgekehrt, wenn die mittlere Durchbruchspannung der Zellen in einem Bereich über der an dem Halbleiterbauelement anliegenden Spannung liegt.So For example, at a certain on the semiconductor device applied voltage in the event that the average breakdown voltage the cells in an area over the voltage applied and in another area under the applied voltage and thus the proportion of broken Cells in an area higher than in the other area. How big these shares are and how far as they are apart hangs also depend on how far the breakdown voltages of the individual cells in a range from the average breakdown voltage in this Range deviate. The smaller the deviations from the middle one Breakdown voltage in a range, the higher the proportion of cells, which is in the broken state or conductive state, when the average breakdown voltage is below that at the semiconductor device voltage applied. The same applies in an equivalent way vice versa, if the mean breakdown voltage of the cells in an area above the is applied to the semiconductor component voltage.

Bei der dynamischen Betrachtung wird der zeitliche Verlauf der an dem Halbleiterbauelement anliegenden Spannung und der Anteil der in einem Bereich durchgebrochenen bzw. nicht durchgebrochenen Zellen betrachtet. Bei einem ansteigenden Verlauf der an dem Halbleiterbauelement anliegenden Spannung, im Folgenden einfach Spannung genannt, werden die Bereiche mit geringerer mittlerer Durchbruchspannung als erstes durchbrechen und somit als erstes einen erhöhten Strom führen. Dies kann dazu führen, dass in diesen Bereichen früher Verlustleistung entsteht als in anderen Bereichen und sich diese Bereiche. somit früher erwärmen. Auch bei der dynamischen Betrachtungsweise hängt der Anteil der durchgebrochenen Zellen in einem Bereich nicht nur davon ab, ob die mittlere Durchbruchspannung der Zellen in diesem Bereich über oder unter der anliegenden Spannung liegt, sondern auch wie weit sich die Durchbruchspannungen der einzelnen Zellen von der mittleren Durchbruchspannung der Zellen in diesem Bereich unterscheiden, da der Durchbruch jeder einzelnen Zelle im Wesentlichen unabhängig von den Betriebsbedingungen der anderen Zellen davon abhängt, ob die Durchbruchspannung der einzelnen Zelle über oder unter der an dieser Zelle anliegenden Spannung ist, wobei in aller Regel an allen Zellen bzw. den steuerbaren Laststrecken aller Zellen im Wesentlichen die an dem Halbleiterbauelement bzw. die an der steuerbaren Laststrecke des Halbleiterbauelements anliegende Spannung anliegt.In the dynamic analysis, the time profile of the voltage applied to the semiconductor component and the proportion of the cells which have been broken or not broken in one area are considered. In the case of an increasing profile of the voltage applied to the semiconductor component, referred to below simply as voltage, the regions with a lower average breakdown voltage will break through first and thus lead first to an increased current. This can lead to earlier losses in these areas than in other areas and these areas. thus warm up sooner. Also in the dynamic approach, the fraction of erupted cells in a region depends not only on whether the average breakdown voltage of the cells in this region is above or below the applied voltage, but also how far the breakdown voltages of the individual cells are from the mean breakdown voltage the cells in this area differ because of the Breakthrough of each individual cell essentially independent of the operating conditions of the other cells depends on whether the breakdown voltage of the individual cell is above or below the voltage applied to this cell, usually at all cells or the controllable load paths of all cells substantially the is applied to the semiconductor component or the voltage applied to the controllable load path of the semiconductor device voltage.

Grundsätzlich begünstigt eine geringere mittlere Durchbruchspannung in einem Randbereich häufigeres oder länger andauerndes Auftreten von Durchbrüchen und damit eine stärkere Erwärmung in diesem Bereich. Auf diese Weise ist es möglich, die Verteilung der Wärmeentwicklung auf dem Halbleiterbauelement mit Hilfe der Durchbruchspannungen der Zellen in den einzelnen Bereichen zu steuern. So kann die Wärmeentwicklung in verschiedenen Bereichen eines Halbleiterbauelements auch daran angepasst werden, wie entstandene Wärme in den verschiedenen Bereichen abgeführt werden kann bzw. inwieweit in den verschiedenen Bereichen entstehende Wärme zu einer Temperaturerhöhung führt, so dass damit auch die Temperaturverteilung im Halbleiterbauelement über die verschiedenen Bereiche gesteuert werden kann.Basically, one favors lower average breakdown voltage in a peripheral area more common or longer continuous occurrence of breakthroughs and thus greater warming in this Area. In this way it is possible the distribution of heat on the semiconductor device using the breakdown voltages of the cells in the individual areas to control. This is how the heat development can be in different areas of a semiconductor device also on it be adapted, as resulting heat in the different areas dissipated or to what extent arises in the different areas Heat too a temperature increase leads, so that so that the temperature distribution in the semiconductor device on the different areas can be controlled.

Diese Beeinflussung kann verschiedene Ziele verfolgen. Beispielsweise kann die Durchbruchspannung der Zellen in den Bereich in Abhängigkeit der Fähigkeit der einzelnen Bereiche zur Ableitung von entstandener Wärme so eingestellt werden, dass im Betrieb des Halbleiterbauelements über die einzelnen Bereiche eine möglichst gleichmäßige Temperaturverteilung erzielt wird. Auf diese Weise können Temperaturspitzen auf Grund von lokalen Überhitzungen vermieden werden und kann die Gefahr eines Ausfalls des Halbleiterbauelements auf Grund thermischer Zerstörung verringert werden.These Influencing can pursue different goals. For example The breakdown voltage of the cells in the area can depend on the ability set the individual areas for the derivation of heat generated be that in the operation of the semiconductor device on the individual areas one possible uniform temperature distribution is achieved. That way you can Temperature peaks due to local overheating can be avoided and may increase the risk of failure of the semiconductor device Reason of thermal destruction be reduced.

Bei dem Ziel einer möglichst gleichmäßigen Temperaturverteilung wird die mittlere Durchbruchspannug eines Bereichs umso geringer gewählt, je höher die Wärmeableitfähigkeit dieses Bereichs ist. Als Bereiche mit einer vergleichsweise hohen Wärmeableitfähigkeit, in denen dann zur gleichmäßigeren Temperaturverteilung vergleichsweise niedrige mittlere Durchbruchsspannungen gewählt würden, kommen die Randbereiche eines flächigen Halbleiterbauelements sowie die Bereiche in Frage, bei denen die Wärme durch zusätzlich befestigte Wärmeableiter rascher abgeführt werden kann. Diese Wärmeableiter sind beispielsweise Bonddrähte oder eine besonders gute thermische Ankopplung an ein Leadframe oder an eine das Halbleiterbauelement einhüllende Pressmasse. Ebenso kann unter einer Anschlusszone, an der das Halbleiterbauelement mit einem elektrischen Leiter verbunden ist, die Wärmeableitfähigkeit erhöht sein, wenn der Leiter Wärme abführen kann.at the goal of a possible uniform temperature distribution the mean breakdown voltage of a region becomes lower selected The higher the heat dissipation ability this area is. As areas with a comparatively high heat dissipation, in which then the more even Temperature distribution comparatively low mean breakdown voltages chosen would come the edge areas of a flat Semiconductor device as well as the areas in question, in which the Heat through additionally fixed heat sinks discharged faster can be. These heat sinks are, for example, bonding wires or a particularly good thermal coupling to a leadframe or to a molding compound enclosing the semiconductor component. Likewise under a connection zone at which the semiconductor device with a electrical conductor is connected, the heat dissipation be increased when the conductor can dissipate heat.

Ebenso können die unterschiedlichen mittleren Durchbruchspannungen verschiedener Bereiche auch so eingestellt werden, dass im Betrieb des Halbleiterbauelements keine gleichmäßige Temperaturverteilung über die Fläche des Halbleiterbauelements erzielt wird, sondern eine ungleichmäßige Wärmeverteilung erzielt wird, bei der gezielt ein bestimmter Bereich heißer wird. Ein solcher Bereich kann zur Überwachung einer Überhitzung eingesetzt werden, indem er in der Nähe eines Temperatursensors angeordnet wird. Das Erwärmungsverhalten im Betrieb der einzelnen Bereiche kann dabei so eingestellt werden, dass der Bereich, dessen Temperatur von dem Temperatursensor erfasst wird, insbesondere im zu überwachenden Betrieb eine höhere Temperatur als die übrigen Bereiche erreicht.As well can the different mean breakdown voltages of different Areas can also be adjusted so that during operation of the semiconductor device no uniform temperature distribution over the area of the semiconductor device, but an uneven heat distribution is achieved, in which targeted a certain area is hotter. Such an area can be used for surveillance overheating be used by placing it near a temperature sensor is arranged. The heating behavior in the operation of the individual areas can be adjusted in this way, that the area whose temperature is detected by the temperature sensor is, especially in the monitored Operation a higher Temperature than the rest Reaches areas.

Die Einstellung unterschiedlicher mittlerer Durchbruchspannungen kann auch dazu verwendet werden, statt einer scharf definierten Durchbruchsspannungskennlinie eine verrundete Durchbruchsspannungskennlinie zu schaffen.The Setting different average breakdown voltages can also be used instead of a sharply defined breakdown voltage characteristic to create a rounded breakdown voltage characteristic.

Die Anzahl der Bereiche mit unterschiedlich gewählten mittleren Durchbruchspannungen ist beliebig und kann davon abhängig gemacht werden, wie fein unterteilt man die unterschiedlichen Wärmeableitfähigkeiten auf dem Halbleiterbauelement berücksichtigen will. Gleiches gilt für die Anzahl der verschiedenen mittleren Durchbruchspannungen, mit denen man sich an die Gegebenheiten des Halbleiterbauelements anpassen kann. Beispielsweise können nur zwei verschiedene mittlere Durchbruchsspannungen gewählt werden, eine hohe und eine niedrige mittlere Durchbruchspannung. Das Halbleiterbauelement kann dann in verschiedene Bereiche aufgeteilt werden, die entweder der hohen oder der niedrigen mittleren Durchbruchspannung zuordnet werden.The Number of areas with different average breakdown voltages is arbitrary and may depend on it be made, how finely subdivided the different Wärmeableitfähigkeiten take into account on the semiconductor device want. The same applies to the number of different average breakdown voltages with which you adapt to the circumstances of the semiconductor device can. For example, you can only two different average breakdown voltages are selected, a high and a low average breakdown voltage. The semiconductor device can then be divided into different areas, either high or low average breakdown voltage.

Je höher die Anzahl der verschiedenen mittleren Durchbruchspannungen gewählt ist, umso genauer kann das Durchbruchverhalten des Halbleiterbauelements auf die örtlichen Gegebenheiten in den einzelnen Bereichen angepasst werden.ever higher the Number of different average breakdown voltages is selected, the more accurate can the breakdown behavior of the semiconductor device to the local Conditions in each area.

Die Durchbruchspannung der Zellen wird durch Verändern der Tiefen der Gräben der Grabentransistoren eingestellt. Die Tiefe der Gräben kann bei bestimmten Prozessen beispielsweise durch die Breite der Gräben eingestellt werden.The Breakdown voltage of the cells is determined by altering the depths of the trenches Trench transistors set. The depth of the trenches may be at certain processes be adjusted for example by the width of the trenches.

Weiterhin ist es möglich, die Durchbruchspannung eines Grabentransistors durch Verändern der Dicke einer Oxidschicht im Graben zu beeinflussen.Farther Is it possible, the breakdown voltage of a trench transistor by changing the Thickness of an oxide layer in the trench to influence.

In einer Variante ist die Durchbruchspannung durch Verändern der Mesaweite bzw. der Abstände zwischen benachbarten Transistoren beeinflusst. Der Abstand zwischen zwei benachbarten Grabentransistoren kann als Abstand der sich gegenüberliegenden Ränder zweier benachbarter Gräben definiert werden. Die Länge der Grabentransistoren kann beliebig gewählt wenden und ist für die Erfindung unerheblich. So können auch sehr kurze Gräben verwendet werden und kann sogar die Länge des Grabens im Wesentlichen gleich der Breite des Grabens sein, so dass runde oder eckige Zellen entstehen.In a variant is the breakdown voltage by changing the Mesaweite or the distances between influenced by adjacent transistors. The distance between two neighboring trench transistors can be considered as the distance of the opposite margins two adjacent trenches To be defined. The length the trench transistors can be chosen arbitrarily and is for the invention irrelevant. So can also very short trenches can be used and even the length of the trench in essence be equal to the width of the trench, so that round or square cells arise.

Die Mesaweite zwischen den Grabentransistoren kann bei der Herstellung durch die Verwendung einer entsprechend angepassten Maske beim Herstellen der Gräben eingestellt werden.The Mesaweite between the trench transistors may be in the making by using an appropriately adapted mask during manufacture the trenches be set.

Alle vorgenannten Maßnahmen zum Verändern der Durchbruchspannung sind auch bei Grabentransistoren anwendbar, bei denen die Mesaweite kleiner als die Grabenbreite ist.All the above measures to change the breakdown voltage are also applicable to trench transistors, where the mesaweite is smaller than the trench width.

Ebenso sind die Maßnahmen anwendbar bei Grabentransistoren, bei denen die Mesaweite kleiner als das 2,5-fache der maximalen Dicke einer Oxidschicht im Graben ist.As well are the measures applicable to trench transistors where the meso side is smaller than which is 2.5 times the maximum thickness of an oxide layer in the trench.

Bei einem Grabentransistor befindet sich im Graben eine durch eine Oxidschicht isolierte Gateelektrode benachbart zu einer im restlichen Halbleiterbauelement ausgebildeten Kanalzone, in der sich die steuerbare Laststrecke ausbildet. Bei vom restlichen Halbleiterkörper isolierten Gateelektroden spricht man von Feldeffekt-Transistoren oder auch MOS-Transistoren. Bei einem n-Kanal MOS-Transistor ist der Kanal p-dotiert und umgekehrt ist die Kanalzone eines p-Kanal MOS-Transistors n-dotiert.at a trench transistor is located in the trench one through an oxide layer insulated gate electrode adjacent to one in the remaining semiconductor device trained channel zone, in which the controllable load path formed. For gate electrodes insulated from the remaining semiconductor body one speaks of field effect transistors or MOS transistors. In an n-channel MOS transistor, the channel is p-doped and vice versa the channel region of a p-channel MOS transistor is n-doped.

In einer Variante erstreckt sich die Gateelektrode in Richtung zum Grabenboden an der Kanalzone vorbei, wobei der jenseits der Kanalzone tiefer im Graben befindlich Abschnitt der Gateelektrode als Feldplatte wirkt und den Einschaltwiderstand des Halbleiterbauelements verringert. Die Oxidschicht zwischen der Gateelektrode und dem Halbleiterkörper kann im Bereich des Feldplattenabschnitts dicker sein als bei den übrigen Bereichen der Gateelektrode.In In one variant, the gate electrode extends in the direction of Grabenboden past the canal zone, being the other side of the canal zone deeper in the trench section of the gate electrode as a field plate acts and reduces the on resistance of the semiconductor device. The oxide layer between the gate electrode and the semiconductor body can be thicker in the area of the field plate section than in the other areas the gate electrode.

In einer weiteren Variante weisen die Laststrecken der Zellen einen von einer Ansteuerung des Halbleiterbauelements abhängigen Durchgangswiderstand auf, der bezogen auf die Ansteuerung des Halbleiterbauelements in verschiedenen Bereichen unterschiedlich ist. Damit kann die Wärmeentstehung im Betrieb in Durchlassrichtung beeinflusst und so eingestellt werden, dass manche Bereiche mehr Wärme erzeugen als andere. Je geringer der Durchgangswiderstand einer Zelle bezogen auf die Ansteuerung ist, desto geringer wird die in dieser Zelle erzeugte Verlustleitung und damit entstehende Wärme sein. Die unterschiedliche Wärmeentwicklung im Betrieb in Durchlassrichtung in den verschiedenen Bereichen des Halbleiterbauelements kann in Abhängigkeit der Wärmeableitfähigkeit der einzelnen Bereiche eingestellt werden. Auf diese Weise kann für den Betrieb in Durchlassrichtung eine über die verschiedenen Bereiche möglichst gleichmäßige Temperatur zur Vermeidung lokaler Überhitzung erzielt werden. Daneben ist es auch möglich, einen Bereich vorzusehen, der im Betrieb zu höheren Temperaturen neigt und damit auch als Messstelle für die höchste Temperatur auf dem Halbleiterbauelement dienen kann.In In another variant, the load paths of the cells have one from a control of the semiconductor device dependent volume resistance on, based on the driving of the semiconductor device in Different areas is different. This can the heat generation be influenced and adjusted in operation in the forward direction that some areas have more heat generate as others. The lower the volume resistance of a Cell is based on the control, the lower is the in this Cell generated loss of conduction and resulting heat. The different heat development in operation in the forward direction in the different areas of the Semiconductor device may depending on the heat dissipation capability the individual areas are set. This way you can for the business in the forward direction one over the different areas as possible uniform temperature for Avoid local overheating be achieved. In addition, it is also possible to provide an area the in operation to higher Temperatures tend and thus also as a measuring point for the highest temperature can serve on the semiconductor device.

Der auf die Ansteuerung bezogene Durchgangswiderstand kann durch Veränderung verschiedener Parameter eingestellt werden. Ein Parameter ist beispielsweise die Einstellung der Dicke einer eine Steuerelektrode vom Halbleiterkörper isolierenden Oxidschicht, die Einstellung der Dotierung des Halbleiterkörpers, die Einstellung einer Kanallänge bei feldeffektgesteuerten Halbleiterbauelementen oder auch die Einstellung von unterschiedlichen Ansteuerspannungen an den Zellen verschiedener Bereiche beispielsweise durch Verwendung von Spannungsteilern.Of the Volume resistance related to the control can be changed various parameters can be set. One parameter is for example the adjustment of the thickness of an oxide layer insulating a control electrode from the semiconductor body, the adjustment of the doping of the semiconductor body, the setting of a channel length in field effect controlled semiconductor devices or the setting different driving voltages on the cells of different Regions, for example, by using voltage dividers.

Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügte Zeichnung erläutert.The Invention will now be described with reference to exemplary embodiments with reference on the attached Drawing explained.

1 zeigt eine Querschnittsansicht eines Abschnitts eines Halbleiterbauelements, 1 shows a cross-sectional view of a portion of a semiconductor device,

2 zeigt eine Querschnittsansicht eines Abschnitts eines Halbleiterbauelements senkrecht zu der Ansicht von 1, 2 shows a cross-sectional view of a portion of a semiconductor device perpendicular to the view of 1 .

3 zeigt eine Draufsicht auf ein Halbleiterbauelement gemäß einer ersten Variante, 3 shows a plan view of a semiconductor device according to a first variant,

4 zeigt eine Draufsicht auf ein Halbleiterbauelement gemäß einer zweiten Variante, und 4 shows a plan view of a semiconductor device according to a second variant, and

5–7 verschiedene Ausführungsformen eines Übergangs zwischen zwei Bereichen mit unterschiedlicher mittlerer Durchbruchspannung. 5 - 7 various embodiments of a transition between two areas with different average breakdown voltage.

In 1 ist ein Abschnitt eines flächigen Halbleiterbauelements mit einer oberen und einer unteren Hauptfläche dargestellt. Der gezeigt Abschnitt umfasst zwei Grabentransistoren 1, die im Querschnitt dargestellt sind. Die Transistoren 1 sind in der beschriebenen Ausführungsform Feldeffekttransistoren mit einer Laststrecke, die sich zwischen einer Drain und einer Source erstreckt und die mittels einer an ein Gate angelegten Spannung gesteuert werden kann. Die Laststrecke erstreckt sich in den gezeigten Ausführungsformen zumindest im Wesentlichen senkrecht zur Fläche des Halbleiterbauelements. Jeder Grabentransistor 1 umfasst einen Graben mit darin angeordneter Oxidschicht 7, die eine Gateelektrode 6 aus Polysilizium vom restlichen Halbleiterkörper trennt. Der Graben verläuft senkrecht zu den beiden Hauptflächen von der oberen Hauptfläche nach unten bis nahe an die untere Hauptfläche.In 1 a portion of a planar semiconductor device is shown with an upper and a lower main surface. The section shown includes two trench transistors 1 , which are shown in cross section. The transistors 1 For example, in the described embodiment, field effect transistors have a load path that extends between a drain and a source and that can be controlled by a voltage applied to a gate. The load path extends in the embodiments shown at least substantially perpendicular to the surface of the semiconductor device. Every trench transistor 1 includes a trench with oxide layer disposed therein 7 which is a gate electrode 6 of polysilicon from the remaining semiconductor body separates. The trench is perpendicular to the two major surfaces from the upper major surface down to near the lower major surface.

An der unteren Hauptfläche ist das Halbleiterbauelement mit einer hochdotierten n-Schicht bedeckt, die die Drain 5 des Transistors 1 bildet. Oberhalb der Drainschicht 5 ist eine Driftstreckenschicht 4 in Form einer niedrig dotierten n-Schicht vorgesehen, die sich über einen Großteil der Dicke des Halbleiterbauelements bis Nahe an die obere Hauptfläche erstreckt. Oberhalb der Driftzonenschicht 4 ist eine Bodyzone bzw. Kanalzone 3 vorgesehen, die niedrig p-dotiert ist. Oberhalb der Kanalzone 3 befindet sich eine hochdotierte n-Schicht 2, die die Source des Halbleiterbauelements bildet. Die Gateelektrode 6 erstreckt sich in einem geringen Abstand zur Sourcezone 2 und Kanalzone 3 bis wenigstens zu dem Übergang von der Kanalzone 3 zur Driftstreckenzone 4. Jenseits des Übergangs von der Kanalzone 3 zur Driftstreckenzone 4 erhöht sich der Abstand der Gateelektrode 6 zur der Driftstreckenzone 4 bzw. wird die dazwischen liegende Oxidschicht 7 dicker.At the bottom major surface, the semiconductor device is covered with a heavily doped n-layer, which is the drain 5 of the transistor 1 forms. Above the drainage layer 5 is a drift path layer 4 provided in the form of a low-doped n-layer, which extends over a majority of the thickness of the semiconductor device to close to the upper main surface. Above the drift zone layer 4 is a body zone or channel zone 3 provided, which is low p-doped. Above the canal zone 3 there is a heavily doped n-layer 2 which forms the source of the semiconductor device. The gate electrode 6 extends at a short distance to the source zone 2 and channel zone 3 to at least the transition from the channel zone 3 to the drift route zone 4 , Beyond the transition from the canal zone 3 to the drift route zone 4 increases the distance of the gate electrode 6 to the drift route zone 4 or becomes the intermediate oxide layer 7 thicker.

In 2 ist das Halbleiterbauelement gemäß 1 in einem Schnitt senkrecht zu dem 1 dargestellten Schnitt dargestellt. Der Schnitt verläuft entlang der Mittellinie zwischen den zwei Gräben der Transistoren 1 durch die Sourcezonen 2, die Kanalzonen 3, die Driftstreckenzonen 4 und die Drainzonen 5. Die Sourcezonen 2 und die Kanalzonen 3 werden gemeinsam in regelmäßigen Abständen von Kontaktzonen 8, 9 unterbrochen, über die die Sourcezonen 2 und die Kanalzonen 3 an einen nach außen geführten Sourceanschluß des Halbleiterbauelements.In 2 is the semiconductor device according to 1 in a section perpendicular to the 1 illustrated section shown. The cut runs along the centerline between the two trenches of the transistors 1 through the source zones 2 , the canal zones 3 , the drift route zones 4 and the drain zones 5 , The source zones 2 and the channel zones 3 be together at regular intervals by contact zones 8th . 9 interrupted, over which the source zones 2 and the channel zones 3 to an outgoing source terminal of the semiconductor device.

Die 2 sind zwei Varianten der Kontaktzonen 8, 9 dargestellt. In der links dargestellten ersten Variante erstreckt sich die Kontaktzone 8 bis unterhalb der Kanalzone 3. in der zweiten rechts dargestellten Variante endet die Kontaktzone 9 oberhalb des unteren Randes der Kanalzone 3. Selbstverständlich können die Kontaktzonen sich auch genau bis zum unteren Rand der Kanalzone 3 oder sich auch nur im Bereich der Sourcezone 2 erstrecken. Die Kontaktzonen dienen zum elektrischen Anschluss der Sourcezonen 2 und müssen mit diesen elektrisch verbunden sein, wozu sie in direkter Nachbarschaft angeordnet sein können. Dabei können die Kontaktzonen sich auch oben auf den Sourcezonen 2 befinden. Die Sourcezonen 2 können dann miteinander verbunden sein, so dass sich eine durchgehende Sourcezone 2 ergibt. Die elektrische Verbindung der Kontaktzonen mit den Kanalzonen 3 kann vollständig unterbleiben oder durch Aussparungen in einer durchgehenden Sourcezone 2 erreicht werden, durch die die Kanalzone 3 mit der Kontaktzone verbunden wird.The 2 are two variants of the contact zones 8th . 9 shown. In the first variant shown on the left, the contact zone extends 8th to below the channel zone 3 , in the second variant shown on the right, the contact zone ends 9 above the lower edge of the canal zone 3 , Of course, the contact zones can also be exactly to the bottom of the channel zone 3 or even only in the area of the source zone 2 extend. The contact zones serve for electrical connection of the source zones 2 and must be electrically connected to them, for which they can be arranged in direct neighborhood. The contact zones can also be on top of the source zones 2 are located. The source zones 2 can then be connected together, leaving a continuous source zone 2 results. The electrical connection of the contact zones with the channel zones 3 can be completely omitted or through recesses in a continuous source zone 2 be reached, through which the channel zone 3 is connected to the contact zone.

In 3 ist eine Draufsicht auf ein Halbleiterbauelement gemäß einer ersten Variante dargestellt. Das Halbleiterbauelement umfasst eine Randzone 10, eine Mittelzone 11 und eine Anschlusszone 12. Die Randzone 10 umschließt vollständig die beiden anderen Zonen 11 und 12. Die Anschlusszone 12 dient zum Kontaktieren mittels eines Bonddrahtes oder allgemein einem elektrischen Leiter beliebiger Art. Die beschriebene Anschlusszone 12 steht stellvertretend auch für mehrere beliebig viele Anschlusszonen, mit denen elektrische Verbindungen zwischen Bereichen auf einer Oberfläche des Halbleiterbauelements und einem elektrischen Leiter geschaffen werden, über die auch Wärme abgeführt werden kann. Die Anschlusszonen können sowohl auf der Oberseite als auch der Unterseite des Halbleiterbauelements ausgebildet sein. Auf der Unterseite ist in aller Regel eine Leadframe zur Halterung des Halbleiterbauelements befestigt, über üblicherweise eine elektrische Verbindung zum Halbleiterbauelement hergestellt wird und über das auch eine Wärmeabfuhr möglich ist. Zur Einstellung der Durchbruchspannungen der Zellen in den verschiedenen Bereichen kann auch die Wärmeabfuhr über ein an dem Halbleiterbauelement befestigtes Leadframe berücksichtigt werden. Dies bietet sich insbesondere an, wenn die Wärmeabfuhr über ein Leadframe über die Fläche des Halbleiterbauelements ungleichmäßig ist.In 3 is a plan view of a semiconductor device according to a first variant shown. The semiconductor device comprises an edge zone 10 , a middle zone 11 and a connection zone 12 , The border zone 10 completely encloses the other two zones 11 and 12 , The connection zone 12 is used for contacting by means of a bonding wire or generally an electrical conductor of any kind. The connection zone described 12 is also representative of several as many connection zones, with which electrical connections between areas on a surface of the semiconductor device and an electrical conductor are created, through which heat can be dissipated. The connection zones can be formed both on the upper side and the lower side of the semiconductor component. As a rule, a leadframe for holding the semiconductor component is attached to the underside, usually via an electrical connection to the semiconductor component, and via which heat dissipation is also possible. To adjust the breakdown voltages of the cells in the different regions, the heat dissipation via a leadframe attached to the semiconductor component can also be taken into account. This is particularly appropriate if the heat dissipation via a leadframe over the surface of the semiconductor device is non-uniform.

Die Randzone 10 und die Anschlusszone 12 verfügen über eine bessere Wärmeableitfähigkeit als die Mittelzone 11, da über den Rand bzw. über einen angeschlossenen Bonddraht mehr Wärme abgeführt werden kann. Jeder Bereich 10, 11, 12 beinhaltet eine Vielzahl von Grabentransistoren 1. Die Grabentransistoren 1 in dem Randbereich 10 und dem Anschlussbereich 12 weisen dabei eine mittlere Durchbruchspannung auf, die niedriger als die mittlere Durchbruchspannung der Grabentransistoren 1 in dem Mittelbereich 11 ist. Außerdem können die mittleren Durchbruchspannungen des Randbereichs 10 und Anschlussbereichs 12 unterschiedlich sein. Dies bietet sich insbesondere in dem Fall an, in dem die Wärmeableitfähigkeit der Anschlusszone 12 anders als die des Randbereichs 10 ist.The border zone 10 and the connection zone 12 have a better heat dissipation capacity than the middle zone 11 because more heat can be dissipated via the edge or via a connected bonding wire. Every area 10 . 11 . 12 includes a variety of trench transistors 1 , The trench transistors 1 in the border area 10 and the connection area 12 have a mean breakdown voltage lower than the average breakdown voltage of the trench transistors 1 in the middle area 11 is. In addition, the average breakdown voltages of the edge region 10 and connection area 12 be different. This is particularly suitable in the case where the heat dissipation capability of the terminal zone 12 unlike the edge area 10 is.

In 4 ist eine weitere Variante des Halbleiterbauelements in Draufsicht dargestellt. Das gezeigte Halbleiterbauelement weist vier Eckbereiche 13, einen Anschlussbereich 16, einen Mittelbereich 15 und drei Randbereiche 14 auf. Die Eckbereiche 13 und der Anschlussbereich 16 sind die Bereiche mit der höchsten Wärmeableitfähigkeit auf Grund deren Lage an einer Ecke des Halbleiterbauelements bzw. auf Grund deren Verbindung mit einem Bonddraht zur elektrischen Kontaktierung. Die Randbereiche 14 weisen eine geringere Wärmeableitfähigkeit auf. Eine noch geringere Wärmeableitfähigkeit weißt der Mittelbereich 15 auf. In diesem Ausführungsbeispiel weisen die Zellen in den Eckbereichen 13 die niedrigste mittlere Durchbruchspannung auf, die Zellen in an Anschlussbereich 16 die nächst höhere mittlere Durchbruchspannung, die Zellen in den Randbereichen 14 eine noch etwas höhere mittlere Durchbruchspannung und die Zellen in der Mittelzone 15 die höchste Durchbruchspannung auf.In 4 a further variant of the semiconductor device is shown in plan view. The semiconductor device shown has four corner regions 13 , a connection area 16 , a middle area 15 and three border areas 14 on. The corner areas 13 and the connection area 16 are the areas with the highest heat dissipation due to their location at a corner of the semiconductor device or due to their connection to a bonding wire for electrical contacting. The border areas 14 have a lower heat dissipation. An even lower heat dissipation know the middle range 15 on. In this embodiment, the cells in the corner areas 13 the lowest mean breakdown voltage on, the cells in at connection area 16 the next highest mean breakdown voltage, the cells in the border areas 14 a slightly higher mean breakdown voltage and the cells in the middle zone 15 the highest breakdown voltage on.

Die Zellen in Form von Grabentransistoren können eine Länge aufweisen, die bis zu der Grenze eines Bereichs mit einheitlicher mittlerer Durchbruchspannung reicht.The Cells in the form of trench transistors may have a length extending up to the Limit of a range with uniform mean breakdown voltage enough.

In den 5–7 sind drei verschiedene Möglichkeiten gezeigt, wie die Durchbruchspannung in verschiedenen Bereichen eingestellt werden kann. In der ersten Variante in 5 sind zur Beeinflussung der Durchbruchspannungen die Mesaweiten 17 zwischen benachbarten Grabentransistoren 1 unterschiedlich eingestellt, wobei das Halbleiterbauelement im Dense-Trech-Regime betrieben wird. Dies bedeutet, dass der Abstand zweier benachbarten Grabentransistoren kleiner als die Grabenbreite oder als das 2,5-fache der maximalen Dicke der Oxidschicht im Grabentransistor 1. In 6 ist ein weiters Beispiel dargestellt, bei dem die Durchbruchspannung durch Verändern der Grabentiefe eingestellt ist, wobei sich die Grabentiefe von links nach rechts verringert. Die Grabentiefe kann sich kontinuierlich oder auch in Sprüngen verringern. Würde man den dargestellten Abschnitt in zwei Bereiche unterteilen, so wäre die Durchbruchspannung im rechten Teil mit den im Durchschnitt weniger tiefen Gräben durchschnittlich geringer als im linken Teil mit dem im Durchschnitt tieferen Gräben.In the 5 - 7 Three different ways are shown how to set the breakdown voltage in different ranges. In the first variant in 5 are the Mesaweiten for influencing the breakdown voltages 17 between neighboring trench transistors 1 set differently, wherein the semiconductor device is operated in the Dense-Trech-regime. This means that the distance between two adjacent trench transistors is smaller than the trench width or 2.5 times the maximum thickness of the oxide layer in the trench transistor 1 , In 6 Another example is shown in which the breakdown voltage is set by changing the trench depth, whereby the trench depth decreases from left to right. The trench depth can decrease continuously or in jumps. If we divide the represented section into two sections, the breakdown voltage in the right section would be lower on average with the on average less deep trenches than in the left section with the on average deeper trenches.

In 7 ist in einer dritten Variante die Durchbruchspannung ebenso kontinuierlich eingestellt, wobei hier sowohl die Grabentiefe als auch die Grabenbreite kontinuierlich von links nach rechts abnehmen. In diesem Beispiel sind die Grabentransistoren 1 mit einem festen Rastermaß angeordnet, so dass auf Grund der abnehmenden Grabenbreite die Mesaweite 17 zunimmt.In 7 In a third variant, the breakdown voltage is likewise set continuously, in which case both the trench depth and the trench width decrease continuously from left to right. In this example are the trench transistors 1 arranged with a fixed pitch, so that due to the decreasing trench width, the Mesaweite 17 increases.

11
Grabentransistorgrave transistor
22
Sourcezonesource zone
33
Kanalzonecanal zone
44
DriftstreckenzoneDrift zone
55
Drainzonedrain region
66
GateeelektrodeGateeelektrode
77
Oxidschichtoxide
8, 98th, 9
Kontaktzonecontact zone
1010
Randbereichborder area
1111
Mittelbereichthe central region
1212
Anschlußbereichterminal region
1313
Eckbereichcorner
1414
Randbereichborder area
1515
Mittelbereichthe central region
1616
Anschlußbereichterminal region
1717
MesaMesa

Claims (10)

Halbleiterbauelement mit in Bereichen (10–16) angeordneten Zellen (1), die jeweils einen Grabentransistor (2–7) mit einer steuerbaren Laststrecke mit jeweils einer Durchbruchspannung aufweisen, wobei die mittlere Durchbruchspannung und Tiefe der Grabentransistoren (2–7) in einem ersten Bereich (10, 13, 14) in einer Randzone des Halbleiterbauelements kleiner als die mittlere Durchbruchspannung und Tiefe der Grabentransistoren (2–7) in einem zweiten Bereich (11, 15) ist.Semiconductor device with in areas ( 10 - 16 ) arranged cells ( 1 ), each having a trench transistor ( 2 - 7 ) having a controllable load path, each having a breakdown voltage, wherein the average breakdown voltage and depth of the trench transistors ( 2 - 7 ) in a first area ( 10 . 13 . 14 ) in a peripheral region of the semiconductor device is smaller than the mean breakdown voltage and depth of the trench transistors ( 2 - 7 ) in a second area ( 11 . 15 ). Halbleiterbauelement nach Anspruch 1, wobei die mittlere Durchbruchspannung und Tiefe der Grabentransistoren (2–7) in einem Bereich (1Q, 12, 13, 14, 16) mit höherer Wärmeableitfähigkeit kleiner als die mittlere Durchbruchspannung und Tiefe der Grabentransistoren (2–7) in einem Bereich (15) mit geringerer Wärmeableitfähigkeit ist.A semiconductor device according to claim 1, wherein the average breakdown voltage and depth of the trench transistors ( 2 - 7 ) in one area ( 1Q . 12 . 13 . 14 . 16 ) with higher heat dissipation capability smaller than the average breakdown voltage and depth of the trench transistors ( 2 - 7 ) in one area ( 15 ) with lower heat dissipation capability. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Abstände zwischen benachbarten Grabentransistoren kleiner als das 2,5-fache der maximalen Dicke einer Oxidschicht (7) im Graben ist.Semiconductor component according to one of the preceding claims, wherein the spacings between adjacent trench transistors are smaller than 2.5 times the maximum thickness of an oxide layer ( 7 ) in the ditch. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die mittlere Durchbruchspannung und Tiefe der Grabentransistoren in einem Bereich (12, 16) unter einer Anschlusszone des Halbleiterbauelements kleiner als die mittlere Durchbruchspannung und Tiefe der Grabentransistoren (2–7) in einem anderen Bereich (11, 15) ist.Semiconductor device according to one of the preceding claims, wherein the mean breakdown voltage and depth of the trench transistors in a range ( 12 . 16 ) below a connection zone of the semiconductor device is smaller than the average breakdown voltage and depth of the trench transistors ( 2 - 7 ) in another area ( 11 . 15 ). Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Abstände zwischen benachbarten Grabentransistoren (2–7) mit geringerer Durchbruchspannung geringer als zwischen benachbarten Grabentransistoren (2–7) mit erhöhter Durchbruchspannung sind.Semiconductor component according to one of the preceding claims, wherein the spacings between adjacent trench transistors ( 2 - 7 ) with lower breakdown voltage than between adjacent trench transistors ( 2 - 7 ) with increased breakdown voltage. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die maximale Dicke einer Oxidschicht (7) im Graben eines Grabentransistors (2–7) mit geringerer Durchbruchspannung geringer als die maximale Dicke einer Oxidschicht (7) im Graben eines Grabentransistors (2–7) mit erhöhter Durchbruchspannung ist.Semiconductor component according to one of the preceding claims, wherein the maximum thickness of an oxide layer ( 7 ) in the trench of a trench transistor ( 2 - 7 ) with lower breakdown voltage than the maximum thickness of an oxide layer ( 7 ) in the trench of a trench transistor ( 2 - 7 ) with increased breakdown voltage. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Abstände zwischen benachbarten Transistoren kleiner als die Grabenbreite sind.Semiconductor device according to one of the preceding claims, wherein the distances between adjacent transistors are smaller than the trenches are wide. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei Grabentransistoren (2–7) eine innerhalb des Grabens benachbart zu einer Kanalzone (3) durch die Oxidschicht (7) isoliert angeordnete Gateelektrode (6) aufweisen, wobei sich die Gateelektrode (6) in Richtung zum Grabenboden an der Kanalzone (3) vorbei erstreckt.Semiconductor component according to one of the preceding claims, in which trench transistors ( 2 - 7 ) one within the trench adjacent to a channel zone ( 3 ) through the oxide layer ( 7 ) isolated gate electrode ( 6 ), wherein the gate electrode ( 6 ) towards the trench bottom at the channel zone ( 3 ) extends over. Halbleiterbauelement nach Anspruch 8, wobei die Oxidschicht (7) zwischen dem in Richtung zum Grabenboden hinter der Kanalzone (3) gelegenen Abschnitt der Gateelektrode (6) dicker als die Oxidschicht (7) zwischen der Gateelektrode (6) und der Kanalzone (3) ist.Semiconductor component according to claim 8, wherein the oxide layer ( 7 ) between the direction towards the trench bottom behind the channel zone ( 3 ) located portion of the gate electrode ( 6 ) thicker than the oxide layer ( 7 ) between the gate electrode ( 6 ) and the channel zone ( 3 ). Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Laststrecken der Zellen (1) einen von einer Ansteuerung des Halbleiterbauelements abhängigen Durchgangswiderstand aufweisen und das Verhältnis des Durchgangswiderstands zu Ansteuerung in verschiedenen Bereichen (10–16) unterschiedlich ist.Semiconductor component according to one of the preceding claims, wherein the load paths of the cells ( 1 ) have a volume resistance which is dependent on an activation of the semiconductor component and the ratio of the volume resistance to activation in different regions ( 10 - 16 ) is different.
DE102006020870A 2006-05-04 2006-05-04 Semiconductor device with increased avalanche breakdown strength Expired - Fee Related DE102006020870B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006020870A DE102006020870B4 (en) 2006-05-04 2006-05-04 Semiconductor device with increased avalanche breakdown strength

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006020870A DE102006020870B4 (en) 2006-05-04 2006-05-04 Semiconductor device with increased avalanche breakdown strength

Publications (2)

Publication Number Publication Date
DE102006020870A1 DE102006020870A1 (en) 2007-11-08
DE102006020870B4 true DE102006020870B4 (en) 2010-12-02

Family

ID=38564855

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006020870A Expired - Fee Related DE102006020870B4 (en) 2006-05-04 2006-05-04 Semiconductor device with increased avalanche breakdown strength

Country Status (1)

Country Link
DE (1) DE102006020870B4 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9515137B2 (en) 2013-02-21 2016-12-06 Infineon Technologies Austria Ag Super junction semiconductor device with a nominal breakdown voltage in a cell area

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007037858B4 (en) 2007-08-10 2012-04-19 Infineon Technologies Ag Semiconductor device with improved dynamic behavior

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
DE10207309A1 (en) * 2002-02-21 2003-09-11 Infineon Technologies Ag MOS transistor has trench structure and avalanche breakdown region in an end or lower region of the trench
DE10214151A1 (en) * 2002-03-28 2003-10-23 Infineon Technologies Ag Semiconducting component with increased breakdown voltage in edge region has shorter distance from edge cell trench to that of adjacent cell than between trenches of cells in cell field
DE10223693A1 (en) * 2002-05-27 2003-12-11 Beiersdorf Ag Cosmetic or dermatological sun protection formulation contains polyurethane obtained by polyaddition of isophorone diisocyanate and polyhydric alcohol, glyceride, hydroxy-ester, silicone derivative and/or amine

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
DE10207309A1 (en) * 2002-02-21 2003-09-11 Infineon Technologies Ag MOS transistor has trench structure and avalanche breakdown region in an end or lower region of the trench
DE10214151A1 (en) * 2002-03-28 2003-10-23 Infineon Technologies Ag Semiconducting component with increased breakdown voltage in edge region has shorter distance from edge cell trench to that of adjacent cell than between trenches of cells in cell field
DE10223693A1 (en) * 2002-05-27 2003-12-11 Beiersdorf Ag Cosmetic or dermatological sun protection formulation contains polyurethane obtained by polyaddition of isophorone diisocyanate and polyhydric alcohol, glyceride, hydroxy-ester, silicone derivative and/or amine

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9515137B2 (en) 2013-02-21 2016-12-06 Infineon Technologies Austria Ag Super junction semiconductor device with a nominal breakdown voltage in a cell area

Also Published As

Publication number Publication date
DE102006020870A1 (en) 2007-11-08

Similar Documents

Publication Publication Date Title
EP1051756B1 (en) Mos field effect transistor with an auxiliary electrode
DE10225864B4 (en) Semiconductor device
DE10153739B4 (en) Semiconductor device
DE102008044408B4 (en) Semiconductor device arrangement with low on-resistance
DE102011086854B4 (en) semiconductor device
DE102015224428B4 (en) Semiconductor device
DE102008057412B4 (en) Semiconductor component, in particular Leistungshalbeiterbauelement
DE112012000755T5 (en) Silicon carbide semiconductor device and method for manufacturing the same
DE112014006606T5 (en) Power semiconductor unit
DE112014000679T5 (en) Insulating layer silicon carbide semiconductor device and process for its production
DE3537004A1 (en) VDMOS BLOCK
DE102008051259B4 (en) Power semiconductor component and method for producing a power semiconductor component
DE112012000748T5 (en) Silicon carbide semiconductor device and method of manufacturing the same
DE10038177A1 (en) Semiconductor switching element with two control electrodes which can be controlled by means of a field effect
DE102010061189A1 (en) Semiconductor device e.g. trench type MOSFET has source metal contact that is deposited above to form electrical contact with electrically conductive layers positioned in peripheral region of semiconductor substrate
DE112015001353T5 (en) SEMICONDUCTOR DEVICE
DE102020116653B4 (en) SILICON CARBIDE SEMICONDUCTOR COMPONENT
DE102004021393B4 (en) Field-effect power transistor
DE102015119771A1 (en) Semiconductor device having a first transistor and a second transistor
DE102004047772B4 (en) Lateral semiconductor transistor
EP1796175B1 (en) DMOS Transistor with optimised peripheral structure
DE102006020870B4 (en) Semiconductor device with increased avalanche breakdown strength
DE112015002120B4 (en) Semiconductor device and semiconductor device manufacturing method
DE102004009602B4 (en) Trench transistor
WO2001043200A1 (en) Controllable semiconductor switching element that blocks in both directions

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R020 Patent grant now final

Effective date: 20110302

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee