DE102006031055A1 - Halbleiterspeichervorrichtung und Verfahren zu deren Herstellung - Google Patents

Halbleiterspeichervorrichtung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102006031055A1
DE102006031055A1 DE102006031055A DE102006031055A DE102006031055A1 DE 102006031055 A1 DE102006031055 A1 DE 102006031055A1 DE 102006031055 A DE102006031055 A DE 102006031055A DE 102006031055 A DE102006031055 A DE 102006031055A DE 102006031055 A1 DE102006031055 A1 DE 102006031055A1
Authority
DE
Germany
Prior art keywords
semiconductor memory
mode
memory cell
memory
signal control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006031055A
Other languages
English (en)
Inventor
Hermann Ruckerbauer
Dominique Savignac
Ralf Schledz
Christian Sichert
Yukio Fukuzo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102006031055A1 publication Critical patent/DE102006031055A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/1052Bypassing or disabling error detection or correction
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38Response verification devices
    • G11C29/42Response verification devices using error correcting codes [ECC] or parity check
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2207/00Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10Aspects relating to interfaces of memory device to external buses
    • G11C2207/104Embedded memory devices, e.g. memories with a processing device on the same die or ASIC memory designs

Abstract

Es wird eine Halbleiterspeichervorrichtung (MM) angegeben mit Halbleiterspeicherzellen (MC) einschließlich wenigstens einer Speicherzelle (MC), die entweder in einem ersten Modus als Speichervorrichtung für ECC-Information oder in einem vom ersten Modus verschiedenen zweiten Modus betrieben werden kann. Der zweite Modus kann entweder ein Modus in Form einer redundanten Speicherzelle oder ein Modus in Form einer Zelle zum Speichern gewöhnlicher Information sein. Die Halbleiterspeichervorrichtung (MM) enthält zudem eine Signalsteuervorrichtung (CTRL) zum Signalisieren, ob die wenigstens eine Speicherzelle (MC) im ersten Modus oder im zweiten Modus verwendet werden soll. Es wird ebenso ein Verfahren zum Betreiben einer Halbleiterspeichervorrichtung (MM) angegeben. Das Verfahren enthält die Schritte Erfassen eines Status der Signalsteuervorrichtung (CTRL) und, abhängig vom Status der Signalsteuervorrichtung (CTRL), Betreiben der wenigstens einen Speicherzelle (MC) im ersten Modus, in welchem diese als Speichervorrichtung für ECC-Information dient, oder in dem vom ersten Modus verschiedenen zweiten Modus.

Description

  • Die Erfindung betrifft eine Halbleiterspeichervorrichtung und ein Verfahren zum Betreiben einer Halbleiterspeichervorrichtung.
  • Die überwiegende Anzahl von Speicherkomponenten (z.B. integrierte Schaltkreise wie DRAMs) werden gewöhnlich mit 1 Bit-, 4 Bit-, oder 8-Bit-breiten Eingangs-/Ausgangsleitungen hergestellt. In jeder dieser Konfigurationen können die Komponenten nicht als Speicher mit Fehlerkorrekturcode (ECC) betrieben werden. Es existieren jedoch Speicherkomponenten, die mit 5 Bit- oder 9 Bit-breiten Eingangs-/Ausgangsleitungen hergestellt werden. Diese Komponenten arbeiten als Speicher mit ECC, wobei die fünfte (oder die neunte) Leitung als ECC Leitung dient.
  • Speichermodule (z.B. DIMMs (Dual Inline Memory Modules) oder SIMMs (Single Inline Memory Modules)) weisen wie auch andere Komponenten eine Mehrzahl von Speicherkomponenten auf. Diese Speichermodule können Speicherkomponenten enthalten, die mit lediglich 1 Bit-, 4 Bit- oder 8 Bit-breiten Eingangs-/Ausgangsleitungen ausgestattet sind; folglich kann auf diesem Speichermodul kein ECC Modus ablaufen. Um eine ECC Funktion bereitzustellen, ist eine gesonderte Speicherkomponente vorzusehen, die ausschließlich als ECC betrieben wird und mit den Speicherkomponenten mit 1 Bit-, 4 Bit- oder 8 Bit-breiten Eingangs-/Ausgangsleistungen zusammenarbeitet. Alternativ hierzu können Speichermodule Speicherkomponenten enthalten, die mit 5 Bit- oder 9 Bit-breiten Eingangs-/Ausgangsleitungen versehen sind. In diesem Falle ist ein ECC Betrieb mit jeder dieser Speicherkomponenten möglich.
  • Die Verwendung derartiger Speicherkomponenten ist exklusiv – Halbleiterspeicherkomponenten oder Halbleiterspeichermodule, die mit einer ECC Fähigkeit ausgestattet sind, können lediglich in einem ECC Rechnersystem und nicht in einem Rechnersystem ohne ECC Funktionalität verwendet werden. Umgekehrt herum können einzelne Speicherkomponente oder Module, die nicht mit einer ECC Funktionalität ausgestattet sind, lediglich in Systemen verwendet werden, die keine ECC Funktionalität aufweisen (d.h. diese können nicht in ECC-fähigen Systemen eingesetzt werden).
  • Demnach ist es eine Aufgabe der Erfindung, eine Halbleiterspeichervorrichtung anzugeben, die sowohl in einem ECC Rechnersystem als auch in einem Rechnersystem ohne ECC Funktionalität betrieben werden kann.
  • Es ist zudem eine Aufgabe der Erfindung, ein Verfahren zum Betreiben einer Halbleiterspeichervorrichtung mit mehreren Betriebsmodi einschließlich einem ECC Modus anzugeben.
  • Die obigen Aufgaben können einzeln und/oder in Kombination gelöst werden und die Erfindung erfordert keine gleichzeitige Lösung beider oder mehrerer Aufgaben, sofern dies nicht explizit aus den beigefügten Patentansprüchen als notwendig hervorgeht.
  • Erfindungsgemäß wird eine Halbleiterspeichervorrichtung mit einer Mehrzahl von Halbleiterspeicherzellen angegeben. Die Halbleiterspeicherzellen weisen wenigstens eine Speicherzelle auf, die selektiv in einem ersten Modus, in dem die Speicherzelle als Speichervorrichtung für ECC Information dient oder in einem vom ersten Modus verschiedenen zweiten Modus betrieben werden kann. In dem zweiten Modus dient die wenigstens eine Speicherzelle entweder als redundante Speicherzelle oder diese dient als Speicherzelle zum Speichern gewöhnlicher Information. Die Halbleiterspeichervorrichtung weist zudem einen Controller (ebenso als Signalsteuervorrichtung bezeichnet) auf, um zu signalisieren, ob die wenigstens eine Speicherzelle in dem ersten Modus als Speichervorrichtung für ECC Information oder in dem zweiten Modus betrieben werden soll. In einer ersten Ausführungsform entspricht die Halbleiterspeichervorrichtung einer Halbleiterspeicherkomponente (z.B. einem integrierten Schaltkreis), die die Signalsteuervorrichtung enthält.
  • In einer zweiten Ausführungsform kann die Halbleiterspeichervorrichtung eine Mehrzahl von Halbleiterspeicherkomponenten sowie die Signalsteuervorrichtung enthalten. Die Signalsteuervorrichtung kann jeder der Halbleiterspeicherkomponenten der Halbleiterspeichervorrichtung zu eigen ist. Beispielsweise kann die Signalsteuervorrichtung eine Sicherung (z.B. eine Lasersicherung oder eine elektronische Sicherung) aufweisen. Die Signalsteuervorrichtung kann darüber hinaus wiederprogrammierbar sein. Eine elektronische oder optische Abrufvorrichtung kann zur Bestimmung des Status der Signalsteuervorrichtung verwendet werden. Die Halbleiterspeichervorrichtung kann zudem eine Redundanzvorrichtung aufweisen, um defekte Speicherzellen mit redundanten Speicherzellen, welche Teil der wenigstens einen Speicherzelle sind, zu ersetzen.
  • Des Weiteren wird ein Verfahren zum Betreiben einer Halbleiterspeichervorrichtung mit einer Mehrzahl von Halbleiterspeicherzellen angegeben, wobei die Halbleiterspeichervorrichtung wenigstens eine Speicherzelle aufweist, die in einem ersten Modus als Speichervorrichtung für ECC Information oder in einem von dem ersten Modus verschiedenen zweiten Modus betrieben werden kann. Das Verfahren weist die Schritte Erfassen des Status einer Signalsteuervorrichtung auf, wobei die wenigstens eine Speicherzelle abhängig vom erfassten Status zum Speichern oder Lesen von ECC Information oder im zweiten Modus betrieben wird. Falls diese im zweiten Modus betrieben wird, kann die wenigstens eine Speicherzelle entweder als redundante Speicherzelle oder als Speicherzelle zum Speichern von gewöhnlicher Information betrieben werden.
  • Obige und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden bei Betrachtung der nachfolgenden detaillierten Beschreibung von spezifischen Ausführungsformen, insbesondere unter Berücksichtigung der begleitenden Abbildungen, ersichtlich, wobei übereinstimmende Bezugskennzeichen in den verschiedenen Figuren zur Kennzeichnung übereinstimmender Komponenten verwendet werden.
  • 1 und 3 zeigen Aufsichten von Halbleiterspeichervorrichtungen gemäß verschiedenen Ausführungsformen der Erfindung, wobei eine Mehrzahl von Speicherzellen und eine Signalsteuervorrichtung gezeigt sind.
  • 2 zeigt eine Aufsicht auf eine Halbleiterspeichervorrichtung gemäß einer weiteren Ausführungsform der Erfindung, wobei eine Mehrzahl von Halbleiterspeicherkomponenten gezeigt ist, die mit einer Signalsteuervorrichtung kommunizieren.
  • 1 zeigt eine Halbleiterspeichervorrichtung MM mit einer Mehrzahl von Speicherzellen MC (der Übersichtlichkeit halber sind lediglich drei der Speicherzellen MC dargestellt). Die Speicherzellen können beispielsweise DRAM-Speicherzellen darstellen, die in einer Matrix angeordnet sind, jedoch sind die Speicherzellen nicht auf diesen Typ beschränkt. In dieser Ausführungsform stellt die Halbleiterspeichervorrichtung MM eine Komponenten-Typ-Vorrichtung dar, z.B. einen einzelnen integrierten Schaltkreis. Wenigstens eine der Mehrzahl von Speicherzellen MC stellt eine Mehrzweck-Speicherzelle dar – diese kann entweder in einem ersten Modus zum Speichern und/oder Lesen von Fehlerkorrekturcode (ECC) Information oder in einem zweiten Modus als redundante Speicherzelle zum Ersetzen von fehlerhaften Speicherzellen (und insbesondere einzelnen Speicherzellen, die defekt sind) betrieben werden. Während des Betriebs erfolgt jeder Modus exklusiv zum anderen, so dass die Speicherzellen MC nicht gleichzeitig in beiden Modi betrieben werden können. Somit kann die wenigstens eine Speicherzelle MC in einem Betriebszustand entweder als Speicherzelle zum Speichern und/oder Lesen von ECC Information oder zum Ersetzen defekter Speicherzellen aus der Anzahl der verbleibenden Speicherzellen MC (insbesondere einzelne defekte Speicherzellen MC) betrieben werden.
  • Wie in 1 gezeigt ist, enthält die Halbleiterspeichervorrichtung MM eine 0 MB Kennzeichnung, eine 256 MB Kennzeichnung und eine 288 MB Kennzeichnung. Diese Kennzeichnungen markieren lediglich beispielhaft Grenzen der Speicherfeldbereiche innerhalb eines 256 MB DRAMs. Jeder der Speicherfeldbereiche enthält eine Mehrzahl von Speicherzellen MC. In der dargestellten Ausführungsform kennzeichnet 0 MB den Anfang eines ersten Speicherfeldbereichs des DRAMs. Die 256 MB Kennzeichnung markiert die Grenze zwischen einem Speicherfeldbereich, der ausschließlich Einzweckspeicherzellen MC (d.h. dieses Feld enthält nicht die Mehrzweckspeicherzellen) enthält, sowie ein Speicherfeldbereich 1 mit Mehrzweckspeicherzellen (d.h. die wenigstens eine Speicherzelle, welche entweder im ersten oder zweiten funktionellen Modus betrieben werden kann). Die 288 MB Kennzeichnung markiert die andere Grenze des Speicherfeldbe reichs 1 einschließlich der Mehrzweckspeicherzellen. Folglich ist die wenigstens eine Speicherzelle MC, welche entweder im ersten oder zweiten funktionellen Modus betrieben werden kann, vollständig innerhalb eines getrennten Speicherfeldbereichs 1 enthalten.
  • Zusätzlich enthält die erste Ausführungsform (integrierte Schaltkreiskomponente) der Halbleiterspeichervorrichtung eine Signalsteuervorrichtung CTRL zum Signalisieren, in welchem Modus (ECC Betrieb oder redundanter Speicherzellenbetrieb) die Mehrzweckspeicherzelle MC einer bestimmten Speicherzellenvorrichtung MM betrieben werden kann. Wie gezeigt ist, ist die Signalsteuervorrichtung CTRL außerhalb der Speicherfeldbereiche angeordnet. Die Signalsteuervorrichtung CTRL kann eine Sicherung (eine Lasersicherung oder eine elektronische Sicherung wie ein Mode-Control Register Set) sein, diese ist jedoch nicht hierauf beschränkt. Soll die Halbleiterspeichervorrichtung MM bei diesem Aufbau als Mehrzweckspeicherzelle MC im ECC Modus betrieben werden, kann die Sicherung intakt bleiben (d.h. es erfolgt kein "Durchbrennen der Sicherung"). Ein herkömmlicher Controller zum Betreiben von Halbleiterspeichern kann den Status der Signalsteuervorrichtung CTRL ("nicht durchgebrannt" bezogen auf dieses Beispiel) abrufen und die Halbleiterspeichervorrichtung MM entsprechend dem gelesenen Zustand als Speicher betreiben, der, abgesehen von weiteren Speicherzellen MC, Speicherzellen MC zur Verwendung in Verbindung mit dem ECC Modus aufweist. Falls die Sicherung jedoch nicht intakt ist (d.h. diese ist durchgebrannt), kann der Controller den Zustand der Signalsteuervorrichtung CTRL als "durchgebrannt" abrufen und dementsprechend die Mehrzweckspeicherzelle MC als redundante Speicherzelle betreiben.
  • Die Signalsteuervorrichtung CTRL kann zudem eine wiederprogrammierbare Vorrichtung enthalten. Dies ermöglicht es, den Status der Vorrichtung (z.B. "durchgebrannt" und "nicht durchgebrannt") mehrere Male zu ändern. Die Signalsteuervorrichtung CTRL kann ebenso in eine Betriebsartenregistergruppe (Mode-Control Register Set) integriert sein. Der Zustand einer solchen Betriebsartenregistergruppe kann zumindest mit jedem Einschaltvorgang geändert werden, wie mithin bekannt.
  • 2 zeigt eine Halbleiterspeichervorrichtung MM gemäß einer zweiten Ausführungsform der Erfindung. Diese Ausführungsform könnte industriell von größerem Interesse sein als die soeben beschriebene erste Ausführungsform, da die Halbleiterspeichervorrichtung MM bei dieser zweiten Ausführungsform ein Speicherboard wie ein DIMM- oder SIMM-Board dargestellt. Mit anderen Worten enthält die Halbleiterspeichervorrichtung MM der zweiten Ausführungsform eine Mehrzahl individueller Speicherkomponenten Comp.
  • Jede der Mehrzahl von Speicherkomponenten Comp enthält Speicherzellen MC, die in einer Matrix angeordnet sind (der Einfachheit halber sind lediglich einige wenige Speicherzellen in 2 gezeigt). Die Speicherzellen MC enthalten wie bei der ersten Ausführungsform wenigstens eine Mehrzweckspeicherzelle MC – d.h. eine Speicherzelle, die in einem ersten Modus als Speichervorrichtung für ECC Information oder im zweiten Modus betrieben werden kann. Nachfolgend wird angenommen, dass die wenigstens eine Mehrzweckspeicherzelle MC im zweiten Modus als redundante Speicherzelle betrieben wird. Jedoch kann dieser zweite Modus in einer weiteren, verschiedenen Ausführungsform gewöhnliche Daten in der wenigstens einen Mehrzweckspeicherzelle MC speichern, wie nachfolgend beschrieben wird. Falls der zweite Modus dem Betrieb von redundanten Speicherzellen dient, ähneln die Speicherkomponenten Comp der zweiten Ausführungsform der Halbleiterspeichervorrichtung MM der ersten Aus führungsform in Bezug auf die funktionelle Anordnung als auch die Leistungsfähigkeit der Speicherzellen MC.
  • Eine einzelne Signalsteuervorrichtung CTRL ist in der Halbleiterspeichervorrichtung MM ebenso vorgesehen. Diese einzelne Signalsteuervorrichtung CTRL kann mit beliebigen der Speicherkomponenten Comp der zweiten Ausführungsform angeordnet sein; jedoch wird bevorzugt, die einzelne Signalsteuervorrichtung CTRL separat auf dem DIMM- oder SIMM-Board oder generell auf der Halbleiterspeichervorrichtung MM anzuordnen. Die Signalsteuervorrichtung CTRL kann Vorrichtungen enthalten, die den oben beschriebenen ähneln (z.B. eine Sicherung, eine wiederprogrammierbare Vorrichtung usw.).
  • Bei der oben beschriebenen Ausführungsform steuert der Controller die Halbleiterspeichervorrichtung MM und die Speicherkomponenten Comp können zum Abrufen des Zustands der Signalsteuervorrichtung CTRL (z.B. "durchgebrannt" oder "nicht durchgebrannt") betrieben werden und als Ergebnis des gelesenen Status werden die Mehrzweckspeicherzellen MC entsprechend betrieben. Bei diesem Aufbau wird die Halbleiterspeichervorrichtung MM derart angesteuert, dass diese entweder als Speichervorrichtung mit in einem ECC Modus (dem ersten Modus) wirkenden Speicherzellen MC betrieben wird oder als Speichervorrichtung mit in dem zweiten Modus betriebenen Speicherzellen MC dient, wobei der zweite Modus einem Modus einer redundanten Speicherzelle entsprechen kann, falls eine Redundanz erforderlich ist, oder dieser kann einem gewöhnlichen Informationsspeichermodus entsprechen (siehe unten stehende Ausführungen).
  • Vorzugsweise weist eine entsprechende Speicherkomponente Comp, d.h. entweder eine einzelne Speicherkomponente Comp wie bei der ersten Ausführungsform oder eine Mehrzahl von Komponenten Comp wie in der zweiten Ausführungsform, eine Redundanzvor richtung wie einen Redundanzdecoder, eine Sicherung usw. (wie allgemein bekannt ist) auf, um einen Vollbetrieb der Speicherzellen MC als redundante Speicherzellen zu ermöglichen.
  • 3 zeigt eine weitere Halbleiterspeichervorrichtung MM mit einer Mehrzahl von Speicherzellen MC (der Übersichtlichkeit halber sind ebenso lediglich drei der Speicherzellen MC gezeigt). Die Speicherzellen MC können DRAM Speicherzellen entsprechen, die in einer Matrix angeordnet sind, jedoch sind die Speicherzellen MC nicht auf diesen Speichertyp beschränkt. Wie in der Ausführungsform von 1 entspricht die Halbleiterspeichervorrichtung MM ebenso in dieser Ausführungsform einer Komponenten-Typ-Vorrichtung, z.B. einem einzelnen integrierten Schaltkreis. Wenigstens eine der Mehrzahl von Speicherzellen MC entspricht einer Mehrzweckspeicherzelle – diese kann entweder in einem ersten Modus zum Speichern und/oder Lesen von Fehlerkorrekturcode (ECC) Information oder in dem zweiten Modus betrieben werden.
  • Jedoch unterscheidet sich der zweite Modus in dieser Ausführungsform von dem zweiten Modus in der Ausführungsform von 1. In der Ausführungsform in 3 wirkt die wenigstens eine Speicherzelle MC im zweiten Modus als Speicherzelle zum Speichern gewöhnlicher Information. Mit anderen Worten: in der Ausführungsform von 3 funktioniert die wenigstens eine Speicherzelle MC bei Betrieb im zweiten Modus auf dieselbe Weise wie die Speicherzellen MC der Halbleiterspeichervorrichtung MM, die nicht in zwei verschiedenen Modi betrieben werden können. Erneut erfolgt jeder Modus während des Betriebs exklusiv zum anderen – die wenigstens eine Speicherzelle MC wird nicht gleichzeitig in beiden Modi betrieben. Somit kann die wenigstens eine Speicherzelle MC entweder als Speicherzelle zum Speichern von ECC Information oder als Speicherzelle zum Speichern von gewöhnlicher Information betrieben werden.
  • Wie in 3 gezeigt ist, enthält die Halbleiterspeichervorrichtung MM eine 0 MB Kennzeichnung, eine 244 MB Kennzeichnung und eine 256 MB Kennzeichnung. Diese Kennzeichnungen markieren beispielhaft Grenzen der Speicherfelder innerhalb eines 256 MB DRAMs. Jeder der Speicherfeldbereiche enthält eine Mehrzahl von Speicherzellen MC. In der dargestellten Ausführungsform kennzeichnet 0 MB den Anfang eines ersten Speicherfeldbereichs des DRAMs. Die Kennzeichnung 244 MB markiert die Grenze zwischen einem Speicherfeldbereich mit lediglich Einzweckspeicherzellen MC (d.h. dieses Feld enthält keine Mehrzweckspeicherzellen) und einem Speicherfeldbereich 1 mit der wenigstens einen Mehrzweckspeicherzelle MC (d.h. die entweder im ersten oder im zweiten funktionellen Modus betreibbare wenigstens eine Speicherzelle MC). Die 256 MB Kennzeichnung markiert die weitere Grenze des Speicherfeldbereichs 1 mit den Mehrzweckspeicherzellen. Folglich ist, siehe 3, die entweder im ersten oder zweiten funktionellen Modus betreibbare wenigstens eine Speicherzelle MC vollständig innerhalb eines getrennten Speicherfeldbereichs 1 enthalten.
  • Ebenso enthält diese Ausführungsform (integrierte Schaltkreiskomponente) der Halbleiterspeichervorrichtung entsprechend zur Ausführungsform von 1 eine Signalsteuervorrichtung CTRL zum Signalisieren, in welchem Modus (ECC Betrieb oder Betrieb zum Speichern gewöhnlicher Information) die Mehrzweckspeicherzelle MC einer bestimmten Speicherzellenvorrichtung MM betrieben werden kann. Wie gezeigt, ist die Signalsteuervorrichtung CTRL außerhalb der Speicherfeldbereiche angeordnet. Ebenso kann die Signalsteuervorrichtung CTRL in dieser Ausführungsform eine Sicherung enthalten (eine Lasersicherung oder eine elektronische Sicherung wie eine Betriebsartenregistergruppe), jedoch ist die Signalsteuervorrichtung CTRL nicht hierauf beschränkt. Falls die Halbleiterspeichervorrichtung MM die Mehr zweckspeicherzelle MC im ECC Modus betreiben soll, kann die Sicherung bei diesem Aufbau intakt bleiben (d.h. es erfolgt kein "Durchbrennen der Sicherung").
  • Ein herkömmlicher Controller zum Betreiben von Halbleiterspeichern kann den Status der Signalsteuervorrichtung CTRL ("nicht durchgebrannt" bezogen auf dieses Beispiel) abrufen und die Halbleiterspeichervorrichtung MM entsprechend dem gelesenen Zustand als Speicher betreiben, der, abgesehen von weiteren Speicherzellen MC, Speicherzellen MC zur Verwendung in Verbindung mit dem ECC Modus aufweist. Falls die Sicherung jedoch nicht intakt ist (d.h. diese ist durchgebrannt), kann der Controller den Zustand der Signalsteuervorrichtung CTRL als "durchgebrannt" abrufen und dementsprechend die Mehrzweckspeicherzelle MC als redundante Speicherzelle betreiben.
  • Die Signalsteuervorrichtung CTRL kann zudem eine wiederprogrammierbare Vorrichtung enthalten. Dies ermöglicht es, den Status der Vorrichtung (z.B. "durchgebrannt" und "nicht durchgebrannt") mehrere Male zu ändern. Die Signalsteuervorrichtung CTRL kann ebenso in eine Betriebsartenregistergruppe (Mode-Control Register Set) integriert sein. Der Zustand einer solchen Betriebsartenregistergruppe kann zumindest mit jedem Einschaltvorgang geändert werden, wie mithin bekannt.
  • Selbstverständlich kann auch eine zur Ausführungsform von 2 ähnliche Anordnung im Rahmen des Schutzbereichs dieser Erfindung ausgelegt werden, so dass die wenigstens eine Speicherzelle MC im zweiten Modus als Speichervorrichtung zum Speichern gewöhnlicher Information dient.
  • Erfindungsgemäß ist das folgende Verfahren zum Betreiben einer Halbleiterspeichervorrichtung MM von Vorteil, sofern eine Halbleiterspeichervorrichtung MM einschließlich einer Mehrzahl von Halbleiterspeicherzellen MC vorliegt und die Mehrzahl von Speicherzellen MC wenigstens eine erste Speicherzelle MC aufweist, die in einem ersten Modus zum Speichern und/oder Lesen von Fehlerkorrekturcode (ECC) Information oder in einem zweiten Modus betreiben werden kann, in dem diese entweder als redundante Speicherzelle zum Ersetzen fehlerhafter Speicherzellen (und insbesondere von einzelnen Speicherzellen, die defekt sind) oder als Speichervorrichtung zum Speichern von gewöhnlicher Information wirkt. Während des Betriebs wird der Status einer Signalsteuervorrichtung CTRL erfasst (oder abgerufen). Sobald dieser erfasst ist, wird die in dem ersten oder zweiten Modus betreibbare wenigstens eine Speicherzelle MC entweder im ersten Modus (d.h. als Speichervorrichtung für ECC Information) oder im zweiten Modus (d.h. entweder als redundante Speicherzelle oder als Speichervorrichtung zum Speichern gewöhnlicher Information) betrieben.
  • Eine Halbleiterspeichervorrichtung gemäß der Erfindung ermöglicht verschiedenartige Vorteile. So ist es möglich (abhängig vom Status der Signalsteuervorrichtung CTRL) eine solche Halbleiterspeichervorrichtung in einem System mit ECC Funktionalität als auch in einem System ohne ECC Funktionalität einzusetzen. In letzterem Falle ist es zudem möglich, die wenigstens eine Speicherzelle MC als redundante Speicherzelle (in einer Ausführungsform) zu verwenden oder diese als Speichervorrichtung zum Speichern gewöhnlicher Information (in derselben oder einer hiervon verschiedenen Ausführungsform) zu verwenden. Die verschiedenen Arten der Nutzung sind darauf zurückzuführen, dass die Anzahl von Verbindungspins der Halbleiterspeichervorrichtung immer dieselbe ist, unabhängig davon, ob diese in einem ECC System verwendet wird oder nicht. Im Gegensatz hierzu ist die Anzahl von Verbindungspins in Halbleiterspeichervorrichtungen des Standes der Technik, die sich für ein ECC System eignen, immer verschieden von der Anzahl von Verbindungs pins einer Halbleiterspeichervorrichtung, die sich nicht für ein ECC System eignet.
  • Zusätzlich sind die Herstellungskosten der erfindungsgemäßen Halbleiterspeichervorrichtung geringer als die Kosten zur Herstellung bekannter Halbleiterspeichervorrichtungen, da insbesondere bei Vorliegen fehlerhafter Speicherzellen, insbesondere einzelner fehlerhafter Speicherzellen (z.B. in dem Zellenfeld/den Zellenfeldern außerhalb des Bereichs der Mehrzweckspeicherzelle) die Möglichkeit besteht, die Mehrzweckspeicherzellen als redundante Speicherzellen zu verwenden, falls die Mehrzweckspeicherzellen im zweiten Modus als redundante Speicherzellen wirken. Ohne diese Möglichkeit des Ersetzens von Speicherzellen würde die Intaktheit der Halbleiterspeichervorrichtung abnehmen.
  • In der Ausführungsform, in der die wenigstens eine Speicherzelle MC im zweiten Modus als Speichervorrichtung zum Speichern gewöhnlicher Information dient, weist die Erfindung den Vorteil auf, dass die Anzahl von Pins konstant gehalten werden kann, unabhängig davon, ob die Halbleiterspeichervorrichtung im ersten Modus oder im zweiten Modus betrieben wird. Ebenso kommt der Aspekt der "Herstellungskosten", wie eingangs beschrieben, zum Tragen, da keine Notwendigkeit besteht, verschiedene Typen von Speichervorrichtungen abhängig vom Anwendungszweck (ECC Information oder lediglich gewöhnliche Information) herzustellen. Verschiedene Typen von Speichervorrichtungen reduzieren die Anzahl von Speichervorrichtungen für den ersten Betriebsmodus und ebenso die Anzahl von Speichervorrichtungen für den zweiten Betriebsmodus. Eine derartige Reduktion führt zu höheren Kosten pro Speichervorrichtung. Jedoch führt die Herstellung einer entsprechend größeren Anzahl von Speichervorrichtungen, die in beiden Modi betrieben werden können, zu einer Kosteneinsparung.
  • Obwohl die Erfindung detailliert mit Bezug zu spezifischen Ausführungsformen erläutert wurde, erkennt ein Fachmann, dass verschiedenartige Änderungen und Modifikationen vollzogen werden können, ohne vom Schutzbereich der Erfindung abzuweichen. Der Schutzbereich der Erfindung wird durch die beigefügten Patentansprüche und deren Äquivalente bestimmt.
  • MM
    Speichervorrichtung
    MC
    Speicherzellen
    1
    Fläche der Nummer 1 der Speicherzellen
    OMB, 244MB, 256MB, 288MB
    Kanten von Speicherzellenflächen
    CTRL
    Signalvorrichtung
    Comp
    Speicherkomponente

Claims (11)

  1. Halbleiterspeichervorrichtung (MM), umfassend: eine Mehrzahl von Halbleiterspeicherzellen (MC) einschließlich wenigstens einer Speicherzelle (MC), die in einem ersten Modus betreibbar ist, in dem die wenigstens eine Speicherzelle (MC) als Speichervorrichtung für Fehlerkorrekturcode-Information direkt und die in einem zweiten Modus betreibbar ist, in dem die wenigstens eine Speicherzelle (MC) als Speichervorrichtung für Information dient, die verschieden ist von Fehlerkorrekturcode-Information; und eine Signalsteuervorrichtung (CTRL) zur Signalisierung, dass die wenigstens eine Speicherzelle (MC) in dem ersten Modus oder in dem zweiten Modus zu betreiben ist.
  2. Halbleiterspeichervorrichtung (MM) nach Anspruch 1, wobei die wenigstens eine Speicherzelle (MC) im zweiten Modus als redundante Speicherzelle dient.
  3. Halbleiterspeichervorrichtung (MM) nach Anspruch 1, wobei die wenigstens eine Speicherzelle (MC) im zweiten Modus als Speicherzelle zum Speichern von gewöhnlicher Information dient.
  4. Halbleiterspeichervorrichtung (MM) nach einem der vorangehenden Ansprüche, wobei die Halbleiterspeichervorrichtung (MM) eine Halbleiterspeicherkomponente darstellt, die die Signalsteuervorrichtung (CTRL) enthält.
  5. Halbleiterspeichervorrichtung (MM) nach einem der vorangehenden Ansprüche, zusätzlich umfassend eine Mehrzahl von Halbleiterspeicherkomponenten.
  6. Halbleiterspeichervorrichtung (MM) nach Anspruch 5, wobei die Signalsteuervorrichtung (CTRL) jeder der Halbleiterspeicherkomponenten zu eigen ist.
  7. Halbleiterspeichervorrichtung (MM) nach einem der vorangehenden Ansprüche, wobei die Signalsteuervorrichtung (CTRL) eine Sicherung darstellt.
  8. Halbleiterspeichervorrichtung (MM) nach einem der vorangehenden Ansprüche 1 bis 6, wobei die Signalsteuervorrichtung (CTRL) eine wiederprogrammierbare Signalsteuervorrichtung ist.
  9. Halbleiterspeichervorrichtung (MM) nach einem der vorangehenden Ansprüche, wobei ein Status der Signalsteuervorrichtung durch eine technische Vorrichtung ermittelbar ist.
  10. Halbleiterspeichervorrichtung (MM) nach einem der vorangehenden Ansprüche, zusätzlich umfassend eine Redundanzvorrichtung zum Ersetzen einer defekten Speicherzelle, falls die wenigstens eine Speicherzelle (MC) in dem zweiten Modus als redundante Speicherzelle betrieben wird.
  11. Verfahren zum Betreiben einer Halbleiterspeichervorrichtung (MM) nach einem der vorangehenden Ansprüche, wobei das Verfahren die Schritte aufweist: Erfassen eines Status der Signalsteuervorrichtung (CTRL), wobei die wenigstens eine Speicherzelle (MC) abhängig vom Status der Signalsteuervorrichtung (CTRL) entweder im ersten Modus, in welchem diese als Speichervorrichtung für ECC-Information dient oder im zweiten Modus betrieben wird.
DE102006031055A 2005-07-15 2006-07-05 Halbleiterspeichervorrichtung und Verfahren zu deren Herstellung Ceased DE102006031055A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/182,063 2005-07-15
US11/182,063 US7404136B2 (en) 2005-07-15 2005-07-15 Semiconductor memory device including a signal control device and method of operating the same

Publications (1)

Publication Number Publication Date
DE102006031055A1 true DE102006031055A1 (de) 2007-02-01

Family

ID=37609641

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006031055A Ceased DE102006031055A1 (de) 2005-07-15 2006-07-05 Halbleiterspeichervorrichtung und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (2) US7404136B2 (de)
CN (1) CN1897162A (de)
DE (1) DE102006031055A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4201783B2 (ja) * 2005-08-04 2008-12-24 富士通マイクロエレクトロニクス株式会社 キャッシュメモリ装置、半導体集積回路およびキャッシュ制御方法
US7490177B2 (en) * 2006-01-23 2009-02-10 Infineon Technologies Ag System method for performing a direct memory access for automatically copying initialization boot code in a new memory architecture
US7451263B2 (en) * 2006-02-08 2008-11-11 Infineon Technologies Ag Shared interface for components in an embedded system
US20080010419A1 (en) * 2006-07-06 2008-01-10 Rom-Shen Kao System and Method for Issuing Commands
US20080010420A1 (en) * 2006-07-06 2008-01-10 Rom-Shen Kao Method for Accessing Control Registers via a Memory Device
US20080007569A1 (en) * 2006-07-06 2008-01-10 Rom-Shen Kao Control protocol and signaling in a new memory architecture
US7441070B2 (en) * 2006-07-06 2008-10-21 Qimonda North America Corp. Method for accessing a non-volatile memory via a volatile memory interface
JP5401903B2 (ja) * 2008-10-03 2014-01-29 富士通株式会社 故障情報監視装置及び故障情報監視方法
KR102498208B1 (ko) 2016-06-07 2023-02-10 삼성전자주식회사 여분의 용량을 포함하는 메모리 장치 및 이를 포함하는 적층 메모리 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3755791A (en) * 1972-06-01 1973-08-28 Ibm Memory system with temporary or permanent substitution of cells for defective cells
US4975882A (en) * 1989-10-30 1990-12-04 Motorola, Inc. User programmable redundant memory
US5134616A (en) * 1990-02-13 1992-07-28 International Business Machines Corporation Dynamic ram with on-chip ecc and optimized bit and word redundancy
US5278847A (en) * 1990-12-28 1994-01-11 General Electric Company Fault-tolerant memory system with graceful degradation
US5784391A (en) * 1996-10-08 1998-07-21 International Business Machines Corporation Distributed memory system with ECC and method of operation
DE10120670B4 (de) * 2001-04-27 2008-08-21 Qimonda Ag Verfahren zur Reparatur von Hardwarefehlern in Speicherbausteinen

Also Published As

Publication number Publication date
US20070033487A1 (en) 2007-02-08
US20070033489A1 (en) 2007-02-08
US7404136B2 (en) 2008-07-22
CN1897162A (zh) 2007-01-17

Similar Documents

Publication Publication Date Title
DE102006031055A1 (de) Halbleiterspeichervorrichtung und Verfahren zu deren Herstellung
DE4441183C2 (de) Halbleitervorrichtung und Verfahren zum Ansteuern von Ersatzwortleitungen in einer Halbleitervorrichtung
DE2715751C3 (de) Speicheranordnung mit defekten Modulen
DE2058698A1 (de) Datenspeichersystem
DE3906897C2 (de)
DE4236099A1 (de) Spaltenredundanter Schaltkreis für eine Halbleiter-Speichervorrichtung
DE3032630A1 (de) Halbleiterspeicher aus speicherbausteinen mit redundanten speicherbereichen
DE2646163B2 (de) Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers
DE4132831C2 (de) Halbleiterspeichervorrichtung
DE4111708A1 (de) Redundanzvorrichtung fuer eine halbleiterspeichervorrichtung und verfahren zum ersetzen einer defekten speicherzelle
DE3637336A1 (de) Halbleiterspeichervorrichtung
EP1205938B1 (de) Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen
DE60304642T2 (de) Flashspeicher und Verfahren zum Betrieb desselben
DE4020895C2 (de) Halbleiterspeichereinrichtung zum Speichern von Daten mit einer Mehrzahl von Bits und Betriebsverfahren für diese
DE69626067T2 (de) Schaltung und Verfahren um Bitleitungen vorzuspannen
DE10126610B4 (de) Speichermodul und Verfahren zum Testen eines Halbleiterchips
DE102006001601A1 (de) Halbleiterwafer mit Rückseitenidentifizierung und Verfahren zur Herstellung desselben
DE4010292A1 (de) Hochgeschwindigkeitsschreibverfahren zum testen eines ram
DE4129133C1 (de)
DE3327874A1 (de) Speichermodul fuer ein programmierbares elektronisches geraet
DE19922786A1 (de) Verfahren zum Testen eines Halbleiterspeichers und Halbleiterspeicher mit Testeinrichtung
DE3215121C2 (de)
DE3337850C2 (de)
DE3435506A1 (de) An einem gegenstand zur markierung angebrachte anordnung mit einem informationsspeicher
DE69914710T2 (de) Verteilte Blockredundanz für Halbleiterspeicheranordnungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8131 Rejection