-
Die
vorliegende Erfindung betrifft ein Verfahren zum Bestimmen der Zuverlässigkeit
eines integrierten Schaltkreises (Chips), ein Verfahren zum Ermitteln
einer Information hinsichtlich des Zustands einer oder mehrerer
elektrischer Verbindungen in einem Chip, eine Mess-Schaltung zur
Bestimmung der Zuverlässigkeit
eines Chips, eine Mess-Schaltung zum Ermitteln einer Information
hinsichtlich des Zustands einer elektrischen Verbindung in einem
Chip, eine eine erfindungsgemäße Mess-Schaltung
und einen Chip aufweisende Schaltung und einen Chip, welcher eine
elektrische Verbindungsstruktur zum Testen der Zuverlässigkeit
des Chips aufweist.
-
Unter
mikroelektronischen, integrierten Schaltkreisen, die auch als Chips
bezeichnet werden, gibt es welche, die in erhöhtem Maße sicherheitsrelevant sind,
beispielsweise Steuerungs-ICs für
industrielle Anwendungen oder für
Anwendungen im Kraftfahrzeug wie Airbag-Steuerung, ABS-Steuerung
oder Beschleunigungskontrolle. Ein plötzlicher und unvorhergesehener
Ausfall derartiger Chips kann fatale Folgen haben. Deshalb müssen an
derartige Chips erhöhte
Anforderungen bezüglich
der Ausfallsicherheit und Zuverlässigkeit
gestellt werden.
-
Die
Zuverlässigkeit
der Chips wird zum einen durch die Funktionsfähigkeit der in ihnen enthaltenen Schaltungskomponenten
wie Transistoren, Kondensatoren, Widerstände oder Induktoren bestimmt.
Zum zweiten jedoch hängt
die Zuverlässigkeit
des Chips von der Funktionsfähigkeit
der elektrischen Verbindungen zwischen diesen Schaltungskomponenten
entscheidend ab. Diese elektrischen Verbindungen sind in der Regel
Teil eines elektrischen Zwischenverbindungssystems (interconnect
system), welches in der Regel eine Mehrzahl von Metallisierungsebenen
aufweist, in denen elektrische Verbindungsleitun gen verlaufen und
die untereinander durch sogenannte Via-Verbindungen verbunden sind, die jeweils
mit Anschlussgebieten der Metallisierungsebenen kontaktiert sind.
Es ist von größter Bedeutung,
dass während
der gesamten Lebensdauer des Chips diese elektrischen Verbindungen
des elektrischen Zwischenverbindungssystems durch keinerlei Ausfälle beeinträchtigt werden
und somit während
des Herstellungs- und Verarbeitungsprozesses des Chips keinerlei
Defekte auftreten.
-
Aus
aktuellen Daten und Erhebungen ergibt sich jedoch, dass die Lebensdauer
von in die Anwendung überführten Chips
oftmals durch frühzeitige
Ausfälle
aufgrund von sogenannten extrinsischen Defekten begrenzt wird. Derartige
Defekte werden durch zufällige
Fehlprozessierung oder Prozessabweichungen in der Fabrikation verursacht,
welche nicht notwendigerweise zu einem sofortigen Produktionsausfall
oder einer sofortigen Fehlfunktion dieser Bauelemente führen und
somit auch nicht durch die üblichen
Parametertests oder Kontrollen in der Fertigungslinie detektiert
werden können.
Derartige Bauelemente zeigen anfänglich
eine normale Funktion und typische Parameterwerte innerhalb der
spezifizierten Bereiche, jedoch eine erheblich verkürzte Lebensdauer.
In sicherheitsrelevanten Anwendungen kann die Verwendung derartiger
Chips fatale Auswirkungen haben.
-
Die 1 zeigt
qualitativ die Abhängigkeit
der Ausfallrate von Chips von der Zeit. Daraus ergibt sich, dass
die Anzahl der frühzeitig
auftretenden Ausfälle,
die auf extrinsischen Defekten oder anderen nicht-intrinsischen
Ursachen beruhen, viel höher
ist als die Anzahl der zufälligen
Ausfälle,
welche durch intrinsische Ermüdungen
verursacht werden. Für
Anwendungen mit hoher Sicherheitsrelevanz sind derartige frühzeitige
Ausfälle äußerst schädlich.
-
Die 2 zeigt
eine experimentell gewonnene Pareto-Darstellung für verschiedene
Defekte in der sogenannten BEOL (backend of line), welche das gesamte
Leitbahn- und Kontaktsystem, also im Wesentlichen das bereits genannte
elektrische Zwischenverbindungssystem umfasst. Die auf der x-Achse
dargestellten, nicht näher
bezeichneten Defekttypen wurden als Ursache für frühzeitige Ausfälle der
Chips identifiziert. Es zeigt sich, dass annähernd 70% der Defekte als Defekte
bezüglich
der Via-Verbindungen und zusätzlich
weitere 20% als Defekte bezüglich
der metallischen Leitungen oder der Kontakte identifiziert wurden.
Somit ist die Reduktion der extrinsischen Defekte bei den Zwischenverbindungen
zwischen verschiedenen Metallisierungsebenen oder innerhalb der
Metallisierungsebenen von äußerster
Wichtigkeit. Alternativ oder zusätzlich
dazu werden jedoch intelligente Verfahren benötigt, um entstehende frühzeitige
Ausfälle
zu detektieren, bevor sie während
des Gebrauchs des Chips auftreten.
-
Es
gibt bereits verschiedene Ausbeute-, Qualitäts- und Zuverlässigkeitskontrollen,
die in dem Entwicklungs- und Herstellungsprozess von Halbleiter-Chips
eingebaut sind und die die korrekte Funktionsweise während der
gesamten vorhergesagten Lebensdauer der Bauelemente garantieren.
Dies betrifft ebenso den BEOL-Bereich, also das elektrische Zwischenverbindungssystem
der Chips. Diese bekannten Kontrollen bieten jedoch keine ausreichende
Handhabe für
die Detektion oder Vermeidung von frühzeitigen Ausfällen.
-
Es
ist demgemäß eine Aufgabe
der vorliegenden Erfindung, ein Verfahren und eine Mess-Schaltung zum
Bestimmen der Zuverlässigkeit
eines Chips anzugeben, welche es ermöglichen, fehlerhafte elektrische Verbindungen
in dem Chip frühzeitig
zu detektieren. Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein
Verfahren und eine Mess-Schaltung anzugeben, mit welchen eine frühzeitige
Information hinsichtlich des Zustands einer oder mehrerer elektrischer
Verbindungen in einem Chip ermittelt werden kann.
-
Diese
Aufgaben werden durch die auf ein Verfahren und eine Mess-Schaltung
gerichteten unabhängigen
Patentansprüche
ge löst.
Vorteilhafte Ausgestaltungen und Weiterbildungen sind Gegenstand
von nebengeordneten Ansprüchen
sowie Unteransprüchen.
-
Die
Erfindung geht von der Tatsache aus, dass ein auf eine Via-Verbindung
bezogener Defekt anfänglich
einen Anstieg des elektrischen Widerstands zwischen der Via-Verbindung
und einem Anschlussgebiet in einer Metallisierungsebene bewirkt
und später
zu einem kompletten Ausfall der Via-Verbindung führt. Dies bildet die Grundlage
dafür,
den späteren
Ausfall der Via-Verbindung vorhersagen zu können. Dies gilt auch für andere
elektrischen Verbindungen, die beispielsweise nur innerhalb ein
und derselben Metallisierungsebene liegen.
-
Ein
erster Aspekt der Erfindung bezieht sich auf ein Verfahren zum Bestimmen
der Zuverlässigkeit
eines Chips, bei welchem der Chip seiner bestimmungsgemäßen Anwendung
zugeführt
wird und innerhalb einer Anwendungsumgebung des Chips eine den Zustand
einer oder mehrerer elektrischer Verbindungen in dem Chip repräsentierende
Messgröße ermittelt
wird und für
den Fall, dass die ermittelte Messgröße vorgegebenen Kriterien nicht
entspricht, ein entsprechendes Signal ausgegeben wird. Eine entsprechende
erfindungsgemäße Mess-Schaltung
zum Bestimmen der Zuverlässigkeit
eines seiner bestimmungsgemäßen Anwendung
zugeführten
Chips sowie eine den Chip und die Mess-Schaltung enthaltende Schaltung sind
in entsprechender Weise derart ausgebildet, dass die Schaltung eine
einen Zustand einer oder mehrerer elektrischer Verbindungen in dem
Chip repräsentierende
Messgröße ermittelt
und für
den Fall, dass die Messgröße vorgegebenen Kriterien
nicht entspricht, ein entsprechendes Signal ausgibt.
-
Ein
wesentlicher Gedanke bei diesem ersten Aspekt der Erfindung besteht
darin, dass die Zuverlässigkeit
des Chips überwacht
wird, während
sich der Chip bereits in seinem bestimmungsgemäßen Einsatz befindet. Der Chip
ist somit bereits, beispielsweise von einem Kunden, in ein übergeordnetes
System eingebaut worden. Beispielsweise kann der Chip ein mikroelektronischer
integrierter Schaltkreis zur Steuerung eines Airbags sein, der zu
diesem Zweck an seinen für
ihn vorgesehenen Platz innerhalb des elektronischen Steuerungssystems
des Kraftfahrzeugs eingebaut wurde. In dieser Anwendungsumgebung
des Chips wird nun der Zustand der elektrischen Verbindungen des
elektrischen Zwischenverbindungssystems des Chips überwacht, um
seine Zuverlässigkeit
und somit seine Ausfallsicherheit abschätzen zu können. Wenn sich ergibt, dass
die Zuverlässigkeit
als nicht ausreichend bewertet wird, wird ein entsprechendes Signal
ausgegeben, um den Anwender entsprechend zu warnen. Der Anwender
kann der Endnutzer sein, im gegebenen Beispiel also der Fahrer des
Kraftfahrzeugs.
-
Es
werden dabei vorzugsweise nicht sämtliche elektrischen Verbindungen
des elektrischen Zwischenverbindungssystems laufend überwacht,
womit ein sehr hoher Mess- und Auswertungsaufwand verbunden wäre. Vorzugsweise
wird stattdessen lediglich eine den Zustand der elektrischen Verbindungen
des elektrischen Zwischenverbindungssystems des Chips repräsentierende
Messgröße ermittelt.
Die zu ermittelnde Messgröße kann
dabei durch den elektrischen Widerstand, aber auch durch andere
physikalischen Größen gegeben
sein.
-
Für die Ermittlung
der repräsentierenden
Messgröße kann
beispielsweise eine bestimmte elektrische Verbindungsstruktur ausgewählt werden,
anhand der die Messgröße bestimmt
wird. Von dieser elektrischen Verbindungsstruktur wird angenommen,
dass ihre Eigenschaften bzw. ihr Zustand repräsentativ sind für die übrigen elektrischen
Verbindungen des elektrischen Zwischenverbindungssystems, sodass
ihre Eigenschaften bzw. ihr Zustand einen Rückschluss auf die Zuverlässigkeit
des gesamten elektrischen Zwischenverbindungssystems, also auch
des gesamten Chips zulässt.
-
Die
ausgewählte
elektrische Verbindungsstruktur ist vorzugsweise klein im Vergleich
zu dem gesamten elektrischen Zwi schenverbindungssystem und kann
beispielsweise ein einzelnes elektrisches Verbindungselement oder
eine geringe Anzahl zusammenhängender
oder nicht-zusammenhängender
elektrischer Verbindungselemente aufweisen.
-
Die
ausgewählte
elektrische Verbindungsstruktur kann beispielsweise ein Teil des
elektrischen Zwischenverbindungssystems, insbesondere ein aktiver
Teil des elektrischen Zwischenverbindungssystems des Chips sein.
Das elektrische Zwischenverbindungssystem weist für gewöhnlich eine
Mehrzahl von Metallisierungsebenen und mindestens eine Via-Verbindung
zwischen Anschlussgebieten auf, die in den Metallisierungsebenen
liegen. Die ausgewählte
elektrische Verbindungsstruktur kann dann beispielsweise eine Via-Verbindung
und/oder einen Kontakt zwischen einer Via-Verbindung und einem Anschlussgebiet
und/oder eine andere elektrische Verbindung aufweisen, wobei die
genannten elektrischen Verbindungselemente Bestandteile des aktiven
Teils des Zwischenverbindungssystems sind. Als Via-Verbindungen
können
beispielsweise sogenannte Kelvin-Via-Verbindungen verwendet werden. Die ausgewählte elektrische
Verbindungsstruktur kann auch beispielsweise ein zusammenhängendes
Gebilde aus jeweils einem oder mehreren der genannten elektrischen
Verbindungselemente sein, welches sich beispielsweise über mehrere
Metallisierungsebenen erstreckt. Es kann ferner vorgesehen sein,
dass entweder mehrere einzelne elektrische Verbindungselemente oder
mehrere einzelne ausgedehnte zusammenhängende Gebilde von Verbindungselementen,
die statistisch über
das elektrische Zwischenverbindungssystem verteilt sind, als Verbindungsstruktur
ausgewählt
werden.
-
Es
kann ebenso vorgesehen sein, dass die ausgewählte elektrische Verbindungsstruktur
ein Bestandteil des passiven Teils des elektrischen Zwischenverbindungssystems
des Chips ist. Der passive Teil des elektrischen Zwischenverbindungssystems
weist verschiedene Elemente auf, die nicht für die Übermittlung elektrischer Signale
zwischen Bauelementen genutzt werden, wie beispielsweise Füll- und
Stützstrukturen,
Dichtungs- und Schutzverdrahtungen
oder Abschnitte von nicht länger
benötigten
Schmelzsicherungen.
-
In
den bisher beschriebenen Ausführungsbeispielen
ist die ausgewählte
elektrische Verbindungsstruktur ein Teil des ohnehin vorhandenen
elektrischen Zwischenverbindungssystems des Chips. Es kann jedoch auch
vorgesehen sein, dass die ausgewählte
elektrische Verbindungsstruktur zusätzlich bereitgestellt ist und außerhalb
des elektrischen Zwischenverbindungssystems des Chips liegt, wobei
insbesondere die in der elektrischen Verbindungsstruktur enthaltenen
elektrischen Verbindungselemente auf die gleiche Weise wie baugleiche
elektrische Verbindungselemente des elektrischen Zwischenverbindungssystems
und mit den gleichen Herstellungsschritten hergestellt sind.
-
Eine
nach den vorstehend angegebenen Kriterien ausgewählte elektrische Verbindungsstruktur
kann in guter Näherung
als repräsentativ
für die
Gesamtheit der elektrischen Verbindungen des elektrischen Zwischenverbindungssystems
des Chips angenommen werden. Wenn somit an der ausgewählten elektrischen Verbindungsstruktur
durch Bestimmen einer Messgröße ein Defekt
festgestellt wird, so kann in guter Näherung davon ausgegangen werden,
dass dieser Defekt mindestens eine oder mehrere der elektrischen
Verbindungen des elektrischen Zwischenverbindungssystems in gleicher
Weise betrifft. Insbesondere wenn die ausgewählte elektrische Verbindungsstruktur
mit den gleichen Herstellungsschritten wie die elektrischen Verbindungselemente
des elektrischen Zwischenverbindungssystems hergestellt wurden,
kann davon ausgegangen werden, dass ermittelte Defekte bei der ausgewählten elektrischen
Verbindungsstruktur ein Anzeichen für ebensolche Defekte bei einem
oder mehreren der elektrischen Verbindungselemente des elektrischen
Zwischenverbindungssystems sind. Wenn die ausgewählte elektrische Verbindungsstruktur
in dem aktiven oder passiven Teil des elektrischen Zwischenverbindungssystems
enthalten ist, so bedeutet dies automatisch, dass sie durch die gleichen
Herstellungsschritte wie das elektrische Zwischenverbindungssystem
hergestellt wurde. Insoweit sie außerhalb des elektrischen Zwischenverbindungssystems
angeordnet ist, so kann zusätzlich
vorgesehen sein, dass bei ihrer Herstellung die gleichen Herstellungsschritte
wie bei dem elektrischen Zwischenverbindungssystem verwendet werden.
-
Das
erfindungsgemäße Verfahren
und die entsprechende Mess-Schaltung
nach dem ersten Aspekt der Erfindung können weiterhin so ausgebildet
sein, dass die Messgröße zeitlich
kontinuierlich ermittelt wird und somit eine laufende Überwachung
der Messgröße stattfindet
und die Zuverlässigkeit
des Chips entsprechend laufend überwacht
wird. Alternativ dazu kann vorgesehen sein, dass die Messgröße nur in
vorbestimmten Zeitintervallen, beispielsweise 1/2, 1, 2, 5 Stunden,
und/oder in vorbestimmten Situationen oder Gegebenheiten, beispielsweise
beim Ein- oder Ausschalten des Systems, ermittelt wird.
-
Es
kann ferner vorgesehen sein, dass die Änderung der Messgröße gegenüber der
Zeit ermittelt wird. Beispielsweise kann ein anfänglicher Wert der Messgröße kurz
nach der Herstellung oder vor oder bei der erstmaligen Inbetriebnahme
des Chips ermittelt und abgespeichert werden und bei dem Gebrauch
des Chips die Änderung
der Messgröße bzw.
die Differenz der aktuellen Messgröße gegenüber der anfänglichen abgespeicherten Messgröße ermittelt
werden. Es kann des Weiteren für
die Messgröße oder
für die
Differenz der aktuellen Messgröße gegenüber der
anfänglichen
Messgröße oder
auch für
das Verhältnis
dieser Differenz zu der aktuellen Messgröße (relative Änderung)
ein Schwellwert vorgegeben werden und es kann vorgesehen sein, dass
das Signal ausgegeben wird, wenn der Schwellwert über- oder
unterschritten wird. Im Falle eines elektrischen Widerstands als
relevante Messgröße kann
dann also ein Signal ausgegeben werden, wenn der gemessene Widerstand
oder die davon wie oben beschrieben abgeleiteten Größen den
vorgegebenen Schwellwert überschreiten.
Der Schwellwert wird vorzugsweise niedrig genug gewählt, um
die Zeitdauer der Benutzung des Chips zu begrenzen und das Signal
möglichst
frühzeitig
auszugeben und dem Anwender somit eine ausreichende Reaktionszeit
zu belassen.
-
Wie
bereits erwähnt,
wird ein Signal ausgegeben, wenn die bestimmte Messgröße vorgegebenen
Kriterien nicht entspricht. Dieses Signal kann in geeigneter Weise
in ein akustisches oder optisches Signal gewandelt werden und solchermaßen dem
Anwender als ein Alarmsignal zur Kenntnis gebracht werden. Ihm wird solchermaßen signalisiert,
dass der betreffende Chip unzuverlässig ist und mit hoher Wahrscheinlichkeit
innerhalb einer bestimmten Zeit ausfallen wird. Der Anwender wird
somit alarmiert und aufgefordert, eine Werkstatt aufzusuchen, um
den betreffenden Chip oder ein Modul oder eine Produktgruppe, auf
der der Chip montiert ist, austauschen zu lassen.
-
Ein
Vorteil der Erfindung besteht somit darin, dass durch die beschriebene
Zuverlässigkeitsbestimmung
der plötzliche
und unerwartete Ausfall eines Chips oder Moduls aufgrund von frühzeitigen
Ausfällen
elektrischer Verbindungen während
der ersten Periode des Gebrauchs vermieden werden kann. Die Vorwarnung des
Anwenders ist gerade bei sicherheitsrelevanten Anwendungen wie der
genannten Airbag-Steuerung von extremer Bedeutung. Die Erfindung
bezieht sich dabei auf jegliche frühzeitig auftretende Fehler
und Defekte elektrischer Verbindungen, welche durch Prozessabweichungen,
Fehlprozessierung oder Fehlbehandlung während der Bauelementherstellung,
Fehlbehandlung, Überbeanspruchung
oder andere extreme Belastungen des Bauelements während der
Anwendung und anderer Fehlerquellen für frühzeitige Via- und Metallisierungs-Defekte
verursacht werden. Vorzugsweise wird die Zuverlässigkeitsbestimmung an einem
Teil des jeweiligen Chips durchgeführt, welcher exakt die gleichen
relevanten Prozess-Schritte durchlaufen hat wie die elektrischen
Verbindungen des elektrischen Zwischenverbindungssystems. Das Kontrollverfahren
wird somit nicht auf einem Test-Wafer oder dergleichen durchgeführt son dern
vorzugsweise stets an Strukturen auf dem relevanten Chip. Diese
Strukturen haben somit bei ihrer Herstellung dieselben Prozessabweichungen
und -anomalien erfahren wie die elektrischen Verbindungen (z.B.
thermische oder Strombelastungen, ESD-Pulse etc.). Somit sind diese
Strukturen der beste und genaueste Indikator für potentielle frühzeitige
Ausfälle
des Chips. Die Erfindung erfasst auch andere frühzeitigen Defekte der Chips
bezüglich
der elektrischen Verbindungen, welche durch z.B. Stressmigration
(hoher thermischer Stress), Elektromigration (kombinierter thermischer und
elektrischer Stress) oder erhöhte
und wiederholte thermische Zyklen verursacht worden sind. Auch derartige
Defekte können
durch die erfindungsgemäßen Verfahren
und Mess-Schaltungen detektiert werden.
-
Ein
weiterer Aspekt der Erfindung bezieht sich auf ein Verfahren zum
Ermitteln einer Information hinsichtlich des Zustands einer oder
mehrerer elektrischer Verbindungen in einem Chip, welcher eine Mehrzahl von
Metallisierungsebenen und mindestens eine Via-Verbindung zwischen
zwei Metallisierungsebenen aufweist, bei welchem Verfahren eine
Messgröße bezüglich einer
ausgewählten
elektrischen Verbindungsstruktur ermittelt wird, welche mindestens
eine Via-Verbindung enthält,
und falls die ermittelte Messgröße vorgegebenen
Kriterien nicht entspricht, ein entsprechendes Signal ausgegeben
wird. Eine entsprechende erfindungsgemäße Mess-Schaltung zum Ermitteln
einer Information hinsichtlich des Zustands einer oder mehrerer
elektrischer Verbindungen in einem Chip, welcher eine Mehrzahl von
Metallisierungsebenen und mindestens eine Via-Verbindung zwischen
zwei Metallisierungsebenen aufweist, sowie eine den Chip und die
Mess-Schaltung enthaltende Schaltung sind derart ausgebildet, dass
eine Messgröße bezüglich einer
ausgewählten
elektrischen Verbindungsstruktur ermittelt wird, welche mindestens
eine Via-Verbindung enthält,
und falls die ermittelte Messgröße vorgegebenen
Kriterien nicht entspricht, ein entsprechendes Signal ausgegeben
wird.
-
Es
kann dabei vorgesehen sein, dass der Chip seiner bestimmungsgemäßen Anwendung
zugeführt wird
und innerhalb einer Anwendungsumgebung des Chips die Messgröße bestimmt
und gegebenenfalls das Signal ausgegeben wird.
-
Die
Erfindung gemäß dem weiteren
Aspekt kann im Übrigen
in derselben Weise weitergebildet und ausgestaltet werden, wie dies
bereits weiter oben im Zusammenhang mit dem Aspekt der Erfindung
beschrieben wurde.
-
Ein
anderer Aspekt der Erfindung bezieht sich auf einen Chip, welcher
ein elektrisches Zwischenverbindungssystem und eine elektrische
Verbindungsstruktur zum Testen der Zuverlässigkeit des Chips, welche außerhalb
des elektrischen Zwischenverbindungssystems angeordnet ist, aufweist.
Dabei ist vorzugsweise vorgesehen, dass die in der elektrischen
Verbindungsstruktur enthaltenen elektrischen Verbindungselemente auf
die gleiche Weise wie baugleiche elektrische Verbindungselemente
des elektrischen Zwischenverbindungssystems hergestellt sind. Insbesondere
kann vorgesehen sein, dass das elektrische Zwischenverbindungssystem
eine Mehrzahl von Metallisierungsebenen aufweist und die elektrische
Verbindungsstruktur eine Via-Verbindung und/oder einen Kontakt zwischen
einer Via-Verbindung und einem Anschlussgebiet und/oder eine andere
elektrische Verbindung aufweist, wobei das Anschlussgebiet oder
die andere elektrische Verbindung in einer Ebene angeordnet ist,
welche mit einer der Metallisierungsebenen des elektrischen Zwischenverbindungssystem
koplanar ist. Das Anschlussgebiet oder die andere elektrische Verbindung
wird somit in ein und derselben Ebene wie entsprechende Anschlussgebiete
und elektrische Verbindungen einer Metallisierungsebene des elektrischen
Zwischenverbindungssystems und mit denselben Prozess-Schritten hergestellt.
-
Im
Folgenden werden Ausführungsbeispiele
der Erfindung anhand der Figuren näher erläutert. Es zeigen:
-
1 ein
Diagramm zur Darstellung des qualitativen Verlaufs der Ausfallrate
von Chips über
der Zeit;
-
2 eine
Pareto-Darstellung der verschiedenen Typen von Metallisierungsdefekten
und ihren relativen prozentualen Anteilen;
-
3 eine
Ausführungsform
der vorliegenden Erfindung;
-
4 eine
weitere Ausführungsform
der vorliegenden Erfindung;
-
5 ein
Diagramm zur Darstellung der Zeitabhängigkeit des elektrischen Widerstands
einer defekten elektrischen Verbindungsstruktur;
-
6 eine
schematische Darstellung eines elektrischen Verbindungssystems eines
Chips mit aktiven und passiven Bereichen;
-
7 eine
schematische Darstellung eines Ausführungsbeispiels für eine Mess-Schaltung;
-
8 schematische
Darstellungen von Ausführungsbeispielen
für hinzugefügte, zu
Testzwecken dienende elektrische Verbindungsstrukturen;
-
9 schematische
Darstellungen von weiteren Ausführungsbeispielen
für hinzugefügte, zu
Testzwecken dienende elektrische Verbindungsstrukturen;
-
10 eine
schematische Darstellung eines weiteren Ausführungsbeispiels für eine hinzugefügte, zu Testzwecken
dienende elektrische Verbindungsstruktur;
-
11 schematische
Darstellungen von weiteren Ausführungsbeispielen
für hinzugefügte, zu
Testzwecken dienende elektrische Verbindungsstrukturen; und
-
12 ein
Flussdiagramm für
einen Testablauf.
-
In
der 3 ist eine Ausführungsform der Erfindung schematisch
dargestellt. Diese zeigt einen Chip 10, der innerhalb einer
Anwendungsumgebung 1 eingebaut ist und in dieser Anwendungsumgebung 1 spezifische
Funktionen zu erfüllen
hat. Der Chip 10 kann beispielsweise ein Steuer-IC für einen
Airbag, für
die ABS-Kontrolle, die Beschleunigungskontrolle oder für eine andere
Funktion in einem Kraftfahrzeug oder einer anderen Einrichtung sein,
und die Anwendungsumgebung 1 kann ein übergeordnetes elektronisches
Steuersystem für
die Funktionen des Kraftfahrzeugs oder der anderen Einrichtung sein.
Als Anwendungsumgebung 1 kann auch das Kraftfahrzeug oder
die andere Einrichtung als Ganzes angesehen werden, innerhalb welcher der
Chip 10 eingebaut ist. Als Anwendungsumgebung 1 kann
jedoch beispielsweise auch ein Modul oder eine Platine angesehen
werden, auf welcher der Chip 10 montiert ist und welche
ihrerseits innerhalb der Steuerungselektronik des Kraftfahrzeugs
oder der anderen Einrichtung geeignet angeordnet ist. In anderen
denkbaren Anwendungsfällen
kann der Chip 10 der Steuerung einer Industrieanlage, einer
Produktionsanlage oder eines Flugzeugs dienen, wobei dann die Anwendungsumgebung 1 wiederum
beispielsweise durch das elektronische Steuerungssystem dieser genannten
Einrichtungen gegeben sein kann.
-
Der
Chip 10 ist mit einer Mess-Schaltung 11 verbunden,
welcher die Funktion zukommt, die Zuverlässigkeit des Chips 10 zu überwachen.
Zu diesem Zweck ist die Mess-Schaltung 11 mit dem Chip 10 verbunden und
ermittelt eine Messgröße, welche
den Zustand einer oder mehrerer elektrischer Verbindungen in dem
Chip 10, insbesondere den Zustand seines elektrischen Zwischenverbindungssystems,
repräsentiert.
Die Verbindung zwischen der Mess-Schaltung 11 und dem Chip 10 kann
dabei drahtgebunden sein. Sie kann alternativ aber auch eine andere,
d.h. drahtlose Fernverbindung (per Funk oder optisch) aufweisen.
Die Mess-Schaltung 11 kann im Übrigen – wie in der 3 dargestellt – separat
und außerhalb
von dem Chip 10 innerhalb der Anwendungsumgebung 1 angeordnet
sein. Sie kann alternativ jedoch auch auf dem Chip 10 selbst
angeordnet und somit ein Teil der auf dem Chip 10 integrierten
mikroelektronischen Schaltung sein.
-
Die
Mess-Schaltung 11 ermittelt eine Messgröße und führt daran anschließend eine
Auswertung der Messgröße durch.
Falls diese Auswertung ergibt, dass die ermittelte Messgröße vorgegebenen
Kriterien nicht entspricht, so gibt die Mess-Schaltung 11 ein entsprechendes
Signal S nach außen
ab. Dieses Signal S zeigt an, dass der Chip 10 keine ausreichende
Zuverlässigkeit
besitzt und sein kompletter Ausfall bevorsteht. Das von der Mess-Schaltung 11 ausgegebene
Signal kann in ein durch den Anwender, beispielsweise den Fahrer des
Kraftfahrzeugs, wahrnehmbares optisches oder akustisches Signal
umgewandelt werden, sodass der Anwender dazu veranlasst werden kann,
geeignete Maßnahmen
zu treffen, damit nicht durch den plötzlichen Totalausfall des Chips 10 ein
Schaden verursacht wird.
-
In
der 4 ist eine weitere Ausführungsform der Erfindung in
schematischer Form dargestellt. Diese zeigt einen Chip 20,
welcher ein elektrisches Zwischenverbindungssystem (interconnect
system) 20.1 enthält. Das
elektrische Zwischenverbindungssystem 20.1 weist im Wesentlichen
Metallisierungsebenen 20.11 und Via-Verbindungen 20.12 zwischen
den Metallisierungsebenen 20.11 auf. Innerhalb der Metallisierungsebenen 20.11 befinden
sich elektrische Leitungen und Verdrahtungen zum Verbinden der elektronischen
Bauelemente des Chips 20 miteinander. Die Via-Verbindungen 20.12 sind
mit Anschlussgebieten verbunden, die in den Metallisierungsebenen 20.11 angeordnet
sind. Außerhalb
von dem elektrischen Zwischenverbindungssystem 20.1 kann
gegebenenfalls eine zusätzliche
elek trische Verbindungsstruktur 20.2 angeordnet sein. Im
dargestellten Fall weist diese zusätzliche elektrische Verbindungsstruktur 20.2 eine
einzelne Via-Verbindung auf, die mit zwei Anschlussgebieten verbunden
ist, die jeweils innerhalb von Ebenen angeordnet sind, die mit bestimmten
Metallisierungsebenen 20.11 des elektrischen Zwischenverbindungssystems 20.1 koplanar
sind. Die zusätzliche
elektrische Verbindungsstruktur 20.2 und ihre Verbindungselemente
sind vorzugsweise mit denselben Herstellungsschritten wie die Verbindungselemente
des elektrischen Zwischenverbindungssystems 20.1 hergestellt
worden.
-
Mit
dem Chip 20 ist eine Mess-Schaltung 21 verbunden,
deren Funktion darin besteht, eine Information hinsichtlich des
Zustands einer oder mehrerer elektrischer Verbindungen des Chips 20,
insbesondere seines elektrischen Zwischenverbindungssystems 20.1,
zu ermitteln. Zu diesem Zweck ist die Mess-Schaltung 21 mit einer
ausgewählten
elektrischen Verbindungsstruktur verbindbar, um bezüglich dieser
ausgewählten
elektrischen Verbindungsstruktur eine Messgröße zu ermitteln, die den Zustand
der elektrischen Verbindungen des Chips 20 repräsentiert.
Falls diese ermittelte Messgröße vorgegebenen
Kriterien nicht entspricht, gibt die Mess-Schaltung 21 ein
Signal S aus. In der 4 ist die Mess-Schaltung 21 beispielhaft
mit Kontaktpunkten der beiden oberen Metallisierungsebenen 20.11 verbunden.
Sie kann aber auch beispielsweise mit der optional vorhandenen zusätzlichen
elektrischen Verbindungsstruktur 20.2 verbunden sein.
-
Die 5 zeigt
die zeitliche Abhängigkeit
des elektrischen Widerstands einer hypothetischen elektrischen Verbindung.
Der elektrische Widerstand R kann als Messgröße herangezogen werden. Der
Zeitpunkt t = 0 bezeichnet beispielsweise einen Zeitpunkt unmittelbar
nach der Herstellung der elektrischen Verbindung, zu welchem der
elektrische Widerstand R(t = 0) noch einen Wert relativ nahe bei
dem theoretischen Wert R(theor) aufweist, welchen er auch noch für eine gewisse
Zeit beibe hält.
Der defekte Charakter der elektrischen Verbindung wird daher durch
die üblichen
In-line-Kontrollen während
des Herstellungsprozesses nicht erkannt. Der Defekt besteht beispielsweise
in einer beginnenden Ablösung
einer Via-Verbindung
von einem Anschlussgebiet einer Metallisierungsebene. Nach Ablauf
einer gewissen Zeit, innerhalb der sich die elektrische Verbindung
als Teil des elektrischen Zwischenverbindungssystems des Chips im
Gebrauch befindet, schreitet diese Ablösung so weit fort, dass der
elektrische Widerstand ansteigt. Sobald der elektrische Widerstand
R eine Trigger-Schwelle, insbesondere einen vorgegebenen Schwellwert
R(Schwelle) zu einem Zeitpunkt t(Schwelle) überschreitet, wird das Signal
ausgelöst,
um den Anwender vor dem baldigen Totalausfall der elektrischen Verbindung
zu warnen. Der Schwellwert R(Schwelle) wird ausreichend niedrig
angesetzt, um dem Anwender eine ausreichende Reaktionszeit t(Reaktion)
zu belassen, damit dieser entsprechende Vorkehrungen treffen kann,
um beispielsweise den Chip oder das komplette Modul, auf welchem
der Chip sich befindet, auszuwechseln. Zu einem Zeitpunkt t(Ausfall)
hat dann der elektrische Widerstand R einen Wert R(Ausfall) erreicht,
welcher aufgrund des nur noch sehr geringen Stromflusses einem Ausfall
der elektrischen Verbindung gleichkommt. Anstelle einen bestimmten
Wert des elektrischen Widerstands R als Schwellwert R(Schwelle) vorzugeben,
kann auch eine davon abgeleitete Größe, insbesondere ein Schwellwert
für die
Widerstandsänderung ΔR oder für die relative
Widerstandsänderung ΔR/R(t = 0)
vorgegeben werden.
-
In
der 6 ist eine schematische Querschnittsansicht eines
Abschnitts des elektrischen Zwischenverbindungssystems eines Chips
dargestellt. Diese Darstellung dient lediglich der Veranschaulichung
der Tatsache, dass das elektrische Zwischenverbindungssystem für gewöhnlich einen
aktiven Teil und einen passiven Teil aufweist, die in einer Mehrzahl
von Metallisierungsebenen angeordnet sind und Via-Verbindungen aufweisen,
die Anschlussgebiete in den Metallisierungsebenen untereinander
verbinden. Der aktive Teil dient dazu, die in den Metal lisierungsebenen
angeordneten elektronischen Bauelemente untereinander zu verbinden.
Der passive Teil dagegen dient nicht dem Austausch elektrischer
Signale zwischen Bauelementen sondern enthält lediglich Komponenten wie
beispielsweise Dichtungs- und Schutzverdrahtungen, Füll- und
Stützstrukturen oder
Abschnitte von nicht länger
benötigten
Schmelzsicherungen und dergleichen. Die für den Zweck der Erfindung zu
verwendende, auszuwählende
elektrische Verbindungsstruktur kann in dem aktiven Teil oder dem passiven
Teil oder in beiden enthalten sein.
-
In
der 7 ist ein Ausführungsbeispiel
für eine
Mess-Schaltung schematisch
dargestellt. Bei diesem Ausführungsbeispiel
wird ein Teil der ohnehin vorhandenen elektrischen Verbindungen
des elektrischen Zwischenverbindungssystems des Chips getestet,
wobei sowohl Verbindungselemente des aktiven als auch des passiven
Teils des elektrischen Zwischenverbindungssystem gemäß 6 getestet
werden können.
Sämtliche
elektrischen Verbindungen werden als ein Zellenfeld aufgefasst und
eine bestimmte, vorgegebene Anzahl von einzelnen elektrischen Verbindungen
oder Verbindungsstrukturen, welche beispielsweise statistisch über das
Zellenfeld verteilt sind, können
mittels eines Zeilen-Decoders und eines Spalten-Decoders für den Test ausgewählt werden.
Sie werden beispielsweise nacheinander angewählt und mit einem Strom beschickt,
und es wird beispielsweise der Spannungsabfall über jede einzelne elektrische
Verbindung gemessen, welcher ein Maß für den elektrischen Widerstand
der elektrischen Verbindung ist.
-
Die 8 bis 11 zeigen
jeweils Ausführungsbeispiele
für hinzugefügte elektrische
Verbindungsstrukturen, die also nicht Teil des ohnehin in dem Chip
enthaltenen elektrischen Zwischenverbindungssystems sind.
-
In
der 8 sind mehrere Ausführungsbeispiele für hinzugefügte elektrische
Verbindungsstrukturen a), b) c) darge stellt, wobei auf der linken
Seite jeweils eine Draufsicht und auf der rechten Seite die entsprechende
Seitenansicht der jeweiligen elektrischen Verbindungsstruktur gezeigt
ist. Die dargestellten elektrischen Verbindungsstrukturen sind somit
nicht Teil des ohnehin vorhandenen elektrischen Verbindungssystems des
Chips, sondern außerhalb
davon zusätzlich
hergestellte Verbindungsstrukturen. Die Anschlussgebiete befinden
sich jedoch vorzugsweise in Ebenen, welche koplanar mit entsprechenden
Metallisierungsebenen des elektrischen Zwischenverbindungssystems
des Chips sind, wobei die Anschlussbereiche und die Via-Verbindungen
zwischen den Anschlussbereichen vorzugsweise mit denselben Herstellungsschritten
hergestellt sind wie die entsprechenden Verbindungselemente in den
Metallisierungsebenen des elektrischen Zwischenverbindungssystems.
-
Die
in der 8 gezeigte obere elektrische Verbindungsstruktur
a) enthält
zwei Anschlussbereiche einer unteren Ebene und einen Verbindungssteg
einer oberen Ebene, welcher durch zwei Via-Verbindungen mit den
Anschlussbereichen der unteren Ebene verbunden ist. Bei der mittleren
elektrischen Verbindungsstruktur b) ist der Steg verbreitert und
weist auf der linken Anschluss-Seite zwei nebeneinander liegende
Via-Verbindungen mit dem Anschlussbereich und auf der rechten Seite
vier im Quadrat angeordnete Via-Verbindungen mit dem Anschlussbereich
auf. Bei der unteren elektrischen Verbindungsstruktur c) sind auf
der linken Anschluss-Seite zwei Via-Verbindungen und auf der rechten
Anschluss-Seite vier Via-Verbindungen mit den jeweiligen Anschlussgebieten
verbunden, wobei die Via-Verbindungen sämtlich entlang der Richtung
des Steges angeordnet sind. In dem unteren Teilbild ist noch eine
elektrische Verbindungsstruktur gezeigt, welche zwei in zwei verschiedenen
Metallisierungsebenen (Metall 1, Metall 2) liegende elektrische
Leiterbahnen zeigt, die in der Draufsicht in einem rechten Winkel
zueinander angeordnet und durch eine Via-Verbindung miteinander
verbunden sind. An den Leiterbahen sind noch zusätzliche Stichleitungen angeschlossen, um
unter Umständen
weitere Messgrößen oder
Signale erfassen zu können.
-
In
der 9 sind zwei Ausführungsbeispiele von mehrfachen,
jeweils hintereinander angeordneten Via-Verbindungen, sogenannten
Via-Ketten, dargestellt. Im unteren Teilbild sind die relativ großflächigen Anschlussgebiete
in einer unteren Metallisierungsebene angeordnet, während die
schmalen Verbindungsstege zwischen den Anschlussgebieten in einer
oberen Metallisierungsebene angeordnet und mit den Anschlussgebieten
durch Via-Verbindungen verbunden sind. Im oberen wie im unteren
Teilbild sind die Via-Ketten mäanderförmig ausgebildet.
Zusätzlich
kann wie in 8 vorgesehen sein, dass die
Verbindungsstege der oberen Metallisierungsebene durch mehrere Via-Verbindungen
mit den in der unteren Metallisierungsebene liegenden Anschlussgebieten
verbunden sind.
-
In
der 10 ist ein weiteres Ausführungsbeispiel für eine hinzugefügte elektrische
Verbindungsstruktur, welche eine mäanderförmige Struktur aufweist, wobei
in einer unteren Metallisierungsebene Anschlussbereiche angeordnet
sind, die zweifach rechtwinklig abgebogen sind, und in einer oberen
Metallisierungsebene Verbindungsstege angeordnet sind, die die Endabschnitte
der Anschlussbereiche miteinander verbinden und mit den Endabschnitten über Via-Verbindungen
verbunden sind. Dabei ist vorgesehen, dass je ein Verbindungssteg
mit einem der Anschlussbereiche durch vier in Richtung des Verbindungsstegs
hintereinander angeordnete Via-Verbindungen verbunden ist. Die Zahlenangaben
bezüglich
der Dimensionen der Leiterbahnbreiten und -längen sind lediglich beispielhaft
zu verstehen.
-
In
der 11 ist ein weiteres Ausführungsbeispiel einer hinzugefügten elektrischen
Verbindungsstruktur dargestellt. Diese elektrische Verbindungsstruktur
weist zwei einander überlagerte
Via-Ketten auf, die einen mäanderförmigen Verlauf
aufweisen. Im unteren Teilbild der 11 ist
der mäander förmige Verlauf
eingezeichnet, wobei die Struktur der einander überlagerten Via-Ketten an einem
Anfangsabschnitt im Detail gezeigt ist. Der Aufbau und die Struktur
wird anhand der unterschiedlichen Schraffuren deutlich, mit denen
angedeutet ist, in welcher Metallisierungsebene (oben, unten) die
jeweilige Leiterbahn angeordnet ist. Es können wie dargestellt an periodisch
wiederkehrenden Abschnitten der Mäanderform Abgriffe angeordnet
sein, die mit Pads verbunden sind. Auf diese Weise kann zwischen
beliebigen Abschnitten der Via-Kette der elektrische Widerstand
bestimmt werden. Im oberen Teilbild der 11 sind
zwei derartig aufgebaute Via-Ketten übereinander angeordnet, wobei
jeweils die Pads mit Zahlen 1 bis 25 durchnummeriert sind.
-
Im
Folgenden werden zwei nicht in den Figuren dargestellte weitere
Ausführungsbeispiele
näher erläutert.
-
In
einem dieser Ausführungsbeispiele
soll die Zuverlässigkeit
eines in 0,25 μm-Technologie
hergestellten Flash-Controller-Chips überwacht
werden. Insbesondere sollen frühzeitig
auftretende Defekte der Via-Verbindungen oder der Metallisierung
in den Metallisierungsebenen 1 bis 3 von insgesamt vier Metallisierungsebenen überwacht
werden. Die für
die Überwachung
vorgesehene elektrische Verbindungsstruktur ist ein geeigneter Abschnitt
des elektrischen Zwischenverbindungssystems des Chips und weist
die folgenden Dimensionen auf:
| Gesamtlänge: | 20 μm |
| Leiterbahnbreite: | 0,28 μm |
| Leiterbahndicke
(AlCu): | 0,33 μm |
-
Beide
Enden der elektrischen Verbindungsstruktur sind mit mindestens einer
Via-Verbindung abgeschlossen. Die Verbindungsstruktur weist einen
anfänglichen
Widerstand R(t = 0, T = 30°C)
von etwa 10 Ω auf, der
bei 30°C
während
des finalen Produkttests gemessen wurde und in einem nicht-flüchtigen
Speicher eingeschrieben oder in einem auf dem Chip integrier ten
oder zu dem Chip benachbarten ROM (read only memory)-Speicher fest einprogrammiert
wurde. Im Falle einer korrekten Prozessierung tragen die beiden
Via-Verbindungen etwa 2 Ω zu
dem Gesamtwiderstand bei.
-
Bei
jedem Ein- und Ausschalten wird der elektrische Widerstand der Verbindungsstruktur
erneut gemessen, indem ein Strom von 0,01-2 mA durch die Verbindungsstruktur
geschickt wird und der entsprechende Spannungsabfall gemessen wird.
Dieser Test kann optional bei jeder gewünschten Umgebungstemperatur
unmittelbar durchgeführt
werden. Zusammen mit dem Widerstand kann die Umgebungstemperatur
des Chips mit einem Widerstandsthermometer gemessen werden, welches
auf dem Chip integriert ist. Unter Zuhilfenahme des bekannten Temperatur-Koeffizienten (TCR)
der AlCu-Metallisierung, welcher ebenfalls in dem ROM-Speicher gespeichert
ist, kann der aktuelle Widerstand R(t, T) leicht in den entsprechenden
Widerstand R(t, 30°C) umgewandelt
werden: R(T2) = R(T1) + TCR·R(T1)·ΔT
-
Der
berechnete Widerstand R(t, 30°C)
wird mit dem in dem ROM-Speicher
gespeicherten Wert verglichen. Ein extrinsischer Defekt in der unmittelbaren
Umgebung der Via-Verbindung führt
zu einem stetigen Anstieg des elektrischen Widerstands der Via-Verbindung
mit der Zeit. Auch wenn der Widerstand der Via-Verbindung um 500
oder 1000% auf 5 oder 10 Ω ansteigt,
ist der Kontakt zwischen der Via-Verbindung und dem Anschlussgebiet
der Metallisierungsebene noch funktionsfähig. Im weiteren Verlauf wird
der Kontakt jedoch vollends versagen. Wenn der Gesamtwiderstand
der elektrischen Verbindungsstruktur auf etwa 28 Ω ansteigt, so
entspricht dies einem relativen Anstieg von 180%. Falls die Trigger-Schwelle
für den
Anstieg und für
das Auslösen
des Alarmsignals auf 50 oder 100% gesetzt wurde, ist noch ein ausreichender
zeitlicher Sicherheitsabstand für
den Anwender gegeben, um Maßnahmen
zu ergreifen, bevor der Chip oder das Modul endgültig ausfallen.
-
Es
kann auch vorgesehen sein, dass nicht der aktuelle auf dem Chip
gemessene anfängliche
Widerstand R(0, 30°C)
in dem Speicher gespeichert wird sondern ein theoretischer (ideeller)
anfänglicher
Widerstand R*(0, 30°C),
welcher unter der Annahme von idealen Oberflächen und kritischen Dimensionen
exakt entsprechend den Design-Regeln für die Verbindungsstruktur berechnet
wurde. Somit wird jede Abweichung in der Dimension oder der Oberflächenqualität, welche
bereits eine potentielle Ursache für einen frühzeitig auftretenden Defekt
sein kann, sofort erkannt und aufgezeichnet und über den elektrischen Widerstand
der Verbindungsstruktur und seine Änderung weiterverfolgt.
-
Die
Berechnung und Bewertung kann mit einem kleinen Bewertungs- oder
Vergleicher-Logikschaltkreis durchgeführt werden, welcher nur einmal
auf dem Chip vorhanden sein muss und jede Verbindungsstruktur in
jeder Metallisierungsebene testen kann.
-
In
den weiteren dieser Ausführungsbeispiele
wird die Zuverlässigkeit
eines in einer 110 nm-Technologie hergestellten Kraftfahrzeug-Steuerungschips
hinsichtlich frühzeitig
auftretender Defekte der Via-Verbindung oder der Metallisierung überwacht.
In diesem Ausführungsbeispiel
sind die Metallisierungen aus Kupfer (Cu) hergestellt. Bei diesem
Ausführungsbeispiel
ist außerdem
die zu testende elektrische Verbindungsstruktur in Form einer zusätzlichen
Verbindungsstruktur außerhalb
des elektrischen Zwischenverbindungssystems vorgesehen. Diese zusätzliche
elektrische Verbindungsstruktur weist in jeder Metallisierungsebene
des Chips Verbindungselemente mit den folgenden Dimensionen auf:
| Gesamtlänge: | 10 μm |
| Leiterbahnbreite: | 0,2 μm (1×); 0,4 μm (2×) |
| Leiterbahndicke
(Cu): | 0,2 μm (1×); 0,45 μm (2×) |
-
Beide
Enden der Verbindungsstruktur werden mit mindestens einer Via-Verbindung
abgeschlossen. Die Verbindungsstruktur weist einen anfänglichen
elektrischen Widerstand R(0, 30°C)
von etwa 5-6 Ω auf,
welches bei 30°C
während
des finalen Produkttests gemessen wurde und in einen nicht-flüchtigen
Speicher oder einen auf dem Chip integrierten oder neben dem Chip
angeordneten ROM gespeichert oder programmiert wurde. Bei korrekter
Prozessierung tragen die beiden Via-Verbindungen etwa 2 Ω zu dem
Gesamtwiderstand bei.
-
Nach
vorbestimmten Intervallen (z.B. alle 1, 2, 5 oder 10 Stunden) wird
der Widerstand der Verbindungsstruktur durch Anlegen eines Stroms
von 0,01-2 mA durch die Verbindungsstruktur und Messen des entsprechenden
Spannungsabfalls gemessen. Dieser Test kann zu jeder Zeit und bei
jeder Umgebungstemperatur durchgeführt werden. Zusammen mit dem
Widerstand kann die Umgebungstemperatur des Chips unter Verwendung
eines Widerstands-Thermometers gemessen werden, welches auf dem
Chip integriert sein kann. Unter Zuhilfenahme des bekannten Temperatur-Koeffizienten
(TCR) der Cu-Metallisierung, welcher ebenfalls in dem Speicher gespeichert
ist, kann der aktuelle Widerstand R(t, T) leicht in den entsprechenden
Widerstand R(t, 30°C)
umgewandelt werden: R(T2)
= R(T1) + TCR·R(T1)·ΔT
-
Der
berechnete Widerstand R(t, 30°C)
wird mit dem in dem Speicher gespeicherten Wert verglichen. Ein
extrinsischer Defekt in der unmittelbaren Umgebung der Via-Verbindung
führt zu
einem stetigen Anstieg des Widerstands der Via-Verbindung mit der
Zeit. Auch wenn der individuelle Widerstand der Via-Verbindung um 500
oder 1000% auf 5 oder 10 Ω ansteigt,
kann der Kontakt zwischen der Via-Verbindung und dem jeweiligen
Anschlussgebiet in einer Metallisierungsebene noch immer funktionsfähig sein.
Jedoch wird dieser Kontakt im Laufe der Zeit endgültig versagen.
Wenn der Gesamtwiderstand der elektrischen Verbindungsstruktur auf
etwa 14-24 Ω ansteigt,
so entspricht dies einem relativen Anstieg von 175-300%. Falls der
Schwellwert für das
Auslösen
des Trigger-Signals beispielsweise auf 100% gesetzt wurde, so ist
noch ein ausreichender zeitlicher Sicherheitsabstand für den Anwender
vorhanden, um Maßnahmen
zu ergreifen, bevor der Chip oder das Modul endgültig ausfallen werden.
-
Es
kann auch bei diesem Ausführungsbeispiel
vorgesehen sein, dass nicht der aktuelle, auf dem Chip gemessene
anfängliche
Widerstand R(0, 30°C)
in dem Speicher gespeichert wird sondern der ideelle anfängliche
Widerstand R*(0, 30°C),
welcher unter der Annahme berechnet wurde, dass die elektrische
Verbindungsstruktur ideale Oberflächen und kritische Dimensionen
exakt entsprechend den Design-Regeln aufweist. Somit kann jede während der
Prozessierung entstandene Abweichung in der Dimension oder der Oberflächenqualität, welche
bereits eine potentielle Ursache für einen frühzeitigen Defekt bilden kann,
sofort erkannt und aufgezeichnet und über den elektrischen Widerstand
der Verbindungsstruktur und seine Änderung weiterverfolgt werden.
-
Die
Berechnung und Bewertung kann mittels eines kleinen Bewertungs-
oder Vergleicher-Logikschaltkreises durchgeführt werden, welcher nur einmal
auf dem Chip vorhanden sein muss und jede Verbindungsstruktur in
jeder Metallisierungsebene testen kann.
-
Nur
der Vollständigkeit
halber seien noch die TCR-Werte der für die Metallisierungen verwendeten
Metalle angegeben:
| AlCu-Leiterbahnen: | Cr
= 3,8·10-3 K-1 |
| Cu-Leiterbahnen: | TCR
= 3,4·10-3 K-1 |
| Cu-Via-Verbindungen: | TCR
= 8,0·10-3 K-1 |
-
In
der 12 ist ein Ablaufdiagramm für einen Testlauf dargestellt.
In einem ersten Schritt S1 wird zunächst abgefragt, ob der Chip
aktuell in Betrieb ist. Wenn dies der Fall ist, so wird durch einen
Schritt S1a veranlasst, dass die Überprüfung, ob der Chip in Betrieb
ist, nach einer vorgegebenen Zeit Δt erneut überprüft wird. Falls der Chip nicht
in Betrieb ist, so wird in einem Schritt S2 der elektrische Widerstand
einer vorbestimmten elektrischen Verbindungsstruktur R(t, T) und
Temperatur T(t) des Chips gemessen und die gemessenen Werte gespeichert.
Anschließend
wird in einem Schritt S3 unter Zuhilfenahme des für die verwendete Metallisierung
abgespeicherten Temperatur-Koeffizienten TCR aus dem gemessenen
Widerstand R(t, T) der Widerstand R(t, 30°C) berechnet. Dieser Widerstand
wird dann in dem darauf folgenden Schritt S4 mit dem Referenzwert,
d.h. dem anfänglichen
Widerstand R(0, 30°C)
verglichen. In dem sich daran anschließenden Schritt S5 wird die
Zunahme des Widerstands berechnet und die relative Zunahme mit einem
gespeicherten Schwellwert verglichen. Im nachfolgenden Schritt S6
wird untersucht, ob die relative Widerstandsänderung ΔR/R den Schwellwert überschreitet.
Wenn dies der Fall ist, so wird im Schritt S7 das Trigger-Signal
ausgegeben, um den Anwender vor dem bevorstehenden Totalausfall
des Chips zu warnen. Wenn der Schwellwert nicht oder noch nicht
erreicht ist, so wird im Schritt S8 entschieden, den Test nach einer
zeitlichen Periode ΔT1 erneut durchzuführen.