DE102006053956B4 - Method for producing a semiconductor device, semiconductor device, in particular semiconductor memory device - Google Patents

Method for producing a semiconductor device, semiconductor device, in particular semiconductor memory device Download PDF

Info

Publication number
DE102006053956B4
DE102006053956B4 DE102006053956A DE102006053956A DE102006053956B4 DE 102006053956 B4 DE102006053956 B4 DE 102006053956B4 DE 102006053956 A DE102006053956 A DE 102006053956A DE 102006053956 A DE102006053956 A DE 102006053956A DE 102006053956 B4 DE102006053956 B4 DE 102006053956B4
Authority
DE
Germany
Prior art keywords
structures
mask
support
area
support structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006053956A
Other languages
German (de)
Other versions
DE102006053956A1 (en
Inventor
Klaus Dr. Muemmler
Peter Dr. Baars
Mirko Dr. Vogt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102006053956A priority Critical patent/DE102006053956B4/en
Publication of DE102006053956A1 publication Critical patent/DE102006053956A1/en
Application granted granted Critical
Publication of DE102006053956B4 publication Critical patent/DE102006053956B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/22—Subject matter not provided for in other groups of this subclass including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Abstract

Verfahren zur Herstellung einer Halbleitereinrichtung umfassend:
Bereitstellen eines Halbleitersubstrats (100) mit einem ersten Bereich (112) mit in einer ersten Strukturdichte angeordneten ersten Gateleiterstrukturen (205) und einem diesem an einer Trennlinie (113) gegenüberliegenden zweiten Bereich (114) mit in einer von der ersten Strukturdichte unterscheidbaren zweiten Strukturdichte angeordneten zweiten Gateleiterstrukturen (201, 206);
Ausbilden von Stützstrukturen (200) mit zur Strukturoberfläche (110) geneigten und die Trennlinie (113) schneidenden Seitenwänden in einem vorgegebenen, eine vollständige Füllung mit amorphem Kohlenstoff (300) ermöglichenden Stützabstand (D) zueinander; danach
Abscheiden von amorphem Kohlenstoff (300) unter Abscheidungsbedingungen, bei denen die Zwischenräume der Stützstrukturen (200) vollständig gefüllt werden;
Entfernen des amorphen Kohlenstoffs (300) aus dem zweiten Bereich (114) zur Ausbildung einer den ersten Bereich (112) abdeckenden Kohlenstoffmaske (310) mit einer Maskenkante entlang der Trennlinie (113); danach
Ausbilden einer Deckstruktur (410) im zweiten Bereich (114), wobei entlang der Maskenkante eine Grenzstruktur (420) ausgebildet...Method for producing a semiconductor device comprising:
Providing a semiconductor substrate (100) having a first region (112) with first gate conductor structures (205) arranged in a first structure density and a second region (114) opposite this at a separation line (113) with a second structure density that is distinguishable from the first structure density second gate conductor structures (201, 206);
Forming support structures (200) with side walls inclined to the structure surface (110) and intersecting the parting line (113) in a predetermined support distance (D) enabling a complete filling with amorphous carbon (300); after that
Depositing amorphous carbon (300) under deposition conditions in which the interstices of the support structures (200) are completely filled;
Removing the amorphous carbon (300) from the second region (114) to form a carbon mask (310) covering the first region (112) with a mask edge along the separation line (113); after that
Forming a cover structure (410) in the second region (114), wherein formed along the mask edge, a boundary structure (420) ...

Figure 00000001
Figure 00000001

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitereinrichtung sowie auf eine Halbleitereinrichtung, insbesondere eine Halbleiterspeichereinrichtung.The invention relates to a method for producing a semiconductor device and to a semiconductor device, in particular a semiconductor memory device.

Komplexe Halbleitereinrichtungen, etwa Halbleiterspeicher wie DRAMs, MRAMs, NROMs, FeRAMs, PCRAMs, CBRAMs, integrierte Sensorfelder, ASICs oder SoCs mit integrierten Speichern umfasssen unterschiedliche Schaltungsteile, zu deren Herstellung unterschiedliche Prozessfolgen und unterschiedliche Materialien erforderlich sind. Im einfachsten Fall weisen die Halbleitereinrichtungen mindestens zwei unterschiedliche funktionale Bereiche auf, in denen Schichten in unterschiedlicher Weise strukturiert werden. Üblicherweise wird etwa zum Aufbringen einer nur in einem ersten funktionalen Bereich erforderlichen Schicht die erforderliche Schicht über das gesamte Halbleitersubstrat aufgebracht. Anschließend wird der erste funktionale Bereich mit einer Blockmaske abgedeckt und die betreffende Schicht aus dem von der Blockmaske nicht abgedeckten zweiten Bereich entfernt. Dabei wird in der Regel vorausgesetzt, dass die betroffene Schicht sich ausreichend selektiv gegenüber einer Unterlage im zweiten Bereich entfernen lässt.Complex semiconductor devices, such as semiconductor memories such as DRAMs, MRAMs, NROMs, FeRAMs, PCRAMs, CBRAMs, integrated sensor arrays, ASICs or SoCs with integrated memories comprise different circuit parts, the production of which requires different process sequences and different materials. In the simplest case, the semiconductor devices have at least two different functional regions, in which layers are patterned in different ways. Usually, for example, for applying a layer which is required only in a first functional area, the required layer is applied over the entire semiconductor substrate. Subsequently, the first functional area is covered with a block mask and the relevant layer is removed from the second area not covered by the block mask. As a rule, it is assumed that the affected layer can be sufficiently selectively removed from a substrate in the second area.

Ähnliches gilt für nur in einem ersten Bereich auszubildende Spacer-Strukturen an vertikalen Seitenwänden einer im ersten Bereich ausgebildeten Topologie. In einem solchen Fall kann das Entfernen des Spacer-Materials aus dem zweiten Bereich dann erschwert sein, wenn der zweite Bereich eine dichtere Topologie mit schmalen Gräben zwischen Stegen aufweist und das Spacer-Material, das die Topologie im ersten Bereich als konformer Film bedeckt, die Topologie im zweiten Bereich überfüllt. In einem solchen Fall erfordert das Entfernen des Spacer-Materials aus dem zweiten Bereich eine unter Umständen hochselektive Ätzung, soll die im Spacer-Material unterliegende Struktur nicht geschädigt werden. Mit zunehmender Komplexität und Dichte der in den beiden Bereichen ausgebildeten Strukturen wird ein Prozessfenster für das Entfernen des Spacer-Materials aus dem zweiten Bereich enger und die Ausbeute sinkt.The same applies to spacer structures to be formed only in a first region on vertical side walls of a topology formed in the first region. In such a case, removal of the spacer material from the second region may be hampered if the second region has a denser topology with narrow trenches between lands and the spacer material covering the topology in the first region as a conformal film Topology overcrowded in the second area. In such a case, the removal of the spacer material from the second region requires a possibly highly selective etching, should not be damaged in the underlying structure in the spacer material structure. With increasing complexity and density of the structures formed in the two areas, a process window for removing the spacer material from the second area becomes narrower and the yield decreases.

Seit längerem sind in der Halbleitertechnologie so genannte Lift-off-Techniken bekannt, bei denen beispielsweise zunächst der zweite Bereich mit einer Blockmaske abgedeckt wird, dann das im ersten Bereich aufzubringende Material ganzflächig, also über dem ersten Bereich und über die den zweiten Bereich abdeckende Blockmaske abgeschieden wird. Anschließend wird die Blockmaske, etwa durch einen thermischen Schritt, entfernt und dabei der zweite Bereich wieder freigelegt.So-called lift-off techniques have long been known in semiconductor technology, in which, for example, first the second region is covered with a block mask, then the material to be applied in the first region over the entire surface, ie over the first region and over the block mask covering the second region is deposited. Subsequently, the block mask is removed, for example by a thermal step, thereby exposing the second area again.

Zur Ausbildung von Spacern in einem ersten Bereich ist es auch bekannt, den zweiten Bereich mit einer Kohlenstoffmaske abzudecken, bevor eine konforme Schicht aus dem Spacer-Material abgeschieden wird Im Zuge der Spacerätzung werden im ersten Bereich die Spacer ausgebildet, während im zweiten Bereich das Spacer-Material oberhalb der Kohlenstoffmaske vollständig entfernt wird. Im Anschluss wird die Kohlenstoffmaske entfernt und der zweite Bereich freigelegt.In order to form spacers in a first region, it is also known to cover the second region with a carbon mask before a conformal layer is deposited from the spacer material. In the course of the spacer etching, the spacers are formed in the first region while the spacer is formed in the second region Material is completely removed above the carbon mask. Subsequently, the carbon mask is removed and the second area exposed.

Der Erfindung liegt die Beobachtung zugrunde, dass es bei Implementierung eines solchen Verfahrens zu einer erhöhten Partikelverschmutzung auf dem Halbleitersubstrat kommt, die die Ausbeute an fehlerfrei gefertigten Produkten mindert. Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Strukturierung eines Halbleitersubstrates zur Verfügung zu stellen, das die nur bereichsweise Prozessierung einzelner Schichten und Strukturen bei großem Prozessfenster und geringer Partikelverschmutzung ermöglicht. Von der Erfindung wird die Angabe eines Verfahrens zur Herstellung einer Halbleitereinrichtung mit einem ersten Bereich und einem zweiten Bereich umfasst. Ferner wird von der Aufgabe die Angabe einer Halbleitereinrichtung, insbesondere einer Halbleiterspeichereinrichtung umfasst, die jeweils die Anwendung eines solchen Verfahrens ermöglichen.The invention is based on the observation that, when implementing such a method, increased particle contamination on the semiconductor substrate occurs, which reduces the yield of products produced without defects. The invention has for its object to provide a method for structuring a semiconductor substrate available, which allows only the regional processing of individual layers and structures with a large process window and low particle contamination. The disclosure comprises a method for producing a semiconductor device having a first region and a second region. Furthermore, the object comprises the specification of a semiconductor device, in particular a semiconductor memory device, which in each case make it possible to use such a method.

Einen Kohlenstoff-Stöpsel als Opferstruktur für einen Bitleitungskontakt in einem Speicherbaustein beschreibt die Druckschrift DE 103 14 274 B3 . Die Druckschrift KR 10 2006 0075333 A bezieht sich auf die Ausbildung einer Kohlenstoffmaske für ein maskiertes Implantationsverfahren. Aus der Druckschrift US 2004/0173904 A1 ist bekannt, Gateleiterstrukturen am Rand eines Bereichs, der einem anderen Bereich gegenüber liegt, aufzuweiten, so dass sie dort z. B. einen Abstand von 0,75 μm besitzen.The document describes a carbon plug as a sacrificial structure for a bit line contact in a memory module DE 103 14 274 B3 , The publication KR 10 2006 0075333 A refers to the formation of a carbon mask for a masked implantation procedure. From the publication US 2004/0173904 A1 It is known to widen gate conductor structures at the edge of a region which is opposite to another region, so that they are there z. B. have a distance of 0.75 microns.

Ein die Aufgabe lösendes Herstellungsverfahren ist im Patentanspruch 1 angegeben. Eine die Aufgabe lösende Halbleitereinrichtung ist im Patentanspruch 16 angegeben. Vorteilhafte Weiterbildungen ergeben sich aus den jeweiligen Unteransprüchen.A task-solving manufacturing method is given in claim 1. A problem solving semiconductor device is specified in claim 16. Advantageous developments emerge from the respective subclaims.

Erfindungsgemäß wird zur Strukturierung eines Halbleitersubstrats zunächst das Halbleitersubstrat mit einer Strukturoberfläche bereitgestellt. Die Strukturoberfläche umfasst einen Maskenabschnitt (zu maskierender, erster Bereich) und einen diesem an einer Trennlinie gegenüberliegenden Prozessabschnitt (zu prozessierender, zweiter Bereich). Auf der Strukturoberfläche werden Stützstrukturen ausgebildet, deren Seitenwände die Trennlinie schneiden. Die Stützstrukturen sind in einem vordefinierten Stützabstand zueinander angeordnet und weisen zur Strukturoberfläche geneigte oder nahezu vertikale Seitenwände auf, die die Trennlinie vorzugsweise nahezu senkrecht schneiden. Der vorgegebene Stützabstand ist so bemessen, dass er im Weiteren eine vollständige, lückenlose Füllung mit amorphem Kohlenstoff ermöglicht. Danach wird amorpher Kohlenstoff unter solchen Abscheidungsbedingungen abgeschieden, die die vollständige Füllung der Stützstrukturen mit amorphen Kohlenstoff gewährleisten. Der über dem Prozessabschnitt abgeschiedene amorphe Kohlenstoff wird entfernt, wobei der verbleibende amorphe Kohlenstoff eine Kohlenstoffmaske, bzw. Kohlenstoffmaske im Sinne der vorliegenden Erfindung, ausbildet, die den Maskenabschnitt abdeckt und entlang der Trennlinie eine Maskenkante ausbildet. Danach wird in mehreren Teilschritten ausschließlich im Prozessabschnitt eine Deckstruktur aus einem Prozessmaterial ausgebildet. Die Deckstruktur bildet entlang der Maskenkante eine Grenzstruktur aus. Temporär auf der oberen Oberfläche (im Folgenden Oberkante) der Kohlenstoffmaske aufliegende Abschnitte des Prozessmaterials werden entfernt und dabei die Oberkante freigelegt.According to the invention, the semiconductor substrate having a structure surface is first provided for structuring a semiconductor substrate. The structure surface comprises a mask portion (first area to be masked) and a process portion (second area to be processed) opposite thereto at a parting line. On the structure surface support structures are formed whose side walls intersect the dividing line. The support structures are arranged at a predefined support distance from one another and have inclined to the structure surface or almost vertical side walls, which preferably close the parting line cut vertically. The predetermined support distance is dimensioned so that it further allows a complete, gapless filling with amorphous carbon. Thereafter, amorphous carbon is deposited under such deposition conditions that ensure complete filling of the amorphous carbon support structures. The amorphous carbon deposited over the process section is removed, with the remaining amorphous carbon forming a carbon mask in the sense of the present invention, covering the mask section and forming a mask edge along the parting line. Thereafter, a cover structure made of a process material is formed in several sub-steps exclusively in the process section. The cover structure forms a boundary structure along the mask edge. Temporarily on the upper surface (hereinafter upper edge) of the carbon mask overlapping portions of the process material are removed, thereby exposing the top edge.

Erfindungsgemäß werden die Abscheidungsparameter für den amorphen Kohlenstoff mit der Dimensionierung der Abstände der Stützstrukturen verknüpft, um eine möglichst glatte, makellose Kante der Kohlenstoffmaske zu gewährleisten. Ist der Abstand der Stützstrukturen nicht an die Abscheidungsbedingungen des Kohlenstoffs angepasst, so füllt der amorphe Kohlenstoff die Stützstrukturen nicht vollständig. Es bilden sich innerhalb der abgeschiedenen Kohlenstoffschicht Leerräume (voids). Wird beim Strukturieren der amorphen Kohlenstoffschicht zur Blockmaske ein solcher Leerraum angeschnitten, so wird der Leerraum beim Aufbringen des Prozessmaterials zur Ausbildung der Deckstruktur im Prozessabschnitt mit dem Prozessmaterial gefüllt. Wird im weiteren Verlauf die Kohlenstoffmaske entfernt, so wird das in den Leerraum eingedrungene Prozessmaterial als die Substratoberfläche verschmutzende Partikel freigesetzt. Die erfindungsgemäße Anpassung des Abstands der Stützstrukturen an die Abscheidungsbedingungen des amorphen Kohlenstoffs ermöglicht die Ausbildung weitgehend glatter, makelloser Kanten an der Kohlenstoffmaske. Die Ursache einer Verschmutzung mit Partikeln aus dem Prozessmaterial wird in vorteilhafter Weise reduziert.According to the invention, the deposition parameters for the amorphous carbon are linked to the dimensioning of the spacings of the support structures in order to ensure the smoothest, flawless edge of the carbon mask. If the spacing of the support structures is not matched to the deposition conditions of the carbon, then the amorphous carbon does not completely fill the support structures. Voids form within the deposited carbon layer. If such an empty space is cut during structuring of the amorphous carbon layer to form the block mask, the empty space is filled with the process material during application of the process material to form the cover structure in the process section. If the carbon mask is removed in the further course, the process material that has penetrated into the empty space is liberated as particles polluting the substrate surface. The adaptation of the spacing of the support structures according to the invention to the deposition conditions of the amorphous carbon makes it possible to form substantially smooth, flawless edges on the carbon mask. The cause of contamination with particles from the process material is advantageously reduced.

Die Deckstruktur wird nach einer ersten bevorzugten Ausführungsform aus einer Mehrzahl von Spacerstrukturen gebildet, die entlang vertikaler Abschnitte des Prozessabschnitts, etwa Gatestrukturen, Leitungen oder Kontaktgräben verlaufen. Die Grenzstruktur zur Kohlenstoffmaske ist als Masken-Spacer ausgebildet.The cover structure is formed according to a first preferred embodiment of a plurality of spacer structures which extend along vertical portions of the process section, such as gate structures, lines or contact trenches. The boundary structure to the carbon mask is designed as a mask spacer.

Zur Ausbildung einer solchen Deckstruktur wird bevorzugt eine Prozessschicht aus dem Prozessmaterial über dem freiliegenden Prozessabschnitt und über die den Maskenabschnitt bedeckende Kohlenstoffmaske abgeschieden. Mittels einer anisotropen Ätzung werden horizontale Abschnitte der Prozessschicht entfernt, wobei im Prozessabschnitt die Spacerstrukturen und der Masken-Spacer ausgebildet werden und wobei über der Kohlenstoffmaske ausgebildete Abschnitte der Prozessschicht entfernt werden.To form such a cover structure, a process layer is preferably deposited from the process material over the exposed process section and via the carbon mask covering the mask section. By means of an anisotropic etching, horizontal sections of the process layer are removed, the spacer structures and the mask spacers being formed in the process section, and sections of the process layer formed above the carbon mask being removed.

Zur Ausbildung von Spacerstrukturen im Prozessabschnitt ist das erfindungsgemäße Verfahren vorteilhaft, weil der Abstand zwischen den Stützstrukturen auch so gering gewählt werden kann, dass jeweils zwei benachbarte Stützstrukturen einen zwischen ihnen sich erstreckenden Abschnitt des Masken-Spacers fixieren und. dessen Kippen oder Umfallen verhindern, wodurch ein weiterer Verschmutzungsmechanismus unterdrückt wird.For forming spacer structures in the process section, the inventive method is advantageous because the distance between the support structures can also be chosen so small that each two adjacent support structures fix a between them extending portion of the mask spacer and. prevent it from tilting or falling over, thereby suppressing another pollution mechanism.

Nach einer zweiten bevorzugten Ausführungsform wird die Deckstruktur als ein den Prozessabschnitt konform bedeckender Deckfilm ausgebildet. Die Grenzstruktur ist dabei ein Maskenabschnitt des Deckfilms. Dazu wird zunächst der Deckfilm in konformer Weise über den Prozessabschnitt und über der dem Maskenabschnitt abdeckenden Kohlenstoffmaske abgeschieden. In einem zweiten Schritt wird mittels einer den Prozessabschnitt bedeckenden Blockmaske der über der Kohlenstoffmaske ausgebildete Abschnitt des Deckfilms entfernt.According to a second preferred embodiment, the cover structure is formed as a cover film conformally covering the process section. The boundary structure is a mask portion of the cover film. For this purpose, the cover film is first deposited in a conformal manner over the process section and over the carbon mask covering the mask section. In a second step, the section of the cover film formed over the carbon mask is removed by means of a block mask covering the process section.

In dieser Ausführungsform ist das erfindungsgemäße Verfahren insbesondere dann vorteilhaft, wenn das Entfernen des Materials des Deckfilms von den im Maskenabschnitt ausgebildeten Strukturen, etwa wegen fehlender Ätzselektivität gegenüber allen dort freiliegenden Materialien, erschwert ist. Das erfindungsgemäße Verfahren ermöglicht in diesem Zusammenhang zusätzliche Freiheitsgrade bei der Gestaltung des Maskenabschnitts und erweitert gegebenenfalls kritische Prozessfenster.In this embodiment, the method according to the invention is particularly advantageous if the removal of the material of the cover film from the structures formed in the mask section, for example because of lack of etch selectivity with respect to all materials exposed there, is made more difficult. In this context, the method according to the invention allows additional degrees of freedom in the design of the mask section and optionally expands critical process windows.

Nach einer dritten bevorzugten Ausführungsform wird die Deckstruktur als eine den Prozessabschnitt füllende und bedeckende Deckschicht ausgebildet. Die Trennstruktur bildet dabei einen Grenzabschnitt der Deckschicht. Die Deckschicht wird durch ein CVD- oder PVD-Verfahren zunächst über den Prozessabschnitt und über der den Maskenabschnitt bedeckenden Kohlenstoffmaske abgeschieden und anschließend über der Kohlenstoffmaske ausgebildete Abschnitte der Deckschicht etwa mittels eines CMP-Schritts entfernt. Für eine solche Anwendung ist das erfindungsgemäße Verfahren dann von Vorteil, wenn das Material der Deckschicht nur schwer gegenüber allen im Maskenabschnitt freiliegenden Materialen entfernt werden kann, sei es, dass die Prozessierung zu zeitintensiv oder die Ätzselektivität eingeschränkt wäre.According to a third preferred embodiment, the cover structure is formed as a covering layer covering and covering the process section. The separation structure forms a boundary section of the cover layer. The cover layer is first deposited by means of a CVD or PVD method over the process section and over the mask masking the carbon mask and then removed over the carbon mask formed portions of the cover layer, for example by means of a CMP step. For such an application, the method according to the invention is advantageous if the material of the cover layer can only be removed with difficulty from all the materials exposed in the mask section, be it that the processing would be too time-consuming or the etching selectivity would be limited.

Bevorzugt wird der Stützabstand so gewählt, dass er das 1- bis 5-fache der Höhe der Stützstrukturen beträgt. In besonders bevorzugter Weise wird der Stützabstand so gewählt, dass der Stützabstand das 3- bis 4-fache der Höhe der Stützstrukturen beträgt. Dies gilt bevorzugt insbesondere dann, wenn der amorphe Kohlenwasserstoff mittels eines PECVD-Verfahrens unter Verwendung von C2H2 als Vorläuferstufe abgeschieden. Weiter ist die Erfindung besonders vorteilhaft, wenn das Material der Deckstruktur Siliziumnitrid oder ein dielektrisches Material ist. In diesem Fall führen Partikelverschmutzungen bei der weiteren Formierung, etwa von Kontakten, zu erhöhten Übergangswiderständen oder Leitungsunterbrechungen. Preferably, the support distance is chosen so that it is 1 to 5 times the height of the support structures. In a particularly preferred manner, the support distance is selected so that the support distance is 3 to 4 times the height of the support structures. This is especially true when the amorphous hydrocarbon is deposited by a PECVD process using C 2 H 2 as the precursor stage. Furthermore, the invention is particularly advantageous if the material of the cover structure is silicon nitride or a dielectric material. In this case, particle contamination in the further formation, such as contacts, lead to increased contact resistance or line breaks.

Im Zuge eines erfindungsgemäßen Verfahren zur Herstellung einer Halbleitereinrichtung mit einem ersten Bereich und einem den ersten Bereich an einer Trennlinie gegenüber liegenden zweiten Bereich wird zunächst ein Substrat mit einer Strukturoberfläche bereitgestellt. Im zweiten Bereich werden Support-Gateleiterstrukturen ausgebildet. Gleichzeitig und im selben Zuge werden die Trennlinie schneidende und entlang der Trennlinie in einem Stützabstand zueinander angeordnete Stützstrukturen ausgebildet. Der Stützabstand ist dabei so bemessen, dass eine vollständige Füllung der zwischen den Stützstrukturen ausgebildeten Trenngräben mit amorphem Kohlenstoff gewährleistet wird. Der erste Bereich wird mit einer Kohlenstoffmaske abgedeckt, die die Stützstrukturen entlang der Trennlinie vollständig füllt. An den Support-Gateleiterstrukturen werden Gate-Spacer ausgebildet, wobei an der Trennlinie ein sich entlang der Maske erstreckender Masken-Spacer ausgebildet wird. Die Kohlenstoffmaske wird entfernt, wobei der Masken-Spacer in vorteilhafter Weise von den Stützstrukturen fixiert wird und wobei durch den auf die Abscheidungseigenschaften des amorphen Kohlenstoff hin abgestimmten Stützabstand das Freisetzen von Partikeln aus dem Material der Gate-Spacer aus der Kohlenstoffmaske unterdrückt wird.In the course of a method according to the invention for producing a semiconductor device having a first region and a second region lying opposite the first region at a parting line, a substrate having a structure surface is first provided. In the second area, support gatekeeper structures are formed. At the same time and at the same time, the dividing line is formed cutting and arranged along the dividing line in a support distance from each other support structures. The support distance is dimensioned such that a complete filling of the formed between the support structures separation trenches with amorphous carbon is ensured. The first area is covered with a carbon mask that completely fills the support structures along the dividing line. Gate spacers are formed on the support gate conductor structures, wherein a mask spacer extending along the mask is formed at the separation line. The carbon mask is removed, the mask spacer being advantageously fixed by the support structures, and the support spacing tuned to the deposition properties of the amorphous carbon suppressing the release of particles of the material of the gate spacers from the carbon mask.

In vorteilhafter Weise beträgt der Stützabstand das 1- bis 5-fache der Höhe der Stützstrukturen. In besonders bevorzugter Weise beträgt der Stützabstand das 3- bis 4-fache der Höhe der Stützstrukturen.Advantageously, the support distance is 1 to 5 times the height of the support structures. In a particularly preferred manner, the support distance is 3 to 4 times the height of the support structures.

Die angegebenen Stützabstände sind insbesondere in Verbindung mit einer Abscheidung des amorphen Kohlenwasserstoffs mittels eines PECVD-Verfahrens unter Verwendung eines Kohlenwasserstoffs der Form CxHy mit einem Verhältnis x:y kleiner 1,2 und größer 0,8, etwa C7H8 als Vorläuferstufe vorteilhaft. Bei Verwendung einer solchen Vorläuferstufe wächst der Kohlenstoff weitgehend konform entlang der Seitenwände und vom Grabenboden her auf. In bevorzugter Weise ist das Verhältnis x:y gleich 1. In besonders bevorzugter Weise ist die Vorläuferstufe C2H2.The support distances given are particularly advantageous in connection with a deposition of the amorphous hydrocarbon by means of a PECVD process using a hydrocarbon of the form CxHy with a ratio x: y smaller than 1.2 and greater than 0.8, such as C 7 H 8 as a precursor stage. Using such a precursor stage, the carbon grows largely conforming along the sidewalls and from the trench bottom. Preferably, the ratio x: y is 1. Most preferably, the precursor stage is C 2 H 2 .

Die erfindungsgemäße Halbleitereinrichtung umfasst einen ersten Bereich mit ersten Gateleiterstrukturen und einen dem ersten Bereich an einer Trennlinie gegenüberliegenden zweiten Bereich mit zweiten Gateleiterstrukturen. Entlang der Trennlinie sind diese schneidenden Stützstrukturen in einem Stützabstand entlang der Trennlinie zueinander angeordnet, bei dem eine per PECVD abgeschiedene amorphe Kohlenstoffschicht die Stützstrukturen lückenlos füllen kann.The semiconductor device according to the invention comprises a first region with first gate conductor structures and a second region with second gate conductor structures which is opposite the first region at a separation line. Along the parting line, these intersecting support structures are arranged at a support distance along the parting line to each other, in which a deposited by PECVD amorphous carbon layer can fill the support structures gapless.

Eine solche Halbleitereinrichtung ermöglicht in vorteilhafter Weise das im Vorangehenden beschriebene Verfahren und weist dementsprechend einen Masken-Spacer entlang der Trennlinie auf. Da es bei dessen Prozessierung zu einem geringeren Maß an Partikelverschmutzung kommt, lässt sich eine solche Halbleitereinrichtung bei temporärer Verwendung einer Kohlenstoffmaske mit einer größeren Ausbeute herstellen, als solche ohne Stützstrukturen oder solchen Stützstrukturen, die in einem anderen Abstand angeordnet sind.Such a semiconductor device advantageously allows the method described above and accordingly has a mask spacer along the parting line. Since it comes to a lower level of particle contamination during its processing, such a semiconductor device can be produced with temporary use of a carbon mask with a larger yield, than those without support structures or such support structures, which are arranged at a different distance.

Nach einer ersten bevorzugten Ausführungsform handelt es sich bei den Stützstrukturen um elektrisch funktionslose Hilfsstrukturen. Solche elektrisch funktionslose Hilfsstrukturen können in vorteilhafter Weise und unabhängig von anderen Strukturen und Komponenten, die im Bereich der Trennlinie zwischen dem ersten und dem zweiten Bereich angeordnet sind, vorgesehen werden.According to a first preferred embodiment, the support structures are electrically functionless auxiliary structures. Such electrically non-functional auxiliary structures can be provided in an advantageous manner and independently of other structures and components which are arranged in the region of the dividing line between the first and the second region.

Nach einer weiteren bevorzugten Ausführungsform handelt es sich bei den Stützstrukturen zumindest zum Teil um funktional entweder dem ersten oder dem zweiten Bereich zugeordnete erste oder zweite Gateleiterstrukturen. Durch eine solche Lösung wird der Platzbedarf in der Ebene der Gateleiterstrukturen minimiert. In Fällen, in denen die ersten Gateleiterstrukturen in einer ersten Strukturdichte und die zweiten Gateleiterstrukturen in einer von der ersten Strukturdichte unterscheidbaren zweiten Strukturdichte vorgesehen sind, ist es vorteilhaft, die Stützstrukturen als funktional dem Bereich mit der niedrigeren Strukturdichte zugeordnete erste bzw. zweite Gateleiterstrukturen auszubilden, da diese in der Regel durch eine einfache Aufweitung der Strukturweite selbst die erfindungsgemäße Dimensionierungsvorschrift für den Abstand der Stützstrukturen erfüllen können. Die als Stützstruktur dienenden Gateleiterstrukturen sind entlang der Trennlinie deutlich weiter als es für ihre elektrische Funktion erforderlich wäre. Einen ersten Abschnitt einer als Stützstruktur fungierenden ersten oder zweiten Gateleiterstruktur kommt eine elektrische Funktion zu, während ein zweiter Abschnitt der Stützstruktur elektrisch weitgehend funktionslos ist.According to a further preferred embodiment, the support structures are at least partially functional first or second gate conductor structures assigned to either the first or the second region. Such a solution minimizes the footprint in the gate ladder structures. In cases in which the first gate conductor structures are provided in a first pattern density and the second gate conductor structures in a second pattern density which can be differentiated from the first pattern density, it is advantageous to construct the support structures as first or second gate conductor structures assigned functionally to the area with the lower pattern density, As a rule, these can fulfill the dimensioning rule according to the invention for the spacing of the support structures by simply widening the structural width itself. The gate conductor structures serving as a support structure are significantly wider along the dividing line than would be required for their electrical function. A first portion of a first or second gate conductor structure acting as a support structure has an electrical function, while a second portion of the support structure is largely electrically nonfunctional.

In bevorzugter Weise beträgt der Abstand der Stützstrukturen zueinander das 1- bis 4-fache der Höhe der Stützstrukturen. Nach einem ersten Ausführungsbeispiel beträgt die Höhe der Stützstrukturen 180 bis 220 Nanometer, während der Abstand der Stützstrukturen 600 bis 800 nm beträgt. Preferably, the distance of the support structures to each other is 1 to 4 times the height of the support structures. According to a first embodiment, the height of the support structures is 180 to 220 nanometers, while the spacing of the support structures is 600 to 800 nm.

Wenn die erfindungsgemäße Halbleitereinrichtung eine Halbleiterspeichereinrichtung ist, umfasst sie einen Zellenbereich mit in einer ersten Dichte angeordneten ersten Gateleiterstrukturen sowie einen dem Zellenbereich an einer Trennlinie gegenüberliegenden Support-Bereich mit in einer die erste Dichte unterschreitenden zweiten Dichte angeordneten zweiten Gateleiterstrukturen. Erfindungsgemäß sind entlang der Trennlinie diese schneidende Stützstrukturen in einem Stützabstand zueinander angeordnet, bei dem eine per PECVD abgeschiedene amorphe Kohlenstoffschicht die Stützstrukturen gerade lückenlos füllt.If the semiconductor device according to the invention is a semiconductor memory device, it comprises a cell region with first gate conductor structures arranged in a first density and a support region opposite the cell region at a separation line with second gate conductor structures arranged in a second density below the first density. According to the invention, these cutting support structures are arranged at a support distance from one another along the dividing line, in which an amorphous carbon layer deposited by means of PECVD fills the support structures in a gap-free manner.

In bevorzugter Weise sind die Stützstrukturen zumindest zum Teil funktional dem Support-Bereich zugeordnete zweite Gateleiterstrukturen, so dass in vorteilhafter Weise keine zusätzlichen Strukturen in der Ebene der Gateleiterstrukturen vorgesehen werden müssen.Preferably, the support structures are at least partially functionally associated with the support area second gate conductor structures, so that advantageously no additional structures in the plane of the gate conductor structures must be provided.

In bevorzugter Weise sind die Stützstrukturen mindestens teilweise funktional einer Adressierungslogik zur Auswahl von aus den ersten Gateleiterstrukturen ausgebildeten Wortleitungen im Zellenbereich zugeordnet. Die Adressierungslogik beinhaltet üblicherweise Elemente, die jeweils einer Mehrzahl von Wortleitungen im Zellenbereich zugeordnet sind. Diese Elemente weisen dann eine gegenüber der Dichte der Wortleitungen im Zellenbereich reduzierte Dichte auf, was der erfindungsgemäßen Dimensionierung des Stützabstands entgegenkommt.Preferably, the support structures are at least partially functionally associated with an addressing logic for selecting word lines formed from the first gate conductor structures in the cell area. The addressing logic typically includes elements each associated with a plurality of wordlines in the cell area. These elements then have a density reduced in relation to the density of the word lines in the cell region, which accommodates the inventive dimensioning of the support spacing.

In weiter bevorzugter Weise sind die Stützstrukturen die jeweils der Trennlinie am nächsten liegenden und funktional dabei jeweils einer Mehrzahl von Wortleitungen zugeordnete zweite Gateleiterstrukturen. Ausgehend vom Zellenfeld sind diese Gateleiterstrukturen die ersten, die gemäß einer anderen Verfahrensvorschrift zu prozessieren sind als die entsprechenden Gateleiterstrukturen im Zellenfeld. Beispielsweise sind die Spacer-Strukturen an den zweiten Gateleiterstrukturen in einer anderen Schichtdicke vorzusehen als im Zellenfeld, um den Abstand zu den unter den Gateleiterstrukturen in einem Halbleitersubstrat ausgebildeten Source/Drain-Bereichen zu erhöhen. Bevorzugt werden die an den als Stützstrukturen fungierenden zweiten Gateleiterstrukturen auf der dem Support-Bereich zugewandten Seite der Trennlinie mit den erforderlichen Spacern ausgebildet, die auf der dem Zellenbereich zugeordneten Seite der Trennlinie fehlen, wobei dieser Bereich elektrisch funktionslos bleiben kann und etwa keinem Source/Drain-Bereich zugeordnet ist.In a further preferred manner, the support structures are the second gate conductor structures which are respectively closest to the separation line and are in each case functionally assigned to a plurality of word lines. Starting from the cell field, these gate ladder structures are the first to be processed according to a different procedure than the corresponding gate ladder structures in the cell array. For example, the spacer structures are to be provided on the second gate conductor structures in a different layer thickness than in the cell array in order to increase the distance to the source / drain regions formed under the gate conductor structures in a semiconductor substrate. The second gate conductor structures acting as supporting structures are preferably formed on the side of the dividing line facing the support area with the required spacers which are missing on the side of the dividing line assigned to the cell area, whereby this area can remain electrically nonfunctional and approximately no source / drain Area is assigned.

In bevorzugter Weise beträgt der Abstand der Stützstrukturen das 1- bis 4-fache der Höhe der Stützstrukturen und in weiter bevorzugter Weise beträgt die Höhe der Gateleiterstrukturen 180 bis 220 nm und der Abstand der Stützstrukturen 600 bis 800 nm.Preferably, the spacing of the support structures is 1 to 4 times the height of the support structures, and more preferably the height of the gate conductor structures is 180 to 220 nm and the spacing of the support structures is 600 to 800 nm.

Nachfolgend werden die Erfindung und ihre Vorteile anhand der Figuren näher beschrieben. Dabei bezeichnen gleiche Bezugszeichen einander entsprechende Komponenten und Strukturen. Es zeigen:The invention and its advantages will be described in more detail below with reference to the figures. Here, like reference numerals designate corresponding components and structures. Show it:

1: eine schematische Draufsicht auf eine Halbleitereinrichtung mit einem ersten Bereich und einem dem ersten Bereich an einer Trennlinie gegenüberliegenden zweiten Bereich sowie entlang der Trennlinie angeordneten Stützstrukturen, wie sie in einem ersten Ausführungsbeispiel der Erfindung eingesetzt wird; 1 FIG. 2 is a schematic plan view of a semiconductor device having a first region and a second region opposite the first region at a separation line and support structures arranged along the separation line, as used in a first embodiment of the invention; FIG.

2A–2C: Querschnittsdarstellungen einer Halbleitereinrichtung zur Darstellung eines Verfahrens zur Strukturierung eines Halbleitersubstrates nach einem ersten Ausführungsbeispiel der Erfindung nach Abscheiden von amorphem Kohlenwasserstoff; 2A - 2C : Cross-sectional views of a semiconductor device illustrating a method of patterning a semiconductor substrate according to a first embodiment of the invention after depositing amorphous hydrocarbon;

3A–3C: Querschnittsdarstellungen einer Halbleitereinrichtung zur Darstellung eines Verfahrens zur Strukturierung eines Halbleitersubstrates nach dem ersten Ausführungsbeispiel der Erfindung nach Ausbilden der Kohlenstoffmaske; 3A - 3C : Cross-sectional views of a semiconductor device for illustrating a method of patterning a semiconductor substrate according to the first embodiment of the invention after forming the carbon mask;

4A–4C: Querschnittsdarstellungen einer Halbleitereinrichtung zur Darstellung eines Verfahrens zur Strukturierung eines Halbleitersubstrates nach dem ersten Ausführungsbeispiel der Erfindung nach Ausbilden von Gate-Spacern; 4A - 4C : Cross-sectional representations of a semiconductor device for illustrating a method for structuring a semiconductor substrate according to the first exemplary embodiment of the invention after forming gate spacers;

5A–5C: Querschnittsdarstellungen einer Halbleitereinrichtung zur Darstellung eines Verfahrens zur Strukturierung eines Halbleitersubstrates nach dem ersten Ausführungsbeispiel der Erfindung nach Entfernen der Kohlenstoffmaske; 5A - 5C : Cross-sectional views of a semiconductor device illustrating a method of patterning a semiconductor substrate according to the first embodiment of the invention after removal of the carbon mask;

6: eine perspektivische Ansicht einer Halbleitereinrichtung im Zuge der Prozessierung nach einem weiteren Ausführungsbeispiel der Erfindung; 6 a perspective view of a semiconductor device in the course of processing according to a further embodiment of the invention;

7: eine schematische Draufsicht auf einen Abschnitt einer Halbleiterspeichereinrichtung nach einem weiteren Ausführungsbeispiel der Erfindung; 7 FIG. 2 is a schematic plan view of a portion of a semiconductor memory device according to another embodiment of the invention; FIG.

8A–8B: Querschnittsdarstellungen eines Halbleitersubstrates nach Abscheidung einer amorphen Kohlenstoffschicht über einer Topologie zur Erläuterung der Erfindung; und 8A - 8B : Cross-sectional views of a semiconductor substrate after deposition of an amorphous carbon layer over a topology to illustrate the invention; and

9A–9B: Querschnittsdarstellungen eines Halbleitersubstrates nach Abscheidung einer anderen amorphen Kohlenstoffschicht zur Erläuterung der Erfindung. 9A - 9B : Cross-sectional views of a semiconductor substrate after deposition of another amorphous carbon layer to illustrate the invention.

Die 1 zeigt eine Draufsicht auf einen Ausschnitt auf eine Strukturoberfläche 110 eines Halbleitersubstrates 100 einer Halbleitereinrichtung mit einem zu einem Prozessabschnitt 114 korrespondierenden ersten Bereich und einem dem Prozessabschnitt 114 an einer Trennlinie 113 gegenüberliegenden Maskenabschnitt 112, der zu einem zweiten Bereich korrespondiert. Sowohl im Prozessabschnitt 114 als auch im Maskenabschnitt 112 sind außerhalb des dargestellten Bereichs erste bzw. zweite Gateleiterstrukturen ausgebildet. Entlang der Trennlinie 113 sind diese schneidenden Stützstrukturen 200 ausgebildet. Die Stützstrukturen 200 sind jeweils in einem Stützabstand D zueinander angeordnet. Der Stützabstand D ist so gewählt, dass eine über der Strukturoberfläche 110 und den Stützstrukturen 200 per PECVD abgeschiedene amorphe Kohlenstoffschicht den Bereich zwischen den Stützstrukturen 200 vollständig und ohne Ausbildung von Leerstellen (voids) füllt.The 1 shows a plan view of a section on a structure surface 110 a semiconductor substrate 100 a semiconductor device with a to a process section 114 corresponding first area and one the process section 114 at a dividing line 113 opposite mask section 112 which corresponds to a second area. Both in the process section 114 as well as in the mask section 112 outside of the illustrated area, first and second gate conductor structures are formed. Along the dividing line 113 These are cutting support structures 200 educated. The support structures 200 are each arranged at a support distance D from each other. The support distance D is chosen such that one above the structure surface 110 and the support structures 200 deposited by PECVD amorphous carbon layer, the area between the support structures 200 completely and without the formation of voids (voids) fills.

Im Falle einer Halbleiterspeichereinrichtung sind die Stützstrukturen 200 entweder einem Leseverstärker oder einer Trenneinrichtung eines Leseverstärkers zugeordnet. Ausgehend von der in der 1 in der Draufsicht dargestellten Struktur wird anhand der nachfolgenden 2 bis 5 ein Strukturierungsverfahren nach einem ersten Ausführungsbeispiel der Erfindung anhand von Querschnitten entlang der Linien A-A, B-B und C-C dargelegt.In the case of a semiconductor memory device, the support structures are 200 either associated with a sense amplifier or a separator of a sense amplifier. Starting from the in the 1 The structure shown in plan view will be described with reference to the following 2 to 5 a structuring method according to a first embodiment of the invention with reference to cross sections along the lines AA, BB and CC set forth.

Gemäß diesem Ausführungsbeispiel sind die Stützstrukturen 200 funktionale Gatestrukturen, die auf der Strukturoberfläche 110 des Halbleitersubstrates 100 aufliegen. Demnach umfasst jede Stützstruktur 200 eine Schicht aus einem Gateleiter 210, etwa dotiertem polykristallinen Silizium, eine auf dem Gateleiter 210 aufliegende Schicht aus einem hochleitfähigen Material 220, etwa eine Metall- oder eine leitfähige Metallverbindung, sowie eine auf der Schicht aus dem hochleitfähigen Material 220 aufliegende Schicht aus einem Isolatormaterial 230, das daneben auch sich entlang vertikaler Seitenwände des sich ergebenden Schichtstapels erstreckende Spacer-Strukturen ausbildet. Zwischen dem Gateleiter 210 und dem Halbleitersubstrat 100 ist ein Gatedielektrikum (nicht dargestellt) ausgebildet. Über der von den Stützstrukturen 200 auf der Strukturoberfläche 110 ausgebildeten Topologie wird amorpher Kohlenstoff abgeschieden. Der Stützabstand D ist mit den Abscheidungsparametern des PECVD-Abscheidungsverfahrens für den amorphen Kohlenstoff so abgestimmt, dass der Kohlenstoff die Topologie im Bereich der Stützstrukturen 200, insbesondere die Gräben zwischen den benachbarten Stützstrukturen 200, vollständig füllt. Sowohl im Bereich nicht dargestellter erster Gateleiterstrukturen im Prozessabschnitt 114 als auch im Bereich zweiter Gateleiterstrukturen im Maskenabschnitt 112 füllt der abgeschiedene amorphe Kohlenstoff die Topologie nicht vollständig. Die Abscheidung von amorphem Kohlenstoff ist üblicherweise nur in einem schmalen Prozessfenster strukturfüllend. Anstelle einer weiteren zeitaufwendigen Evaluierung gut füllender Abscheidungsprozesse wird die zu füllende Struktur den Prozessgegebenheiten angepasst. Die amorphe Kohlenstoffschicht 300 füllt die Stützstrukturen 200 gemäß der 2B und 2C sowohl auf der Seite des Prozessabschnitts 114 als auch auf der Seite des Maskenabschnitts 112.According to this embodiment, the support structures 200 functional gate structures on the structure surface 110 of the semiconductor substrate 100 rest. Accordingly, each support structure comprises 200 a layer of a gate ladder 210 , such as doped polycrystalline silicon, one on the gate conductor 210 Overlying layer of a highly conductive material 220 , such as a metal or a conductive metal compound, and one on the layer of the highly conductive material 220 overlying layer of an insulator material 230 which also forms spacer structures extending along vertical side walls of the resulting layer stack. Between the gate leader 210 and the semiconductor substrate 100 a gate dielectric (not shown) is formed. Above, from the support structures 200 on the structure surface 110 trained topology, amorphous carbon is deposited. The support distance D is matched with the deposition parameters of the PECVD deposition process for the amorphous carbon such that the carbon is the topology in the region of the support structures 200 , in particular the trenches between the adjacent support structures 200 completely filled. Both in the area of not shown first gate ladder structures in the process section 114 as well as in the area of second gate ladder structures in the mask section 112 The deposited amorphous carbon does not completely fill the topology. The deposition of amorphous carbon is usually structurally rich only in a narrow process window. Instead of another time-consuming evaluation of well-filling deposition processes, the structure to be filled is adapted to the process conditions. The amorphous carbon layer 300 fills the support structures 200 according to the 2 B and 2C both on the side of the process section 114 as well as on the side of the mask section 112 ,

Im Folgenden wird der abgeschiedene amorphe Kohlenwasserstoff mit Hilfe eines photolithographischen Verfahrens strukturiert und dabei entlang der Trennlinie 113 abgeschnitten. Entsprechend der 3B ist der amorphe Kohlenstoff 300 aus dem Prozessabschnitt 114 vollständig entfernt. Entsprechend der 3C bildet der amorphe Kohlenstoff im Maskenabschnitt 112 eine den Maskenabschnitt 112 abdeckende Kohlenstoffmaske 310. Als Folge des auf die Abscheidungsbedingungen abgestimmten Stützabstandes D ist die entlang der Trennlinie 113 verlaufende Maskenkante nahezu glatt und ohne tiefere Einbuchtungen. Wird nun, wie anhand der 4A–4C dargestellt, in der Folge ein Prozessmaterial abgeschieden und im Prozessabschnitt 114 zu Gate-Spacern 410 strukturiert, so dringt kein Prozessmaterial entlang der Maskenkante in Vertiefungen oder Leerräume in der Kante der Kohlenstoffmaske 310 ein. Entsprechend der 4B bildet das Prozessmaterial nahe der Trennlinie 113 einen kammartig von oben zwischen die Stützstrukturen 200 greifenden Masken-Spacer 420. Im Maskenabschnitt 112 wird das zunächst oberhalb der Kohlenstoffmaske 310 abgeschiedene Prozessmaterial im Zuge der anisotropen Spacer-Ätzung vollständig entfernt. Ist das Prozessmaterial Siliziumnitrid, so wird die Kohlenstoffmaske 310 vor Abscheidung des Prozessmaterials in bevorzugter Weise getempert, wodurch im Folgenden eine Siliziumnitrid-LPCVD-Abscheidung ermöglicht wird.In the following, the deposited amorphous hydrocarbon is patterned using a photolithographic process, along the separation line 113 cut off. According to the 3B is the amorphous carbon 300 from the process section 114 completely removed. According to the 3C forms the amorphous carbon in the mask section 112 one the mask section 112 covering carbon mask 310 , As a result of the support distance D matched to the deposition conditions, this is along the dividing line 113 running mask edge almost smooth and without deeper indentations. Will now, as based on the 4A - 4C represented, subsequently deposited a process material and in the process section 114 to gate spacers 410 structured, no process material penetrates along the mask edge into pits or voids in the edge of the carbon mask 310 one. According to the 4B forms the process material near the dividing line 113 a comb-like from above between the support structures 200 Crossing mask spacers 420 , In the mask section 112 At first this will be above the carbon mask 310 deposited process material in the course of the anisotropic spacer etching completely removed. If the process material is silicon nitride, then the carbon mask becomes 310 prior to deposition of the process material is preferably annealed, whereby a silicon nitride LPCVD deposition is made possible in the following.

Im Folgenden wird, wie in den 5A–5C dargestellt, die Kohlenstoffmaske 310 entfernt. Da das Prozessmaterial nicht in angeschnittene Leerräume der Kohlenstoffmaske 310 hat eindringen können, werden bei der Entfernung der Kohlenstoffmaske 310 keine Partikel freigesetzt, die in der Folge als Verschmutzung die Ausbeute verringern könnten. Zugleich wird der Masken-Spacer 420 durch die vergleichsweise nahe beabstandeten Stützstrukturen 200 stabilisiert. Einem teilweise Umfallen des Masken-Spacers 420 während oder nach dem Entfernen der Kohlenstoffmaske 310 sowie einer daraus resultierenden Partikelverschmutzung wird dadurch vorgebeugt.The following will, as in the 5A - 5C represented, the carbon mask 310 away. Because the process material is not in truncated voids of the carbon mask 310 has been able to penetrate when removing the carbon mask 310 no particles released, which could subsequently reduce pollution as pollution. At the same time, the mask spacer 420 by the comparatively closely spaced support structures 200 stabilized. A partial overturning of the mask spacer 420 during or after removal of the carbon mask 310 and a resulting particle contamination is thereby prevented.

Die 6 zeigt die anhand der 5A–5C in Querschnitten dargestellte Struktur in einer perspektivischen Darstellung. Auf einer Strukturoberfläche 110 eines Halbleitersubstrates 100 sind Stützstrukturen 200 vorgesehen. Jede Stützstruktur 200 umfasst eine Schicht aus einem Gateleiter 210, eine auf dem Gateleiter 210 aufliegenden Schicht aus einem hochleitfähigen Material 220 sowie einen die beiden Schichten 210, 220 einkapselnden Isolator 230. Zwischen dem Gateleiter 210 und dem Halbleitersubstrat 100 ist ein Gatedielektrikum (nicht dargestellt) ausgebildet. Die Stützstrukturen 200 verlaufen quer zu einer Trennlinie 113 zwischen einem Maskenabschnitt 112 und einem Prozessabschnitt 114. Im Prozessabschnitt 114 ist entlang der Trennlinie 113 ein Masken-Spacer 420 ausgebildet, der kammartig von oben zwischen die Stützstrukturen 200 greift. Im Prozessabschnitt 114 sind entlang der vertikalen Seitenwände der Stützstrukturen 200 Gatespacer 410 aus dem Material des Masken-Spacers 420 ausgebildet.The 6 shows the basis of the 5A - 5C in cross-section structure shown in a perspective view. On a structure surface 110 a semiconductor substrate 100 are support structures 200 intended. Every support structure 200 includes a layer of a gate conductor 210 , one on the gate ladder 210 resting layer of a highly conductive material 220 as well as the two layers 210 . 220 encapsulating insulator 230 , Between the gate leader 210 and the semiconductor substrate 100 a gate dielectric (not shown) is formed. The support structures 200 run across a dividing line 113 between a mask section 112 and a process section 114 , In the process section 114 is along the dividing line 113 a mask spacer 420 formed, the comb-like from above between the support structures 200 attacks. In the process section 114 are along the vertical side walls of the support structures 200 gate spacers 410 from the material of the mask spacer 420 educated.

Die 7 zeigt eine Draufsicht auf einen Ausschnitt einer Halbleiterspeichereinrichtung. Der Maskenabschnitt 112 korrespondiert mit einem Zellenfeld der Halbleiterspeichereinrichtung. Der Prozessabschnitt 114 korrespondiert mit einem Support-Bereich der Halbleiterspeichereinrichtung, in dem jeweils einer Mehrzahl von gleichartigen Strukturen im Zellenfeld zugeordnete Support-Schaltkreise ausgebildet sind. Da jeweils eine Struktur im Support-Bereich einer Mehrzahl von Strukturen im Zellenfeld zugeordnet ist, sind die im Prozessabschnitt 114 ausgebildeten zweiten Gateleiterstrukturen 201, 206 in einer geringeren Strukturdichte vorgesehen als die ersten Gateleiterstrukturen im Zellenfeld 112, die üblicherweise Wortleitungen 205 zu Adressierung von im Zellenfeld ausgebildeten Speicherzellen ausbilden. Entlang eines ersten Abschnitts der Trennlinie 113 sind funktional der Wortleitungsadressierung zugeordnete Gateleiterstrukturen 201 vorgesehen. Entlang eines zweiten Abschnitts der Trennlinie 113 ist eine dem Leseverstärker zugeordnete Gateleiterstruktur 206 vorgesehen. Die elektrische Funktionalität der zweiten Gateleiterstrukturen 201 erfordert lediglich eine Minimumweite Wmin. Ein Vorsehen der zweiten Gateleiterstrukturen 201 mit der Minimumweite Wmin ergäbe im Bereich des ersten Abschnitts der Trennlinie 113 einen Abstand, der mit amorphem Kohlenstoff nicht lückenlos zu füllen wäre. Wird dagegen die Weite der als Stützstrukturen fungierenden zweiten Gateleiterstrukturen 201 entsprechend der Erweiterung 201a soweit erhöht, dass sich der Stützabstand D zwischen jeweils benachbarten zweiten Gateleiterstrukturen 201 ergibt, so füllt der amorphe Kohlenstoff bei einer PECVD-Abscheidung mit einer geeigneten Vorläuferstufe, etwa C2H2 die zweiten Gateleiterstrukturen 201 bzw. die Gräben zwischen jeweils zwei benachbarten zweiten Gateleiterstrukturen 201 vollständig und ohne Ausbildung von Leerstellen aus. In einem Eckbereich zwischen dem ersten Abschnitt und dem zweiten Abschnitt der Trennlinie 113 wird die dem Leseverstärker zugeordnete Gateleiterstruktur 206 entsprechend der Ergänzung 206a über ihre rein funktional bedingte Weite hinaus in Richtung der zweiten Gateleiterstrukturen 201 verlängert, so dass auch die zweite Gateleiterstruktur 206 den ersten Abschnitt der Trennlinie 113 kreuzt und insbesondere im Eckbereich zwischen der zweiten Gateleiterstruktur 201 und der zweiten Gateleiterstruktur 206 ein Graben mit der Weite des Stützabstandes D ausgebildet wird.The 7 shows a plan view of a section of a semiconductor memory device. The mask section 112 corresponds to a cell array of the semiconductor memory device. The process section 114 corresponds to a support area of the semiconductor memory device, in each of a plurality of similar structures in the cell array associated support circuits are formed. Since a respective structure in the support area is assigned to a plurality of structures in the cell field, these are in the process section 114 formed second gate conductor structures 201 . 206 provided in a lower density structure than the first gate conductor structures in the cell array 112 , which are usually wordlines 205 for addressing memory cells formed in the cell array. Along a first section of the dividing line 113 are gate lead structures functionally associated with word line addressing 201 intended. Along a second section of the dividing line 113 is a gate conductor structure associated with the sense amplifier 206 intended. The electrical functionality of the second gate conductor structures 201 only requires a minimum width Wmin. A provision of the second gate conductor structures 201 with the minimum width Wmin would result in the area of the first section of the dividing line 113 a distance that would not be completely filled with amorphous carbon. On the other hand, the width of the second gate conductor structures functioning as support structures becomes 201 according to the extension 201 so far increased that the support distance D between each adjacent second gate conductor structures 201 Thus, for a PECVD deposition with a suitable precursor level, such as C 2 H 2 , the amorphous carbon fills the second gate conductor structures 201 or the trenches between each two adjacent second gate conductor structures 201 completely and without the formation of voids. In a corner area between the first section and the second section of the dividing line 113 becomes the gate conductor structure associated with the sense amplifier 206 according to the supplement 206a beyond its purely functionally related width in the direction of the second gate ladder structures 201 extended, so that also the second gate ladder structure 206 the first section of the dividing line 113 crosses and in particular in the corner region between the second gate conductor structure 201 and the second gate conductor structure 206 a trench with the width of the support distance D is formed.

Die 8A bis 8B beziehen sich auf die Abscheidung von amorphem Kohlenstoff 302 auf ein Halbleitersubstrat 100, auf dessen Substratoberfläche 110 Gatestrukturen 202 ausgebildet sind. In der 8A beträgt der Abstand der beiden benachbarten Gatestrukturen 202 etwa 220 nm. In der 8B beträgt der Abstand zwischen den beiden benachbarten Gatestrukturen 202 etwas mehr als 700 nm. Der Kohlenstoff geht aus einer schlecht füllenden Kohlenstoffabscheidung hervor, etwa einer PECVD-Abscheidung mit einem Kohlenwasserstoff CxHy als Vorläuferstufe (Präkursor), für den gilt x:y < 0,8 oder x:y > 1,2, etwa C3H6. Im Fall der 8A wachsen dabei die auf den Oberkanten der Gatestrukturen 202 aufwachsenden Keile aufeinander zu, bevor der dazwischen auf der Substratoberfläche 110 aufwachsende Keil den dazwischen liegenden Zwischenraum vollständig füllt. Zwischen den beiden auf der Oberkante der Gatestrukturen 202 und dem dazwischen auf der Substratoberfläche 110 aufwachsenden Keil verbleiben jeweils Leerräume (voids) 302a. Wird bei einer nachfolgenden Ausbildung einer Kohlenstoffmaske der abgeschiedene amorphe Kohlenstoff 302 in der Schnittebene abgeschnitten und in der Folge ein weiteres Material abgeschieden, so dringt dieses Material in die Leerräume 302a ein. Wird im weiteren Verlauf die Kohlenstoffmaske entfernt, so werden die in den Leerräumen 302a eingelagerten Reste des Prozessmaterials freigelegt und vagabundieren auf der Substratoberfläche 110.The 8A to 8B refer to the deposition of amorphous carbon 302 on a semiconductor substrate 100 , on its substrate surface 110 gate structures 202 are formed. In the 8A is the distance between the two adjacent gate structures 202 about 220 nm. In the 8B is the distance between the two adjacent gate structures 202 a little more than 700 nm. The carbon comes from a poorly filling carbon deposit, such as a PECVD deposit with a hydrocarbon CxHy as a precursor stage (precursor), for which x: y <0.8 or x: y> 1.2, about C 3 H 6 . In the case of 8A grow on the top edges of the gate structures 202 growing wedges toward each other before the intervening on the substrate surface 110 growing wedge completely fills the intervening space. Between the two on the top of the gate structures 202 and the intervening on the substrate surface 110 Growing wedge remain empty spaces (voids) 302a , In a subsequent formation of a carbon mask, the deposited amorphous carbon becomes 302 cut off in the cutting plane and subsequently deposited another material, so this material penetrates into the voids 302a one. If the carbon mask is removed in the further course, then those in the voids become 302a embedded remains of the process material exposed and stray on the substrate surface 110 ,

Die 8B zeigt, dass es auch bei einem Abstand der Gatestrukturen 202 von mehr als 700 nm in ähnlicher Weise zur Ausbildung von Leerstellen 302a entlang der Kanten der auf der Oberkante der Gatestrukturen 202 aufwachsenden und auf der Spitze stehenden Pyramiden kommt.The 8B shows that it is also at a distance of the gate structures 202 greater than 700 nm similarly to vacancy formation 302a along the edges of the top of the gate structures 202 growing up and standing on the top pyramids comes.

Die 9A bis 9B beziehen sich auf die Abscheidung von amorphem Kohlenstoff 304 auf ein Halbleitersubstrat 100, auf dessen Substratoberfläche 110 Gateleiterstrukturen 204 in einem Abstand D1 von etwa 250 nm und einen Abstand D2 von etwa 750 nm angeordnet sind. Im Unterschied zu dem den 8A bis 8B zugrunde gelegten Abscheidungsprozess beziehen sich die 9A bis 9B auf eine gut füllende PECVD-Abscheidung mit einem Kohlenwasserstoff CxHy als Präkursor, für den gilt 0,8 < x:y < 1,2, bevorzugt C2H2. Für diese Art der Abscheidung lässt sich ein von der Höhe der Gatestrukturen 204 abhängiger Stützabstand D2 ermitteln, bei dem die Ausbildung von Leerstellen in der Kohlenstoffschicht und eine damit einhergehende Partikelverschmutzung weitgehend ausgeschlossen werden kann.The 9A to 9B refer to the deposition of amorphous carbon 304 on a semiconductor substrate 100 , on its substrate surface 110 Gate conductor structures 204 are arranged at a distance D1 of about 250 nm and a distance D2 of about 750 nm. In contrast to the 8A to 8B The underlying deposition process refers to the 9A to 9B to a well-filling PECVD deposition with a hydrocarbon CxHy as precursor, for which is 0.8 <x: y <1.2, preferably C 2 H 2 . For this type of deposition can be a from the height of the gate structures 204 determine dependent support distance D2, in which the formation of voids in the carbon layer and an associated particle contamination can be largely excluded.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

100100
HalbleitersubstratSemiconductor substrate
110110
Strukturoberflächetextured surface
112112
Maskenabschnittmask portion
113113
Trennlinieparting line
114114
Prozessabschnittprocess section
200200
Stützstruktursupport structure
201201
GateleiterstrukturGate conductor structure
201a201
Erweiterungextension
202202
GateleiterstrukturGate conductor structure
204204
GateleiterstrukturGate conductor structure
205205
GateleiterstrukturGate conductor structure
206206
GateleiterstrukturGate conductor structure
206a206a
Erweiterungextension
210210
Gateleitergate conductor
220220
leitfähiges Materialconductive material
230230
Isolatorinsulator
300300
Maskenmaterialmask material
302302
Maskenmaterialmask material
302a302a
Leerraumwhitespace
304304
Maskenmaterialmask material
304a304a
Leerraumwhitespace
310310
KohlenstoffmaskeCarbon mask
410410
Gate-SpacerGate spacers
420420
Masken-SpacerMask Spacer

Claims (24)

Verfahren zur Herstellung einer Halbleitereinrichtung umfassend: Bereitstellen eines Halbleitersubstrats (100) mit einem ersten Bereich (112) mit in einer ersten Strukturdichte angeordneten ersten Gateleiterstrukturen (205) und einem diesem an einer Trennlinie (113) gegenüberliegenden zweiten Bereich (114) mit in einer von der ersten Strukturdichte unterscheidbaren zweiten Strukturdichte angeordneten zweiten Gateleiterstrukturen (201, 206); Ausbilden von Stützstrukturen (200) mit zur Strukturoberfläche (110) geneigten und die Trennlinie (113) schneidenden Seitenwänden in einem vorgegebenen, eine vollständige Füllung mit amorphem Kohlenstoff (300) ermöglichenden Stützabstand (D) zueinander; danach Abscheiden von amorphem Kohlenstoff (300) unter Abscheidungsbedingungen, bei denen die Zwischenräume der Stützstrukturen (200) vollständig gefüllt werden; Entfernen des amorphen Kohlenstoffs (300) aus dem zweiten Bereich (114) zur Ausbildung einer den ersten Bereich (112) abdeckenden Kohlenstoffmaske (310) mit einer Maskenkante entlang der Trennlinie (113); danach Ausbilden einer Deckstruktur (410) im zweiten Bereich (114), wobei entlang der Maskenkante eine Grenzstruktur (420) ausgebildet wird; und Entfernen der Kohlenstoffmaske (310).A method of manufacturing a semiconductor device, comprising: providing a semiconductor substrate ( 100 ) with a first area ( 112 ) with first gate conductor structures arranged in a first structure density ( 205 ) and a this at a dividing line ( 113 ) opposite second area ( 114 ) with second gate conductor structures arranged in a second structure density which can be distinguished from the first structure density ( 201 . 206 ); Forming support structures ( 200 ) with to the structure surface ( 110 ) inclined and the dividing line ( 113 ) cutting sidewalls in a given, a complete filling with amorphous carbon ( 300 ) enabling support distance (D) to each other; then deposition of amorphous carbon ( 300 ) under deposition conditions in which the interstices of the support structures ( 200 ) are completely filled; Removal of the amorphous carbon ( 300 ) from the second area ( 114 ) for training the first area ( 112 ) covering carbon mask ( 310 ) with a mask edge along the dividing line ( 113 ); then forming a cover structure ( 410 ) in the second area ( 114 ), wherein along the mask edge a boundary structure ( 420 ) is formed; and removing the carbon mask ( 310 ). Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Deckstruktur (410) als sich aus einer Mehrzahl von entlang vertikaler Abschnitte des zweiten Bereichs (114) verlaufenden Spacerstrukturen zusammensetzend ausgebildet wird, wobei die Grenzstruktur als Masken-Spacer (420) ausgebildet wird.Method according to claim 1, characterized in that the cover structure ( 410 ) than a plurality of along vertical sections of the second area (FIG. 114 ) forming spacer structures is formed, wherein the boundary structure as a mask spacer ( 420 ) is formed. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass zur Ausbildung der Deckstruktur (410) eine Prozessschicht abgeschieden und durch eine anisotrope Ätzung strukturiert wird, wobei die Spacerstrukturen (410) und der Masken-Spacer (420) ausgebildet werden.A method according to claim 2, characterized in that for forming the cover structure ( 410 ) a process layer is deposited and patterned by an anisotropic etching, wherein the spacer structures ( 410 ) and the mask spacer ( 420 ) be formed. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass bei der anisotropen Ätzung über der Kohlenstoffmaske (310) ausgebildete Abschnitte der Prozessschicht entfernt werden.A method according to claim 3, characterized in that in the anisotropic etching over the carbon mask ( 310 ) formed sections of the process layer are removed. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Deckstruktur als ein den zweiten Bereich (114) konform bedeckender Deckfilm und dabei die Grenzstruktur als Masken-Abschnitt des Deckfilms ausgebildet wird.A method according to claim 1, characterized in that the cover structure as a the second area ( 114 ) conforming cover film and thereby the boundary structure is formed as a mask portion of the cover film. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass mittels einer den zweiten Bereich (114) bedeckenden Blockmaske über der Kohlenstoffmaske ausgebildete Abschnitte des Deckfilms entfernt werden.A method according to claim 5, characterized in that by means of a second area ( 114 ) covering the mask over the carbon mask formed portions of the cover film are removed. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Deckstruktur als eine den zweiten Bereich (114) füllende und bedeckende Deckschicht und dabei die Grenzstruktur als Grenzabschnitt der Deckschicht ausgebildet wird.A method according to claim 1, characterized in that the cover structure as a the second area ( 114 ) filling and covering cover layer and thereby the boundary structure is formed as a boundary portion of the cover layer. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass mittels eines CMP-Schrittes über der Kohlenstoffmaske ausgebildete Abschnitte der Deckschicht entfernt werden.A method according to claim 7, characterized in that formed by means of a CMP step over the carbon mask portions of the cover layer are removed. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der Stützabstand (D) so gewählt wird, dass das Verhältnis der Höhe der Stützstrukturen (200) zum Stützabstand (D) mindestens 0,2 und höchstens 1 beträgt. Method according to one of claims 1 to 8, characterized in that the support distance (D) is chosen so that the ratio of the height of the support structures ( 200 ) to the support distance (D) is at least 0.2 and at most 1. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass der Stützabstand (D) so gewählt wird, dass das Verhältnis der Höhe der Stützstrukturen (200) zum Stützabstand (D) mindestens 0,25 und höchstens 0,35 beträgt.A method according to claim 9, characterized in that the support distance (D) is chosen so that the ratio of the height of the support structures ( 200 ) to the support distance (D) is at least 0.25 and at most 0.35. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass der amorphe Kohlenstoff (300) mittels eines PECVD-Verfahrens unter Verwendung eines Kohlenwasserstoffs der Form CxHy als Vorläuferstufe abgeschieden wird, für den gilt 0,8 < x/y < 1,2.Method according to one of claims 1 to 10, characterized in that the amorphous carbon ( 300 ) is deposited by means of a PECVD process using a hydrocarbon of the form CxHy as the precursor stage for which 0.8 <x / y <1.2. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass der amorphe Kohlenstoff (300) mittels eines PECVD-Verfahrens unter Verwendung eines Kohlenwasserstoffs der Form CxHy als Vorläuferstufe abgeschieden wird, für den gilt x = y.Method according to one of claims 1 to 10, characterized in that the amorphous carbon ( 300 ) is deposited by means of a PECVD method using a hydrocarbon of the form CxHy as the precursor stage for which x = y. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass der amorphe Kohlenstoff (300) mittels eines PECVD-Verfahrens unter Verwendung von C2H2 als Vorläuferstufe abgeschieden wird.Method according to one of claims 1 to 10, characterized in that the amorphous carbon ( 300 ) is deposited by means of a PECVD method using C 2 H 2 as a precursor stage. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass die Deckstruktur (410) aus Siliziumnitrid vorgesehen wird.Method according to one of claims 1 to 13, characterized in that the cover structure ( 410 ) is provided of silicon nitride. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass beim Entfernen der Kohlenstoffmaske (310) der Masken-Spacer (420) von den Stützstrukturen (200) fixiert wird.Method according to one of claims 2 to 4, characterized in that when removing the carbon mask ( 310 ) the mask spacer ( 420 ) of the support structures ( 200 ) is fixed. Halbleitereinrichtung, umfassend: einen ersten Bereich (112) mit ersten Gateleiterstrukturen (206), die in einer ersten Strukturdichte angeordnet sind; einen dem ersten Bereich (112) an einer Trennlinie (113) gegenüberliegenden zweiten Bereich (114) mit zweiten Gateleiterstrukturen (201), die in einer von der ersten Strukturdichte unterscheidbaren zweiten Strukturdichte angeordnet sind; und Stützstrukturen (200) mit zur Strukturoberfläche (110) geneigten und die Trennlinie (113) schneidenden Seitenwänden mit einem Stützabstand (D) entlang der Trennlinie (113) zueinander, wobei der Stützabstand (D) das 1-fache bis 4-fache der Höhe der Stützstrukturen (200) beträgt, um eine per PECVD abgeschiedene amorphe Kohlenstoffschicht (300) während der Herstellung lückenlos zwischen die Stützstrukturen (200) füllen zu können, und einen Masken-Spacer, der in dem zweiten Bereich entlang der Trennlinie ausgebildet ist und kammartig von oben zwischen die Stützstrukturen greift.A semiconductor device comprising: a first region ( 112 ) with first gate ladder structures ( 206 ) arranged in a first pattern density; a the first area ( 112 ) at a dividing line ( 113 ) opposite second area ( 114 ) with second gate conductor structures ( 201 ) arranged in a second structure density differentiable from the first structure density; and support structures ( 200 ) with to the structure surface ( 110 ) inclined and the dividing line ( 113 ) cutting sidewalls with a support distance (D) along the parting line ( 113 ), wherein the support distance (D) is 1 to 4 times the height of the support structures (FIG. 200 ) is deposited around a PECVD deposited amorphous carbon layer ( 300 ) during manufacture between the support structures ( 200 ) and a mask spacer which is formed in the second region along the parting line and combingly engages from above between the support structures. Halbleitereinrichtung nach Anspruch 16, dadurch gekennzeichnet, dass die Stützstrukturen (200) elektrisch funktionslose Hilfsstrukturen sind.Semiconductor device according to claim 16, characterized in that the support structures ( 200 ) are electrically non-functional auxiliary structures. Halbleitereinrichtung nach Anspruch 16, dadurch gekennzeichnet, dass die Stützstrukturen (200) mindestens zum Teil funktional einem der Bereiche (112, 114) zugeordnete Gateleiterstrukturen (206, 201) sind.Semiconductor device according to claim 16, characterized in that the support structures ( 200 ) at least partially functionally one of the areas ( 112 . 114 ) associated gate ladder structures ( 206 . 201 ) are. Halbleitereinrichtung nach Anspruch 18, dadurch gekennzeichnet, dass die Stützstrukturen (200) funktional dem Bereich mit der niedrigeren Strukturdichte zugeordnete Gateleiterstrukturen (206, 201) sind.Semiconductor device according to claim 18, characterized in that the support structures ( 200 ) functionally associated with the region of lower structural density gate conductor structures ( 206 . 201 ) are. Halbleitereinrichtung nach einem der Ansprüche 16 bis 19, dadurch gekennzeichnet, dass die Höhe der Stützstrukturen (200) 180 bis 220 Nanometer und der Stützabstand (D) 600 bis 800 Nanometer beträgt.Semiconductor device according to one of Claims 16 to 19, characterized in that the height of the support structures ( 200 ) 180 to 220 nanometers and the support distance (D) is 600 to 800 nanometers. Halbleitereinrichtung nach einem der Ansprüche 16 bis 20 dadurch gekennzeichnet, dass sie eine Halbleiterspeichereinrichtung ist, der erste Bereich ein Zellenfeld ist und in dem zweiten Bereich jeweils einer Mehrzahl von gleichartigen Strukturen im Zellenfeld zugeordnete Schaltkreise ausgebildet sind.Semiconductor device according to one of claims 16 to 20, characterized in that it is a semiconductor memory device, the first region is a cell array and in the second region of a plurality of similar structures in the cell array associated circuits are formed. Halbleitereinrichtung nach Anspruch 21, dadurch gekennzeichnet, dass die Stützstrukturen (200) mindestens zum Teil funktional dem zweiten Bereich (114) zugeordnete Gateleiterstrukturen (201) sind.Semiconductor device according to Claim 21, characterized in that the support structures ( 200 ) at least partially functional to the second area ( 114 ) associated gate ladder structures ( 201 ) are. Halbleitereinrichtung nach Anspruch 22, dadurch gekennzeichnet, dass die Stützstrukturen (200) funktional einer Adressierungslogik zur Auswahl von aus den ersten Gateleiterstrukturen (206) ausgebildeten Wortleitungen im ersten Bereich (112) zugeordnet sind.Semiconductor device according to claim 22, characterized in that the support structures ( 200 ) functionally addressing logic for selecting from the first gate ladder structures ( 206 ) formed wordlines in the first area ( 112 ) assigned. Halbleitereinrichtung nach Anspruch 23, dadurch gekennzeichnet, dass die Stützstrukturen (200) Verlängerungen von die der Trennlinie (113) nächstliegenden und funktional jeweils einer Mehrzahl von Wortleitungen (6) zugeordneten zweiten Gateleiterstrukturen (201) sind.Semiconductor device according to Claim 23, characterized in that the support structures ( 200 ) Extensions of the dividing line ( 113 ) nearest and functionally each of a plurality of word lines ( 6 ) associated second gate ladder structures ( 201 ) are.
DE102006053956A 2006-11-15 2006-11-15 Method for producing a semiconductor device, semiconductor device, in particular semiconductor memory device Expired - Fee Related DE102006053956B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006053956A DE102006053956B4 (en) 2006-11-15 2006-11-15 Method for producing a semiconductor device, semiconductor device, in particular semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006053956A DE102006053956B4 (en) 2006-11-15 2006-11-15 Method for producing a semiconductor device, semiconductor device, in particular semiconductor memory device

Publications (2)

Publication Number Publication Date
DE102006053956A1 DE102006053956A1 (en) 2008-05-29
DE102006053956B4 true DE102006053956B4 (en) 2011-03-31

Family

ID=39326092

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006053956A Expired - Fee Related DE102006053956B4 (en) 2006-11-15 2006-11-15 Method for producing a semiconductor device, semiconductor device, in particular semiconductor memory device

Country Status (1)

Country Link
DE (1) DE102006053956B4 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6035803A (en) * 1997-09-29 2000-03-14 Applied Materials, Inc. Method and apparatus for controlling the deposition of a fluorinated carbon film
US20040173904A1 (en) * 2001-02-02 2004-09-09 Cleeves James M. Integrated circuit feature layout for improved chemical mechanical polishing
DE10314274B3 (en) * 2003-03-29 2004-09-16 Infineon Technologies Ag Production of a first contact perforated surface in a storage device having storage cells comprises preparing a semiconductor substrate with an arrangement of gate electrode strips on the semiconductor surface, and further processing
KR20060075333A (en) * 2004-12-28 2006-07-04 주식회사 하이닉스반도체 Method for forming fine patterns of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6035803A (en) * 1997-09-29 2000-03-14 Applied Materials, Inc. Method and apparatus for controlling the deposition of a fluorinated carbon film
US20040173904A1 (en) * 2001-02-02 2004-09-09 Cleeves James M. Integrated circuit feature layout for improved chemical mechanical polishing
DE10314274B3 (en) * 2003-03-29 2004-09-16 Infineon Technologies Ag Production of a first contact perforated surface in a storage device having storage cells comprises preparing a semiconductor substrate with an arrangement of gate electrode strips on the semiconductor surface, and further processing
KR20060075333A (en) * 2004-12-28 2006-07-04 주식회사 하이닉스반도체 Method for forming fine patterns of semiconductor device

Also Published As

Publication number Publication date
DE102006053956A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
DE102004060171B4 (en) Charge-trapping memory cell and its manufacturing process
DE10362018B4 (en) Arrangement and method for the production of vertical transistor cells and transistor-controlled memory cells
DE102005055853B4 (en) A select transistor array, semiconductor memory device, and method of fabricating a select transistor array
WO2009013315A2 (en) Semiconductor substrate with through-contact and method for production thereof
DE102005053509A1 (en) Process to manufacture a semiconductor component, e.g. a flash storage component
DE10228344B4 (en) Process for the production of microstructures and arrangement of microstructures
DE102020116563A1 (en) SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
DE102004021401B4 (en) Manufacturing method for a stacked capacitor array
DE102011100779B4 (en) Electronic device and method of manufacturing an electronic device
DE102006053956B4 (en) Method for producing a semiconductor device, semiconductor device, in particular semiconductor memory device
DE10259792A1 (en) A method of manufacturing a semiconductor device and semiconductor device
DE19732871C2 (en) Fixed value memory cell arrangement, etching mask for programming it and method for its production
DE102008004510B4 (en) Integrated circuit
DE10239218A1 (en) Method of manufacturing a semiconductor device and its construction
DE3542939C2 (en) Method of manufacturing a memory device
DE102020110938A1 (en) VERTICAL SEMICONDUCTOR COMPONENTS
DE102006017795B4 (en) Semiconductor memory device and method for manufacturing a semiconductor memory device
DE102005038939B4 (en) Semiconductor memory device with self-aligned on the top side word lines and method for the production of semiconductor memory devices
DE4426364A1 (en) Semiconductor component and method for its production
EP1097471B1 (en) Integrated circuit with at least one transistor and a capacitor and corresponding production method
DE10226965B4 (en) Integrated semiconductor memory and manufacturing process
DE102004052141B4 (en) Method for producing a semiconductor structure
DE10249216B3 (en) Production of a contact hole in a semiconductor structure comprises forming an insulation made from silicon oxide for embedding first and second structural elements, forming a mask on the insulation, and further processing
DE102007048957A1 (en) An integrated circuit manufacturing method, corresponding integrated circuit interconnect device, and corresponding integrated circuit
DE4221433A1 (en) Semiconductor memory device and method for its production

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20110817

R082 Change of representative
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee