DE102008027391B4 - Schaltung, Verfahren zum Empfangeneines Signals und Verwendung eines Zufallsgenerators - Google Patents

Schaltung, Verfahren zum Empfangeneines Signals und Verwendung eines Zufallsgenerators Download PDF

Info

Publication number
DE102008027391B4
DE102008027391B4 DE102008027391A DE102008027391A DE102008027391B4 DE 102008027391 B4 DE102008027391 B4 DE 102008027391B4 DE 102008027391 A DE102008027391 A DE 102008027391A DE 102008027391 A DE102008027391 A DE 102008027391A DE 102008027391 B4 DE102008027391 B4 DE 102008027391B4
Authority
DE
Germany
Prior art keywords
delay
random
signal
clock signal
random number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008027391A
Other languages
English (en)
Other versions
DE102008027391B8 (de
DE102008027391A1 (de
Inventor
Tilo Dr. Ferchland
Jeannette Dipl.-Ing. Zarbock
Thorsten Dipl.-Ing. Riedel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Automotive GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Automotive GmbH filed Critical Atmel Automotive GmbH
Priority to DE102008027391A priority Critical patent/DE102008027391B8/de
Priority to US12/481,249 priority patent/US7868679B2/en
Publication of DE102008027391A1 publication Critical patent/DE102008027391A1/de
Publication of DE102008027391B4 publication Critical patent/DE102008027391B4/de
Application granted granted Critical
Publication of DE102008027391B8 publication Critical patent/DE102008027391B8/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators

Abstract

Schaltung,
– mit einem Eingang für ein Taktsignal (clk),
– mit einem Zufallsgenerator (300) zur Ausgabe eines Zufallssignals, insbesondere Zufallszahlen,
– mit einer mit dem Eingang für das Taktsignal (clk) verbundenen einstellbaren Verzögerungseinrichtung (200), die zur Einstellung einer Verzögerung einer Flanke des Taktsignals (clk) durch das Zufallssignal mit dem Zufallsgenerator (300) verbunden ist,
– bei der ausschließlich eine steigende Flanke des Taktsignals (clk) durch die einstellbare Verzögerungseinrichtung (200) verzögerbar und bei der der Zufallsgenerator (300) zur Bereitstellung des Zufallssignals zur Einstellung der Verzögerung mit einer fallenden Flanke ausgebildet ist,
oder
– bei der ausschließlich eine fallende Flanke des Taktsignals (clk) durch die einstellbare Verzögerungseinrichtung (200) verzögerbar und bei der der Zufallsgenerator (300) zur Bereitstellung des Zufallssignals zur Einstellung der Verzögerung mit einer steigenden Flanke ausgebildet ist.

Description

  • Die vorliegende Erfindung betrifft eine Schaltung, ein Verfahren zum Empfang und eine Verwendung eines Zufallsgenerators.
  • Aus der US 6,737,904 B1 ist ein Taktschaltkreis, GSM Telefon und ein Verfahren zur Reduktion elektromagnetischer Interferenzen bekannt. Es ist ein Zufallszahlengenerator vorgesehen, der durch ein mittels einer Verzögerung verzögertes Signal an seinem Eingang angesteuert wird. Der Zufallszahlengenerator steuert einen Multiplexer an, der entsprechend dem Ansteuersignal des Zufallszahlengenerators zwischen einem unverzögerten und verzögerten Taktsignalen umschaltet. Die Verzögerung soll dabei ein Glitch-freies Umschalten ermöglichen. Dabei werden sowohl die steigende als auch die fallende Flanke verzögert, so dass bei einer Verzögerung von 0,35 ns die ausgegebene Taktfrequenz zwischen 12.94 MHz und 13.06 MHz schwankt.
  • Aus der JP 2003153526 A ist ein Schaltreglerschaltkreis bekannt. Aus der DE 44 42 403 A1 ist ein Taktgenerator zur Erzeugung eines störstrahlarmen Systemtaktes bekannt. Aus der DE 195 17 265 A1 ist ein Verfahren und eine Schaltungsanordnung zur Verringerung von Störungen bekannt. Das Taktsignal wird mit einem Zufallssignal phasenmoduliert. Dabei sind beide Halbwellen und moduliert.
  • Aus der US 4,438,501 ist ein Zufallsgenerator zur Erzeugung einer binären Sequenz bekannt. Aus der DE 697 20 305 T2 ist ein digitales Verfahren und Gerät zur Abschwächung von EMI Strahlung in digital getakteten Systemen bekannt. Eine Referenzfrequenz wird moduliert zwischen 14,17500 MHz und 14,46136 MHz um die Energie zu verteilen. Aus der US 7,305,020 B2 ist ein Verfahren und ein System zur Reduktion elektromagnetischer Interferenzen bekannt.
  • Der Erfindung liegt die Aufgabe zu Grunde eine Schaltung möglichst zu verbessern.
  • Diese Aufgabe wird durch eine Schaltung mit den Merkmalen des unabhängigen Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand von abhängigen Ansprüchen und in der Beschreibung enthalten.
  • Demzufolge ist eine Schaltung vorgesehen. Die Schaltung ist vorzugsweise auf einem Halbleiterchip monolithisch integriert.
  • Die Schaltung weist einen Eingang für ein Taktsignal auf. Vorteilhafterweise ist mit dem Eingang ein Schwingquarz verbunden. Das Taktsignal (engl. clock) dient der Taktung von digitalen Elementen zur Informationsverarbeitung.
  • Die Schaltung weist einen Zufallsgenerator zur Ausgabe eines Zufallssignals auf. Das Zufallssignal weist vorzugsweise Zufallszahlen auf. Bevorzugt ist das Zufallsignal eine mehrstellige binäre Zufallszahl. Vorteilhafterweise weist der Zufallsgenerator rückgekoppelte Register zur Generierung einer Pseudo-Zufallszahl als Zufallssignal auf.
  • Die Schaltung weist eine mit dem Eingang für das Taktsignal verbundene einstellbare Verzögerungseinrichtung auf. Die Verzögerungseinrichtung ist zur Einstellung einer Verzögerung einer Flanke des Taktsignals ausgebildet. Die Einstellung der Verzögerung ist abhängig von dem Zufallssignal des Zufallsgenerators. Hierzu ist die Verzögerungseinrichtung mit dem Zufallsgenerator verbunden.
  • Der Erfindung liegt weiterhin die Aufgabe zu Grunde ein möglichst verbessertes Verfahren anzugeben.
  • Diese Aufgabe wird durch das Verfahren mit den Merkmalen des unabhängigen Anspruchs 8 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand von abhängigen Ansprüchen und in der Beschreibung enthalten.
  • Demzufolge ist ein Verfahren zum Empfang eines Signals vorgesehen. Vorzugsweise ist das Signal ein Funksignal, das über eine Antenne empfangen wird.
  • In dem Verfahren wird ein Taktsignal erzeugt. Zur Erzeugung des Taktsignals kann beispielsweise ein Schwingquarz vorgesehen sein. Das Taktsignal dient der Taktung von digitalen Elementen zur Informationsverarbeitung.
  • Während des Empfangs des Signals wird in Abhängigkeit von dem Taktsignal fortlaufend ein Zufallssignal generiert. Das Zufallssignal wird vorteilhafterweise periodisch generiert. Das Zufallssignal wird vorteilhafterweise mit jeder Periode des Taktsignals generiert. Gemäß einer anderen vorteilhaften Ausgestaltung wird das Zufallssignal nach mehreren Perioden des Taktsignals generiert.
  • In Abhängigkeit von dem Zufallssignal wird eine steigende Flanke oder eine fallende Flanke des Taktsignals um einen dem Zufallssignal zugeordneten diskreten Verzögerungswert verzögert. Der Verzögerungswert ist bevorzugt kleiner als eine halbe Periode des Taktsignals.
  • Der Erfindung liegt weiterhin die Aufgabe zu Grunde, eine Verwendung eines Zufallsgenerators anzugeben.
  • Diese Aufgabe wird durch eine Verwendung mit den Merkmalen des unabhängigen Anspruchs 9 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand von abhängigen Ansprüchen und in der Beschreibung angegeben.
  • Demzufolge ist eine Verwendung eines Zufallsgenerators und einer mit dem Zufallsgenerator verbundenen einstellbaren Verzögerungseinrichtung zur Verzögerung einer Flanke eines Taktsignals vorgesehen. Die Verzögerung erfolgt mit diskreten Verzögerungswerten in Abhängigkeit von einem Zufallssignal des Zufallgenerators, so dass Oberwellen des Taktsignals in einem Empfangsband eines Empfängers eine reduzierte Störamplitude aufweisen.
  • Die im Folgenden beschriebenen Weiterbildungen beziehen sich sowohl auf die Schaltung, als auch auf die Verwendung als auch auf das Verfahren. Insbesondere ergeben sich Weiterbildungen des Verfahrens und der Verwendung aus Funktionen der Schaltung.
  • Gemäß einer vorteilhaften Weiterbildung ist vorgesehen, dass die einstellbare Verzögerungseinrichtung schaltbare Verzögerungspfade mit Verzögerungselementen zur Einstellung diskreter Verzögerungswerte aufweist.
  • Bevorzugt weist die Verzögerungseinrichtung zum Schalten der Verzögerungspfade mit den Verzögerungselementen verbundene Demultiplexer und/oder Multiplexer auf. Bevorzugt sind die Demultiplexer den Verzögerungspfaden vorgeschaltet. Vorteilhafterweise sind die Multiplexer den Verzögerungspfaden nachgeschaltet. Wird ein Multiplexer verwendet, so sind vorzugsweise Verzögerungselemente vorgesehen, die die Umschaltung des Multiplexers um einen Zeitwert, beispielsweise eine viertel Periode des Taktsignals verzögern um Glitche zu verhindern.
  • Gemäß einer bevorzugten Weiterbildungsvariante ist ausschließlich eine steigende Flanke des Taktsignals durch die einstellbare Verzögerungseinrichtung verzögerbar. Eine steigende Flanke ist dabei der Übergang von einem Low-Potential zu einem High-Potential des Taktsignals. Der Zufallsgenerator ist zur Bereitstellung des Zufallssignals mit einer fallenden Flanke ausgebildet. Die Bereitstellung des Zufallssignals dient dabei der Einstellung der Verzögerung.
  • Gemäß einer vorteilhaften alternativen Weiterbildungsvariante ist ausschließlich eine fallende Flanke des Taktsignals durch die einstellbare Verzögerungseinrichtung verzögerbar. Eine fallende Flanke ist dabei der Übergang von einem High-Potential zu einem Low-Potential des Taktsignals. Der Zufallsgenerator ist zur Bereitstellung des Zufallssignals mit einer steigenden Flanke ausgebildet. Die Bereitstellung des Zufallssignals dient wiederum der Einstellung der Verzögerung.
  • Bevorzugt ist vorgesehen, dass die einstellbare Verzögerungseinrichtung und/oder der Zufallsgenerator ausgebildet sind zur Deaktivierung der zufallsabhängigen Verzögerung und/oder zur Einstellung einer konstanten Verzögerung. Vorzugsweise erfolgt die Deaktivierung oder Einstellung einer konstanten Verzögerung in Abhängigkeit von einem Steuersignal.
  • Gemäß einer besonders vorteilhaften Weiterbildungsvariante ist vorgesehen, dass der Zufallsgenerator ausgebildet ist mit einem Wert des Zufallsignals eine Mehrzahl aufeinander folgender Flanken zu verzögern.
  • Die zuvor beschriebenen Weiterbildungsvarianten sind sowohl einzeln als auch in Kombination besonders vorteilhaft. Dabei können sämtliche Weiterbildungsvarianten untereinander kombiniert werden. Einige mögliche Kombinationen sind in der Beschreibung der Ausführungsbeispiele der Figuren erläutert. Diese dort dargestellten Möglichkeiten von Kombinationen der Weiterbildungsvarianten sind jedoch nicht abschließend.
  • Im Folgenden wird die Erfindung durch Ausführungsbeispiele anhand zeichnerischer Darstellungen näher erläutert.
  • Dabei zeigen
  • 1 ein schematisches Blockschaltbild einer Schaltung,
  • 2 ein schematisches Blockschaltbild mit Verzögerungseinrichtung und Zufallsgenerator,
  • 3 ein weiteres schematisches Blockschaltbild mit Verzögerungseinrichtung und Zufallsgenerator,
  • 4 einen schematischen Schaltplan eines Zufallsgenerators, und
  • 5 einen detailliertes Schaltbild einer Schaltung.
  • In 1 ist eine Schaltung durch ein Blockschaltbild schematisch dargestellt. Es ist eine Taktgeneratorschaltung 100, mit einem hochgenauen Schwingquarz vorgesehen. Die Taktgeneratorschaltung 100 erzeugt das Taktsignal clk. Das Taktsignal clk gelangt zu einer Sender-Empfänger-Schaltung, die einen analogen Empfangsteil 400 aufweist. Der Eingang des analogen Empfangsteils 400 ist für den Empfang eines Funksignals RF mit einer Antenne 401 verbunden oder verbindbar.
  • Aus dem Taktsignal clk wird für den Empfang des Funksignals RF ein Signal zum Heruntermischen des Funksignals RF erzeugt. Der analoge Empfangsteil 400 weist zum Empfang beispielsweise eine PLL (engl. PLL – Phase Locked Loop) auf, für die das Taktsignal clk eine Referenz bildet. Die PLL (dt. Phasenregelschleife) steuert den Mischer zum Heruntermischen des Funksignals an.
  • Hierzu kann das Taktsignal clk beispielsweise verstärkt beziehungsweise gedämpft oder durch einen Frequenzteiler geteilt werden. Zudem weist der analoge Empfangsteil 400 einen Analog-Digital-Umsetzer zur Erzeugung digitaler Signale D auf. Die digitalen Signale D werden in einem dem analogen Empfangsteil 400 nachgeschalteten digitalen Empfangsteil 500 ausgewertet. Hierzu wird der digitale Empfangsteil 500 ebenfalls mit einem Taktsignal clk' versorgt.
  • Der digitale Empfangsteil 500 ist ein auf dem Halbleiterchip großes digitales Modul, dass zu dem Taktsignal clk' korrespondierende Oberwellen erzeugt, die den analogen Empfangsteil 400 und damit das empfangene Funksignal RF stören können. Dadurch kann die Eingangsempfindlichkeit des analogen Empfangsteils 400 wesentlich verschlechtert werden. Besonders störend können dabei Störsignale von Oberwellen im Empfangsband mit großer Amplitude sein. Gegenüber einer hochgenauen Taktquelle, wie der Taktgeneratorschaltung 100 mit dem Taktsignal clk soll eine deutliche Reduktion einer Amplitude eines Spektralanteils der Oberwellen im Empfangsband erzielt werden.
  • Die einstellbare Verzögerungseinrichtung 200 und der Zufallsgenerator 300 erzeugen einen (quasi) zufälligen Zeitversatz bei Taktflanken des Taktsignals clk' und reduzieren so den Spektralanteil der Oberwellen im Empfangsband. Es wird hierdurch eine Dämpfung der Störanteile im Empfangsband (Nutzband) erzielt.
  • Der Zufallsgenerator 300 ist mit der einstellbaren Verzögerungseinrichtung 200 über eine n-bit breite Leitung verbunden, mittels derer Zufallssignale – insbesondere in Form von Zufallszahlen – übertragen und ein Verzögerungswert eingestellt werden. Weiterhin weisen der Zufallsgenerator 300 und die Verzögerungseinrichtung 200 einen Eingang auf, an den ein Steuersignal dis zur Aktivierung und Deaktivierung des Zufallsgenerators 300 und/oder der Verzögerungseinrichtung 200 anlegbar ist. Für den Sendefall kann so die zufallgeneratorabhängige Verzögerung durch die einstellbare Verzögerungseinrichtung 200 abgeschaltet oder auf einen konstanten Verzögerungswert eingestellt werden.
  • In 2 ist ein Ausführungsbeispiel eines Zufallgenerators 300 und einer Verzögerungseinrichtung 200 dargestellt. Die Verzögerungseinrichtung 200 weist eine Verzögerungskette 200 mit den Verzögerungselementen 221, 22, 223, 224, 225, 226, 227 und 228 auf, wobei die Verzögerungselemente 221 bis 227 als Oder-Gatter ausgebildet sind. Jeweils ein Eingang jedes Oder-Gatters 221 bis 227 und der Eingang des Verzögerungselements 228 sind mit einem Ausgang eines Demultiplexers 210 zur Auswahl des Verzögerungspfades verbunden. Der Verzögerungspfad kann dabei beispielsweise über ein einziges Verzögerungselement 221, über alle Verzögerungselemente 221 bis 228 oder über eine Anzahl zwischen einem und allen Verzögerungselementen 221 bis 228 verlaufen um einen Verzögerungswert einzustellen.
  • Der Verzögerungswert kann fest eingestellt oder durch den Zufallsgenerator 300 gesteuert werden. Hierzu weist der Zufallsgenerator 300 einen Zufallszahlengenerator 310 (PN) auf, der an seinem Ausgang eine binäre mehrstellige Zahl an den Demultiplexer 210 ausgibt. Im Ausführungsbeispiel der 2 ist eine n-breite Verbindung zwischen Zufallszahlengenerator 310 und Demultiplexer 210 vorgesehen, die eine Ausgabe einer dreistelligen binären Zahl ermöglicht. Mittels dieser drei Bit kann zwischen acht Verzögerungspfaden umgeschaltet werden.
  • Ein Eingang des Zufallsgenerators 300 ist mit dem Eingang des Demultiplexers 210 für das hochgenaue Taktsignal clk verbunden. Das Taktsignal clk gelangt über eine Clock-Gating-Zelle 383 (cg) mit invertierendem Ausgang und über zwei Verzögerungselemente 381 und 382 zum Zufallszahlengenerator 310. Die Clock-Gating-Zelle 383 ermöglicht es, dass bei Nicht-Verwendung des Zufallssignals der Zufallszahlengenerator 310 nicht getaktet wird. Somit kann der Stromverbrauch für eine längere Batterielaufzeit reduziert werden.
  • Die Verzögerungseinrichtung 200 und der Zufallsgenerator 300 sind derart ausgebildet, dass durch die Verzögerungseinrichtung 200 die steigende Flanke des Taktsignals clk nicht oder um einen konstanten Verzögerungswert verzögert wird. Hierzu wird für eine steigende Flanke der Ausgangswert des Zufallsgenerators auf ein vorbestimmtes Signal, beispielsweise 0 0 0 gesteuert. Bei fallender Flanke wird die Zufallszahl des Zufallszahlengenerators 310 ausgegeben. Die fallende Flanke des verzögerten Taktsignals clk' wird dabei nicht oder konstant verzögert.
  • Der Demultiplexer 210 und der Zufallsgenerator 300 weisen einen Steuereingang zum Anlegen eines Steuersignals dis auf. Das Steuersignal dis dient der Aktivierung und Deaktivierung der zufallsabhängigen Verzögerung. Hierzu ist die Clock-Gating-Zelle 383 an ihrem invertierten Eingang durch einen High-Wert des Steuersignals dis zu sperren. Zugleich wird der Demultiplexer 210 fest auf einen Verzögerungspfad – beispielsweise ausschließlich über das Verzögerungselement 221 – durch das Steuersignal dis eingestellt.
  • Die Schaltung des Ausführungsbeispiels der 2 weist die Vorteile auf, dass der Einfluss von digitalen Blöcken auf die Eingangsempfindlichkeit von Empfängerschaltungen verringert wird. Das durch die Schaltung der 2 erzielte kontrollierte Clockjittering weist den überraschenden Effekt auf, dass dieses glitchfrei ist. Zudem ermöglicht das Ausführungsbeispiel der 2 eine sehr einfache und kostengünstige Implementierung.
  • Alternativ zu dem Ausführungsbeispiel der 2 kann auch eine Schaltung ohne Demultiplexer ausgeführt werden. Beispielsweise ist jeweils ein Eingang eines Verzögerungsgliedes 221 bis 228 anstelle des Demultiplexers über einen Schalter – z. B. einem Transmissiongate oder einem UND-Gatter – mit dem Taktsignal clk verbunden (nicht dargestellt). Der jeweilige Schalter ist mit jeweils einem Ausgang des Zufallsgenerators verbunden. Zur Zufallssignalerzeugung gibt genau ein Ausgang des Zufallsgenerators ein Steuerpotential zu Einschalten des Schalters ab. Für acht Verzögerungspfade sind in diesem alternativen Ausführungsbeispiel acht Steuerleitungen vom Zufallsgenerator zu den acht Schaltern erforderlich (nicht dargestellt).
  • Ein weiters Ausführungsbeispiel ist in 3 schematisch dargestellt. Dabei ist der Zufallsgenerator 300 und der Demultiplexer 210 identisch zum Ausführungsbeispiel der 2 ausgebildet. Lediglich die Verzögerungskette 220 ist anders ausgeführt. Sieben Oder-Gatter 231, 232, 233, 234, 235, 236, 237 verknüpfen die Signale der Verzögerungspfade mit dem Ausgang zur Ausgabe des Verzögerten Taktsignals clk'. Die Verzögerung durch die Oder-Gatter 231 bis 237 ist dabei für jeden Verzögerungspfad gleich.
  • Die unterschiedliche Verzögerung durch einzelne Verzögerungspfade wird durch die weiteren Verzögerungselemente 241, 242, 243, 244 erzielt. Die Verzögerungselemente 241 weisen dabei eine identische Verzögerung auf, so dass für einen Unterschied in der Verzögerung des jeweiligen Pfades eine Anzahl von gleichen Verzögerungselementen 241 in Reihe geschaltet ist. Alternativ oder in Kombination (wie in 3 dargestellt) können verschiedene Verzögerungselemente 242, 243, 244 mit unterschiedlicher Verzögerung verbunden sein. Beispielsweise kann der Verzögerungswert eines Verzögerungselements 242, 243, 244 durch eine Kapazität definiert sein, wobei der Kapazitätswert für unterschiedliche Verzögerungselemente 242, 243, 244 unterschiedlich ist.
  • Ein einfacher Weg zur Erzeugung einer Zufallszahl ist beispielhaft in 4 dargestellt. Dabei wird eine möglichst gleichmäßige Verteilung der Zufallszahlen-Nahrung realisiert. Im Ausführungsbeispiel der 4 ist eine Erzeugung von Zufallszahlen durch rückgekoppelte Schieberegister 320, 321, 322 als Beispiels-Schaltung schematisch dargestellt. Die rückgekoppelten Schieberegister 320, 321, 322 weisen Abgriff an bestimmten Punkten auf, aus denen sich der rückgekoppelte Wert errechnet. Die mathematische Theorie, auf der dieses Prinzip beruht, wird Galois-Feld-Theorie genannt. Jedes rückgekoppelte Schieberegister 320, 321, 322 hat ein charakteristisches Polynom, das sein Verhalten festlegt. Die charakteristischen Polgnome, die eine Bitfolge mit maximaler Länge erzeugen, werden primitive Polgnome genannt. Beispielsweise erzeugt das Polynom P(x) = x3 ⊕ x ⊕ 1 (1) eine Bitfolge der Länge 23 – 1 = 7, wobei a ⊕ b für eine Exklusiv-Oder-Verknüpfung steht. Für ein primitives Polynom der Ordnung n beträgt die Länge der Bitsequenz 2n – 1. Diese Bitfolge ist zwar deterministisch, jedoch wiederholt sie sich für Ordnungen n erst nach vielen, beispielsweise nach 512 Zyklen. Deshalb kann die Bitsequenz auch als pseudo-random Bit-Sequenz bezeichnet werden. Gilt gemäß der 4 für den i-ten Koeffizienten ci = 1, so wird ein Abgriff an der Stelle i vorgenommen und über ein XOR-Gatter 341, 342 mit dem rückgekoppelten Wert verknüpft. Ansonsten gibt es keinen Abgriff und kein XOR-Gatter wird an dieser Stelle verwendet.
  • Eine detaillierte Darstellung eines Ausführungsbeispiels einer Schaltung ist in 5 gezeigt. Dabei sind eine Anzahl von Registern 320, 321, 322, 323, 324, 325, 326, 327 und XOR-Gatter 509, 511 eines Zufallsgenerators vorgesehen. Ein Clock-Gating für den Zufallsgenerator ist durch das Latch 501 und das UND-Gatter 503 gebildet. Die Verzögerungskette ist durch die Oder-Gatter 221, 222, 223, 224, 225, 226, 227 und den Buffer 228 realisiert. Zum Treiben von Signalen, zum Verzögern, zur Steuerung der Flankenwechsel und für die Steuerungsfunktion durch das Steuersignal dis sind weitere digitale Elemente, wie Oder Gatter 513, Buffer 241, 242, 243, 244, 502, 504, 505, 506, 507, 530, UND-Gatter 503, 528, NAND-Gatter 515, 522, NOR-Gatter 517, 518, 519, 521, 523, 524, 525, 527, 529, Inverter 504, 512, 514, 516, 520, 526 und Flip-Flops 508, 510 vorgesehen.
  • Die Erfindung ist nicht auf die dargestellten Ausgestaltungsvarianten der 1 bis 5 beschränkt. Beispielsweise ist es möglich statt des Demultiplexers einen der Verzögerungskette nachgeschalteten Multiplexer zu verwenden. Auch kann beispielsweise eine andere Anzahl von Verzögerungspfaden, beispielsweise sechzehn Verzögerungspfade verwendet werden. Die Funktionalität des Schaltkreises gemäß 1 wird bevorzugt für ein Funknetz nach dem Industriestandard IEEE 802.15.4 verwendet werden.
  • Bezugszeichenliste
  • 100
    Taktgenerator, Schwingquarz
    200
    einstellbare Verzögerungseinrichtung
    210
    Multiplexer
    220
    Verzögerungskette
    221, 222, 223, 224, 225, 226, 227, 231, 232, 233, 234, 235, 236, 237, 513
    OR-Gatter, Verzögerungselement
    228, 241, 242, 243, 244, 381, 382, 502, 504, 505, 506, 507, 530
    Buffer, Verzögerungselement
    300
    Zufallsgenerator
    310
    Zufallszahlengenerator
    320, 321, 322, 232, 324, 325, 326, 327
    Register
    341, 342, 509, 511,
    Exklusiv-Oder-Gatter
    383
    Clock-Gate, Taktsignal-Tor
    400
    analoger Empfangsteil
    401
    Antenne
    500
    digitaler Empfangsteil
    503, 528
    AND-Gatter
    508, 510
    Flip-Flops
    515, 522
    NAND-Gatter
    517, 518, 519, 521, 523, 524, 525, 527, 529
    NOR-Gatter
    504, 512, 514, 516, 520, 526
    Inverter
    C1, Cn-1
    Koeffizient
    clk
    Taktsignal
    clk'
    verzögertes Taktsignal
    dis
    Steuersignal
    n
    Bitbreite
    RF
    Empfangssignal

Claims (7)

  1. Schaltung, – mit einem Eingang für ein Taktsignal (clk), – mit einem Zufallsgenerator (300) zur Ausgabe eines Zufallssignals, insbesondere Zufallszahlen, – mit einer mit dem Eingang für das Taktsignal (clk) verbundenen einstellbaren Verzögerungseinrichtung (200), die zur Einstellung einer Verzögerung einer Flanke des Taktsignals (clk) durch das Zufallssignal mit dem Zufallsgenerator (300) verbunden ist, – bei der ausschließlich eine steigende Flanke des Taktsignals (clk) durch die einstellbare Verzögerungseinrichtung (200) verzögerbar und bei der der Zufallsgenerator (300) zur Bereitstellung des Zufallssignals zur Einstellung der Verzögerung mit einer fallenden Flanke ausgebildet ist, oder – bei der ausschließlich eine fallende Flanke des Taktsignals (clk) durch die einstellbare Verzögerungseinrichtung (200) verzögerbar und bei der der Zufallsgenerator (300) zur Bereitstellung des Zufallssignals zur Einstellung der Verzögerung mit einer steigenden Flanke ausgebildet ist.
  2. Schaltung nach Anspruch 1, – bei der die einstellbare Verzögerungseinrichtung (200) schaltbare Verzögerungspfade mit Verzögerungselementen zur Einstellung diskreter Verzögerungswerte aufweist.
  3. Schaltung nach Anspruch 2, – bei der die Verzögerungseinrichtung (200) zum Schalten der Verzögerungspfade mit den Verzögerungselementen verbundene Demultiplexer und/oder Multiplexer aufweist.
  4. Schaltung nach einem der vorhergehenden Ansprüche, – bei der die einstellbare Verzögerungseinrichtung (200) und/oder der Zufallsgenerator (300) ausgebildet sind zur Deaktivierung der zufallsabhängigen Verzögerung und/oder zur Einstellung einer konstanten Verzögerung.
  5. Schaltung nach einem der vorhergehenden Ansprüche, – bei der der Zufallsgenerator (300) ausgebildet ist mit einem Wert des Zufallsignals die einstellbare Verzögerungseinrichtung (200) zur Verzögerung einer Mehrzahl aufeinander folgender Flanken einzustellen.
  6. Verfahren zum Empfang eines Signals, – bei dem ein Taktsignal erzeugt wird, – bei dem während des Empfangs des Signals in Abhängigkeit von dem Taktsignal fortlaufend ein Zufallssignal generiert wird, – bei dem in Abhängigkeit von dem Zufallssignal eine Flanke des Taktsignals um einen dem Zufallssignal zugeordneten diskreten Verzögerungswert verzögert wird, – bei dem ausschließlich eine steigende Flanke des Taktsignals (clk) durch die einstellbare Verzögerungseinrichtung (200) verzögert und das Zufallssignal zur Einstellung der Verzögerung durch den Zufallsgenerator (300) mit einer fallenden Flanke bereitgestellt wird, oder – bei dem ausschließlich eine fallende Flanke des Taktsignals (clk) durch die einstellbare Verzögerungseinrichtung (200) verzögert und das Zufallssignal zur Einstellung der Verzögerung durch den Zufallsgenerator (300) mit einer steigenden Flanke bereitgestellt wird.
  7. Verwendung eines Zufallsgenerators und einer mit dem Zufallsgenerator verbundenen einstellbaren Verzögerungseinrichtung zur Verzögerung einer Flanke eines Taktsignals mit diskreten Verzögerungswerten in Abhängigkeit von einem Zufallssignal des Zufallgenerators, so dass Oberwellen des Taktsignals in einem Empfangsband eines Empfängers eine reduzierte Störamplitude aufweisen, – bei dem ausschließlich eine steigende Flanke des Taktsignals (clk) durch die einstellbare Verzögerungseinrichtung (200) verzögert und das Zufallssignal zur Einstellung der Verzögerung durch den Zufallsgenerator (300) mit einer fallenden Flanke bereitgestellt wird, oder – bei dem ausschließlich eine fallende Flanke des Taktsignals (clk) durch die einstellbare Verzögerungseinrichtung (200) verzögert und das Zufallssignal zur Einstellung der Verzögerung durch den Zufallsgenerator (300) mit einer steigenden Flanke bereitgestellt wird.
DE102008027391A 2008-06-09 2008-06-09 Schaltung, Verfahren zum Empfangen eines Signals und Verwendung eines Zufallsgenerators Expired - Fee Related DE102008027391B8 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102008027391A DE102008027391B8 (de) 2008-06-09 2008-06-09 Schaltung, Verfahren zum Empfangen eines Signals und Verwendung eines Zufallsgenerators
US12/481,249 US7868679B2 (en) 2008-06-09 2009-06-09 Circuit, method for receiving a signal, and use of a random event generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008027391A DE102008027391B8 (de) 2008-06-09 2008-06-09 Schaltung, Verfahren zum Empfangen eines Signals und Verwendung eines Zufallsgenerators

Publications (3)

Publication Number Publication Date
DE102008027391A1 DE102008027391A1 (de) 2009-12-24
DE102008027391B4 true DE102008027391B4 (de) 2011-05-26
DE102008027391B8 DE102008027391B8 (de) 2011-07-28

Family

ID=41334697

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008027391A Expired - Fee Related DE102008027391B8 (de) 2008-06-09 2008-06-09 Schaltung, Verfahren zum Empfangen eines Signals und Verwendung eines Zufallsgenerators

Country Status (2)

Country Link
US (1) US7868679B2 (de)
DE (1) DE102008027391B8 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8627160B2 (en) * 2010-04-21 2014-01-07 Lsi Corporation System and device for reducing instantaneous voltage droop during a scan shift operation
US9032356B2 (en) 2013-03-06 2015-05-12 Lsi Corporation Programmable clock spreading
US9438217B2 (en) 2014-07-22 2016-09-06 Freescale Semiconductor, Inc. System and method for clocking integrated circuit

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4438501A (en) * 1982-02-16 1984-03-20 Weber Harold J Antilatchup pseudorandom binary sequence generator
DE4442403A1 (de) * 1994-11-30 1996-09-05 Itt Ind Gmbh Deutsche Taktgenerator zur Erzeugung eines störstrahlarmen Systemtaktes
DE19517265A1 (de) * 1995-05-11 1996-11-14 Vdo Schindling Verfahren und Schaltungsanordnung zur Verringerung von Störungen
JP2003153526A (ja) * 2001-11-06 2003-05-23 Haruo Kobayashi スイッチングレギュレータ回路
DE69720305T2 (de) * 1996-01-29 2003-12-11 Hewlett Packard Co Digitales Verfahren und Gerät zur Abschwächung von EMI Strahlung in digital getakteten Systemen
US6737904B1 (en) * 1999-11-12 2004-05-18 Koninklijke Philips Electronics N.V. Clock circuit, GSM phone, and methods of reducing electromagnetic interference
US7305020B2 (en) * 2002-02-04 2007-12-04 Vizionware, Inc. Method and system of reducing electromagnetic interference emissions

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150863A (en) * 1998-04-01 2000-11-21 Xilinx, Inc. User-controlled delay circuit for a programmable logic device
US6268725B1 (en) * 1998-04-29 2001-07-31 Medtronic, Inc. Flux-gate magnetometer with drive signal for reducing effects of electromagnetic interference
US7333527B2 (en) * 2001-11-27 2008-02-19 Sun Microsystems, Inc. EMI reduction using tunable delay lines
JP5146156B2 (ja) * 2008-06-30 2013-02-20 富士通株式会社 演算処理装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4438501A (en) * 1982-02-16 1984-03-20 Weber Harold J Antilatchup pseudorandom binary sequence generator
DE4442403A1 (de) * 1994-11-30 1996-09-05 Itt Ind Gmbh Deutsche Taktgenerator zur Erzeugung eines störstrahlarmen Systemtaktes
DE19517265A1 (de) * 1995-05-11 1996-11-14 Vdo Schindling Verfahren und Schaltungsanordnung zur Verringerung von Störungen
DE69720305T2 (de) * 1996-01-29 2003-12-11 Hewlett Packard Co Digitales Verfahren und Gerät zur Abschwächung von EMI Strahlung in digital getakteten Systemen
US6737904B1 (en) * 1999-11-12 2004-05-18 Koninklijke Philips Electronics N.V. Clock circuit, GSM phone, and methods of reducing electromagnetic interference
JP2003153526A (ja) * 2001-11-06 2003-05-23 Haruo Kobayashi スイッチングレギュレータ回路
US7305020B2 (en) * 2002-02-04 2007-12-04 Vizionware, Inc. Method and system of reducing electromagnetic interference emissions

Also Published As

Publication number Publication date
US7868679B2 (en) 2011-01-11
DE102008027391B8 (de) 2011-07-28
DE102008027391A1 (de) 2009-12-24
US20090302920A1 (en) 2009-12-10

Similar Documents

Publication Publication Date Title
DE102006038020B4 (de) Sigma-Delta Modulator
US5442664A (en) Digitally phase modulated clock inhibiting reduced RF emissions
DE102008047163B4 (de) Bestimmen eines Zeitintervalls auf der Grundlage eines ersten Signals, eines zweiten Signals und eines Jitters des ersten Signals
US8723577B2 (en) Spreading a clock signal
DE102011007226B4 (de) Unterdrückung von niederfrequentem Rauschen von einem Phasendetektor in einer Phasensteuerschleife
DE60122787T2 (de) Digitaler frequenzvervielfacher
DE19917320A1 (de) Taktgenerator für ein Halbleiter-Prüfsystem
DE102012219056B4 (de) Störimpulsfreier programmierbarer Taktformer
DE102009008224B4 (de) Invertierende Zelle
DE10103071A1 (de) Zufallszahlengenerator und Verfahren zum Erzeugen einer Zufallszahl
DE102008027391B4 (de) Schaltung, Verfahren zum Empfangeneines Signals und Verwendung eines Zufallsgenerators
DE60217847T2 (de) Schaltung zur erzeugung eines mehrphasigen taktsignals
DE10130123B4 (de) Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale
DE60314301T2 (de) Frequenzvervielfacher
US20060103367A1 (en) Method and apparatus for measuring and adjusting the duty cycle of a high speed clock
DE102008051222B4 (de) Schaltung eines Funksystems, Verwendung und Verfahren zum Betrieb
DE10348327B4 (de) Systeme und Verfahren zum Einbringen von Test-Jitter in Daten-Bit-Ströme
DE102008064063B4 (de) Steuersignalerzeugungsschaltung zur Einstellung eines Periodenwerts eines erzeugten Taktsignals als die Periode eines Referenzsignals, multipliziert mit oder dividiert durch eine beliebige reelle Zahl
CN107659308B (zh) 数字控制振荡器及时间数字转换器
US10218338B1 (en) Aperiodic clock generation with spur suppression
US7436235B2 (en) Digital clock modulator
EP1913457A2 (de) Gals-schaltung und verfahren zum betrieb einer gals-schaltung
EP1115093A2 (de) Datenverarbeitungseinseinrichtung und Verfahren zu dessen Betrieb
US8963601B1 (en) Clock gated delay line based on setting value
RU1818711C (ru) Селектор кодовой комбинации

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8181 Inventor (new situation)

Inventor name: RIEDEL, THORSTEN, DIPL.-ING., 01217 DRESDEN, DE

Inventor name: ZARBOCK, JEANNETTE, DIPL.-ING., 01109 DRESDEN, DE

Inventor name: FERCHLAND, TILO, DR., 01277 DRESDEN, DE

R020 Patent grant now final

Effective date: 20111029

R081 Change of applicant/patentee

Owner name: ATMEL CORP., SAN JOSE, US

Free format text: FORMER OWNER: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE

Effective date: 20130529

Owner name: ATMEL CORP., US

Free format text: FORMER OWNER: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE

Effective date: 20130529

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20130529

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20130529

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140101