DE102011081099A1 - Arrangement with sensor or actuator and components - Google Patents

Arrangement with sensor or actuator and components Download PDF

Info

Publication number
DE102011081099A1
DE102011081099A1 DE102011081099A DE102011081099A DE102011081099A1 DE 102011081099 A1 DE102011081099 A1 DE 102011081099A1 DE 102011081099 A DE102011081099 A DE 102011081099A DE 102011081099 A DE102011081099 A DE 102011081099A DE 102011081099 A1 DE102011081099 A1 DE 102011081099A1
Authority
DE
Germany
Prior art keywords
sensor
building blocks
electrical
actuator
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102011081099A
Other languages
German (de)
Inventor
Markus Schieber
Harry Hedler
Jörg Zapf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102011081099A priority Critical patent/DE102011081099A1/en
Priority to PCT/EP2012/065981 priority patent/WO2013024129A2/en
Publication of DE102011081099A1 publication Critical patent/DE102011081099A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0607—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements
    • B06B1/0622—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements on one surface
    • B06B1/0629—Square array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/0348—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

Die Erfindung betrifft eine Anordnung mit einem Sensor und/oder Aktor mit einer aktiven Fläche mit Sensor-/Aktorelementen, mit Bausteinen mit elektrischen und/oder elektronischen Schaltungen, wobei die Bausteine auf einer Oberseite elektrische Kontakte für die Schaltungen aufweisen, wobei die Oberseite von Seitenflächen begrenzt ist, wobei die Bausteine mit den Oberseiten parallel zueinander angeordnet sind, wobei erste Seitenflächen der Bausteine dem Sensor und/oder Aktor zugewandt sind, wobei der Sensor oder Aktor mit den ersten Seitenflächen der Bausteine befestigt ist, wobei elektrische Leitungen vorgesehen sind, die von der ersten Seitenfläche des Bausteins zu den Kontakten des Bausteins geführt sind, wobei der Sensor und/oder Aktor elektrisch leitend mit den elektrischen Leitungen der Bausteine verbunden sind.The invention relates to an arrangement with a sensor and / or actuator having an active surface with sensor / actuator elements, with components with electrical and / or electronic circuits, wherein the blocks on an upper side electrical contacts for the circuits, wherein the top of side surfaces is limited, wherein the blocks are arranged with the upper sides parallel to each other, wherein first side surfaces of the blocks facing the sensor and / or actuator, wherein the sensor or actuator is secured to the first side surfaces of the blocks, wherein electrical lines are provided, which the first side surface of the block are guided to the contacts of the block, wherein the sensor and / or actuator are electrically connected to the electrical lines of the blocks.

Description

Die Erfindung betrifft eine Anordnung mit einem Sensor oder Aktor und mit Bausteinen mit gemäß Patentanspruch 1. The invention relates to an arrangement with a sensor or actuator and with blocks with according to claim 1.

Weiterhin betrifft die Erfindung ein Verfahren zum Herstellen einer Anordnung mit einem Sensor oder Aktor und mit Bausteinen gemäß Patentanspruch 12. Furthermore, the invention relates to a method for producing an arrangement with a sensor or actuator and with blocks according to claim 12.

Im Stand der Technik sind verschiedene Anordnungen mit einem Sensor/Aktor mit Auswerteschaltungen bekannt, wobei eine aktive Fläche der Sensoren parallel zu einer großen Seitenfläche eines Bausteins mit Auswerteschaltungen angeordnet ist. Weiterhin ist der Baustein in der Regel auf einer Leiterplatte angeordnet. Somit wird insgesamt eine planare Anordnung der großen Flächen des Sensors, des Bausteins mit Auswerteschaltungen der Leiterplatte bereitgestellt. In the prior art various arrangements with a sensor / actuator with evaluation circuits are known, wherein an active surface of the sensors is arranged parallel to a large side surface of a block with evaluation circuits. Furthermore, the module is usually arranged on a printed circuit board. Thus, an overall planar arrangement of the large areas of the sensor, the module with evaluation circuits of the printed circuit board is provided.

Die Aufgabe der Erfindung besteht darin, eine kompakte Bauform für die Anordnung des Sensors oder Aktors mit einem Baustein mit Schaltungen bereitzustellen. The object of the invention is to provide a compact design for the arrangement of the sensor or actuator with a block with circuits.

Die Aufgabe der Erfindung wird durch die Anordnung gemäß Patentanspruch 1 gelöst. The object of the invention is achieved by the arrangement according to claim 1.

Eine weitere Aufgabe der Erfindung besteht darin, ein einfaches Verfahren zur Herstellung einer Anordnung mit einem Sensor oder Aktor und mit Bausteinen mit Schaltungen für die Sensoren oder Aktoren bereitzustellen. Another object of the invention is to provide a simple method of manufacturing a device having a sensor or actuator and devices having circuitry for the sensors or actuators.

Diese Aufgabe wird durch das Verfahren gemäß Patentanspruch 12 gelöst. This object is achieved by the method according to claim 12.

Weitere vorteilhafte Ausführungsformen der Anordnung bzw. vorteilhafte Ausführungsformen des Verfahrens sind in den abhängigen Ansprüchen angegeben. Further advantageous embodiments of the arrangement or advantageous embodiments of the method are specified in the dependent claims.

Die erfindungsgemäße Anordnung weist den Vorteil auf, dass trotz einer kompakten Bauform der Anordnung ausreichend Platz für die Bausteine mit den Schaltungen vorgesehen ist. Zudem wird eine robuste und unempfindliche elektrische Kontaktierung zwischen dem Sensor oder dem Aktor und den Bausteinen ermöglicht. Dies wird dadurch erreicht, dass im Gegensatz zum Stand der Technik die Bausteine hochkant, d. h. mit einer schmalen Seitenfläche angrenzend an den Sensor bzw. Aktor ausgerichtet sind. Somit ist es möglich, mehrere Bausteine angrenzend an den Sensor mit geringer Bauform anzuordnen. Beispielsweise kann für einzelne Sensorelemente/Aktorelemente oder Bereiche des Sensors bzw. des Aktors jeweils ein Baustein bereitgestellt werden. Vorzugsweise kann für jedes Sensor-/Aktorelement eine Schaltung, insbesondere ein Baustein, bereitgestellt werden. Somit ist eine schnelle und präzise Auswertung des Signals des Sensors/Aktors mit einer kompakten Anordnung möglich. The arrangement according to the invention has the advantage that, despite a compact design of the arrangement, sufficient space is provided for the components with the circuits. In addition, a robust and insensitive electrical contact between the sensor or the actuator and the blocks is made possible. This is achieved in that, in contrast to the prior art, the blocks edgewise, d. H. are aligned with a narrow side surface adjacent to the sensor or actuator. Thus, it is possible to arrange a plurality of devices adjacent to the sensor of a small size. For example, a respective component can be provided for individual sensor elements / actuator elements or regions of the sensor or of the actuator. Preferably, a circuit, in particular a module, can be provided for each sensor / actuator element. Thus, a fast and accurate evaluation of the signal of the sensor / actuator with a compact arrangement is possible.

In einer Weiterbildung der Anordnung ist zwischen den Bausteinen eine Abstandsschicht vorgesehen, wobei elektrische Leitungen beispielsweise zum Kontaktieren des Sensors/Aktors wenigstens teilweise in der Abstandsschicht angeordnet sind. Abhängig von der gewählten Ausführungsform kann die Abstandsschicht auch dazu verwendet werden, um anstelle oder zusätzlich zu den elektrischen Leitungen Kanäle zum Führen einer Kühlflüssigkeit zum Kühlen der Bausteine vorzusehen. Die Abstandsschicht bietet somit eine einfache Möglichkeit, um beispielsweise elektrische Leitungen oder Kühlkanäle zwischen den Bausteinen anzuordnen. Zudem kann die Abstandsschicht auch als thermische und/oder elektrische Isolation zwischen den Bausteinen verwendet werden. In a development of the arrangement, a spacer layer is provided between the components, with electrical conductors being arranged, for example, for contacting the sensor / actuator at least partially in the spacer layer. Depending on the chosen embodiment, the spacer layer may also be used to provide channels for guiding a cooling fluid to cool the devices instead of or in addition to the electrical leads. The spacer layer thus offers a simple way to arrange, for example, electrical lines or cooling channels between the blocks. In addition, the spacer layer can also be used as thermal and / or electrical insulation between the blocks.

In einer weiteren Ausführungsform ist zwischen den Bausteinen und dem Sensor/Aktor eine Zwischenschicht angeordnet, wobei in der Zwischenschicht weitere elektrische Leitungen zum Verbinden des Sensors/Aktors mit den Bausteinen vorgesehen sind. Durch die Anordnung der Zwischenschicht kann auf einfache Weise eine elektrische Kontaktierung zwischen dem Sensor/Aktor, insbesondere zwischen den einzelnen Sensor-/Aktorelementen und den einzelnen Bausteinen erreicht werden. Weiterhin kann eine thermische und/oder elektrische Entkopplung des Sensors/Aktors von den Bausteinen mit Hilfe der Zwischenschicht erreicht werden. In a further embodiment, an intermediate layer is arranged between the components and the sensor / actuator, wherein in the intermediate layer further electrical lines for connecting the sensor / actuator are provided with the blocks. The arrangement of the intermediate layer can be achieved in a simple manner an electrical contact between the sensor / actuator, in particular between the individual sensor / actuator elements and the individual components. Furthermore, a thermal and / or electrical decoupling of the sensor / actuator can be achieved by the blocks using the intermediate layer.

In einer weiteren Ausführungsform sind die Abstandsschicht und ein angrenzender Baustein oder die Zwischenschicht und die Bausteine mit Hilfe einer Bondverbindung mechanisch miteinander verbunden. Die Ausbildung der Bondverbindung ist einfach durchzuführen und bietet eine sichere mechanische Verbindung. In a further embodiment, the spacer layer and an adjacent building block or the intermediate layer and the blocks are mechanically connected to one another by means of a bond connection. The formation of the bond is easy to perform and provides a secure mechanical connection.

In einer weiteren Ausführungsform weist wenigstens ein Baustein auf gegenüberliegenden Seitenflächen weitere elektrische Leitungen auf, die zu den gegenüberliegenden Seitenflächen geführt sind. Auf diese Weise kann der hochkant angeordnete Baustein auf einer Seite sowohl mit dem Sensor als auch auf der gegenüberliegenden Seitenfläche mit einem weiteren Träger, beispielsweise einer Leiterplatte elektrisch leitend verbunden werden. In a further embodiment, at least one module has on opposite side surfaces further electrical lines, which are guided to the opposite side surfaces. In this way, the edgewise block can be electrically connected on one side both with the sensor and on the opposite side surface with another carrier, such as a printed circuit board.

Abhängig von der gewählten Ausführungsform kann die Abstandsschicht beispielsweise aus einem Polymer hergestellt sein. Die Verwendung des Polymers ermöglicht eine einfache und präzise Strukturierung zur Ausbildung der elektrischen Leitungen und/oder der Kühlkanäle. Depending on the chosen embodiment, the spacer layer may be made of a polymer, for example. The use of the polymer allows a simple and precise structuring to form the electrical lines and / or the cooling channels.

In einer weiteren Ausführungsform sind die Bausteine wenigstens teilweise aus Siliziummaterial hergestellt, wobei die Abstandsschicht aus einem Siliziummaterial gebildet ist. Bei dieser Ausbildungsform kann die mechanische Verbindung zwischen der Abstandsschicht eines Bausteins mit einem benachbarten Baustein vorzugsweise mit Hilfe eines Bondprozesses hergestellt werden. Dadurch ist ein einfacher und kostengünstiger Aufbau der Anordnung möglich. In another embodiment, the devices are at least partially made of silicon material, wherein the spacer layer is formed of a silicon material. In this embodiment, the mechanical connection between the spacer layer of a component with an adjacent component may preferably be produced by means of a bonding process. As a result, a simple and inexpensive construction of the arrangement is possible.

In einer weiteren Ausführungsform ist die Zwischenschicht aus einem Siliziummaterial, insbesondere aus einer Schicht eines Siliziumwafers hergestellt. Die Ausbildung der Zwischenschicht aus Siliziummaterial ermöglicht eine einfache Ausbildung einer elektrischen Leitung, beispielsweise durch eine Durchkontaktierung durch das Siliziummaterial. Zudem eignet sich das Siliziummaterial gut als Träger für Sensoren/Aktoren, wobei die Sensoren/Aktoren direkt auf dem Siliziummaterial hergestellt werden können. In a further embodiment, the intermediate layer is made of a silicon material, in particular of a layer of a silicon wafer. The formation of the intermediate layer of silicon material allows a simple formation of an electrical line, for example by a via through the silicon material. In addition, the silicon material is well suited as a carrier for sensors / actuators, wherein the sensors / actuators can be produced directly on the silicon material.

In einer weiteren Ausführungsform ist der Sensor als Ultraschallsensor ausgebildet und weist vorzugsweise eine Vielzahl von Ultraschallsensorelementen auf. Die Erfindung ist jedoch nicht auf die Verwendung bei einem Ultraschallsensor beschränkt, sondern kann bei jeder anderen Art von Sensor, beispielsweise optischen Sensoren oder jeder Art von Aktor, beispielsweise Ultraschallgeber, eingesetzt werden. In a further embodiment, the sensor is designed as an ultrasonic sensor and preferably has a plurality of ultrasonic sensor elements. However, the invention is not limited to use with an ultrasonic sensor but can be used with any other type of sensor, for example optical sensors or any kind of actuator, for example ultrasound transmitters.

In einer weiteren Ausführungsform ist eine aktive Schicht des Sensors bzw. Aktors, d. h. die Sensor-/Aktorelemente, auf einer Trägerschicht ausgebildet, wobei die aktive Schicht auf einer Oberseite der Trägerschicht angeordnet ist. Die elektrischen Leitungen zur Kontaktierung der Bausteine sind vorzugsweise in Form von elektrischen Durchkontaktierungen durch die Trägerschicht ausgebildet und von der Oberseite zur Unterseite der Trägerschicht geführt. Die Durchkontaktierungen bieten die Möglichkeit, eine elektrische Verbindung mit einer kurzen Leitungsstrecke zu erreichen. Somit ist eine sichere Integration der Leitungsverbindung zwischen der aktiven Schicht des Sensors/Aktors und den darunter angeordneten Bausteinen möglich. Dadurch wird ein kompakter und robuster Aufbau der Anordnung erreicht. In another embodiment, an active layer of the sensor or actuator, i. H. the sensor / actuator elements, formed on a carrier layer, wherein the active layer is disposed on an upper side of the carrier layer. The electrical lines for contacting the components are preferably formed in the form of electrical vias through the carrier layer and guided from the top to the bottom of the carrier layer. The vias offer the opportunity to achieve an electrical connection with a short line. Thus, a secure integration of the line connection between the active layer of the sensor / actuator and the underlying devices is possible. As a result, a compact and robust construction of the arrangement is achieved.

Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden, wobei The above-described characteristics, features, and advantages of this invention, as well as the manner in which they are achieved, will become clearer and more clearly understood in connection with the following description of the embodiments which will be described in connection with the drawings

1 eine schematische Darstellung der neuen Anordnung mit hochkant gestellten Bausteinen, 1 a schematic representation of the new arrangement with upright blocks,

2 eine schematische Darstellung der neuen Anordnung mit einem Träger, 2 a schematic representation of the new arrangement with a carrier,

die 3 bis 7 Verfahrensabschnitte zur Herstellung eines Stapels von Bausteinen, the 3 to 7 Process sections for producing a stack of building blocks,

die 8 bis 12 ein weiteres Verfahren zur Herstellung eines Stapels von Bausteinen, the 8th to 12 another method of making a stack of building blocks,

13 eine schematische Explosionsdarstellung einer Anordnung mit Sensor und einer Zwischenschicht zwischen dem Sensor und dem Stapel von Bausteinen, 13 a schematic exploded view of an arrangement with sensor and an intermediate layer between the sensor and the stack of building blocks,

14 bis 19 ein weiteres Verfahren zur Herstellung eines Stapels von Bausteinen mit Hilfe von Wafern, 14 to 19 another method for producing a stack of building blocks by means of wafers,

20 einen Waferstapel mit Bausteinen, 20 a wafer stack with building blocks,

21 einen vereinzelten Stapel von Bausteinen der 20, 21 a scattered stack of building blocks the 20 .

22 einen mit elektrischen Leitungen versehenen Stapel von Bausteinen, 22 a stack of building blocks provided with electrical leads,

23 einen Stapel von Bausteinen, 23 a stack of building blocks,

24 einen Stapel von Bausteinen mit elektrischen Leitungen, 24 a stack of building blocks with electrical wiring,

25 einen Stapel von Bausteinen mit gefüllten elektrischen Leitungen und mit Kugelkontakten, 25 a stack of building blocks with filled electrical leads and with ball contacts,

26 bis 29 ein Verfahren zur Anordnung einer Zwischenschicht auf einem Stapel von Bausteinen, 26 to 29 a method for arranging an intermediate layer on a stack of building blocks,

30 bis 36 ein Verfahren zur Herstellung einer Anordnung mit einem Sensor/Aktor und einem Stapel von Bausteinen mit Hilfe eines Wafer zur Herstellung einer Zwischenschicht zwischen den Bausteinen und dem Sensor/Aktor, 30 to 36 a method for producing an arrangement with a sensor / actuator and a stack of components by means of a wafer for producing an intermediate layer between the components and the sensor / actuator,

37 bis 41 ein Verfahren zur Herstellung eines Stapels von Bausteinen mit Kühlkanälen in der Abstandsschicht, 37 to 41 a method for producing a stack of building blocks with cooling channels in the spacer layer,

42 bis 44 ein Verfahren zum Auffüllen von Kanälen eines Bausteins mit einem elektrisch leitfähigen Material, 42 to 44 a method of filling channels of a device with an electrically conductive material,

45 eine weitere Ausführungsform eines Sensors/Aktors mit einer abgewinkelten Leitungsverbindung, 45 Another embodiment of a sensor / actuator with an angled line connection,

46 einen Querschnitt durch die Anordnung der 45, 46 a cross section through the arrangement of 45 .

47 bis 53 verschiedene Verfahrensabschnitte zur Herstellung der abgewinkelten Leitungsverbindung der 45
darstellen. 47 to 53 various process sections for producing the angled line connection of 45
represent.

Die Erfindung wird im Folgenden am Beispiel eines Sensors beschrieben, wobei anstelle eines Sensors auch ein Aktor, beispielsweise ein Ultraschallgeber, vorgesehen sein kann. Zudem können auch Sensoren und Aktoren gemeinsam angeordnet sein. The invention will be described below using the example of a sensor, wherein instead of a sensor and an actuator, such as an ultrasonic generator, may be provided. In addition, sensors and actuators can be arranged together.

1 zeigt in einer schematischen Darstellung eine Grundidee der Erfindung, wobei ein Sensor 1 dargestellt ist, der eine aktive Fläche 4 aufweist, die im Wesentlichen in einer Ebene angeordnet ist. In der aktiven Fläche 4 sind Sensorelemente angeordnet. Parallel zum Sensor 1 ist beabstandet ein Träger 3 angeordnet, der beispielsweise in Form einer Leiterplatte ausgebildet ist. Zwischen dem Träger 3 und dem Sensor 1 sind mehrere Bausteine 2 hochkant angeordnet. Elektrisch leitende Verbindungen 5 sind in Form von geraden Linien angeordnet, wobei jeweils eine elektrisch leitende Verbindung 5 von einem Teilbereich des Sensors, vorzugsweise von einem Sensorelement des Sensors 1 durch einen Baustein 2 zum Träger 3 führt. Auf diese Weise kann einzelnen Sensorbereichen, insbesondere einzelnen Sensorelementen, des Sensors jeweils ein Baustein 2 zugeordnet werden. Der Baustein 2 weist elektrische und/oder elektronische Schaltungen zum Verarbeiten und/oder zum Auswerten eines Signals des Sensors 1, insbesondere eines Sensorelements auf. Bei der Anordnung eines Aktors können die Bausteine 2 zusätzlich zu den Schaltungen zur Verarbeitung und/oder Auswertung des Signals des Aktors auch Schaltungen zum Ansteuern des Aktors aufweisen. Aufgrund dieser Anordnung sind die einzelnen Bausteine 2 unabhängig voneinander, so dass bei einem Ausfall eines Bausteins 2 trotzdem noch die anderen Bausteine und damit die anderen Sensorbereiche funktionieren. Zudem wird aufgrund der Anordnung der Bausteine mit einer schmalen Seitenfläche parallel zur Ebene des Sensors 1 eine kompakte Anordnung erhalten. Die Signalführung von den Sensorelementen des Sensors 1 zum Träger 3 ist somit parallel über getrennte Bausteine 2 geführt. 1 shows a schematic representation of a basic idea of the invention, wherein a sensor 1 is shown, which is an active area 4 which is arranged substantially in a plane. In the active area 4 are arranged sensor elements. Parallel to the sensor 1 is spaced a carrier 3 arranged, which is formed for example in the form of a printed circuit board. Between the carrier 3 and the sensor 1 are several building blocks 2 arranged upright. Electrically conductive connections 5 are arranged in the form of straight lines, each having an electrically conductive connection 5 from a portion of the sensor, preferably from a sensor element of the sensor 1 through a building block 2 to the carrier 3 leads. In this way, individual sensor areas, in particular individual sensor elements, of the sensor can each have one building block 2 be assigned. The building block 2 includes electrical and / or electronic circuits for processing and / or evaluating a signal of the sensor 1 , in particular a sensor element. When arranging an actuator, the blocks 2 In addition to the circuits for processing and / or evaluation of the signal of the actuator and circuits for driving the actuator have. Due to this arrangement, the individual components 2 independently of each other, so that in case of failure of a block 2 nevertheless still the other building blocks and thus the other sensor areas function. In addition, due to the arrangement of the devices with a narrow side surface parallel to the plane of the sensor 1 obtained a compact arrangement. The signal routing from the sensor elements of the sensor 1 to the carrier 3 is thus parallel over separate blocks 2 guided.

2 zeigt eine detaillierte Darstellung der Anordnung der 1. Die aktive Fläche 4 des Sensors 1 ist in einzelne Sensorelemente 6 unterteilt, wobei die Sensorelemente 6 beispielsweise eine quadratische oder rechteckförmige Fläche in der aktiven Fläche 4 einnehmen. In der dargestellten Ausführungsform sind die Sensorelemente 6 vorzugsweise gleich groß. Jedes Sensorelement 6 ist über eine elektrische Durchkontaktierung 7 mit einer Unterseite des Sensors 1 verbunden. Die Durchkontaktierung 7 ist durch den Sensor 1, der beispielsweise eine Siliziumschicht aufweist, senkrecht geführt. Die Durchkontaktierung 7 steht mit einer nicht dargestellten elektrischen Leitung des Bausteins 2 in Verbindung. 2 shows a detailed illustration of the arrangement of 1 , The active area 4 of the sensor 1 is in individual sensor elements 6 divided, wherein the sensor elements 6 For example, a square or rectangular area in the active area 4 taking. In the illustrated embodiment, the sensor elements 6 preferably the same size. Each sensor element 6 is via an electrical feedthrough 7 with a bottom of the sensor 1 connected. The via 7 is through the sensor 1 , for example, has a silicon layer, guided vertically. The via 7 is connected to a not shown electrical line of the block 2 in connection.

Die Bausteine 2 weisen beispielsweise eine rechteckförmige oder quadratische Form auf, die von schmalen Seitenflächen 16, 17 umgrenzt ist. Die Bausteine 2 sind parallel zueinander angeordnet, wobei eine erste schmale Seitenfläche 16 der Bausteine 2 dem Sensor 1 und eine gegenüber liegende zweite Seitenfläche 17 dem Träger 3 zugeordnet ist. Die nicht dargestellte elektrische Leitung ist zwischen zwei benachbarten Bausteinen 2 zu einem Kontakt des Bausteins 2 geführt. Ebenso sind in der 2 nicht dargestellte weitere elektrische Leitungen zwischen benachbarten Bausteinen in Richtung auf den Träger 3 ausgehend von weiteren Kontakten der Bausteine 2 zu Anschlusskontakten 13 des Trägers 3 geführt. Die Kontakte dienen als Anschlüsse für die elektrische und/oder elektronische Schaltung des Bausteins 2. The building blocks 2 have, for example, a rectangular or square shape that of narrow side surfaces 16 . 17 is bounded. The building blocks 2 are arranged parallel to each other, with a first narrow side surface 16 the building blocks 2 the sensor 1 and an opposite second side surface 17 the carrier 3 assigned. The electrical line, not shown, is between two adjacent blocks 2 to a contact of the block 2 guided. Likewise are in the 2 not shown further electrical lines between adjacent blocks in the direction of the carrier 3 starting from further contacts of the blocks 2 to connection contacts 13 of the carrier 3 guided. The contacts serve as connections for the electrical and / or electronic circuit of the module 2 ,

In der dargestellten Ausführungsform weist der Träger 3 auf einer Unterseite zweite Anschlusskontakte 14 auf. Der Träger 3 kann elektrische und/oder elektronische Schaltungen oder auch nur eine elektrische Leitung zwischen den auf der Oberseite angeordneten Anschlusskontakten 13 und den auf der Unterseite angeordneten zweiten Anschlusskontakten 14 aufweisen. Über die zweiten Anschlusskontakte 14 kann die Anordnung mit dem Träger 3, dem Baustein 2 und dem Sensor 1 auf einem weiteren Träger montiert und mit dem weiteren Träger elektrisch leitend verbunden werden. Die Bausteine 2 weisen beispielsweise elektronische Schaltungen in Form einer CMOS-ASIC-Schaltung auf. In the illustrated embodiment, the carrier 3 on a bottom second connection contacts 14 on. The carrier 3 can electrical and / or electronic circuits or even an electrical line between the arranged on the top terminal contacts 13 and arranged on the bottom second terminal contacts 14 exhibit. Via the second connection contacts 14 can the arrangement with the carrier 3 , the building block 2 and the sensor 1 mounted on another carrier and electrically connected to the other carrier. The building blocks 2 have, for example, electronic circuits in the form of a CMOS-ASIC circuit.

Zwischen dem Sensor 1 und dem Träger 3 ist somit ein Stapel 15 von hochkant angeordneten Bausteinen 2 angeordnet, der auf schmalen Seitenflächen der Bausteine 2 mit dem Sensor 1 und auf den gegenüberliegenden schmalen Seitenflächen der Bausteine 2 mit dem Träger 3 elektrisch leitend und mechanisch verbunden ist. Between the sensor 1 and the carrier 3 is thus a stack 15 from upright arranged building blocks 2 arranged on narrow side surfaces of the building blocks 2 with the sensor 1 and on the opposite narrow side surfaces of the building blocks 2 with the carrier 3 electrically conductive and mechanically connected.

Die 3 bis 7 zeigen ein erstes Verfahren zur Herstellung eines Stapels 15 von Bausteinen 2. 3 zeigt in einer schematischen perspektivischen Darstellung einen Baustein 2, der auf einer Oberseite 18 Kontakte 10 aufweist. Die Kontakte 10 sind jeweils benachbart zu parallelen Seitenflächen 16, 17 und parallel zu den Seitenflächen mit gleichmäßigem Abstand angeordnet. In der dargestellten Ausführungsform weist eine Reihe von Kontakten 10 an der ersten Seitenfläche 16 vier Kontakte und eine Reihe von Kontakten 10 an der zweiten Seitenfläche 17 sechs Kontakte 10 auf. Abhängig von der gewählten Ausführungsform kann die Anzahl der Kontakte 10 auch unterschiedlich sein und auch die Anordnung unterschiedlich gewählt sein. Die Kontakte 10 stehen mit elektrischen und/oder elektronischen Verarbeitungs- und/oder Auswerte- und/oder Steuerschaltungen des Bausteins 2 in Verbindung, die auf bzw. in dem Baustein 2 angeordnet sind. Der Baustein 2 ist beispielsweise in Form eines Siliziumsubstrats ausgebildet und weist die elektrischen und/oder elektronischen Schaltungen auf, die mit Hilfe von planarer Halbleitertechnologie in die Oberseite 18 des Bausteins 2 eingebracht wurden. Die elektrischen und/oder elektronischen Schaltungen können auch in Form einer dreidimensionalen Schaltungsanordnung im Baustein 2 ausgebildet sein. Die Oberseite 18 des Bausteins ist mit einer elektrisch isolierenden Schicht bedeckt, so dass die elektrischen und/ oder elektronischen Schaltungen nicht bis direkt an die Oberfläche des Bausteins 2 grenzen. Der Baustein 2 weist beispielsweise eine rechteckige oder quadratische Grundform auf, wobei eine Oberseite und Unterseite von schmalen Seitenflächen begrenzt werden. The 3 to 7 show a first method for producing a stack 15 of building blocks 2 , 3 shows a block in a schematic perspective view 2 that on a top 18 contacts 10 having. The contacts 10 are each adjacent to parallel side surfaces 16 . 17 and evenly spaced parallel to the side surfaces. In the illustrated embodiment has a number of contacts 10 on the first side surface 16 four contacts and a number of contacts 10 on the second side surface 17 six contacts 10 on. Dependent from the chosen embodiment, the number of contacts 10 also be different and also the arrangement be chosen differently. The contacts 10 stand with electrical and / or electronic processing and / or evaluation and / or control circuits of the block 2 in connection, on or in the building block 2 are arranged. The building block 2 is formed, for example, in the form of a silicon substrate and has the electrical and / or electronic circuits, which by means of planar semiconductor technology in the top 18 of the building block 2 were introduced. The electrical and / or electronic circuits can also be in the form of a three-dimensional circuit arrangement in the module 2 be educated. The top 18 of the device is covered with an electrically insulating layer, so that the electrical and / or electronic circuits are not up directly to the surface of the device 2 limits. The building block 2 For example, has a rectangular or square basic shape, with a top and bottom are limited by narrow side surfaces.

Auf die Oberseite des Bausteins 2 wird in einem Verfahrensschritt, der in 4 dargestellt ist, eine Abstandsschicht 19 aufgebracht. Die Abstandsschicht 19 ist aus einem elektrisch isolierenden Material, beispielsweise aus einem Polymer, hergestellt. Anstelle des Polymers können jedoch auch andere elektrisch isolierende Materialien verwendet werden. On top of the building block 2 is in a process step in 4 is shown, a spacer layer 19 applied. The spacer layer 19 is made of an electrically insulating material, for example of a polymer. However, other electrically insulating materials may be used instead of the polymer.

In einem weiteren Verfahrensschritt werden ausgehend von den Seitenflächen 16, 17 Ausnehmungen 20 in die Abstandsschicht 19 eingebracht, die bis zu den jeweiligen Kontakten 10 geführt sind. In der dargestellten Ausführungsform ist für jeden Kontakt 10 eine Ausnehmung 20 in der Abstandsschicht 19 eingebracht. Dieser Verfahrensstand ist in 5 dargestellt. In a further method step, starting from the side surfaces 16 . 17 recesses 20 in the spacer layer 19 introduced that up to the respective contacts 10 are guided. In the illustrated embodiment, for each contact 10 a recess 20 in the spacer layer 19 brought in. This procedural status is in 5 shown.

Zur Herstellung eines Stapels 15 werden mehrere der in 5 dargestellten Bausteine 2 aufeinander gestapelt und miteinander verbunden, wie in 6 dargestellt ist. Ein erster Baustein 2 kann dabei mit einer Abdeckplatte 21 abgedeckt sein, wie in 6 dargestellt ist. Zudem kann ein letzter Baustein eine größere Dicke aufweisen, wie in 6 dargestellt ist. Die Bausteine 2 mit den strukturierten Abstandsschichten 19 können beispielsweise mit Hilfe eines Chip-Bondverfahrens oder eines Wafer-Bondverfahrens mechanisch verbunden werden. Anstelle des Bondverfahrens können jedoch auch andere Verfahren, wie z. B. Klebeverfahren zum mechanischen Verbinden der Bausteine 2 verwendet werden. For producing a stack 15 will be several of the 5 illustrated blocks 2 stacked and connected together, as in 6 is shown. A first building block 2 can do this with a cover plate 21 be covered, as in 6 is shown. In addition, a last building block can have a greater thickness, as in 6 is shown. The building blocks 2 with the structured spacer layers 19 For example, they may be mechanically bonded using a chip bonding process or a wafer bonding process. Instead of the bonding process, however, other methods, such. B. adhesive method for mechanically connecting the blocks 2 be used.

Der Stapel 15 der 6 weist Ausnehmungen 20 auf, die noch nicht mit einem elektrisch leitenden Material gefüllt sind. In einem folgenden Verfahrensschritt, der in 7 dargestellt ist, werden die Ausnehmungen 20 mit einem elektrisch leitenden flüssigen Material 22, beispielsweise Lotmaterial wie z. B. Zinn/Silber aufgefüllt. Auf diese Weise ist jeder Kontakt 10 der Bausteine nach dem Abkühlen des leitenden Materials 22 über einen elektrisch leitenden Kanal 24 mit einer Seitenfläche der Abstandsschicht 19 in Verbindung. The stack 15 of the 6 has recesses 20 on, which are not yet filled with an electrically conductive material. In a following process step, which is described in 7 is shown, the recesses 20 with an electrically conductive liquid material 22 For example, solder material such. B. tin / silver filled. In this way, every contact 10 of the building blocks after cooling the conductive material 22 via an electrically conductive channel 24 with a side surface of the spacer layer 19 in connection.

Die 8 bis 12 beschreiben ein weiteres Verfahren zur Herstellung eines Stapels von Bausteinen 2. 8 zeigt einen Baustein 2 mit Kontakten 10, auf dem bereits eine strukturierte Abstandsschicht 19 mit Ausnehmungen 20 aufgebracht ist. Die Ausnehmungen 20 sind jeweils von den Seitenflächen 16, 17 bis zu den Kontakten 10 geführt. Die Abstandsschicht 19 ist beispielsweise in Form einer Polymerschicht ausgebildet, wobei die Polymerschicht beispielsweise mit einem Lithographieverfahren strukturiert wurde, um die Ausnehmungen 20 einzubringen. In einem folgenden Verfahrensschritt, der in 9 dargestellt ist, wird ein Trägerwafer 23 auf die Abstandsschicht 19 aufgebracht. Anschließend wird eine Rückseite des Bausteins 2, die gegenüberliegend zur Abstandsschicht 19 angeordnet ist, abgetragen, beispielsweise mit einem chemisch-mechanischen Polierverfahren. Dieser Verfahrensstand ist in 10 dargestellt. In einem folgenden Verfahrensschritt wird ein weiterer Baustein 2, der gemäß dem Verfahrensschritt der 8 ausgebildet ist, mit der Abstandsschicht 19 auf der Rückseite des gedünnten Bausteins befestigt. Dieser Verfahrensstand ist in 11 dargestellt. Anschließend wird eine Rückseite des zweiten Bausteins ebenfalls gedünnt. Dieser Verfahrensstand ist in 12 dargestellt. Abhängig von der gewünschten Anzahl von Bausteinen kann dieses Verfahren entsprechend oft wiederholt werden. The 8th to 12 describe another method for producing a stack of building blocks 2 , 8th shows a block 2 with contacts 10 , on which already has a structured spacer layer 19 with recesses 20 is applied. The recesses 20 are each from the side surfaces 16 . 17 to the contacts 10 guided. The spacer layer 19 is formed, for example, in the form of a polymer layer, wherein the polymer layer has been patterned, for example by a lithographic process, around the recesses 20 contribute. In a following process step, which is described in 9 is shown, becomes a carrier wafer 23 on the spacer layer 19 applied. Subsequently, a back of the block 2 opposite to the spacer layer 19 is arranged, removed, for example, with a chemical-mechanical polishing process. This procedural status is in 10 shown. In a following process step, another building block 2 , which according to the method step of 8th is formed with the spacer layer 19 attached to the back of the thinned brick. This procedural status is in 11 shown. Subsequently, a back of the second module is also thinned. This procedural status is in 12 shown. Depending on the desired number of components, this procedure can be repeated accordingly.

13 zeigt in einer schematischen Explosionsdarstellung die Anordnung mit dem Träger 3, auf dem ein Stapel 15 von Bausteinen 2 hochkant angeordnet ist. Auf den ersten Seitenflächen 16 der Bausteine 2, an denen elektrische Kanäle herausgeführt sind, ist optional eine Zwischenschicht 25 aus einem elektrisch isolierenden Material aufgebracht. In der Zwischenschicht 25 sind elektrische Leitungen (nicht dargestellt), beispielsweise Durchkontaktierungen vorgesehen, um die elektrischen Kanäle 24 der Bausteine elektrisch leitend mit dem Sensor 1, insbesondere mit einzelnen Sensorelementen 26 des Sensors 1 zu verbinden. Der Sensor 1 weist in der aktiven Fläche 4 eine Vielzahl von Sensorelementen 26 auf. Die Sensorelemente 26 sind in der aktiven Schicht 4 in Form eines Sensorarrays angeordnet. Die Sensorelemente 26 sind in einem quadratischen Raster angeordnet. In dem dargestellten Ausführungsbeispiel ist jedem Sensorelement 26 ein elektrischer Kanal 24 eines Bausteins 2 des Stapels 15 zugeordnet. Somit kann jedes Sensorelement 26 entweder direkt ohne die Zwischenschicht 25 oder über die Zwischenschicht 25 mit einem elektrischen Kanal 24 des Stapels 15 verbunden werden. 13 shows a schematic exploded view of the arrangement with the carrier 3 on which a stack 15 of building blocks 2 is arranged edgewise. On the first side surfaces 16 the building blocks 2 , where electrical channels are led out, is optionally an intermediate layer 25 applied from an electrically insulating material. In the interlayer 25 are electrical lines (not shown), for example, vias provided to the electrical channels 24 the blocks electrically conductive with the sensor 1 , in particular with individual sensor elements 26 of the sensor 1 connect to. The sensor 1 points in the active area 4 a plurality of sensor elements 26 on. The sensor elements 26 are in the active layer 4 arranged in the form of a sensor array. The sensor elements 26 are arranged in a square grid. In the illustrated embodiment, each sensor element 26 an electrical channel 24 a building block 2 of the pile 15 assigned. Thus, each sensor element 26 either directly without the intermediate layer 25 or about the interlayer 25 with an electrical channel 24 of the pile 15 get connected.

In analoger Weise ist die Anordnung eines Aktors mit Aktorelementen oder bei einer gemischten Anordnung von Sensor- und Aktorelementen aufgebaut. In an analogous manner, the arrangement of an actuator is constructed with actuator elements or in a mixed arrangement of sensor and actuator elements.

Abhängig von der gewählten Ausführungsform kann der Sensor zusätzlich zu den Sensorelementen 26 weitere elektrische und/oder elektronische Schaltungen aufweisen. Weiterhin können abhängig von der gewählten Ausführungsform auch mehrere Sensorelemente 26 mit einem elektrischen Kanal 24 des Stapels 15 oder ein Sensorelement 26 mit mehreren elektrischen Kanälen 24 des Stapels 15 verbunden sein. Depending on the chosen embodiment, the sensor may be in addition to the sensor elements 26 have further electrical and / or electronic circuits. Furthermore, depending on the selected embodiment, a plurality of sensor elements 26 with an electrical channel 24 of the pile 15 or a sensor element 26 with several electrical channels 24 of the pile 15 be connected.

Die 14 bis 19 zeigen ein Verfahren zur Herstellung eines Stapels 15 von Bausteinen 2 auf der Basis von Wafern, insbesondere von Siliziumwafern. Die Figuren sind nur schematisch und nicht maßstabsgetreu. 14 zeigt einen Siliziumwafer 27, auf dessen Unterseite Bausteine 2, die schematisch dargestellt sind, integriert sind. Zudem ist eine strukturierte Abstandsschicht 19 mit Ausnehmungen 20 auf der Unterseite des Wafers 27 aufgebracht. Angrenzend an die Abstandsschicht 19 weist der Siliziumwafer die elektrischen und/oder elektronischen Schaltungen der Bausteine 2 auf, die mit Kontakten verbunden sind, die auf der Unterseite des Siliziumwafers 27 angeordnet sind. Die Ausnehmungen 20 sind jeweils zu den Kontakten der Bausteine 2 geführt. In einem folgenden Verfahrensschritt wird ein Trägerwafer 51 an der Abstandsschicht 19 befestigt. Zur Befestigung wird beispielsweise ein Bondverfahren verwendet. Dieser Verfahrensstand ist in 15 dargestellt. The 14 to 19 show a method for producing a stack 15 of building blocks 2 based on wafers, in particular of silicon wafers. The figures are only schematic and not to scale. 14 shows a silicon wafer 27 , on the bottom of which are building blocks 2 , which are shown schematically, are integrated. In addition, a structured spacer layer 19 with recesses 20 on the bottom of the wafer 27 applied. Adjacent to the spacer layer 19 the silicon wafer comprises the electrical and / or electronic circuits of the components 2 which are connected to contacts on the bottom of the silicon wafer 27 are arranged. The recesses 20 are each to the contacts of the blocks 2 guided. In a subsequent process step, a carrier wafer 51 at the spacer layer 19 attached. For attachment, for example, a bonding method is used. This procedural status is in 15 shown.

Anschließend wird die freie Rückseite des Siliziumwafers 27 gedünnt. Dieser Verfahrensstand ist in 16 dargestellt. Anschließend wird ein weiterer Siliziumwafer 27, der gemäß dem Siliziumwafer 27 der 14 aufgebaut ist, mit der Abstandsschicht 19 auf die gedünnte Rückseite des gedünnten Siliziumwafers 27 aufgebracht. Dieser Verfahrensstand ist in 17 dargestellt. Daraufhin kann der neu aufgebrachte Siliziumwafer 27 wieder gedünnt werden. Dieser Verfahrensstand ist in 18 dargestellt. Anschließend kann wieder ein neuer Siliziumwafer 27 aufgebracht werden, der wiederum gedünnt wird usw. Auf diese Weise kann ein zweiter Stapel 28 von Siliziumwafern 27 mit elektrischen und/oder elektronischen Schaltungen der Bausteine 2 erhalten werden, wobei Ausnehmungen 20 in Abstandsschichten 19 zwischen den Siliziumwafern 27 vorgesehen sind, und wobei die Ausnehmungen 20 zu Konktakten der elektrischen und/oder elektronischen Schaltungen der gedünnten Siliziumwafer 27 geführt sind. Subsequently, the free back of the silicon wafer 27 thinned. This procedural status is in 16 shown. Subsequently, another silicon wafer 27 that according to the silicon wafer 27 of the 14 is constructed with the spacer layer 19 on the thinned back of the thinned silicon wafer 27 applied. This procedural status is in 17 shown. Then the newly applied silicon wafer 27 be thinned again. This procedural status is in 18 shown. Then again, a new silicon wafer 27 can be applied, which in turn is thinned, etc. In this way, a second stack 28 of silicon wafers 27 with electrical and / or electronic circuits of the components 2 to be obtained, with recesses 20 in spacers 19 between the silicon wafers 27 are provided, and wherein the recesses 20 to Konktakten the electrical and / or electronic circuits of the thinned silicon wafer 27 are guided.

20 zeigt eine vergrößerte Darstellung des zweiten Stapels 28 von gedünnten Wafern 27 mit Abstandsschichten 19 und Ausnehmungen 20 gemäß 19. Bei einem folgenden Verfahrensschritt wird der zweite Stapel 28 in einzelne dritte Stapel 30 von Bausteinen unterteilt, wobei der zweite Stapel 28 an schematisch dargestellten Schnittlinien 29 zerteilt wird. Die Schnittlinien 29 sind nur in einer Ebene dargestellt, umgrenzen jedoch jeweils einen Baustein 2 auf den Siliziumwafern 27. 20 shows an enlarged view of the second stack 28 of thinned wafers 27 with spacers 19 and recesses 20 according to 19 , In a following method step, the second stack 28 in single third pile 30 subdivided by building blocks, the second stack 28 at schematically illustrated cutting lines 29 is divided. The cut lines 29 are only shown in one level, but they each define a block 2 on the silicon wafers 27 ,

Auf diese Weise werden dritte Stapel 30 von Bausteinen 2 gemäß 21 erhalten. Im dritten Stapel 30 sind die Ausnehmungen 20 noch nicht mit einem elektrisch leitenden Material gefüllt, d. h. es ist keine elektrisch leitende Verbindung zu den Kontakten der Schaltungen der Bausteine 2 vorhanden. In einem folgenden Verfahrensschritt werden die Ausnehmungen 20 mit elektrisch leitendem Material 22 aufgefüllt, wie in 22 dargestellt ist. Somit werden wieder elektrisch leitende Kanäle 24 ausgebildet, die von Seitenflächen 16, 17 zu den elektrischen Kontakten der elektrischen und/oder elektronischen Schaltungen der Bausteine 2 geführt sind. That's how third batches are made 30 of building blocks 2 according to 21 receive. In the third pile 30 are the recesses 20 not yet filled with an electrically conductive material, that is, there is no electrically conductive connection to the contacts of the circuits of the blocks 2 available. In a subsequent process step, the recesses 20 with electrically conductive material 22 filled up, as in 22 is shown. Thus, again become electrically conductive channels 24 formed by side surfaces 16 . 17 to the electrical contacts of the electrical and / or electronic circuits of the blocks 2 are guided.

23 zeigt eine schematische perspektivische Ansicht eines Stapels 15 mit Bausteinen 2 gemäß 6, wobei die Ausnehmungen 20 noch nicht mit einem elektrisch leitenden Material gefüllt sind. 24 zeigt einen Querschnitt durch den Baustein der 23 mit Ausnehmungen 20, in denen elektrisch leitendes Material 22 eingefüllt ist. Abhängig von der gewählten Ausführungsform kann auf die gefüllten Kanäle 24 der Bausteine auch ein weiteres Kontaktelement 31, beispielsweise in Form eines Kugelkontakts, aufgebracht werden, wie in 5 dargestellt ist. 23 shows a schematic perspective view of a stack 15 with building blocks 2 according to 6 , where the recesses 20 not yet filled with an electrically conductive material. 24 shows a cross section through the block of 23 with recesses 20 in which electrically conductive material 22 is filled. Depending on the chosen embodiment may be on the filled channels 24 the blocks also another contact element 31 be applied, for example in the form of a ball contact, as in 5 is shown.

26 zeigt den Querschnitt des Bausteins 2 des Stapels 15 der 23, wobei eine Zwischenschicht 25 mit Löchern 32 vorgesehen ist. Die Zwischenschicht besteht aus einem elektrisch isolierendem Material, beispielsweise Polymer. Die Löcher 32 haben den gleichen Abstand voneinander und vorzugsweise den gleichen Durchmesser wie die Ausnehmungen 20 des Bausteins 2. Die Zwischenschicht 25 wird auf den schmalen ersten Seitenkanten 16 der Bausteine 2 des Stapels 15 aufgebracht und mit dem Stapel 15 mechanisch verbunden. Zur mechanischen Verbindung können beispielsweise Klebeverfahren oder Bondverfahren eingesetzt werden. Dieser Verfahrensstand ist in 27 dargestellt. Anschließend werden die Ausnehmungen 20 und die Löcher 32 mit elektrisch leitendem Material 22 gefüllt und somit elektrische Kanäle 24 hergestellt. Dieser Verfahrensstand ist in 28 dargestellt. Anschließend wird beispielsweise auf einer freien Fläche 33 der Zwischenschicht 25 eine Leitungsschicht 34 aufgebracht. Dieser Verfahrensstand ist in 29 dargestellt. 26 shows the cross section of the module 2 of the pile 15 of the 23 , wherein an intermediate layer 25 with holes 32 is provided. The intermediate layer consists of an electrically insulating material, for example polymer. The holes 32 have the same distance from each other and preferably the same diameter as the recesses 20 of the building block 2 , The intermediate layer 25 gets on the narrow first side edges 16 the building blocks 2 of the pile 15 applied and with the stack 15 mechanically connected. For mechanical connection, for example, bonding methods or bonding methods can be used. This procedural status is in 27 shown. Subsequently, the recesses 20 and the holes 32 with electrically conductive material 22 filled and thus electrical channels 24 produced. This procedural status is in 28 shown. Subsequently, for example, on a free surface 33 the intermediate layer 25 a conductor layer 34 applied. This procedural status is in 29 shown.

Die 30 bis 36 zeigen ein weiteres Verfahren zur Herstellung einer Anordnung gemäß 2 mit einem Wafer 27 zur Herstellung einer Zwischenschicht. The 30 to 36 show a further method for producing an arrangement according to 2 with a wafer 27 for producing an intermediate layer.

30 zeigt im Querschnitt dargestellte Stapel 15, die gemäß 6 aufgebaut sind, wobei in den Ausnehmungen 20 noch kein elektrisch leitendes Material angeordnet ist. Die Stapel 15 werden einem Wafer, beispielsweise einem Siliziumwafer 27 zugeordnet, der Löcher 32 aufweist. In einem folgenden Verfahrensschritt werden die Stapel 15 auf den Siliziumwafer 27 aufgebracht und mechanisch mit dem Siliziumwafer 27 verbunden. Dieser Verfahrensstand ist in 31 dargestellt. Zum mechanischen Verbinden der Stapel 15 mit dem Siliziumwafer 27 kann beispielsweise ein Bondverfahren eingesetzt werden. 30 shows stacks shown in cross-section 15 according to 6 are constructed, wherein in the recesses 20 no electrically conductive material is arranged yet. The stacks 15 are a wafer, for example, a silicon wafer 27 assigned to the holes 32 having. In a subsequent process step, the stacks 15 on the silicon wafer 27 applied and mechanically with the silicon wafer 27 connected. This procedural status is in 31 shown. For mechanically connecting the stacks 15 with the silicon wafer 27 For example, a bonding method can be used.

In einem folgenden Verfahrensschritt werden die Ausnehmungen 20 und die Löcher 32 mit elektrisch leitendem Material 22 aufgefüllt. Vorzugsweise wird flüssiges Material in die Ausnehmungen 20 und die Löcher 32 eingefüllt und abgekühlt, so dass elektrisch leitende Kanäle 24 ausgebildet werden. Dieser Verfahrensstand ist in 32 dargestellt. In a subsequent process step, the recesses 20 and the holes 32 with electrically conductive material 22 refilled. Preferably, liquid material is in the recesses 20 and the holes 32 filled and cooled, leaving electrically conductive channels 24 be formed. This procedural status is in 32 shown.

In einem folgenden Verfahrensschritt wird eine Leitungsschicht 34 auf einer freien Fläche 33 des Siliziumwafers 27 aufgebracht. Dieser Verfahrensstand ist in 33 dargestellt. In einem weiteren Verfahrensschritt werden Sensoren 1 mit Sensorelementen 26, beispielsweise in Form von Ultraschallelementen, auf die freie Fläche des Siliziumwafers 27 und die Leitungsschicht 34 aufgebracht. Die Sensoren 1 werden mechanisch mit dem Siliziumwafer 27 verbunden und elektrisch an die Leitungsschicht 34 angeschlossen. Dieser Verfahrensstand ist in 34 dargestellt. In a following process step becomes a conduction layer 34 on a free surface 33 of the silicon wafer 27 applied. This procedural status is in 33 shown. In a further method step, sensors 1 with sensor elements 26 , For example, in the form of ultrasonic elements, on the free surface of the silicon wafer 27 and the conductor layer 34 applied. The sensors 1 become mechanical with the silicon wafer 27 connected and electrically to the conductor layer 34 connected. This procedural status is in 34 shown.

Anschließend wird der Siliziumwafer 27 in einzelne Bauteile 36 vereinzelt, wobei der Siliziumwafer 27 in Zwischenschichten 25 vereinzelt wird. Anschließend wird jedes Bauteil 36 mit freien elektrischen Kanälen 24, die gegenüberliegend zur Zwischenschicht 25 angeordnet sind, mit einem Träger 3 verbunden, wobei die freien elektrischen Kanäle 24 mit entsprechenden elektrischen Kontakten des Trägers 3 elektrisch leitend verbunden werden. Ein entsprechendes Bauteil ist in 36 dargestellt. Subsequently, the silicon wafer 27 into individual components 36 isolated, with the silicon wafer 27 in intermediate layers 25 is isolated. Subsequently, each component 36 with free electrical channels 24 , which are opposite to the intermediate layer 25 are arranged with a carrier 3 connected, with the free electrical channels 24 with corresponding electrical contacts of the wearer 3 be electrically connected. A corresponding component is in 36 shown.

37 zeigt einen Baustein gemäß 3. 38 zeigt einen Baustein gemäß 4. 39 zeigt einen Baustein gemäß 5. Zusätzlich sind jedoch zwei Kühlkanäle 37 in die Abstandsschicht 19 eingebracht. Die Kühlkanäle 37 weisen in dem dargestellten Ausführungsbeispiel 2 Öffnungen 40 auf, und erstrecken sich zwischen gegenüberliegenden Querkanten 38, 39 des Bausteins 2. Die Kühlkanäle 37 dienen dazu, um Kühlflüssigkeit durch die Abstandsschicht 19 zu leiten. Mit dem Bauteil gemäß 39 kann ein Stapel von Bausteinen 2 analog zu 6 aufgebaut werden, wie in 40 dargestellt ist. Über die Öffnungen 40 der Kühlkanäle 37 kann durch den Stapel 15 Kühlflüssigkeit geführt werden. Abhängig von der gewählten Ausführungsform kann auch nur ein Kühlkanal 37 vorgesehen sein. Der Stapel 15 mit den Kühlkanälen 37 der 40 wird anschließend weiter verarbeitet, indem die Ausnehmungen 20 mit elektrisch leitendem Material aufgefüllt werden. Dieser Verfahrensstand ist in 41 dargestellt. 37 shows a block according to 3 , 38 shows a block according to 4 , 39 shows a block according to 5 , In addition, however, there are two cooling channels 37 in the spacer layer 19 brought in. The cooling channels 37 have in the illustrated embodiment 2 openings 40 on, and extend between opposite transverse edges 38 . 39 of the building block 2 , The cooling channels 37 serve to cool fluid through the spacer layer 19 to lead. With the component according to 39 can be a stack of building blocks 2 analogous to 6 be built up as in 40 is shown. About the openings 40 the cooling channels 37 can through the stack 15 Coolant be performed. Depending on the chosen embodiment, only one cooling channel can be used 37 be provided. The stack 15 with the cooling channels 37 of the 40 is then further processed by the recesses 20 be filled with electrically conductive material. This procedural status is in 41 shown.

Die 42 bis 44 zeigen ein Verfahren zum Füllen von Ausnehmungen 20 in einem Baustein 2, einem Stapel 15 und/oder Löcher 32 einem Siliziumwafer 27. Der Stapel 15 ist nur schematisch dargestellt. 42 zeigt, dass der Stapel 15 bzw. der Siliziumwafer 27 aufgeheizt werden, wobei eine Wanne 41 mit flüssigem elektrisch leitendem Material 22 bereitgehalten wird. Zum Aufheizen des Stapels 15 sind Heizelemente 42 vorgesehen. Das flüssige leitende Material 22 kann beispielsweise in Form von Metall, einer Legierung, Lotmaterial oder anderen Materialien ausgebildet sein. Das flüssige leitende Material weist eine Temperatur auf, die über der Schmelztemperatur des Materials liegt. Anschließend wird der Stapel 15 in das flüssige leitende Material 22 eingetaucht. Daraufhin wird der Gasdruck in der Umgebung der Wanne 41 erhöht. Beispielsweise kann sich die Wanne vor dem Eintauchen des Stapels 15 in einem Vakuum befinden und nach dem Eintauchen des Stapels 15 der Druck angehoben werden, insbesondere bis auf den Umgebungsdruck. Dieser Verfahrensstand ist in 43 dargestellt. Durch die Druckerhöhung wird das flüssige leitende Material 22 in die Ausnehmungen 20 gedrückt. Anschließend wird der Stapel 15 aus dem flüssigen leitenden Material 22 der Wanne 41 herausgehoben und der Stapel 15 abgekühlt, so dass das flüssige leitende Material 22 erstarrt und in den Ausnehmungen 20 elektrisch leitende Kanäle 24 ausgebildet werden. Dieser Verfahrensstand ist in 44 dargestellt. The 42 to 44 show a method for filling recesses 20 in a building block 2 , a pile 15 and / or holes 32 a silicon wafer 27 , The stack 15 is shown only schematically. 42 shows that the pile 15 or the silicon wafer 27 be heated, with a tub 41 with liquid electrically conductive material 22 is kept ready. To heat up the stack 15 are heating elements 42 intended. The liquid conductive material 22 may be formed, for example, in the form of metal, an alloy, solder material or other materials. The liquid conductive material has a temperature which is above the melting temperature of the material. Then the stack 15 in the liquid conductive material 22 immersed. As a result, the gas pressure in the vicinity of the tub 41 elevated. For example, the tub may be immersed in the stack 15 to be in a vacuum and after dipping the stack 15 the pressure to be raised, in particular to the ambient pressure. This procedural status is in 43 shown. Due to the pressure increase, the liquid conductive material 22 in the recesses 20 pressed. Then the stack 15 from the liquid conductive material 22 the tub 41 lifted out and the pile 15 cooled, leaving the liquid conductive material 22 froze and in the recesses 20 electrically conductive channels 24 be formed. This procedural status is in 44 shown.

Auf diese Weise können die in dieser Anmeldung beschriebenen Löcher und Ausnehmungen mit elektrisch leitendem Material gefüllt werden. In this way, the holes and recesses described in this application can be filled with electrically conductive material.

45 zeigt eine weitere Ausführungsform eines Sensors 1, der auf einer Seitenfläche die aktive Schicht 4 aufweist. In dieser Ausführungsform ist die aktive Schicht 4 über eine abgewinkelte Leitungsverbindung 43 mit einer Seitenfläche 48 des Sensors 1 elektrisch leitend verbunden, wobei die Seitenfläche nicht parallel zur aktiven Fläche 4, sondern in einem Winkel ungleich 0°, vorzugsweise 90°, angeordnet ist. 46 zeigt einen schematischen Querschnitt durch die Leitungsverbindung 43, wobei ersichtlich ist, dass die Leitungsverbindung 43 durch zwei senkrecht aufeinander stehende, mit elektrisch leitendem Material gefüllte Bohrungen 44, 45 gebildet ist. 45 shows a further embodiment of a sensor 1 having the active layer 4 on a side surface. In this embodiment, the active layer 4 is via an angled conduit connection 43 with a side surface 48 of the sensor 1 electrically connected, wherein the side surface is not parallel to the active surface 4 but at an angle not equal to 0 °, preferably 90 °, is arranged. 46 shows a schematic cross section through the line connection 43 , where it can be seen that the line connection 43 by two perpendicular to each other, filled with electrically conductive material holes 44 . 45 is formed.

Die 47 bis 53 zeigen verschiedene Verfahrensschritte zum Herstellen der abgewinkelten Leitungsverbindung 43. 47 zeigt einen Teilausschnitt eines Querschnitts durch den Sensor 1, wobei von der Seite der aktiven Fläche 4 die erste Bohrung 44 in das Material des Sensors 1 eingebracht wurde. Beispielsweise kann die erste Bohrung 44 mit Hilfe eines Ätzverfahrens in den Sensor 1 eingebracht werden. Der Sensor 1 kann beispielsweise aus Silizium aufgebaut sein. The 47 to 53 show various process steps for producing the angled line connection 43 , 47 shows a partial section of a cross section through the sensor 1 , being from the side of the active surface 4 the first hole 44 in the material of the sensor 1 was introduced. For example, the first hole 44 using an etching process in the sensor 1 be introduced. The sensor 1 can be constructed, for example, of silicon.

In einem folgenden Verfahrensschritt wird eine Passivierungsschicht 46 auf die Innenwand der ersten Bohrung 44 aufgebracht. Dieser Verfahrensstand ist in 48 dargestellt. Anschließend wird eine elektrische Kontaktfläche 47 angrenzend an die Öffnung der ersten Bohrung 44 in einem ersten Abschnitt der Passivierungsschicht 46 und angrenzend auf eine freie Seite der aktiven Fläche 4 aufgebracht. Dieser Verfahrensstand ist in 49 dargestellt. In a following process step becomes a passivation layer 46 on the inner wall of the first hole 44 applied. This procedural status is in 48 shown. Subsequently, an electrical contact surface 47 adjacent to the opening of the first bore 44 in a first section of the passivation layer 46 and adjacent to a free side of the active area 4 applied. This procedural status is in 49 shown.

Anschließend wird von der Seitenfläche 48 her die zweite Bohrung 45 in den Sensor 1 in der Weise eingebracht, dass die erste Bohrung 44 wenigstens teilweise geschnitten wird. Dieser Verfahrensstand ist in 50 dargestellt. In einem weiteren Verfahrensschritt wird auf die Seitenfläche 48 und die Innenwand der zweiten Bohrung 45 eine zweite Passivierungsschicht 49 aufgebracht, wie in 51 dargestellt. In einem weiteren Verfahrensschritt wird eine zweite Kontaktfläche 50 im Bereich der Öffnung der zweiten Bohrung 45 in einen ersten Abschnitt der zweiten Bohrung 45 auf die zweite Passivierungsschicht 49 und auf der zweiten Passivierungsschicht 49 im Bereich der Seitenfläche 48 angrenzend an die Öffnung der zweiten Bohrung 45 aufgebracht. Dieser Verfahrensstand ist in 52 dargestellt. In einem weiteren Verfahrensschritt werden die erste und die zweite Bohrung 44, 45 mit einem elektrisch leitenden Material 22 aufgefüllt, wie in 53 dargestellt ist. Auf diese Weise ist eine elektrisch leitende Leitungsverbindung 43 zwischen der aktiven Fläche 4 und der Seitenfläche 48 des Sensors 1 realisiert. Der Sensor 1 ist beispielsweise in Form eines Siliziumchips ausgebildet und weist eine quaderförmige Form auf. Subsequently, from the side surface 48 forth the second hole 45 in the sensor 1 introduced in the way that the first bore 44 at least partially cut. This procedural status is in 50 shown. In a further process step is on the side surface 48 and the inner wall of the second bore 45 a second passivation layer 49 applied, as in 51 shown. In a further method step, a second contact surface 50 in the area of the opening of the second hole 45 in a first section of the second bore 45 to the second passivation layer 49 and on the second passivation layer 49 in the area of the side surface 48 adjacent to the opening of the second bore 45 applied. This procedural status is in 52 shown. In a further method step, the first and the second bore 44 . 45 with an electrically conductive material 22 filled up, as in 53 is shown. In this way is an electrically conductive line connection 43 between the active area 4 and the side surface 48 of the sensor 1 realized. The sensor 1 is formed for example in the form of a silicon chip and has a cuboid shape.

Somit kann ein Sensor auf einfache Weise hergestellt werden, bei dem die aktive Fläche nicht parallel, sondern beispielsweise im 90°-Winkel zu einer Kontaktseite des Sensors angeordnet ist. Thus, a sensor can be produced in a simple manner, in which the active surface is not arranged in parallel, but for example at a 90 ° angle to a contact side of the sensor.

Obwohl die Erfindung im Detail durch das bevorzugte Ausführungsbeispiel näher illustriert und beschrieben wurde, so ist die Erfindung nicht durch die offenbarten Beispiele eingeschränkt und andere Variationen können vom Fachmann hieraus abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen. Although the invention has been further illustrated and described in detail by the preferred embodiment, the invention is not limited by the disclosed examples, and other variations can be derived therefrom by those skilled in the art without departing from the scope of the invention.

Claims (15)

Anordnung mit einem Sensor mit einer aktiven Fläche mit Sensorelementen und/oder mit einem Aktor (1) mit einer aktiven Fläche (4) mit Aktorelementen (26), mit Bausteinen (2) mit elektrischen und/oder elektronischen Schaltungen, wobei die Bausteine (2) auf einer Oberseite (18) elektrische Kontakte (10) für die Schaltungen aufweisen, wobei die Oberseite (18) von Seitenflächen (16, 17) begrenzt ist, wobei die Bausteine (2) mit den Oberseiten (18) parallel zueinander angeordnet sind, wobei erste Seitenflächen (16) der Bausteine (2) dem Sensor (1) und/oder Aktor zugewandt sind, wobei der Sensor (1) und/oder Aktor mit den ersten Seitenflächen (16, 9) der Bausteine (2) befestigt ist, wobei elektrische Leitungen (24) vorgesehen sind, die von der ersten Seitenfläche (16) des Bausteins (2) zu den Kontakten (10) des Bausteins (2) geführt sind, wobei der Sensor (1) und/oder Aktor elektrisch leitend mit den elektrischen Leitungen (24) der Bausteine (2) verbunden ist. Arrangement with a sensor having an active surface with sensor elements and / or with an actuator ( 1 ) with an active area ( 4 ) with actuator elements ( 26 ), with building blocks ( 2 ) with electrical and / or electronic circuits, the building blocks ( 2 ) on a top side ( 18 ) electrical contacts ( 10 ) for the circuits, wherein the top side ( 18 ) of side surfaces ( 16 . 17 ), the building blocks ( 2 ) with the topsides ( 18 ) are arranged parallel to each other, wherein first side surfaces ( 16 ) of building blocks ( 2 ) the sensor ( 1 ) and / or actor, wherein the sensor ( 1 ) and / or actuator with the first side surfaces ( 16 . 9 ) of building blocks ( 2 ) is attached, wherein electrical lines ( 24 ) provided by the first side surface ( 16 ) of the block ( 2 ) to the contacts ( 10 ) of the block ( 2 ) are guided, wherein the sensor ( 1 ) and / or actuator electrically conductive with the electrical lines ( 24 ) of building blocks ( 2 ) connected is. Anordnung nach Anspruch 1, wobei zwischen den Bausteinen (2) eine Abstandsschicht (19) angeordnet ist, wobei die elektrischen Leitungen (24) wenigstens teilweise in der Abstandsschicht (19) angeordnet sind. Arrangement according to claim 1, wherein between the building blocks ( 2 ) a spacer layer ( 19 ) is arranged, wherein the electrical lines ( 24 ) at least partially in the spacer layer ( 19 ) are arranged. Anordnung nach einem der vorhergehenden Ansprüche, wobei zwischen den Bausteinen (2) und dem Sensor (1) und/oder zwischen den Bausteinen (2) und dem Aktor eine Zwischenschicht (25) angeordnet ist, wobei in der Zwischenschicht (25) weitere elektrische Leitungen (24) zum Verbinden des Sensors (1) und/oder des Aktors mit den elektrischen Leitungen (24) der Bausteine vorgesehen sind. Arrangement according to one of the preceding claims, wherein between the building blocks ( 2 ) and the sensor ( 1 ) and / or between the building blocks ( 2 ) and the actuator an intermediate layer ( 25 ), wherein in the intermediate layer ( 25 ) further electrical lines ( 24 ) for connecting the sensor ( 1 ) and / or the actuator with the electrical lines ( 24 ) of the blocks are provided. Anordnung nach Anspruch 2 oder 3, wobei die Abstandsschicht (19) und ein Baustein (2) oder die Zwischenschicht (25) und die Bausteine (2) mit Hilfe einer Bondschicht verbunden sind. Arrangement according to claim 2 or 3, wherein the spacer layer ( 19 ) and a building block ( 2 ) or the intermediate layer ( 25 ) and the building blocks ( 2 ) are connected by means of a bonding layer. Anordnung nach wenigstens einem der vorhergehenden Ansprüche, wobei zwischen den Bausteinen (2), insbesondere wenigstens teilweise in der Abstandsschicht (19) ein Kanal (37) zum Kühlen des Bausteins (2) vorgesehen ist. Arrangement according to at least one of the preceding claims, wherein between the building blocks ( 2 ), in particular at least partially in the spacer layer ( 19 ) a channel ( 37 ) for cooling the module ( 2 ) is provided. Anordnung nach wenigstens einem der vorhergehenden Ansprüche, wobei die Bausteine (2) auf gegenüberliegenden Seiten einer Oberseite (18) elektrische Leitungen (24) aufweisen, die zu gegenüber liegenden Seitenflächen (16, 17) geführt sind. Arrangement according to at least one of the preceding claims, wherein the components ( 2 ) on opposite sides of a top ( 18 ) electric lines ( 24 ) facing opposite side surfaces ( 16 . 17 ) are guided. Anordnung nach wenigstens einem der vorhergehenden Ansprüche 2 bis 6, wobei die Abstandsschicht (19) aus einem Polymer gebildet ist. Arrangement according to at least one of the preceding claims 2 to 6, wherein the spacer layer ( 19 ) is formed from a polymer. Anordnung nach wenigstens einem der Ansprüche 2 bis 7, wobei die Bausteine (2) aus Siliziummaterial hergestellt sind, wobei die Abstandsschicht (19) aus Siliziummaterial hergestellt ist, und wobei die Abstandsschicht (19) vorzugsweise mit Hilfe eines Bondprozesses mit zwei benachbarten Bausteinen (2) mechanisch verbunden ist. Arrangement according to at least one of claims 2 to 7, wherein the building blocks ( 2 ) out Silicon material are produced, wherein the spacer layer ( 19 ) is made of silicon material, and wherein the spacer layer ( 19 ) preferably by means of a bonding process with two adjacent building blocks ( 2 ) is mechanically connected. Anordnung nach wenigstens einem der Ansprüche 3 bis 8, wobei die Bausteine (2) aus Siliziummaterial hergestellt sind, wobei die Zwischenschicht (25) aus Siliziummaterial hergestellt ist, und wobei die Zwischenschicht (25) vorzugsweise mit Hilfe eines Bondprozesses mit den Bausteinen (2) mechanisch verbunden ist. Arrangement according to at least one of claims 3 to 8, wherein the building blocks ( 2 ) are made of silicon material, wherein the intermediate layer ( 25 ) is made of silicon material, and wherein the intermediate layer ( 25 ) preferably by means of a bonding process with the building blocks ( 2 ) is mechanically connected. Anordnung nach wenigstens einem der vorhergehenden Ansprüche, wobei der Sensor (1) Ultraschallsensorelemente (26) aufweist. Arrangement according to at least one of the preceding claims, wherein the sensor ( 1 ) Ultrasonic sensor elements ( 26 ) having. Anordnung nach wenigstens einem der Ansprüche 1 bis 10, wobei die aktive Schicht (4) auf einer Trägerschicht des Sensors (1) und/oder des Aktors ausgebildet ist, wobei elektrische Durchkontaktierungen (5, 7) von der aktiven Schicht (4) durch die Trägerschicht zu einer Unterseite der Trägerschicht geführt sind und mit elektrischen Leitungen (24) der Bausteine (2) verbunden sind. Arrangement according to at least one of claims 1 to 10, wherein the active layer ( 4 ) on a carrier layer of the sensor ( 1 ) and / or the actuator is formed, wherein electrical vias ( 5 . 7 ) of the active layer ( 4 ) are guided by the carrier layer to an underside of the carrier layer and with electrical lines ( 24 ) of building blocks ( 2 ) are connected. Verfahren zum Herstellen einer Anordnung nach einem der vorhergehenden Ansprüche, wobei ein Baustein mit einer elektrischen und/oder elektronischen Schaltung bereitgestellt wird, wobei der Baustein auf einer Oberseite elektrische Kontakte (10) zum Kontaktieren der Schaltung aufweist, wobei in die Oberseite (18) oder auf die Oberseite des Bausteins eine elektrische Leitung (24) aufgebracht wird, die bis zu einer Seitenfläche geführt wird, wobei ein zweiter Baustein am Baustein befestigt wird, wobei die Oberseiten der Bausteine im Wesentlichen parallel zueinander angeordnet sind, wobei anschließend auf die Seitenflächen (9) der Bausteine (2) ein Sensor mit Sensorelementen und/oder ein Aktor mit Aktorelementen befestigt wird, wobei die Sensor- und/oder Aktorelemente elektrisch leitend mit den elektrischen Leitungen der Bausteine verbunden werden. Method for producing an arrangement according to one of the preceding claims, wherein a module is provided with an electrical and / or electronic circuit, wherein the module has on an upper side electrical contacts ( 10 ) for contacting the circuit, wherein in the top ( 18 ) or on top of the device an electrical line ( 24 ) is applied, which is guided to a side surface, wherein a second block is attached to the block, wherein the upper sides of the blocks are arranged substantially parallel to each other, wherein subsequently on the side surfaces ( 9 ) of building blocks ( 2 ) a sensor with sensor elements and / or an actuator with actuator elements is attached, wherein the sensor and / or actuator elements are electrically conductively connected to the electrical lines of the blocks. Verfahren nach Anspruch 12, wobei zusätzlich elektrische Leitungen auf der Oberseite aufgebracht werden und mit elektrischen Kontakten der elektrischen Schaltung verbunden werden, wobei die zusätzlichen elektrischen Leitungen zu einer der Seitenfläche gegenüber liegenden zweiten Seitenfläche des Bausteins (2) geführt werden, wobei die zweiten Seitenflächen der Bausteine auf einem Träger (3) befestigt werden, wobei die zusätzlichen Leitungen mit elektrischen Kontakten des Trägers (3) verbunden werden. The method of claim 12, further comprising applying electrical leads on top and connecting them to electrical contacts of the electrical circuit, wherein the additional electrical leads are connected to a second side surface of the chip opposite the side surface. 2 ) are guided, wherein the second side surfaces of the blocks on a support ( 3 ), the additional lines being connected to electrical contacts of the carrier ( 3 ) get connected. Verfahren nach einem der Ansprüche 12 oder 13, wobei die Leitungen in eine Abstandsschicht (19) wenigstens teilweise eingebracht werden, die auf die Oberseite des Bausteins aufgebracht wird. Method according to one of claims 12 or 13, wherein the lines in a spacer layer ( 19 ) are at least partially introduced, which is applied to the top of the block. Verfahren nach einem der Ansprüche 12 bis 14, wobei zwischen dem Sensor und/oder Aktor und den Seitenflächen (9) der Bausteine (2) eine Zwischenschicht (25) angeordnet wird, die Durchkontaktierungen aufweist, um den Sensor und/oder Aktor mit den Bausteinen elektrisch leitend zu verbinden. Method according to one of claims 12 to 14, wherein between the sensor and / or actuator and the side surfaces ( 9 ) of building blocks ( 2 ) an intermediate layer ( 25 ), which has plated-through holes in order to connect the sensor and / or actuator to the components in an electrically conductive manner.
DE102011081099A 2011-08-17 2011-08-17 Arrangement with sensor or actuator and components Withdrawn DE102011081099A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102011081099A DE102011081099A1 (en) 2011-08-17 2011-08-17 Arrangement with sensor or actuator and components
PCT/EP2012/065981 WO2013024129A2 (en) 2011-08-17 2012-08-16 Arrangement with sensor or actuator and chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011081099A DE102011081099A1 (en) 2011-08-17 2011-08-17 Arrangement with sensor or actuator and components

Publications (1)

Publication Number Publication Date
DE102011081099A1 true DE102011081099A1 (en) 2013-02-21

Family

ID=46800165

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011081099A Withdrawn DE102011081099A1 (en) 2011-08-17 2011-08-17 Arrangement with sensor or actuator and components

Country Status (2)

Country Link
DE (1) DE102011081099A1 (en)
WO (1) WO2013024129A2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719438A (en) * 1994-09-28 1998-02-17 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
EP1221428A2 (en) * 2001-01-04 2002-07-10 OpticNet, Inc. Self-aligned electrical interconnect for two assembled perpendicular semiconductor chips

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329498A (en) * 1993-05-17 1994-07-12 Hewlett-Packard Company Signal conditioning and interconnection for an acoustic transducer
US7309948B2 (en) * 2001-12-05 2007-12-18 Fujifilm Corporation Ultrasonic transducer and method of manufacturing the same
US7557489B2 (en) * 2007-07-10 2009-07-07 Siemens Medical Solutions Usa, Inc. Embedded circuits on an ultrasound transducer and method of manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719438A (en) * 1994-09-28 1998-02-17 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
EP1221428A2 (en) * 2001-01-04 2002-07-10 OpticNet, Inc. Self-aligned electrical interconnect for two assembled perpendicular semiconductor chips

Also Published As

Publication number Publication date
WO2013024129A3 (en) 2013-10-17
WO2013024129A2 (en) 2013-02-21

Similar Documents

Publication Publication Date Title
DE10132024B4 (en) Semiconductor component and method for its production
DE102008039388B4 (en) Stacked semiconductor chips and manufacturing processes
DE112010000142B4 (en) Cost-optimized method of forming high-density passive capacitors to replace discrete capacitors using a cost-optimized modular 3D wafer-wafer integration scheme
EP0022176B1 (en) Integrated-circuit chips module
DE102006032073B4 (en) Electrically conductive composite of a component and a carrier plate
DE102004039906A1 (en) Electronic component with a number of integrated members, is formed by producing members with a surface that contains a circuit, and connecting components using bond wires
DE102014103050A1 (en) Semiconductor device and method for its production
DE112015004444T5 (en) Integration of passive devices at the wafer level
DE102006060533A1 (en) Method for producing a first layer with an electrical line and arrangement with a contact layer
DE102015107109B4 (en) Electronic device with a metal substrate and a semiconductor module embedded in a laminate
EP1122783A2 (en) Method of fabrication of a semiconductor element with a silicon carrier substrate
EP0007993A1 (en) Conductor plate for mounting and electrically connecting semiconductor chips
DE102008032953A1 (en) Integrated circuit, circuit system and manufacturing process
DE112020000155B4 (en) Method of mounting chips by stacking with rotation and stacked chip structure
DE102014203306A1 (en) Manufacture of an electronic module
DE102011081099A1 (en) Arrangement with sensor or actuator and components
DE102011010362A1 (en) Semiconductor device has planar conductor that is formed on insulation layer in opposite side of substrate, where lateral edge of conductor is contacted and covered with metal film
DE102019211371A1 (en) Method of manufacturing an electronic circuit component and electronic circuit component
DE102008034562A1 (en) Semiconductor component and method for its production
WO2015090903A1 (en) Thermoelectric device and method for producing a thermoelectric device
DE10308926B4 (en) Semiconductor chip assembly and method for its manufacture
EP3095143A1 (en) Sensor, sensor system and method for producing a sensor
DE102020209752A1 (en) Electronic circuit module
WO2021018461A1 (en) Installing an electronic assembly
DE102020130617A1 (en) Semiconductor packages with electrical redistribution layers of different thicknesses

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee