DE102014113741A1 - Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten - Google Patents

Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten Download PDF

Info

Publication number
DE102014113741A1
DE102014113741A1 DE102014113741.8A DE102014113741A DE102014113741A1 DE 102014113741 A1 DE102014113741 A1 DE 102014113741A1 DE 102014113741 A DE102014113741 A DE 102014113741A DE 102014113741 A1 DE102014113741 A1 DE 102014113741A1
Authority
DE
Germany
Prior art keywords
mask
trenches
semiconductor
cell
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014113741.8A
Other languages
English (en)
Other versions
DE102014113741B4 (de
Inventor
Martin Pölzl
Till Schlösser
Andreas Meiser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014113741A1 publication Critical patent/DE102014113741A1/de
Application granted granted Critical
Publication of DE102014113741B4 publication Critical patent/DE102014113741B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides

Abstract

Ein Verfahren zum Herstellen einer Halbleitervorrichtung umfasst ein Vorsehen von dielektrischen Streifenstrukturen (200), die sich von einer ersten Oberfläche (101) in ein Halbleitersubstrat (500a) zwischen Halbleiterrippen (180) erstrecken. Eine erste Maske (510) ist vorgesehen, die ein erstes Gebiet (610) einschließlich erster Streifenabschnitte der dielektrischen Streifenstrukturen (200) und erster Rippenabschnitte der Halbleiterrippen (180) bedeckt. Die erste Maske (510) legt ein zweites Gebiet (620) einschließlich zweiter Streifen- und zweiter Rippenabschnitte frei. Eine Kanal/Bodyzone (115) wird in den zweiten Rippenabschnitten durch Einführen von Fremdstoffen gebildet, wobei die erste Maske (510) als eine Implantationsmaske verwendet wird. Mittels einer Ätzmaske, die auf der ersten Maske (510) beruht, werden Aussparungsgräben (150a) wenigstens in den zweiten Streifenabschnitten gebildet.

Description

  • HINTERGRUND
  • Halbleitervorrichtungen, wie Leistungs-MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren) halten eine hohe Durchbruchspannung in einem Sperr- bzw. Blockiermodus aus und haben einen niedrigen Einschaltwiderstand in einem leitenden Modus. In lateralen Leistungs-MOSFETs fließt ein Laststrom in einer lateralen Richtung parallel zu einer Hauptoberfläche eines Halbleiterchips bzw. einer Halbleiter-Die. Die laterale Variante bedingt Flächen- bzw. Gebietsbeschränkungen für Kanalbreite, Gateelektrode, Driftzone und Kontakte, was in einem vergleichsweise hohen Einschaltzustand RDSon resultiert. Laterale Leistungs-FinFETs (Fin-Feldeffekttransistoren) zielen auf eine Verminderung des Einschaltwiderstandes durch Ausdehnen der Kanalbreite in der vertikalen Richtung ab. Es ist wünschenswert, laterale Leistungshalbleitervorrichtungen mit verbesserten elektrischen Eigenschaften vorzusehen.
  • Es ist daher Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung mit lateralen FET-Zellen und Feldplatten anzugeben, welche jeweils den obigen Forderungen genügen.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 und eine Halbleitervorrichtung mit den Merkmalen des Patentanspruchs 15 gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden von dielektrischen Streifenstrukturen, die sich von einer ersten Oberfläche in ein Halbleitersubstrat zwischen Halbleiterrippen bzw. -fins erstrecken. Eine erste Maske ist vorgesehen, die ein erstes Gebiet bedeckt, das erste Streifenabschnitte der dielektrischen Streifenstrukturen und erste Rippen- bzw. Finabschnitte der Halbleiterrippen umfasst. Die erste Maske legt ein zweites Gebiet frei, das zweite Rippen und zweite Rippenabschnitte umfasst. Eine Kanal/Bodyzone wird in den zweiten Rippenabschnitten durch Einführen von Fremdstoffen gebildet, wobei die erste Maske als eine Implantationsmaske verwendet wird. Mittels einer Ätzmaske, die auf der ersten Maske beruht, werden Aussparungsgräben wenigstens in den zweiten Streifenabschnitten gebildet.
  • Gemäß einem weiteren Ausführungsbeispiel umfasst eine Halbleitervorrichtung vergrabene Feldplattenstreifen in einem ersten Gebiet eines Halbleiterteiles, wobei Longitudinal- bzw. Längsachsen der Feldplattenstreifen parallel zu einer ersten lateralen Richtung parallel zu einer ersten Oberfläche des Halbleiterteiles verlaufen. Vergrabene Zellstreifen umfassen erste Zellisolatoren in dem ersten Gebiet und vergrabene Gateelektroden in einem zweiten Gebiet, das an das erste Gebiet in der ersten lateralen Richtung angrenzt. Gatedielektrika isolieren dielektrisch die vergrabenen Gateelektroden von Halbleiterfins bzw. -rippen, die zwischen benachbarten Zellstreifen gebildet sind. Die Gatedielektrika sind dünner als die ersten Zellisolatoren.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung der Erfindung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
  • 1A ist eine schematische Draufsicht eines Teiles eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung nach Bilden von Kanal/Bodyzonen mittels einer ersten Maske.
  • 1B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 1A längs einer Linie B-B.
  • 1C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 1A längs einer Linie C-C.
  • 2A ist eine schematische Draufsicht des Halbleitersubstratteiles von 1A zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das ein Trimmen bzw. Feinabgleichen der ersten Maske vorsieht.
  • 2B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 2A längs einer Linie B-B.
  • 2C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 2A längs einer Linie C-C.
  • 3A ist eine schematische laterale Schnittdarstellung eines Teiles einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das einen lateralen FinFET mit einer Feldplatte und einer selbstausgerichteten bzw. -justierten Drainausdehnung bzw. -erstreckung vorsieht.
  • 3B ist eine schematische kombinierte Schnittdarstellung des Halbleitersubstratteiles von 3A längs Linien A-B und B-C, die in die gleiche Ebene projiziert sind.
  • 4A ist eine schematische Draufsicht eines Teiles eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das Zellisolatoren durch thermisches Oxidwachstum nach Vorsehen einer konformen dielektrischen Schicht vorsieht.
  • 4B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 4A längs einer Linie B-B.
  • 4C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 4A längs einer Linie C-C.
  • 4D ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 4A längs einer Linie D-D.
  • 5A ist eine schematische Draufsicht des Halbleitersubstratteiles von 4A nach Einführen von Fremdstoffen durch Öffnungen einer ersten Maske.
  • 5B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 5A längs einer Linie B-B.
  • 5C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 5A längs einer Linie C-C.
  • 5D ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 5A längs einer Linie D-D.
  • 6A ist eine schematische Draufsicht des Halbleitersubstratteiles von 5A nach Bilden von Aussparungsgräben in dielektrischen Streifenstrukturen unter Verwendung der getrimmten ersten Maske als eine Ätzmaske.
  • 6B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 6A längs einer Linie B-B.
  • 6C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 6A längs einer Linie C-C.
  • 6D ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 6A längs einer Linie D-D.
  • 7A ist eine schematische Draufsicht des Halbleitersubstratteiles von 6A nach Vorsehen von Sourcezonen.
  • 7B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 7A längs einer Linie B-B.
  • 7C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 7A längs einer Linie C-C.
  • 7D ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 7A längs einer Linie D-D.
  • 8A ist eine schematische Draufsicht des Halbleitersubstratteiles von 7A nach Bilden von Gatedielektrika.
  • 8B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 8A längs einer Linie B-B.
  • 8C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 8A längs einer Linie C-C.
  • 8D ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 8A längs einer Linie D-D.
  • 9A ist eine schematische Draufsicht des Halbleitersubstratteiles von 8A nach Bilden von Gate- und Feldplatten-Verbindungsstreifen.
  • 9B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 9A längs einer Linie B-B.
  • 9C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 9A längs einer Linie C-C.
  • 9D ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 9A längs einer Linie D-D.
  • 10A ist eine schematische Draufsicht des Halbleitersubstratteiles von 9A nach Bilden von dielektrischen Abstandshaltern bzw. Spacers längs der Gate- und Feldplatten-Verbindungsstreifen.
  • 10B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 10A längs einer Linie B-B.
  • 10C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 10A längs einer Linie C-C.
  • 11A ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 10B nach Einführen von Kontakttrenches bzw. -gräben.
  • 11B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 10C nach Einführen von Kontakttrenches.
  • 12A ist eine schematische Draufsicht eines Teiles eines Halbleitersubstrates zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung mit selbstjustierten Source- und Drainzonen durch Verwenden einer kombinierten Maske zum Definieren von Body-Kanalzonen sowie Kontaktstreifen nach Vorsehen einer ersten Maske.
  • 12B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 12A längs einer Linie B-B.
  • 12C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 12A längs einer Linie C-C.
  • 12D ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 12A längs einer Linie D-D.
  • 13A ist eine schematische Draufsicht des Halbleitersubstratteiles von 12A nach Einführen von Aussparungsgräben für Gateelektroden.
  • 13B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 13A längs einer Linie B-B.
  • 13C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 13A längs einer Linie C-C.
  • 13D ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 13A längs einer Linie D-D.
  • 14A ist eine schematische Draufsicht des Halbleitersubstratteiles von 13A nach Vorsehen von Gate- und Feldplatten-Verbindungsstreifen.
  • 14B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 14A längs einer Linie B-B.
  • 14C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 14A längs einer Linie C-C.
  • 14D ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 14A längs einer Linie D-D.
  • 15A ist eine schematische Draufsicht des Halbleitersubstratteiles von 14A nach Einführen von Kontakttrenches.
  • 15B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 15A längs einer Linie B-B.
  • 15C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 15A längs einer Linie C-C.
  • 16A veranschaulicht eine schematische Draufsicht und eine kombinierte Schnittdarstellung längs Linien A-B und B-C eines Halbleitersubstratteiles zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung mit Source- und Drainzonen, die zu Body-Kanalzonen selbstjustiert sind, unter Verwendung einer kombinierten Maske für Zell-, Feld- und Kontakttrenches nach Bilden der Zell-, Feld- und Kontakttrenches.
  • 16B zeigt eine schematische Draufsicht und eine kombinierte Schnittdarstellung längs Linien A-B und B-C des Halbleitersubstratteiles von 16A nach Füllen der Zell-, Feld- und Kontakttrenches mit einem Opfermaterial.
  • 16C zeigt eine schematische Draufsicht, eine kombinierte Schnittdarstellung längs Linien A-B und B-C sowie eine Schnittdarstellung längs einer Linie X-X des Halbleitersubstratteiles von 16B nach Vorsehen von Aussparungsgräben und Body-Kanalzonen unter Verwendung einer ersten Maske.
  • 16D zeigt eine schematische Draufsicht, eine kombinierte Schnittdarstellung längs Linien A-B und B-C sowie eine Schnittdarstellung längs einer Linie X-X des Halbleitersubstratteiles von 16C nach Vorsehen einer das aktive Gebiet bedeckenden zweiten Maske.
  • 16E zeigt eine schematische Draufsicht, eine kombinierte Schnittdarstellung längs Linien A-B und B-C sowie eine Schnittdarstellung längs einer Linie X-X des Halbleitersubstratteiles von 16D nach Vorsehen einer dritten Maske, die Gate- und Feldplatten-Verbindungsstreifen definiert.
  • 16F zeigt eine schematische Draufsicht, eine kombinierte Schnittdarstellung längs Linien A-B und B-C sowie eine Schnittdarstellung längs einer Linie X-X des Halbleitersubstratteiles von 16E nach Vorsehen von Gate- und Feldplatten-Verbindungsstreifen.
  • 16C zeigt eine schematische Draufsicht und eine kombinierte Schnittdarstellung längs Linien A-B und B-C des Halbleitersubstratteiles von 16F nach Auftragen bzw. Abscheiden einer nicht-konformen Schicht
  • 16H zeigt eine schematische kombinierte Schnittdarstellung längs Linien A-B und B-C des Halbleitersubstratteiles von 16G nach Vorsehen von Source- und Drainzonen.
  • 16I ist eine schematische kombinierte Schnittdarstellung entsprechend der Schnittdarstellung von 16H nach Vorsehen einer Kontaktbarriereauskleidung.
  • 16J ist eine schematische kombinierte Schnittdarstellung entsprechend der Schnittdarstellung von 16I nach Polieren eines Füllteiles von Kontaktstrukturen.
  • 16K zeigt eine schematische Draufsicht und eine kombinierte Schnittdarstellung des Halbleitersubstratteiles von 16J nach Vorsehen von Metall-Zwischenschicht-Verbindungen.
  • 17 zeigt eine schematische Draufsicht und eine kombinierte Schnittdarstellung längs Linien A-B und B-C eines Teiles eines Halbleitersubstrates zum Veranschaulichen eines alternativen Layouts der Zell-, Feld- und Kontakttrenches für das Verfahren, wie dieses in den 16A bis 16K veranschaulicht ist, gemäß einem weiteren Ausführungsbeispiel.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel dargestellt oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe "haben", "enthalten", "umfassen", "aufweisen" und ähnliche Begriffe sind offene Begriffe, die das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale angeben, jedoch nicht zusätzliche Elemente oder Merkmale ausschließen. Die unbestimmten Artikel und bestimmten Artikel sollen den Plural sowie den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Ausdruck "elektrisch verbunden" beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Ausdruck "elektrisch gekoppelt" schließt ein, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorgesehen sein können, beispielsweise Elemente, die steuerbar sind, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentratio nen durch Angabe von "–" oder "+" nächst zu dem Dotierungstyp "n" oder "p". Beispielsweise bedeutet "n–" eine Dotierungskonzentration, die niedriger ist als die Dotierungskonzentration eines "n"-Dotierungsbereiches, während ein "n+"-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein "n"-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene "n"-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Die 1A–1C und die 2A–2C veranschaulichen eine Sequenz von Prozessen, die Drainzonen selbstjustiert zu einer Gateelektrode vorsehen. Der Ausdruck "selbstjustiert" zeigt an, dass die Position der Drainzonen in Bezug auf die Gateelektroden und die Gatedielektrika nicht einer möglichen Fehlausrichtung zwischen zwei oder mehr fotolithographischen Masken unterworfen ist. Stattdessen ist die Position der Drainzonen relativ zu den Gatedielektrika durch gut steuerbare, nicht-fotolithographische Musterungsprozesse definiert.
  • Ein Halbleitersubstrat 500a besteht aus einer Halbleiterschicht 100a eines einkristallinen Halbleitermaterials oder enthält eine solche Schicht. Das einkristalline Halbleitermaterial kann Silizium Si, Siliziumcarbid SiC, Germanium Ge, ein Silizium-Germanium-Kristall SiGe, Galliumnitrid GaN oder Galliumarsenid GaAs als Beispiel sein. Gemäß einem Ausführungsbeispiel kann das Halbleitersubstrat 500a ein Siliziumwafer sein. Gemäß einem anderen Ausführungsbeispiel ist das Halbleitersubstrat 500a ein SOI-(Silizium-auf-Isolator-)Wafer, beispielsweise ein SOG-(Silizium-auf-Glas-)Wafer, wobei die Halbleiterschicht 100a auf einem Isolatorsubstrat angeordnet ist. Die Halbleiterschicht 100a kann durch Epitaxie wenigstens in Teilen aufgewachsen sein und kann zwei oder mehr Unterschichten eines ersten Leitfähigkeitstyps umfassen, die in einer mittleren Fremdstoffkonzentration verschieden sind. Das Halbleitersubstrat 500a kann weitere Halbleiter- und dielektrische Schichten zusätzlich zu der Halbleiterschicht 100a umfassen.
  • Die Halbleiterschicht 100a hat eine planare erste Oberfläche 101 und eine planare zweite Oberfläche 102 parallel zu der ersten Oberfläche 101. Eine Normale zu den ersten und zweiten Oberflächen 101, 102 definiert eine vertikale Richtung, und Richtungen orthogonal zu der vertikalen Richtung sind laterale Richtungen.
  • Dielektrische Streifenstrukturen 200 erstrecken sich von der ersten Oberfläche 101 in die Halbleiterschicht 100a. Die dielektrischen Streifenstrukturen 200 können unter einem regelmäßigen Mitte-zu-Mitte-Abstand (Teilung) angeordnet sein. Bereiche der Halbleiterschicht 100a zwischen benachbarten dielektrischen Streifenstrukturen bilden Halbleiterrippen bzw. -fins 180. Die Längsachsen der dielektrischen Streifenstrukturen 200 definieren eine erste laterale Richtung. Die dielektrischen Streifenstrukturen 200 können aus einem einzigen Material bestehen oder können eine geschichtete Struktur von zwei oder mehr Unterschichten von verschiedenen dielektrischen Materialien haben, die Halbleiteroxide, beispielsweise Siliziumoxid, Siliziumoxynitrid, auf TEOS (Tetraethylorthosilikat) beruhendes Siliziumoxid oder thermisch gewachsenes Siliziumoxid umfassen. Gemäß einem Ausführungsbeispiel haben die dielektrischen Streifenstrukturen 200 eine angenähert homogene Struktur.
  • Zusätzlich können sich weitere dielektrische Streifenstrukturen 201 von der Oberfläche 101 in die Halbleiterschicht 100a erstrecken, wobei die Längsachsen der weiteren dielektrischen Streifenstrukturen 201 parallel zu der ersten lateralen Richtung sind. Die weiteren dielektrischen Streifenstrukturen 201 können regelmäßig bei einer regelmäßigen Teilung angeordnet sein, die die gleiche wie die Teilung der dielektrischen Streifenstrukturen 200 sein kann. Gemäß anderen Ausführungsbeispielen kann die Teilung der weiteren dielektrischen Streifenstrukturen 201 größer sein als die Teilung der dielektrischen Streifenstrukturen 200. Die weiteren dielektrischen Streifenstrukturen 201 können von den dielektrischen Streifenstrukturen 200 in der ersten lateralen Richtung beabstandet sein.
  • Die weiteren dielektrischen Streifenstrukturen 201 können teilweise bzw. partiell oder vollständig mit dielektrischen und/oder leitenden Materialien gefüllt sein. Gemäß einem Ausführungsbeispiel ist jede weitere dielektrische Streifenstruktur 201 mit einer Schicht des Materials ausgekleidet, das die dielektrischen Streifenstrukturen 200 bildet, und umfasst einen Hohlraum in einem zentralen Teil.
  • Eine erste Maskenschicht wird aufgetragen und durch einen fotolithographischen Prozess gemustert, um eine erste Maske 510 zu bilden. Die erste Maske 510 bedeckt wenigstens ein erstes Gebiet 610. Das erste Gebiet 610 umfasst erste Streifenabschnitte 261 einschließlich ersten Endteilen der dielektrischen Streifenstrukturen 200, ausgerichtet zu den weiteren dielektrischen Streifenstrukturen 201, sowie erste Rippenabschnitte 181 der Halbleiterrippen 180 zwischen den ersten Streifenabschnitten 261. Das erste Gebiet 610 kann die weiteren dielektrischen Streifenstrukturen 201 sowie Teile der Halbleiterschicht 100a zwischen benachbarten weiteren dielektrischen Streifenstrukturen 201 und zwischen den dielektrischen Streifenstrukturen 200 und den weiteren dielektrischen Streifenstrukturen 201 umfassen. Eine Öffnung 515 in der ersten Maske 510 legt wenigstens einen zweiten Streifenabschnitt 262 der dielektrischen Streifenstrukturen 200 und zweite Rippenabschnitt 182 der Halbleiterrippen 180 zwischen den zweiten Streifenabschnitten 262 frei. Das zweite Gebiet 620 grenzt direkt an das erste Gebiet 610 an.
  • Gemäß dem dargestellten Ausführungsbeispiel umfassen die zweiten Streifenabschnitte 262 zweite Endflächen der dielektrischen Streifenstrukturen 200 entgegengesetzt zu den ersten Endflächen. Gemäß anderen Ausführungsbeispielen kann die erste Maske 510 ein drittes Gebiet bedecken, das die zweiten Endflächen der dielektrischen Streifenstrukturen 200 einschließt, wobei das zweite Gebiet 620 zwischen dem ersten Gebiet 610 und dem dritten Gebiet ist.
  • Mittels der ersten Maske 510 als eine Fremdstoffmaske, beispielsweise eine Implantationsmaske, werden Fremdstoffe 516 durch die Öffnung 515 in die zweiten Rippenabschnitte 182 eingebracht bzw. eingeführt. Der Leitfähigkeitstyp der implantierten Fremdstoffe 516 ist komplementär zu dem Hintergrundfremdstofftyp der Halbleiterschicht 100a. Gemäß einem Ausführungsbeispiel ist der Hintergrundfremdstofftyp der Halbleiterschicht 100a der n-Typ, und die implantierten Fremdstoffe 516 sind von dem p-Typ, beispielsweise Bor B für eine Halbleiterschicht 100a aus Silizium. Für Transistoren des Anreicherungstyps können die eingebrachten Fremdstoffe die ursprünglichen Hintergrundfremdstoffe gegendotieren, um Bodyzonen eines zweiten, komplementären Leitfähigkeitstyps zu bilden. Für Transistoren des Verarmungstyps können die eingebrachten Fremdstoffe lokal die wirksame Nettofremdstoffkonzentration reduzieren, um Kanalzonen des ersten Leitfähigkeitstyps zu bilden. Beispielsweise können Mehrfach-Bor-Implantationen bei verschiedenen Dosen, Energien und Neigungswinkeln die Kanal-Bodyzonen 115a formen.
  • Die 1A bis 1C zeigen provisorische bzw. vorläufige Kanal/Bodyzonen 115a vom p-Typ, die durch die implantierten Fremdstoffe 516 wenigstens in den zweiten Rippenabschnitten 182 gebildet sind. Abgesehen von einer gewissen Fremdstoffschwankung, die einem Implantationsprozess innewohnend ist, verbleiben die ersten Rippenabschnitte 181 im Wesentlichen unbeeinträchtigt und behalten die ursprüngliche Hintergrundfremdstoffkonzentration bei.
  • Eine Ätzmaske 510x wird aus der ersten Maske 510 gebildet. Gemäß einem Ausführungsbeispiel liefert die erste Maske 510 die Ätzmaske 510x ohne Prozessen unterworfen zu sein, die die Kontur der Öffnung 515 verändern. Gemäß anderen Ausführungsbeispielen wird die erste Maske 510 getrimmt, wobei ein laterales Querschnittsgebiet der Öffnung 515 um einen vorbestimmten Betrag gesteigert wird, um die Ätzmaske 510x zu bilden. Beispielsweise kann die erste Maske 510 einem isotropen Ätzprozess und/oder einer thermischen Behandlung unterworfen sein oder kann Strahlung oder irgendeinen anderen Material verbrauchenden oder verdichtenden Prozess unterworfen werden, der die lateralen Ränder der ersten Maske 510 um einen vorbestimmten Betrag bzw. eine vorbestimmte Größe zurückzieht. Beispielsweise kann die erste Maske 510 ein amorphes oder polykristallines Halbleitermaterial sein, das einem isotropen Ätzprozess unterworfen sein kann. Gemäß anderen Ausführungsbeispielen kann die erste Maske 510 eine Maske sein, die Kohlenstoff enthält, das in einem thermischen Prozess geschrumpft werden kann. Das Material der ersten Maske 510 kann ein Material sein, das durch eine thermische Behandlung, durch Aussetzung einer Strahlung oder durch eine chemische Reaktion in einer gasförmigen oder fluiden Umgebung verdichtet werden kann und gegenüber dem das Material der dielektrischen Streifenstruktur 200 mit ausreichender Selektivität geätzt werden kann.
  • Unter Verwendung der ursprünglichen oder getrimmten ersten Maske 510 als die Ätzmaske 510x werden die freigelegten Teile der dielektrischen Streifenstrukturen 200 ausgespart. Das Ätzen kann das Material der dielektrischen Streifenstrukturen 200 mit hoher Selektivität gegenüber dem Material der Halbleiterschicht 100a aussparen. Ein Gatedielektrikum 205 kann auf freiliegenden Oberflächen der Halbleiterrippen 180 gebildet werden.
  • Die 2A bis 2C zeigen die Ätzmaske 510x, deren Rand von dem ursprünglichen Rand der ungetrimmten ersten Maske 510 der 1A bis 1C um eine Drainausdehnungslänge c zurückgezogen ist. Aussparungsgräben 150a erstrecken sich von einer durch die erste Oberfläche 101 aufgespannte Ebene in die vorherigen bzw. früheren dielektrischen Streifenstrukturen 200. Verbleibende Teile der dielektrischen Streifenstrukturen 200 unter der getrimmten ersten Maske 510x können erste Zellisolatoren 202a an den ersten Endteilen bilden. Verbleibende Teile der dielektrischen Streifenstrukturen 200 unter den Aussparungsgräben 150a können zweite Zellisolatoren 202b bilden. Die Gatedielektrika 205 bedecken Oberseiten der Halbleiterrippen 180 parallel zu der ersten Oberfläche 101 und Seitenwände der Halbleiterrippen 180, die zu der ersten Oberfläche 101 beispielsweise senkrecht geneigt sind.
  • Dritte Zellisolatoren 202c, die eine laterale Breite größer als das Gatedielektrikum 205 haben, können an den zweiten Endflächen der vorherigen oder früheren dielektrischen Streifenstrukturen 200 vorgesehen sein. Beispielsweise können die dritten Zellisolatoren 202c verbleibende Teile der dielektrischen Streifenstrukturen 200 sein, die durch einen Teil der ersten Maske 510 in einem dritten Gebiet bedeckt sind, wie dies oben beschrieben ist. Gemäß anderen Ausführungsbeispielen können Fremdstoffe in das Halbleitermaterial an den zweiten Endflächen nach Bilden der Aussparungsgräben 150a implantiert werden, um ein gesteigertes Oxidwachstum auf stark dotierten Substraten auszunutzen.
  • Die Drainausdehnungslänge c kann zuverlässig ohne eine zusätzliche fotolithographische Maske und ohne Berücksichtigen von Maskenausrichttoleranzen definiert werden. Die Drainausdehnung ist eine Überlappung zwischen einer aktiven Gateelektrode, die in dem ausgesparten Graben 150a vorgesehen ist, und einer Driftzone 120, die durch einen Teil der Halbleiterschicht 100a gebildet ist, die direkt an die provisorische Kanal/Bodyzone 115a längs der ersten lateralen Richtung angrenzt und den Hintergrundfremdstofftyp sowie die Hintergrundfremdstoffkonzentration hat. Die Überlappung gewährleistet eine zuverlässige Verbindung zwischen einem Akkumulations- oder Inversionskanal, der in den Halbleiterrippen 180 längs der Gatedielektrika 205 durch aus den provisorischen Kanal/Bodyzonen 115a hervortretende Kanal/Bodyzonen einerseits und der Driftzone 120 andererseits gebildet ist. Das dünne Gatedielektrikum 205 in der Drainausdehnungszone gewährleistet eine niedrige parasitäre Gate-Drain-Kapazität CGD
  • Die 3A und 3B beziehen sich auf eine laterale Leistungshalbleitervorrichtung 500 mit FinFET-(Fin- bzw. Rippen-Feldeffekttransistor-)Zellen und unter Ausnutzung einer Feldplattenkompensation. Das dargestellte Ausführungsbeispiel bezieht sich auf einen n-Kanal-IGFET (Feldeffekttransistor mit isoliertem Gate), beispielsweise einen p-Kanal-MOFSFET in der üblichen Bedeutung, der Gateelektroden, die Metall enthalten, sowie Gateelektroden ohne Metall aufweist und vom Anreicherungstyp ist. Äquivalente Überlegungen gelten für p-Kanal-IGFETs des Anreicherungstyps sowie für n-Kanal- und p-Kanal-IGFETs des Verarmungstyps.
  • Ein Halbleiterteil 100 der Halbleitervorrichtung 500 beruht auf einem einkristallinen Halbleitermaterial, beispielsweise Silizium Si, Siliziumcarbid SiC, Germanium Ge, einem Silizium-Germanium-Kristall SiGe, Siliziumcarbid SiC, Galliumnitrid GaN oder Galliumarsenid GaAs. Eine erste Oberfläche 101 und eine entgegengesetzte zweite Oberfläche 102 des Halbleiterteiles 100 sind parallel zueinander.
  • Eine Vielzahl von parallelen, vergrabenen Zellstreifen 350 erstreckt sich von der ersten Oberfläche 101 in die Halbleiterschicht 100. Die Längsachsen der vergrabenen Zellstreifen 350 erstrecken sich parallel zu einer ersten lateralen Richtung parallel zu der ersten Oberfläche 101. Die Zellstreifen 350 sind regelmäßig nebeneinander längs der zweiten lateralen Richtung senkrecht zu der ersten lateralen Richtung unter einer regelmäßigen Teilung angeordnet. Die Teilung der Zellstreifen 350 kann zwischen 100 nm und 1000 nm, beispielsweise zwischen 200 nm und 500 nm, sein. Eine Breite der Zellstreifen 350 längs der zweiten lateralen Richtung kann beispielsweise zwischen 50 und 200 nm sein.
  • Jeder Zellstreifen 350 umfasst eine vergrabene Gateelektrode 150, die dielektrisch von dem umgebenden Material des Halbleiterteiles 100 isoliert ist. Ein erster Zellisolator 202a isoliert dielektrisch die vergrabene Gateelektrode 150 längs der ersten lateralen Richtung bei einer ersten Endfläche des Zellstreifens 350. Ein zweiter Zellisolator 202b isoliert dielektrisch die vergrabene Gateelektrode 150 in der vertikalen Richtung. Ein dritter Zellisolator 202c isoliert dielektrisch die vergrabene Gateelektrode 150 in der ersten lateralen Richtung bei einer zweiten Endfläche entgegengesetzt zu der ersten Endfläche. Gatedielektrika 205 isolieren dielektrisch die vergrabenen Gateelektroden 150 in der zweiten lateralen Richtung von Halbleiterrippen 180, die von Bereichen des Halbleiterteiles 100 zwischen den Zellstreifen 350 gebildet sind. Zusätzlich bedecken die Gatedielektrika 205 eine Oberseite von Teilen der Halbleiterrippen 180 parallel zu der ersten Oberfläche 101 und isolieren dielektrisch Gateverbindungsstreifen 151 von den Halbleiterrippen 180.
  • Vergrabene parallele Feldplattenstreifen 360 sind von den Zellstreifen 350 längs der ersten lateralen Richtung beabstandet und erstrecken sich von der ersten Oberfläche 101 in die Halbleiterschicht 100. Die Längsachsen der vergrabenen Feldplattenstreifen 360 sind parallel zu der ersten lateralen Richtung und den lateralen Achsen der Zellstreifen 350. Die Feldplattenstreifen 360 sind längs der zweiten lateralen Richtung angeordnet. Die Feldplattenstreifen 360 können in einem regelmäßigen Muster unter einer regelmäßigen Teilung, die gleich wie oder größer als die Teilung der Zellstreifen 350 sein kann, angeordnet sein. Die Feldplattenstreifen 360 können eine Breite längs der zweiten lateralen Richtung haben, die größer ist als die Breite der Zellstreifen 350. Jeder Feldplattenstreifen 360 kann eine vergrabene Feldplattenelektrode 160 eines leitenden Materials und ein Felddielektrikum 206, das dielektrisch die Feldplattenelektrode 160 von dem Halbleitermaterial der umgebenden Halbleiterschicht 100 isoliert, umfassen. Ein Feldplattenverbindungsstreifen 161 kann elektrisch die Feldplattenelektroden 160 miteinander und mit einem weiteren Anschluss oder einer elektrischen Schaltung, beispielsweise einer Sourceleitung, verbinden.
  • Die vergrabenen Gate- und Feldplattenelektroden 150, 160, die sich längs der zweiten lateralen Richtung erstrecken, sowie die Gate- und Feldplattenverbindungsstreifen 151, 161 können aus dem gleichen leitenden Material oder aus verschiedenen leitenden Materialien vorgesehen sein. Gemäß einem Ausführungsbeispiel können die vergrabenen Gate- und Feldplattenelektroden 150, 160 sowie die Gate- und Feldplattenverbindungsstreifen 151, 161 aus stark dotiertem polykristallinem Silizium bestehen oder einen Teil hiervon enthalten. Gemäß anderen Ausführungsbeispielen können die vergrabenen Gate- und Feldplattenelektroden 150, 160 sowie die Gate- und Feldplattenverbindungsstreifen 151, 161 einen Metall enthaltenden Teil umfassen.
  • Das Gatedielektrikum 205 kann aus einer Halbleiteroxidschicht bestehen oder eine solche enthalten, beispielsweise ein thermisch aufgewachsenes Siliziumoxid, eine aufgetragene bzw. abgeschiedene Siliziumoxidschicht, beispielsweise ein Siliziumoxid, das TEOS als Vorläufermaterial verwendet, eine Siliziumnitridschicht oder eine Siliziumoxynitridschicht. Das Felddielektrikum 206 sowie die ersten, zweiten und dritten Zellisolatoren 202a, 202b, 202c können aus dem gleichen dielektrischen Material oder aus verschiedenen dielektrischen Materialien vorgesehen sein. Beispielsweise können sie aus einer Halbleiteroxidschicht, z.B. einer thermisch aufgewachsenen Siliziumoxidschicht, einer aufgetragenen bzw. abgeschiedenen Siliziumoxidschicht, einer Siliziumnitridschicht oder einer Siliziumoxynitridschicht bestehen oder eine solche enthalten.
  • Eine dielektrische Struktur 220 kann direkt an die erste Oberfläche 101 angrenzen. Die dielektrische Struktur 220 kann aus einer thermisch aufgewachsenen Halbleiteroxidschicht, beispielsweise einer Siliziumoxidschicht, und aus einer oder mehreren aufgetragenen bzw. abgeschiedenen Schichten, beispielsweise einer aufgetragenen Siliziumoxidschicht oder aus dotiertem oder undotiertem Silikatglas bestehen oder diese Materialien enthalten. Die Gateverbindungsstreifen 151 füllen Öffnungen in der dielektrischen Struktur 220 in der vertikalen Projektion der vergrabenen Gateelektroden 150. Die Feldplattenverbindungsstreifen 161 können Öffnungen in der dielektrischen Struktur 220 in der vertikalen Projektion der vergrabenen Feldplattenelektroden 160 füllen.
  • Vergrabene Kontaktstreifen 370 erstrecken sich durch die dielektrische Struktur 220 und in die Halbleiterschicht 100. Die vergrabenen Kontaktstreifen 370 erstrecken sich längs der zweiten lateralen Richtung in einem Abstand zu den Zellstreifen 53 und in einem Abstand zu den Feldplattenstreifen 360. Ein vergrabener Kontaktstreifen 370, der zu der dargestellten Säule von Zellstreifen 350 benachbart ist, bildet eine Sourceverbindung für die Zellsäule einschließlich der Säule von Zellstreifen 350 und der Säule von Feldplattenstreifen 360. Ein vergrabener Kontaktstreifen 370, der zu der dargestellten Säule von Feldplattenstreifen 360 benachbart ist, bildet eine Drainverbindung der Zellsäule. Die vergrabenen Kontaktstreifen 370 können zwischen benachbarten Zellsäulen geteilt sein. Beispielsweise können jeweils zwei Zellsäulen spiegelverkehrt bezüglich eines dazwischenliegenden vergrabenen Kontaktstreifens 370 angeordnet sein, wobei der dazwischenliegende vergrabene Kontaktstreifen 370 als eine Sourceverbindung oder als eine Drainverbindung für beide Zellsäulen wirksam sein kann. Gemäß anderen Ausführungsbeispielen kann der gleiche vergrabene Kontaktstreifen 370 als eine Sourceverbindung für eine erste Zellsäule und als eine Drainverbindung für eine zweite Zellsäule wirksam sein.
  • Die vergrabenen Kontaktstreifen 370 umfassen ein oder mehrere leitende Materialien. Gemäß einem Ausführungsbeispiel umfassen die vergrabenen Kontaktstreifen 370 eine Sperr- bzw. Barriereauskleidung 371 längs der Zwischenfläche mit der Halbleiterschicht 100. Die Barriereauskleidung 371 kann eine Dicke von 5 nm bzw. 100 nm haben und kann beispielsweise aus Titan Ti, Titannitrid TiN, Tantal Ta oder Tantalnitrid TaN bestehen oder diese Materialien enthalten. Jeder vergrabene Kontaktstreifen 370 kann weiterhin einen Füllteil 372 umfassen, der wenigstens teilweise das Querschnittsgebiet des Kontaktstreifens 370 innerhalb der Barriereauskleidung 371 füllt. Das Material des Füllteiles 372 kann beispielsweise Wolfram W sein.
  • Kontaktstöpsel 305 in einem Zwischenschichtdielektrikum 230 auf der dielektrischen Struktur 220 können elektrisch die vergrabenen Kontaktstrukturen 370 sowie die Gate- und Feldplattenverbindungsstreifen 151, 161 mit weiteren Strukturen von elektrischen Schaltungen, die in die Halbleitervorrichtung 500 integriert sind, oder mit Anschlusskissen bzw. Pads verbinden. Eine Substratelektrode 390 kann direkt an die zweite Oberfläche 102 angrenzen.
  • Für das dargestellte Ausführungsbeispiel, das auf einen n-IGFET des Anreicherungstyps bezogen ist, kann der Halbleiterteil 100 eine n-Typ-Hintergrunddotierung mit einer Fremdstoff konzentration zwischen 1 × 1013 cm–3 und 1 × 1016 cm–3 als Beispiel haben.
  • P-Typ- oder schwach dotierte n-Typ-Kanal/Bodyzonen 115 sind in den Halbleiterrippen 180 zwischen benachbarten Zellstreifen 350 gebildet. Eine Überlappung zwischen den vergrabenen Gateelektroden 150 und den Gatedielektrika 205 auf der einen Seite und einer n-Typ-Driftzone 120 auf der anderen Seite definiert eine Drainausdehnungslänge c.
  • Auf beiden Seiten der vergrabenen Kontaktstreifen 370 bilden stark dotierte Sourcekontaktzonen 111 und Drainkontaktzonen 130 eine niederohmige Verbindung zwischen der Driftzone 120 und dem entsprechenden vergrabenen Kontaktstreifen 370 sowie zwischen einer Sourcezone 110 und dem entsprechenden vergrabenen Kontaktstreifen 370, wobei sich die Sourcezone 110 zwischen der stark dotierten Sourcekontaktzone 111 und den Kanal/Bodyzonen 115 erstreckt. Zwischen den Sourcezonen 110 und den Kanal/Bodyzonen 115 ist ein Übergang, beispielsweise ein pn-Übergang in dem Fall von Anreicherungstyp-FET-Zellen oder ein nn-Übergang in dem Fall von Verarmungstyp-FET-Zellen angenähert ausgerichtet oder selbstausgerichtet mit einem entsprechenden Rand der Gatedielektrika 205 und der vergrabenen Gateelektroden 150. Eine vergrabene stark dotierte p-Typ-Kontaktzone 117, die direkt an einen Bodenteil der vergrabenen Kontaktstreifen 370 angrenzt, erstreckt sich unterhalb der stark dotierten Sourcekontaktzone 111 und der Sourcezone 110 und ist strukturell mit einem niedrigeren Teil der Kanal/Bodyzonen 115 unterhalb der Zellstreifen 350 verbunden.
  • In dem Sperrmodus unterstützt eine geeignete Spannung, die an den vergrabenen Feldplattenelektroden 160 anliegt, beispielsweise das an den Sourcezonen 110 liegende Potential, die Verarmung der Driftzone 120 und gewährleistet zusammen mit einem langen Driftpfad bzw. einer langen Driftstrecke zwischen den Kanal/Bodyzonen 115 und dem Kontaktstreifen 370 auf der die Drainverbindung liefernden rechten Seite eine hohe Sperrspannungsfähigkeit. Im Ein- bzw. Einschaltzustand der Anreicherungstyp-FET-Zellen erzeugt eine an den Gateelektroden 150 anliegende geeignete Spannung Inversionskanäle von Minoritätsladungsträgern in den Kanal/Bodyzonen 115 längs der Gatedielektrika 205 zwischen der Sourcezone 110 und der Driftzone 120. In dem Aus- bzw. Ausschaltzustand der Verarmungstyp-FET-Zellen verarmt eine an den Gateelektroden 150 anliegende geeignete Spannung die Kanal/Bodyzonen 115 zwischen der Sourcezone 110 und der Driftzone 120.
  • Die selbstausgerichtete bzw. selbstjustierte und wohldefinierte Drainausdehnung mit der Länge c, die von 0 bis einigen nm reichen kann, liefert eine niedrige und gleichmäßige Gate-zu-Drain-Kapazität Cgd und einen ausreichenden Durchgriff des Gatepotentials in die Kanal/Bodyzonen 115. Zusätzlich kann die Schwankung der Implantation, die die Fremdstoffe der Kanal/Bodyzonen 115 einbringt, kompensiert werden. Das Selbstausrichten des Überganges zwischen den Sourcezonen 110 und den Kanal/Bodyzonen 115 einerseits und dem entsprechenden Rand der Gatedielektrika 205 und der Gateelektroden 150 andererseits reduziert Innerchip- und Zwischenchip-Fluktuationen der Gate-zu-Source-Kapazität Cgs.
  • Die 4A bis 11B veranschaulichen ein Verfahren zum Herstellen einer Halbleitervorrichtung mit einem selbstausgerichteten bzw. selbstjustierten Übergang zwischen einer Kanal/Bodyzone und einer Drainzone gemäß einem Ausführungsbeispiel, das ein thermisches Wachstum eines Zellisolators umfasst, der räumlich die Gateelektrode von einer Sourcezone trennt.
  • Unter Bezugnahme auf die 4A bis 4D ist ein Halbleitersubstrat 500a vorgesehen, das eine Halbleiterschicht 100a aus einem einkristallinen Halbleitermaterial umfasst. Beispielsweise kann eine erste epitaktische Schicht 191 auf eine Unterschicht in einer Dicke von 2 µm und 10 µm, beispielsweise wenigstens 4 µm und höchstens 6 µm, aufgewachsen sein. Die erste epitaktische Schicht 191 kann in-situ dotiert sein. Beispielsweise kann die erste epitaktische Schicht 191 Fremdstoffe des ersten Leitfähigkeitstyps enthalten, wobei die Fremdstoffkonzentrati on zwischen 1 × 1014 cm–3 und 1 × 1016 cm–3 sein kann, beispiels weise wenigstens 5 × 1014 cm–3 und höchstens 5 × 1015 cm–3.
  • Räumlich getrennte, stark dotierte Kontaktzonen 117 des zweiten Leitfähigkeitstyps können längs einer Prozessoberfläche der ersten epitaktischen Schicht 191 beispielsweise durch einen tiefen Implantationsprozess gebildet sein. Eine zweite epitaktische Schicht 192 des ersten Leitfähigkeitstyps kann durch Epitaxie auf der Prozessoberfläche der ersten epitaktischen Schicht 191 in einer Dicke von 1 µm und 3 µm, beispielsweise wenigstens 1,3 µm und höchstens 2 µm, aufgewachsen sein. Die zweite epitaktische Schicht 192 kann in-situ dotiert sein und kann Fremdstoffe des ersten Leitfähigkeitstyps in einer Konzentration enthalten, die wenigstens 10-fach die Fremdstoffkonzentration in der ersten epitaktischen Schicht 191 sein kann. Beispielsweise kann die Fremdstoffkonzentration in der zweiten epitaktischen Schicht 192 zwischen 1 × 1016 cm–3 und 1 × 1018 cm–3, beispielsweise wenigstens 5 × 1016 cm–3 und höchs tens 2 × 1017 cm–3, sein. Die ersten und zweiten epitaktischen Schichten 191, 192 einschließlich der Kontaktzonen 117 bilden eine Halbleiterschicht 100a, die hauptsächlich aus einkristallinem Halbleitermaterial, beispielsweise einkristallinem Silizium Si, Germanium Ge, einem Silizium-Germanium-Kristall SiGe oder anderen Materialien besteht.
  • Das dargestellte Ausführungsbeispiel bezieht sich auf n-Typ-FET-Zellen, wobei der erste Leitfähigkeitstyp der n-Typ ist.
  • Äquivalente Überlegungen gelten für p-Typ-FET-Zellen, wobei der erste Leitfähigkeitstyp der p-Typ ist.
  • Ein Hartmaskenmaterial, gegenüber dem das Halbleitermaterial der Halbleiterschicht 100a mit hoher Selektivität geätzt werden kann, kann auf eine erste Oberfläche 101 der Halbleiterschicht 100a aufgetragen und durch einen fotolithographischen Prozess gemustert werden, um eine Trench- bzw. Grabenmaske zu bilden. Die Hartmaskenschicht kann eine Oxidschicht mit einer Dicke von 400 bis 600 nm, eine Kohlenstoffschicht mit einer Dicke von 250 bis 350 nm und eine Siliziumoxynitridschicht mit einer Dicke von 40 bis 60 nm umfassen. Maskenöffnungen der Trenchmaske entsprechen Zell- und Feldplattenstreifen. Unter Verwendung der Trenchmaske können Zell- und Feldplattentrenches 450, 460 von der ersten Oberfläche 101 in die Halbleiterschicht 100a geätzt werden. Eine konforme dielektrische Schicht 200a wird auf der sich ergebenden gemusterten Oberfläche gebildet.
  • 4A zeigt die Zelltrenches 450, die parallel zueinander unter einer regelmäßigen Teilung angeordnet sind. Die Längsachsen der Zelltrenches 450 definieren eine erste laterale Richtung parallel zu der ersten Oberfläche 101. Teile der Halbleiterschicht 100a zwischen benachbarten Zelltrenches 450 bilden Halbleiterrippen 180. Eine Teilung der Zelltrenches 450 kann von 100 nm bis 1 µm reichen. Eine Breite der Zelltrenches 450 längs einer zweiten lateralen Richtung senkrecht zu der ersten lateralen Richtung kann von 40 bis 500 nm reichen. Die Zelltrenches 450 sind in einer Säule angeordnet, die sich längs einer zweiten lateralen Richtung senkrecht zu der ersten lateralen Richtung erstreckt.
  • Eine Vielzahl von parallelen Feldplattentrenches 460 ist in einem Abstand zu den Zelltrenches 450 bezüglich der ersten lateralen Richtung gebildet. Eine Breite der Feldplattentrenches 460 längs der zweiten lateralen Richtung kann größer sein als die Breite der Zelltrenches 450. Eine Teilung der Feldplattentrenches 460 kann die gleiche wie sein oder größer sein als die Teilung der Zelltrenches 450.
  • 4B zeigt dielektrische Streifenstrukturen 200, die durch die Zelltrenches 450 gebildet sind, die vollständig mit der konformen dielektrischen Schicht 200a gefüllt sind. Die konforme dielektrische Schicht 200a kann eine homogene Schicht sein oder kann zwei oder mehr Unterschichten enthalten, die beispielsweise thermisch gewachsenes Siliziumoxid und eine LPTEOS-(Niederdruck-TEOS-)Schicht umfassen, die in einem Niederdruck-Abscheidungsprozess unter Verwendung von TEOS als Vorläufermaterial erzeugt ist.
  • 4C zeigt weitere dielektrische Streifenstrukturen 201, die von den Feldplattentrenches 450 gebildet sind, welche teilweise mit der konformen dielektrischen Schicht 200a gefüllt sind. Die konforme dielektrische Schicht 200a füllt die Feldplattentrenches 460 nicht vollständig und belässt einen Hohlraum in der Mitte des jeweiligen Feldplattentrenches 460.
  • In 4D sind die Halbleiterrippen 180 abwechselnd mit den dielektrischen Streifenstrukturen 200 längs der zweiten lateralen Richtung angeordnet. Die Zelltrenches 450 können bis zu den vergrabenen Kontaktzonen 117 reichen oder sich in diese erstrecken.
  • Eine erste Maskenschicht kann auf der konformen dielektrischen Schicht 200a aufgetragen werden. Die erste Maskenschicht kann eine Hauptmaskenschicht 511 umfassen, gegenüber der die Materialien der konformen dielektrischen Schicht 200a und das Halbleitermaterial der Halbleiterschicht 100a mit hoher Selektivität geätzt werden können. Beispielsweise ist die Hauptmaskenschicht 511 eine Kohlenstoffschicht. Die erste Maskenschicht kann eine Transfer- bzw. Übertragungsschicht 519 umfassen, die das Muster von einer Fotoresistschicht in die Hauptmaskenschicht 511 übertragen kann. Beispielsweise kann die Transferschicht 519 eine Siliziumoxynitridschicht oder eine amorphe Siliziumschicht sein.
  • Ein zweiter fotolithographischer Prozess mustert die erste Maskenschicht, um eine erste Maske 510 zu erhalten, die ein erstes Gebiet 610 bedeckt und eine Öffnung 515 einschließt, welche ein zweites Gebiet 620 freilässt. Das erste Gebiet 610 umfasst erste Streifenabschnitte 261 der dielektrischen Streifenstrukturen 200 und kann die weiteren dielektrischen Streifenstrukturen 201 sowie erste Rippenabschnitte 181 der Halbleiterrippen 180 zwischen den ersten Streifenabschnitten 261 aufweisen. Das zweite Gebiet 620 umfasst zweite Streifenabschnitte 262, die jeweils direkt an die ersten Streifenabschnitte 261 angrenzen, und zweite Rippenabschnitte 182 zwischen den zweiten Streifenabschnitten 262. Reste eines Fotoresists, das auf die erste Maskenschicht aufgetragen ist, können nach Übertragen des Musters des Fotoresists in die Transferschicht 519 entfernt werden.
  • Unter Verwendung der ersten Maske 510 als eine Implantationsmaske werden Fremdstoffe 516 des zweiten Leitfähigkeitstyps von der ersten Oberfläche 101 in die zweiten Rippenabschnitte 182 und in weitere Teile der Halbleiterschicht 100a eingebracht, die direkt an die zweiten Rippenteile 182 an einer Seite der Zelltrenches 450 entgegengesetzt zu den Feldplattentrenches 460 angrenzen. Die Implantation kann mehrere Schritte umfassen, beispielsweise wenigstens drei oder fünf Schritte, die voneinander in wenigstens einer Größe aus einem Implantationsenergiepegel, einer Implantationsdosis und einem Implantationswinkel abweichen können, wobei sich letzterer beispielsweise in einem Bereich von 3 Grad bis 7 Grad bezüglich der vertikalen Richtung verändern kann. Gemäß Ausführungsbeispielen, die auf FET-Zellen des Anreicherungstyps bezogen sind, können die implantierten Fremdstoffe die Hintergrunddotierung des ersten Leitfähigkeitstyps gegendotieren, um provisorische bzw. vorläufige Bodyzonen des zweiten Leitfähigkeitstyps vorzusehen. Hinsichtlich Ausführungsbeispielen, die auf Verarmungstyp-FET-Zellen bezogen sind, können die implantierten Fremdstoffe 516 lokal die in-situ-Fremdstoffkonzentration in der zweiten epitaktischen Schicht 192 reduzieren, um provisorische bzw. vorläufige Kanalzonen zu erzeugen.
  • 5B zeigt die provisorischen Kanal/Bodyzonen 115a, die aus einem Gegendotieren der in-situ dotierten Fremdstoffe des ersten Leitfähigkeitstyps unter den Maskenöffnungen 515 hervorgehen. Die provisorischen Kanal/Bodyzonen 115a können strukturell mit der vergrabenen Kontaktzone 117 verbunden sein.
  • Die 5C und 5C zeigen die erste Maske 510, die die weiteren dielektrischen Streifenstrukturen 201 und die gegendotierten zweiten Rippenabschnitte 182 zwischen den dielektrischen Streifenstrukturen 200 bedeckt. Reste der Transferschicht 519 können entfernt werden, und die verbleibende Hauptmaskenschicht 511 der ersten Maske 510 kann getrimmt (geschrumpft) werden, beispielsweise durch Materialverdichtung oder isotropen Materialverbrauch, z.B. durch einen chemischen Prozess, wie einen isotropen Ätzprozess, ein Glühen bzw. Ausheilen oder durch Aussetzen von der Hauptmaskenschicht 511 einer Strahlung. Unter Verwendung der getrimmten ersten Maske als eine Ätzmaske 510x werden Aussparungsgräben 150a in freiliegende Teile der dielektrischen Streifenstrukturen 200 geätzt.
  • 6A zeigt die getrimmte Ätzmaske 510x, deren Außenrand, der eine erweiterte Öffnung 515x definiert, um wenigstens 5 nm, beispielsweise wenigstens 10 nm bezüglich des entsprechenden Randes der ersten Maske 510 zurückgezogen ist. Gemäß einem Ausführungsbeispiel ist das Zurückziehen in einem Bereich von 10 nm bis 200 nm. Die Ätzmaske 510x bedeckt noch einen Endteil der dielektrischen Streifenstrukturen 200, ausgerichtet zu dem weiteren Feldplattentrench 460. Die erweiterte Öffnung 515x in der Ätzmaske 510x legt einen größeren Teil der dielektrischen Streifenstrukturen 200 als die erste Maske 510 vor einem Trimmen frei.
  • 6B zeigt die Aussparungsgräben 150a, die in einem Abschnitt der dielektrischen Streifenstruktur 200 gebildet sind, die durch die erweiterte Öffnung 515x der Ätzmaske 510x freigelegt ist. Ein Teil der dielektrischen Streifenstruktur 200, bedeckt durch die Ätzmaske 510x, bildet einen ersten Zellisolator 202a in dem Endteil des Zelltrenches 450, ausgerichtet zu den Feldplattentrenches 460. Ein zweiter Zellisolator 202b wird aus einem verbleibenden Teil der dielektrischen Streifenstruktur 200 in einem unteren Teil der Zelltrenches 450 gebildet.
  • 6C zeigt eine Drainausdehnungslänge c, die durch das Schrumpfen zwischen der ersten Maske 510 von 5A und der Ätzmaske 510x definiert ist. Die Drainausdehnungslänge ist die Überlappung einer Gateelektrode, die in dem Aussparungsgraben 150a gebildet ist, und einer Driftzone 120, die aus einem nicht gegendotierten Teil der zweiten epitaktischen Schicht 192 angrenzend an die provisorischen Kanal/Bodyzonen 115a in der ersten lateralen Richtung gebildet ist.
  • 6D zeigt die freiliegenden Teile der Halbleiterrippen 180 zwischen den Aussparungsgräben 150a.
  • Fremdstoffe 517 des ersten Leitfähigkeitstyps können in Bereiche des Halbleiterteiles 100 eingeführt werden, die an der Endfläche der Aussparungsgräben 150a nach Entfernen der Ätzmaske 510x freigelegt sind. Beispielsweise können Arsenatome As unter einem Implantationswinkel α bezüglich einer Normalen zur ersten Oberfläche 101 und parallel zur ersten lateralen Richtung implantiert werden, wobei der Implantationswinkel α zwischen 0° und 90° liegt. Zusätzlich können nicht-dotierende Atome unter dem gleichen Implantationswinkel α und parallel zur ersten lateralen Richtung implantiert werden, beispielsweise Atome von Fluor F und/oder Stickstoff N.
  • Die 7A und 7B zeigen Sourcezonen 110 des ersten Leitfähigkeitstyps, die aus der schrägen bzw. geneigten Implantation 517 resultieren.
  • Wie in den 7C und 7D veranschaulicht ist, können Fremdstoffbereiche 518 längs der ersten Oberfläche 101 in Bereichen des Halbleiterteiles 100 einschließlich der Halbleiterrippen 180 gebildet werden, die nicht durch Reste der konformen dielektrischen Schicht 200a bedeckt sind. Die Fremdstoffzonen 518 können unter Verwendung beispielsweise eines anisotropen Ätzens entfernt werden. Das Halbleitersubstrat 500a kann einem Reinigungsprozess unterworfen werden, beispielsweise mittels DHF (verdünnte Flusssäure). Freiliegende Teile der Halbleiterrippen 180 können oxidiert werden.
  • 8A veranschaulicht die gewachsenen Gatedielektrika 205, die auf freiliegenden Bereichen des Halbleiterteiles 100 einschließlich der Halbleiterrippen 180, die nicht durch Reste der konformen dielektrischen Schicht 200a bedeckt sind, gebildet sind.
  • Da eine hohe Fremdstoffkonzentration in der Unterschicht lokal die Oxidwachstumsrate steigert, ist ein dritter Zellisolator 202c, der an der freiliegenden Endfläche der Aussparungsgräben 150a gebildet ist, merklich dicker als das Gatedielektrikum 205, das längs der Seitenwände und auf einer Oberseite der Halbleiterrippen 180 aufgewachsen ist.
  • 8B zeigt den dicken dritten Zellisolator 202c, und 8C zeigt das Gatedielektrikum 205, das auf Bereichen des Halbleiterteiles 100 aufgewachsen ist, der die Halbleiterrippen 180 umfasst, die nicht durch Reste der konformen dielektrischen Schicht 200a bedeckt sind.
  • 8D zeigt die provisorischen Kanal/Bodyzonen 115a, die in Teilen der Halbleiterrippen 180 gebildet sind, wobei das Gatedielektrikum 205 die Halbleiterrippen 180 längs der zu der ersten Oberfläche 101 geneigten zwei Seitenwände und längs einer oberen Oberfläche bedeckt, die sich parallel zu der ersten Oberfläche 101 erstreckt und die zwei Seitenwände verbindet.
  • Ein oder mehrere leitende Materialien können aufgetragen sein, die die Aussparungsgräben 150a und die Hohlräume in den weiteren dielektrischen Streifenstrukturen 201 füllen und die Teile der konformen dielektrischen Schicht 200a und das aufgewachsene Gatedielektrikum 205 bedecken. Die leitenden Materialien können hochdotiertes polykristallines Silizium, beispielsweise hochdotiertes polykristallines Silizium vom n-Typ sein oder ein solches Material enthalten. Das aufgetragene leitende Material kann durch einen fotolithographischen Prozess gemustert werden, um Gateverbindungsstreifen 151 und Feldplattenverbindungsstreifen 161 zu erzeugen.
  • 9A zeigt die räumlich getrennten Gate- und Feldplattenverbindungsstreifen 151, 161, die sich längs der zweiten lateralen Richtung erstrecken.
  • 9B zeigt eine vergrabene Gateelektrode 150, die von einem Teil des leitenden Materials gebildet ist, das die Aussparungsgräben 150a von 8B füllt. Die Gateverbindungsstreifen 151 verbinden strukturell und elektrisch die längs der zweiten lateralen Richtung angeordneten vergrabenen Gateelektroden 150 und bilden aktive Gateelektrodenteile über den Halbleiterrippen 180.
  • 9C zeigt Teile des leitenden Materials, das die Hohlräume in den Feldstreifenstrukturen 201 füllt, die die vergrabenen Feldplattenelektroden 160 bilden. Ein Feldplattenverbindungsstreifen 161 kann strukturell und elektrisch vergrabene Feldplattenelektroden 160 verbinden, die längs der zweiten lateralen Richtung angeordnet sind.
  • 9D zeigt einen Gateverbindungsstreifen 151, der die vergrabenen Gateelektroden 150 verbindet. In Kombination mit den vergrabenen Gateelektroden 150 umschließt der Gateverbindungsstreifen 151 Teile der Halbleiterrippen 180 auf drei Seiten.
  • Ein thermischer Oxidationsprozess kann durchgeführt werden, um freiliegende Oberflächen der Gate- und Feldplattenverbindungsstreifen 151, 161 zu passivieren. Eine konforme Oxidabstandshalterschicht kann aufgetragen und mittels eines anisotropen Ätzprozesses ausgespart werden, um Oxidabstandshalter 210 längs vertikalen Seitenwänden der Gate- und Feldplattenverbindungsstreifen 151, 161 zu erzeugen, wie dies in den 10A–10C gezeigt ist.
  • Ein Zwischenschichtdielektrikum 230, das beispielsweise aus einer TEOS-Schicht besteht oder eine solche enthält, kann aufgetragen bzw. abgeschieden werden. Kontakttrenches 470, die sich längs der zweiten lateralen Richtung erstrecken, sind von einer freiliegenden Oberfläche des Zwischenschichtdielektrikums 230 in die Halbleiterschicht 100a eingeführt. Die Kontakttrenches 470 können die vergrabenen Kontaktzonen 170 erreichen, können sich in die vergrabenen Kontaktzonen 170 erstrecken oder können durch die vergrabenen Kontaktzonen 117 schneiden. Fremdstoffe des ersten Leitfähigkeitstyps können in Abschnitte der Halbleiterschicht 100a eingeführt werden, die durch Seitenwände der Kontakttrenches 470 freiliegen, beispielsweise durch einen Diffusionsprozess, der eine Ausdiffusion von einer Opferschicht verwendet, oder eine Diffusion von einer gasförmigen Phase. Fremdstoffe des zweiten Leitfähigkeitstyps können durch den Boden der Kontakttrenches 470 wenigstens in Abschnitten der Kontakttrenches 470 längs einer lateralen Richtung senkrecht zu der Querschnittsebene implantiert werden.
  • Die 11A und 11B zeigen Kontaktzonen 111, 130, die aus einem Einführen der Fremdstoffe des ersten Leitfähigkeitstyps resultieren. Die Kontaktzonen 111, 130 liefern eine niederohmige elektrische Verbindung zwischen Kontaktstreifen, die sequentiell in den Kontakttrenches 470 gebildet sind, und den Sourcezonen 110, die zwischen den Kontakt- und Zellstreifen sowie zwischen den Kontaktstreifen und der Driftzone 120 gebildet sind.
  • Leitende Materialien können aufgetragen werden, um Kontaktstreifen in den Kontakttrenches 470 vorzusehen. Beispielsweise kann eine Sperr- bzw. Barriereauskleidung aufgetragen werden, um die Kontakttrenches 470 auszukleiden. Die Barriereauskleidung kann aus Titan, Titannitrid, Tantal und/oder Tantalnitrid als Beispiel bestehen oder diese Materialien enthalten. Ein Füllteil der Kontaktstreifen kann Wolfram W enthalten oder aus diesem bestehen.
  • Die 12A bis 15D beziehen sich auf ein Verfahren, das eine Selbstjustierung von Drain- und Sourcezonen, also beiden Zonen, zu Gateelektroden durch Kombinieren der Positionsinformation über die Kontakttrenches und die Body/Kanalzonen in einer Maske vorsieht.
  • Ein Halbleitersubstrat 500a mit dielektrischen Streifenstrukturen 200, weiteren dielektrischen Streifenstrukturen 201 und einer konformen dielektrischen Schicht 200a kann vorgesehen sein, wie dies hinsichtlich der 4A bis 4D beschrieben ist.
  • Anders als die erste Maske 510 von den 5A bis 5D bedeckt die in 12A gezeigte erste Maske 510 ein drittes Gebiet 630, das dritte Streifenabschnitte 263, die Endteile der dielektrischen Streifenstruktur 200 entgegengesetzt zu den in dem ersten Gebiet 610 enthaltenen ersten Endteilen aufweist, sowie dritte Rippenabschnitte 183 zwischen den dritten Streifenabschnitten 263 umfasst. Die zweiten Streifenteile 262 und die zweiten Rippenteile 182, die in dem zweiten Gebiet 620 enthalten sind, sind zentrale Teile der dielektrischen Streifenstrukturen 200 und der Halbleiterrippen 180 bezüglich der ersten lateralen Richtung zwischen den ersten und dritten Gebieten 261, 263. Ein viertes Gebiet 640 kann angrenzend an das dritte Gebiet 630 definiert werden, wobei das dritte Gebiet 630 die zweiten und vierten Gebiete 620, 640 trennt. Die erste Maske 510 bedeckt die ersten und dritten Gebiete 610, 630, und Öffnungen 515 in der ersten Maske 510 legen die zweiten und vierten Gebiete 620, 640 frei. Fremdstoffe 516 eines zu einer Hintergrunddotierung der Halbleiterschicht 100a komplementären Fremdstofftyps sind durch die Öffnungen 515 eingeführt.
  • Wie in den 12B bis 12D gezeigt ist, bilden die eingeführten Fremdstoffe Body/Kanalzonen 115 in dem zweiten Gebiet 620 und dotierte Zonen 115b in dem vierten Gebiet 640.
  • Die erste Maske 510 kann eine Hauptmaskenschicht 511 enthalten, gegenüber der das Material der konformen dielektrischen Schicht 200a und das Halbleitermaterial der Halbleiterschicht 100a mit hoher Selektivität geätzt werden können. Gemäß einem Ausführungsbeispiel ist die Hauptmaskenschicht 511 eine Kohlenstoffschicht. Die erste Maske 510 kann eine Transfer- bzw. Übertragungsschicht 519 umfassen, die beispielsweise eine Siliziumoxynitridschicht oder eine amorphe Siliziumschicht sein kann. Die erste Maske 510 kann weiterhin einen Resistmaskenteil umfassen, getragen auf der Transferschicht 519, wobei die Fremdstoffe 516 vor Strippen der Resistmaske eingebracht, beispielsweise implantiert werden können. Gemäß anderen Ausführungsbeispielen ist die Hauptmaskenschicht 511 mit einer Dicke vorgesehen, die ausreichend hoch ist, um ausreichend tiefe Bor- bzw. B-Implantationen zu erlauben, wobei die Fremdstoffe 516 ohne einen Resistmaskenteil eingeführt werden.
  • Nach Einführen der Fremdstoffe 516 kann ein möglicher Resistmaskenteil gestrippt werden, und die verbleibende Hartmaske kann oder kann nicht zurückgezogen werden. Aussparungsgräben 150a werden in den dielektrischen Streifenstrukturen 200 durch Ätzen des Materials der konformen dielektrischen Schicht 200a selektiv gegenüber dem Halbleitermaterial der Halbleiterschicht 100a und der ersten Maske 510 gebildet.
  • Gemäß dem dargestellten Ausführungsbeispiel entsprechen die Öffnungen 515 in den 13A bis 13D angenähert oder vollständig den Öffnungen 515 der 12A bis 12D. Gemäß anderen Ausführungsbeispielen können die Öffnungen 515 in den 13A bis 13D eine größere Breite längs der ersten lateralen Richtung als die Maskenöffnungen 515 in den 12A bis 12D haben.
  • In den Öffnungen 515 entfernt das anisotrope Ätzen einen Teil der konformen dielektrischen Schicht 200a in dem vierten Gebiet 640 von der ersten Oberfläche 101. In den zweiten Gebieten 620 schneidet das anisotrope Ätzen durch die konforme dielektrische Schicht 200a über den dielektrischen Streifenstrukturen 200 und bildet Aussparungsgräben 150a in den dielektrischen Streifenstrukturen 200. Weiterhin entfernt das anisotrope Ätzen Teile der konformen dielektrischen Schicht 200a von den zentralen zweiten Rippenabschnitten 182 über den Body/Kanalzonen 115.
  • Hinsichtlich 13B bilden verbleibende Teile der dielektrischen Streifenstruktur 200 einen ersten Zellisolator 202a in dem ersten Endteil, einen zweiten Zellisolator 202b in der vertikalen Richtung des Aussparungsgrabens 150a und einen dritten Zellisolator 202c in dem zweiten Endteil.
  • Wie in Einzelheiten in den 13C und 13D veranschaulicht ist, sind die zentralen zweiten Teile 182 der Halbleiterrippen 180 an einer oberen Oberfläche parallel zu der ersten Oberfläche 101 und an oberen Teilen von Rippenseitenwänden, ausgerichtet zu der ersten Oberfläche 101, freigelegt.
  • Gemäß einem anderen Ausführungsbeispiel ist die Reihenfolge des Ätzens, wie in den 13A bis 13D veranschaulicht, und des Implantierens, wie in den 12A bis 12D dargestellt, umgekehrt, was ein Trimmen des Resists erlaubt.
  • Die Selektivität des Oxidätzens zu dem Siliziumätzen kann 10:1 sein, d.h., die Entfernungsrate von Oxid ist etwa 10-fach die Entfernungsrate von Silizium. Das hochselektive Ätzen erlaubt eine gute Oxidprofilsteuerung. Das Halbleitersubstrat 500a kann mittels DHF gereinigt werden. Gatedielektrika 205 können durch thermisches Wachstum von Siliziumoxid auf den freiliegenden Oberflächen der zentralen zweiten Teile 182 der Halbleiterrippen 180 vorgesehen werden. Ein leitendes Material kann aufgetragen und durch einen fotolithographischen Prozess gemustert werden und kann mit Oxidabstandshaltern 210 vorgesehen sein. Hinsichtlich der Bildung der Oxidabstandshalter wird Bezug genommen auf die Beschreibung der 9A bis 10C.
  • Die 14A bis 14D entsprechen angenähert insoweit den 10A bis 10C und 9D. Abgesehen von Einzelheiten des dritten Zellisolators 202c und der dielektrischen Strukturen über der ersten Oberfläche 101 entspricht das Halbleitersubstrat 500a von den 10A bis 10D demjenigen, was in den 10A bis 10C und 9D beschrieben ist. Die Oxidabstandshalterätzung kann auch eine Oxidschicht entfernen, die gleichzeitig mit dem Gatedielektrikum 205 in dem vierten Gebiet 640 aufgewachsen ist, wobei das Ätzen einen Teil der Halbleiterschicht 100a in dem vierten Gebiet 640 freilegt. Das Halbleitersubstrat 500a kann mittels DHF gereinigt werden, und in den freiliegenden Teilen der Halbleiterschicht 100a in dem vierten Gebiet 640 kann ein anisotropes Ätzen Silizium selektiv gegenüber dem Material der konformen dielektrischen Schicht 200a entfernen, um Kontakttrenches 470 zu bilden, die sich längs der zweiten lateralen Richtung an der Stelle der dotierten Zonen 115b erstrecken. Die Lageinformation über die Kontakttrenches 470 wird von der gleichen Maske genommen, die die Position und Größe der Body/Kanalzonen 115 und des Gatedielektrikums 205 so definiert, dass keine Maskenjustierungsspannen in Betracht gezogen werden müssen.
  • Fremdstoffe 519 des ersten Leitfähigkeitstyps können in die Halbleiterschicht 100a durch die Seitenwände der Kontakttrenches 470 beispielsweise durch Ausdiffusion aus der Gasphase oder einem Opfermaterial eingebracht oder durch eine gewinkelte Implantation mit einem Implantationswinkel zu der Normalen zwischen 0 und 90° und parallel zu der ersten lateralen Richtung implantiert werden. Die eingeführten Fremdstoffe 519 können stark dotierte Sourcekontaktzonen 111 und stark dotierte Drainkontaktzonen 130 bilden, die sich parallel zu den vertikalen Seitenwänden der Kontakttrenches 470 erstrecken.
  • Die 15A bis 15C zeigen die implantierten Sourcekontaktzonen 111 und Drainkontaktzonen 130. Die Bildung von Kontaktstreifen in den Kontakttrenches 470 kann folgen, wie dies anhand der 11A und 11B beschrieben ist.
  • Die 16A bis 16K beziehen sich auf ein weiteres Verfahren, das eine Selbstjustierung von den Source- und Drainzonen, also beiden Zonen, zu den Gateelektroden in einer Transistorzellanordnung einschließlich lateraler FinFET-Zellen mit Feldplattenelektroden erleichtert.
  • Ein Halbleitersubstrat 500a umfasst eine Halbleiterschicht 100a, die eine erste epitaktische Schicht 191 und eine zweite epitaktische Schicht 192, die auf der ersten epitaktischen Schicht 191 aufgewachsen ist, umfassen kann. Die ersten und zweiten epitaktischen Schichten 191, 192 können den gleichen Leitfähigkeitstyp haben, beispielsweise den n-Typ. P-Typ-Kontaktzonen 117 können in der ersten epitaktischen Schicht 191 längs der Zwischenfläche mit der zweiten epitaktischen Schicht 192 gebildet werden.
  • Unter Verwendung einer einzigen lithographischen Maske werden Zelltrenches 450, Feldplattentrenches 460 und Kontakttrenches 470 von einer ersten Oberfläche 101 der Halbleiterschicht 100a in die Halbleiterschicht 100a eingebracht. Die Zelltrenches 450 sind parallel zueinander angeordnet und haben Längsachsen parallel zu einer ersten lateralen Richtung. Teile der Halbleiterschicht 100a zwischen benachbarten Zelltrenches 450 bilden Halbleiterrippen 180. Die Zelltrenches 450 sind unter regelmäßigen Teilungen längs einer zweiten lateralen Richtung senkrecht zu der ersten lateralen Richtung angeordnet. Die Feldplattentrenches 460 sind parallel zueinander längs der zweiten lateralen Richtung in einem Abstand zu den Zelltrenches 450 angeordnet. Längsachsen der Feldplattentrenches 460 sind parallel zu der ersten lateralen Richtung. Kontakttrenches 470 erstrecken sich längs der zweiten lateralen Richtung, wobei eine Säule der Zelltrenches 450 und eine Säule der Feldplattentrenches 460 zwischen einem Paar von Kontakttrenches 470 angeordnet ist. Eine Säule der Zelltrenches 450, eine Säule der Feldplattentrenches 460 und ein Kontakttrench 470 oder ein Paar von Kontakttrenches 470 kann ein Muster bilden, das sich selbst in der ersten lateralen Richtung mehrmals wiederholt. Benachbarte Muster können spiegelinvertiert bezüglich einer Längsachse eines gemeinsam geteilten bzw. eingenommenen Kontakttrenches 470 angeordnet sein. Da Zell-, Feldplattenund Kontakttrenches durch die gleiche lithographische Maske definiert sind, sind zahlreiche Vorrichtungsparameter nicht Maskenjustiertoleranzen unterworfen.
  • Die Zelltrenches 450 können eine Breite w1 längs der zweiten lateralen Richtung haben, die kleiner ist als eine Breite w2 der Feldplattentrenches 460 längs der zweiten lateralen Richtung. Eine Breite w3 der Kontakttrenches 470 längs der ersten lateralen Richtung ist größer als die Breite w1 der Zelltrenches 450 und kann die gleiche oder kann weiter sein als die Breite w2 der Feldplattentrenches 460. Die Teilung der Feldplattentrenches 460 kann die gleiche sein oder kann größer sein als eine Teilung der Zelltrenches 450. Wie in der unteren Hälfte von 16A gezeigt ist, können die Feldplattentrenches 460 eine größere vertikale Ausdehnung bezüglich der ersten Oberfläche 101 der Halbleiterschicht 100a als die Zelltrenches 450 haben. Die Kontakttrenches 470 können eine größere vertikale Ausdehnung als die Zelltrenches 450 und die Feldplattentrenches 460 haben.
  • Eine hochkonforme dielektrische Schicht ist vorgesehen, die vollständig die Zelltrenches 450 füllt, jedoch die Kontakttrenches 470 und die Feldplattentrenches 460 offen belässt. Die konforme dielektrische Schicht kann eine Dicke gleich wie oder größer als eine Hälfte der Breite w1 und kleiner als eine Hälfte der Breite w2 haben. Die hochkonforme dielektrische Schicht kann aus einer einzigen homogenen Schicht bestehen oder kann zwei oder mehr Unterschichten von verschiedenen dielektrischen Materialien umfassen, beispielsweise aufgetragenes Halbleiteroxid und thermisch gewachsenes Halbleiteroxid. Gemäß einem Ausführungsbeispiel ist die konforme dielektrische Schicht eine TEOS-Schicht, die eine Dicke zwischen 50 nm und 200 nm, beispielsweise wenigstens 100 nm und höchstens 150 nm, z.B. 120 nm, hat.
  • Ein Opfermaterial wird aufgetragen, das die verbleibenden Hohlräume in den Kontakt- und Feldplattentrenches 460, 470 füllt. Das Opfermaterial kann irgendein Material sein, gegenüber dem die Materialien der Halbleiterschicht 100a und der konformen dielektrischen Schicht mit hoher Selektivität geätzt werden können. Gemäß einem Ausführungsbeispiel ist das Opfermaterial Kohlenstoff. Das Opfermaterial kann mit der Oberfläche der konformen dielektrischen Schicht, die als Endpunkt der Aussparung verwendet wird, ausgespart werden. Gleichzeitig mit der Kohlenstoffaussparung oder anschließend an die Kohlenstoffaussparung kann die konforme dielektrische Schicht auf etwa eine Hälfte der ursprünglichen Dicke oder auf höchstens 50 nm gedünnt werden.
  • 16B zeigt Opferfüllungen 461 der Feldplattentrenches 460 und der Kontakttrenches 470 sowie die gedünnte konforme dielektrische Schicht 200b, die die erste Oberfläche 101 bedeckt.
  • In den Zelltrenches 450 bilden Teile der konformen dielektrischen Schicht dielektrische Streifenstrukturen 200. Andere Teile der konformen dielektrischen Schicht 200a kleiden die Feldplatten- und Kontakttrenches 460, 470 aus. Ein fotolithographischer Prozess mustert eine erste Maskenschicht, die auf der konformen dielektrischen Schicht aufgetragen ist, um eine erste Maske 510 mit Maskenöffnungen 515 zu bilden.
  • In 16C bedeckt die erste Maske 510 ein erstes Gebiet 610 einschließlich erster Streifenabschnitte 261 in ersten Endteilen der dielektrischen Streifenstrukturen 200 sowie erster Rippenabschnitte 181 der Halbleiterrippen 180 zwischen den ersten Streifenabschnitten 261. Das erste Gebiet 610 umfasst weiterhin die Feldplattentrenches 460 sowie Teile der Halbleiterschicht 100a zwischen den Feldplattentrenches 460, zwischen den Feldplattentrenches 460 und den dielektrischen Streifenstrukturen 200, die Kontakttrenches 470, das Gebiet zwischen den Kontakttrenches 470 und den Feldplattentrenches 460 und das Gebiet zwischen den Kontakttrenches 470 und den dielektrischen Streifenstrukturen 200. Die Öffnungen 515 legen zentrale zweite Streifenteile 262 zwischen den ersten und zweiten Endteilen sowie zweite Rippenabschnitte 182 zwischen den zweiten Streifenabschnitte 262 frei.
  • P-Typ-Fremdstoffe können selektiv durch die Öffnungen 515 in die zweiten Rippenteile 182 bei verschiedenen Implantationsenergien eingebracht, beispielsweise implantiert werden. Die implantierten Fremdstoffe können die Nettofremdstoffkonzentration der Hintergrunddotierung in der Halbleiterschicht 100a reduzieren, um Kanalzonen für Verarmungstyp-Transistoren zu bilden, oder können die Hintergrunddotierung gegendotieren, um p-Typ-Bodyzonen für Anreicherungstyp-Transistoren zu bilden.
  • Die erste Querschnittsdarstellung in 15C zeigt, dass die resultierenden Kanal/Bodyzonen 115 eine größere vertikale Ausdehnung als die dielektrischen Streifenstrukturen 200 haben können.
  • Die erste Maske 510 kann oder kann nicht getrimmt werden, um die Öffnungen 515 längs der ersten lateralen Richtung erweitern. Dann kann die getrimmte oder nicht getrimmte Maske 510 als eine Ätzmaske verwendet werden, um Aussparungsgräben 150a in den dielektrischen Streifenstrukturen 200 zu bilden sowie freiliegende Teile der gedünnten konformen dielektrischen Schicht 200b auf den zweiten Rippenteilen 182 zu entfernen. Reste der dielektrischen Streifenstruktur 200 bilden erste Zellisolatoren 202a in den ersten Endteilen, zweite Zellisolatoren 202b unter den Aussparungsgräben 150 und dritte Zellisolatoren 202c in den zweiten Endteilen.
  • Wie in der zweiten Schnittdarstellung von 16C gezeigt ist, greift das Ätzen nicht die Halbleiterrippen 180 an, so dass die zweiten Rippenabschnitte 182 auf der oberen Seite parallel zu der ersten Oberfläche 101 und längs oberen Abschnitten von Rippenseitenwänden, ausgerichtet zu der oberen Oberfläche, freigelegt sind, wobei die Rippenseitenwände zu der ersten Oberfläche 101 schräg bzw. geneigt, z.B. vertikal geneigt, sind.
  • Reste der ersten Maske 510 werden entfernt. Die Opferfüllungen 461 können selektiv gegenüber den freiliegenden Siliziumteilen und dem Material der gedünnten konformen dielektrischen Schicht 200b entfernt werden. Beispielsweise ist das Opfermaterial Kohlenstoff, und der Kohlenstoff wird via bzw. über eine Kohlenstoffasche entfernt. Ein fotolithographischer Prozess mustert eine zweite Maskenschicht, die auf der gedünnten konformen dielektrischen Schicht 200b aufgetragen ist, um eine zweite Maske 520 mit Öffnungen 525 zu bilden, die die Kontakttrenches 470 freilegt und das Gebiet zwischen den Kontakttrenches 470 bedeckt. Die zweite Maske 520 kann aus amorphem Silizium oder polykristallinem Silizium als Beispiel vorgesehen sein. Ein Ätzprozess verwendet die zweite Maske 520 als eine Ätzmaske und entfernt zurückbleibende Teile der konformen dielektrischen Schicht 200a von Seitenwänden der Kontakttrenches 470 sowie Teile der gedünnten konformen dielektrischen Schicht 200b auf der ersten Oberfläche 101, die direkt an die Kontakttrenches 470 angrenzt.
  • Die Schnittdarstellungen von 16D zeigen eine zweite Maske 520, die auf einer angenähert konformen Maskenschicht beruht und angenähert vollständig das Gebiet zwischen benachbarten Kontakttrenches 470 bedeckt. Gemäß einem anderen Ausführungsbeispiel kann die zweite Maske 520 auf einer hoch nicht-konformen Maskenschicht beruhen und kann eine angenähert planare Oberfläche haben.
  • Reste der zweiten Maske 520 werden entfernt. Ein thermischer Oxidationsprozess des Halbleitermaterials kann Gatedielektrika 205 auf den Rippenseitenwänden und auf der oberen Oberfläche der zweiten Rippenteile 182 sowie auf den Seitenwänden der Kontakttrenches 470 bilden. Eine konforme leitende Schicht 155 kann aufgetragen werden, um die Aussparungsgräben 150a in den Zelltrenches 470 und die Hohlräume in den Feldplattentrenches 460 zu füllen. Ein weiterer fotolithographischer Prozess kann eine dritte Maskenschicht mustern, die auf der konformen leitenden Schicht 155 aufgetragen ist, um eine dritte Maske 530 zum Definieren von Gate- und Feldplattenverbindungsstreifen zu bilden.
  • 16E zeigt die dritte Maske 530, die Linienteile 530 in der vertikalen Projektion der Zell- und Feldplattentrenches 450, 460 umfasst. Außerhalb der Zell- und Feldplattentrenches 450, 460 kann die konforme leitende Schicht 155, die aus hochdotiertem polykristallinem Silizium bestehen oder dieses enthalten kann, die erste Oberfläche 101, die gedünnte konforme dielektrische Schicht 200b bedecken und kann die Kontakttrenches 410 auskleiden.
  • Wie in der zweiten Schnittdarstellung von 16E gezeigt ist, bilden Teile der konformen leitenden Schicht 155, die die ausgesparten Gräben 150a füllen, vergrabene Gateelektroden 150, wobei die Gatedielektrika 205 dielektrisch die vergrabenen Gateelektroden 150 von den Kanal/Bodyzonen 115 in den zweiten Rippenabschnitten 182 isolieren. Die Dicke der konformen leitenden Schicht 155 kann in dem Bereich von 50 bis 200 nm, beispielsweise zwischen 80 und 120 nm sein. Teile der konformen leitenden Schicht 155, die die Hohlräume in den Feldplattentrenches 460 füllen, bilden vergrabene Feldplattenelektroden 160.
  • Ein isotropes Ätzen kann freiliegende Teile der konformen leitenden Schicht 155 über der ersten Oberfläche 101 und in den Kontakttrenches 410 entfernen, um Gate- und Feldplattenverbindungsstreifen 151, 161 zu bilden.
  • 16F zeigt die Feldplattenverbindungsstreifen 161, die sich längs der zweiten lateralen Richtung erstrecken und strukturell und elektrisch vergrabene Feldplattenelektroden 160 verbinden, die der gleichen Säule von Feldplattenstreifen 360 zugeordnet sind. Die Gateverbindungsstreifen 151 erstrecken sich längs der zweiten lateralen Richtung und verbinden strukturell und elektrisch vergrabene Gateelektroden 150, die der gleichen Säule von Zellstreifen 350 zugeordnet sind.
  • Ein dielektrisches Material, beispielsweise Siliziumoxid, kann unter einer hohen Abscheidungsrate in einem HDP-(hohe Abscheidungsrate-)Prozess aufgetragen werden, um eine nicht-konforme dielektrische Schicht 220 zu bilden, wobei die Abscheidungsrate außerhalb der Kontakttrenches 470 höher sein kann als innerhalb der Kontakttrenches 470, beispielsweise längs der Seitenwände der Kontakttrenches 470, und die Abscheidungsrate an dem Boden der Kontakttrenches 470 kann höher sein als an den Seitenwänden.
  • 1G zeigt die abgeschiedene bzw. aufgetragene nicht-konforme dielektrische Schicht 220, die eine erste Dicke y1 außerhalb der Kontakttrenches 470 und eine zweite Dicke y2, die bedeutend kleiner als die erste Dicke y1 ist, an den Seitenwänden der Kontakttrenches 470 hat. Gemäß einem Ausführungsbeispiel beträgt die erste Dicke y1 wenigstens 100 nm, beispielsweise 150 nm, und die zweite Dicke y2 ist kleiner als 50 nm, beispielsweise 30 nm. Eine dritte Dicke y3 an dem Trenchboden kann größer sein als die zweite Dicke y2, beispielsweise wenigstens 100 nm betragen.
  • Die nicht-konforme dielektrische Schicht 220 wird isotrop mit hoher Selektivität gegenüber dem Halbleitermaterial der Halbleiterschicht 100a geätzt. Der Ätzprozess wird gestoppt, wenn die nicht-konforme dielektrische Schicht 220 vollständig von den Seitenwänden der Kontakttrenches 470 entfernt ist, wobei Reste der nicht-konformen dielektrischen Schicht 220 noch außerhalb der Kontakttrenches 470 und an dem Boden der Kontakttrenches 470 vorhanden sind.
  • 16H zeigt die Kontakttrenches 470, wobei die Seitenwände das Halbleitermaterial der Halbleiterschicht 100a freilegen. Erste Reste 220a der nicht-konformen dielektrischen Schicht 220 bedecken das Gebiet zwischen benachbarten Kontakttrenches 470 und zweite Reste 220b den Boden der Kontakttrenches 470. Das isotrope Ätzen kann auf einem Ätzmittel beruhen, das Flusssäure HF enthält.
  • N-Typ-Fremdstoffe können in Bereiche der Halbleiterschicht 100a eingeführt werden, die direkt an die vertikalen Seitenwände der Kontakttrenches 470 angrenzen, beispielsweise durch eine Implantation, die zu der Normalen der ersten Oberfläche 101 geneigt bzw. schräg und parallel zu der ersten lateralen Richtung ist. Implantationsschäden können mittels eines RTP (rascher thermischer Prozess) ausgeheilt werden. Alternativ oder zusätzlich können n-Typ-Fremdstoffe durch die vertikalen Seitenwände der Kontakttrenches eingeführt werden, indem ein Plasmadiffusionsprozess oder eine Ausdiffusion von einer Opferschicht verwendet wird. Die zweiten Reste 220b schirmen den Boden der Kontakttrenches 470 gegenüber einer Einführung von Fremdstoffen ab.
  • 16H zeigt Sourcezonen 110 und stark dotierte Sourcekontaktzonen 111, die sich längs der vertikalen Seitenwände der Kontakttrenches 470 an der Seite erstrecken, die zu den Zellstreifen 350 ausgerichtet ist, die an der Stelle der Zelltrenches 450 gebildet sind. Längs Seitenwänden, die zu Feldplattenstreifen 360 ausgerichtet sind, die an der Stelle von Feldplattentrenches 460 gebildet sind, können Drainzonen 128 und stark dotierte Drainkontaktzonen 130 in Abmessungen und Konfiguration entsprechend den Sourcezonen 110 und den Sourcekontaktzonen 111 gebildet werden.
  • Das dicke Bodenoxid, das durch die zweiten Reste 220b in den Kontakttrenches 470 gebildet ist, kann entfernt werden, und p-Typ-Fremdstoffe können durch den Boden der Kontakttrenches 570 implantiert werden. Implantationsschäden können ausgeheilt werden, und das Halbleitersubstrat 500a kann gereinigt werden. Eine dünne Metallbarrierenauskleidung 371 kann aufgetragen werden, die die Kontakttrenches 470 auskleidet. Die Barriereauskleidung 371 kann aus Titan Ti, Titannitrid TiN, Tantal Ta oder Tantalnitrid TaN bestehen oder diese Stoffe enthalten und kann eine Dicke von wenigstens 5 nm und höchstens 100 nm, beispielsweise wenigstens 10 nm und höchstens 50 nm haben.
  • 16I zeigt die Sperr- bzw. Barriereauskleidung 371, die die Kontakttrenches 470 auskleidet und die ersten Reste 220a der nichtkonformen dielektrischen Schicht 220 außerhalb der Kontakttrenches 470 bedeckt. Ein Kontaktfüllmaterial, beispielsweise Wolfram W, kann aufgetragen bzw. abgeschieden und chemisch/mechanisch poliert werden, indem die zweiten Reste 220b, die die Gate- und Feldplattenverbindungsstreifen 151, 161 bedecken, als ein Endpunkt verwendet werden.
  • 16J zeigt die Oberfläche der sich ergebenden Kontaktstreifen 370, wobei Füllteile 372 des Kontaktfüllmaterials mit der Oberfläche der ersten Reste 220a der nicht-konformen dielektrischen Schicht fluchten. Ein dielektrisches Material, das aus USG (undotiertes Silikatglas), BSG (Borsilikatglas), PSG (Phosphorsilikatglas) oder BPSG (Borphosphorsilikatglas) besteht, kann aufgetragen bzw. abgeschieden und geglüht bzw. ausgeheilt werden, um ein Zwischenschichtdielektrikum 230 zu bilden.
  • Ein weiterer fotolithographischer Prozess kann eine weitere Maskenschicht mustern, die auf dem Zwischenschichtdielektrikum 230 aufgetragen ist, um eine weitere Maske zu bilden, um in dem Zwischenschichtdielektrikum Öffnungen für Kontaktstöpsel 305 zu den vergrabenen Kontaktstrukturen 370, den Gateverbindungsstreifen 151 und den Feldplattenverbindungsstreifen 161 zu bilden, wie dies in 16K gezeigt ist. Eine weitere dielektrische Struktur kann aufgetragen bzw. abgeschieden und gemustert werden, um eine Gate- und Feldplattenverdrahtung vorzusehen.
  • 17 zeigt ein alternatives Layout bzw. eine alternative Gestaltung, wobei die Zelltrenches 450 strukturell mit den Kontakttrenches 470 verbunden sind. Das Layout von 17 kann dem Verfahren unterworfen werden, wie dieses anhand der 16A bis 16K beschrieben ist.
  • Obwohl hier spezifische Ausführungsbeispiele veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die spezifischen gezeigten und beschriebenen Ausführungsbeispiele herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Veränderungen der hier diskutierten Ausführungsbeispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (20)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren aufweist: Vorsehen von dielektrischen Streifenstrukturen (200), die sich von einer ersten Oberfläche (101) in ein Halbleitersubstrat (500a) zwischen Halbleiterrippen (180) erstrecken, Vorsehen einer ersten Maske (510), die ein erstes Gebiet (610), das erste Streifen- und Rippenabschnitte umfasst, bedeckt und ein zweites Gebiet (620), das zweite Streifen- und Rippenabschnitte umfasst, freilässt, Bilden von Kanal/Bodyzonen (115) in den zweiten Rippenabschnitten durch Einführen von Fremdstoffen, indem die erste Maske (510) als eine Implantationsmaske verwendet wird, und Bilden von Aussparungsgräben (150a) in den zweiten Streifenabschnitten, indem eine auf der ersten Maske (510) beruhende Ätzmaske verwendet wird.
  2. Verfahren nach Anspruch 1, bei dem die erste Maske (510) als die Ätzmaske zum Bilden der Aussparungsgräben (150a) verwendet wird.
  3. Verfahren nach Anspruch 1 oder 2, weiterhin umfassend: Trimmen der ersten Maske (510) nach Einführen der Fremdstoffe und vor Bilden der Aussparungsgräben (150a), und Verwenden der getrimmten ersten Maske (510) als die Ätzmaske zum Bilden der Aussparungsgräben (150a).
  4. Verfahren nach einem der Ansprüche 1 bis 3, weiterhin umfassend: Bilden eines Gatedielektrikums (205) längs Seitenwänden und oberen Oberflächen der zweiten Rippenabschnitte nach Bilden der Aussparungsgräben (150a) in den zweiten Streifenabschnitten, wobei die oberen Oberflächen parallel zu der ersten Oberfläche (101) sind.
  5. Verfahren nach Anspruch 4, weiterhin umfassend: Implantieren von Fremdstoffen in Abschnitte des Halbleitersubstrats (500a), die durch Endflächen der Aussparungsgräben (150a) freigelegt sind, wobei das Gatedielektrikum (205) durch ein thermisches Wachstum gebildet wird und ein Zellisolator (202), der gleichzeitig durch das thermische Wachstum an freiliegenden Endflächen der Aussparungsgräben (150a) gebildet ist, dicker als die Gatedielektrika (205) gebildet ist.
  6. Verfahren nach einem der Ansprüche 1 bis 5, weiterhin umfassend: Bilden von vergrabenen Gateelektroden (150) durch Füllen der Aussparungsgräben (150a) mit einem leitenden Material.
  7. Verfahren nach einem der Ansprüche 1 bis 6, weiterhin umfassend: unter Verwenden von Positionsinformation, die in einer Trenchmaske enthalten ist, die die dielektrischen Streifenstrukturen (200) definiert, Einführen von Kontakttrenches (470), die sich in einer zweiten lateralen Richtung senkrecht zu Längsachsen der dielektrischen Streifenstrukturen (200) parallel zu der ersten Oberfläche (101) erstrecken.
  8. Verfahren nach einem der Ansprüche 1 bis 7, weiterhin umfassend: unter Verwenden einer einzigen lithographischen Trenchmaske Bilden von Zelltrenches (450), Feldplattentrenches (460) und Kontakttrenches (470), die sich von der ersten Oberfläche (101) in das Halbleitersubstrat (500a) erstrecken, Bilden der dielektrischen Streifenstrukturen (200) in den Zelltrenches (450) und Zellstreifen (350) von den dielektrischen Streifenstrukturen (200), und Bilden von Feldplattenstreifen (360) in den Feldplattentrenches (460) und Kontaktstreifen (370) in den Kontakttrenches (470).
  9. Verfahren nach Anspruch 7, weiterhin umfassend: unter Verwenden von Positionsinformation, die in der ersten Maske (510) enthalten ist, Einführen von Kontakttrenches (470), die sich in der zweiten lateralen Richtung senkrecht zu Längsachsen der dielektrischen Streifenstrukturen (200) parallel zu der ersten Oberfläche (101) erstrecken.
  10. Verfahren nach einem der Ansprüche 1 bis 9, weiterhin umfassend: vor Vorsehen der ersten Maske (510) Vorsehen von Feldplattenstreifen (360), die sich von der ersten Oberfläche (101) in das Halbleitersubstrat (500a) in dem ersten Gebiet (610) erstrecken, wobei Längsachsen der Feldstreifenstrukturen parallel zu Längsachsen der dielektrischen Streifenstrukturen (200) parallel zu der ersten Oberfläche (101) sind.
  11. Verfahren nach Anspruch 10, bei dem eine zweite Breite w2 der Feldstreifenstrukturen senkrecht zu den Längsachsen größer ist als eine erste Breite w1 der dielektrischen Streifenstrukturen (200) senkrecht zu den Längsachsen.
  12. Verfahren nach Anspruch 11, weiterhin umfassend: Bilden einer konformen dielektrischen Schicht (200a), die eine Dicke hat, die größer ist als eine Hälfte der ersten Breite w1 und kleiner ist als eine Hälfte der zweiten Breite w2.
  13. Verfahren nach einem der Ansprüche 1 bis 12, bei dem: die erste Maske (510) ein drittes Gebiet (630) bedeckt, das dritte Streifen- und Rippenabschnitte umfasst, wobei das dritte Gebiet (630) von dem ersten Gebiet (610) durch das zweite Gebiet (620) beabstandet ist, und Reste (220) der dielektrischen Streifenstrukturen (200) in dem dritten Gebiet (630) nach Bilden der Aussparungsgräben (150a) dritte Zellisolatorstrukturen (202c) bilden, die dicker sind als ein in den Rippenabschnitten gebildetes Gatedielektrikum (205).
  14. Verfahren nach einem der Ansprüche 1 bis 13, weiterhin umfassend: Vorsehen einer Sourcezone (110), die direkt an die Kanal/Bodyzonen (115) in einer ersten lateralen Richtung angrenzt, die durch Längsachsen der dielektrischen Streifenstrukturen (200) parallel zu der ersten Oberfläche (101) definiert ist, durch Einführen von Fremdstoffen durch Seitenwände der Kontakttrenches (470), die gebildet sind durch Verwenden von in der ersten Maske (510) enthaltener Positionsinformation oder einer Trenchmaske zum Bilden der dielektrischen Streifenstrukturen (200).
  15. Halbleitervorrichtung, umfassend: vergrabene Feldplattenstreifen (360) in einem ersten Gebiet (610) eines Halbleiterteiles (100a), wobei Längsachsen der Feldplattenstreifen (360) parallel zu einer ersten lateralen Richtung parallel zu einer ersten Oberfläche (101) des Halbleiterteiles (100a) verlaufen, und vergrabene Zellstreifen (350), die erste Zellisolatoren (202a) in dem ersten Gebiet (610) und vergrabene Gateelektroden (150) in einem zweiten Gebiet (620) aufweisen, das an das erste Gebiet (610) in der ersten lateralen Richtung angrenzt, wobei Gatedielektrika (205) dünner als die ersten Zellisolatoren (202a) dielektrisch die vergrabenen Gateelektroden (150) von Halbleiterrippen (180) isolieren, die zwischen benachbarten Zellstreifen (350) gebildet sind.
  16. Halbleitervorrichtung nach Anspruch 15, weiterhin umfassend: Kanal/Bodyzonen (115) in den Halbleiterrippen (180), wobei Übergänge zwischen den Kanal/Bodyzonen (115) und einer Driftzone (120), die direkt an die Kanal/Bodyzonen (115) angrenzt, und die sich in der ersten lateralen Richtung erstrecken, lateral mit einer Zwischenfläche zwischen der vergrabenen Gateelektrode (150) und dem ersten Zellisolator (202a) ausgerichtet sind.
  17. Halbleitervorrichtung nach Anspruch 15 oder 16, weiterhin umfassend: einen zweiten Zellisolator (202b), der die vergrabenen Gateelektroden (150) von dem Halbleiterteil (100a) in einer vertikalen Richtung senkrecht zu der ersten Oberfläche (101) isoliert, wobei der zweite Zellisolator (202b) dicker ist als die Gatedielektrika (205).
  18. Halbleitervorrichtung nach einem der Ansprüche 15 bis 17, weiterhin umfassend: eine dritte Zellisolatorstruktur (202c), die dritte Abschnitte der Zellstreifen (350) in einem dritten Gebiet (630) füllt, das von dem ersten Gebiet (610) durch das zweite Gebiet (620) beabstandet ist.
  19. Halbleitervorrichtung nach einem der Ansprüche 15 bis 18, bei dem eine zweite Breite der Feldplattenstreifen (360) längs einer zweiten lateralen Richtung senkrecht zu der ersten lateralen Richtung größer ist als eine erste Breite der Zellstreifen (350) längs der zweiten lateralen Richtung.
  20. Halbleitervorrichtung nach einem der Ansprüche 15 bis 19, bei dem Teile der Gatedielektrika (205) auf oberen Oberflächen der Halbleiterrippen (180) parallel zu der ersten Oberfläche (101) gebildet sind.
DE102014113741.8A 2013-10-02 2014-09-23 Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten Active DE102014113741B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/044,001 US9287404B2 (en) 2013-10-02 2013-10-02 Semiconductor device and method of manufacturing a semiconductor device with lateral FET cells and field plates
US14/044,001 2013-10-02

Publications (2)

Publication Number Publication Date
DE102014113741A1 true DE102014113741A1 (de) 2015-04-02
DE102014113741B4 DE102014113741B4 (de) 2016-08-11

Family

ID=52673293

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014113741.8A Active DE102014113741B4 (de) 2013-10-02 2014-09-23 Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten

Country Status (3)

Country Link
US (2) US9287404B2 (de)
CN (1) CN104517856B (de)
DE (1) DE102014113741B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016106872A1 (de) * 2016-04-13 2017-10-19 Infineon Technologies Ag Verfahren zum herstellen einer integrierten schaltung einschliesslich eines lateralen graben-transistors und eines logikschaltungselements
DE102020215044A1 (de) 2020-11-30 2022-06-02 Robert Bosch Gesellschaft mit beschränkter Haftung Leistungstransistor mit Finnenstruktur und Verfahren zum Herstellen eines Leistungstransistors mit Finnenstruktur

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520367B2 (en) * 2014-08-20 2016-12-13 Freescale Semiconductor, Inc. Trenched Faraday shielding
DE102015106689A1 (de) * 2015-04-29 2016-11-03 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung mit geneigten Ionenimplantationsprozessen, Halbleitervorrichtung und integrierte Schaltung
DE102016107714B4 (de) * 2015-08-14 2019-07-18 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
US10734488B2 (en) 2015-09-11 2020-08-04 Intel Corporation Aluminum indium phosphide subfin germanium channel transistors
US11276755B2 (en) 2016-06-17 2022-03-15 Intel Corporation Field effect transistors with gate electrode self-aligned to semiconductor fin
DE102016113393A1 (de) * 2016-07-20 2018-01-25 Infineon Technologies Ag Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung
JP2019096840A (ja) * 2017-11-28 2019-06-20 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
EP3742476A1 (de) * 2019-05-20 2020-11-25 Infineon Technologies AG Verfahren zur implantation von spezies in ein substrat in verschiedene tiefen
KR20210011783A (ko) * 2019-07-23 2021-02-02 삼성전자주식회사 트랜지스터를 구비하는 반도체 소자
US11195746B2 (en) 2020-01-13 2021-12-07 International Business Machines Corporation Nanosheet transistor with self-aligned dielectric pillar
US11508842B2 (en) * 2020-07-06 2022-11-22 Texas Instruments Incorporated Fin field effect transistor with field plating
US11881526B2 (en) * 2020-11-09 2024-01-23 Nissan Motor Co., Ltd. Semiconductor device and method for manufacturing same

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3405681B2 (ja) 1997-07-31 2003-05-12 株式会社東芝 半導体装置
DE19818300C1 (de) 1998-04-23 1999-07-22 Siemens Ag Lateraler Hochvolt-Seitenwandtransistor
JP3971062B2 (ja) 1999-07-29 2007-09-05 株式会社東芝 高耐圧半導体装置
JP3356162B2 (ja) 1999-10-19 2002-12-09 株式会社デンソー 半導体装置及びその製造方法
GB0012138D0 (en) 2000-05-20 2000-07-12 Koninkl Philips Electronics Nv A semiconductor device
JP4528460B2 (ja) 2000-06-30 2010-08-18 株式会社東芝 半導体素子
JP3534084B2 (ja) 2001-04-18 2004-06-07 株式会社デンソー 半導体装置およびその製造方法
US7786533B2 (en) 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
JP2003203930A (ja) 2002-01-08 2003-07-18 Nec Compound Semiconductor Devices Ltd ショットキーゲート電界効果型トランジスタ
US6589845B1 (en) 2002-07-16 2003-07-08 Semiconductor Components Industries Llc Method of forming a semiconductor device and structure therefor
DE10313712B4 (de) 2003-03-27 2008-04-03 Infineon Technologies Ag Laterales mittels Feldeffekt steuerbares Halbleiterbauelement für HF-Anwendungen
US7714384B2 (en) 2003-09-15 2010-05-11 Seliskar John J Castellated gate MOSFET device capable of fully-depleted operation
US7279744B2 (en) 2003-11-14 2007-10-09 Agere Systems Inc. Control of hot carrier injection in a metal-oxide semiconductor device
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7126166B2 (en) 2004-03-11 2006-10-24 Semiconductor Components Industries, L.L.C. High voltage lateral FET structure with improved on resistance performance
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7132333B2 (en) 2004-09-10 2006-11-07 Infineon Technologies Ag Transistor, memory cell array and method of manufacturing a transistor
DE102004031385B4 (de) 2004-06-29 2010-12-09 Qimonda Ag Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung
DE102004056772B4 (de) * 2004-11-24 2007-01-11 Infineon Technologies Austria Ag Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7504306B2 (en) 2005-04-06 2009-03-17 Fairchild Semiconductor Corporation Method of forming trench gate field effect transistor with recessed mesas
US7382019B2 (en) 2005-04-26 2008-06-03 Fairchild Semiconductor Corporation Trench gate FETs with reduced gate to drain charge
JP4304198B2 (ja) 2006-09-15 2009-07-29 株式会社東芝 半導体装置
JP2008124346A (ja) 2006-11-14 2008-05-29 Toshiba Corp 電力用半導体素子
WO2008086348A2 (en) 2007-01-09 2008-07-17 Maxpower Semiconductor, Inc. Semiconductor device and method of manufacturing the same
JP2008227474A (ja) 2007-02-13 2008-09-25 Toshiba Corp 半導体装置
JP5383009B2 (ja) 2007-07-17 2014-01-08 三菱電機株式会社 半導体装置の設計方法
JP5462161B2 (ja) 2007-07-20 2014-04-02 アイメック Ｉｉｉ−ｖ族ｍｅｓｆｅｔでのダマシンコンタクト製造方法
US7622354B2 (en) 2007-08-31 2009-11-24 Qimonda Ag Integrated circuit and method of manufacturing an integrated circuit
US20090108343A1 (en) * 2007-10-31 2009-04-30 Gennadiy Nemtsev Semiconductor component and method of manufacture
TWI368324B (en) 2007-11-06 2012-07-11 Nanya Technology Corp Recessed-gate transistor device and mehtod of making the same
JP2011512677A (ja) * 2008-02-14 2011-04-21 マックスパワー・セミコンダクター・インコーポレイテッド 半導体素子構造及び関連プロセス
US7888732B2 (en) 2008-04-11 2011-02-15 Texas Instruments Incorporated Lateral drain-extended MOSFET having channel along sidewall of drain extension dielectric
US8193565B2 (en) 2008-04-18 2012-06-05 Fairchild Semiconductor Corporation Multi-level lateral floating coupled capacitor transistor structures
JP5385679B2 (ja) 2008-05-16 2014-01-08 旭化成エレクトロニクス株式会社 横方向半導体デバイスおよびその製造方法
CN101419981A (zh) * 2008-12-04 2009-04-29 电子科技大学 一种槽栅soi ligbt器件
US7884394B2 (en) 2009-02-09 2011-02-08 Transphorm Inc. III-nitride devices and circuits
JP2011009595A (ja) 2009-06-29 2011-01-13 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US8115253B2 (en) 2009-09-10 2012-02-14 United Microelectronics Corp. Ultra high voltage MOS transistor device
US8178922B2 (en) * 2010-01-14 2012-05-15 Force Mos Technology Co., Ltd. Trench MOSFET with ultra high cell density and manufacture thereof
CN102157493B (zh) 2010-02-11 2013-07-24 上海华虹Nec电子有限公司 金属塞及其制造方法
EP2546882B1 (de) 2010-03-09 2018-04-18 Fuji Electric Co., Ltd. Halbleiterbauelement
JP5580150B2 (ja) 2010-09-09 2014-08-27 株式会社東芝 半導体装置
US20120068222A1 (en) * 2010-09-21 2012-03-22 Kabushiki Kaisha Toshiba Semiconductor Device and Method for Manufacturing the Same
US8536648B2 (en) 2011-02-03 2013-09-17 Infineon Technologies Ag Drain extended field effect transistors and methods of formation thereof
US9941403B2 (en) 2012-09-26 2018-04-10 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US9799762B2 (en) 2012-12-03 2017-10-24 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US9006811B2 (en) 2012-12-03 2015-04-14 Infineon Technologies Austria Ag Semiconductor device including a fin and a drain extension region and manufacturing method
US8847311B2 (en) 2012-12-31 2014-09-30 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US9306058B2 (en) 2013-10-02 2016-04-05 Infineon Technologies Ag Integrated circuit and method of manufacturing an integrated circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016106872A1 (de) * 2016-04-13 2017-10-19 Infineon Technologies Ag Verfahren zum herstellen einer integrierten schaltung einschliesslich eines lateralen graben-transistors und eines logikschaltungselements
US10205016B2 (en) 2016-04-13 2019-02-12 Infineon Technologies Ag Method for manufacturing an integrated circuit including a lateral trench transistor and a logic circuit element
DE102020215044A1 (de) 2020-11-30 2022-06-02 Robert Bosch Gesellschaft mit beschränkter Haftung Leistungstransistor mit Finnenstruktur und Verfahren zum Herstellen eines Leistungstransistors mit Finnenstruktur

Also Published As

Publication number Publication date
US20150091083A1 (en) 2015-04-02
DE102014113741B4 (de) 2016-08-11
CN104517856B (zh) 2017-10-24
US9660055B2 (en) 2017-05-23
US9287404B2 (en) 2016-03-15
CN104517856A (zh) 2015-04-15
US20160181402A1 (en) 2016-06-23

Similar Documents

Publication Publication Date Title
DE102014113741B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten
DE102018205057B4 (de) Gestapelter nanosheet-feldeffekttransistor mit diodenisolation und verfahren zu seiner herstellung
DE102012111082B4 (de) Gate-Stapel eines Fin-Feldeffekttransistors
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102012105738B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102014119221B4 (de) FinFET-Vorrichtung und Verfahren zu ihrer Herstellung
DE112005003584B4 (de) Verfahren zum Herstellen eines Trench-Metalloxid-Halbleiter-Feldeffekttransistors
DE102011090163B4 (de) Halbleiterbauelement mit Austauschgateelektrodenstrukturen und selbstjustierten Kontaktelementen, die durch eine späte Kontaktfüllung hergestellt sind und Herstellungsverfahren dafür
DE112012003231B4 (de) Halbleiterstruktur und verfahren zu deren herstellung
DE102006062862B4 (de) Verfahren zum Herstellen von Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden
DE102013103470B4 (de) Verfahren für einen Feldeffekttransistor
DE102006016550B4 (de) Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben
DE102014204114B4 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt, und Verfahren zu seiner Herstellung
DE102014108309B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102012101875A1 (de) Vorrichtung mit hoher Gatedichte und Verfahren zu deren Herstellung
DE102012106901A1 (de) FinFET und Verfahren zu dessen Herstellung
DE102008030864A1 (de) Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors
DE112008002270T5 (de) MOS-Strukturen mit einem geringeren Kontaktwiderstand und Verfahren zu deren Herstellung
DE102008011932A1 (de) Verfahren zur Erhöhung der Eindringtiefe von Drain- und Sourceimplantationssorten für eine gegebene Gatehöhe
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE112004000745B4 (de) Aufbau und Verfahren zum Bilden eines Feldeffekttransistors mit gekerbtem Gate
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE102020114875A1 (de) Finfet-vorrichtung und verfahren
DE102021109770B4 (de) Hybrid-halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final