DE10201448A1 - Production of a through-contact used in the production of integrated circuits comprises forming an insulating layer, forming a contact opening in a contact region, and filling the contact opening with a conducting material - Google Patents

Production of a through-contact used in the production of integrated circuits comprises forming an insulating layer, forming a contact opening in a contact region, and filling the contact opening with a conducting material

Info

Publication number
DE10201448A1
DE10201448A1 DE10201448A DE10201448A DE10201448A1 DE 10201448 A1 DE10201448 A1 DE 10201448A1 DE 10201448 A DE10201448 A DE 10201448A DE 10201448 A DE10201448 A DE 10201448A DE 10201448 A1 DE10201448 A1 DE 10201448A1
Authority
DE
Germany
Prior art keywords
contact
conductor track
conductor
insulation layer
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10201448A
Other languages
German (de)
Inventor
Wolfgang Klein
Markus Schwerd
Klaus Koller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10201448A priority Critical patent/DE10201448A1/en
Priority to AU2003235621A priority patent/AU2003235621A1/en
Priority to EP03729428A priority patent/EP1466360A1/en
Priority to PCT/EP2003/000065 priority patent/WO2003060993A1/en
Priority to TW092100872A priority patent/TW200308052A/en
Publication of DE10201448A1 publication Critical patent/DE10201448A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Production of a through-contact (34) comprises forming an insulating layer (56), forming a contact opening (76) in a contact region extending from the second main side (59) of the insulating layer up to a first strip conductor (18) and opening into a trench, and filling the contact opening with a conducting material (78) to produce the through-contact and a second strip conductor (10) so that the width of the second strip conductor can be fitted in a self-adjusting manner to the size of the through-contact. An Independent claim is also included for the through-contact formed by the above process. Preferred Features: The step of filling the contact opening comprises also filling the trench for the second strip conductor with the conducting material to produce the second strip conductor. The insulating layer is produced by forming a further insulating layer, forming a trench for the first strip conductor in a main side of the further insulating layer, filling the trench with a conducting material to form the first strip conductor, applying the insulating layer on the main side of the further insulating layer, and forming the trench for the second strip conductor in the main side of the insulating layer lying opposite the further insulating layer.

Description

Die vorliegende Erfindung bezieht sich allgemein auf integrierte Schaltungen und insbesondere auf einen Durchgangskontakt zur Erzeugung einer leitfähigen Verbindung zwischen zwei Leiterbahnen. The present invention relates generally to integrated circuits and especially on one Through contact to create a conductive connection between two Interconnects.

Zur Zeit werden bei der Herstellung von integrierten Schaltungen zur leitfähigen Verbindung zweier Metallbahnen Intermetallkontakte verwendet, die einen Durchmesser besitzen, der kleiner als die Breite der darüberliegenden und der darunterliegenden Metallbahn ist. Beim Layout einer integrierten Schaltung muß der sich ergebende Überlapp der Metallbahnen im Kontaktbereich berücksichtigt werden. At present, in the manufacture of integrated Circuits for the conductive connection of two metal tracks Intermetallic contacts are used that have a diameter that smaller than the width of the one above and the underlying metal track is. When laying out an integrated The resulting overlap of the metal tracks in the circuit must Contact area are taken into account.

Fig. 32 zeigt einen Abschnitt eines exemplarischen Layouts, wie er bei dem Entwurf einer integrierten Schaltung bisher vorkommen konnte. Mit durchgezogenen Linien sind in Fig. 32 vier Metallbahnen 500, 502, 504 und 506 gezeigt, die in einer oberen Struktur- bzw. Leiterbahnebene angeordnet sind. Auf entsprechende Weise sind mit gepunkteten Linien vier Metallbahnen 508, 510, 512 und 514 gezeigt, die in einer unteren Strukturebene angeordnet sind, die sich unterhalb der oberen Strukturebene befindet und von derselben isoliert ist. Wie es in Fig. 32 zu erkennen ist, sind die Metallbahnen 500-514 in Fig. 32 exemplarisch so angeordnet, daß die Metallbahnen 500-506 bzw. 508-514 einer Strukturebene parallel zueinander verlaufen, und daß die Metallbahnen 500-514 der unterschiedlichen Strukturebenen paarweise jeweils so angeordnet sind, daß eine Metallbahn einer Strukturebene bis zu einem Kontaktort 516, 518, 522 und 522 verläuft, von wo aus eine jeweilige Metallbahn der anderen Strukturebene in derselben Richtung wegführt. Wie es zu erkennen ist, weist jede Metallbahn 500-514, d. h. sowohl die der oberen Strukturebene als auch die der unteren Strukturebene, am Kontaktort 516, 518, 520 und 522einen verbreiterten Bereich 524, 526, 528, 530 bzw. 532, 534, 536 und 538 auf, wobei darauf hingewiesen wird, daß von der Umrandung des verbreiterten Bereichs 532-538 der Metallbahnen 508-514 der unteren Strukturebene lediglich ein kurzer Abschnitt zu sehen ist, da der Rest der Umrandung durch den verbreiterten Bereich 524-530 der Metallbahnen 500-506 der oberen Strukturebene verdeckt ist. Die verbreiterten Bereiche 524-528 sind durch Intermetallkontakte 540, 542, 544 und 546 elektrisch miteinander verbunden, die einen Querschnitt aufweisen, der kleiner als die verbreiterten Bereiche ist, und die bei der Herstellung in einem von der Strukturierung der Leitbahnebenen getrennten Strukturierungsschritt hergestellt werden. FIG. 32 shows a section of an exemplary layout that could previously have occurred in the design of an integrated circuit. Solid lines show four metal tracks 500 , 502 , 504 and 506 in FIG. 32, which are arranged in an upper structure or conductor track plane. Correspondingly, four metal tracks 508 , 510 , 512 and 514 are shown with dotted lines, which are arranged in a lower structural level, which is located below the upper structural level and is insulated therefrom. As can be seen in FIG. 32, the metal tracks 500-514 in FIG. 32 are exemplarily arranged in such a way that the metal tracks 500-506 or 508-514 of a structural plane run parallel to one another, and that the metal tracks 500-514 of the different ones Structural levels are arranged in pairs so that a metal track of one structural level extends to a contact location 516 , 518 , 522 and 522 , from where a respective metal track of the other structural level leads in the same direction. As can be seen, each metal sheet 500-514, ie both the upper structural layer and the lower structural level, at the contact sites 516, 518, 520 and 522, an enlarged portion 524, 526, 528, 530 or 532, 534 , 536 and 538 , it being pointed out that only a short section can be seen from the border of the widened area 532-538 of the metal tracks 508-514 of the lower structural level, since the rest of the border is shown by the widened area 524-530 Metal tracks 500-506 of the upper structural level is covered. The widened regions 524-528 are electrically connected to one another by intermetallic contacts 540 , 542 , 544 and 546 , which have a cross section that is smaller than the widened regions, and which are produced in a structuring step that is separate from the structuring of the interconnect levels.

Fig. 32 zeigt durch Doppelpfeile ferner Minimalbreiten w1, w2 und Minimalabstände s1, s2 an, die während des Schaltungsentwurfs beim Layout eingehalten werden müssen und durch Entwurfsregeln festgelegt sind, die von dem zur späteren Herstellung vorgesehenen Herstellungsverfahren abhängen, wie z. B. einem CMOS-Verfahren. Die Minimalbreiten w1 und w2 legen die minimale Breite der Metallbahnen der oberen bzw. unteren Strukturebene fest und ergeben sich beispielsweise aufgrund physikalischer Grenzen bei dem Lithographieschritt zur Strukturierung der einzelnen Strukturebenen. Die Minimalabstände s1 und s2 legen den minimalen Abstand fest, den eine Metallbahn von einer anderen Metallbahn oder ein erstes Merkmal von einem zweiten Merkmal an der oberen bzw. unteren Strukturebene besitzen muß, und ergibt sich beispielsweise ebenfalls aufgrund physikalischer Grenzen bei dem Lithographieschritt zur Strukturierung der einzelnen Strukturebenen. Fig. 32 also shows by double arrows minimum widths w1, w2 and minimum distances s1, s2, which must be observed during the circuit design during the layout and are determined by design rules that depend on the manufacturing process intended for later manufacture, such as. B. a CMOS process. The minimum widths w1 and w2 define the minimum width of the metal tracks of the upper and lower structure level and are obtained, for example, due to physical limits in the lithography step for structuring the individual structure levels. The minimum distances s1 and s2 define the minimum distance that a metal web must have from another metal web or a first feature from a second feature at the upper and lower structure level, and is also obtained, for example, due to physical limits in the lithography step for structuring the individual structural levels.

Wie es aus Fig. 32 zu erkennen ist, ist jede Metallbahn 500-514 am Kontaktort 516-522 zu jeder Seite hin um eine Länge X nach außen hin verbreitert. Wie es ferner zu sehen ist, sind die verbreiterten Bereiche 524-538 größer als der Querschnitt der Intermetallkontakte 540-546. Der entstehende Überlapp trägt Prozeßtoleranzen Rechnung, die sich durch Justagefehler zwischen der Strukturierung der Löcher für die Intermetallkontakte 540-546 auf der einen Seite und den Strukturierungen der Metallbahnen der oberen bzw. unteren Strukturebene auf der anderen Seite ergeben. Aufgrund der Verbreiterung um die Länge X kann im Layout bei Metallbahnen mit Intermetallkontakten nicht der minimal mögliche Leiterabstand s1 bzw. s2 verwendet werden. Der minimale Abstand zwischen zwei Metallbahnen gleicher Strukturebene mit minimaler Breite ergibt sich effektiv vielmehr zu s1 + X und ist somit um den Wert X vergrößert, d. h. die Länge, um die die minimale Leiterbahnbreite wegen des notwendigen Überlapps bezüglich des Intermetallkontakts verbreitert werden muß. As can be seen from FIG. 32, each metal track 500-514 at the contact location 516-522 is widened to the outside by a length X on each side. As can also be seen, the broadened areas 524-538 are larger than the cross section of the intermetallic contacts 540-546 . The resulting overlap takes process tolerances into account, which result from adjustment errors between the structuring of the holes for the intermetallic contacts 540-546 on the one hand and the structuring of the metal tracks of the upper or lower structural level on the other. Due to the widening by the length X, the minimum possible conductor spacing s1 or s2 cannot be used in the layout for metal tracks with intermetallic contacts. The minimum distance between two metal tracks of the same structural level with a minimum width effectively results in s1 + X and is therefore increased by the value X, ie the length by which the minimum track width must be widened due to the necessary overlap with respect to the intermetallic contact.

Die oben erläuterte Vergrößerung des Minimalabstands zwischen Metallbahnen gleicher Strukturebene bewirkt folglich eine Reduzierung des Integrationsgrades von integrierten Schaltungen. Eine reduzierte Chipfläche wäre jedoch in vielen Anwendungsbereichen von integrierten Schaltungen wünschenswert, da häufig erhebliche Anforderungen an die Chipfläche gestellt werden, wie z. B. im Bereich von Chipkarten. The above-mentioned increase in the minimum distance between Metal tracks of the same structural level consequently cause one Reduction of the degree of integration of integrated Circuits. In many, however, a reduced chip area would be Applications of integrated circuits desirable because often placed considerable demands on the chip area be such. B. in the field of chip cards.

Ein weiterer Nachteil an dem Bezug nehmend auf Fig. 32 beschriebenen Kontaktierungsschema besteht darin, daß die Intermetallkontakte aus den obigen Gründen immer einen kleineren Durchmesser als die Leiterbahnen aufweisen müssen und aus diesem Grund die kritische Stelle für eine Elektromigration darstellen. Another disadvantage of the contacting scheme described with reference to FIG. 32 is that the intermetallic contacts must always have a smaller diameter than the conductor tracks for the above reasons and therefore represent the critical point for electromigration.

Es besteht deshalb ein Bedarf nach einem Kontaktierungsschema, welches eine höhere Integrationsrate und eine höhere Elektromigrationsfestigkeit ermöglicht. There is therefore a need for one Contacting scheme, which has a higher integration rate and a higher Electromigration resistance enables.

Die Aufgabe der vorliegenden Erfindung besteht darin, einen Durchgangskontakt zur Erzeugung einer leitfähigen Verbindung einer ersten Leiterbahn und einer zweiten Leiterbahn sowie ein Verfahren zum Herstellen desselben zu schaffen, so daß der Durchgangskontakt verbesserte elektrische Eigenschaften aufweist und/oder eine erhöhte Integrationsrate ermöglicht. The object of the present invention is a Through contact to create a conductive connection a first conductor track and a second conductor track as well to provide a method of manufacturing the same so that the through contact improved electrical properties has and / or enables an increased integration rate.

Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 und einen Durchgangskontakt gemäß Anspruch 13 gelöst. This object is achieved by a method according to claim 1 and solved a through contact according to claim 13.

Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß von der herkömmlichen Art und Weise, die Leiterbahnen am Kontaktort getrennt von dem jeweiligen Durchgangskontakt zu strukturieren abgegangen werden muß, um zu ermöglichen, daß die Strukturierung der Leiterbahnen mit der prozeßtechnisch geringst möglichen Beabstandung der einzelnen Leiterbahnen in einer Leiterebene durchgeführt werden kann. Erfindungsgemäß wird deshalb eine der Leiterbahnen innerhalb des Kontaktbereiches zusammen mit dem Durchgangskontakt im selben Prozeßschritt gebildet, nämlich durch Bilden und anschließendes Füllen einer Kontaktöffnung im Kontaktbereich, in die ein Graben für die eine Leiterbahn mündet. Hierdurch wird eine Selbstjustage der Breite dieser Leiterbahn im Bereich des Durchgangskontaktes an die Größe des Durchgangskontaktes erzielt. Da die Bildung der Kontaktöffnung und damit die Strukturierung des breiten, an die Größe des Durchgangskontaktes selbstjustiert angepaßten Bereichs der einen Leiterbahn sowie des Durchgangskontaktes in einem von der Strukturierung dieser Leiterbahn außerhalb des Kontaktbereiches getrennten Schritt durchgeführt wird, ergibt sich aus der Verbreiterung kein vergrößerter einzuhaltender Mindestabstand zwischen benachbarten Leiterbahnen einer Leiterebene, da die Justagefehler bei der Bildung der Kontaktöffnung kleiner sind als die prozeßbedingt einzuhaltenden Mindestabstände von Merkmalen eines Strukturierungsschrittes. Folglich wird durch die Erfindung die benötigte Chipfläche reduziert. Ferner wird durch die Selbstjustage verhindert, daß der Durchgangskontakt schmaler als die Leiterbahnen sein muß, wodurch die Elektromigrationsfestigkeit des Durchgangskontaktes erhöht sowie der Widerstand desselben reduziert werden kann. The present invention is based on the finding that from the conventional way that the conductor tracks on Contact location separate from the respective through contact must be structured to enable that the structuring of the conductor tracks with the process technology minimum possible spacing of the individual conductor tracks in at a managerial level. According to the invention is therefore one of the conductor tracks within the Contact area together with the through contact in the same Process step formed, namely by formation and subsequent Filling a contact opening in the contact area into which a Trench for which a conductor track opens. This will create a Self-adjustment of the width of this conductor track in the area of Through contact to the size of the through contact achieved. Because the formation of the contact opening and thus the Structuring of the wide, to the size of the through contact self-adjusted area of a conductor track as well of the through contact in one of the structuring this conductor track separated outside the contact area Step is carried out results from the widening no increased minimum distance between adjacent conductor tracks of a conductor level, since the Adjustment errors in the formation of the contact opening are smaller than that process-related minimum distances between characteristics a structuring step. Consequently, by the Invention reduces the chip area required. Furthermore, by the self-adjustment prevents the continuity contact must be narrower than the conductor tracks, which means that the Electromigration resistance of the through contact increased and the Resistance of the same can be reduced.

Anhand der vorliegenden Erfindung ist es folglich möglich, integrierte Schaltungen zu entwerfen und herzustellen, die einen reduzierten Flächenbedarf aufweisen und aufgrund der erhöhten Elektromigrationsfestigkeit und des reduzierten Widerstands der Kontakte zwischen Leiterbahnen verbesserte elektrische Eigenschaften aufweisen. With the present invention it is therefore possible to to design and manufacture integrated circuits that have a reduced space requirement and due to the increased resistance to electromigration and reduced Improved contact resistance between tracks have electrical properties.

Gemäß einem speziellen Ausführungsbeispiel wird der Intermetallkontakt in Dual-Damascene-Technologie hergestellt. According to a special embodiment, the Intermetallic contact made in dual damascene technology.

Weitere bevorzugte Ausgestaltungen der vorliegenden Erfindung sind in der folgenden detaillierten Beschreibung sowie in den Unteransprüchen definiert. Further preferred configurations of the present invention are in the following detailed description as well as in the Subclaims defined.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen: Preferred embodiments of the present invention are referred to below with reference to the enclosed Drawings explained in more detail. Show it:

Fig. 1 einen Abschnitt eines exemplarischen Layouts, bei dem Intermetallkontakte gemäß der vorliegenden Erfindung verwendet werden; FIG. 1 shows a portion of an exemplary layout used in the inter-metal contacts according to the present invention;

Fig. 2 bis Fig. 8 Querschnittansichten zweier Paare einer oberen und einer unteren Leiterbahn, von den die Leiterbahnen eines Paares durch einen Intermetallkontakt verbunden sind, wobei Zustände aufeinanderfolgende Prozeßschritte bei der Herstellung gezeigt sind, gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung; . Fig. 2 to 8 are cross-sectional views of two pairs of upper and lower conductor track, of which the conductor tracks of a pair are connected by an inter-metal contact, said states successive process steps are shown in the preparation, according to a first embodiment of the present invention;

Fig. 9 eine Querschnittansicht der derjenigen von Fig. 5 entspricht, wobei die Auswirkung eines Justagefehlers bei der Strukturierung der oberen Leiterbahn veranschaulicht wird; FIG. 9 is a cross-sectional view corresponding to that of FIG. 5, illustrating the effect of an adjustment error when structuring the upper conductor track;

Fig. 10 eine Querschnittansicht der derjenigen von Fig. 5 entspricht, wobei die Auswirkung eines Justagefehlers bei der Strukturierung der oberen Leiterbahn für den Fall einer größeren Ätztiefe veranschaulicht wird; FIG. 10 is a cross-sectional view corresponding to that of FIG. 5, illustrating the effect of an adjustment error when structuring the upper conductor track in the event of a greater etching depth;

Fig. 11 bis 18 Querschnittansichten zweier Paare einer oberen und einer unteren Leiterbahn, von den die Leiterbahnen eines Paares durch einen Intermetallkontakt verbunden sind, wobei Zustände aufeinanderfolgende Prozeßschritte bei der Herstellung gezeigt sind, gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung; . 11 to 18 are cross-sectional views of two pairs of upper and lower conducting track, of which the conductor tracks of a pair are connected by an inter-metal contact, said states successive process steps are shown in the preparation, according to a second embodiment of the present invention;

Fig. 19 bis 29 Schnittansichten zweier Paare einer oberen und einer unteren Leiterbahn, von den die Leiterbahnen eines Paares durch einen Intermetallkontakt verbunden sind, wobei Zustände aufeinanderfolgende Prozeßschritte bei der Herstellung gezeigt sind, gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung; Fig. 19 to 29 are sectional views of two pairs of upper and lower conductor track, of which the conductor tracks of a pair are connected by an inter-metal contact, said states successive process steps are shown in the preparation, according to a third embodiment of the present invention;

Fig. 30 Querschnittansicht einer Intermetallkontaktanordnung gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung; Fig. 30 is cross-sectional view of an inter-metal contact arrangement according to a fourth embodiment of the present invention;

Fig. 31 Querschnittansicht der Intermetallkontaktanordnung von Fig. 30, wobei der Schnitt senkrecht zu dem von Fig. 30 verläuft; und Fig. 31 is cross-sectional view of the inter-metal contact arrangement of Figure 30, the section being perpendicular to that of Fig. 30.; and

Fig. 32 ein exemplarisches Layout einer integrierten Schaltung, bei dem herkömmliche Intermetallkontakte verwendet werden. , Are used in the conventional inter-metal contacts FIG. 32 illustrates an exemplary layout of an integrated circuit.

Bevor bezugnehmend auf die Figuren die Erfindung anhand von Ausführungsbeispielen näher erläutert wird, wird darauf hingewiesen, daß gleiche oder funktionsgleiche Elemente in den Figuren mit gleichen Bezugszeichen versehen sind, und daß eine wiederholte Beschreibung dieser Elemente bei der Beschreibung der Figuren vermieden wird. Before referring to the figures, the invention based on Embodiments will be explained in more detail thereon pointed out that identical or functionally identical elements in the Figures are provided with the same reference numerals, and that a repeated description of these elements in the Description of the figures is avoided.

Fig. 1 zeigt zunächst ein Abschnitt eines exemplarischen Layouts, bei dem Durchgangskontakte gemäß der vorliegenden Erfindung verwendet werden. Aus der nun folgenden Beschreibung bezüglich Fig. 1 wird sich deutlich ergeben, daß es durch die vorliegende Erfindung ermöglicht wird, in einem Layout Leiterbahnen einer Leiterbahn- bzw. Strukturebene so eng zu setzen, wie es durch die Prozeßparameter für Leiterbahnen mit minimaler Leiterbahnbreite möglich ist. Fig. 1 shows a portion of an exemplary first layout, to be used in the vias according to the present invention. From the description that follows now with reference to FIG. 1, it will be clear that the present invention makes it possible to set conductor tracks of a conductor track or structural level in a layout as narrowly as is possible by means of the process parameters for conductor tracks with a minimal conductor track width ,

In dem Layoutabschnitt von Fig. 1 sind vier Leiterbahnen 10, 12, 14, 16 mit durchgezogenen Umrandungslinien gezeigt, die in einer oberen Strukturebene bzw. Leiterbahnebene angeordnet sind. Ferner sind vier Leiterbahnen 18, 20, 22 und 24 mit gepunkteten Umrandungslinien gezeigt, die in einer unteren Strukturebene angeordnet sind. Wie bei dem Beispiel von Fig. 32 sind die Leiterbahnen 10-24 in dem Layout von Fig. 1 derart angeordnet, daß Leiterbahnen 10-16 bzw. 18-24 einer Strukturebene parallel zueinander angeordnet sind, und daß die Leiterbahnen 10-24 paarweise derart zueinander ausgerichtet sind, daß eine Leiterbahn einer Strukturebene in einer Richtung bis zu einem Kontaktort 26, 28, 30 und 32 verläuft, von wo aus eine entsprechende Leiterbahn der anderen Strukturebene in dieselbe Richtung (in Fig. 1 in der Längsrichtung des Blattes) weiterläuft. An jedem Kontaktort 26-32 ist in einem Kontaktbereich 34, 36, 38 und 40 ein Durchgangskontakt gebildet, der die selben Abmessungen wie der Kontaktbereich aufweist und deshalb in der folgenden Beschreibung mit demselben Bezugszeichen wie der entsprechende Kontaktbereich angegeben wird. Es wird darauf hingewiesen, daß die Umrandungslinie der unteren Leiterbahnen 18-24 im Kontaktbereich 34-40 zum einen durch die durchgezogenen Seitenlinien der oberen Leiterbahn 10-16 und zum anderen durch der Abschnitt der gestrichelten Linie der Kontaktbereiche 34-40, der die oberen Leiterbahnen 10-16 durchquert, verdeckt werden. In the layout section of FIG. 1, four conductor tracks 10 , 12 , 14 , 16 are shown with solid border lines, which are arranged in an upper structural plane or conductor track plane. Furthermore, four conductor tracks 18 , 20 , 22 and 24 are shown with dotted outline lines, which are arranged in a lower structural level. As in the example of FIG. 32, the conductor tracks 10-24 in the layout of FIG. 1 are arranged such that conductor tracks 10-16 or 18-24 of a structural plane are arranged parallel to one another, and that the conductor tracks 10-24 are arranged in pairs are aligned to one another such that a conductor track of a structural plane extends in one direction to a contact location 26 , 28 , 30 and 32 , from where a corresponding conductor track of the other structural plane continues in the same direction (in the longitudinal direction of the sheet in FIG. 1). At each contact location 26-32 , a through contact is formed in a contact area 34 , 36 , 38 and 40 , which has the same dimensions as the contact area and is therefore given in the following description with the same reference number as the corresponding contact area. It is pointed out that the border line of the lower conductor tracks 18-24 in the contact region 34-40 is on the one hand by the solid side lines of the upper conductor track 10-16 and on the other hand by the section of the dashed line of the contact regions 34-40 , which the upper conductor tracks 10-16 crossed, covered.

Es wird darauf hingewiesen, daß in dem in Fig. 1 gezeigten Layout keine Leiterbahn einen verbreiterten Bereich aufweist, obwohl gemäß der vorliegenden Erfindung jede der Leiterbahnen 10-16 der oberen Strukturebene im Kontaktbereich 34-40 eine Breite aufweist, die selbstjustiert an die Weite des Kontaktbereiches bzw. des Kontaktes 34-40 angepaßt ist, wie es im folgenden näher erläutert werden wird. Genauer ausgedrückt bedeutet dies, daß in dem Fall, daß Fig. 1 eine Draufsicht der Leiterbahn-Kontakt-Anordnung darstellen würde, die durchgezogene Umrandungslinie jeder Leiterbahn 10-16 der oberen Strukturebene am Kontaktort 26-32 der gestrichelten Linie 34-40 entlang verlaufen würden. Der Grund für die abweichende Darstellung wird im folgenden noch erläutert werden. It is pointed out that in the layout shown in FIG. 1, no conductor track has a widened region, although according to the present invention, each of the conductor tracks 10-16 of the upper structural level in the contact region 34-40 has a width which is self-aligned to the width of the Contact area or the contact 34-40 is adapted, as will be explained in more detail below. Specifically, this means that in the event that Fig. 1 would represent a top view of the trace contact arrangement, the solid outline of each trace 10-16 would run along the top structural level at contact location 26-32 of dashed line 34-40 , The reason for the different presentation will be explained in the following.

Fig. 1 zeigt anhand von Doppelpfeilen ferner minimale Leiterbahnbreiten w1 und w2 sowie Minimalabstände s1 und s2 an, die durch die dem Layout zugrundeliegende Prozeßtechnologie festgelegt sind und beim Layoutentwurf einzuhalten sind. Die Leiterbahnbreiten w1 und w2 legen die minimale Breite für Leiterbahnen der oberen bzw. unteren Leiterbahnebene fest, während die Minimalabständen s1 und s2 minimale Abständen zwischen benachbarten Leiterbahnen oder anderen Merkmalen einer Leiterbahnebene, d. h. der oberen oder der unteren, festlegen. Mit einem Doppelpfeil ist ferner ein Abstand s3 des Kontaktes 34, der die obere Leiterbahn 10 mit der unteren Leiterbahn 18 leitfähig verbindet, zu der benachbarten oberen Leiterbahn 12 gezeigt. Es wird daran erinnert, daß, wie es bereits im vorhergehenden erwähnt worden ist, am Kontaktort 26 die obere Leiterbahn 10 erfindungsgemäß eine Breite aufweist, die an die Weite des Kontaktes 34 selbstjustiert ist, so daß der Abstand s3 ebenfalls den Abstand der oberen Leiterbahn 10 zu der benachbarten Leiterbahn 12 darstellt. Ferner ist in Fig. 1 ein Abstand s4 zwischen benachbarten Kontakten 34 und 36 gezeigt. Fig. 1 shows by means of double arrows further minimum track widths w1 and w2 and minimum distances s1 and s2, which are defined by the underlying technology and the layout process are to be observed in the layout design. The track widths w1 and w2 define the minimum width for tracks of the upper and lower track level, while the minimum distances s1 and s2 define minimum distances between adjacent tracks or other features of a track level, ie the upper or the lower. A double arrow also shows a distance s3 of the contact 34 , which conductively connects the upper interconnect 10 to the lower interconnect 18 , from the adjacent upper interconnect 12 . It is recalled that, as has already been mentioned above, the upper conductor track 10 at the contact location 26 has a width according to the invention which is self-adjusted to the width of the contact 34 , so that the distance s3 also the distance of the upper conductor track 10 to the adjacent conductor track 12 . A distance s4 between adjacent contacts 34 and 36 is also shown in FIG. 1.

Wie es Fig. 1 zu entnehmen ist, können für die Anordnung der Leiterbahnen 10-24 jeweils der minimal mögliche Abstand s1 bzw. s2 und die minimal mögliche Leiterbahnbreite w1 und w2 verwendet werden, auch wenn Intermetallkontakte 34-40 vorgesehen sind, und auch wenn abweichend von der Darstellung im Layout von Fig. 1 der Abstand zweier benachbarter oberer Leiterbahnen 10-16 an den Kontaktorten 26-32 kleiner als die Minimalbreite s1, nämlich s3, beträgt. Die Leiterbahnen 10-24 sind, wie im vorhergehenden erwähnt, auch innerhalb der Kontaktbereiche 34-40 mit der minimalen Leiterbahnbreite w1 bzw. w2 gezeigt, obwohl die oberen Leiterbahnen 10-16 an den Kontaktorten 26-32 erfindungsgemäß eine an die Kontaktweite selbstjustiert angepaßte Breite aufweisen, weil hierdurch in dem Fall eines computergestützten Layoutentwurfes sichergestellt wird, daß bei der Überprüfung der Einhaltung der Entwurfsregeln, wie sie beispielsweise durch ein Unterprogramm durchgeführt wird, keine Fallunterscheidung hinsichtlich der Kontaktstellen 26-32 bei der Überprüfung der Frage getroffen werden muß, ob der Minimalabstand s1 zwischen Merkmalen der oberen Leiterbahnebene eingehalten worden ist. In dem anderen Fall nämlich, daß die oberen Leiterbahnen 10-16 mit Umrandungslinien dargestellt werden würden, die entlang der gestrichelten Linien 34 führen, würde bei Überprüfung der Einhaltung der Designregeln an den Kontaktstellen 26-32 ein Fehler hervorgerufen werden, da die Abstände zwischen den Kontaktbereichen 34-40 und den Leiterbahnen 10-16 s3 betragen und somit kleiner als der Minimalabstand s1 sind. As can be seen in FIG. 1, the minimum possible distance s1 or s2 and the minimum possible conductor width w1 and w2 can be used for the arrangement of the conductor tracks 10-24 , even if intermetallic contacts 34-40 are provided, and also if other than as shown in the layout of Fig. 1, the distance between two adjacent upper conductor tracks 10-16 on the contact locations 26-32 than the minimum width s1, s3 namely, is smaller. As mentioned above, the conductor tracks 10-24 are also shown within the contact regions 34-40 with the minimum conductor track width w1 or w2, although the upper conductor tracks 10-16 at the contact locations 26-32 have a width which is self-adjusted to the contact width according to the invention have, because this ensures in the case of a computer-aided layout design that when checking compliance with the design rules, such as is carried out by a subroutine, no case distinction must be made with regard to the contact points 26-32 when checking the question whether the Minimum distance s1 between features of the upper conductor level has been observed. In the other case, namely, that the upper conductor tracks 10-16 would be shown with border lines which run along the dashed lines 34 , an error would be caused when checking the compliance with the design rules at the contact points 26-32 , since the distances between the Contact areas 34-40 and the conductor tracks 10-16 s3 and are therefore smaller than the minimum distance s1.

Der Grund dafür, daß die oberen Leiterbahnen 10-16 trotz der an die Kontaktweite der Intermetallkontakte 34-40 angepaßten vergrößerten Breite an den Kontaktstellen 26-32 so eng gesetzt werden können, als besäßen dieselben überall die Minimalbreite w1, besteht darin, daß die Strukturierung der Leiterbahnen 10-16 außerhalb der Kontaktbereiche 34-40 einerseits und die Strukturierung der Kontakte und der Leiterbahnen 10-16 innerhalb der Kontaktbereiche 34-40 andererseits in verschiedenen Prozeßschritten durchgeführt werden. Auf diese Weise unterliegt die Beabstandung des Bereiches der Leiterbahnen 10-16 innerhalb der Kontaktbereiche 34-40 nicht der Prozeß-, wie z. B. Lithographie-, bedingten Minimalabstandsbedingung s1. Der Abstand s3 des Kontaktbereiches 34 zu der oberen Leiterbahn 12 muß lediglich größer als ein Minimalabstand sein, der durch Prozeßtoleranzen, wie z. B. Justagefehler bezüglich der oberen und unteren Leiterbahnebene bei der Belichtung und Weitentoleranz des Intermetallkontaktes 34 bei Belichtung und Ätzung, definiert wird. Diese Prozeßtoleranzen sind jedoch viel kleiner als die Minimalbreiten w1 und w2 und Minimalabstände s1 und s2 der Leiterbahnen 10-24 die beispielsweise lithographisch bedingt sind. The reason why the upper conductor tracks 10-16, despite the increased width adapted to the contact width of the intermetallic contacts 34-40 at the contact points 26-32 , can be set as narrow as if they had the minimum width w1 everywhere is because of the structuring the conductor tracks 10-16 outside the contact areas 34-40 on the one hand and the structuring of the contacts and the conductor tracks 10-16 within the contact areas 34-40 on the other hand can be carried out in various process steps. In this way, the spacing of the area of the conductor tracks 10-16 within the contact areas 34-40 is not subject to the process such. B. lithography, conditional minimum distance condition s1. The distance s3 of the contact area 34 to the upper conductor track 12 need only be greater than a minimum distance, which is due to process tolerances, such as. B. adjustment error with respect to the upper and lower interconnect level in the exposure and wide tolerance of the intermetallic contact 34 in exposure and etching is defined. However, these process tolerances are much smaller than the minimum widths w1 and w2 and minimum distances s1 and s2 of the conductor tracks 10-24, which are caused, for example, by lithography.

Lediglich der Vollständigkeit halber sei darauf hingewiesen, daß die Abstände zwischen den benachbarten Intermetallkontakten, da dieselben in einem gemeinsamen Prozeßschritt hergestellt werden, ebenfalls der Einhaltung eines prozeßabhängigen Minimalabstands S4 unterworfen sind, der von der verwendeten Maskentechnik abhängt, und der sich von S1 unterscheiden kann. For the sake of completeness, it should be noted that the distances between the neighboring ones Intermetallic contacts because they are in a common process step be produced, also compliance with a process-dependent minimum distance S4 are subjected to that of depends on the mask technique used, and which is different from S1 can distinguish.

Wie es in der vorhergehenden Beschreibung des Layouts von Fig. 1 beschrieben worden ist, wird es durch die vorliegende Erfindung ermöglicht, in einem Layout Leiterbahnen so eng zu setzen, wie es unter Berücksichtigung prozeßbedingter Minimalabstände s1 bzw. s2 möglich ist, wodurch sich ein minimaler bzw. reduzierter Flächenbedarf ergibt. Für bestimmte Anwendungsbereiche, bei denen durch bestimmten Standards bzw. Normen feste Chipflächengrößen vorgegeben sind, bedeutet dies, daß die eingesparte Fläche zur Implementierung zusätzlicher Funktionen oder dergleichen verwendet werden kann. Ferner ist, wie es in Fig. 1 gezeigt ist, die Weite jedes Intermetallkontaktes größer als die Breite der Leiterbahnen 10-24 außerhalb der Kontaktorte 26-40, so daß die Intermetallkontakte in ihrer Elektromigrationsfestigkeit deutlich verbessert sind. Für integrierte Schaltungen bedeutet die vorliegende Erfindung folglich eine reduzierte Chipfläche und verbesserte elektrische Eigenschaften. As has been described in the previous description of the layout of FIG. 1, the present invention makes it possible to set conductor tracks in a layout as narrowly as is possible taking into account process-related minimum distances s1 or s2, which results in a minimal or reduced space requirements. For certain areas of application in which fixed chip area sizes are prescribed by certain standards, this means that the area saved can be used to implement additional functions or the like. Furthermore, as shown in FIG. 1, the width of each intermetallic contact is greater than the width of the conductor tracks 10-24 outside the contact locations 26-40 , so that the intermetallic contacts are significantly improved in their resistance to electromigration. For integrated circuits, the present invention consequently means reduced chip area and improved electrical properties.

Im folgenden werden bezugnehmend auf die Fig. 2-29 verschiedene Ausführungsbeispiele zur Herstellung eines Intermetallkontaktes gemäß der vorliegenden Erfindung beschrieben. Jede dieser Figuren zeigt in einem Querschnitt auf der linken Seite eine obere und eine untere Leiterbahn, die durch einen jeweiligen Intermetallkontakt leitfähig verbunden sind bzw. werden sollen, und auf der rechten Seite eine obere und untere Metallbahn, die nicht miteinander verbunden sind bzw. werden sollen, und zwar nach aufeinanderfolgenden Prozeßschritten zur Herstellung des Intermetallkontaktes. Die Querschnitte entsprechen somit Querschnitten entlang der Schnittlinie A in dem Layout von Fig. 1, falls angenommen wird, daß sich die untere Leiterbahn 20 über die Schnittebene A erstreckt. Various exemplary embodiments for producing an intermetallic contact according to the present invention are described below with reference to FIGS. 2-29. Each of these figures shows a cross section on the left side of an upper and a lower conductor track which are or are to be conductively connected by a respective intermetallic contact, and on the right side an upper and lower metal track which are not or are not connected to one another should, namely after successive process steps for producing the intermetallic contact. The cross sections thus correspond to cross sections along the section line A in the layout of FIG. 1, if it is assumed that the lower conductor track 20 extends over the section plane A.

Die dargestellten Ausführungsbeispiele stellen Prozeßabläufe dar, mit denen ein Intermetallkontakt in Dual-Damascene- Technologie hergestellt werden kann, und bei denen die Weite des Intermetallkontaktes größer vorgesehen sein kann als die minimalen Breiten der oberen und unteren Metallbahnen, während im Gegensatz hierzu bei den Intermetallkontakten herkömmlicher Art die Weite des Intermetallkontaktes stets kleiner oder gleich der Weite der oberen und unteren Metallbahn sein mußte, wie es Bezug nehmend auf Fig. 32 erläutert wurde. The illustrated exemplary embodiments represent process sequences with which an intermetallic contact can be produced in dual damascene technology, and in which the width of the intermetallic contact can be provided to be larger than the minimum widths of the upper and lower metal tracks, whereas, in contrast, the intermetallic contacts are more conventional The type of the width of the intermetallic contact always had to be less than or equal to the width of the upper and lower metal tracks, as was explained with reference to FIG. 32.

Bezugnehmend auf Fig. 2-8 wird zunächst ein erstes Ausführungsbeispiel zur Herstellung eines Intermetallkontaktes gemäß der vorliegenden Erfindung beschrieben. Fig. 2 stellt einen Zustand während des Prozeßablaufes dar, bei dem die Leiterbahnen der unteren Leiterebene bereits gebildet worden sind und eine Maske zur Strukturierung der oberen Leiterbahnen bzw. der oberen Leiterebene aufgebracht ist. Fig. 2 zeigt eine erste Isolationsschicht 50, in der beispielsweise mittels einer Damascene-Technologie die untere Leiterbahn 18 und die untere Leiterbahn 20 der unteren Leiterebene strukturiert worden sind, wobei die untere Leiterebene allgemein mit 52 angezeigt ist und an eine Hauptseite 54 der ersten Isolationsschicht 50 angrenzt. Wie es zu sehen ist, ist bei der Strukturierung der unteren Leiterbahnen 18, 20 der unteren Leiterebene 52 der durch die Designregeln auferlegte Minimalabstand s2 einzuhalten. Auf der ersten Isolationsschicht 50 bzw. der Hauptseite 54 ist eine zweite Isolationsschicht 56 beispielsweise durch Abscheidung aufgebracht worden. Wie es durch einen Doppelpfeil angezeigt ist, weist die zweite Isolationsschicht eine Dicke t1 auf. Anschließend ist eine Maske 58 für die Strukturierung der oberen Leiterbahnen 10 und 12 der oberen Leiterebene auf einer Hauptseite 59 der Isolationsschicht 56 aufgebracht und geeignet strukturiert worden, wie z. B. durch Belichtung und anschließende Entwicklung, um Öffnungen 60 und 62 an denjenigen Stellen zu erzeugen, an denen die Leiterbahnen 10 und 12 gebildet werden sollen, bzw. um die zweite Isolationsschicht 56 an diesen Stellen freizulegen. Die Maske 58, wie z. B. Photolack, wird hierbei relativ zu der unteren Leiterebene bzw. relativ zu den unteren Leiterbahnen 18 und 20 oder eine zur Strukturierung derselben verwendete Leitermaske justiert. Referring to FIGS. 2-8, a first embodiment for the preparation of an inter metal contact will first be described according to the present invention. Fig. 2 illustrates a state during the process sequence, wherein the conductor tracks of the lower level conductors have been formed and a mask for patterning the upper conductor tracks and the upper conductor layer is applied. Fig. 2 shows a first insulation layer 50 in which the lower conductor layer have been patterned, for example by means of a damascene technology, the lower conductor 18 and lower conductor 20, the lower conductor layer is generally indicated by 52 and to a page 54 of the first insulating layer 50 adjacent. As can be seen, the minimum spacing s2 imposed by the design rules must be observed when structuring the lower conductor tracks 18 , 20 of the lower conductor level 52 . A second insulation layer 56 has been applied to the first insulation layer 50 or the main side 54 , for example by deposition. As indicated by a double arrow, the second insulation layer has a thickness t1. Subsequently, a mask 58 for the structuring of the upper conductor tracks 10 and 12 of the upper conductor level has been applied to a main side 59 of the insulation layer 56 and has been suitably structured, such as, for. B. by exposure and subsequent development to create openings 60 and 62 at those locations where the conductor tracks 10 and 12 are to be formed, or to expose the second insulation layer 56 at these locations. The mask 58 , such as. B. photoresist, is adjusted relative to the lower conductor level or relative to the lower conductor tracks 18 and 20 or a conductor mask used for structuring the same.

Fig. 3 stellt den Zustand dar, der sich einstellt, nachdem beispielsweise mittels eines Ätzschrittes an den freigelegten Stellen 60, 62 für die obere Leiterebene 64 Graben 66, 68 der Tiefe d1 in der zweiten Isolationsschicht 56 gebildet worden sind. Die Tiefe d1 definiert somit die Schichtdicke der oberen Leitereben 64. Anschließend wird die Maske 58 mittels bekannter Verfahren, wie z. B. mittels Lackstrippens, Trocken- oder Naßätzens, entfernt. FIG. 3 shows the state that arises after, for example, by means of an etching step at the exposed locations 60 , 62 for the upper conductor level 64, trenches 66 , 68 of the depth d1 have been formed in the second insulation layer 56 . The depth d1 thus defines the layer thickness of the upper conductor planes 64 . The mask 58 is then removed using known methods, such as, for. B. by means of lacquer stripping, dry or wet etching, removed.

Fig. 4 zeigt den Zustand, der sich einstellt, nachdem auf der strukturierten oberen Seite 59 der zweiten Isolationsschicht 56 eine Maske 72, wie z. B. Photolack, für die Bildung des Intermetallkontaktes 34 aufgebracht und strukturiert, wie z. B. belichtet und entwickelt, worden ist, um in der Maske 72 eine Öffnung 74 zu bilden, die auf der Seite 59 der zweiten Isolationsschicht 56 einen freigelegten Kontaktbereich definiert. Die Justierung der Maske 72 wird entweder bezüglich der unteren oder der oberen Leiterebene bzw. einer unteren oder einer oberen Leitermaske 52, 64 durchgeführt. FIG. 4 shows the state that arises after a mask 72 , such as, for example, on the structured upper side 59 of the second insulation layer 56 . B. photoresist, applied for the formation of the intermetallic contact 34 and structured, such as. B. has been exposed and developed, to form an opening 74 in the mask 72 , which defines an exposed contact area on the side 59 of the second insulation layer 56 . The mask 72 is adjusted either with respect to the lower or the upper conductor level or a lower or an upper conductor mask 52 , 64 .

Wie es in Fig. 5 zu sehen ist, wird daraufhin von der Öffnung 74 in der Maske 72 her eine Kontaktöffnung 76 in die zweite Isolationsschicht 56 bis zu der unteren Leiterebene 52 bzw. der unteren Leiterbahn 18 bzw. der Hauptseite 54 hinab geätzt. Die Tiefe der Ätzung beträgt somit d2 = t1 - d1. Bei geringer Überätzzeit wird der Bereich der unteren Leiterbahn 18 geöffnet, in dem dieselbe mit dem Bereich überlappt, an dem der Graben 66 (Fig. 4) für die obere Leiterbahn gebildet worden ist. Eine Fehljustierung des oberen Leiterbahngrabens 66 und der unteren Leiterbahn 18 zueinander führt folglich zu einer reduzierten Kontaktfläche wie es bezugnehmend auf Fig. 9 näher beschrieben werden wird. Am Randbereich 78 der Kontaktöffnung 76 ist die Öffnungstiefe um die Tiefe d1 im Vergleich zu dem Bereich, bei dem der Graben 66 für die obere Leiterbahn gebildet worden ist, reduziert. As can be seen in FIG. 5, a contact opening 76 is then etched down from the opening 74 in the mask 72 into the second insulation layer 56 down to the lower conductor level 52 or the lower conductor track 18 or the main side 54 . The depth of the etching is therefore d2 = t1 - d1. If the overetching time is short, the region of the lower conductor track 18 is opened by overlapping it with the region at which the trench 66 ( FIG. 4) for the upper conductor path has been formed. A misalignment of the upper conductor track trench 66 and the lower conductor track 18 relative to one another consequently leads to a reduced contact area, as will be described in more detail with reference to FIG. 9. At the edge region 78 of the contact opening 76 , the opening depth is reduced by the depth d1 compared to the region in which the trench 66 has been formed for the upper conductor track.

Nach der Ätzung der Kontaktöffnung 76 wird, wie es in Fig. 6 gezeigt ist, die Maske 72 wieder entfernt und daraufhin, wie es in Fig. 7 gezeigt ist, ein leitfähiges Material 78, wie z. B. ein metallisches Material aus Kupfer, Aluminium oder einem anderen Metall, für die obere Leiterebene 64 auf der Seite 59 der zweiten Isolationsschicht 56 aufgebracht, wie z. B. durch ein Abscheideverfahren oder ein anderes geeignetes Verfahren. Wie es in Fig. 7 auf der linken Seite zu sehen ist, füllt das aufgebrachte leitfähige Material 78 sowohl die Kontaktöffnung 76 für den Intermetallkontakt 34 (Fig. 1) als auch den Graben 66 für die obere Leiterbahn 10 (Fig. 1) aus. Auf der rechten Seite ist die Füllung des Grabens 68 für die obere Leiterbahn 12 ersichtlich. After the etching of the contact opening 76 , as shown in FIG. 6, the mask 72 is removed again and then, as shown in FIG. 7, a conductive material 78 , such as, for. B. a metallic material made of copper, aluminum or another metal, for the upper conductor level 64 on the side 59 of the second insulation layer 56 , such as. B. by a deposition process or another suitable method. As can be seen in FIG. 7 on the left side, the applied conductive material 78 fills both the contact opening 76 for the intermetallic contact 34 ( FIG. 1) and the trench 66 for the upper interconnect 10 ( FIG. 1). The filling of the trench 68 for the upper conductor track 12 can be seen on the right-hand side.

Das überschüssige Material mit einer Dicke t3 oberhalb der Seite 59 der zweiten Isolationsschicht 56 wird, wie es in Fig. 8 gezeigt ist, in einem anschließenden Prozeßschritt entfernt, wie z. B. durch chemisch-mechanisches Polieren, wobei sich der in Fig. 8 gezeigte Zustand einstellt, bei dem sowohl der Intermetallkontakt 34 als auch die obere Leitereben 64 bzw. die oberen Leiterbahnen 10 und 12 fertiggestellt sind. Wie es ferner Fig. 8 zu entnehmen ist, werden die Leiterbahnen 10, 12 durch die Entfernung des aufgebrachten überschüssigen leitfähigen Materials 78 voneinander isoliert. The excess material with a thickness t3 above the side 59 of the second insulation layer 56 is, as shown in Fig. 8, removed in a subsequent process step, such as. B. by chemical mechanical polishing, wherein the state shown in FIG. 8 occurs, in which both the intermetallic contact 34 and the upper conductor levels 64 and the upper conductor tracks 10 and 12 are completed. As can also be seen in FIG. 8, the conductor tracks 10 , 12 are insulated from one another by the removal of the excess conductive material 78 applied.

In Fig. 8 ist zur Veranschaulichung innerhalb der Kontaktöffnung 76 durch eine gestrichelte Linie 80 der Anteil der Leiterbahn 10 und der Anteil des Intermetallkontaktes 34 an dem in die Kontaktöffnung 76 gefüllten metallischen Material 78 gezeigt. Die gestrichelte Linie 80 stellt somit die Grenz- bzw. Kontaktfläche zwischen dem Teil der Leiterbahn 10, der innerhalb des Kontaktbereiches liegt und durch die Maske von Fig. 4 definiert worden ist, und dem Intermetallkontakt 34 dar. Wie es zu erkennen ist, ist die Breite der Leiterbahn 10 im Kontaktbereich an die Weite des Intermetallkontaktes 34 selbstjustiert angepaßt, da die Leiterbahn 10 im Kontaktbereich und der Intermetallkontakt 34 in einem gemeinsamen Ätzschritt (Fig. 5) festgelegt werden. In FIG. 8, the portion of the conductor track 10 and the portion of the intermetallic contact 34 in the metallic material 78 filled in the contact opening 76 are shown by a dashed line 80 within the contact opening 76 . The dashed line 80 thus represents the boundary or contact area between the part of the conductor track 10 which lies within the contact area and has been defined by the mask from FIG. 4 and the intermetallic contact 34. As can be seen, this is the 10 self-aligned adjusted width of the conductor track in the contact area to the width of the inter-metal contact 34, because the conductor track 10 defined in the contact area and inter-metal contact 34 in a common etching step (Fig. 5).

Wie es vorgehend beschrieben worden ist, werden während der Herstellung des Intermetallkontaktes zwei Justagen durchgeführt, nämlich die der Maske 58 für die obere Leiterebene relativ zu der unteren Leiterebene und die der Maske 72 für die Kontaktöffnung 76 relativ zu entweder der unteren oder der oberen Leiterebene. Beide Justagen sind Justagefehlern unterworfen, die jedoch klein genug sind, um unter Berücksichtigung der Minimalabständen s1 und d2 nicht zur Kurzschlüssen zu führen. Jedoch ergeben sich aufgrund von Justagefehlern bei der Strukturierung der oberen Leiterbahn 10 Probleme bei der Bildung der Kontaktöffnung 76 für den Intermetallkontakt 34, die im folgenden bezugnehmend auf die Fig. 9 und 10 näher erläutert werden. As described above, two adjustments are made during the manufacture of the intermetallic contact, namely that of the mask 58 for the upper conductor level relative to the lower conductor level and that of the mask 72 for the contact opening 76 relative to either the lower or the upper conductor level. Both adjustments are subject to adjustment errors, which, however, are small enough not to lead to short circuits taking into account the minimum distances s1 and d2. However, due to adjustment errors in the structuring of the upper conductor track 10, problems arise in the formation of the contact opening 76 for the intermetallic contact 34 , which are explained in more detail below with reference to FIGS. 9 and 10.

Fig. 9 zeigt den Intermetallkontakt der Fig. 2-8 in einem Zustand, der demjenigen von Fig. 5 entspricht. Im Unterschied zu dem Zustand von Fig. 5 ist bei Fig. 9 bei der Strukturierung der oberen Leiterbahn 10 ein Justagefehler der Länge Δs aufgetreten. Die Ätzzeit und die Ätzrate sind wie bei Fig. 5 derart eingestellt, daß die Tiefe der Ätzung d2 beträgt, mit einer geringen Überätzzeit zur Öffnung der unteren Leiterbahn 18. Wie es zu sehen ist, wird die untere Leiterbahn 18 im Kontaktbereich nicht vollständig geöffnet, sondern nur in dem Bereich, in dem dieselbe mit der Strukturierung bzw. dem Graben 66 für die obere Leiterbahn 10 überlappt, da die nur hier die Öffnungstiefe der Kontaktöffnung 76 bis zu der unteren Leiterbahn 18 reicht. Aufgrund der Fehljustage bei der Maske 58 (Fig. 2) wird folglich die Kontaktfläche, d. h. die Grenzfläche zwischen der Kontaktöffnung 76 bzw. des Intermetallkontakts auf der einen und der unteren Leiterbahn 18 auf der anderen Seite, reduziert, wie es beispielsweise bei 82 zu erkennen ist. Der Kontaktwiderstand erhöht sich damit abhängig von der Fehljustierung bei der Justage der Maske 58 für die obere Leiterebene 64 (Fig. 2), was innerhalb einer integrierten Schaltung zu einer unerwünschten Ungleichheit bzw. Streuung von Kontaktwiderstandswerten führt. FIG. 9 shows the intermetallic contact of FIGS. 2-8 in a state which corresponds to that of FIG. 5. In contrast to the state of FIG. 5, an adjustment error of length Δs has occurred in FIG. 9 when structuring the upper conductor track 10 . As in FIG. 5, the etching time and the etching rate are set such that the depth of the etching is d2, with a slight overetching time for opening the lower conductor track 18 . As can be seen, the lower conductor track 18 is not completely opened in the contact area, but only in the area in which it overlaps with the structuring or the trench 66 for the upper conductor track 10 , since this is the only opening depth of the contact opening 76 here extends to the lower conductor track 18 . As a result of the incorrect adjustment in the mask 58 ( FIG. 2), the contact area, ie the interface between the contact opening 76 or the intermetallic contact on one side and the lower conductor track 18 on the other side, is consequently reduced, as can be seen, for example, at 82 is. The contact resistance thus increases as a function of the misalignment when the mask 58 is adjusted for the upper conductor level 64 ( FIG. 2), which leads to an undesired inequality or scatter of contact resistance values within an integrated circuit.

Das in Fig. 9 gezeigte Problem läßt sich auch nicht durch Erhöhung der Ätzzeit und damit Erhöhung der Tiefe, bis zu der die Ätzung durchgeführt wird, lösen, wie es bezugnehmend auf Fig. 10 beschrieben wird. Fig. 10 zeigt ebenfalls einen der Fig. 5 entsprechenden Zustand des Intermetallkontaktes 34, wobei wie bei Fig. 9 bei der Justage der oberen Leiterebene ein Justagefehler der Größe Δs aufgetreten ist. Anders als bei Fig. 5 und Fig. 9 ist die Ätzzeit und Ätzrate derart eingestellt, daß die Tiefe der Ätzung t1 beträgt. Durch diese höhere Ätzzeit wird die komplette untere Leiterbahn 18 im Bereich des Intermetallkontaktes freigelegt, wobei jedoch gleichzeitig eine erhöhte Einätzung der Isolationsschicht 50 in demjenigen Bereich neben der unteren Leiterbahn 18auftritt, in dem der Graben 66 für die obere Leiterbahn 10 angelegt, die untere Leiterbahn 18 jedoch nicht strukturiert ist, wie es in Fig. 10 bei 84 angezeigt ist. Wie es bei 84 zu sehen ist, entsteht folglich seitlich der unteren Leiterbahn 18 ein Graben. Diese Topologie, die durch die Einätzung neben der unteren Leiterbahn 18 und die unterschiedliche Ätztiefe im Randbereich der Kontaktöffnung entsteht, kann zu weiteren Problemen bei Barrierendichtigkeit und Füllverhalten bei der Metallabscheidung führen. The problem shown in FIG. 9 cannot be solved either by increasing the etching time and thus increasing the depth to which the etching is carried out, as is described with reference to FIG. 10. FIG. 10 also shows a state of the intermetallic contact 34 corresponding to FIG. 5, an adjustment error of the size Δs occurring during the adjustment of the upper conductor level as in FIG. 9. Unlike in FIG. 5 and FIG. 9, the etching time and etching rate are set such that the depth of the etching is t1. This higher etching time exposes the entire lower interconnect 18 in the area of the intermetallic contact, but at the same time there is an increased etching of the insulation layer 50 in the area next to the lower interconnect 18 in which the trench 66 is created for the upper interconnect 10 , the lower interconnect 18, however, is not structured, as is indicated at 84 in FIG. 10. As can be seen at 84, a trench is consequently formed to the side of the lower conductor track 18 . This topology, which is created by the etching next to the lower conductor track 18 and the different etching depth in the edge region of the contact opening, can lead to further problems with barrier tightness and filling behavior in the metal deposition.

Bezugnehmend auf Fig. 11-18 wird nun ein Ausführungsbeispiel beschrieben, welches den durch die Fehljustage bei der Strukturierung der oberen Leiterebene auftretenden Problemen des Ausführungsbeispiels von Fig. 2-10 durch Vorsehen einer Ätzstoppschicht oberhalb der unteren Leiterebene begegnet. With reference to FIGS. 11-18, an exemplary embodiment will now be described, which counteracts the problems of the exemplary embodiment from FIGS . 2-10 which arise due to the incorrect adjustment in the structuring of the upper conductor level by providing an etching stop layer above the lower conductor level.

Das folgende Ausführungsbeispiel löst die Probleme der Reduzierung der Kontaktfläche abhängig von der Fehljustage bei der Strukturierung bzw. Belichtung der oberen Leiterebene oder der auftretenden Topologie am Boden des Intermetallkontaktes bei Erhöhung der Ätzzeit dadurch, daß zwischen der ersten Isolationsschicht 50 und der zweiten Isolationsschicht 56 eine weitere Isolationsschicht 100 vorgesehen ist. Dementsprechend zeigt Fig. 11, die den Intermetallkontakt in einem Zustand während der Herstellung zeigt, der demjenigen von Fig. 2 entspricht, die Isolationsschicht 50 mit der ersten Leiterebene 52 und insbesondere den unteren Leiterbahnen 18 und 20, die weitere Isolationsschicht 100, die auf der oberen Seite 54 der Isolationsschicht 50 aufgebracht ist, die über der weiteren Isolationsschicht 100 angeordnete zweite Isolationsschicht 56 und die Maske 58 zur Strukturierung der oberen Leiterebene, die bezüglich der unteren Leiterebene justiert ist und bereits Öffnungen 60, 62 definiert. The following exemplary embodiment solves the problems of reducing the contact area depending on the misalignment in the structuring or exposure of the upper conductor level or the topology that occurs at the bottom of the intermetallic contact with an increase in the etching time in that a further between the first insulation layer 50 and the second insulation layer 56 Insulation layer 100 is provided. Accordingly, FIG. 11, which shows the intermetallic contact in a state during production which corresponds to that of FIG. 2, shows the insulation layer 50 with the first conductor level 52 and in particular the lower conductor tracks 18 and 20 , the further insulation layer 100 which is on the Upper side 54 of the insulation layer 50 is applied, the second insulation layer 56 arranged above the further insulation layer 100 and the mask 58 for structuring the upper conductor level, which is adjusted with respect to the lower conductor level and already defines openings 60 , 62 .

In zwei nachfolgenden Prozeßschritten wird wie bei dem ersten Ausführungsbeispiel bezugnehmend auf Fig. 3 und 4 beschrieben nacheinander eine Grabenätzung der oberen Leiterebene 64, um die Graben 66 und 68 der Tiefe d1 für die obere Leiterbahn 10 bzw. 12 (Fig. 1) zu erzeugen, wie es in Fig. 12 gezeigt ist, eine Entfernung der Maske 58 sowie eine Aufbringung einer neuen Maske 72 zur Bildung des Intermetallkontaktes bzw. der spätern Kontaktöffnung aufgebracht, die eine Öffnung 74 am Kontaktbereich aufweist, wie es in Fig. 13 zu sehen ist. In two subsequent process steps, as described in the first exemplary embodiment with reference to FIGS. 3 and 4, a trench etching of the upper conductor level 64 is carried out in succession in order to produce the trenches 66 and 68 of the depth d1 for the upper conductor track 10 and 12 ( FIG. 1) As shown in FIG. 12, a removal of the mask 58 and an application of a new mask 72 to form the intermetallic contact or the later contact opening, which has an opening 74 at the contact area, as shown in FIG. 13 ,

Im Unterschied zu dem ersten Ausführungsbeispiel erfolgt daraufhin eine Ätzung eines Teils der Kontaktöffnung 76 des Intermetallkontaktes in die zweite Isolationsschicht 56 mit einem Ätzprozeß, der, wie es in Fig. 14 zu sehen ist, selektiv auf der weiteren Isolationsschicht 100 stoppt. Hierdurch kann im Unterschied zu dem ersten Ausführungsbeispiel die zweite Isolationsschicht 56 auch im Randbereich 102 der Kontaktöffnung 76, d. h. dort, wo sich der Graben 66 nicht befand, vollständig entfernt werden, wodurch ein ebener Boden der Kontaktöffnung an der weiteren Isolationsschicht 100 erhalten wird. Die weitere Isolationsschicht 100 dient folglich als Ätzstoppschicht. In contrast to the first exemplary embodiment, part of the contact opening 76 of the intermetallic contact is then etched into the second insulation layer 56 using an etching process which, as can be seen in FIG. 14, selectively stops on the further insulation layer 100 . In this way, in contrast to the first exemplary embodiment, the second insulation layer 56 can also be completely removed in the edge region 102 of the contact opening 76 , ie where the trench 66 was not located, as a result of which a flat bottom of the contact opening on the further insulation layer 100 is obtained. The further insulation layer 100 consequently serves as an etching stop layer.

Wie es in Fig. 15 zu sehen ist, wird nach der Bildung der Kontaktöffnung 76 bis zur Ätzstoppschicht 100 die Maske 72 entfernt. Wie es in Fig. 16 zu sehen ist, wird nach der Entfernung der Maske 72 ein Ätzprozeß durchgeführt, durch welchen der an der Kontaktöffnung 76 freiliegende Teil der Ätzstoppschicht 100 geöffnet und die komplette untere Leiterbahn 18 im Bereich der Intermetallkontaktöffnung 76 freigelegt wird. Der Ätzprozeß kann hierbei selektiv zur ersten Isolationsschicht 50 und zur zweiten Isolationsschicht 56 sein, wie es vorliegend der Fall ist. Hierdurch ist die Bildung der Kontaktöffnung 76 abgeschlossen. As can be seen in FIG. 15, the mask 72 is removed after the formation of the contact opening 76 up to the etching stop layer 100 . As 16 shown in Fig., An etching process performed after removal of the mask 72, through which the exposed at the contact hole 76 portion of the etch stop layer 100 is opened and the entire lower conductor 18 is exposed in the region of the inter-metal contact opening 76. The etching process can be selective to the first insulation layer 50 and to the second insulation layer 56 , as is the case here. This completes the formation of the contact opening 76 .

Wie es in Fig. 15 ebenfalls zu sehen ist, ist die wirksame Kontaktfläche für die untere Leiterbahn 18 im wesentlichen stets gleich, so lange die Länge x, um die die Weite der Kontaktöffnung 76 relativ zu der Breite der unteren Leiterbahn 18 verbreitert ist, ausreichend ist, um Fehljustagen bei der Justage der Maske 72 auszugleichen. As can also be seen in FIG. 15, the effective contact area for the lower conductor track 18 is essentially always the same as long as the length x by which the width of the contact opening 76 is widened relative to the width of the lower conductor track 18 is sufficient is to compensate for misalignments when adjusting the mask 72 .

Entsprechend den Schritten 7 und 8 des ersten Ausführungsbeispiels wird anschließen durch Aufbringung des leitfähigen Materials 78, wie es in Fig. 17 gezeigt ist, und nachfolgendes Entfernen des Überschusses an leitfähigen Materials 78 der Intermetallkontakt 34 sowie die obere Leiterebene 64 bzw. die erste und zweite Leiterbahn 10 bzw. 12 gebildet. According to steps 7 and 8 of the first exemplary embodiment, by applying the conductive material 78 , as shown in FIG. 17, and subsequently removing the excess of conductive material 78, the intermetallic contact 34 and the upper conductor level 64 or the first and second are connected Conductor 10 or 12 formed.

Neben der Beseitigung des Problems der Reduzierung der Kontaktfläche abhängig von der Fehljustage bei der Strukturierung der oberen Leiterebene und der auftretenden Topologie am Boden des Intermetallkontaktes im Fall einer verlängerten Ätzzeit, wie es bei dem ersten Ausführungsbeispiel auftrat, liefert das zweite Ausführungsbeispiel durch das Vorsehen der zusätzlichen Isolationsschicht 100 zudem den Vorteil, daß die Maske 72 (Fig. 14) zur Bildung der Kontaktöffnung entfernt bzw. abgelöst werden kann, während die Leiterbahn 18 der unteren Leiterebene 52 noch nicht freigelegt ist (siehe Fig. 14 bzw. 15). Dies ist vorteilhaft, da die Maske 72, wie z. B. eine Photolackschicht, üblicherweise mit einem Sauerstoffplasma entfernt wird, das freiliegende Metallschichten stark oxidiert. Es wird jedoch darauf hingewiesen, daß die Entfernung der Ätzstoppschicht 100 von Fig. 16 auch vor der Entfernung der Maske 72 (Fig. 15) durchgeführt werden könnte, wobei jedoch die vorgehend beschriebene Prozeßablaufreihenfolge aus den vorgehend beschriebenen Gründen bevorzugt wird. In addition to eliminating the problem of reducing the contact area depending on the misalignment in the structuring of the upper conductor level and the topology that occurs at the bottom of the intermetallic contact in the case of an extended etching time, as occurred in the first exemplary embodiment, the second exemplary embodiment provides by providing the additional ones Insulation layer 100 also has the advantage that the mask 72 ( FIG. 14) can be removed or detached to form the contact opening while the conductor track 18 of the lower conductor level 52 has not yet been exposed (see FIGS. 14 and 15). This is advantageous because the mask 72 , such as. B. a photoresist layer, usually removed with an oxygen plasma, the exposed metal layers strongly oxidized. It is pointed out, however, that the removal of the etch stop layer 100 from FIG. 16 could also be carried out before the removal of the mask 72 ( FIG. 15), although the process sequence sequence described above is preferred for the reasons described above.

Bei den vorhergehend beschriebenen Ausführungsbeispielen wird die Dicke der oberen Leiterebene bzw. der oberen Leiterbahnen durch die Ätztiefe d1 in die Isolationsschicht 56 definiert (vgl. Fig. 3 bzw. Fig. 12). Die Dicke d1 hängt damit direkt von der Reproduzierbarkeit der Ätztiefe ab und ist somit unerwünschten Schwankungen unterworfen. Nachfolgend wird bezugnehmend auf Fig. 19-29 ein Ausführungsbeispiel zur Herstellung eines Intermetallkontaktes gemäß der vorliegenden Erfindung beschrieben, bei welchem die zweite Isolationsschicht 56 durch zwei Isolationsschichten 200, 202, zwischen denen eine Zwischenschicht 204 als Ätzstoppschicht angeordnet ist, und durch welche die Dicke der oberen Leiterebene bzw. oberen Leiterbahnen unabhängig von jeglicher Ätzrate oder Ätzdauer auf die Dicke der Isolationsschicht 202 oberhalb der Zwischenschicht 204 eingestellt werden kann. In the above-described embodiments, the thickness of the upper conductor plane and the upper conductor tracks is defined by the etching depth d1 in the insulating layer 56 (see. FIG. 3 or FIG. 12). The thickness d1 therefore depends directly on the reproducibility of the etching depth and is therefore subject to undesirable fluctuations. An exemplary embodiment for producing an intermetallic contact according to the present invention is described below with reference to FIGS. 19-29, in which the second insulation layer 56 is formed by two insulation layers 200 , 202 , between which an intermediate layer 204 is arranged as an etching stop layer, and by which the thickness of the The upper conductor level or upper conductor tracks can be adjusted to the thickness of the insulation layer 202 above the intermediate layer 204 independently of any etching rate or etching duration.

Fig. 19 stellt einen Zustand während der Herstellung des Intermetallkontaktes dar, der demjenigen von Fig. 2 und 11 entspricht. Insbesondere zeigt Fig. 19 die erste Isolationsschicht 50, in der die erste Leiterebene 52 mit den Leiterbahnen 18 und 20 gebildet ist, die auf der oberen Seite 54 der ersten Isolationsschicht 50 vorgesehene Ätzstoppschicht 100, die die zweite Isolationsschicht 56 der ersten beiden Ausführungsbeispiele ersetzenden Isolationsschichten 200, 200, die auf der Ätzstoppschicht 100 angeordnet sind, und zwischen denen die Zwischenschicht 204 angeordnet ist, und die Maske 58 zur Strukturierung der oberen Leiterebene, die auf der Isolationsschicht 202 aufgebracht ist. Die Maske 58 ist, wie es im vorhergehenden beschrieben wurde, auf die untere Leiterebene 52 justiert und weist für die Bildung der zwei oberen Leiterbahngraben zwei Atzöffnungen 60, 62 auf. Die Dicke der Isolationsschicht 202, der Zwischenschicht 204, der Isolationsschicht 200 und der Ätzstoppschicht 100 sind in Fig. 19 exemplarisch mit den Dicken d2, d4, d3 und d5 angegeben. FIG. 19 shows a state during the production of the intermetallic contact which corresponds to that of FIGS. 2 and 11. In particular, FIG. 19 shows the first insulation layer 50 , in which the first conductor level 52 is formed with the conductor tracks 18 and 20 , the etching stop layer 100 provided on the upper side 54 of the first insulation layer 50 , and the insulation layers replacing the second insulation layer 56 of the first two exemplary embodiments 200 , 200 , which are arranged on the etching stop layer 100 and between which the intermediate layer 204 is arranged, and the mask 58 for structuring the upper conductor level, which is applied to the insulation layer 202 . As described above, the mask 58 is adjusted to the lower conductor level 52 and has two etching openings 60 , 62 for the formation of the two upper conductor track trenches. The thickness of the insulation layer 202 , the intermediate layer 204 , the insulation layer 200 and the etch stop layer 100 are given by way of example in FIG. 19 with the thicknesses d2, d4, d3 and d5.

Nach der Aufbringung der Maske 58 für die oberen Leiterbahnen, wie es in Fig. 19 gezeigt ist, wird, wie in Fig. 20 dargestellt, mit einem selektiven Ätzprozeß die Isolationsschicht 202 der Dicke d2 geätzt, um einen Teil der Gräben 66, 68 für die obere Leiterebene 64 und insbesondere für die obere Leiterbahn 10 und die obere Leiterbahn 12 zu bilden. Die Ätzung stoppt selektiv auf der Zwischenschicht 204, die folglich als Ätzstoppschicht wirkt. After the mask 58 for the upper conductor tracks has been applied, as shown in FIG. 19, the insulation layer 202 of the thickness d2 is etched by a selective etching process, as shown in FIG. 20, by a part of the trenches 66 , 68 for to form the upper conductor level 64 and in particular for the upper conductor track 10 and the upper conductor track 12 . The etch selectively stops on the intermediate layer 204 , which consequently acts as an etch stop layer.

Danach wird, wie es in Fig. 21 gezeigt ist, die Maske 58 entfernt und, wie es in Fig. 22 gezeigt ist, die Maske 72 für den Intermetallkontakt auf der Isolationsschicht 202 aufgebracht, die zur anschließenden Bildung der Kontaktöffnung eine Öffnung 74 am Kontaktbereich aufweist. Mittels eines weiteren zur Zwischenschicht 204 selektiven Ätzprozesses wird anschließend die Isolationsschicht 202 innerhalb des durch die Maske 72 definierten Kontaktbereiches 74 entfernt, wie es in Fig. 23 zu sehen ist. Weitere selektive Ätzprozesse im Kontaktbereich 74 werden zur Entfernung der Zwischenschicht 204, wie es in Fig. 24 zu sehen ist, und zur Entfernung der Isolationsschicht 200, wie es in Fig. 25 zu sehen ist, durchgeführt. Die Ätzprozesse der Fig. 23-25 stoppen selektiv auf der jeweils unterhalb der zu ätzenden Schicht folgenden Schicht, d. h. der Zwischenschicht 204, der Isolationsschicht 200 bzw. der Ätzstoppschicht 100. Nach diesen Ätzschritten ist die Bildung der Kontaktöffnung 76 bis auf die Entfernung der Atzstoppschicht 100 abgeschlossen. Thereafter, as shown in FIG. 21, the mask 58 is removed and, as shown in FIG. 22, the mask 72 for the intermetallic contact is applied to the insulation layer 202 , which has an opening 74 in the contact area for the subsequent formation of the contact opening having. The insulation layer 202 within the contact area 74 defined by the mask 72 is then removed by means of a further etching process which is selective with respect to the intermediate layer 204 , as can be seen in FIG. 23. Further selective etching processes in the contact region 74 are carried out to remove the intermediate layer 204 , as can be seen in FIG. 24, and to remove the insulation layer 200 , as can be seen in FIG. 25. The etching process of FIGS. 23-25 selectively stop on top of each layer to be etched below the following layer, ie, the intermediate layer 204, the insulating layer 200 and the etch stop layer 100th After these etching steps, the formation of the contact opening 76 is completed except for the removal of the etch stop layer 100 .

Daraufhin wird, wie es in Fig. 26 zu sehen ist, die Maske 72 entfernt und in einem weiteren Ätzprozeß wird die Ätzstoppschicht 100 geöffnet und die untere Leiterbahn 18 im Bereich des Intermetallkontaktes freigelegt, wodurch die Bildung der Kontaktöffnung 76 abgeschlossen ist, wie es in Fig. 27 ersichtlich ist. Bei diesem Ätzschritt wird ferner die Zwischenschicht 204 in den strukturierten Bereichen in der oberen Leiterebene, insbesondere im Bereich der oberen Leiterbahnen 10 und 12, geätzt, wodurch die Tiefe des Grabens 68 auf d2 + d4 erhöht wird. Dieser Ätzprozeß kann hierbei selektiv zur Isolationsschicht 200 und zur Isolationsschicht 50 sein. Wie bei dem zweiten Ausführungsbeispiel ist es ebenfalls möglich, die Entfernung der Maske 72 nach der Öffnung der Ätzstoppschicht 100 durchzuführen, wobei jedoch in diesem Fall die Ablösung der Maske 72 bei offener Metallfläche und den damit verbundenen Oxidationsproblemen durchgeführt werden muß. In dem letztgenannten Fall kann jedoch die gleichzeitige Ätzung der Zwischenschicht 204 in den strukturierten Bereichen der oberen Leiterebene während der Ätzung der Ätzstoppschicht 100 vermieden werden. Thereupon, as can be seen in FIG. 26, the mask 72 is removed and in a further etching process the etching stop layer 100 is opened and the lower conductor track 18 is exposed in the region of the intermetallic contact, whereby the formation of the contact opening 76 is completed, as shown in FIG Fig. 27 can be seen. During this etching step, the intermediate layer 204 is also etched in the structured regions in the upper conductor level, in particular in the region of the upper conductor tracks 10 and 12 , as a result of which the depth of the trench 68 is increased to d2 + d4. This etching process can be selective for the insulation layer 200 and for the insulation layer 50 . As in the second embodiment, it is also possible to remove the mask 72 after the opening of the etch stop layer 100 , but in this case the mask 72 must be detached with the metal surface open and the associated oxidation problems. In the latter case, however, the simultaneous etching of the intermediate layer 204 in the structured regions of the upper conductor level can be avoided during the etching of the etching stop layer 100 .

Anschließend wird wie bei den vorangegangenen Ausführungsbeispielen eine Auffüllung der Öffnungen, d. h. der Kontaktöffnung 76 und der Graben 66 und 68 für die oberen Leiterbahnen mit leitfähigem Material 78 vorgenommen, wie es in Fig. 28 gezeigt ist, und daraufhin überschüssig aufgebrachtes leitfähiges Material 78 entfernt, wie es in Fig. 29 gezeigt ist. Wie es zusehen ist, ist die Dicke der oberen Leiterebene gleich der Dicke der beiden Schichten 202 und 204 und somit nicht Schwankungen der Ätzrate oder Ätzdauer unterworfen. Then, as in the previous exemplary embodiments, the openings, ie the contact opening 76 and the trenches 66 and 68 for the upper conductor tracks are filled with conductive material 78 , as shown in FIG. 28, and excess conductive material 78 is then removed, as shown in Fig. 29. As can be seen, the thickness of the upper conductor level is equal to the thickness of the two layers 202 and 204 and is therefore not subject to fluctuations in the etching rate or duration.

Fig. 30 und 31 zeigen Schnittbilder des Intermetallkontaktes 34 von Fig. 1 entlang der Ebene A bzw. einer Ebene B gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Der in den Fig. 30 und 31 gezeigte Intermetallkontakt entspricht demjenigen, der bei der Herstellung gemäß der Fig. 19-29 entsteht, wobei jedoch eine Barriereschicht 300 direkt unter den Leiterbahnen 18, 20 der unteren Leiterebene und den Leiterbahnen 10, 12 der oberen Leiterebene bzw. unterhalb des Intermetallkontaktes vorgesehen ist, um dieselben seitlich und unten gegen die Schichten 50, 100, 200-204 abzugrenzen. Diese Barrierenschicht hilft bei einer Strukturverkleinerung Zuverlässigkeitsprobleme bei der Herstellung der Leiterbahnen zu lösen. Die Barrierenschicht 300 unterhalb der oberen Leiterbahnen 10, 12 und des Intermetallkontaktes 34 kann beispielsweise vor dem Schritt der Auffüllung der Kontaktöffnung von Fig. 28 aufgebracht werden. FIGS. 30 and 31 show sectional views of the inter-metal contact 34 of FIG. 1 along the plane A and a plane B according to another embodiment of the present invention. The intermetallic contact shown in FIGS . 30 and 31 corresponds to that which is produced in the production according to FIGS. 19-29, but with a barrier layer 300 directly below the conductor tracks 18 , 20 of the lower conductor level and the conductor tracks 10 , 12 of the upper conductor level or is provided below the intermetallic contact in order to delimit them laterally and below against the layers 50 , 100 , 200-204 . This barrier layer helps to solve reliability problems in the manufacture of the conductor tracks when the structure is reduced in size. The barrier layer 300 below the upper conductor tracks 10 , 12 and the intermetallic contact 34 can be applied, for example, before the step of filling the contact opening in FIG. 28.

Die im vorhergehenden erwähnten Isolationsschichten 56, 200, 202 und 50 können aus Siliziumdioxid oder aus einem Low-k- Material, d. h. einem Isolationsmaterial mit einer Dielektrizitätskonstante, die kleiner als diejenige von Siliziumdioxid ist, bestehen. Die im vorhergehenden erwähnten Isolationsschichten 100 und 204 können beispielsweise aus Siliziumnitrid, Siliziumkarbid oder SiCOH bestehen. Die Leiterebenen 52, 64 bzw. die Leiterbahnen 10, 12 und 18, 20 und das zur Auffüllung verwendete leitfähige Material können beispielsweise Kupfer sein. Die Barriereschicht 200 kann beispielsweise eine Mehrfachschicht aus Tantal und Tantalnitrid sein. Die angegebenen Materialien sind jedoch lediglich nichterschöpfende Beispiele. The insulation layers 56 , 200 , 202 and 50 mentioned above can consist of silicon dioxide or of a low-k material, ie an insulation material with a dielectric constant which is smaller than that of silicon dioxide. The insulation layers 100 and 204 mentioned above can consist, for example, of silicon nitride, silicon carbide or SiCOH. The conductor levels 52 , 64 or the conductor tracks 10 , 12 and 18 , 20 and the conductive material used for filling can be copper, for example. The barrier layer 200 can be a multiple layer of tantalum and tantalum nitride, for example. However, the materials given are only non-exhaustive examples.

Bezugnehmend auf die vorhergehende Beschreibung wird darauf hingewiesen, daß, obwohl die Ätzschritte im vorhergehenden in den Figuren derart dargestellt worden sind, daß dieselben anisotrop sind, ferner isotrope oder zumindest Ätzverfahren verwendet werden können, bei denen die Ätzkante des Intermetallkontaktes derart gebildet wird, daß sie nicht senkrecht verläuft. Hieraus ergeben sich unterschiedliche Ausdehnungen der Intermetallkontaktöffnung an der Grenzfläche zu der oberen bzw. unteren Leiterbahn. Die Justage der Kontaktöffnung, die grundsätzlich bezüglich der oberen oder unteren Leiterebene durchgeführt werden kann, wird in diesem Fall bevorzugt auf diejenige Leiterebene justiert, in der der Durchmesser bzw. die Ausdehnung des Intermetallkontaktes größer ist, da hier der Abstand des Intermetallkontaktes zu der betreffenden benachbarten Leiterbahn kleiner ist. Referring to the foregoing description, it will noted that although the etching steps in the previous in the figures have been presented in such a way that they are the same are anisotropic, furthermore isotropic or at least etching processes can be used in which the etched edge of the Intermetallic contact is formed such that it is not perpendicular runs. This results in different dimensions the intermetallic contact opening at the interface to the upper or lower conductor track. The adjustment of the contact opening, the fundamentally regarding the upper or lower Manager level can be carried out in this case is preferred adjusted to the conductor level at which the diameter or the expansion of the intermetallic contact is greater because here the distance between the intermetallic contact and the one in question neighboring conductor track is smaller.

Ferner wird darauf hingewiesen, daß, obwohl im vorhergehenden zur Bildung der Kontaktöffnung lediglich Ätzverfahren verwendet worden sind, ferner grundsätzlich auch andere Verfahren einsetzbar sind, wie z. B. Bohren oder dergleichen. Ferner ist die Erfindung nicht auf die im vorhergehenden exemplarisch genannten Materialien für die Schichten usw. beschränkt. Insbesondere müssen für die einzelnen Schichten, wie z. B. die beiden Leiterebenen, nicht die gleichen Materialien verwendet werden. It is also noted that, although in the previous only etching processes to form the contact opening have been used, and in principle also other methods can be used, such as B. drilling or the like. Furthermore is the invention is not exemplary of the preceding materials mentioned for the layers, etc. limited. In particular, for the individual layers, such as. B. the two conductor levels, not the same materials used become.

Es wird ferner darauf hingewiesen, daß das Auffüllen des Grabens für die obere Leiterbahn, die mit der unteren Leiterbahn leitfähig verbunden werden soll, vor der Bildung der Kontaktöffnung durchgeführt werden kann, wobei das Metall der oberen Leiterbahn im Bereich des Kontaktbereichs beispielsweise mittels eines zusätzlichen Ätzschrittes vor der Bildung der Kontaktöffnung entfernt wird, um anschließend durch das leitfähige Material ersetzt zu werden, das bei Auffüllung der Kontaktöffnung aufgebracht wird. Ferner ist es möglich, lediglich die Kontaktöffnung zu befüllen und in einem gesonderten Schritt anschließend die Graben außerhalb der Kontaktbereiche zu befüllen. Bezugszeichenliste 10 Leiterbahn der oberen Leiterbahnebene
12 Leiterbahn der oberen Leiterbahnebene
14 Leiterbahn der oberen Leiterbahnebene
16 Leiterbahn der oberen Leiterbahnebene
18 Leiterbahn der unteren Leiterbahnebene
20 Leiterbahn der unteren Leiterbahnebene
22 Leiterbahn der unteren Leiterbahnebene
24 Leiterbahn der unteren Leiterbahnebene
26 Kontaktort
28 Kontaktort
30 Kontaktort
32 Kontaktort
34 Kontaktbereich/Intermetallkontakt
36 Kontaktbereich/Intermetallkontakt
38 Kontaktbereich/Intermetallkontakt
40 Kontaktbereich/Intermetallkontakt
50 erste Isolationsschicht
52 untere Leiterbahnebene
54 obere Hauptseite der ersten Isolationsschicht
56 zweite Isolationsschicht
58 Maske für die obere Leiterbahnebene
59 obere Hauptseite der zweiten Isolationsschicht
60 Öffnung
62 Öffnung
64 obere Leiterbahnebene
66 Graben
68 Graben
72 Maske für Kontaktöffnung
74 Kontaktbereich
76 Kontaktöffnung
78 Randbereich der Kontaktöffnung
80 Grenz/Kontaktfläche
82 Versatz
84 Grabentopologie
100 Ätzstoppschicht
102 Randbereich der Kontaktöffnung
200 Isolationsschicht
202 Isolationsschicht
204 Zwischenschicht
300 Barrierenschicht
500 Leiterbahn der oberen Leiterbahnebene
502 Leiterbahn der oberen Leiterbahnebene
504 Leiterbahn der oberen Leiterbahnebene
506 Leiterbahn der oberen Leiterbahnebene
508 Leiterbahn der unteren Leiterbahnebene
510 Leiterbahn der unteren Leiterbahnebene
512 Leiterbahn der unteren Leiterbahnebene
514 Leiterbahn der unteren Leiterbahnebene
516 Kontaktort
518 Kontaktort
520 Kontaktort
522 Kontaktort
524 verbreiterter Bereich
526 verbreiterter Bereich
528 verbreiterter Bereich
530 verbreiterter Bereich
532 verbreiterter Bereich
534 verbreiterter Bereich
536 verbreiterter Bereich
538 verbreiterter Bereich
540 Intermetallkontakt
542 Intermetallkontakt
544 Intermetallkontakt
546 Intermetallkontakt
It is further pointed out that the filling of the trench for the upper interconnect, which is to be conductively connected to the lower interconnect, can be carried out before the formation of the contact opening, the metal of the upper interconnect in the region of the contact area, for example, by means of an additional etching step is removed before the contact opening is formed, in order to subsequently be replaced by the conductive material which is applied when the contact opening is filled. Furthermore, it is possible to only fill the contact opening and then to fill the trenches outside the contact areas in a separate step. LIST OF REFERENCE NUMERALS 10 conductor track of the upper interconnect layer
12 trace of the upper trace level
14 trace of the upper trace level
16 trace of the upper trace level
18 trace of the lower trace level
20 trace of the lower trace level
22 trace of the lower trace level
24 trace of the lower trace level
26 Contact location
28 contact location
30 contact location
32 contact location
34 Contact area / intermetallic contact
36 Contact area / intermetallic contact
38 Contact area / intermetallic contact
40 Contact area / intermetallic contact
50 first insulation layer
52 lower trace level
54 upper main side of the first insulation layer
56 second insulation layer
58 Mask for the upper conductor level
59 upper main side of the second insulation layer
60 opening
62 opening
64 upper conductor level
66 trench
68 trench
72 Mask for contact opening
74 contact area
76 contact opening
78 edge area of the contact opening
80 boundary / contact area
82 offset
84 trench topology
100 etch stop layer
102 edge area of the contact opening
200 insulation layer
202 insulation layer
204 intermediate layer
300 barrier layer
500 tracks of the upper track level
502 trace of the upper trace level
504 trace of the upper trace level
506 trace of the upper trace level
508 trace of the lower trace level
510 trace of the lower trace level
512 trace of the lower trace level
514 trace of the lower trace level
516 contact location
518 contact location
520 contact location
522 contact location
524 widened area
526 widened area
528 widened area
530 widened area
532 widened area
534 widened area
536 widened area
538 widened area
540 intermetallic contact
542 intermetallic contact
544 intermetallic contact
546 intermetallic contact

Claims (13)

1. Verfahren zum Herstellen eines Durchgangskontaktes (34) zur Erzeugung einer leitfähigen Verbindung einer ersten Leiterbahn (18) und einer zweiten Leiterbahn (10), mit folgenden Schritten: A) Bereitstellen einer Isolationsschicht (56; 200, 202) mit einer ersten und einer derselben gegenüberliegenden zweiten (59) Hauptseite, wobei die erste Leiterbahn (18) sich bis in einen Kontaktbereich (74) erstreckend an der ersten Hauptseite gebildet ist, und ein sich bis zu dem Kontaktbereich (74) erstreckender Graben (66) für die zweite Leiterbahn (10) in der zweiten Hauptseite (59) gebildet ist; B) Bilden einer Kontaktöffnung (76) im Kontaktbereich (74), die sich von der zweiten Hauptseite (59) bis zu der ersten Leiterbahn (18) erstreckt, und in die der Graben (66) mündet; und C) Füllen der Kontaktöffnung (76) mit einem leitfähigen Material (78), um den Durchgangskontakt (34) und die zweite Leiterbahn (10) im Kontaktbereich (74) zu erzeugen, so daß die Breite der zweiten Leiterbahn (10) im Kontaktbereich (74) selbstjustiert an die Größe des Durchgangskontakts (76) angepaßt ist. 1. A method for producing a through contact ( 34 ) for producing a conductive connection of a first conductor track ( 18 ) and a second conductor track ( 10 ), with the following steps: A) providing an insulation layer ( 56 ; 200 , 202 ) with a first and a second ( 59 ) main side opposite the same, the first conductor track ( 18 ) extending into a contact region ( 74 ) on the first main side, and a trench ( 66 ) extending to the contact area ( 74 ) for the second conductor track ( 10 ) is formed in the second main side ( 59 ); B) forming a contact opening ( 76 ) in the contact area ( 74 ), which extends from the second main side ( 59 ) to the first conductor track ( 18 ) and into which the trench ( 66 ) opens; and C) filling the contact opening ( 76 ) with a conductive material ( 78 ) in order to produce the through contact ( 34 ) and the second conductor track ( 10 ) in the contact area ( 74 ), so that the width of the second conductor track ( 10 ) in the contact area ( 74 ) is adjusted in a self-adjusted manner to the size of the through contact ( 76 ). 2. Verfahren gemäß Anspruch 1, bei dem bei dem Schritt C) auch der Graben für die zweite Leiterbahn (10) mit dem leitfähigen Material gefüllt wird, um die zweite Leiterbahn (10) zu erzeugen. 2. The method according to claim 1, wherein in step C) also the trench for the second conductor track ( 10 ) is filled with the conductive material to produce the second conductor track ( 10 ). 3. Verfahren gemäß Anspruch 1 oder 2, bei dem der Schritt A) folgende Teilschritte aufweist: 1. Bereitstellen einer weiteren Isolationsschicht (50); 2. Bilden eines Grabens für die erste Leiterbahn (18) in eine Hauptseite (54) der weiteren Isolationsschicht (50); 3. Auffüllen des Grabens für die erste Leiterbahn (18) mit einem leitfähigen Material, um die erste Leiterbahn (18) zu bilden; 4. Aufbringen der Isolationsschicht (56) auf der Hauptseite (54) der weiteren Isolationsschicht (50); und 5. Bilden des Grabens (66) für die zweite Leiterbahn (10) in der der weiteren Isolationsschicht (50) gegenüberliegenden Hauptseite (59) der Isolationsschicht (56). 3. The method according to claim 1 or 2, wherein step A) has the following substeps: 1. Providing a further insulation layer ( 50 ); 2. Forming a trench for the first conductor track ( 18 ) in a main side ( 54 ) of the further insulation layer ( 50 ); 3. filling the trench for the first interconnect ( 18 ) with a conductive material to form the first interconnect ( 18 ); 4. Application of the insulation layer ( 56 ) on the main side ( 54 ) of the further insulation layer ( 50 ); and 5. Forming the trench ( 66 ) for the second conductor track ( 10 ) in the main side ( 59 ) of the insulation layer ( 56 ) opposite the further insulation layer ( 50 ). 4. Verfahren gemäß Anspruch 3, bei dem der Teilschritt A5) folgenden Teilschritt aufweist: 1. Justieren der Lage des Grabens (66) für die zweite Leiterbahn (10) relativ zu der ersten Leiterbahn (18). 4. The method according to claim 3, in which the sub-step A5) has the following sub-step: 1. Adjusting the position of the trench ( 66 ) for the second conductor track ( 10 ) relative to the first conductor track ( 18 ). 5. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem der Schritt B) folgenden Teilschritt aufweist: 1. Justieren der Lage der Kontaktöffnung (76) relativ zu der ersten Leiterbahn (18) oder zu dem Graben (66) für die zweite Leiterbahn (10). 5. The method according to any one of the preceding claims, wherein step B) has the following sub-step: 1. Adjusting the position of the contact opening ( 76 ) relative to the first conductor track ( 18 ) or to the trench ( 66 ) for the second conductor track ( 10 ). 6. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem bei dem Schritt B) die Kontaktöffnung (76) derart gebildet wird, daß die Größe des Durchgangskontaktes (34) größer als eine Leiterbahnbreite (w2) der ersten Leiterbahn (18) ist. 6. The method according to any one of the preceding claims, wherein in step B) the contact opening ( 76 ) is formed such that the size of the through contact ( 34 ) is larger than a conductor track width (w2) of the first conductor track ( 18 ). 7. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem bei dem Schritt B) die Kontaktöffnung (76) derart gebildet wird, daß die Größe des Durchgangskontaktes (34) größer als eine Leiterbahnbreite (w1) des Grabens 10 für die zweite Leiterbahn (10) ist. 7. The method according to any one of the preceding claims, in which in step B) the contact opening ( 76 ) is formed in such a way that the size of the through contact ( 34 ) is greater than a conductor track width (w1) of the trench 10 for the second conductor track ( 10 ) is. 8. Verfahren gemäß einem der Ansprüche 5 bis 7, bei dem der Schritt 8) folgende Teilschritte aufweist: 1. Aufbringen einer Ätzmaske (72) auf der zweiten Hauptseite (59) der Isolationsschicht (56), derart, daß die zweite Hauptseite (59) an dem Kontaktbereich (74) freiliegt; und 2. Ätzen der Isolationsschicht (56) von der zweiten Hauptseite (59) her, um die Kontaktöffnung (76) zu bilden. 8. The method according to any one of claims 5 to 7, wherein step 8 ) has the following substeps: 1. Applying an etching mask ( 72 ) on the second main side ( 59 ) of the insulation layer ( 56 ) such that the second main side ( 59 ) is exposed at the contact region ( 74 ); and 2. Etch the insulation layer ( 56 ) from the second main side ( 59 ) to form the contact opening ( 76 ). 9. Verfahren gemäß Anspruch 8, bei dem bei dem Teilschritt B3) eine Ätzrate und eine Ätzdauer derart eingestellt sind, daß eine Tiefe der Ätzung einer Dicke (d1) der Isolationsschicht (56) minus einer Tiefe (d1) des Grabens (66) für die zweite Leiterbahn (10) entspricht. 9. The method according to claim 8, wherein in the sub-step B3) an etching rate and an etching time are set such that a depth of the etching a thickness (d1) of the insulation layer ( 56 ) minus a depth (d1) of the trench ( 66 ) for the second conductor track ( 10 ) corresponds. 10. Verfahren gemäß Anspruch 2, bei dem der Schritt A) folgenden Teilschritt aufweist: 1. vor dem Teilschritt A4), Aufbringen einer Ätzstoppschicht (100), und bei dem der Schritt B) folgende Teilschritte aufweist: 1. B2') Aufbringen einer Ätzmaske auf der zweiten Hauptseite (59) der Isolationsschicht (56), derart, daß die zweite Hauptschicht (59) an dem Kontaktbereich (74) freiliegt; und 2. B3') selektives Ätzen der Isolationsschicht (56) von der zweiten Hauptseite (59) her bis zu der Ätzstoppschicht (100); 3. B4') Entfernen der Ätzmaske (72); und 4. B5') Ätzen der Ätzstoppschicht (100) von der zweiten Hauptseite (59) her bis zu der ersten Leiterbahn (18). 10. The method according to claim 2, wherein step A) has the following substep: 1. before sub-step A4), applying an etching stop layer ( 100 ), and in which step B) has the following substeps: 1. B2 ') applying an etching mask on the second main side ( 59 ) of the insulation layer ( 56 ) such that the second main layer ( 59 ) is exposed at the contact region ( 74 ); and 2. B3 ') selective etching of the insulation layer ( 56 ) from the second main side ( 59 ) to the etching stop layer ( 100 ); 3. B4 ') removing the etching mask ( 72 ); and 4. B5 ') etching the etching stop layer ( 100 ) from the second main side ( 59 ) to the first conductor track ( 18 ). 11. Verfahren gemäß Anspruch 2, bei dem der Schritt A) anstelle des Teilschritts A5) folgende Teilschritte aufweist: 1. A5") Aufbringen einer Zwischenschicht (204) auf der Isolationsschicht (200); 2. A6") Aufbringen einer Teilisolationsschicht (202) auf der Zwischenschicht (204); und 3. A7") Ätzen der zweiten Teilisolationsschicht (202) bis zu der Zwischenschicht (204), um den Graben (66) für die zweite Leiterbahn (10) zu bilden. 11. The method according to claim 2, wherein step A) instead of sub-step A5) comprises the following sub-steps: 1. A5 ") applying an intermediate layer ( 204 ) on the insulation layer ( 200 ); 2. A6 ") applying a partial insulation layer ( 202 ) on the intermediate layer ( 204 ); and 3. A7 ") etching the second partial insulation layer ( 202 ) up to the intermediate layer ( 204 ) to form the trench ( 66 ) for the second conductor track ( 10 ). 12. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem der Leiterbahnabstand der ersten Leiterbahn (18) von einer ersten benachbarten Leiterbahn (20) außerhalb des Kontaktbereiches (74) und/oder der Leiterbahnabstand der zweiten Leiterbahn (10) von einer zweiten benachbarten Leiterbahn (12) außerhalb des Kontaktbereiches (74) im wesentlichen dem prozeßtechnisch minimal möglichen Leiterbahnabstand zwischen zwei Leiterbahnen entspricht. 12. The method according to any one of the preceding claims, wherein the conductor distance of the first conductor ( 18 ) from a first adjacent conductor ( 20 ) outside the contact area ( 74 ) and / or the conductor distance of the second conductor ( 10 ) from a second adjacent conductor ( 12 ) outside of the contact area ( 74 ) essentially corresponds to the minimum possible interconnect spacing between two interconnects. 13. Durchgangskontakt zur Erzeugung einer leitfähigen Verbindung einer ersten Leiterbahn (18) und einer zweiten Leiterbahn (10), wobei die erste Leiterbahn (18) sich bis in einen Kontaktbereich (74) erstreckend an einer ersten Hauptseite einer Isolationsschicht (56) gebildet ist, und ein sich bis zu dem Kontaktbereich (74) erstreckender Graben (66) für die zweite Leiterbahn (10) in einer der ersten Hauptseite gegenüberliegenden zweiten Hauptseite (59) der Isolationsschicht gebildet, mit einer Kontaktöffnung (76) im Kontaktbereich (74), die sich von der zweiten Hauptseite (59) bis zu der ersten Leiterbahn (18) erstreckt, in die der Graben (66) für die zweite Leiterbahn (10) mündet, wobei die Kontaktöffnung und der Graben (66) für die zweite Leiterbahn (10) im Kontaktbereich (74) mit einem leitfähigen Material (78) gefüllt sind, um den Durchgangskontakt (34) und die zweite Leiterbahn (10) im Kontaktbereich zu bilden, wobei die Breite der zweiten Leiterbahn (10) im Kontaktbereich selbstjustiert an die Größe des Durchgangskontaktes (34) angepaßt ist. 13. Through contact for producing a conductive connection of a first conductor track ( 18 ) and a second conductor track ( 10 ), the first conductor track ( 18 ) extending into a contact region ( 74 ) on a first main side of an insulation layer ( 56 ), and a trench ( 66 ) for the second conductor track ( 10 ) extending to the contact region ( 74 ) is formed in a second main side ( 59 ) of the insulation layer opposite the first main side, with a contact opening ( 76 ) in the contact region ( 74 ) extends from the second main side ( 59 ) to the first conductor track ( 18 ) into which the trench ( 66 ) for the second conductor track ( 10 ) opens, the contact opening and the trench ( 66 ) for the second conductor track ( 10 ) in the contact area ( 74 ) are filled with a conductive material ( 78 ) to form the through contact ( 34 ) and the second conductor track ( 10 ) in the contact area, the width de r second conductor track ( 10 ) in the contact area is adjusted to the size of the through contact ( 34 ).
DE10201448A 2002-01-16 2002-01-16 Production of a through-contact used in the production of integrated circuits comprises forming an insulating layer, forming a contact opening in a contact region, and filling the contact opening with a conducting material Withdrawn DE10201448A1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10201448A DE10201448A1 (en) 2002-01-16 2002-01-16 Production of a through-contact used in the production of integrated circuits comprises forming an insulating layer, forming a contact opening in a contact region, and filling the contact opening with a conducting material
AU2003235621A AU2003235621A1 (en) 2002-01-16 2003-01-07 Feedthrough contacts and method for producing the same
EP03729428A EP1466360A1 (en) 2002-01-16 2003-01-07 Feedthrough contacts and method for producing the same
PCT/EP2003/000065 WO2003060993A1 (en) 2002-01-16 2003-01-07 Feedthrough contacts and method for producing the same
TW092100872A TW200308052A (en) 2002-01-16 2003-01-16 Through contact and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10201448A DE10201448A1 (en) 2002-01-16 2002-01-16 Production of a through-contact used in the production of integrated circuits comprises forming an insulating layer, forming a contact opening in a contact region, and filling the contact opening with a conducting material

Publications (1)

Publication Number Publication Date
DE10201448A1 true DE10201448A1 (en) 2003-07-24

Family

ID=7712273

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10201448A Withdrawn DE10201448A1 (en) 2002-01-16 2002-01-16 Production of a through-contact used in the production of integrated circuits comprises forming an insulating layer, forming a contact opening in a contact region, and filling the contact opening with a conducting material

Country Status (5)

Country Link
EP (1) EP1466360A1 (en)
AU (1) AU2003235621A1 (en)
DE (1) DE10201448A1 (en)
TW (1) TW200308052A (en)
WO (1) WO2003060993A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007052049B4 (en) 2007-10-31 2020-06-18 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Process for structuring vertical contacts and metal lines in a common etching process

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4324638A1 (en) * 1992-07-28 1994-02-03 Micron Technology Inc Electric contact prodn. for integrated circuit - by self aligned process, esp. in ULSI mfr.
US5726100A (en) * 1996-06-27 1998-03-10 Micron Technology, Inc. Method of forming contact vias and interconnect channels in a dielectric layer stack with a single mask
US6017817A (en) * 1999-05-10 2000-01-25 United Microelectronics Corp. Method of fabricating dual damascene
WO2000054330A1 (en) * 1999-03-10 2000-09-14 Advanced Micro Devices, Inc. High-reliability damascene interconnect formation for semiconductor fabrication
US6211092B1 (en) * 1998-07-09 2001-04-03 Applied Materials, Inc. Counterbore dielectric plasma etch process particularly useful for dual damascene
US6313025B1 (en) * 1999-08-30 2001-11-06 Agere Systems Guardian Corp. Process for manufacturing an integrated circuit including a dual-damascene structure and an integrated circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891799A (en) * 1997-08-18 1999-04-06 Industrial Technology Research Institute Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates
US6225211B1 (en) * 1999-04-29 2001-05-01 Industrial Technology Research Institute Method for making stacked and borderless via structures on semiconductor substrates for integrated circuits
US6635566B1 (en) * 2000-06-15 2003-10-21 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit
US6399512B1 (en) * 2000-06-15 2002-06-04 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4324638A1 (en) * 1992-07-28 1994-02-03 Micron Technology Inc Electric contact prodn. for integrated circuit - by self aligned process, esp. in ULSI mfr.
US5726100A (en) * 1996-06-27 1998-03-10 Micron Technology, Inc. Method of forming contact vias and interconnect channels in a dielectric layer stack with a single mask
US6211092B1 (en) * 1998-07-09 2001-04-03 Applied Materials, Inc. Counterbore dielectric plasma etch process particularly useful for dual damascene
WO2000054330A1 (en) * 1999-03-10 2000-09-14 Advanced Micro Devices, Inc. High-reliability damascene interconnect formation for semiconductor fabrication
US6017817A (en) * 1999-05-10 2000-01-25 United Microelectronics Corp. Method of fabricating dual damascene
US6313025B1 (en) * 1999-08-30 2001-11-06 Agere Systems Guardian Corp. Process for manufacturing an integrated circuit including a dual-damascene structure and an integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007052049B4 (en) 2007-10-31 2020-06-18 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Process for structuring vertical contacts and metal lines in a common etching process

Also Published As

Publication number Publication date
TW200308052A (en) 2003-12-16
AU2003235621A1 (en) 2003-07-30
EP1466360A1 (en) 2004-10-13
WO2003060993A1 (en) 2003-07-24

Similar Documents

Publication Publication Date Title
DE102010002454A1 (en) Metallization system of a semiconductor device with rounded connections, which are made by Hartmaskenverrundung
DE102010029533B3 (en) Selective size reduction of contact elements in a semiconductor device
DE4220497A1 (en) SEMICONDUCTOR MEMORY COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
DE2346565A1 (en) PROCESS FOR MANUFACTURING MULTI-LAYER METALIZATION WITH INTEGRATED SEMICONDUCTOR ARRANGEMENTS
DE4426311B4 (en) Conductor structure of a semiconductor component and method for its production
DE102013103976A1 (en) Semiconductor device with self-aligned connections and barrier sections
EP0373258B1 (en) Method for producing self-aligned contacts between vertically separated wiring layers on an integrated circuit
DE112016006630T5 (en) Method for producing a semiconductor device
DE19531602C2 (en) Connection structure of a semiconductor device and its manufacturing method
DE10246682A1 (en) Semiconductor device
DE19542606A1 (en) MIS transistor with three-layer, transistor insulating film
DE4120592C2 (en) Semiconductor device and method for its production
DE4437761B4 (en) A method of forming a contact in a semiconductor device
DE102007043709B4 (en) A multilayer semiconductor power circuit having a via structure and method of forming a via structure in a semiconductor multi-layer power circuit
DE10259792A1 (en) A method of manufacturing a semiconductor device and semiconductor device
DE19503389C2 (en) Method of making a contact in a semiconductor device
DE10140468B4 (en) Method for producing contact holes on a metallization structure
DE10201448A1 (en) Production of a through-contact used in the production of integrated circuits comprises forming an insulating layer, forming a contact opening in a contact region, and filling the contact opening with a conducting material
DE19714687C2 (en) Semiconductor device with a multilayer interconnect structure
DE4200284C2 (en) Semiconductor device and method for its production
DE19734837A1 (en) Self-aligning silicide manufacturing method
DE102007052049A1 (en) Semiconductor device and method for patterning vertical contacts and metal lines in a common etching process
DE4426364B4 (en) Semiconductor device with a self-aligned contact and method for its manufacture
DE69523682T9 (en) Manufacturing method for wiring and a contact structure of a semiconductor device
DE4447254C2 (en) Method of manufacturing a metal oxide semiconductor field effect transistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal