DE10205345A1 - Halbleiterbauelement - Google Patents
HalbleiterbauelementInfo
- Publication number
- DE10205345A1 DE10205345A1 DE10205345A DE10205345A DE10205345A1 DE 10205345 A1 DE10205345 A1 DE 10205345A1 DE 10205345 A DE10205345 A DE 10205345A DE 10205345 A DE10205345 A DE 10205345A DE 10205345 A1 DE10205345 A1 DE 10205345A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- zone
- semiconductor
- conductivity types
- zones
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 194
- 230000015556 catabolic process Effects 0.000 claims abstract description 126
- 230000002265 prevention Effects 0.000 claims abstract description 58
- 230000000903 blocking effect Effects 0.000 claims abstract description 11
- 230000007704 transition Effects 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 261
- 238000000926 separation method Methods 0.000 description 39
- 239000002019 doping agent Substances 0.000 description 15
- 239000002800 charge carrier Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 10
- 230000005684 electric field Effects 0.000 description 9
- 108091006146 Channels Proteins 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 241001212789 Dynamis Species 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Abstract
Der erfindungsgemäße Vertikal-MOSFET umfaßt: eine Drain-Schicht (11); eine Drain-Driftzone (1) auf der Drain-Schicht (11), wobei die Drain-Driftzone (1) eine erste Schicht mit alternierenden Leitfähigkeitstypen enthält; eine Durchbruchverhinderungszone im Peripheriebereich des Halbleiterchips (2) auf der Drain-Schicht (11), um die Drain-Driftzone (1) herum, wobei die Durchbruchverhinderungszone (2) im Durchlaßzustand des MOSFETs im wesentlichen keinen Stromweg bildet und in dessen Sperrzustand verarmt ist, wobei sie eine zweite Schicht mit alternierenden Leitfähigkeitstypen umfaßt; und eine Zwischenzone (3) unter einer Gate-Anschlußfläche (30), wobei die Zwischenzone eine dritte Schicht mit alternierenden Leitfähigkeitstypen umfaßt. Damit wird ein Halbleiterbauelement geschaffen, mit dem in dem Abschnitt des Halbleiterchips um die Drain-Driftzone herum eine höhere Durchbruchspannung erzielt und die Durchbruchsfestigkeit gegen Lawinendurchbruch verbessert werden kann.
Description
Die vorliegende Erfindung betrifft Vertikal-Leistungshalbleiterbauelemente wie beispielsweise
MOSFETs (Feldeffekttransistoren mit isoliertem Gate), IGBTs (Bipolartransistoren mit isoliertem
Gate), Bipolartransistoren und Dioden. Die vorliegende Erfindung betrifft insbesondere Vertikal-
Leistungshalbleiterbauelemente, welche die Realisierung einer hohen Durchbruchspannung und
eines hohen Stromtransportvermögens erleichtern.
Halbleiterbauelemente können unterteilt werden in Lateral-Bauelemente, bei denen die Hauptelek
troden auf einer Hauptfläche angeordnet sind und ein Drift-Strom parallel zu den Hauptflächen
fließen kann, und Vertikal-Bauelemente, bei denen die Hauptelektroden auf voneinander abge
wandte Hauptflächen verteilt sind und ein Drift-Strom senkrecht zu den Hauptflächen fließen
kann.
Bei den Vertikal-Halbleiterbauelementen fließt im Durchlaßzustand ein Driftstrom in der Dicken
richtung des Halbleiterchips (vertikal), und im Sperrzustand dehnen sich Verarmungsschichten
auch in der Dickenrichtung des Halbleiterchips (vertikal) aus. Fig. 13 ist eine Querschnittsansicht
eines herkömmlichen planaren n-Kanal-Vertikal-MOSFETs. Gemäß Fig. 13 umfaßt der Vertikal-
MOSFET eine Drain-Elektrode auf der Rückseite eines Halbleiterchips; eine n+-Drain-Schicht
geringen elektrischen Widerstands, die sich in elektrischem Kontakt mit der Drain-Elektrode 18
befindet; eine n--Drain-Driftschicht 12 hohen Widerstands auf der n+-Drain-Schicht 11; p-leitende
Basiszonen 13, die als Kanaldiffusionsschichten selektiv im Oberflächenabschnitt der Drain-
Driftschicht 12 gebildet sind; eine stark dotierte n+-Source-Zone 14, die selektiv in dem Oberflä
chenabschnitt jeder Basiszone 13 gebildet ist; eine stark dotierte p+-Kontaktzone 19, die selektiv
im Oberflächenabschnitt jeder Basiszone 13 zur Herstellung des ohmschen Kontakts gebildet ist;
eine polykristalline Silicium-Gate-Elektrodenschicht 16 über demjenigen Abschnitt der Basiszone
13, die sich zwischen der Source-Zone 14 und der Drain-Driftschicht unter Zwischenlage eines
Gate-Isolierfilms 15 erstreckt; und eine Source-Elektrodenschicht 17, die sich in Kontakt mit den
Source-Zonen 14 und den p+-Kontaktzonen 19 befindet. Nachstehend wird die Drain-Driftschicht
hohen Widerstands auch als "n--Driftschicht" oder einfach als "Driftschicht" bezeichnet.
Bei dem oben beschriebenen Vertikal-Halbleiterbauelement dient die Driftschicht 12 als Schicht,
durch die im Durchlaßzustand des MOSFETs ein Driftstrom vertikal fließt. Im Sperrzustand des
MOSFETs wird die Driftschicht durch die Verarmungsschichten verarmt, die sich in der Tiefen
richtung (vertikal) von den pn-Übergängen zwischen der Driftschicht 12 und den p-leitenden
Basiszonen 13 aus erstrecken, was zu einer hohen Durchbruchspannung führt.
Wenn die Driftschicht hohen Widerstands dünner gemacht wird, d. h. der Driftstromweg verkürzt
wird, erleichtert dies die Reduzierung des Durchlaßwiderstands (des Widerstands zwischen dem
Drain und der Source) erheblich, da der Driftwiderstand im Durchlaßzustand des Halbleiterbau
elements reduziert wird. Dieses Dünnermachen der Driftschicht 12 verkleinert jedoch den
Abstand zwischen dem Drain und der Basis, über den sich die Verarmungsschichten von den pn-
Übergängen zwischen der Driftschicht 12 und den Basiszonen 13 aus ausdehnen. Aufgrund der
kleinen Ausdehnung der Verarmungsschichten erreicht die elektrische Verarmungsfeldstärke bald
den maximalen (kritischen) Wert für Silicium. Daher wird ein Durchbruch bei einer Spannung
verursacht, die niedriger als die Nenndurchbruchspannung des Halbleiterbauelements ist. Eine
hohe Durchbruchspannung wird erzielt, indem die Driftschicht dicker gemacht wird. Eine dicke
Driftschicht 12 erhöht jedoch unweigerlich den Durchlaßwiderstand, was des weiteren eine
Zunahme der Durchlaßverluste bewirkt. In anderen Worten existiert ein Kompromißverhältnis
zwischen dem Durchlaßwiderstand (Stromtransportvermögen) und der Durchbruchspannung. Das
Kompromißverhältnis zwischen dem Durchlaßwiderstand (Stromtransportvermögen) und der
Durchbruchspannung ist auch bei den anderen Halbleiterbauelementen, die eine Driftschicht
besitzen, wie beispielsweise IGBTs, Bipolartransistoren und Dioden, vorhanden.
Das europäische Patent 0 053 854, das US-Patent 5,216,275, das US-Patent 5,438,215, die
japanische Offenlegungsschrift H09-266311 und die japanische Offenlegungsschrift H10-223896
offenbaren Halbleiterbauelemente, die das Reduzieren des Kompromißverhältnisses zwischen dem
Durchlaßwiderstand und der Durchbruchspannung erleichtern. Die Driftschichten der offenbarten
Halbleiterbauelemente sind aus einer Drain-Driftschicht mit alternierenden Leitfähigkeitstypen
gebildet, die stark dotierte n-leitende Zonen und stark dotierte p-leitende Zonen umfaßt, die
alternierend angeordnet sind. Nachstehend wird die Drain-Driftschicht mit alternierenden
Leitfähigkeitstypen auch als "erste Schicht mit alternierenden Leitfähigkeitstypen" oder einfach
als "Drain-Driftzone" bezeichnet.
Fig. 14 ist eine Querschnittsansicht des im US-Patent 5,216,275 offenbarten Vertikal-MOSFETs.
Gemäß Fig. 14 ist die Driftschicht des Vertikal-MOSFETs keine gleichförmige n--Schicht (Dotier
stoffdiffusionsschicht), sondern eine Drain-Driftzone 22, die aus dünnen n-leitenden Driftstrom
wegzonen 22a und dünnen p-leitenden Trennzonen 22b gebildet ist, die alternierend aneinander
geschichtet sind. Nachstehend werden die n-leitenden Driftstromwegzonen auch als "Driftzonen"
bezeichnet. Die Driftzonen 22a und die Trennzonen 22b sind jeweils als dünne Schichten
geformt, die sich vertikal erstrecken. Der Boden der Basiszone 13 ist mit einer Trennzone 22b
verbunden. Die Driftzonen 22a erstrecken sich jeweils zwischen benachbarten Basiszonen 13.
Obwohl die Schicht 22 mit alternierenden Leitfähigkeitstypen stark dotiert ist, wird eine hohe
Durchbruchspannung erzielt, da diese Schicht 22 durch die Verarmungsschichten schnell verarmt
wird, die sich im Sperrzustand des MOSFETs von den sich über die Schicht 22 vertikal er
streckenden pn-Übergängen aus ausdehnen. Nachstehend wird ein Halbleiterbauelement, das eine
Drain-Driftzone 22 enthält, die aus einer Schicht mit alternierenden Leitfähigkeitstypen gebildet
ist, als "Super-Junction-Halbleiterbauelement" oder "SJ-Halbleiterbauelement" bezeichnet.
Durch die Erfindung sollen zwei Probleme gelöst werden.
(1) Bei dem oben beschriebenem SJ-Bauelement ist die Durchbruchspannung in der Schicht 22
(Drain-Driftzone) unterhalb der Basiszonen 13 (aktive Zone des Halbleiterbauelements), die im
Oberflächenabschnitt des Halbleiterchips gebildet sind, hoch. Die Durchbruchspannung ist jedoch
in der Durchbruchverhinderungszone um die Schicht 22 (Drain-Driftzone) herum niedrig, da sich
die Verarmungsschicht kaum über den pn-Übergang zwischen der äußersten Basiszone 13 und
der Driftzone 22a hinaus oder in den tiefliegenden Abschnitt (in der Nähe der Drain-Schicht 11)
des Halbleiterchips ausdehnt und da die elektrische Verarmungsfeldstärke bald den kritischen
Wert für Silicium erreicht.
Um eine hohe Durchbruchspannung in der Durchbruchverhinderungszone außerhalb der äußersten
Basiszone 13 zu erzielen, können herkömmliche Mittel zur Steuerung der elektrischen Verar
mungsfeldstärke wie beispielsweise ein auf der Durchbruchverhinderungszone gebildeter
Schutzring und eine auf dem Isolierfilm gebildete Feldplatte eingesetzt werden. Die durch die
Drain-Driftzone 22 erzielte Durchbruchspannung ist höher als die Durchbruchspannung, die durch
eine herkömmliche Drain-Driftschicht 12 mit nur einer einzigen Schicht erzielt wird. Das Vorsehen
der Schicht mit alternierenden Leitfähigkeitstypen macht es jedoch schwieriger, eine höhere
Durchbruchspannung in der Durchbruchverhinderungszone durch Hinzufügen der herkömmlichen
Mittel zur Steuerung der elektrischen Verarmungsfeldstärke wie beispielsweise den Schutzring
oder die Feldplatte zu erzielen. Daher macht es das Vorsehen der Schicht mit alternierenden
Leitfähigkeitstypen schwieriger, die zusätzlichen Mittel zum Korrigieren der elektrischen Verar
mungsfeldstärke in der Durchbruchverhinderungszone optimal auszulegen, und beeinträchtigt die
Zuverlässigkeit des Halbleiterbauelements. Somit ist es unmöglich, die von den SJ-Halbleiterbau
elementen erwarteten Funktionen vollständig zu realisieren.
(2) Bei den Leistungshalbleiterbauelementen sind die Basiszonen 13 Zellen, die als jeweilige Ringe
oder jeweilige Streifen zweidimensional ausgebildet sind, um die Kanalbreite zur Erzielung eines
hohen Stromtransportvermögens zu vergrößern. Um den Verdrahtungswiderstand zu reduzieren,
ist die Source-Elektrodenschicht 17 über Durchverbindungslöcher oder Verbindungsgräben über
der Basiszone 13 jeder Zelle mit den Source-Zonen 14 und den p+-Kontaktzonen 19 verbunden.
Die Source-Elektrodenschicht 17 ist eine Schicht, die sich zweidimensional erstreckt und die
Gate-Elektrodenschichten 16 unter Zwischenlage eines Zwischenschichtisolierfilms bedeckt.
Obwohl dies in Fig. 14 nicht dargestellt ist, ist der Randabschnitt der sich zweidimensional
erstreckenden Source-Elektrodenschicht 17 über die Drain-Driftzone 22 hinaus verlängert bzw.
reicht über die Drain-Driftzone 22 hinaus, und zwar als Feldplatte. Obwohl dies ebenfalls in Fig.
14 nicht dargestellt ist, ist die Gate-Elektrodenschicht 16 für jede Zelle mit einer Elektrode für
den Anschluß der Gate-Elektrodenschichten nach außen (nachstehend als "Gate-Anschlußfläche
bezeichnet) verbunden. Die Gate-Anschlußfläche ist in einem Ausschnitt angeordnet, der an einer
Seite, an einer Ecke oder in der Mitte der Source-Elektrodenschicht 17 auf dem Isolierfilm
gebildet ist. Zumindest ein Teil der Gate-Anschlußfläche ist in unmittelbarer Nähe zum Feldplat
tenabschnitt der Source-Elektroden 17 angeordnet oder von der Source-Elektrodenschicht 17
umgeben.
Ein dynamischer Lawinendurchbruch, der von einer zum Zeitpunkt des Ausschaltens erzeugten
Sperrvorspannung hervorgerufen wird, bei der Ladungsträger verbleiben, wird bei dem SJ-
Halbleiterbauelement mit der Drain-Driftzone 22 kaum hervorgerufen, da sich Verarmungsschich
ten in der Drain-Driftzone 22 bei einer niedrigen Sperrvorspannung (etwa 50 V) schnell ausdeh
nen. Wenn in irgendeinem Abschnitt auf der Seite der Hauptfläche der Drain-Driftschicht 22 ein
dynamischer Lawinendurchbruch verursacht wird, werden erzeugte überschüssige Löcher schnell
von der Stromversorgung über die Kontaktabschnitte der Source-Elektrodenschicht 17 abgezo
gen, da sich jeder der über die jeweiligen Zellen verteilten Kontaktabschnitte der Source-Elektro
denschicht 17 in der Nähe des Abschnitts der Schicht mit alternierenden Leitfähigkeitstypen
befindet, in dem der dynamische Lawinendurchbruch hervorgerufen wurde.
Wenn jedoch ein dynamischer Lawinendurchbruch unterhalb der Gate-Anschlußfläche oder
unterhalb der Feldplatte verursacht wird, werden die überschüssigen Ladungsträger zunächst an
der Grenzfläche zwischen der Gate-Anschlußfläche und dem Isolierfilm angesammelt und sogleich
zu dem Abschnitt der die Gate-Anschlußfläche umgebenden Source-Elektrodenschicht entladen,
was einen Durchbruch des Halbleiterbauelements aufgrund der erzeugten Wärme und ähnlichen
Ursachen verursacht. Daher ist die Durchbruchsfestigkeit gegen dynamischen Lawinendurchbruch
in den Abschnitten des Halbleiterchips unterhalb der Gate-Anschlußfläche unweigerlich niedriger
als in der Drain-Driftzone, was zu einer instabilen Durchbruchspannung führt.
Somit liegt der Erfindung die Aufgabe zugrunde, ein Halbleiterbauelement zu schaffen, welches
ohne Bildung eines Schutzrings oder einer Feldplatte auf der Halbleiterchipoberfläche das Erzielen
einer Durchbruchspannung erleichtert, die im Randabschnitt des Halbleiterchips höher ist als in
der Drain-Driftzone.
Des weiteren liegt der Erfindung die Aufgabe zugrunde, ein Halbleiterbauelement zu schaffen, bei
dem es erleichtert wird zu verhindern, daß ein dynamischer Lawinendurchbruch unter den Gate-
Elektrodenschichten zum Steuern des Durchlaß- und des Sperrzustands des Halbleiterbauele
ments einschließlich der Gate-Anschlußfläche oder unter einer Feldplatte verursacht wird,
wodurch dessen Durchbruchspannung stabilisiert wird, und eine hohe Durchbruchsfestigkeit
gegen dynamischen Lawinendurchbruch zu erzielen.
Diese Aufgaben werden mit einem Halbleiterbauelement gemäß Anspruch 1, 3, 13 bzw. 15
gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
Der Aufbau gemäß Anspruch 1 ist bei aktiven Vertikal-Halbleiterbauelementen anwendbar, die
drei oder mehr Anschlüsse aufweisen. Im Fall von n-Kanal-MOSFETs enthält deren aktive Zone
Source-Zonen und Kanaldiffusionszonen. Die erste Elektrodenschicht ist eine Source-Elektroden
schicht, die zweite Elektrodenschicht eine Drain-Elektrodenschicht, und die dritte Elektroden
schicht ist eine Gate-Anschlußfläche zum Anschließen der Gate-Elektrodenschichten nach außen.
Im Fall von Bipolartransistoren ist die zweite Elektrodenschicht ein Emitter oder ein Kollektor, und
die dritte Elektrodenschicht ist eine Steuerelektrode zum Ein- und Ausschalten des Bipolartransi
stors.
Um das Problem (1) zu vermeiden, enthält das erfindungsgemäße Halbleiterbauelement eine
Durchbruchverhinderungszone mit dem in Anspruch 1 genannten Aufbau.
Die Durchbruchspannung des erfindungsgemäßen Halbleiterbauelements ist hoch, da sich
aufgrund des Vorsehens der zweiten Schicht mit alternierenden Leitfähigkeitstypen mit einem
zweiten Rasterabstand, der kleiner als der erste Rasterabstand ist, in der Durchbruchverhinde
rungszone Verarmungsschichten im Sperrzustand des Halbleiterbauelements von sehr vielen pn-
Übergängen aus nicht nur zur Drain-Driftzone hin, sondern auch zu dem Abschnitt des Halbleiter
chips außerhalb der Drain-Driftzone und zu dem tiefliegenden Abschnitt des Halbleiterchips nahe
der zweiten Hauptfläche ausdehnen. Da die gekrümmte elektrische Kraftlinie, die sich von der
Seite der aktiven Zone zu der Schicht geringen elektrischen Widerstands über die Durchbruchver
hinderungszone erstreckt, länger als die elektrische Kraftlinie ist, die sich von der aktiven Zone
auf der Seite der ersten Hauptfläche zur Schicht geringen elektrischen Widerstands über die
Drain-Driftzone erstreckt, ist die elektrische Feldstärke in der Durchbruchverhinderungszone
selbst dann niedriger als in der Drain-Driftzone, wenn die Dotierstoffkonzentrationen in den
beiden Zonen gleich sind. Daher ist die Durchbruchspannung in der Durchbruchverhinderungszone
höher als in der Drain-Driftzone. Da eine hohe Durchbruchspannung in der Durchbruchverhinde
rungszone des SJ-Halbleiterbauelements mit der eine Schicht mit alternierenden Leitfähigkeits
typen enthaltenden Drain-Driftzone erzielt wird, kann der Aufbau der Schicht mit alternierenden
Leitfähigkeitstypen in der Drain-Driftzone in einfacher Weise optimiert werden, ein SJ-MOSFET
kann mit mehr Freiheit entworfen werden, und der resultierende MOSFET ist gut praxistauglich.
Um das Problem (2) zu vermeiden, umfaßt das erfindungsgemäße Halbleiterbauelement eine
dritte Elektrodenschicht sowie eine Zwischenzone mit einem Aufbau gemäß Anspruch 1. Wenn
sich die dritte Elektrodenschicht in unmittelbarer Nähe zum Randabschnitt der ersten Elektroden
schicht befindet, enthält die Zwischenzone unterhalb der dritten Elektrodenschicht den Abschnitt
des Halbleiterchips unterhalb des Randabschnitts der ersten Elektrodenschicht.
Die dritte Elektrodenschicht ist auf dem Isolierfilm in einem an der Seite, in einer Ecke oder in der
Mitte der ersten Elektrodenschicht gebildeten Ausschnitt angeordnet. Zumindest ein Teil der
dritten Elektrodenschicht befindet sich in unmittelbarer Nähe der ersten Elektrodenschicht. Da der
dritte Rasterabstand in der dritten Schicht mit alternierenden Leitfähigkeitstypen unterhalb der
dritten Elektrodenschicht kleiner als der erste Rasterabstand in der Drain-Driftzone ist, wird die
Zwischenzone pro Flächeneinheit in einfacherer Weise verarmt als die Drain-Driftzone pro
Flächeneinheit. Daher bestimmt die Durchbruchspannung in der Zwischenzone niemals die
Durchbruchspannung des erfindungsgemäßen Halbleiterbauelements. Da sich die Verarmungs
schichten in der Zwischenzone schneller ausdehnen als in der Drain-Driftzone, wenn das
Halbleiterbauelement ausgeschaltet wird, wird die elektrische Feldstärke in der Zwischenzone
abgeschwächt, und Ladungsträger werden in die Drain-Driftzone abgezogen. Daher wird kaum ein
dynamischer Lawinendurchbruch in der Zwischenzone unterhalb der dritten Elektrodenschicht
verursacht. Da ein dynamischer Lawinendurchbruch in der Drain-Driftzone verursacht wird, wird
verhindert, daß der dynamische Lawinendurchbruch sich in der Zwischenzone ereignet, es wird
eine stabile Durchbruchspannung erzielt, und es wird eine hohe Durchbruchsfestigkeit gegen
dynamischen Lawinendurchbruch erzielt.
Da sich die Verarmungsschichten leichter in die Zwischenzone ausdehnen als in die Drain-
Driftzone, wenn die dritte Schicht mit alternierenden Leitfähigkeitstypen schwächer dotiert ist als
die erste Schicht mit alternierenden Leitfähigkeitstypen, wird noch besser verhindert, daß ein
dynamischer Lawinendurchbruch in der Zwischenzone unterhalb der dritten Elektrodenschicht
stattfindet. Selbst wenn der dritte Rasterabstand gleich oder größer als der erste Rasterabstand
ist, kann das Auftreten von dynamischen Lawinendurchbrüchen in der Zwischenzone verhindert
werden, indem die Zwischenzone unter Berücksichtigung des ersten und des dritten Rasterab
stands schwächer dotiert wird als die Drain-Driftzone.
Es ist vorteilhaft, wenn der zweite Rasterabstand in der zweiten Schicht mit alternierenden
Leitfähigkeitstypen kleiner als der erste Rasterabstand in der ersten Schicht mit alternierenden
Leitfähigkeitstypen ist und wenn die zweite Schicht mit alternierenden Leitfähigkeitstypen
schwächer dotiert ist als die erste Schicht mit alternierenden Leitfähigkeitstypen. Wenn eine oder
beide der vorgenannten Bedingungen erfüllt sind, wird die Durchbruchspannung des Halbleiter
bauelements durch die erste Schicht mit alternierenden Leitfähigkeitstypen in der Drain-Driftzone
bestimmt, und es wird verhindert, daß sich dynamische Lawinendurchbrüche in der Durchbruch
verhinderungszone ereignen.
Es ist vorteilhaft, wenn das erfindungsgemäße Halbleiterbauelement eine mit der ersten Elektro
denschicht elektrisch verbundene erste Wannenzone des zweiten Leitfähigkeitstyps enthält, die
die Oberfläche der dritten Schicht mit alternierenden Leitfähigkeitstypen auf der Seite der ersten
Hauptfläche bedeckt. Da alle sechsten Halbleiterzonen des zweiten Leitfähigkeitstyps in der
dritten Schicht mit alternierenden Leitfähigkeitstypen zuverlässig mit einer Sperrvorspannung
vorgespannt werden, erleichtert dieser Aufbau die Ausdehnung der Verarmungsschichten von
den pn-Übergängen der dritten Schicht mit alternierenden Leitfähigkeitstypen in der Tiefenrich
tung des Halbleiterchips, das Erzielen einer hohen Durchbruchspannung in der Zwischenzone und
das sicherere Verhindern dynamischer Lawinendurchbrüche in der Zwischenzone. Daher wird die
Durchbruchsfestigkeit gegen dynamische Lawinendurchbrüche verbessert. Wenn ein dynamischer
Lawinendurchbruch in der Zwischenzone verursacht wird, werden die gebildeten überschüssigen
Löcher über die erste Wannenzone zur Löcherbeseitigung in die erste Elektrodenschicht abgezo
gen, ohne sich an der Grenzfläche zwischen der dritten Elektrodenschicht und dem Isolierfilm
anzusammeln. Daher erleidet der MOSFET nicht aufgrund von erzeugter Wärme und derartigen
Ursachen einen Durchbruch.
Da es schwierig wird, die gesamte dritte Schicht mit alternierenden Leitfähigkeitstypen zu
verarmen, und da die Tendenz besteht, daß sich das elektrische Feld an der gekrümmten Seite
der ersten Wannenzone lokalisiert, wenn diese einen Teil der dritten Schicht mit alternierenden
Leitfähigkeitstypen auf der Seite der ersten Hauptfläche bedeckt, besteht die Tendenz, daß
dynamische Lawinendurchbrüche an dem pn-Übergang (Grenzfläche) zwischen der dritten und
der ersten Schicht mit alternierenden Leitfähigkeitstypen auftreten.
Um dieses Problem zu vermeiden, befindet sich die Oberfläche der dritten Schicht mit alternie
renden Leitfähigkeitstypen auf der Seite der ersten Hauptfläche vorzugsweise in Kontakt mit dem
Boden der ersten Wannenzone. Dieser Aufbau erleichtert das gleichförmige Verarmen der dritten
Schicht mit alternierenden Leitfähigkeitstypen. Wenn die dritte Elektrodenschicht auf der Seite
der ersten Elektrodenschicht oder an einer Ecke der ersten Elektrodenschicht angeordnet ist, ist
irgendeine der Seiten der ersten Wannenzone mit dem Endabschnitt der ersten Schicht mit
alternierenden Leitfähigkeitstypen oder der zweiten Schicht mit alternierenden Leitfähigkeitstypen
verbunden. Wenn die dritte Elektrodenschicht in der Mitte der ersten Elektrodenschicht angeord
net ist, sind alle Seiten der ersten Wannenzone mit den Endabschnitten der ersten Schicht mit
alternierenden Leitfähigkeitstypen verbunden. Daher ist der pn-Übergang, der der Grenzfläche
zwischen der dritten und der ersten Schicht mit alternierenden Leitfähigkeitstypen entspricht, mit
der ersten Wannenzone verbunden. Dieser Aufbau erleichtert das Stabilisieren der Durchbruch
spannung des Halbleiterbauelements, da dynamische Lawinendurchbrüche auf die Drain-Driftzone
beschränkt bleiben und da auch der pn-Übergang, der der Grenzfläche zwischen der dritten und
der zweiten Schicht mit alternierenden Leitfähigkeitstypen entspricht, mit der ersten Wannenzone
verbunden ist. Es ist bevorzugt, die äußerste der zweiten Halbleiterzonen des zweiten Leitfähig
keitstyps der ersten Schicht mit alternierenden Leitfähigkeitstypen mit der ersten Wannenzone
des zweiten Leitfähigkeitstyps zu verbinden. Dieser Aufbau erleichtert das Einstellen des
Ladungsgleichgewichts zwischen der äußersten der zweiten Halbleiterzonen des zweiten
Leitfähigkeitstyps der ersten Schicht mit alternierenden Leitfähigkeitstypen und der innersten der
fünften Halbleiterzonen des ersten Leitfähigkeitstyps der dritten Schicht mit alternierenden
Leitfähigkeitstypen, die einander benachbart sind.
Vorteilhafte Ausführungsbeispiele bestehen darin, die pn-Übergänge in den einzelnen Schichten
mit alternierenden Leitfähigkeitstypen gemäß einem der Ansprüche 9 bis 12 auszubilden.
Alternativ können die Halbleiterzonen des ersten Leitfähigkeitstyps oder die Halbleiterzonen des
zweiten Leitfähigkeitstyps als jeweilige Stäbe ausgebildet sein, die an den Gitterpunkten eines
trigonalen, tetragonalen oder kubischen Gitters angeordnet sind. Da die Fläche der pn-Übergänge
pro Flächeneinheit zunimmt, wird die Durchbruchspannung verbessert. Die Halbleiterzonen des
ersten Leitfähigkeitstyps und des zweiten Leitfähigkeitstyps können kontinuierliche Diffusionszo
nen sein, deren Dotierstoffkonzentration gleichförmig ist. Es ist vorteilhaft, wenn die Halbleiter
zonen des ersten oder des zweiten Leitfähigkeitstyps durch Verbinden von Einheitsdiffusionszo
nen gebildet werden, die vertikal über den Halbleiterchip verteilt angeordnet sind, da somit die
Schichten mit alternierenden Leitfähigkeitstypen in einfacher Weise gebildet werden können. Die
Dotierstoffkonzentration ist in der Mitte jeder Einheitsdiffusionszone maximal und nimmt mit
zunehmendem Abstand von dieser Mitte allmählich ab.
Da die dritte Elektrodenschicht eine Elektrodenschicht zum Steuern des Durchlaß- und des
Sperrzustands des Halbleiterbauelements ist, sind die oben beschriebenen Konfigurationen bei
aktiven Vertikal-Halbleiterbauelementen mit drei oder mehreren Anschlüssen anwendbar.
Die auf passive Vertikal-Halbleiterbauelemente mit zwei Anschlüssen anwendbaren Konfiguratio
nen der Erfindung werden nachstehend beschrieben.
In einem zweiten Aspekt der Erfindung wird ein Halbleiterbauelement gemäß Anspruch 13
geschaffen. Es ist nicht entscheidend, ob das Halbleiterbauelement eine dritte Elektrodenschicht
enthält oder nicht.
Der oben beschriebene Aufbau vereinfacht die Verbesserung der Durchbruchspannung unterhalb
des ersten Randabschnitts der ersten Elektrodenschicht und der Durchbruchsfestigkeit gegen
dynamische Lawinendurchbrüche. Es ist vorteilhaft, wenn die dritte Schicht mit alternierenden
Leitfähigkeitstypen schwächer dotiert ist als die erste Schicht mit alternierenden Leitfähigkeits
typen.
Bei der Ausführungsform gemäß Anspruch 19 wird die Zwischenzone unterhalb des ersten
Randabschnitts der ersten Elektrodenschicht zuverlässig auf die Sperrvorspannung vorgespannt.
Außerdem werden, wenn ein dynamischer Lawinendurchbruch in der Zwischenzone auftritt, die
gebildeten Ladungsträger über die erste Wannenzone in die erste Elektrodenschicht abgezogen,
und ein Durchbruch des Halbleiterbauelements wird verhindert.
Es ist vorteilhaft, wenn die erste Elektrodenschicht einen zweiten Randabschnitt umfaßt, unter
dem sich die zweite Schicht mit alternierenden Leitfähigkeitstypen erstreckt, und wenn das
Halbleiterbauelement des weiteren eine mit der ersten Elektrodenschicht elektrisch verbundene
zweite Wannenzone des zweiten Leitfähigkeitstyps umfaßt, welche die Oberfläche auf der Seite
der ersten Hauptfläche zumindest eines Teils der sich unter dem zweiten Randabschnitt der
ersten Elektrodenschicht erstreckenden zweiten Schicht mit alternierenden Leitfähigkeitstypen
bedeckt. Dieser Abschnitt der zweiten Schicht mit alternierenden Leitfähigkeitstypen wird
zuverlässig auf die Sperrvorspannung vorgespannt. Außerdem werden, wenn ein dynamischer
Lawinendurchbruch in diesem Abschnitt der zweiten Schicht mit alternierenden Leitfähigkeits
typen auftritt, die Ladungsträger über die zweite Wannenzone zur ersten Elektrodenschicht hin
abgezogen, und ein Durchbruch des Halbleiterbauelements wird verhindert.
Es ist vorteilhaft, wenn die innerste zweite Halbleiterzone (oder die äußerste zweite Halbleiter
zone) der ersten Schicht mit alternierenden Leitfähigkeitstypen, die sich in Kontakt mit der
äußersten fünften Halbleiterzone (oder der innersten fünften Halbleiterzone) der dritten Schicht
mit alternierenden Leitfähigkeitstypen befindet, mit der ersten Wannenzone verbunden ist. Da der
pn-Übergang zwischen der zweiten Halbleiterzone des zweiten Leitfähigkeitstyps der ersten
Schicht mit alternierenden Leitfähigkeitstypen und der fünften Halbleiterzone des ersten Leitfä
higkeitstyps der dritten Schicht mit alternierenden Leitfähigkeitstypen mit der ersten Wannenzone
des zweiten Leitfähigkeitstyps verbunden ist, wird kaum ein dynamischer Lawinendurchbruch
verursacht. Außerdem erleichtert dieser Aufbau die Einstellung des Ladungsgleichgewichts
zwischen der zweiten Halbleiterzone und der fünften Halbleiterzone, die sich in Kontakt zueinan
der befinden.
Da bei einem Ausführungsbeispiel gemäß Anspruch 22 der pn-Übergang zwischen der zweiten
Halbleiterzone des zweiten Leitfähigkeitstyps der ersten Schicht mit alternierenden Leitfähigkeits
typen und der dritten Halbleiterzone des ersten Leitfähigkeitstyps der zweiten Schicht mit
alternierenden Leitfähigkeitstypen mit der zweiten Wannenzone des zweiten Leitfähigkeitstyps
verbunden ist, wird kaum ein dynamischer Lawinendurchbruch verursacht. Außerdem erleichtert
dieser Aufbau das Einstellen des Ladungsgleichgewichts zwischen der zweiten Halbleiterzone und
der fünften Halbleiterzone, die sich in Kontakt zueinander befinden.
Die obigen Ausführungen zu den Ausführungsformen gemäß den Ansprüchen 1 bis 12 gelten
auch für die übrigen Ausführungsformen, sofern dies, nicht ausdrücklich anders angegeben ist
oder aus technischen Gründen ausgeschlossen ist.
Weitere Vorteile, Merkmale und Besonderheiten ergeben sich aus der nachfolgenden Beschrei
bung vorteilhafter Weiterbildungen der Erfindung unter Bezug auf die nicht als beschränkend
anzusehenden Zeichnungen. Es zeigen:
Fig. 1 eine Draufsicht auf den Halbleiterchip eines Vertikal-MOSFETs gemäß der ersten
Ausführungsform der Erfindung;
Fig. 2 eine vergrößerte Draufsicht des durch A1-A2-A3-A4 in Fig. 1 begrenzten Rechtecks;
Fig. 3 einen Querschnitt längs A5-A6 von Fig. 2;
Fig. 4 eine weitere Draufsicht des Halbleiterchips eines anderen Vertikal-MOSFETs gemäß der
ersten Ausführungsform, die eine modifizierte Anordnung der Hauptbestandteile der
Schichten mit alternierenden Leitfähigkeitstypen zeigt;
Fig. 5 eine vergrößerte Draufsicht, die den oberen linken Bereich eines Vertikal-MOSFETs
gemäß der zweiten Ausführungsform der Erfindung zeigt;
Fig. 6 eine Draufsicht des Halbleiterchips eines Vertikal-MOSFETs gemäß der dritten
Ausführungsform der Erfindung;
Fig. 7 eine vergrößerte Draufsicht des durch B1-B2-B3-B4 von Fig. 6 begrenzten Rechtecks;
Fig. 8 eine vergrößerte Draufsicht, die den oberen linken Bereich eines Vertikal-MOSFETs
gemäß der vierten Ausführungsform der Erfindung zeigt;
Fig. 9 eine Draufsicht des Halbleiterchips eines Vertikal-MOSFETs gemäß der fünften
Ausführungsform der Erfindung;
Fig. 10 eine vergrößerte Draufsicht des durch C1-C2-C3-C4 von Fig. 9 begrenzten Bereichs;
Fig. 11 einen Querschnitt längs C5-C6 von Fig. 10;
Fig. 12 eine vergrößerte Draufsicht, die den oberen linken Bereich eines Vertikal-MOSFETs
gemäß der sechsten Ausführungsform der Erfindung zeigt;
Fig. 13 eine Querschnittsansicht eines herkömmlichen planaren n-Kanal-Vertikal-MOSFETs;
und
Fig. 14 eine Querschnittsansicht des im US-Patent 5,216,275 offenbarten Vertikal-MOSFETs.
Die Erfindung wird nun unter Bezug auf die begleitenden Zeichnungen beschrieben, die bevor
zugte Ausführungsformen darstellen.
In der vorliegenden Beschreibung sind n-leitende Schichten oder n-leitende Zonen solche
Schichten bzw. Zonen, in denen Elektronen die Majoritätsladungsträger sind. P-leitende Schichten
oder p-leitende Zonen sind solche Schichten bzw. Zonen, bei denen Löcher die Majoritätsladungs
träger sind. Das Symbol "+" an der rechten Schulter des den Leitfähigkeitstyp der Schicht bzw.
der Zone angebenden Buchstabens "n" oder "p" gibt an, daß die Schicht bzw. Zone relativ stark
dotiert ist. Das Zeichen "-" an der rechten Schulter des den Leitfähigkeitstyp der Schicht oder der
Zone angebenden Buchstabens "n" oder "p" gibt an, daß die Schicht bzw. die Zone relativ
schwach dotiert ist.
Fig. 1 ist eine Draufsicht des Halbleiterchips eines Vertikal-MOSFETs gemäß einer ersten
Ausführungsform der Erfindung. Die aktive Zone an der Oberfläche, die Source-Elektrodenschicht
und die Gate-Anschlußfläche auf dem Isolierfilm sind in Fig. 1 weggelassen. Fig. 2 ist eine
vergrößerte Draufsicht der durch die Punkte A1, A2, A3 und A4 von Fig. 1 begrenzten Rechteck
fläche. Fig. 3 ist ein Querschnitt längs A5-A6 von Fig. 2.
Der Vertikal-MOSFET gemäß der ersten Ausführungsform umfaßt: eine Drain-Elektode 18 auf der
Rückseite eines Halbleiterchips; eine n++-Drain-Schicht (Drain-Kontaktschicht) 11 mit geringem
elektrischem Widerstand, die sich in elektrischem Kontakt mit der Drain-Elektrode 18 befindet;
eine Drain-Driftzone 1 mit einer ersten Schicht mit alternierenden Leitfähigkeitstypen auf der
Drain-Schicht 11; stark dotierte p-leitende Basiszonen 13 im Oberflächenabschnitt der Drain-
Driftzone 1, wobei die Basiszonen 13 Zellen sind, die selektiv gebildet und jeweils als Ringe oder
Streifen geformt sind; eine stark dotierte n+-Source-Zone 14, die selektiv im Oberflächenab
schnitt der Basiszone 13 gebildet ist; eine p+-Kontaktzone 19, die selektiv im Oberflächenab
schnitt jeder Basiszone 13 gebildet ist; polykristalline Silicium-Gate-Elektrodenschichten 16, die
unter Zwischenlage von Gate-Isolierfilmen 15 auf dem Halbleiterchip angeordnet sind; einen die
Gate-Isolierfilme 15 und die Gate-Elektrodenschichten 16 bedeckenden Zwischenschichtisolierfilm
20; und eine Source-Elektrode 17, die über den Zwischenschichtisolierfilm 20 durchsetzende
Kontaktlöcher in elektrischem Kontakt mit den Kontaktzonen 19 und den Source-Zonen 14 steht.
Die Basiszonen 13, die jeweils als Wanne ausgebildet sind, und die in den Oberflächenabschnit
ten der jeweiligen Basiszonen 13 gebildeten Source-Zonen 14 bilden eine doppeldiffundierte
MOS-Zone. Die aktive Zone bei der Oberfläche des MOSFETs gemäß der ersten Ausführungsform
entspricht den p-leitenden Basiszonen 13 und den n+-Source-Zonen 14.
Die Drain-Driftzone 1 wird durch Aneinanderschichten vieler n-leitender epitaktisch aufgewachse
ner Schichten auf der Drain-Schicht 11 als Substrat gebildet. Die erste Schicht mit alternierenden
Leitfähigkeitstypen in der Drain-Driftzone 1 ist aus sich vertikal erstreckenden schichtförmigen n-
leitenden Driftstromwegzonen (nachstehend einfach als "Driftzonen" bezeichnet) 1a und sich
vertikal erstreckenden schichtförmigen p-leitenden Trennzonen 1b gebildet, die lateral alternie
rend angeordnet und aneinandergeschichtet sind. Bei dem MOSFET gemäß der ersten Ausfüh
rungsform ist jede Driftzone 1a zwischen benachbarten Basiszonen 13 und 13 angeordnet. Die
oberen Abschnitte der Driftzonen 1a sind zu Kanalzonen 12e im Oberflächenabschnitt des
Halbleiterchips verlängert. Die unteren Enden der Driftzonen 1a befinden sich in Kontakt mit der
Drain-Schicht 11. Die oberen Enden der p-leitenden Trennzonen 1b befinden sich in Kontakt mit
den Bodenabschnitten der jeweiligen Basiszonen 13, die jeweils als Wanne geformt sind, jedoch
nicht mit den Seitenabschnitten der Wannen. Die unteren Enden der Trennzonen 1b befinden sich
in Kontakt mit der Drain-Schicht 11. Für eine Durchbruchspannung der 600-V-Klasse weisen die
Driftzonen 1a und die Trennzonen 1b eine Breite von 8 µm und eine Tiefe von etwa 40 µm auf.
Die Dotierstoffkonzentration beträgt 2,5 × 1015 cm-3 für die Driftzonen 1a und die Trennzonen 1b.
Die zulässige Dotierstoffkonzentration für die Driftzonen 1a und die Trennzonen 1b liegt zwischen
1 × 1015 cm-3 und 3 × 1015 cm-3.
Wie in Fig. 1 gezeigt, ist eine Durchbruchverhinderungszone (Peripheriezone) 2 um die Drain-
Driftzone 1 herum, die den Großteil des Halbleiterchips belegt, zwischen der Oberfläche des
Halbleiterchips und der Drain-Schicht 11 angeordnet. Die Durchbruchverhinderungszone 2 schafft
keinen Stromweg im Durchlaßzustand des MOSFETs und ist im Sperrzustand des MOSFETs
verarmt. Die Durchbruchverhinderungszone 2 umfaßt eine aus sich vertikal erstreckenden
schichtförmigen n-leitenden Zonen 2a und sich vertikal erstreckenden schichtförmigen p-leitenden
Zonen 2b, die lateral alternierend angeordnet und aneinandergeschichtet sind, gebildete zweite
Schicht mit alternierenden Leitfähigkeitstypen. Die Grenzflächen zwischen den Driftzonen 1a und
den Trennzonen 1b der ersten Schicht mit alternierenden Leitfähigkeitstypen in der Drain-
Driftzone 1 und die Grenzflächen zwischen den n-leitenden Zonen 2a und den p-leitenden Zonen
2b der zweiten Schicht mit alternierenden Leitfähigkeitstypen in der Durchbruchverhinderungs
zone 2 erstrecken sich parallel zueinander. An der Grenzfläche zwischen der Drain-Driftzone 1
und der Durchbruchverhinderungszone 2 befinden sich eine Zone eines Leitfähigkeitstyps der
Drain-Driftzone 1 und eine Zone des entgegengesetzten Leitfähigkeitstyps der Durchbruchverhin
derungszone 2 in Kontakt zueinander, so daß die paarweise Anordnung jeweils einer n-leitenden
Zone und einer p-leitenden Zone auch über die Grenzfläche hinweg fortgesetzt wird.
Wie in Fig. 2 gezeigt, befinden sich die Endflächen der Driftzonen 1a und der Trennzonen 1b der
ersten Schicht mit alternierenden Leitfähigkeitstypen und die Endflächen der n-leitenden Zonen
2a und der p-leitenden Zonen 2b der zweiten Schicht mit alternierenden Leitfähigkeitstypen in
Kontakt miteinander. Bei der dargestellten Ausführungsform ist der zweite Rasterabstand, mit
dem jeweils Paare aus einer n-leitenden Zone 2a und einer p-leitenden Zone 2b angeordnet sind,
kleiner als der erste Rasterabstand, mit dem jeweils Paare aus einer Driftzone 1a und einer
Trennzone 1b angeordnet sind. Die Durchbruchverhinderungszone 2 ist schwächer dotiert als die
Drain-Driftzone 1. Die Zonen 2a und die Zonen 2b weisen jeweils eine Breite von 4 µm und eine
Tiefe von etwa 40 µm auf. Die Dotierstoffkonzentration beträgt 2,5 × 1013 cm-3 für die Zonen 2a
und die Zonen 2b. Die zulässige Dotierstoffkonzentration beträgt 2 × 1014 cm-3 oder weniger für
die Zonen 2a und die Zonen 2b. Ein Isolierfilm 23 wie beispielsweise ein thermischer Oxidfilm
oder ein Phosphatsilikatglas (PSG) ist für den Oberflächenschutz und die Oberflächenstabilisie
rung auf der Durchbruchverhinderungszone 2 gebildet.
Eine relativ breite n-leitende Kanalstopperzone 24 ist außerhalb der Durchbruchverhinderungszone
2 angeordnet. Die n-leitende Kanalstopperzone 24 ist über eine n+-Kontaktzone 25 mit einer auf
die Drain-Spannung vorgespannten Peripherielektrode 26 elektrisch verbunden.
Die Drain-Driftzone 1 ist rechteckig in der Chipebene. Eine Gate-Anschlußfläche 30 ist an einer
der Seiten der rechteckigen Drain-Driftzone 1 angeordnet. Die Gate-Anschlußfläche 30 befindet
sich auf dem Zwischenschichtisolierfilm 20. Die Source-Elektrodenschicht 17 umfaßt einen
ersten Randabschnitt 17a, der sich um die Gate-Anschlußfläche 30 herum erstreckt. Eine
Zwischenzone 3, die eine dritte Schicht mit alternierenden Leitfähigkeitstypen umfaßt, befindet
sich unterhalb der Gate-Anschlußfläche 30 zwischen der ersten Schicht mit alternierenden
Leitfähigkeitstypen der Drain-Driftzone 1 und der zweiten Schicht mit alternierenden Leitfähig
keitstypen der Durchbruchverhinderungszone 2. Die Grenzflächen zwischen den Driftzonen 1a
und den Trennzonen 1b in der Drain-Driftzone 1 und die Grenzflächen zwischen den n-leitenden
Zonen 3a und den p-leitenden Zonen 3b in der Zwischenzone 3 erstrecken sich parallel zueinan
der. An der Grenzfläche zwischen der Drain-Driftzone 1 und der Zwischenzone 3 befinden sich
eine Zone des Leitfähigkeitstyps der Drain-Driftzone 1 und eine Zone des entgegengesetzten
Leitfähigkeitstyps der Zwischenzone 3 in Kontakt miteinander, so daß die paarweise Anordnung
jeweils einer n-leitenden Zone und einer p-leitenden Zone auch über die Grenzfläche hinweg
gegeben ist. Die Grenzflächen zwischen den n-leitenden Zonen 2a und den p-leitenden Zonen 2b
in der Durchbruchverhinderungszone 2 und die Grenzflächen zwischen den n-leitenden Zonen 3a
und den p-leitenden Zonen 3b in der Zwischenzone 3 erstrecken sich parallel zueinander. An der
Grenzfläche zwischen der Durchbruchverhinderungszone 2 und der Zwischenzone 3 befinden sich
eine Zone des Leitfähigkeitstyps der Durchbruchverhinderungszone 2 und eine Zone des
entgegengesetzten Leitfähigkeitstyps der Zwischenzone 3 in Kontakt miteinander, so daß die
paarweise Anordnung jeweils einer n-leitenden Zone und einer p-leitenden Zone auch über die
Grenzfläche hinweg gegeben ist.
Bei der dargestellten Ausführungsform ist der dritte Rasterabstand, mit dem die Paare aus jeweils
einer n-leitenden Zone 3a und einer p-leitenden Zone 3b angeordnet sind, kleiner als der erste
Rasterabstand, mit dem die Paare aus jeweils einer Driftzone 1a und einer Trennzone 1b
angeordnet sind. Der dritte Rasterabstand ist gleich wie der zweite Rasterabstand, mit dem Paare
aus jeweils einer n-leitenden Zone 2a und einer p-leitenden Zone 2b angeordnet sind. Die
Zwischenzone 3 ist schwächer dotiert als die Drain-Driftzone 1. Die Dotierstoffkonzentrationen in
der Zwischenzone 3 sind gleich wie jene in der Durchbruchverhinderungszone 2. Die n-leitende
Zone 3a und die p-leitende Zone 3b weisen eine Breite von 4 µm und etwa 40 µm Tiefe auf. Die
Dotierstoffkonzentration beträgt bei den n-leitenden Zonen 3a und den p-leitenden Zonen 3b
2,5 × 1013 cm-3. Die zulässige Dotierstoffkonzentration beträgt bei den Zonen 3a und den Zonen
3b 2 × 1014 cm-3 oder weniger.
Eine erste p-leitende Wannenzone 40 befindet sich auf der dritten Schicht mit alternierenden
Leitfähigkeitstypen in der Zwischenzone 3. Die erste p-leitende Wannenzone 40 ist über eine p+-
Kontaktzone 41 mit der Source-Elektrode 17 elektrisch verbunden. Die Zonen 3a und die Zonen
3b befinden sich in Kontakt mit dem Boden der ersten Wannenzone 40, aber nicht mit der
Seitenfläche dieser Wannenzone 40. Die äußerste Trennzone 1b der Drain-Driftzone 1 befindet
sich in Kontakt mit dem inneren Abschnitt des Bodens der Wannenzone 40. Der pn-Übergang
zwischen der äußersten Trennzone 1b der Drain-Driftzone 1 und der innersten n-leitenden Zone
3a der Zwischenzone 3 steht in Verbindung mit dem Boden der Wannenzone 40. Die innerste p
leitende Zone 2a der Durchbruchverhinderungszone 2 steht in Kontakt mit dem äußeren Ab
schnitt des Bodens der Wannenzone 40.
Vorzugsweise sind die n-leitenden Zonen 1a, 2a und 3a oder die p-leitenden Zonen 1b, 2b und
3b der ersten, zweiten bzw. dritten Schicht mit alternierenden Leitfähigkeitstypen durch
vertikales Verbinden einer Mehrzahl von Einheitsdiffusionszonen gebildet, die über die Dickenrich
tung des Halbleiterchips verteilt und vergraben sind, da dieses Verfahren die Bildung der
Schichten mit alternierenden Leitfähigkeitstypen erleichtert. Die Dotierstoffkonzentration ist in der
Mitte jeder Einheitsdiffusionszone maximal und nimmt mit zunehmendem Abstand von der Mitte
allmählich ab.
Nun wird der Betrieb des n-Kanal-MOSFETs gemäß der ersten Ausführungsform erläutert.
Wenn die Gate-Elektrodenschichten 16 mit einem vorbestimmten positiven Potential vorgespannt
werden, wird der n-Kanal-MOSFET in seinen Durchlaßzustand gebracht. Elektronen werden von
den Source-Zonen 14 über die in den Oberflächenabschnitten der p-leitenden Basiszonen 13
unterhalb der Gate-Elektrodenschichten 16 induzierten Inversionsschichten in die Kanalzonen 12e
injiziert. Die injizierten Elektroden fließen über die n-leitenden Driftzonen 1a zur n++-Drain-Schicht
11, wodurch die Drain-Elektrode 18 und die Source-Elektrode 17 elektrisch miteinander verbun
den werden.
Wenn das positive Potential an den Gate-Elektrodenschichten 16 abgeschaltet wird, wird der
MOSFET in seinen Sperrzustand gebracht. Die in den Oberflächenabschnitten der p-leitenden
Basiszonen 13 induzierten Inversionsschichten verschwinden, und die Drain-Elektrode 18 wird
elektrisch von der Source-Elektrode 17 getrennt. Wenn die Sperrvorspannung (die Spannung
zwischen der Source und dem Drain) im Sperrzustand hoch ist, werden die Basiszonen 13 und
die Kanalzonen 12e durch die sich von den pn-Übergängen zwischen den Basiszonen 13 und den
Kanalzonen 12e aus erstreckenden Verarmungsschichten verarmt. Da die Trennzonen 1b der
Drain-Driftzone 1 über die Basiszonen 13 mit der Source-Elektrode 17 elektrisch verbunden sind
und da die Driftzonen 1a über die Drain-Schicht 11 mit der Drain-Elektrode 18 elektrisch
verbunden sind, wird die Drain-Driftzone 1 durch die sich von den pn-Übergängen zwischen den
Trennzonen 1b und den Driftzonen 1a aus in die Trennzonen 1b und die Driftzonen 1a hinein
ausdehnenden Verarmungsschichten schnell verarmt. Da eine hohe Durchbruchspannung in der
Drain-Driftzone 1 sichergestellt ist, ist die Drain-Driftzone 1 stark dotiert, und daher wird ein
hohes Stromtransportvermögen in der Drain-Driftzone 1 erzielt.
Wie früher beschrieben, ist die zweite Schicht mit alternierenden Leitfähigkeitstypen um die erste
Schicht mit alternierenden Leitfähigkeitstypen herum angeordnet. Da einige p-leitende Zonen 2b
in der zweiten Schicht mit alternierenden Leitfähigkeitstypen über p-leitende Basiszonen 13 oder
über die p-leitende Wannenzone 40 mit der Source-Elektrode 17 elektrisch verbunden sind und da
die n-leitenden Zonen 2a über die n++-Drain-Schicht 11 mit der Drain-Elektrode elektrisch
verbunden sind, wird die Durchbruchverhinderungszone 2 über ihre Dicke hinweg durch die
Verarmungsschichten, die sich von den über die Durchbruchverhinderungszone 2 erstreckenden
pn-Übergängen aus ausdehnen, verarmt. Im Gegensatz zu der Oberflächenschutzringstruktur oder
der Feldplattenstruktur, welche die Oberflächenseite des Halbleiterchips verarmen, erleichtert die
Durchbruchverhinderungszone 2 gemäß der ersten Ausführungsform der Erfindung das Verarmen
nicht nur der Oberflächenseite des Halbleiterchips, sondern auch des Peripherieabschnitts und
des tiefliegenden Abschnitts des Halbleiterchips. Daher wird die elektrische Feldstärke abge
schwächt, und es wird eine hohe Durchbruchspannung in der Durchbruchverhinderungszone 2
erzielt. Dadurch wird ein SJ-Halbleiterbauelement mit hoher Durchbruchspannung geschaffen.
Da der zweite Rasterabstand in der Durchbruchverhinderungszone 2 kleiner als der erste
Rasterabstand in der Drain-Driftzone 1 ist und da die Durchbruchverhinderungszone 2 schwächer
dotiert als die Drain-Driftzone 1 ist, wird die Durchbruchverhinderungszone 2 schneller verarmt
als die Drain-Driftzone 1. Daher ist die Durchbruchspannung des MOSFETs gemäß der ersten
Ausführungsform der Erfindung sehr zuverlässig. Da sich die Endflächen der n-leitenden Zonen 2a
und der p-leitenden Zonen 2b der Durchbruchverhinderungszone 2 in Kontakt mit den Endflächen
der n-leitenden Driftzonen 1a und der p-leitenden Trennzonen 1b der Drain-Driftzone 1 befinden,
wird der größte Teil der Durchbruchverhinderungszone 2 verarmt. Daher ist die Durchbruchspan
nung in der Durchbruchverhinderungszone 2 des SJ-Halbleiterbauelements mit der aus der ersten
Schicht mit alternierenden Leitfähigkeitstypen gebildeten Drain-Driftzone 1 durch die zweite
Schicht mit alternierenden Leitfähigkeitstypen sichergestellt, welche die Durchbruchverhinde
rungszone 2 bildet. Daher erleichtert die aus der zweiten Schicht mit alternierenden Leitfähig
keitstypen gebildete Durchbruchverhinderungszone 2 die Optimierung der ersten Schicht mit
alternierenden Leitfähigkeitstypen in der Drain-Driftzone 1, wodurch die Wahlmöglichkeiten für
das Design von SJ-Halbleiterbauelementen und die Entwicklung von SJ-Halbleiterbauelementen
vergrößert werden.
Da der dritte Rasterabstand in der Zwischenzone 3 unterhalb der Gate-Anschlußfläche 30 kleiner
als der erste Rasterabstand in der Drain-Driftzone 1 ist und da die Zwischenzone 3 schwächer
dotiert ist als die Drain-Driftzone 1, dehnen sich Verarmungsschichten in der Zwischenzone 3 pro
Einheitsfläche leichter aus als in der Drain-Driftzone 1, und die Durchbruchspannung des
MOSFETs gemäß der ersten Ausführungsform wird nicht durch die Zwischenzone 3 bestimmt.
Wenn der MOSFET ausgeschaltet wird, dehnen sich Verarmungsschichten in der Zwischenzone 3
schneller aus als in der Drain-Driftzone 1, die elektrische Feldstärke in der Zwischenzone 3 wird
abgeschwächt, und Ladungsträger werden in die Drain-Driftzone 1 abgezogen. Daher wird in der
Zwischenzone 3 praktisch kein dynamischer Lawinendurchbruch verursacht, die Durchbruch
spannung wird stabilisiert, und es wird eine hohe Beständigkeit gegen den dynamischen
Lawinendurchbruch erzielt.
Da aufgrund des Vorsehens der mit der Source-Elektrode 17 auf der dritten Schicht mit alternie
renden Leitfähigkeitstypen elektrisch verbundenen ersten p-leitenden Wannenzone 40 alle p-
leitenden Zonen 3b der dritten Schicht mit alternierenden Leitfähigkeitstypen zuverlässig auf eine
Sperrvorspannung vorgespannt sind, dehnen sich Verarmungsschichten in einfacher Weise von
den pn-Übergängen zwischen den p-leitenden Zonen 3b und den n-leitenden Zonen 3a in die
Tiefenrichtung des Halbleiterchips aus, ist die Durchbruchspannung in der Zwischenzone 3 hoch
und wird in dieser Zwischenzone 3 praktisch kein dynamischer Lawinendurchbruch verursacht.
Daher wird die Durchbruchsfestigkeit gegen dynamischen Lawinendurchbruch verbessert. Wenn
ein dynamischer Lawinendurchbruch in der Zwischenzone 3 verursacht wird, werden die hervor
gerufenen überschüssigen Löcher über die erste p-leitende Wannenzone 40 zur Source-Elektrode
17 abgezogen. Daher erfolgt bei dem MOSFET kein Durchbruch aufgrund von erzeugter Wärme
und derartigen Ursachen.
Da die dritte Schicht mit alternierenden Leitfähigkeitstypen der Zwischenzone 3 sich in Kontakt
mit dem Boden der ersten p-leitenden Wannenzone 40 befindet, wird sie gleichförmig verarmt.
Die äußerste Trennzone 1b befindet sich in Kontakt mit dem inneren Bodenabschnitt der
Wannenzone 40, und der pn-Übergang J zwischen der äußersten Trennzone 1b und der innersten
n-leitenden Zone 3a der Zwischenzone 3 neben der äußersten Trennzone 1b befindet sich in
Kontakt mit dem Boden der Wannenzone 40. Obwohl das elektrische Feld dazu tendiert, sich an
der Innenseite der Wannenzone 40 zu lokalisieren, und da die Tendenz besteht, daß der dynami
sche Lawinendurchbruch aufgrund der oben beschriebenen Anordnung verursacht wird, ist es
möglich, den dynamischen Lawinendurchbruch auf die Drain-Driftzone 1 zu begrenzen und das
Ladungsgleichgewicht zwischen der innersten n-leitenden Zone 3a und der benachbarten
äußersten p-leitenden Trennzone 1b einzustellen.
Bei dem oben beschriebenen MOSFET gemäß der ersten Ausführungsform sind die n-leitenden
Zonen 1a bis 3a und die p-leitenden Zonen 1b bis 3b der ersten, zweiten bzw. dritten Schicht mit
alternierenden Leitfähigkeitstypen 1, 2 bzw. 3 als sich jeweils lateral erstreckende Streifen
geformt. Alternativ können p-leitende Zonen 1b' bis 3b' an den Gitterpunkten jeweiliger planarer
Gitter angeordnet und jeweils von n-leitenden Zonen 1a' bis 3a' gemäß Darstellung in Fig. 4
umgeben sein. Bei dieser Anordnung sind die p-leitenden Zonen 1b' bis 3b' Stäbe, die sich in der
Dickenrichtung des Halbleiterchips erstrecken. Die p-leitenden Zonen 1b' bis 3b' oder die n-
leitenden Zonen 1a' bis 3a' werden durch vertikales Verbinden einer Mehrzahl von Einheitsdiffu
sionszonen gebildet, die über die Dickenrichtung des Halbleiterchips verteilt und eingegraben
sind. Die Dotierstoffkonzentration ist in der Mitte jeder Einheitsdiffusionszone maximal und nimmt
mit zunehmendem Abstand von der Mitte allmählich ab. Als weitere Alternative können n-leitende
Zonen an den Gitterpunkten eines planaren Gitters angeordnet sein, die in dieser Weise in einer p-
leitenden Zone angeordnet sind.
Die Durchbruchspannungsklasse wird in einfacher Weise durch Ändern der Dicke der Schicht mit
alternierenden Leitfähigkeitstypen unter Berücksichtigung der angestrebten Durchbruchspan
nungsklasse geändert. Beispielsweise ist die bevorzugte Dicke der Schicht mit alternierenden
Leitfähigkeitstypen 60 µm für die Durchbruchspannnungsklasse von 900 V. Bei dem oben
beschriebenen MOSFET gemäß der ersten Ausführungsform sind die zweite und die dritte Schicht
mit alternierenden Leitfähigkeitstypen schwächer dotiert als die erste Schicht mit alternierenden
Leitfähigkeitstypen, und der zweite sowie der dritte Rasterabstand in der zweiten bzw. dritten
Schicht mit alternierenden Leitfähigkeitstypen sind kleiner als der erste Rasterabstand in der
ersten Schicht mit alternierenden Leitfähigkeitstypen. Alternativ können der erste bis dritte
Rasterabstand auf den gleichen Wert eingestellt werden, und die zweite sowie die dritte Schicht
mit alternierenden Leitfähigkeitstypen können noch schwächer dotiert werden. Vorzugsweise
sind die Dotierstoffkonzentrationen in der zweiten und der dritten Schicht mit alternierenden Leit
fähigkeitstypen ein Fünftel bis ein Hundertstel der Dotierstoffkonzentration in der ersten Schicht
mit alternierenden Leitfähigkeitstypen.
Fig. 5 ist eine vergrößerte Draufsicht, die den oberen linken Bereich eines Vertikal-MOSFETs
gemäß einer zweiten Ausführungsform der Erfindung zeigt. Der in Fig. 5 gezeigte Bereich
entspricht dem in Fig. 2 gezeigten und durch A1-A2-A3-A4 in Fig. 1 begrenzten Rechteck.
Der MOSFET gemäß der zweiten Ausführungsform umfaßt eine Drain-Driftzone 1 mit einer ersten
Schicht mit alternierenden Leitfähigkeitstypen, eine Durchbruchverhinderungszone 2, die eine
zweite Schicht mit alternierenden Leitfähigkeitstypen umfaßt, und eine Zwischenzone 3, die eine
dritte Schicht mit alternierenden Leitfähigkeitstypen umfaßt. Der MOSFET gemäß der zweiten
Ausführungsform unterscheidet sich von dem MOSFET gemäß der ersten Ausführungsform
insofern, als sich die Grenzflächen zwischen den n-leitenden Zonen und den p-leitenden Zonen in
der zweiten und der dritten Schicht mit alternierenden Leitfähigkeitstypen senkrecht zu den
Grenzflächen zwischen den Drift-Zonen und den Trennzonen in der ersten Schicht mit alternie
renden Leitfähigkeitstypen erstrecken. Die Drift-Zonen 1a und die Trennzonen 1b in der Drain-
Driftzone 1 erstrecken sich senkrecht zu den n-leitenden Zonen 3a und den p-leitenden Zonen 3b
in der Zwischenzone 3 in der Lateralrichtung des Halbleiterchips des MOSFETs gemäß der
zweiten Ausführungsform. Die Driftzonen 1a und die Trennzonen 1b in der Drain-Driftzone 1
erstrecken sich auch senkrecht zu den n-leitenden Zonen 2a und den p-leitenden Zonen 2b in der
Durchbruchverhinderungszone 2. Der zweite und der dritte Rasterabstand, mit dem die Paare aus
jeweils einer n-leitenden Zone 2a und einer p-leitenden Zone 2b bzw. die Paare aus jeweils einer
n-leitenden Zone 3a und einer p-leitenden Zone 3b angeordnet sind, sind kleiner als der erste
Rasterabstand, mit dem die Paare aus jeweils aus einer Driftzone 1a und einer Trennzone 1b
angeordnet sind. Der zweite und der dritte Rasterabstand sind etwa halb so groß wie der erste
Rasterabstand. Außerdem sind die Durchbruchverhinderungszone 2 und die Zwischenzone 3
schwächer dotiert als die Drain-Driftzone 1. Gemäß Fig. 5 befinden sich die Endflächen einiger n-
leitender Zonen 3a und p-leitender Zonen 3b in der Zwischenzone 3 in Kontakt mit einer
Trennzone 1b der Drain-Driftzone 1. Wenn die Krümmung der Grenzfläche zwischen der Drain-
Driftzone 1 und der Zwischenzone 3 berücksichtigt wird, deren pn-Übergänge sich senkrecht zu
den pn-Übergängen in der Drain-Driftzone 1 erstrecken, werden alle p-leitenden Zonen 3b in der
Zwischenzone 3 selbst dann auf das Source-Potential vorgespannt, wenn keinerlei p-leitende
Wannenzone 40 vorgesehen ist. Es ist nicht immer erforderlich, den dritten Rasterabstand auf
einen Wert einzustellen, der kleiner als der des ersten Rasterabstands ist.
Der MOSFET gemäß der zweiten Ausführungsform, der die erste bis dritte Schicht mit alternie
renden Leitfähigkeitstypen gemäß obiger Beschreibung enthält, zeigt die gleichen Wirkungen wie
der MOSFET gemäß der ersten Ausführungsform.
Fig. 6 ist eine Draufsicht des Halbleiterchips eines Vertikal-MOSFETs gemäß einer dritten
Ausführungsform der Erfindung. Die aktive Zone bei der Oberfläche, die Source-Elektrodenschicht
und die Gate-Anschlußfläche auf dem Isolierfilm sind bei Fig. 6 weggelassen. Fig. 7 ist eine
vergrößerte Draufsicht des durch B1-B2-B3-B4 begrenzten Rechtecks von Fig. 6. Der Querschnitt
längs B5-B6 von Fig. 7 ist gleich wie Fig. 3.
Der MOSFET gemäß der dritten Ausführungsform umfaßt eine Drain-Driftzone 1, die eine erste
Schicht mit alternierenden Leitfähigkeitstypen enthält, eine Durchbruchverhinderungszone 2, die
eine zweite Schicht mit alternierenden Leitfähigkeitstypen enthält, und eine Zwischenzone 3, die
eine dritte Schicht mit alternierenden Leitfähigkeitstypen unter einer Gate-Anschlußfläche enthält.
Die Zwischenzone 3 ist an einer Ecke der Drain-Driftzone 1 angeordnet. Die pn-Übergänge in der
Drain-Driftzone 1 und die pn-Übergänge in der Zwischenzone 3 erstrecken sich in Lateralrichtung
parallel zueinander. Der zweite und der dritte Rasterabstand, mit dem die Paare aus jeweils einer
n-leitenden Zone 2a und einer p-leitenden Zone 2b bzw. die Paare aus jeweils einer n-leitenden
Zone 3a und einer p-leitenden Zone 3b angeordnet sind, sind kleiner als der erste Rasterabstand,
mit dem die Paare aus jeweils einer Driftzone 1a und einer Trennzone 1b angeordnet sind. Der
zweite und der dritte Rasterabstand sind etwa halb so groß wie der erste Rasterabstand.
Außerdem sind die Durchbruchverhinderungszone 2 und die Zwischenzone 3 schwächer dotiert
als die Drain-Driftzone 1. Da der dritte Rasterabstand kleiner als der erste Rasterabstand ist, wird
die Zwischenzone selbst dann zuverlässig verarmt, wenn keinerlei p-leitende Wannenzone 40
vorgesehen ist.
Der MOSFET gemäß der dritten Ausführungsform, der die Zwischenzone 3 an einer Ecke der
Drain-Driftzone 1 enthält, zeigt die gleichen Wirkungen wie der MOSFET gemäß der ersten
Ausführungsform.
Fig. 8 ist eine vergrößerte Draufsicht, welche den oberen linken Bereich eines Vertikal-MOSFETs
gemäß einer vierten Ausführungsform der Erfindung zeigt. Fig. 8 entspricht der vergrößerten
Draufsicht des durch B1-B2-B3-B4 begrenzten Rechtecks von Fig. 6.
In gleicher Weise wie der MOSFET gemäß der dritten Ausführungsform enthält der MOSFET
gemäß der vierten Ausführungsform eine Drain-Driftzone 1, die eine erste Schicht mit alternie
renden Leitfähigkeitstypen enthält, eine Durchbruchverhinderungszone 2, die eine zweite Schicht
mit alternierenden Leitfähigkeitstypen enthält, und eine Zwischenzone 3, die eine dritte Schicht
mit alternierenden Leitfähigkeitstypen unter einer Gate-Anschlußfläche enthält. Die Zwischenzone
3 ist an einer Ecke der Drain-Driftzone 1 angeordnet. Die pn-Übergänge in der Drain-Driftzone 1
und die pn-Übergänge in der Zwischenzone 3 erstrecken sich in Lateralrichtung senkrecht
zueinander. Die pn-Übergänge in der Drain-Driftzone 1 und die pn-Übergänge in der Durchbruch
verhinderungszone 2 erstrecken sich in der Lateralrichtung senkrecht zueinander. Der zweite und
der dritte Rasterabstand, mit dem die Paare aus jeweils einer n-leitenden Zone 2a und einer p-
leitenden Zone 2b bzw. die Paare aus jeweils einer n-leitenden Zone 3a und einer p-leitenden
Zone 3b angeordnet sind, sind kleiner als der erste Rasterabstand, mit dem die Paare aus jeweils
einer Driftzone 1a und einer Trennzone 1b angeordnet sind. Der zweite und der dritte Rasterab
stand sind etwa halb so groß wie der erste Rasterabstand. Außerdem sind die Durchbruchverhin
derungszone 2 und die Zwischenzone 3 schwächer dotiert als die Drain-Driftzone 1.
Der MOSFET gemäß der vierten Ausführungsform, der die Zwischenzone 3 an einer Ecke der
Drain-Driftzone 1 enthält, zeigt die gleichen Wirkungen wie der MOSFET gemäß der ersten
Ausführungsform. Da sich die Drain-Driftzone 1 und die Zwischenzone 3 über eine Grenzfläche,
die gekrümmt ist, um die Lokalisierung des elektrischen Felds in dem Eckabschnitt so weit wie
möglich zu vermeiden, in Kontakt zueinander stehen, ist es schwierig, die Endflächen der n-
leitenden Zonen 3a und der p-leitenden Zonen 3b der Zwischenzone 3 mit einer der p-leitenden
Trennzonen 1b der Drain-Driftzone 1 zu verbinden. Obwohl es von der Krümmung der Grenzflä
che zwischen der Zwischenzone 3 und der Drain-Driftzone 1 abhängt, wird es selbst dann, wenn
keinerlei p-leitende Wannenzone 40 vorgesehen ist, möglich, alle p-leitenden Zonen 3b in der
Zwischenzone 3 auf das Source-Potential vorzuspannen, indem der dritte Rasterabstand auf
einen Wert eingestellt wird, der größer als der erste Rasterabstand ist.
Fig. 9 ist eine Draufsicht des Halbleiterchips eines Vertikal-MOSFETs gemäß einer fünften
Ausführungsform der Erfindung. Die aktive Zone bei der Oberfläche, die Source-Elektrodenschicht
und die Gate-Anschlußfläche auf dem Isolierfilm sind in Fig. 9 weggelassen. Fig. 10 ist eine
vergrößerte Draufsicht des durch C1-C2-C3-C4 begrenzten Bereichs von Fig. 9. Fig. 11 ist ein
Querschnitt längs C5-C6 von Fig. 10.
Der MOSFET gemäß der fünften Ausführungsform umfaßt eine Drain-Driftzone 1, die eine erste
Schicht mit alternierenden Leitfähigkeitstypen enthält, eine Durchbruchverhinderungszone 2, die
eine zweite Schicht mit alternierenden Leitfähigkeitstypen enthält und eine Zwischenzone 3, die
eine dritte Schicht mit alternierenden Leitfähigkeitstypen unter einer Gate-Anschlußfläche 30
enthält. Die Zwischenzone 3 befindet sich. im Zentrum der Drain-Driftzone 1. Die pn-Übergänge in
der Drain-Driftzone 1 und die pn-Übergänge in der Zwischenzone 3 erstrecken sich in Lateralrich
tung parallel zueinander. Die pn-Übergänge in der Drain-Driftzone 1 und die pn-Übergänge in der
Durchbruchverhinderungszone 2 erstrecken sich in der Lateralrichtung ebenfalls parallel zueinan
der. Der zweite und der dritte Rasterabschnitt, mit dem die Paare aus jeweils einer n-leitenden
Zone 2a und einer p-leitenden Zone 2b bzw. die Paare aus jeweils einer n-leitenden Zone 3a und
einer p-leitenden Zone 3b angeordnet sind, sind kleiner als der erste Rasterabstand, mit dem die
Paare aus jeweils einer Driftzone 1a und einer Trennzone 1b angeordnet sind. Der zweite und der
dritte Rasterabstand sind etwa halb so groß wie der erste Rasterabstand. Außerdem sind die
Durchbruchverhinderungszone 2 und die Zwischenzone 3 schwächer dotiert als die Drain-
Driftzone 1. Da der dritte Rasterabstand kleiner als der erste Rasterabstand ist, befinden sich alle
p-leitenden Zonen 3b in der Zwischenzone 3 in der Tiefenrichtung des Halbleiterchips in Kontakt
mit den p-leitenden Trennzonen 1b. Daher schwimmt das Potential der p-leitenden Zonen 3b
nicht, und die Zwischenzone wird selbst dann zuverlässig verarmt, wenn keinerlei p-leitende
Wannenzone vorgesehen ist.
Der MOSFET gemäß der fünften Ausführungsform enthält eine Source-Elektrode 17, die einen
ersten Randabschnitt 17a und einen zweiten Randabschnitt 17b umfaßt. Eine Gate-Anschlußflä
che 30 ist in dem Bereich angeordnet, der von dem ersten Randabschnitt 17a umgeben ist. Die
dritte Schicht mit alternierenden Leitfähigkeitstypen in der Zwischenzone 3 ist durch eine erste p-
leitende Wannenzone 40 bedeckt. Der Abschnitt der zweiten Schicht mit alternierenden Leitfä
higkeitstypen unter dem zweiten Randabschnitt 17b ist von einer zweiten p-leitenden Wannen
zone 50 bedeckt. Eine in elektrischem Kontakt mit der Source-Elektrode 17 stehende p+-
Kontaktzone 51 ist in der zweiten Wannenzone 50 gebildet. Diese Konfiguration erleichtert das
Beschleunigen der Verarmung des Abschnitts des Halbleiterchips unter dem zweiten Feldplatten
abschnitt 17b und das Erzielen einer hohen Durchbruchsfestigkeit gegen dynamischen Lawinen
durchbruch. Da sich die äußerste Trennzone 1b der ersten Schicht mit alternierenden Leitfähig
keitstypen in Kontakt mit dem Boden der zweiten Wannenzone 50 befindet, wird das Ladungs
gleichgewicht zwischen der innersten n-leitenden Zone 2a der zweiten Schicht mit alternierenden
Leitfähigkeitstypen und der äußersten Trennzone 1b der ersten Schicht mit alternierenden
Leitfähigkeitstypen eingestellt.
Fig. 12 ist eine vergrößerte Draufsicht, die den oberen linken Bereich eines Vertikal-MOSFETs
gemäß einer sechsten Ausführungsform der Erfindung zeigt. Der in Fig. 12 gezeigte Bereich
entspricht dem in Fig. 10 gezeigten, durch C1-C2-C3-C4 in Fig. 9 begrenzten Rechteck.
Der MOSFET gemäß der sechsten Ausführungsform umfaßt eine Drain-Driftzone 1, die eine erste
Schicht mit alternierenden Leitfähigkeitstypen enthält, eine Durchbruchverhinderungszone 2, die
eine zweite Schicht mit alternierenden Leitfähigkeitstypen enthält, und unter einer Gate-An
schlußfläche 30 eine Zwischenzone 3, die eine dritte Schicht mit alternierenden Leitfähigkeitsty
pen enthält. Die Zwischenzone 30 befindet sich im Zentrum der Drain-Driftzone 1. Die pn-
Übergänge in der Drain-Driftzone 1 und die pn-Übergänge in der Zwischenzone 3 erstrecken sich
in Lateralrichtung senkrecht zueinander. Die pn-Übergänge in der Drain-Driftzone 1 und die pn-
Übergänge in der Durchbruchverhinderungszone 2 erstrecken sich in Lateralrichtung ebenfalls
senkrecht zueinander. Der zweite und der dritte Rasterabstand, mit dem die Paare aus jeweils
einer n-leitenden Zone 2a und einer p-leitenden Zone 2b bzw. die Paare aus jeweils einer n-
leitenden Zone 3a und einer p-leitenden Zone 3b angeordnet sind, sind kleiner als der erste
Rasterabstand, mit dem die Paare aus jeweils einer Driftzone 1a und einer Trennzone 1b
angeordnet sind. Der zweite und der dritte Rasterabstand sind etwa halb so groß wie der erste
Rasterabstand. Außerdem sind die Durchbruchverhinderungszone 2 und die Zwischenzone 3
schwächer dotiert als die Drain-Driftzone 1.
Da sich die Endflächen der n-leitenden Zonen 3a und der p-leitenden Zonen 3b in Kontakt mit
einer der p-leitenden Trennzonen 1b befinden, werden alle p-leitenden Zonen in der Zwischen
zone 3 selbst dann auf das Source-Potential vorgespannt, wenn keinerlei p-leitende Wannenzone
40 vorgesehen ist. Die MOSFETs gemäß der fünften und der sechsten Ausführungsform, welche
die Zwischenzone 3 im Zentrum der Drain-Driftzone 1 enthalten, zeigen die gleiche Wirkung wie
der MOSFET gemäß der dritten Ausführungsform, bei dem die Zwischenzone an einer Ecke der
Drain-Driftzone 1 angeordnet ist.
Obwohl die Erfindung in Verbindung mit doppeldiffundierten Vertikal-MOSFETs erläutert wurde,
ist die Erfindung nicht nur bei anderen aktiven Vertikal-Halbleiterbauelementen mit drei Anschlüs
sen wie beispielsweise IGBTs (MOSFETs des Leitfähigkeitsmodulationstyps) und Bipolartransisto
ren einsetzbar, sondern auch bei passiven Halbleiterbauelementen mit nur zwei Anschlüssen.
Wie oben beschrieben, umfaßt der erfindungsgemäße MOSFET einen Halbleiterchip mit einer
ersten Hauptfläche und einer zweiten Hauptfläche, eine erste Elektrodenschicht auf der ersten
Hauptfläche, eine zweite Elektrodenschicht auf der zweiten Hauptfläche, eine dritte Elektroden
schicht über der ersten Hauptfläche, eine Drain-Driftzone mit einer ersten Schicht mit alternieren
den Leitfähigkeitstypen, eine Durchbruchverhinderungszone mit einer zweiten Schicht mit
alternierenden Leitfähigkeitstypen um die Drain-Driftzone herum sowie eine Zwischenzone mit
einer dritten Schicht mit alternierenden Leitfähigkeitstypen, die unter der dritten Elektroden
schicht angeordnet ist und sich unter dem Randabschnitt der ersten Elektrodenschicht erstreckt.
Der dritte Rasterabstand, mit dem die Paare aus jeweils einer n-leitenden Zone und einer p-
leitenden Zone in der Zwischenzone angeordnet sind, ist kleiner als der erste Rasterabstand, mit
dem die Paare aus jeweils einer Drittzone und einer Trennzone in der Drain-Driftzone angeordnet
sind. Alternativ ist die Zwischenzone schwächer dotiert als die Drain-Driftzone. Der MOSFET
gemäß der Erfindung zeigt die folgenden Effekte.
Da sich aufgrund der um die Drain-Driftzone herum angeordneten zweiten Schicht mit alternie
renden Leitfähigkeitstypen mit einem zweiten Rasterabstand, der kleiner als der erste Rasterab
stand ist, Verarmungsschichten von allen pn-Übergangsebenen aus ausdehnen, werden der
Abschnitt des Halbleiterchips in der Nähe der Drain-Driftzone, der von der Drain-Driftzone in
großem Abstand angeordnete Abschnitt des Halbleiterchips und der Abschnitt des Halbleiterchips
auf der Seite der zweiten Hauptfläche verarmt. Daher ist die Durchbruchspannung in der
Durchbruchverhinderungszone höher als in der Drain-Driftzone. Da eine hohe Durchbruchspan
nung in der Durchbruchverhinderungszone des SJ-MOSFETs erzielt wird, dessen Drain-Driftzone
eine Schicht mit alternierenden Leitfähigkeitstypen enthält, kann die Schicht mit alternierenden
Leitfähigkeitstypen in der Drain-Driftzone in einfacher Weise optimiert werden, der SJ-MOSFET
kann mit mehr Freiheiten ausgelegt werden, und der resultierende MOSFET ist in der Praxis gut
verwendbar. Wenn die zweite Schicht mit alternierenden Leitfähigkeitstypen in der Durchbruch
verhinderungszone schwächer dotiert ist als die erste Schicht mit alternierenden Leitfähigkeitsty
pen in der Drain-Driftzone, wird die Durchbruchspannung in der Durchbruchverhinderungszone
zuverlässig auf einen Wert eingestellt, der höher als die Durchbruchspannung in der Drain-
Driftzone ist, und die Zuverlässigkeit des SJ-Halbleiterbauelements wird verbessert.
Da der dritte Rasterabstand in der dritten Schicht mit alternierenden Leitfähigkeitstypen unter der
dritten Elektrodenschicht unter dem Randabschnitt der ersten Elektrodenschicht kleiner als der
erste Rasterabstand ist, wird die Zwischenzone pro Flächeneinheit leichter verarmt als die Drain-
Driftzone pro Flächeneinheit. Daher wird die Durchbruchspannung des Halbleiterbauelements
nicht durch die Zwischenzone bestimmt. Da die Zwischenzone schneller verarmt wird als die
Drain-Driftzone, wenn das Halbleiterbauelement ausgeschaltet wird, wird, weil das elektrische
Feld in der Zwischenzone stärker abgeschwächt wird als in der Drain-Driftzone und weil die
Ladungsträger in die Drain-Driftzone abgezogen werden, kaum ein dynamischer Lawinendurch
bruch in der Zwischenzone verursacht. Da ein dynamischer Lawinendurchbruch in der Drain-
Driftzone verursacht wird, wird verhindert, daß sich ein dynamischer Lawinendurchbruch in der
Zwischenzone ereignet. Somit werden eine stabile Durchbruchspannung und eine hohe Durch
bruchsfestigkeit gegen dynamischen Lawinendurchbruch erzielt. Die gleichen Effekte werden
erzielt, wenn die Zwischenzone schwächer dotiert wird als die Drain-Driftzone.
Bei dem Aufbau, der eine p-leitende Wannenzone umfaßt, die mit der ersten Elektrodenschicht
elektrisch verbunden ist und die Zwischenzone auf der Seite der ersten Hauptfläche bedeckt,
werden im Sperrzustand des Halbleiterbauelements alle p-leitenden Zonen in der dritten Schicht
mit alternierenden Leitfähigkeitstypen zuverlässig auf das Sperrvorpotential vorgespannt. Daher
ist die Durchbruchspannung in der Zwischenzone unter der dritten Elektrodenschicht hoch, und
die hohe Durchbruchspannung macht es schwieriger, daß ein dynamischer Lawinendurchbruch in
der Zwischenzone verursacht wird, was zu einer hohen Durchbruchsfestigkeit gegen dynami
schen Lawinendurchbruch führt. Wenn ein dynamischer Lawinendurchbruch in der Zwischenzone
unter der dritten Elektrodenschicht verursacht wird, werden Ladungsträger über die zum
Ladungsträgerabziehen angeordnete p-leitende Wannenzone zur ersten Elektrodenschicht
abgezogen, weshalb das Halbleiterbauelement nicht durch Wärme und derartige Ursachen
zerstört wird.
Claims (28)
1. Halbleiterbauelement, umfassend:
einen Halbleiterchip mit einer ersten Hauptfläche und einer von der ersten Hauptfläche abgewandten zweiten Hauptfläche;
eine erste Elektrodenschicht (17) auf der ersten Hauptfläche;
eine zweite Elektrodenschicht (18) auf der zweiten Hauptfläche;
eine aktive Zone (13) auf der Seite der ersten Hauptfläche, wobei sich die aktive Zone in elektrischem Kontakt mit der ersten Elektrodenschicht befindet;
eine Schicht (11) geringen elektrischen Widerstands eines ersten Leitfähigkeitstyps auf der Seite der zweiten Hauptfläche, wobei sich die Schicht (11) in elektrischem Kontakt mit der zweiten Elektrodenschicht befindet;
eine Drain-Driftzone (1) zwischen der ersten Hauptfläche und der Schicht geringen elek trischen Widerstands, wobei die Drain-Driftzone einen vertikalen Driftstromweg im Durchlaßzu stand des Halbleiterbauelements schafft und in dessen Sperrzustand verarmt ist;
eine dritte Elektrodenschicht (30), die unter Zwischenlage eines Isolierfilms (20) auf der ersten Hauptfläche angeordnet ist, wobei der Durchlaß- und der Sperrzustand des Halbleiterbau elements durch die dritte Elektrodenschicht gesteuert wird und sich zumindest ein Teil dieser dritten Elektrodenschicht in unmittelbarer Nähe zur ersten Elektrodenschicht (17) befindet;
wobei die Drain-Driftzone (1) eine erste Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende erste Halbleiterzonen (1a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende zweite Halbleiterzonen (1b) eines zweiten Leitfähigkeitstyps umfaßt, die mit einem ersten Rasterabstand alternierend angeordnet sind;
eine Durchbruchverhinderungszone (2), die um die Drain-Driftzone (1) herum zwischen der ersten Hauptfläche und der Schicht (11) geringen elektrischen Widerstands angeordnet ist, im Durchlaßzustand des Halbleiterbauelements im wesentlichen keinen Stromweg schafft, im Sperrzustand des Halbleiterbauelements verarmt ist und eine zweite Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende dritte Halbleiterzonen (2a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende vierte Halbleiterzonen (2b) des zweiten Leitfä higkeitstyps umfaßt, die mit einem zweiten Rasterabstand alternierend angeordnet sind; und
eine Zwischenzone (3) unterhalb der dritten Elektrodenschicht (30), wobei die Zwi schenzone eine dritte Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende fünfte Halbleiterzonen (3a) des ersten Leitfähigkeitstyps und sich vertikal er streckende sechste Halbleiterzonen (3b) des zweiten Leitfähigkeitstyps umfaßt, die mit einem dritten Rasterabstand alternierend angeordnet sind;
wobei der dritte Rasterabstand kleiner als der erste Rasterabstand ist.
einen Halbleiterchip mit einer ersten Hauptfläche und einer von der ersten Hauptfläche abgewandten zweiten Hauptfläche;
eine erste Elektrodenschicht (17) auf der ersten Hauptfläche;
eine zweite Elektrodenschicht (18) auf der zweiten Hauptfläche;
eine aktive Zone (13) auf der Seite der ersten Hauptfläche, wobei sich die aktive Zone in elektrischem Kontakt mit der ersten Elektrodenschicht befindet;
eine Schicht (11) geringen elektrischen Widerstands eines ersten Leitfähigkeitstyps auf der Seite der zweiten Hauptfläche, wobei sich die Schicht (11) in elektrischem Kontakt mit der zweiten Elektrodenschicht befindet;
eine Drain-Driftzone (1) zwischen der ersten Hauptfläche und der Schicht geringen elek trischen Widerstands, wobei die Drain-Driftzone einen vertikalen Driftstromweg im Durchlaßzu stand des Halbleiterbauelements schafft und in dessen Sperrzustand verarmt ist;
eine dritte Elektrodenschicht (30), die unter Zwischenlage eines Isolierfilms (20) auf der ersten Hauptfläche angeordnet ist, wobei der Durchlaß- und der Sperrzustand des Halbleiterbau elements durch die dritte Elektrodenschicht gesteuert wird und sich zumindest ein Teil dieser dritten Elektrodenschicht in unmittelbarer Nähe zur ersten Elektrodenschicht (17) befindet;
wobei die Drain-Driftzone (1) eine erste Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende erste Halbleiterzonen (1a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende zweite Halbleiterzonen (1b) eines zweiten Leitfähigkeitstyps umfaßt, die mit einem ersten Rasterabstand alternierend angeordnet sind;
eine Durchbruchverhinderungszone (2), die um die Drain-Driftzone (1) herum zwischen der ersten Hauptfläche und der Schicht (11) geringen elektrischen Widerstands angeordnet ist, im Durchlaßzustand des Halbleiterbauelements im wesentlichen keinen Stromweg schafft, im Sperrzustand des Halbleiterbauelements verarmt ist und eine zweite Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende dritte Halbleiterzonen (2a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende vierte Halbleiterzonen (2b) des zweiten Leitfä higkeitstyps umfaßt, die mit einem zweiten Rasterabstand alternierend angeordnet sind; und
eine Zwischenzone (3) unterhalb der dritten Elektrodenschicht (30), wobei die Zwi schenzone eine dritte Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende fünfte Halbleiterzonen (3a) des ersten Leitfähigkeitstyps und sich vertikal er streckende sechste Halbleiterzonen (3b) des zweiten Leitfähigkeitstyps umfaßt, die mit einem dritten Rasterabstand alternierend angeordnet sind;
wobei der dritte Rasterabstand kleiner als der erste Rasterabstand ist.
2. Halbleiterbauelement nach Anspruch 1, bei dem die dritte Schicht mit alternierenden
Leitfähigkeitstypen schwächer dotiert ist als die erste Schicht mit alternierenden Leitfähigkeitsty
pen.
3. Halbleiterbauelement, umfassend:
einen Halbleiterchip mit einer ersten Hauptfläche und einer von der ersten Hauptfläche abgewandten zweiten Hauptfläche;
eine erste Elektrodenschicht (17) auf der ersten Hauptfläche;
eine zweite Elektrodenschicht (18) auf der zweiten Hauptfläche;
eine aktive Zone (13) auf der Seite der ersten Hauptfläche, wobei sich die aktive Zone in elektrischem Kontakt mit der ersten Elektrodenschicht befindet;
eine Schicht (11) geringen elektrischen Widerstands eines ersten Leitfähigkeitstyps auf der Seite der zweiten Hauptfläche, wobei sich die Schicht (11) in elektrischem Kontakt mit der zweiten Elektrodenschicht befindet;
eine Drain-Driftzone (1) zwischen der ersten Hauptfläche und der Schicht geringen elek trischen Widerstands, wobei die Drain-Driftzone einen vertikalen Driftstromweg im Durchlaßzu stand des Halbleiterbauelements schafft und in dessen Sperrzustand verarmt ist;
eine dritte Elektrodenschicht (30), die unter Zwischenlage eines Isolierfilms (20) auf der ersten Hauptfläche angeordnet ist, wobei der Durchlaß- und der Sperrzustand des Halbleiterbau elements durch die dritte Elektrodenschicht gesteuert wird und sich zumindest ein Teil dieser dritten Elektrodenschicht in unmittelbarer Nähe zur ersten Elektrodenschicht (17) befindet;
wobei die Drain-Driftzone (1) eine erste Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende erste Halbleiterzonen (1a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende zweite Halbleiterzonen (1b) eines zweiten Leitfähigkeitstyps umfaßt, die mit einem ersten Rasterabstand alternierend angeordnet sind;
eine Durchbruchverhinderungszone (2), die um die Drain-Driftzone (1) herum zwischen der ersten Hauptfläche und der Schicht (11) geringen elektrischen Widerstands angeordnet ist, im Durchlaßzustand des Halbleiterbauelements im wesentlichen keinen Stromweg schafft, im Sperrzustand des Halbleiterbauelements verarmt ist und eine zweite Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende dritte Halbleiterzonen (2a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende vierte Halbleiterzonen (2b) des zweiten Leitfä higkeitstyps umfaßt, die mit einem zweiten Rasterabstand alternierend angeordnet sind; und
eine Zwischenzone (3) unterhalb der dritten Elektrodenschicht (30), wobei die Zwi schenzone eine dritte Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende fünfte Halbleiterzonen (3a) des ersten Leitfähigkeitstyps und sich vertikal er streckende sechste Halbleiterzonen (3b) des zweiten Leitfähigkeitstyps umfaßt, die mit einem dritten Rasterabstand alternierend angeordnet sind;
wobei die dritte Schicht mit alternierenden Leitfähigkeitstypen schwächer dotiert ist als die erste Schicht mit alternierenden Leitfähigkeitstypen.
einen Halbleiterchip mit einer ersten Hauptfläche und einer von der ersten Hauptfläche abgewandten zweiten Hauptfläche;
eine erste Elektrodenschicht (17) auf der ersten Hauptfläche;
eine zweite Elektrodenschicht (18) auf der zweiten Hauptfläche;
eine aktive Zone (13) auf der Seite der ersten Hauptfläche, wobei sich die aktive Zone in elektrischem Kontakt mit der ersten Elektrodenschicht befindet;
eine Schicht (11) geringen elektrischen Widerstands eines ersten Leitfähigkeitstyps auf der Seite der zweiten Hauptfläche, wobei sich die Schicht (11) in elektrischem Kontakt mit der zweiten Elektrodenschicht befindet;
eine Drain-Driftzone (1) zwischen der ersten Hauptfläche und der Schicht geringen elek trischen Widerstands, wobei die Drain-Driftzone einen vertikalen Driftstromweg im Durchlaßzu stand des Halbleiterbauelements schafft und in dessen Sperrzustand verarmt ist;
eine dritte Elektrodenschicht (30), die unter Zwischenlage eines Isolierfilms (20) auf der ersten Hauptfläche angeordnet ist, wobei der Durchlaß- und der Sperrzustand des Halbleiterbau elements durch die dritte Elektrodenschicht gesteuert wird und sich zumindest ein Teil dieser dritten Elektrodenschicht in unmittelbarer Nähe zur ersten Elektrodenschicht (17) befindet;
wobei die Drain-Driftzone (1) eine erste Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende erste Halbleiterzonen (1a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende zweite Halbleiterzonen (1b) eines zweiten Leitfähigkeitstyps umfaßt, die mit einem ersten Rasterabstand alternierend angeordnet sind;
eine Durchbruchverhinderungszone (2), die um die Drain-Driftzone (1) herum zwischen der ersten Hauptfläche und der Schicht (11) geringen elektrischen Widerstands angeordnet ist, im Durchlaßzustand des Halbleiterbauelements im wesentlichen keinen Stromweg schafft, im Sperrzustand des Halbleiterbauelements verarmt ist und eine zweite Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende dritte Halbleiterzonen (2a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende vierte Halbleiterzonen (2b) des zweiten Leitfä higkeitstyps umfaßt, die mit einem zweiten Rasterabstand alternierend angeordnet sind; und
eine Zwischenzone (3) unterhalb der dritten Elektrodenschicht (30), wobei die Zwi schenzone eine dritte Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende fünfte Halbleiterzonen (3a) des ersten Leitfähigkeitstyps und sich vertikal er streckende sechste Halbleiterzonen (3b) des zweiten Leitfähigkeitstyps umfaßt, die mit einem dritten Rasterabstand alternierend angeordnet sind;
wobei die dritte Schicht mit alternierenden Leitfähigkeitstypen schwächer dotiert ist als die erste Schicht mit alternierenden Leitfähigkeitstypen.
4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem der zweite
Rasterabstand kleiner ist als der erste Rasterabstand.
5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem die zweite
Schicht mit alternierenden Leitfähigkeitstypen schwächer dotiert ist als die erste Schicht mit
alternierenden Leitfähigkeitstypen.
6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, ferner umfassend
eine mit der ersten Elektrodenschicht (17) elektrisch verbundene erste Wannenzone (40), welche
die Oberfläche der dritten Schicht mit alternierenden Leitfähigkeitstypen auf der Seite der ersten
Hauptfläche bedeckt.
7. Halbleiterbauelement nach Anspruch 6, bei dem sich die Oberfläche der dritten
Schicht mit alternierenden Leitfähigkeitstypen auf der Seite der ersten Hauptfläche in Kontakt mit
dem Boden der ersten Wannenzone (40) befindet.
8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, bei dem sich die pn-Über
gänge in der zweiten Schicht mit alternierenden Leitfähigkeitstypen parallel zu den pn-Übergän
gen in der ersten Schicht mit alternierenden Leitfähigkeitstypen erstrecken.
9. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, bei dem sich die pn-Über
gänge in der zweiten Schicht mit alternierenden Leitfähigkeitstypen senkrecht zu den pn-
Übergängen in der ersten Schicht mit alternierenden Leitfähigkeitstypen erstrecken.
10. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, bei dem sich die pn-Über
gänge in der dritten Schicht mit alternierenden Leitfähigkeitstypen parallel zu den pn-Übergängen
in der ersten Schicht mit alternierenden Leitfähigkeitstypen erstrecken.
11. Halbleiterbauelement nach einem der Ansprüche 1 bis 7 oder 9, bei dem sich die
pn-Übergänge in der dritten Schicht mit alternierenden Leitfähigkeitstypen senkrecht zu den pn-
Übergängen in der ersten Schicht mit alternierenden Leitfähigkeitstypen erstrecken.
12. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, bei dem die
ersten bis sechsten Halbleiterzonen (1a, 1b, 2a, 2b, 3a, 3b) jeweils als Streifen in einer Ebene
parallel zur ersten Hauptfläche und/oder zur zweiten Hauptfläche ausgebildet sind.
13. Halbleiterbauelement, umfassend:
einen Halbleiterchip mit einer ersten Hauptfläche und einer von der ersten Hauptfläche abgewandten zweiten Hauptfläche;
eine erste Elektrodenschicht (17), die einen ersten Randabschnitt (17a) umfaßt, auf der ersten Hauptfläche;
eine zweite Elektrodenschicht (18) auf der zweiten Hauptfläche;
eine aktive Zone (13) auf der Seite der ersten Hauptfläche, wobei sich die aktive Zone in elektrischem Kontakt mit der ersten Elektrodenschicht befindet;
eine Schicht (11) geringen elektrischen Widerstands eines ersten Leitfähigkeitstyps auf der Seite der zweiten Hauptfläche, wobei sich die Schicht (11) in elektrischem Kontakt mit der zweiten Elektrodenschicht befindet;
eine Drain-Driftzone (1) zwischen der ersten Hauptfläche und der Schicht geringen elek trischen Widerstands, wobei die Drain-Driftzone einen vertikalen Driftstromweg im Durchlaßzu stand des Halbleiterbauelements schafft und in dessen Sperrzustand verarmt ist;
wobei die Drain-Driftzone (1) eine erste Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende erste Halbleiterzonen (1a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende zweite Halbleiterzonen (1b) eines zweiten Leitfähigkeitstyps umfaßt, die mit einem ersten Rasterabstand alternierend angeordnet sind;
eine Durchbruchverhinderungszone (2), die um die Drain-Driftzone (1) herum zwischen der ersten Hauptfläche und der Schicht (11) geringen elektrischen Widerstands angeordnet ist, im Durchlaßzustand des Halbleiterbauelements im wesentlichen keinen Stromweg schafft, im Sperrzustand des Halbleiterbauelements verarmt ist und eine zweite Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende dritte Halbleiterzonen (2a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende vierte Halbleiterzonen (2b) des zweiten Leitfä higkeitstyps umfaßt, die mit einem zweiten Rasterabstand alternierend angeordnet sind; und
eine Zwischenzone (3) unterhalb des ersten Randabschnitts (17a) der ersten Elektroden schicht (17), wobei die Zwischenzone eine dritte Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende fünfte Halbleiterzonen (3a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende sechste Halbleiterzonen (3b) des zweiten Leitfähigkeitstyps umfaßt, die mit einem dritten Rasterabstand alternierend angeordnet sind; wobei der dritte Rasterabstand kleiner als der erste Rasterabstand ist.
einen Halbleiterchip mit einer ersten Hauptfläche und einer von der ersten Hauptfläche abgewandten zweiten Hauptfläche;
eine erste Elektrodenschicht (17), die einen ersten Randabschnitt (17a) umfaßt, auf der ersten Hauptfläche;
eine zweite Elektrodenschicht (18) auf der zweiten Hauptfläche;
eine aktive Zone (13) auf der Seite der ersten Hauptfläche, wobei sich die aktive Zone in elektrischem Kontakt mit der ersten Elektrodenschicht befindet;
eine Schicht (11) geringen elektrischen Widerstands eines ersten Leitfähigkeitstyps auf der Seite der zweiten Hauptfläche, wobei sich die Schicht (11) in elektrischem Kontakt mit der zweiten Elektrodenschicht befindet;
eine Drain-Driftzone (1) zwischen der ersten Hauptfläche und der Schicht geringen elek trischen Widerstands, wobei die Drain-Driftzone einen vertikalen Driftstromweg im Durchlaßzu stand des Halbleiterbauelements schafft und in dessen Sperrzustand verarmt ist;
wobei die Drain-Driftzone (1) eine erste Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende erste Halbleiterzonen (1a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende zweite Halbleiterzonen (1b) eines zweiten Leitfähigkeitstyps umfaßt, die mit einem ersten Rasterabstand alternierend angeordnet sind;
eine Durchbruchverhinderungszone (2), die um die Drain-Driftzone (1) herum zwischen der ersten Hauptfläche und der Schicht (11) geringen elektrischen Widerstands angeordnet ist, im Durchlaßzustand des Halbleiterbauelements im wesentlichen keinen Stromweg schafft, im Sperrzustand des Halbleiterbauelements verarmt ist und eine zweite Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende dritte Halbleiterzonen (2a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende vierte Halbleiterzonen (2b) des zweiten Leitfä higkeitstyps umfaßt, die mit einem zweiten Rasterabstand alternierend angeordnet sind; und
eine Zwischenzone (3) unterhalb des ersten Randabschnitts (17a) der ersten Elektroden schicht (17), wobei die Zwischenzone eine dritte Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende fünfte Halbleiterzonen (3a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende sechste Halbleiterzonen (3b) des zweiten Leitfähigkeitstyps umfaßt, die mit einem dritten Rasterabstand alternierend angeordnet sind; wobei der dritte Rasterabstand kleiner als der erste Rasterabstand ist.
14. Halbleiterbauelement nach Anspruch 13, bei dem die dritte Schicht mit alternieren
den Leitfähigkeitstypen schwächer dotiert ist als die erste Schicht mit alternierenden Leitfähig
keitstypen.
15. Halbleiterbauelement, umfassend:
einen Halbleiterchip mit einer ersten Hauptfläche und einer von der ersten Hauptfläche abgewandten zweiten Hauptfläche;
eine erste Elektrodenschicht (17), die einen ersten Randabschnitt (17a) umfaßt, auf der ersten Hauptfläche;
eine zweite Elektrodenschicht (18) auf der zweiten Hauptfläche;
eine aktive Zone (13) auf der Seite der ersten Hauptfläche, wobei sich die aktive Zone in elektrischem Kontakt mit der ersten Elektrodenschicht befindet;
eine Schicht (11) geringen elektrischen Widerstands eines ersten Leitfähigkeitstyps auf der Seite der zweiten Hauptfläche, wobei sich die Schicht (11) in elektrischem Kontakt mit der zweiten Elektrodenschicht befindet;
eine Drain-Driftzone (1) zwischen der ersten Hauptfläche und der Schicht geringen elek trischen Widerstands, wobei die Drain-Driftzone einen vertikalen Driftstromweg im Durchlaßzu stand des Halbleiterbauelements schafft und in dessen Sperrzustand verarmt ist;
wobei die Drain-Driftzone (1) eine erste Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende erste Halbleiterzonen (1a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende zweite Halbleiterzonen (1b) eines zweiten Leitfähigkeitstyps umfaßt, die mit einem ersten Rasterabstand alternierend angeordnet sind;
eine Durchbruchverhinderungszone (2), die um die Drain-Driftzone (1) herum zwischen der ersten Hauptfläche und der Schicht (11) geringen elektrischen Widerstands angeordnet ist, im Durchlaßzustand des Halbleiterbauelements im wesentlichen keinen Stromweg schafft, im Sperrzustand des Halbleiterbauelements verarmt ist und eine zweite Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende dritte Halbleiterzonen (2a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende vierte Halbleiterzonen (2b) des zweiten Leitfä higkeitstyps umfaßt, die mit einem zweiten Rasterabstand alternierend angeordnet sind; und
eine Zwischenzone (3) unterhalb des ersten Randabschnitts (17a) der ersten Elektroden schicht (17), wobei die Zwischenzone eine dritte Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende fünfte Halbleiterzonen (3a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende sechste Halbleiterzonen (3b) des zweiten Leitfähigkeitstyps umfaßt, die mit einem dritten Rasterabstand alternierend angeordnet sind;
wobei die dritte Schicht mit alternierenden Leitfähigkeitstypen schwächer dotiert ist als die erste Schicht mit alternierenden Leitfähigkeitstypen.
einen Halbleiterchip mit einer ersten Hauptfläche und einer von der ersten Hauptfläche abgewandten zweiten Hauptfläche;
eine erste Elektrodenschicht (17), die einen ersten Randabschnitt (17a) umfaßt, auf der ersten Hauptfläche;
eine zweite Elektrodenschicht (18) auf der zweiten Hauptfläche;
eine aktive Zone (13) auf der Seite der ersten Hauptfläche, wobei sich die aktive Zone in elektrischem Kontakt mit der ersten Elektrodenschicht befindet;
eine Schicht (11) geringen elektrischen Widerstands eines ersten Leitfähigkeitstyps auf der Seite der zweiten Hauptfläche, wobei sich die Schicht (11) in elektrischem Kontakt mit der zweiten Elektrodenschicht befindet;
eine Drain-Driftzone (1) zwischen der ersten Hauptfläche und der Schicht geringen elek trischen Widerstands, wobei die Drain-Driftzone einen vertikalen Driftstromweg im Durchlaßzu stand des Halbleiterbauelements schafft und in dessen Sperrzustand verarmt ist;
wobei die Drain-Driftzone (1) eine erste Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende erste Halbleiterzonen (1a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende zweite Halbleiterzonen (1b) eines zweiten Leitfähigkeitstyps umfaßt, die mit einem ersten Rasterabstand alternierend angeordnet sind;
eine Durchbruchverhinderungszone (2), die um die Drain-Driftzone (1) herum zwischen der ersten Hauptfläche und der Schicht (11) geringen elektrischen Widerstands angeordnet ist, im Durchlaßzustand des Halbleiterbauelements im wesentlichen keinen Stromweg schafft, im Sperrzustand des Halbleiterbauelements verarmt ist und eine zweite Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende dritte Halbleiterzonen (2a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende vierte Halbleiterzonen (2b) des zweiten Leitfä higkeitstyps umfaßt, die mit einem zweiten Rasterabstand alternierend angeordnet sind; und
eine Zwischenzone (3) unterhalb des ersten Randabschnitts (17a) der ersten Elektroden schicht (17), wobei die Zwischenzone eine dritte Schicht mit alternierenden Leitfähigkeitstypen umfaßt, die sich vertikal erstreckende fünfte Halbleiterzonen (3a) des ersten Leitfähigkeitstyps und sich vertikal erstreckende sechste Halbleiterzonen (3b) des zweiten Leitfähigkeitstyps umfaßt, die mit einem dritten Rasterabstand alternierend angeordnet sind;
wobei die dritte Schicht mit alternierenden Leitfähigkeitstypen schwächer dotiert ist als die erste Schicht mit alternierenden Leitfähigkeitstypen.
16. Halbleiterbauelement nach einem der Ansprüche 13 bis 15, bei dem die erste Elek
trodenschicht (17) einen zweiten Randabschnitt (17b) umfaßt, bis unter den die zweite Schicht
mit alternierenden Leitfähigkeitstypen verlängert ist.
17. Halbleiterbauelement nach einem der Ansprüche 13 bis 16, bei dem der zweite
Rasterabstand kleiner ist als der erste Rasterabstand.
18. Halbleiterbauelement nach einem der Ansprüche 73 bis 17, bei dem die zweite
Schicht mit alternierenden Leitfähigkeitstypen schwächer dotiert ist als die erste Schicht mit
alternierenden Leitfähigkeitstypen.
19. Halbleiterbauelement nach einem der Ansprüche 13 bis 18, ferner umfassend eine
mit der ersten Elektrodenschicht (17) elektrisch verbundene erste Wannenzone (40) des zweiten
Leitfähigkeitstyps, welche die Oberfläche der dritten Schicht mit alternierenden Leitfähigkeitsty
pen auf der Seite der ersten Hauptfläche bedeckt.
20. Halbleiterbauelement nach einem der Ansprüche 16 bis 19, ferner umfassend eine
mit der ersten Elektrodenschicht (17) elektrisch verbundene zweite Wannenzone (50) des
zweiten Leitfähigkeitstyps, welche die Oberfläche des verlängerten Abschnitts der zweiten Schicht
mit alternierenden Leitfähigkeitstypen auf der Seite der ersten Hauptfläche bedeckt.
21. Halbleiterbauelement nach Anspruch 19, bei dem die in Kontakt mit der äußersten
der fünften Halbleiterzonen (3a) stehende innerste der zweiten Halbleiterzonen (1b) oder die in
Kontakt mit der innersten der fünften Halbleiterzonen (3a) stehende äußerste der zweiten
Halbleiterzonen (1b) mit der ersten Wannenzone (40) verbunden ist.
22. Halbleiterbauelement nach Anspruch 20, bei dem die in Kontakt mit der innersten
der dritten Halbleiterzonen (2a) stehende äußerste der zweiten Halbleiterzonen (1b) mit der
zweiten Wannenzone (50) verbunden ist.
23. Halbleiterbauelement nach einem der Ansprüche 13 bis 22, bei dem der erste Rand
abschnitt (17a) der ersten Elektrodenschicht (17) auf einem dicken Isolierfilm gebildet ist.
24. Halbleiterbauelement nach Anspruch 16 oder einem der auf Anspruch 16 rückbezo
genen Ansprüche 17 bis 23, bei dem der zweite Randabschnitt (17b) der ersten Elektroden
schicht (17) eine Feldplatte umfaßt.
25. Halbleiterbauelement nach einem der Ansprüche 13 bis 24, bei dem sich die pn-
Übergänge in der zweiten Schicht mit alternierenden Leitfähigkeitstypen parallel zu den pn-
Übergängen in der ersten Schicht mit alternierenden Leitfähigkeitstypen erstrecken.
26. Halbleiterbauelement nach einem der Ansprüche 13 bis 24, bei dem sich die pn-
Übergänge in der zweiten Schicht mit alternierenden Leitfähigkeitstypen senkrecht zu den pn-
Übergängen in der ersten Schicht mit alternierenden Leitfähigkeitstypen erstrecken.
27. Halbleiterbauelement nach einem der Ansprüche 13 bis 26, bei dem die ersten bis
sechsten Halbleiterzonen (1a, 1b, 2a, 2b, 3a, 3b) jeweils als Streifen in einer Ebene parallel zur
ersten Hauptfläche und/oder zur zweiten Hauptfläche ausgebildet sind.
28. Halbleiterbauelement nach Anspruch 16 oder einem der auf Anspruch 16 rückbezo
genen Ansprüche 17 bis 23, bei dem der zweite Randabschnitt (17b) der ersten Elektroden
schicht (17) auf einem dicken Isolierfilm gebildet ist.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001033408A JP4764974B2 (ja) | 2000-02-09 | 2001-02-09 | 半導体装置 |
| JP2001-033408 | 2001-02-09 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE10205345A1 true DE10205345A1 (de) | 2002-08-14 |
| DE10205345B4 DE10205345B4 (de) | 2007-09-06 |
| DE10205345B9 DE10205345B9 (de) | 2007-12-20 |
Family
ID=18897161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10205345A Expired - Lifetime DE10205345B9 (de) | 2001-02-09 | 2002-02-08 | Halbleiterbauelement |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6674126B2 (de) |
| DE (1) | DE10205345B9 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007033839A1 (de) * | 2007-07-18 | 2009-01-22 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zur Herstellung desselben |
Families Citing this family (92)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0011428D0 (en) * | 2000-05-12 | 2000-06-28 | Central Research Lab Ltd | Method of forming a fluid tight seal |
| KR100393201B1 (ko) * | 2001-04-16 | 2003-07-31 | 페어차일드코리아반도체 주식회사 | 낮은 온 저항과 높은 브레이크다운 전압을 갖는 고전압수평형 디모스 트랜지스터 |
| CN1331238C (zh) * | 2001-09-19 | 2007-08-08 | 株式会社东芝 | 半导体装置及其制造方法 |
| JP3908572B2 (ja) * | 2002-03-18 | 2007-04-25 | 株式会社東芝 | 半導体素子 |
| JP4212288B2 (ja) * | 2002-04-01 | 2009-01-21 | 株式会社東芝 | 半導体装置およびその製造方法 |
| EP1420450A3 (de) * | 2002-11-15 | 2006-12-13 | Matsushita Electric Industrial Co., Ltd. | Differentielle Halbleiterschaltung mit Transistoren, welche eine virtuelle Erdverbindung aufweisen |
| JP3634848B2 (ja) * | 2003-01-07 | 2005-03-30 | 株式会社東芝 | 電力用半導体素子 |
| US6836020B2 (en) * | 2003-01-22 | 2004-12-28 | The Board Of Trustees Of The Leland Stanford Junior University | Electrical through wafer interconnects |
| US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| JP3906184B2 (ja) * | 2003-06-11 | 2007-04-18 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US7166890B2 (en) * | 2003-10-21 | 2007-01-23 | Srikant Sridevan | Superjunction device with improved ruggedness |
| JP4889072B2 (ja) * | 2003-12-19 | 2012-02-29 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
| JP2005340550A (ja) * | 2004-05-28 | 2005-12-08 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2005353991A (ja) * | 2004-06-14 | 2005-12-22 | Sanyo Electric Co Ltd | 半導体装置 |
| JP4832731B2 (ja) * | 2004-07-07 | 2011-12-07 | 株式会社東芝 | 電力用半導体装置 |
| JP4967236B2 (ja) * | 2004-08-04 | 2012-07-04 | 富士電機株式会社 | 半導体素子 |
| US7135740B2 (en) * | 2004-09-27 | 2006-11-14 | Teledyne Licensing, Llc | High voltage FET switch with conductivity modulation |
| US7518179B2 (en) * | 2004-10-08 | 2009-04-14 | Freescale Semiconductor, Inc. | Virtual ground memory array and method therefor |
| US7812441B2 (en) | 2004-10-21 | 2010-10-12 | Siliconix Technology C.V. | Schottky diode with improved surge capability |
| TWI278090B (en) * | 2004-10-21 | 2007-04-01 | Int Rectifier Corp | Solderable top metal for SiC device |
| JP2006186145A (ja) * | 2004-12-28 | 2006-07-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| US20060197153A1 (en) * | 2005-02-23 | 2006-09-07 | Chih-Feng Huang | Vertical transistor with field region structure |
| US9419092B2 (en) * | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
| US7834376B2 (en) | 2005-03-04 | 2010-11-16 | Siliconix Technology C. V. | Power semiconductor switch |
| JP2006269720A (ja) * | 2005-03-24 | 2006-10-05 | Toshiba Corp | 半導体素子及びその製造方法 |
| EP1710843B1 (de) * | 2005-04-04 | 2012-09-19 | STMicroelectronics Srl | Integriertes Leistungsbauelement |
| US7541643B2 (en) * | 2005-04-07 | 2009-06-02 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US8084815B2 (en) * | 2005-06-29 | 2011-12-27 | Fairchild Korea Semiconductor Ltd. | Superjunction semiconductor device |
| US7112490B1 (en) * | 2005-07-25 | 2006-09-26 | Freescale Semiconductor, Inc. | Hot carrier injection programmable structure including discontinuous storage elements and spacer control gates in a trench |
| US7619270B2 (en) * | 2005-07-25 | 2009-11-17 | Freescale Semiconductor, Inc. | Electronic device including discontinuous storage elements |
| US7642594B2 (en) * | 2005-07-25 | 2010-01-05 | Freescale Semiconductor, Inc | Electronic device including gate lines, bit lines, or a combination thereof |
| US7582929B2 (en) * | 2005-07-25 | 2009-09-01 | Freescale Semiconductor, Inc | Electronic device including discontinuous storage elements |
| US7619275B2 (en) * | 2005-07-25 | 2009-11-17 | Freescale Semiconductor, Inc. | Process for forming an electronic device including discontinuous storage elements |
| JP5015488B2 (ja) * | 2005-09-07 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| WO2007036991A1 (ja) * | 2005-09-28 | 2007-04-05 | Tadahiro Ohmi | 雰囲気制御された接合装置、接合方法および電子装置 |
| US8368165B2 (en) | 2005-10-20 | 2013-02-05 | Siliconix Technology C. V. | Silicon carbide Schottky diode |
| US7554137B2 (en) * | 2005-10-25 | 2009-06-30 | Infineon Technologies Austria Ag | Power semiconductor component with charge compensation structure and method for the fabrication thereof |
| US7659588B2 (en) * | 2006-01-26 | 2010-02-09 | Siliconix Technology C. V. | Termination for a superjunction device |
| JP5052025B2 (ja) * | 2006-03-29 | 2012-10-17 | 株式会社東芝 | 電力用半導体素子 |
| US7592224B2 (en) | 2006-03-30 | 2009-09-22 | Freescale Semiconductor, Inc | Method of fabricating a storage device including decontinuous storage elements within and between trenches |
| US7592668B2 (en) * | 2006-03-30 | 2009-09-22 | Fairchild Semiconductor Corporation | Charge balance techniques for power devices |
| WO2008016619A1 (en) * | 2006-07-31 | 2008-02-07 | Vishay-Siliconix | Molybdenum barrier metal for sic schottky diode and process of manufacture |
| DE102006047489B9 (de) * | 2006-10-05 | 2013-01-17 | Infineon Technologies Austria Ag | Halbleiterbauelement |
| KR101279574B1 (ko) * | 2006-11-15 | 2013-06-27 | 페어차일드코리아반도체 주식회사 | 고전압 반도체 소자 및 그 제조 방법 |
| JP2008177328A (ja) * | 2007-01-18 | 2008-07-31 | Denso Corp | 半導体装置およびその製造方法 |
| US7838922B2 (en) * | 2007-01-24 | 2010-11-23 | Freescale Semiconductor, Inc. | Electronic device including trenches and discontinuous storage elements |
| US7572699B2 (en) * | 2007-01-24 | 2009-08-11 | Freescale Semiconductor, Inc | Process of forming an electronic device including fins and discontinuous storage elements |
| US7651916B2 (en) * | 2007-01-24 | 2010-01-26 | Freescale Semiconductor, Inc | Electronic device including trenches and discontinuous storage elements and processes of forming and using the same |
| DE102007034802B8 (de) * | 2007-03-26 | 2012-11-29 | X-Fab Semiconductor Foundries Ag | Lateraler Hochvolt-MOS-Transistor mit RESURF-Struktur |
| JP4620075B2 (ja) * | 2007-04-03 | 2011-01-26 | 株式会社東芝 | 電力用半導体素子 |
| JP4621708B2 (ja) * | 2007-05-24 | 2011-01-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
| ITTO20070392A1 (it) * | 2007-06-05 | 2008-12-06 | St Microelectronics Srl | Dispositivo di potenza a bilanciamento di carica comprendente strutture colonnari e avente resistenza ridotta |
| US8581345B2 (en) * | 2007-06-05 | 2013-11-12 | Stmicroelectronics S.R.L. | Charge-balance power device comprising columnar structures and having reduced resistance, and method and system of same |
| CN101868856B (zh) | 2007-09-21 | 2014-03-12 | 飞兆半导体公司 | 用于功率器件的超结结构及制造方法 |
| JP5298488B2 (ja) | 2007-09-28 | 2013-09-25 | 富士電機株式会社 | 半導体装置 |
| JP4265684B1 (ja) * | 2007-11-07 | 2009-05-20 | トヨタ自動車株式会社 | 半導体装置 |
| US20120273916A1 (en) * | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| JP5491723B2 (ja) * | 2008-11-20 | 2014-05-14 | 株式会社東芝 | 電力用半導体装置 |
| JP5571306B2 (ja) * | 2008-12-17 | 2014-08-13 | ローム株式会社 | 半導体装置 |
| IT1392577B1 (it) | 2008-12-30 | 2012-03-09 | St Microelectronics Rousset | Processo di fabbricazione di un dispositivo elettronico di potenza integrato in un substrato semiconduttore ad ampio intervallo di banda proibita e dispositivo elettronico cosi' ottenuto |
| US8232603B2 (en) * | 2009-03-19 | 2012-07-31 | International Business Machines Corporation | Gated diode structure and method including relaxed liner |
| JP5462020B2 (ja) * | 2009-06-09 | 2014-04-02 | 株式会社東芝 | 電力用半導体素子 |
| WO2011007560A1 (en) * | 2009-07-15 | 2011-01-20 | Fuji Electric Systems Co., Ltd. | Super-junction semiconductor device |
| JP5543758B2 (ja) | 2009-11-19 | 2014-07-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2012074441A (ja) | 2010-09-28 | 2012-04-12 | Toshiba Corp | 電力用半導体装置 |
| JP5664142B2 (ja) * | 2010-11-09 | 2015-02-04 | 富士電機株式会社 | 半導体装置 |
| TWI407568B (zh) * | 2010-11-22 | 2013-09-01 | Sinopower Semiconductor Inc | 半導體元件 |
| US9490372B2 (en) | 2011-01-21 | 2016-11-08 | Semiconductor Components Industries, Llc | Method of forming a semiconductor device termination and structure therefor |
| TWI463661B (zh) * | 2011-03-16 | 2014-12-01 | Richtek Technology Corp | 高壓元件及其製造方法 |
| JP2012204811A (ja) * | 2011-03-28 | 2012-10-22 | Sony Corp | 半導体装置 |
| CN110010671B (zh) * | 2011-04-27 | 2022-04-29 | 飞兆半导体公司 | 功率器件及其制造方法 |
| US8673700B2 (en) * | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| JP2013069786A (ja) * | 2011-09-21 | 2013-04-18 | Toshiba Corp | 電力用半導体装置 |
| JP5504235B2 (ja) * | 2011-09-29 | 2014-05-28 | 株式会社東芝 | 半導体装置 |
| US9112026B2 (en) | 2012-10-17 | 2015-08-18 | Semiconductor Components Industries, Llc | Semiconductor devices and method of making the same |
| US9184277B2 (en) | 2012-10-31 | 2015-11-10 | Infineon Technologies Austria Ag | Super junction semiconductor device comprising a cell area and an edge area |
| CN105122457B (zh) * | 2013-03-31 | 2017-11-17 | 新电元工业株式会社 | 半导体装置 |
| US9343528B2 (en) | 2014-04-10 | 2016-05-17 | Semiconductor Components Industries, Llc | Process of forming an electronic device having a termination region including an insulating region |
| US9324784B2 (en) | 2014-04-10 | 2016-04-26 | Semiconductor Components Industries, Llc | Electronic device having a termination region including an insulating region |
| JP6369173B2 (ja) * | 2014-04-17 | 2018-08-08 | 富士電機株式会社 | 縦型半導体装置およびその製造方法 |
| JP6324805B2 (ja) | 2014-05-19 | 2018-05-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP6323556B2 (ja) * | 2014-07-04 | 2018-05-16 | 富士電機株式会社 | 半導体装置 |
| JP6413467B2 (ja) * | 2014-08-19 | 2018-10-31 | 富士電機株式会社 | 半導体装置 |
| JP6534813B2 (ja) * | 2015-01-08 | 2019-06-26 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| TWI613812B (zh) * | 2015-12-18 | 2018-02-01 | 敦南科技股份有限公司 | 超接面半導體元件 |
| JP6747195B2 (ja) | 2016-09-08 | 2020-08-26 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6844228B2 (ja) * | 2016-12-02 | 2021-03-17 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US10002920B1 (en) | 2016-12-14 | 2018-06-19 | General Electric Company | System and method for edge termination of super-junction (SJ) devices |
| JP6870516B2 (ja) | 2017-07-18 | 2021-05-12 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2089119A (en) | 1980-12-10 | 1982-06-16 | Philips Electronic Associated | High voltage semiconductor devices |
| CN1019720B (zh) * | 1991-03-19 | 1992-12-30 | 电子科技大学 | 半导体功率器件 |
| DE4309764C2 (de) * | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
| JPH09266311A (ja) * | 1996-01-22 | 1997-10-07 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
| JP4047384B2 (ja) * | 1996-02-05 | 2008-02-13 | シーメンス アクチエンゲゼルシヤフト | 電界効果により制御可能の半導体デバイス |
| JP3938964B2 (ja) * | 1997-02-10 | 2007-06-27 | 三菱電機株式会社 | 高耐圧半導体装置およびその製造方法 |
| US6081009A (en) * | 1997-11-10 | 2000-06-27 | Intersil Corporation | High voltage mosfet structure |
| JP4774580B2 (ja) * | 1999-08-23 | 2011-09-14 | 富士電機株式会社 | 超接合半導体素子 |
| JP4765012B2 (ja) * | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| KR100485297B1 (ko) * | 2001-02-21 | 2005-04-27 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
-
2002
- 2002-02-08 DE DE10205345A patent/DE10205345B9/de not_active Expired - Lifetime
- 2002-02-11 US US10/073,671 patent/US6674126B2/en not_active Expired - Lifetime
-
2003
- 2003-10-03 US US10/678,941 patent/US6903418B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007033839A1 (de) * | 2007-07-18 | 2009-01-22 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zur Herstellung desselben |
| US8541839B2 (en) | 2007-07-18 | 2013-09-24 | Infineon Technologies Austria Ag | Semiconductor component and method for producing it |
| DE102007033839B4 (de) * | 2007-07-18 | 2015-04-09 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zur Herstellung desselben |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10205345B4 (de) | 2007-09-06 |
| US20040065921A1 (en) | 2004-04-08 |
| US6674126B2 (en) | 2004-01-06 |
| US20020167020A1 (en) | 2002-11-14 |
| DE10205345B9 (de) | 2007-12-20 |
| US6903418B2 (en) | 2005-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10205345B9 (de) | Halbleiterbauelement | |
| DE10106006B4 (de) | SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung | |
| DE10041344B4 (de) | SJ-Halbleitervorrichtung | |
| DE10303335B4 (de) | Halbleiterbauteil | |
| DE19954352B4 (de) | Halbleiterbauelement sowie Verfahren zur Herstellung desselben | |
| EP1114466B1 (de) | Hochspannungs-halbleiterbauelement | |
| DE112014000679B4 (de) | Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung | |
| DE10211688B4 (de) | Halbleiterbauelement | |
| DE10120030B4 (de) | Lateralhalbleiterbauelement | |
| DE10052149B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
| DE69636913T2 (de) | Halbleiteranordnung mit isoliertem Gate und Verfahren zu ihrer Herstellung | |
| DE19539541B4 (de) | Lateraler Trench-MISFET und Verfahren zu seiner Herstellung | |
| DE10133543B4 (de) | Bidirektionales Halbleiterbauelement | |
| DE112016006380B4 (de) | Halbleiterbauelement | |
| DE10112463A1 (de) | SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung | |
| DE102005014714A1 (de) | Halbleitervorrichtung mit isoliertem Gate | |
| DE102006055131A1 (de) | Halbleiterbauteil und Verfahren zu seiner Herstellung | |
| DE10322594A1 (de) | MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung | |
| DE10153739A1 (de) | Halbleiterbauelement | |
| DE112014006692B4 (de) | Halbleiteranordnung | |
| DE102017127848A1 (de) | Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur | |
| DE102004041198A1 (de) | Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode | |
| DE102005048447B4 (de) | Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben | |
| DE19707513A1 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
| DE10024480A1 (de) | Kompensationsbauelement mit verbesserter Robustheit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8397 | Reprint of erroneous patent document | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP |
|
| R081 | Change of applicant/patentee |
Owner name: FUJI ELECTRIC CO., LTD., JP Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP Effective date: 20110826 Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP Effective date: 20110826 |
|
| R082 | Change of representative |
Representative=s name: HOFFMANN, ECKART, DIPL.-ING., DE Effective date: 20110826 |
|
| R084 | Declaration of willingness to licence | ||
| R071 | Expiry of right |