DE10213701A1 - Hoch reflektierende ohmsche Kontakte für AlGaln-Flip-Chip-LEDs - Google Patents
Hoch reflektierende ohmsche Kontakte für AlGaln-Flip-Chip-LEDsInfo
- Publication number
- DE10213701A1 DE10213701A1 DE10213701A DE10213701A DE10213701A1 DE 10213701 A1 DE10213701 A1 DE 10213701A1 DE 10213701 A DE10213701 A DE 10213701A DE 10213701 A DE10213701 A DE 10213701A DE 10213701 A1 DE10213701 A1 DE 10213701A1
- Authority
- DE
- Germany
- Prior art keywords
- light
- electrode
- substrate
- arrangement according
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05575—Plural external layers
- H01L2224/0558—Plural external layers being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/641—Heat extraction or cooling elements characterized by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
Abstract
Eine invertierte, III-Nitrid-, Licht emittierende Anordnung (LED) mit hoch reflektierenden, ohmschen Kontakten weist eine n- und eine p-Elektrodenmetallisierung auf, welche opak und hoch reflektierend sind und eine ausgezeichnete Stromverteilung vorsehen. Die n- und p-Elektrode absorbieren jeweils weniger als 25% des einfallenden Lichts je Durchgang auf der Maximalemissionswellenlänge des aktiven Bereichs der LED.
Description
Die vorliegende Erfindung bezieht sich im Allgemeinen auf Licht emittierende
Halbleiteranordnungen und, im Besonderen, auf, auf III-Nitrid basierende, Licht emittierende
Diodenanordnungen mit hoch reflektierenden, ohmschen Kontakten.
Bei einem "III-Nitrid"-Materialsystem handelt es sich um eine Verbindung aus
Elementen der Gruppe III und Gruppe V, um zur Herstellung elektronischer und
optoelektronischer Anordnung verwendete Halbleiter auszubilden, wobei Stickstoff das
Element der Primärgruppe V darstellt. Dieses Materialsystem umfasst GaN, AlGaN, AlN,
GaInN, AlGaInN, InN, GaInAsN und GaInPN, ist jedoch nicht auf diese beschränkt. Das III-
Nitrid-Materialsystem eignet sich zur Herstellung Licht emittierender Anordnungen (LEDs),
welche Licht mit Photonenenergien von den ultravioletten zu den roten, spektralen
Wellenlängenbereichen erzeugen. Diese LEDs weisen Licht emittierende Dioden und
Laserdioden auf.
Eine III-Nitrid-LED weist typischerweise Epitaxialschichten auf, welche auf
einem geeigneten Wachstumssubstrat aufgebracht werden, um unter Anwendung von
Aufwachstechniken, z. B. organometallischer Dampfphasenepitaxie, einen pn-Übergang
auszubilden. Es werden einige bestimmte Anforderungen an die Herstellung von III-Nitrid-
Halbleiteranordnungen gestellt. Da III-Nitridsubstrate nicht im Handel erhältlich sind, muss
das epitaxiale Aufwachsen auf nicht Gitter-angepassten Substraten, wie z. B. Saphir oder SiC,
erfolgen. Bei der Ausrichtung des konventionellen III-Nitrid-LED-Chips mit der
Epitaxieseite nach oben, auch "Junction-Up"-LEDs genannt, ist es erforderlich, dass Licht
aus der oberen Fläche, d. h. durch die p-leitenden III-Nitridschichten, herausgeführt wird.
Durch den hohen spezifischen Widerstand der p-leitenden III-Nitrid-Schichten, z. B. GaN, ist
es jedoch erforderlich, auf die Oberfläche des p-leitenden Materials eine Metallisierung
aufzubringen, um eine ausreichende Stromverteilung vorzusehen. Da solche Metalle Licht
absorbieren, wird typischerweise eine sehr dünne p-Elektrodenmetallisierung (z. B. Ni/Au)
verwendet, damit durch die obere Fläche Licht austreten kann. Jedoch absorbieren selbst
diese dünnen, halb transparenten Schichten eine signifikante Lichtmenge. Wird bei Au von
einer typischen Dicke von 100 Å ausgegangen und Ni (welches zur Ausbildung von
transparentem NiOx oxidiert werden kann) übergangen, beträgt die bei dieser halb
transparenten p-Elektrode absorbierte Lichtmenge ~25% je Durchgang bei λ = 500 nm. Bei
hohen Stromdichten muss die Metallisierungsdicke eventuell erhöht werden, um eine
gleichmäßige Strominjektion in die aktive Zone aufrechtzuerhalten und zu vermeiden, dass
der Großteil des Lichts in der Nähe der Drahtbondinsel erzeugt wird. Eine Zunahme der
Metallstärke erhöht die Lichtabsorption und reduziert die Exktraktionseffizienz der
Anordnung. Selbstverständlich sollte dieser Kompromiss bei der Konstruktion von III-Nitrid-
LEDs zum Betrieb bei hohen Stromdichten (< 40 A/cm2, also ~50 mA in eine ~0,35 × 0,35 mm2
Übergangsfläche) verhindert werden.
Die Lichtextraktionseffizienz einer Licht emittierenden Diode (LED) wird als
das Verhältnis der externen Quantenausbeute der LED zu der internen Quantenausbeute der
LED definiert. Die externe Ausbeute von LEDs ist stark davon abhängig, wie effizient Licht
aus dem zur Herstellung der LED verwendeten Halbleiter ausgekoppelt wird. Typischerweise
ist die Lichtextraktionseffizienz einer Platz sparend angeordneten LED im Wesentlichen
geringer als Eins, d. h. ein Großteil des in der aktiven Zone der LED erzeugten Lichts erreicht
nie die externe Umgebung.
Die optische Extraktionseffizienz bei "Junction-Up"-LEDs ist bei der
erweiterten, halb transparenten p-Metallisierung auf Grund optischer Absorption begrenzt.
Im Besonderen wurde, wie unten angegeben, die Verwendung reflektierender p-Kontakte
offenbart. Jedoch sind die p-Kontakte typischerweise durch Legierungen und
Mehrschichtstrukturen dargestellt, während sich die n-Kontakte aus Mehrschichtstrukturen
mit einer dünnen Schicht aus Ti oder V, welche mit einer dickeren Schicht aus Al oder Au
versehen ist, zusammensetzen. Bei "Junction-Up"-LEDs ist das Reflexionsvermögen von n-
Kontakten von geringer Wichtigkeit, da die Absorption bei den halb transparenten p-
Kontakten sehr hoch ist.
Konventionelle LEDs auf GaN-Basis werden auf zwei verschiedene Arten
hergestellt. In dem einen Fall wird vornehmlich von der Oberseite der Anordnung, dort, wo
die Epitaxialschichten ausgebildet sind, Licht aufgefangen. In diesem Fall muss von dem
Halbleiter emittiertes Licht durch einen halb transparenten Kontakt hindurchgehen. Dieser
Kontakt absorbiert einen signifikanten Teil des in dem Material erzeugten Lichts, wodurch
die Effizienz der LED verringert wird. Alternativ werden handelsübliche LEDs auf SiC-
Substraten hergestellt und so angebracht, dass sich ein Kontakt auf der Oberseite des Chips
und ein Kontakt auf der Unterseite befindet. Diese Konfiguration hat den Nachteil, dass das
SiC-Substrat einen großen Teil des erzeugten Lichts absorbiert. Bei beiden LED-Arten
handelt es sich bei den n- und p-Kontakten um schlechte Reflektoren, und sie absorbieren
signifikante Teile des von der Anordnung erzeugten Lichts.
In Fig. 1 offenbarte Nakamura et al in US-Patent 5 563 422 eine typische,
bekannte "Junction-Up"-III-Nitrid-LED, welche ein Saphir-Substrat aufweist. Undotierte und
dotierte III-Nitridschichten umgeben eine aktive Zone. Eine nicht planare Geometrie der
Anordnung ist dort erforderlich, wo sowohl zu dem p- als auch dem n-Bereich auf der
gleichen Seite (oben) der LED Kontakt besteht, da das Substrat elektrisch isoliert ist. Ebenso
sind zwei Drahtbondinseln auf der Oberseite der Anordnung erforderlich. Die negativseitige
Drahtbondinsel ist ebenfalls durch eine ohmsche Elektrode zur Herstellung einer elektrischen
Verbindung mit den III-Nitrid-Epitaxialschichten dargestellt. Durch den hohen spezifischen
Widerstand der p-leitenden III-Nitridschichten ist es erforderlich, dass die Stromverteilung
durch eine dünne, halb transparente (teilweise absorbierende), ohmsche NiAu-Elektrode
vorgesehen wird, welche mit den p-leitenden III-Nitridschichten elektrisch verbunden ist. Die
Lichtextraktionseffizienz wird durch die Größe der von dieser ohmschen Elektrode und den
Bondinseln bedeckten Oberfläche begrenzt. Die den ohmschen Metallschichten und solchen
mit Bondkontaktstellen zugeordneten, optischen Verluste werden durch die
Lichtleiteigenschaft der III-Nitrid-Materialien (n~2,4) auf dem Saphirsubstrat (n~1,8)
hervorgehoben. Überdies werden die bevorzugten Elektroden aus einem metallischen
Material gebildet, welches zwei Metalle oder mehr, entweder miteinander vermischt oder in
Form einer Mehrschichtstruktur, enthält. Die bevorzugte p-Elektrode ist durch einen
mehrschichtigen Ni/Au-Kontakt dargestellt, obgleich der Kontakt unter Verwendung von
Verbindungen aus Gold (Au), Nickel (Ni), Platin (Pt), Aluminium (Al), Zinn (Sn), Indium
(In), Chrom (Cr) und Titan (Ti) vorgesehen werden kann. Bei dem offenbarten, n-leitenden
Kontakt handelt es sich ebenfalls um eine Mehrschichtstruktur, vorzugsweise Ti/Al, Ti/Au
oder Ti/Al/Au.
Inoue et al offenbarte in EP 0 921 577 A1 eine bekannte III-Nitrid LED,
welche eine nach unten gerichtete Epitaxieseite bzw. eine umgekehrte Struktur aufweist,
wobei das Licht überwiegend durch ein Superstrat, d. h. das Saphirwachstumssubstrat, nach
oben austritt Durch die Konstruktion der Anordnung wird die aktive Übergangsfläche
beibehalten und die kleinstmögliche Chipgröße vorgesehen. Die p-Elektrode setzt sich aus Ni
und Au zusammen, welche sichtbares Licht vollständig absorbieren. Die n-Elektrode setzt
sich aus einem Ti- und Au-Mehrschichtfilm zusammen. Da diese Anordnung keine hoch
reflektierende p-Elektrodenmetallisierung aufweist, sieht sie eine begrenzte
Lichtextraktionseffizienz vor und bietet keine signifikante Verbesserung gegenüber der
konventionellen Anordnung (Epitaxieseite nach oben). Ebenso sind die Anordnungen in ihrer
Lichterzeugungsfähigkeit begrenzt, da diese klein (< 400 × 400 µm2) sind und eine kleine
Lötverbindung mit dem Gehäuse aufweisen. Schließlich erfährt diese Anordnung bei Leiten
des in den III-Nitrid-Epitaxialschichten aufgefangenen Lichts auf Grund des, einen niedrigen
Brechungsindex aufweisenden Saphirsuperstrats eine unzureichende Leistungsfähigkeit.
Kondoh et al offenbarte in EP 0 926 744 A2 eine bekannte, invertierte III-
Nitrid-LED mit einem Saphirsuperstrat. Die p-leitende Elektrode wird auf Silberbasis (d. h.
eine Mehrschichtelektrode mit Silber als erste Schicht) vorgesehen. Die Silberschicht ist
äußerst lichtreflektierend und resultiert im Vergleich zu der von Inoue et al offenbarten
Anordnung in einer Anordnung mit einer höheren Lichtextraktionseffizienz. Die Ag-
Adhäsion auf III-Nitrid-Material ist jedoch schlecht. Bei Ausheilen kann Ag konglomerieren
und die Integrität des Verhaltens des ohmschen Schichtkontakts und des
Reflexionsvermögens zerstören. Die n-leitende Elektrode ist durch eine konventionelle Ti/Al-
Mehrschichtelektrode mit 10 nm Ti dargestellt. Die Inklusion der Ti-Schicht fördert die
Adhäsion und reduziert den Kontaktwiderstand, obgleich sie ebenfalls das optische
Reflexionsvermögen des Kontakts reduziert. Die Anordnung ist in ihrer
Lichterzeugungsfähigkeit begrenzt, da diese klein (< 400 × 400 µm2) ist und eine kleine
Lötverbindung mit dem Gehäuse aufweist. Schließlich erfährt diese Anordnung bei Leiten
des in den III-Nitrid-Epitaxialschichten aufgefangenen Lichts auf Grund des, einen niedrigen
Brechungsindex aufweisenden Saphirsuperstrats eine unzureichende Leistungsfähigkeit.
Mensz et al offenbarte in Electronics Letters 33 (24), Seiten 2066-2068, eine
bekannte, invertierte III-Nitrid-LED mit einem Saphirsuperstrat. Bei dieser Anordnung
werden p-leitende Doppelschichtmetallelektroden, Ni/Al und Ni/Ag, verwendet, welche im
Vergleich zu Ni/Au ein verbessertes Reflexionsvermögen bieten. Jedoch weisen diese p-
leitenden Doppelschichtmetallelektroden noch immer ein relativ geringes
Reflexionsvermögen auf. Die Ni-Schicht der p-Elektrode wird für die Adhäsionsschicht der
p-Elektrode verwendet. Die n-Elektrode ist durch eine TiAl-Elektrode mit einer
unbestimmten Ti-Stärke dargestellt. P-leitende Mehrschichtmetallelektroden können viele
Vorteile bieten, und es gibt viele Gründe, diese einzusetzen (z. B. zur Adhäsion an dem
Halbleiter oder um ohmsche Kontakte zu ermöglichen). Der Nachteil der Verwendung
solcher zusätzlicher Schichten ist, dass sie das Reflexionsvermögen der Elektrode und
folglich die Extraktionseffizienz beeinträchtigen. Diese Anordnungen wiesen ebenfalls hohe
Durchlassspannungen von 4,9 bis 5,1 V bei 20 mA bei Anordnungen von 350 × 350 µm2 auf.
Hieraus ergibt sich ein Serienwiderstand von ~100 Ω, welcher mehr als dreimal höher als
dieser von Anordnungen mit guten ohmschen Elektroden ist. Der hohe Serienwiderstand
stellt eine starke Begrenzung des Leistungsumwandlungswirkungsgrads dar. Da diese
Anordnungen eine geringe Größe (< 400 × 400 µm2) aufweisen und nicht bei geringem
thermischem Widerstand eingesetzt werden, sind sie in ihrer Lichterzeugungsfähigkeit
begrenzt. Schließlich erfahren diese Anordnungen bei Leiten des in den III-Nitrid-
Epitaxialschichten aufgefangenen Lichts auf Grund des, einen niedrigen Brechungsindex
aufweisenden Saphirsuperstrats eine unzureichende Leistungsfähigkeit.
Edmond et al offenbarte in WIPO WO 96/09653 eine III-Nitrid LED mit
Vertikalinjektion auf einem leitenden SiC-Substrat (d. h. eine, zwischen zwei ohmschen
Kontakten angeordnete LED), welche in Fig. 2 dargestellt ist, wobei die ohmschen
Kontakte aus Al, Au, Pt oder Ni gebildet werden. Ein Saphirsubstrat kann möglicherweise
nicht in einer vertikalen LED verwendet werden, da Saphir nicht leitend ist. Zur ohmschen
Leitung von den III-Nitridschichten zu dem SiC-Substrat ist eine leitende Pufferschicht
erforderlich. Die für eine leitende Pufferschicht erforderlichen Wachstumsbedingungen
limitieren die für nachfolgende Schichten in Frage kommenden Wachstumsbedingungen und
beschränken damit die Qualität der III-Nitridschichten des aktiven Bereichs. Ebenso kann die
leitende Pufferschicht optische Verlustmechanismen hervorrufen, welche die
Lichtextraktionseffizienz einschränken. Ferner muss das SiC-Substrat dotiert werden, um
eine hohe, elektrische Leitfähigkeit (ρ < 0,2 Ωcm) vorzusehen. Die aus Dotierungssubstanzen
des SiC-Substrats resultierende, optische Absorption limitiert die Lichtextraktionseffizienz
der Anordnung. Diese Bedingungen resultieren in einem Kompromiss zwischen
Serienwiderstand und Lichtextraktionseffizienz und dienen zur Begrenzung des
elektrisch/optischen Leistungsumwandlungswirkungsgrads der LED in Fig. 2.
Die vorliegende Erfindung bezieht sich auf eine invertierte, III-Nitrid-, Licht
emittierende Anordnung (LED) mit hoch reflektierenden, ohmschen Kontakten. Großflächige
III-Nitrid-LEDs erhöhen die Flächendichte der Lichterzeugung und ermöglichen einen
Hochleistungsbetrieb. Es wurde eine invertierte Struktur bzw. III-Nitrid-Flip-Chip-LEDs
vorgesehen, um eine größere Extraktionseffizienz zu erreichen. Da der von der p-leitenden
Elektrode in Flip-Chip-LEDs eingenommene Oberflächenbereich vergrößert wurde, ist dieses
ebenfalls für das Reflexionsvermögen der p- und n-leitenden Elektrode von Bedeutung. Eine
großflächige (< 400 × 400 µm2) Anordnung weist mindestens eine n-Elektrode auf, welche
zwischen der p-Elektrodenmetallisierung angeordnet ist, um einen geringen Serienwiderstand
vorzusehen. Sowohl die n-Elektroden- als auch die p-Elektrodenmetallisierung ist
lichtundurchlässig, hoch reflektierend, ohmisch (spezifischer Kontaktwiderstand geringer als
10-2 Ωcm2) und sieht eine ausgezeichnete Stromverteilung vor. Hoch reflektierende,
ohmsche Kontakte ermöglichen, im Besonderen bei großflächigen Flip-Chip-Anordnungen,
eine verbesserte, optische Extraktionseffizienz. Zur Wahl stehende Materialien sind Silber
(Ag) und Aluminium (Al), wobei die isotropen Reflexionswerte jedes dieser Materialien in n-
GaN jeweils 97% und 87% erreichen. Die Lichtabsorption sowohl in der n- als auch der p-
Elektrode auf der Maximalemissionswellenlänge des aktiven Bereichs der LED beträgt
weniger als 25% je Durchgang in jeder Elektrode.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und
werden im Folgenden näher beschrieben. Es zeigen:
Fig. 1 eine bekannte III-Nitrid-, Licht emittierende Anordnung mit einem
Saphirsubstrat;
Fig. 2 eine weitere bekannte III-Nitrid-, Licht emittierende Anordnung mit
einem SiC-Substrat;
Fig. 3 einen maximalen Durchlassstrom als eine Wirkungsweise des
thermischen Widerstands zwischen Übergang und außen;
Fig. 4A die Extraktionseffizienz der LED als eine Wirkungsweise der p-
Elektrodenabsorption;
Fig. 4B die Extraktionseffizienz der LED als eine Wirkungsweise der n-
Elektrodenabsorption, wobei eine n-Elektrode in Verbindung mit einer p-Silberelektrode
verwendet wird;
Fig. 5 in einer Licht emittierenden Diode nach dem Stand der Technik
aufgefangenes Licht;
Fig. 6a-b jeweils den Grund- und Querriss eines Ausführungsbeispiels der
vorliegenden Erfindung;
Fig. 7 ein Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 8 ein Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 9 ein Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 10a-b jeweils den Grund- und Querriss eines Ausführungsbeispiels
der vorliegenden Erfindung;
Fig. 11a-b Querrisse des in den Fig. 10a-b dargestellten
Ausführungsbeispiels;
Fig. 12a-b jeweils die Grundrisse eines Ausführungsbeispiels der
vorliegenden Erfindung;
Fig. 13a-c alternative Ausführungsbeispiele der vorliegenden Erfindung;
Fig. 14 die Extraktionseffizienz invertierter GaN/SiC-LEDs als eine
Wirkungsweise des SiC-Absorptionskoeffizienten;
Fig. 15 ein Ausführungsbeispiel mit einer invertierten Pyramide für das
Superstrat;
Fig. 16 alternative Ausführungsbeispiele für die Montagebasis;
Fig. 17a-b mehrere, in Reihe miteinander verbundene, Licht emittierende
Strukturen gemäß der vorliegenden Erfindung. Fig. 17a zeigt einen Grundriss der Struktur.
Fig. 17b zeigt das entsprechende Schemaschaltbild;
Fig. 18 mehrere, in Reihe miteinander verbundene, Licht emittierende
Strukturen, welche mit einer Montagebasis verbunden sind;
Fig. 19 ein Ablaufdiagramm zur Herstellung der III-Nitrid-LED;
Fig. 20 ein Ablaufdiagramm zur Befestigung der III-Nitrid-LED an einer
Montagebasis.
Die Verwendung der gleichen Bezugsziffern in den verschiedenen Figuren
kennzeichnet gleiche oder identische Merkmale.
Eine fundamentale Grenzbedingung des LED-Betriebs ist die maximale
Sperrschichttemperatur. Die maximale Sperrschichttemperatur, Tjmax, ist die Temperatur des
pn-Übergangs, bei welcher ein Ausfall bzw. eine Störung in Teilen der LED oder deren
Gehäuse auftritt. Dieser Ausfall tritt oftmals bei Annäherung an die Glasübergangstemperatur
eines gekapselten Epoxidharzes oder einer Linse auf, wodurch ein Durchlässigkeitsverlust
und ein eventuelles Schmelzen dieser Materialien hervorgerufen wird. Bei einer solchen
festgesetzten Grenze, ΔTj, kann der Temperaturanstieg von Umgebungstemperatur auf Tjmax
(ausgehend von einem Leistungsumwandlungswirkungsgrad « 100%, welcher auf derzeitige
III-Nitrid-Anordnungen zutrifft) ausgedrückt werden durch
ΔTj = auf Tjmax - Ta = Imax Vf Θj-a (1)
wobei Ta die Umgebungstemperatur, Imax den maximalen Betriebsstrom und
Vf die Durchlassspannung bei diesem Strom sowie Θj-a den thermischen Widerstand von dem
pn-Übergang nach außen darstellt. Das Einsetzen einer vereinfachten Formel für Vf und
Regenerieren von Ausbeuten ergibt
Imax = ΔTj/[Θj-1 (Vo + Imax Rs)] (2)
wobei Vo die Einschaltspannung (in etwa die Spannung des III-Nitrid-
Halbleiterbandabstands) und Rs den elektrischen Serienwiderstand der Anordnung darstellt.
Das Auflösen von Ausbeuten nach Imax ergibt
Imax = [ΔTj/(RsΘj-a) + (1/2 Vo/Rs)2]1/2 - (1/2 Vo/Rs) (3)
Gleichung 3 ist in Fig. 3, basierend auf Vo = 2,5 V (entsprechend einem
Wellenlängenbandabstand, λ ~ 500 nm) und Tjmax = 130°C, zur Änderung der Werte von Rs
und Θj-a dargestellt. Der Wertebereich dieser Parameter entspricht den Chipdimensionen von
~1 mm2 und steht im Einklang mit Systemen, welche zur Wärmeabführung vorgesehen sind.
Die Wichtigkeitsstufe zwischen Rs und Θj-a wird dadurch festgelegt, welcher Teil der
grafischen Darstellung in Fig. 3 die Anwendung bestimmt. In den meisten Fällen in Fig. 3
wird jedoch durch eine -5°C/W-Reduktion des thermischen Widerstands Imax (und damit die
Lichtleistung) wirksamer als durch einen Abfall des Serienwiderstands von ~0,5 Ω erhöht.
Da sich der Serienwiderstand aus endlichen Kontaktwiderständen und praktischen
Dotierungsniveaus ergibt, ist es schwierig, niedrige Pegel willkürlich zu reduzieren. Damit ist
es außer Zweifel, dass der thermische Widerstand einen signifikanten Hebelarm zur
Erhöhung von Imax darstellt, und dass dieser minimiert werden muss, um die
Lichterzeugungsfähigkeit zu maximieren.
Die maximale Lichterzeugungsfähigkeit ist in Gleichung 4 beschrieben, wobei
Imax durch die Begrenzung der Sperrschichttemperatur festgelegt ist:
Lmax = η Imax (4)
wobei Lmax die maximale Lichtleistung in Watt und η die Neigungseffizienz
der LED in W/A darstellt. Die Neigungseffizienz ist proportional zu der externen
Quantenausbeute, so dass
η~ηext = ηint Cext (5)
wobei ηint die interne Quantenausbeute und Cext die Lichtextraktionseffizienz
der LED darstellt. Damit wird bei einer festgelegten Effizienz (ηint) des aktiven Bereichs
durch Maximieren der Extraktionseffizienz eine maximale Lichterzeugungsfähigkeit erreicht.
Da sowohl der Serienwiderstand als auch der thermische Widerstand des
LED-Chips invers proportional zu der Übergangsfläche ist, ist es wünschenswert, die
Chipgröße zu erhöhen, damit Imax ansteigt. Eine maßstäbliche Vergrößerung der
Chipgeometrie resultiert in praktischen Begrenzungen der primären und sekundären Größe
der optischen Bauelemente sowie der Verlustleistungsfähigkeit des LED-Gehäuses in einem
Beleuchtungssystem. Statt dessen sollte die Chipgröße so ausgewählt werden, dass ein
effizienter Einsatz der zulässigen, durch das LED-Gehäuse vorgesehenen Verlustleistung
möglich ist. Bei typischen Systemen betragen die thermischen Widerstände zwischen
Übergang und außen, wie von Hofler et al in Electronics Letters 34, 1 (1998) beschrieben,
etwa ~60°C/W. Durch eine Schnellberechnung wird die Verlustleistung des LED-Gehäuses
nach oben hin begrenzt. Unter Zugrundelegung einer Umgebungstemperatur von 40°C und
einer Tjmax von 130° beträgt die maximale Eingangsleistung (130-40)/60 = 1,5 W. Die
maximale Eingangsleistung kann beschrieben werden durch
Pmax = Imax Vf = If (Vo + Imax Rs) = Jmax (Vo + Jmax ρs) Achip (6)
wobei Jmax die maximale Durchlassstromdichte in A/cm2, ρs den spezifischen
Chipserienwiderstand in Ω cm2 und Achip die Chipfläche (in cm2) darstellt. Für einen
effizienten und kosteneffektiven Betrieb sind angemessen hohe Durchlassstromdichten
erforderlich. Eine geeignete Durchlassstromdichte beträgt 50 A/cm2. Bei Anordnungen von
350 × 350 µm2 beträgt ein typischer Serienwiderstand ~30 Ω entsprechend einem
spezifischen Bauelementwiderstand in der Größenordnung von ρs~4 × 10-2 Ωcm2. Unter
Zugrundelegung dieses gleichen spezifischen Widerstands für Gleichung 6, wobei Jmax =
50 A/cm2 und Vo = 2,5 V (entsprechend einem Wellenlängenbandabstand, λ~500 nm), beträgt
die Chipfläche, welche erforderlich ist, um die maximale, seitens des Gehäuses erlaubte
Eingangsleistung zu erreichen, 6,7 × 10-3 cm2 oder -800 × 800 µm2. Bei kleineren, den
gleichen Leistungspegel aufweisenden Anordnungen würde sich ein Anstieg der
Durchlassspannungen und damit eine Verringerung der Effizienz bei dem gleichen Strom
ergeben. Ebenso würden kleinere Anordnungen auf Grund des erhöhten thermischen
Chipwiderstands bei höheren Temperaturen arbeiten.
In Folge des hohen spezifischen Widerstands der p-leitenden III-
Nitridschichten wird bei LED-Konstruktionen eine Metallisierung entlang den p-leitenden
Schichten verwendet, um eine p-seitige Stromverteilung vorzusehen. Daher muss wegen des
Isolatorsubstrats die n-seitige Stromverteilung durch die n-leitenden III-Nitridschichten
erfolgen. Diese Schichten sind bei spezifischen Widerständen von ~10-3 Ωcm
typischerweise ~2 µm dick. Die zur Stromverteilung durch die n-leitenden Schichten
erforderliche Distanz sollte geringer als ~200 µm gehalten werden, um den
vernachlässigbaren Teil eines typischen, spezifischen Bauelementwiderstands zu bilden.
Daher sind bei einer Anordnung, welche größer als 400 × 400 µm2 ist, mehrere n-
Elektrodenfinger erforderlich, welche zwischen der p-Elektrode vorgesehen sind, um den
Serienwiderstand der Anordnung gering zu halten. Wie oben dargestellt, müssen
Anordnungen zum Zwecke einer hohen Lichterzeugungsfähigkeit groß, z. B. < 400 × 400 µm2,
sein. Deshalb sollte bei diesen Anordnungen eine dazwischen vorgesehene n-
Elektrodenausführung verwendet werden. Diese Ausführung hat bei einer invertierten
Struktur gravierende Auswirkungen, da die n- und p-Elektrode bei Anschluss an eine
Montagebasis elektrisch isoliert gehalten werden müssen.
Bei einer invertierten Ausführung ist die Verwendung hoch reflektierender
Elektrodenmetallisierungen für eine Verbesserung der Extraktionseffizienz ausschlaggebend.
Fig. 4A zeigt die Extraktionseffizienz der LED gegenüber der p-Elektrodenabsorption bei
einer invertierten Chipausführung im Vergleich zu der konventionellen Anordnung
(Epitaxieseite nach oben). Es wurde eine n-Wolframelektrode verwendet. Die in Fig. 4A
dargestellten Extraktionseffizienzen werden bestimmt, indem LED-Chipstrukturen (1 × 1 mm2)
so ausgebildet werden, dass ein optischer Strahlengang vorgesehen wird und weisen
gemessene, optische Eigenschaften sämtlicher LED-Materialien auf. Für sämtliche
ausgebildeten, invertierten Anordnungen werden Saphirsuperstrate verwendet, während bei
den konventionellen Anordnungen (nicht invertiert) Saphirsubstrate benutzt werden. Die p-
Elektrodenabsorption (X-Achse) wird, ausgehend von einer Beleuchtung von einer isotropen
Lichtpunktquelle innerhalb der III-Nitrid-Epitaxialschichten in Angrenzung an die p-
Elektrode auf der in Betracht kommenden Wellenlänge, als das je Durchgang absorbierte,
prozentuale Licht definiert. Die p-Elektrode ist der vorherrschende Faktor bei
Lichtextraktion, da sie sich nahezu vollständig über den aktiven Bereich erstreckt, um eine
gleichmäßige Strominjektion in den pn-Übergang vorzusehen. Überdies resultiert die
Brechungszahldifferenz zwischen den Saphir- (n~1,8) und den III-Nitrid-Epitaxialschichten
(n~2,4) in einem großen Teil des von dem aktiven Bereich erzeugten Lichts, welches an der
Saphir-/III-Nitrid-Grenzfläche totalreflektiert wird. Die in diesem Wellenleiter aufgefangene
Lichtmenge beträgt bei isotroper Emission von dem aktiven Bereich ~cos((1,8/2,4)-1) = 66%
des insgesamt erzeugten Lichts. Dieses Licht wird aufgefangen und, wie in Fig. 5
dargestellt, lateral entlang der Anordnung zu den Seiten des Chips hin geleitet. Obgleich
Fig. 5 eine konventionelle Struktur (Epitaxieseite nach oben) zeigt, ist der
Wellenleitereffekt vorhanden, ganz gleich, ob der Chip eine Struktur mit der Epitaxieseite
nach oben oder eine invertierte Struktur aufweist. Jedoch geht auf Grund der Absorption
durch die p-Elektrode der Großteil des wellengeleiteten Lichts verloren, bevor es aus der
Anordnung austritt. Aus diesem Grunde ist die Extraktionseffizienz, wie durch die Daten in
Fig. 4A dargestellt, für p-Elektrodenabsorption sehr empfindlich. Dieses ist bei einem
großflächigen Chipschaltkreis, z. B. < 400 × 400 µm2, von besonderer Bedeutung, da die
Anzahl Durchgänge an der p-Elektrode vor Entweichen sehr groß ist. Die n-Elektrode stellt
ebenfalls einen optischen Verlustmechanismus dar, wurde jedoch normalerweise als weniger
signifikant angesehen, da sie weniger Bauelementfläche einnimmt. Da jedoch das
Reflexionsvermögen der p-Elektrode in Flip-Chip-LEDs erhöht wurde, ist dieses ebenfalls
für das Reflexionsvermögen der n-Elektrode von Bedeutung. Hoch reflektierende, ohmsche
Kontakte ermöglichen, im Besonderen bei großflächigen Flip-Chip-Anordnungen, eine
verbesserte, optische Extraktionseffizienz. Zur Wahl stehende Materialien für die p- und n-
Elektrode sind solche, welche die Elektroden bei, durch die Emissionsschicht emittiertem
Licht mit einem normalen Einfallsreflexionsvermögen versehen, welches 75%, vorzugsweise
80%, überschreitet, wobei es sich bei solchen Materialien vorzugsweise um Silber (Ag) und
Aluminium (Al) handelt, bei welchen isotrope Reflexionswerte in GaN jeweils 97% und 87%
erreichen. Die Lichtabsorption sowohl in der n- als auch der p-Elektrode auf der
Maximalemissionswellenlänge des aktiven Bereichs der LED beträgt weniger als 25%,
vorzugsweise weniger als 20%, je Durchgang in jeder Elektrode. AlGaInN-Flip-Chip-LEDs
ermöglichen eine erhöhte, optische Extraktionseffizienz durch Reduzieren der Absorption des
emittierten Lichts an den Metallkontakten. Von besonderem Interesse sind AlGaInN-Flip-
Chip-LEDs, welche mit hoch reflektierenden, p-leitenden Kontakten hergestellt werden, da
der p-leitende Kontakt einen großen Teil der Oberfläche der LED einnimmt. Bei
großflächigen (~1 mm2) AlGaInN-Flip-Chip-LEDs nehmen die p-leitenden Kontakte
typischerweise ~75% der gesamten Oberfläche ein, während bei einer kleinen Fläche
(~0,12 mm2) die p-Metallisierung ~50% der gesamten Oberfläche einnimmt. Bei dem p-
Kontakt mit dem größten Reflexionsvermögen kann die Absorption je Durchgang bis zu 3%
je Durchgang bei Ag-Kontakten betragen, wobei jedoch bei optischen Verlusten bis zu ~30%
je Durchgang optische Gesamtverstärkungen erreicht werden können. Die n-Kontakte werden
mit Reduzieren des optischen Verlusts an den p-Kontakten in zunehmenden Maße wichtig.
Eine nutzbare Metrik ist das Produkt des Verlusts je Durchgang mal der Teilfläche. Dieses
Produkt kann bei der p-Metallisierung bei Aufrechterhaltung einer guten Extraktionseffizienz
von ~3-25% reichen. Die Fläche des n-Kontakts macht typischerweise 10-15% der
Oberfläche aus. Bei herkömmlichen TiAl-n-Kontakten mit ~50% Verlust je Durchgang liegt
der Wert der Metrik in der Größenordnung von 5-8%. Bei Änderung der Kontakte in Ag und
Al wird der Wert der den optischen Verlust betreffenden Metrik auf den Bereich von 0,3-2%
reduziert, was eine signifikante Reduzierung des optischen Verlusts je Durchgang bedeutet.
Wo z. B. die p-Elektrode 75% der Fläche bei 3% Verlust einnimmt, beträgt der Gesamtverlust
~2%. Sollte die n-Elektrode einen Verlust von 50% bei einer Fläche von 12% aufweisen,
würde der Gesamtverlust 6% ausmachen; dieser ist also wesentlich höher als bei der p-
Elektrode.
Die in Fig. 4A dargestellten Ergebnisse der Ausbildung des optischen
Strahlengangs lassen darauf schließen, dass invertierte Chipkonstruktionen mit Ni- und/oder
Au-Elektroden Extraktionseffizienzen von 38 bis 47% (λ = 505 nm) vorsehen.
Konventionelle Anordnungen (mit der Epitaxieseite nach oben) mit halb transparenten NiAu-
Elektroden weisen eine Extraktionseffizienz von 43% auf. Folglich sieht eine Ni- und/oder
Au-p-Elektrode in einer invertierten Anordnung keine signifikant verbesserte
Extraktionseffizienz im Verhältnis zu der konventionellen Ausführung vor.
Bei einer Ag-p-Elektrode weist der invertierte Chipschaltkreis im Hinblick auf
die Extraktionseffizienz gegenüber der konventionellen Anordnung jedoch eine Zunahme
von ~1,7× auf. Wie in Fig. 4A explizit dargestellt, sollte die p-Elektrodenabsorption bei
einer invertierten Anordnung weniger als 35% betragen, um gegenüber einer Anordnung
nach dem Stand der Technik eine erhöhte Lichtextraktion vorzusehen. Vorzugsweise beträgt
die p-Elektrodenabsorption weniger als 25%. Obgleich in Fig. 4A von 505 nm ausgegangen
wird, ist die Extraktionseffizienztendenz gegenüber der p-Elektrodenabsorption, ungeachtet
der Wellenlänge, zutreffend. Es ist ebenfalls wichtig, darauf hinzuweisen, dass zwar das
Reflexionsvermögen von primärer Bedeutung ist, dieses jedoch auch für den
Kontaktwiderstand Gültigkeit hat. Ein schlechter Kontaktwiderstand der p-Elektrode kann,
wie durch Gleichung 3 beschrieben, eine Anordnung mit übermäßig hohem Serienwiderstand
und somit reduzierter Lichterzeugungsfähigkeit ergeben. Bei Anordnungen von 350 × 350 µm2
beträgt ein typischer Serienwiderstand ~30 Ω entsprechend einem spezifischen
Bauelementwiderstand in der Größenordnung von 4 × 10-2 Ωcm2. Der spezifische p-
Kontaktwiderstand sollte wesentlich geringer als dieser sein, um seine Kontribution zu dem
Serienwiderstand zu minimieren. Bei der vorliegenden Erfindung ist der spezifische p-
Kontaktwiderstand vorzugsweise geringer als 4 × 10-2 Ωcm2.
Fig. 4B zeigt die LED-Extraktionseffizienz gegenüber der n-
Elektrodenabsorption bei einer invertierten Chipausführung mit Silbermetallisierung für die
p-Elektrode. Die in Fig. 4B dargestellten Extraktionseffizienzen werden bestimmt, indem
LED-Chipstrukturen (1 × 1 mm2) so ausgebildet werden, dass ein optischer Strahlengang
vorgesehen wird und weisen gemessene, optische Eigenschaften sämtlicher LED-Materialien
auf. Berechnungen werden in ähnlicher Weise wie diese von Fig. 4A vorgenommen. Fig.
4B zeigt die relative Extraktionseffizienz, normalisiert auf den Wert, welcher für einen, aus
Ti/Al bestehenden Doppelschichtkontakt mit einer Titanschicht von 100 Ångström sowie
einer dicken Aluminiumschicht von ~3 Mikrometer, ähnlich dem Stand der Technik,
berechnet wurde. Fig. 4B offenbart den positiven Effekt der Verwendung eines hoch
reflektierenden n-Elektrodenmaterials, wie z. B. Aluminium oder Silber. Für sämtliche,
ausgebildeten, invertierten Anordnungen werden Saphirsuperstrate verwendet. Die n-
Elektrodenabsorption (X-Achse) wird, ausgehend von einer Beleuchtung von einer isotropen
Lichtpunktquelle innerhalb der III-Nitrid-Epitaxialschichten in Angrenzung an die n-
Elektrode auf der in Betracht kommenden Wellenlänge, als das je Durchgang absorbierte,
prozentuale Licht definiert. Wie oben erwähnt, ist die p-Elektrode der vorherrschende Faktor
bei Lichtextraktion, doch da die von der p-Elektrode bedeckte Fläche zunimmt, wächst auch
die Bedeutung des Reflexionsvermögens der n-Elektrode. Aus diesem Grund ist die
Extraktionseffizienz, wie den Daten in Fig. 4B zu entnehmen, für n-Elektrodenabsorption
sehr empfindlich. Dieses ist bei einem großflächigen Chipschaltkreis, z. B. <400 × 400 µm2,
von besonderer Bedeutung, da die sehr große Anzahl Durchgänge an der p-Elektrode in einer
großen Anzahl Durchgänge an der n-Elektrode resultiert.
Die aus Fig. 4B ersichtlichen Ergebnisse in Bezug auf die Ausbildung eines
optischen Strahlengangs werden als die relative Extraktionseffizienz dargestellt, wobei die
Ergebnisse auf die konventionelle n-GaN-Elektrode aus Ti/Al, welche mit einem Wert 1
dargestellt ist, normalisiert sind. Die Extraktionseffizienz bei den Titan- (Ti) oder Wolfram-
(W) n-Elektroden zeigt eine Reduktion unterhalb dieser von TiAl, während die
Extraktionseffizienz der Aluminium- oder Silberelektroden eine Erhöhung derselben zeigt.
Wie in Fig. 4B explizit dargestellt, sollte die n-Elektrodenabsorption in einer invertierten
Anordnung weniger als 25% betragen, um gegenüber einer Anordnung nach dem Stand der
Technik eine erhöhte Lichtextraktion vorzusehen. Vorzugsweise ist die n-
Elektrodenabsorption geringer als 20%. Obgleich in Fig. 4B von einem Fall ausgegangen
wird, in welchem die Emissionswellenlänge (λ) 505 nm beträgt, ist die
Extraktionseffizienztendenz gegenüber der n-Elektrodenabsorption bei anderen Wellenlängen
ähnlich.
Alternativ würde eine Darstellung der relativen Extraktionseffizienz als eine
Wirkungsweise der n-Elektrodenabsorption - wobei die n-Elektrode in Verbindung mit einer
p-Aluminiumelektrode verwendet wird - in einer Tendenz ähnlich dieser von Fig. 4B
resultieren, mit der Ausnahme, dass der Anstieg auf Grund des höheren Verlusts der p-
Aluminiumelektrode je Durchgang geringer wäre.
Die Verbindung einer geringen optischen Absorption mit einem geringen
Kontaktwiderstand in einem Herstellungsverfahren ist bei III-Nitridanordnungen schwer zu
erreichen. Hoch reflektierende, ohmsche Kontakte zu n-AlGaInN ermöglichen, im
Besonderen bei großflächigen Flip-Chip-Anordnungen, eine verbesserte, optische
Extraktionseffizienz. Die bevorzugten Materialien sind reines Ag oder Al, da die isotropen
Reflexionswerte jedes dieser Materialien in n-GaN jeweils 97% und 87% erreichen. Reines
Ag stellt zum Beispiel einen guten, p-leitenden, ohmschen Kontakt her und ist sehr
reflektierend, weist jedoch eine schlechte Haftung an III-Nitridschichten sowie eine
Empfindlichkeit gegenüber Elektrowanderung in feuchter Umgebung auf, was zu einem
katastrophalen Ausfall der Anordnung fuhren kann. Die Haftung kann durch richtige
Oberflächenreinigung und thermisches Ausheilen verbessert werden. Reines Al ist
angemessen reflektierend, stellt jedoch keinen guten ohmschen Kontakt zu p-leitenden III-
Nitridmaterialien her, während andere reine Metalle gut absorbieren (< 25% Absorption je
Durchgang in dem sichtbaren Wellenlängenbereich). Eine mögliche Lösung ist die
Verwendung eines Mehrschichtkontakts, welcher einen sehr dünnen, halb transparenten
ohmschen Kontakt in Verbindung mit einer dicken, reflektierenden Schicht, die als
Stromverteilungsschicht wirkt, aufweist. Zwischen der ohmschen Schicht und der
Reflexionsschicht ist eine optionale Barriereschicht vorgesehen. Ein Beispiel eines p-
leitenden Mehrschichtkontakts ist Au/NiOx/Al. Typische Dicken für dieses
Metallisierungsschema sind 30/100/1500 Å. Ebenso stellt Ti/Al mit typischen Stärken von
30/1500 Å einen geeigneten, n-leitenden GaN-Mehrschichtkontakt dar. Jedoch ist die
Verwendung einer p-Elektrode auf Silberbasis, 1000 Ångström (10 Mikrometer) oder dicker,
vorzuziehen. Bei einer p-Elektrode auf Silberbasis ist keine Haftschicht erforderlich, obgleich
eine dünne Schicht (~7 Ångström) aus Ni sowohl zur Haftung als auch zu anderen Zwecken
verwendet werden kann. In beiden Fällen beträgt das Reflexionsvermögen der Kontakte über
80%. Ein Ag-Kontakt weist eine ausgezeichnete ohmsche Charakterisierung auf: eine dünne
Ag-Schicht sieht ein Reflexionsvermögen von 40-97% für Stärken von 5-60 Nanometer vor,
wobei das Reflexionsvermögen bei dicken Schichten höher, bei dünneren Schichten dagegen
geringer ist. Bei einer n-Aluminiumelektrode (~500 Ångström bis 3 Mikrometer dick) ist
keine Haftschicht erforderlich; dagegen kann bei einem n-Silberkontakt eine Schicht aus Ni
oder Ti, welche so dünn wie möglich ist, zwecks Haftung und eines geringen Kontaktwider
stands notwendig sein.
Da das Reflexionsvermögen der p-Elektrode einen vorherrschenden Faktor im
Hinblick auf die Extraktionseffizienz darstellt, darf dieses bei Entwicklung zur
Herstellbarkeit nicht beeinträchtigt werden. Obgleich durch die Metallisierung der opaken
Schicht ein Test der invertierten III-Nitrid-LEDs auf dem Wafer erschwert wird, ist es bei
solchen Testverfahren nicht erforderlich, das Reflexionsvermögen der p-Elektrode zu
vermindern. Zum Beispiel dienen Öffnungen oder halb transparente Bereiche, welche in der
p-Elektrode vorgesehen sind, um während des Tests auf dem Wafer ein Austreten des Lichts
nach oben zu ermöglichen, lediglich dazu, die Effizienz der fertigen Anordnung durch
effektives Reduzieren des Reflexionsvermögens der p-Elektrode zu verringern. Es sollten
andere Methoden angewandt werden, welche das Reflexionsvermögen des p-Kontakts nicht
beeinträchtigen.
Die vorliegende Erfindung sieht eine großflächige - z. B. < 400 × 400 µm2 -
Hochleistungs-LED mit maximaler Lichterzeugungsfähigkeit vor, indem der thermische
Widerstand von dem pn-Übergang zu dem Lampengehäuse reduziert, die Lichtextraktion
unter Verwendung von hoch reflektierenden, ohmschen Kontakten dagegen erhöht wird. Um
dieses durchzuführen, wird nach der vorliegenden Erfingung eine invertierte Struktur
verwendet, welche einen geringen spezifischen Widerstand, opake, hoch reflektierende p-
und n-Elektroden vorsieht. Ein erstes Ausführungsbeispiel ist in den Fig. 6a-b dargestellt.
In dem aus Fig. 6b ersichtlichen Querriss weist die Anordnung eine n-
leitende, epitaxiale III-Nitrid-Heterostruktur sowie undotierte Schichten 11 und p-leitende
Schichten 12 auf, welche sich jeweils in Kontakt mit einem aktiven Bereich 13 befinden. Die
III-Nitrid-Schichten 11 werden optional an einem transparenten Superstrat 10 angebracht.
Das Superstrat 10 kann das Wachstumssubstrat zum Aufbringen der III-Nitridschichten
darstellen. Das Substrat kann aus mehreren Materialien, einschließlich - ohne Begrenzung -
Saphir, Siliciumcarbid mit geringer Absorption und undotiertem GaN, hergestellt sein. In
dem in Fig. 6a dargestellten Grundriss des Bodens des LED-Chips sind für die große Fläche
der Anordnung (< 400 × 400 µm2) "Finger" der n-Elektrode 22 erforderlich, welche zwischen
der p-Elektrodenmetallisierung 20 vorgesehen sind, um Strom in der gesamten Anordnung
gleichmäßig zu verteilen. Eine solche Elektrodenanordnung ist bei großflächigen
Anordnungen notwendig, um einen geringen Serienwiderstand (um den, eine geringe
Leitfähigkeit aufweisenden III-Nitridschichten zu widerstehen) und damit einen hohen,
maximalen Ansteuerungsstrom, wie in Gleichung 3 spezifiziert, vorzusehen. Somit ist die
dazwischen vorgesehene Elektrodenanordnung bei großflächigen Anordnungen zur
Maximierung der Gesamtlichterzeugungsfähigkeit erforderlich. Die Anordnung ist invertiert,
so dass Licht durch das transparente Superstrat 10 sowie die Seitenwände entnommen
werden kann und sieht durch Verwendung von hoch reflektierenden, dicken p- und n-
Elektrodenmetallisierungen 20, 22 eine gute Extraktionseffizienz vor. Das
Reflexionsvermögen der p- und n-Elektrode stellt sicher, dass, wie oben beschrieben, deren
Absorption auf der Emissionswellenlänge der LED geringer als 25% je Durchgang ist. Die
Elektrodenmetallisierungen 20, 22 verbinden über Zwischenverbindungen 60 mit
Montagebasiselektroden 52 auf einem Montagebasissubstrat 50. Die Zwischenverbindungen
stellen zwischen der LED und der Montagebasis eine elektrische Verbindung her, während
eine Wärmebahn zur Wärmeableitung von der LED während des Betriebs vorgesehen ist.
Obgleich sich die dargestellten Ausführungsbeispiele auf Lötmittel beziehen, können die
Zwischenverbindungen aus reinen Metallen, Metalllegierungen, Halbleiter-
Metalllegierungen, Lötmitteln, thermisch und elektrisch leitfähigen Pasten oder
Verbindungen (z. B. Epoxiden), eutektischen Verbindungen (z. B. Pd-In-Pd) zwischen
ungleichartigen Metallen zwischen dem LED-Chip und Montagebasis, Au-
Gewindebondhügeln oder Lötkontakthügeln bestehen.
Die Zwischenverbindungen sind über leitende Grenzflächen 41, 54 an der
LED und der Montagebasis angebracht. Bei Verwendung des Lötmittels als
Zwischenverbindung sind die leitenden Grenzflächen durch benetzbare Metalle dargestellt. In
einem Anwendungsprozess wird zunächst die Dicke und Fläche der Zwischenverbindung
bestimmt. Bei einer anwendbaren Technik handelt es sich um ein Siebdruckverfahren, bei
welchem Paste verwendet wird, um Flächen auf dem Wafer der Montagebasis oder der LED
auszuwählen. Weitere Techniken sehen Elektroplattieren, Abheben und Aufschmelzen vor.
Bei einem Ausführungsbeispiel, in welchem Lötmittel als Zwischenverbindung verwendet
wird, werden die endgültige Dicke und Fläche durch das Lötvolumen sowie die benetzbaren
Metalle 41 auf dem LED-Chip und 54 auf der Montagebasis bestimmt. Die lötfähigen
Flächen auf der LED werden durch Strukturieren der benetzbaren Metalle oder durch
Kontaktlöcher in einer strukturierten, dielektrischen Passivierungsschicht 42, welche auf dem
LED-Chip vorgesehen ist, definiert. Die dielektrische Passivierungsschicht 42 wirkt als
elektrische Isolationsschicht zwischen der p- und der n-Elektrode und ist erforderlich, da sich
die Lötschichten 41 über die p- und die n-Elektrode erstrecken. Die lötfähigen Flächen auf
der Montagebasis werden ebenfalls durch Strukturieren der lötfähigen Metalle 54 definiert. In
einem alternativen Ausführungsbeispiel können die benetzbaren Flächen der Metallisierung
54 durch eine strukturierte, dielektrische Schicht ausgebildet werden. Eine zweite Gruppe
lötfähiger Metallschichten 55 kann zur Befestigung an dem Gehäuse auf der Rückseite der
Montagebasis aufgebracht werden. Wahlweise kann ein geeignetes Lötmittel unmittelbar auf
die Rückseite der Montagebasis aufgebracht werden. Da die thermische Leitfähigkeit eines
Unterfüllungsmaterials zwischen der LED und der Montagebasis sehr gering ist, z. B. < 2,0 W/mK,
wird der thermische Widerstand zwischen Übergang und Gehäuse weitgehend durch
die Chip-/Montagebasis-Lötverbindung und das Montagebasismaterial sowie die Geometrie
bestimmt. Bei Zugrundelegung einer Wärmeerzeugung an der p-Elektrodenmetallisierung
sowie eines eindimensionalen Flusses und Ignorieren der thermischen Widerstände dünner
Schichten und der Montagebasis-/Gehäuse-Lötverbindung kann der thermische Widerstand
zwischen Übergang und Gehäuse beschrieben werden durch
Θj-p = (ts/ρs + tsm/Psm)/As (Dielektrikum ignoriert) (7)
wobei ts und tsm die Stärken und ρs und Psm die thermischen Leitfähigkeiten des Lötmittels
bzw. der Montagebasis darstellen und As die gesamte Querschnittsfläche des Lötmittels
darstellt. Wie aus Gleichung 7 ersichtlich, regelt die Lötfläche, As, den thermischen
Widerstand. Folglich ist es wünschenswert, die gesamte Oberfläche des LED-Chips mit dem
Lötmittel zu versehen. Dieses ist nicht möglich, da zwischen dem p- und dem n-
Elektrodenbereich der LED eine elektrische Isolation erforderlich ist. Ebenso muss die Breite
dieses Zwischenraums zwischen dem lötfähigen n- und p-Metall Chiptoleranzen ergeben,
welche der Montagebasis zugeschrieben werden. Trotzdem sieht das Ausführungsbeispiel in
Fig. 6a einen Lötumfang von ~85% (definiert als das Verhältnis zwischen der lötfähigen
Metallfläche 41 und der p-Elektrodenfläche 20) vor.
Ein zu dem in den Fig. 6a-b dargestellten, alternatives
Ausführungsbeispiel sieht einen Blechwandreflektor vor, welcher einen Teil der p-Elektrode
20 aufweist und sich unterhalb von Teilen der n-Elektrode 22 erstreckt. Zwischen diesen
Bereichen der n-Elektrode und dem Blechwandreflektor wird ein Intermetall-Dielektrikum
ausgebildet. Das Intermetall-Dielektrikum sieht eine elektrische Isolierung zwischen der n-
und der p-Elektrode in diesen Bereichen vor. Weitere Teile der n-Elektrode sind nicht mit
dem Dielektrikum versehen, um eine elektrische Verbindung mit der Montagebasis zu
ermöglichen. In diesem Ausführungsbeispiel wird der Lichtaustritt, im Vergleich zu dem in
den Fig. 6a-b dargestellten Ausführungsbeispiel, durch Zwischenräume in der LED-
Metallisierung nach unten reduziert, indem dieses Licht nach oben reflektiert wird.
Die Zwischenverbindung zwischen der LED und der Montagebasis wird
hergestellt, wenn das Lötmittel in einem Schmelzofen bei einer Temperatur oberhalb der
Festtemperatur der Lötlegierung platziert wird. Während des Aufschmelzens tragen
Kapillarkräfte und Oberflächenspannung dazu bei, lötfähige Metallflächen zu den
Lötschichten zu justieren. Auf diese Weise wird eine Selbstwiederausrichtung des LED-
Chips zu dem Montagebasis-Wafer ermöglicht. Diese Selbstwiederausrichtung kann unter
Verwendung eines Schnellchipbonders erfolgen, wodurch ein Kompromiss zwischen
ursprünglicher Chipanschlussgenauigkeit und Geschwindigkeit gefunden werden kann.
Ferner kann ein Zerlegen jeder p- und n-Lötschicht in mehrere Schichten die
Selbstwiederausrichtung verbessern. In Fig. 7 zeigt das Ausführungsbeispiel die p- und n-
Lötkontakte 41 in Paaren. Die Zwischenräume zwischen den Lötschichten werden durch die
Genauigkeit des Chipbonders bestimmt. Das Ausführungsbeispiel von Fig. 7 weist in den
Richtungen x und y vorzügliche Selbstwiederausrichtungseigenschaften auf, während das
Ausführungsbeispiel von Fig. 6a Selbstwiederausrichtungseigenschaften überwiegend in
der Richtung y aufweist.
In Fig. 8 zeigt das alternative Ausführungsbeispiel die lötfähigen Metalle 41
als flächengleiche "Lötbalken". Diese Ausführung hat den Vorteil einer guten
Selbstwiederausrichtung zusammen mit gleichmäßigem Benetzen der lötfähigen Metalle
während des Aufschmelzens. Das gleichmäßige Benetzen findet statt, da die zwischen dem
Chip und der Montagebasis angewandten Kräfte proportional zu der
Lötmittelbenetzungsfläche sind. Die gleichmäßige Benetzung wird durch Verwenden einer
benetzbaren Metallstruktur, welche sich aus gleichflächigen Bereichen zusammensetzt,
erreicht. Eine gleichmäßige Benetzung verhindert ein Neigen des LED-Chips während des
Aufschmelzens sowie das nachfolgende Abkühlen. Das Aufrechterhalten eines planaren
LED-Anschlussverfahrens heisst, dass es weniger wahrscheinlich ist, dass der LED-Chip
Ausfallmechanismen, z. B. Kurzschließen des pn-Übergangs, welche dann auftreten können,
wenn sich Teile des LED-Chips in unmittelbarer Nähe metallisierter Flächen auf der
Montagebasis befinden, ausgesetzt ist. Ebenso sieht die nicht geneigte Ausrichtung des LED-
Chips eine verbesserte Lichtkopplung an die weiteren optischen Bauelemente in der LED-
Lampe bzw. dem LED-System vor.
In Fig. 9 zeigt ein weiteres Ausführungsbeispiel das in Kontaktstellen für
Lötkontakthügel umgewandelte, lötfähige Metall des n-Bereichs. Das Wafer-
Herstellungsverfahren wird vereinfacht, da eine Isolation zwischen der n- und der p-
Elektrode in der Nähe der n-Lötkontakte nicht mehr erforderlich ist, wodurch folglich keine
Notwendigkeit mehr besteht, die dielektrische Passivierungsschicht 42 vorzusehen. Bei der
Herstellung der Lötkontakthügel handelt es sich um eine Industrienorm-Technik, wobei unter
Anwendung anerkannter Herstellungsverfahren Lötverbindungen an den n-Elektroden
vorgesehen werden können.
In einem alternativen Ausführungsbeispiel - die in den Fig. 10a und 10b
jeweils dargestellten Grund- und Querrisse - ist die gesamte Lötanschlussfläche durch
Lötkontakte für Bondhügel vorgesehen. Zur Minimierung des thermischen Widerstands wird
die Anzahl Bondhügel maximiert, um die endgültige Querschnittslötverbindungsfläche zu
vergrößern, während die endgültige Lötstärke minimiert wird. Die Anzahl Bondhügel wird
durch die Lötkontakthügelherstellung nach dem Stande der Technik vorgeschrieben, wonach
der Lötkontakthügelabstand bei einem bestimmten Bondhügeldurchmesser begrenzt ist. Ein
typischer Abstand beträgt 200 µm bei Bondhügeln mit einem Durchmesser von 100 µm. Bei
einem Chip von 1 mm2 sind fünf Reihen Bondhügel mit einem Durchmesser von 100 µm
möglich. In Fig. 10a bildet eine Reihe zwei Bondhügel für n-Kontaktflächen. Die n-
Elektrodenfinger begrenzen die Anzahl Bondhügelreihen entlang der p-
Elektrodenmetallisierung auf vier. Bei dieser Ausführung wird der Lötflächenquerschnitt von
mindestens 15% der Fläche der p-Elektrode beibehalten. Der Lötflächenumfang kann durch
Ausdehnen der benetzbaren Metalloberfläche über die für Einzelbondhügel erforderlichen,
kleinen Durchkontakte hinaus vergrößert werden. Zum Beispiel kann sich die benetzbare
Metallstruktur auf dem LED-Chip, wie in Fig. 8 dargestellt, aus Balken zusammensetzen,
während die Lötkontakthügel auf der Montagebasis noch immer in Form einer 4 × 4-
Anordnung für die p-Elektrode plus zwei für die n-Elektrode vorgesehen sind. Die Fig.
11a und 11b zeigen Querrisse dieses Ausführungsbeispiels. Fig. 11a zeigt ein
Ausführungsbeispiel, welches Durchkontakte innerhalb eines strukturierten Dielektrikums 42
für Lötkontakte 41 auf dem LED-Chip aufweist. Ebenso ist ein strukturiertes Dielektrikum
53 mit Durchkontakten für Lötkontakte 54 auf der Montagebasis versehen. In dem in Fig.
11b dargestellten Ausführungsbeispiel ist das lötfähige Metall 41 auf dem LED-Chip größer
als die Lötkontakthügel vorgesehen, um eine Verteilung des Lötmittels und ein Benetzen
einer Fläche zu ermöglichen, welche wesentlich größer ist, als ihre einzelnen Durchmesser
zulassen würden. Hieraus ergibt sich ein Lötflächenumfang, welcher über die Summe der
einzelnen Bondhügel in Fig. 11a hinausgeht. Ebenso wird die Lötstärke effektiv reduziert.
Beide Effekte verringern den thermischen Widerstand der Lötverbindung und ermöglichen,
dass der LED-Chip zum Zwecke einer höheren Lichtleistung zu höheren Stromdichten
veranlasst wird.
Weiterhin ist es möglich, das Lötmittel in Übereinstimmung mit den
benetzbaren Metallstrukturen auf der LED in andere Formen als Bondhügel zu bringen, um,
wie in den Fig. 12a-b dargestellt, eine Anordnung mit ausgezeichnetem, thermischem
Kontakt zu der Montagebasis vorzusehen. Fig. 12a zeigt einen Grundriss der Unterseite der
LED. Lötfähige Metalle 41 werden auf der Metallisierung der p-Elektrode 20 und n-
Elektrode 22 strukturiert, welche Benetzungsflächen für das Lötmittel während des
Aufschmelzens definieren. Alternativ können die Benetzungsflächen, wie in den Fig.
6-8 dargestellt, durch eine dielektrische Passivierungsschicht 42 definiert sein. Fig. 12b zeigt
einen Grundriss der Montagebasis. Obgleich für die laterale Montagebasis eine beliebige
Form ausgewählt werden kann, ist eine hexagonale Ausführung dargestellt. Die
Montagebasis weist ein Substrat 50, z. B. Si, auf. Es kann zur elektrischen Isolation zwischen
dem LED-Chip und dem Montagebasissubstrat eine optionale, dielektrische Schicht 51, z. B.
SiO2, vorgesehen werden. Alternativ kann das Montagebasissubstrat zur Integration mit
elektronischen, in dem Montagebasissubstrat vorgesehenen Schaltkreisen mit dem LED-Chip
elektrisch verbunden werden. Die Metallisierung 52, z. B. Ag oder Al, ist zum Emittieren von
Licht von dem LED-Chip nach unten sowie zum Drahtbonden als Reflektor vorgesehen. Es
ist eine Unterbrechung in der Metallisierung 52 vorgesehen, um den p- und den n-Bereich
des LED-Chips nach Anschließen elektrisch zu isolieren. Lötfähige Metalle 54 werden auf
der Oberseite der Drahtbondmetallisierung 52 strukturiert, um Benetzungsflächen für das
Lötmittel während des Aufschmelzens zu definieren. Diese Strukturen entsprechen diesen der
lötfähigen Metallisierung 41 auf dem LED-Chip. Bei dem LED-Chip können die
Benetzungsflächen auf der Montagebasis, wie in Fig. 10b dargestellt, durch eine
dielektrische Passivierungsschicht 53 definiert werden. Auf die lötfähige Metallisierung 54
der Montagebasis wird Lötmaterial 60 aufgebracht. Alternativ kann das Lötmaterial 60 auf
den LED-Chip aufgebracht werden. Die Ränder des Lötmittels können von den Rändern der
lötfähigen Metallstrukturen 54 geringfügig zurückgesetzt vorgesehen werden. Die Kontrolle
über das durch die Benetzungsbereiche 41 und 54 sowie die Lötstruktur 60 definierte
Lötlayout ist von dem Lötanwendungsprozess abhängig. Es ist vorzuziehen, dass nach
Aufschmelzen soviel wie möglich von der p-Elektrode 20 mit Lötmittel versehen wird. Die
Benetzungsflächen in den Fig. 12a-b sehen eine ~66%ige Abdeckung der p-Elektrode 20
mit Lötmittel vor. Obgleich das in den Fig. 12a-b dargestellte Lötlayout Balken aufweist,
sind mit Sicherheit beliebige Strukturen möglich und ermöglichen eine weitere Zunahme des
Lötflächenumfangs der p-Elektrode.
Durch eine geeignete Zwischenverbindung zwischen der LED und der
Montagebasis kann die maximale Betriebstemperatur der LED über 130°C, die typische
Maximalleistung, erhöht werden. Dieses ist dann der Fall, wenn die Zwischenverbindung bei
höheren Temperaturen als 130°C temperaturstabil ist. Bei Löten ist es daher wünschenwert,
Hochtemperaturlötmittel, z. B. 95/5 Pb/Sn, AuSn, AuSi und AlSi, für diese Zwischenfläche
zu verwenden. Eine Hochtemperaturzwischenverbindung erhöht die maximale
Sperrschichttemperatur der LED und sieht eine signifikante Erhöhung des maximalen
Antriebsstroms und damit der Lichterzeugungsfähigkeit vor.
Es ist wichtig, die Integrität der p-Elektrode während des Lötmittelrückflusses
aufrechtzuerhalten. Das heißt, das Reflexionsvermögen und der Kontaktwiderstand dieser
Schicht sollten durch das Vorhandensein lötfähiger Metallschichten oder des Lötmittels
selbst nicht beeinträchtigt werden. Eine solche Beeinträchtigung kann durch sich zwischen
der p-Elektrode und den lötfähigen Metallschichten vermischendes Metall oder durch
spannungsinduzierte Effekte, wie z. B. Aufspaltung, hervorgerufen werden. Aus diesem
Grunde kann es erforderlich sein, zwischen der p-Elektrode und den lötfähigen Metallen
Barriereschichten vorzusehen. Geeignete Barriereschichten weisen Ni, Cr, Cu und Ti auf,
sind jedoch nicht auf diese begrenzt. Das Obige ist ebenfalls auf die n-Elektrode anwendbar.
Bei LED-Chips großer Dimensionen kann die Differenz des thermischen
Ausdehnungskoeffizienten (CTE) zwischen dem LED-Chip, der Montagebasis und dem
Gehäuse unter thermischen Wechselanspruchsbedingungen Ermüdung und einen eventuellen
Ausfall an der LED/Montagebasisanschlussfläche hervorrufen. Das CTE-Problem tritt
wahrscheinlich eher bei großflächigen Lötanschlussanordnungen als bei kleineren Flächen
(bzw. Balken oder Bondhügeln) auf. Daher können kleinere Lötformen eine bevorzugte
Methode zum Anschließen großer LED-Chips sein. Auch können dickere Lötflächen oder
größere Lötkontakthügel eine größere Nachgiebigkeit zwischen der LED und der
Montagebasis vorsehen, wodurch das Ausfallrisiko reduziert wird. Der Kompromiss
zwischen der Minimierung des thermischen Widerstands und dem Einsetzen von CTE-
Problemen resultiert in einer optimalen Lötanschlussanordnung bei einer vorgegebenen LED-
Chipgröße. Bei einem Chip von 1 mm2 und einem Lötflächenumfang von 15% kann die
Lötstärke so gering sein, dass sie 20 µm beträgt, ohne dass Ausfälle unter thermischen
Wechselanspruchsbedingungen hervorgerufen werden.
Die Lichtextraktion der LED kann erhöht werden, indem an einer der
Grenzflächen der III-Nitrid-Heterostruktur eine Strukturoberfläche vorgesehen wird. Das
Strukturieren kann ungeordnet oder geordnet erfolgen. Dieses ist in den Fig. 13a-c
dargestellt. Fig. 13a zeigt eine invertierte Anordnung mit einem Saphirsuperstrat. Die große
Nichtübereinstimmung des Brechungsindexes (n~0,6) zwischen dem Saphirsuperstrat und
den III-Nitrid-Epitaxialschichten bewirkt, dass ein großer Teil des von dem aktiven Bereich
erzeugten Lichts an der Saphir/III-Nitrid-Grenzfläche totalreflektiert wird. Dieses Licht wird
aufgefangen und lateral entlang der Anordnung zu den Seiten des Chips hin geleitet. Auf
Grund der vielen, in den III-Nitrid-Epitaxialschichten und Elektroden vorhandenen
Verlustmechanismen geht jedoch der Großteil des wellengeleiteten Lichts verloren, bevor es
aus der Anordnung austritt. In Fig. 13b ist die Grenzfläche zwischen der III-Nitrid-
Heterostruktur und dem Saphirsuperstrat strukturiert, um Licht aus den III-Nitridschichten zu
streuen. Hierdurch wird die mittlere Photonenweglänge innerhalb der Heterostruktur
reduziert und der Reinabsorptionseinfluss verringert, wodurch die Lichtextraktion verbessert
wird. Ein gleicher Effekt kann durch Strukturieren der Unterseite der III-Nitrid-
Heterostruktur oder einer der Grenzflächen innerhalb der Heterostruktur erreicht werden. Es
können mehrere Grenzflächen zusammen strukturiert werden, um die Lichtextraktion weiter
zu verbessern.
In einem alternativen Ausführungsbeispiel wird die Lichtextraktion verbessert,
indem eine invertierte Chipanordnung vorgesehen wird, die ein Superstrat mit einem hohen
Brechungsindex (HRI) (n < 1,8) aufweist, welches eine genauere Indexanpassung an die III-
Nitridschichten (n~2,4) als Saphir (n~1,8) vorsieht. Durch eine genauere Indexanpassung an
die III-Nitridschichten, welche die Lichterzeugungsbereiche bilden, kann mehr Licht in das
dicke Superstrat eindringen, und es kann vor Absorption an einem der vielen
Verlustmechanismen, welche in und um die III-Nitrid-Epitaxialschichten vorhanden sind,
Licht nach außen entweichen. Fig. 13c zeigt ein solches Ausführungsbeispiel, bei welchem
ein SiC-Superstrat verwendet wird. Der Brechungsindex von SiC beträgt ~2,6 und ist an GaN
wesentlich genauer als Saphir angepasst. Damit besteht nur eine sehr geringe
Wahrscheinlichkeit einer inneren Totalreflexion, und es wird folglich kein Wellenleiter in
den III-Nitridschichten gebildet. Im Grunde genommen dringt das gesamte, von dem aktiven
Bereich erzeugte Licht in das Superstrat ein, und es besteht eine große Wahrscheinlichkeit,
dass dieses durch eine der fünf freigelegten Superstratflächen austritt. Selbst bei einem HRI-
Superstrat kann eine weitere Verbesserung der Lichtextraktion durch Strukturieren einer oder
mehrerer Grenzflächen der III-Nitrid-Heterostruktur erreicht werden.
Um aus einem HRI-Superstrat vollen Nutzen zu ziehen, muss das Superstrat
bei sehr geringer Absorption im Wesentlichen transparent sein. Damit sollte das Superstrat
bei SiC geringfügig dotiert oder gar nicht dotiert werden, und es sollte nach der
Wachstumsmethode ein Superstrat vorgesehen werden, welches relativ frei von
Fremdatomen ist, um ein sehr verlustarmes, optisches Fenster für die LED-Anordnung
vorzusehen. Bei 6H SiC ist dieses im Allgemeinen dann der Fall, wenn der spezifische
Widerstand höher als 0,5 Ωcm ist. Die Absorptionsverlusteinflüsse in SiC werden in Fig. 14
bestimmt, wobei die Extraktionseffizienz (normalisiert auf eine Anordnung mit einem
Saphirsuperstrat) als eine Wirkungsweise eines verbreiteten Verlusts (Absorptionskoeffizient,
in cm-1) in dem SiC-Superstrat dargestellt ist. Diese Ergebnisse werden erreicht, indem die
Strukturen der LED-Anordnung so ausgebildet werden, dass ein Strahlengang vorgesehen
wird. Es sind drei unterschiedliche SiC-Stärken dargestellt. Bei einem ~100 µm dicken SiC-
Superstrat sollte der Absorptionskoeffizient geringer als 3 cm-1 sein. Bei dickeren Substraten
muss der Absorptionskoeffizient geringer sein. Bei einem verlustfreien SiC-Superstrat sind
die Steigerungen der Extraktionseffizienz gegenüber früheren Ausführungsbeispielen in der
vorliegenden Erfindung größer als 1,2 Mal (1,2×).
Es sind viele HRI-Superstrate geeignet, um die Lichtextraktionseffizienz einer
III-Nitrid-LED zu verbessern. Neben SiC in seinen vielen verschiedenen Polytypen (2H, 4H,
6H, sowohl c- als auch a-Achse, 3C usw.) können andere Materialien, wie z. B. ZnS, ZnSe,
YAG oder ZnO, verwendet werden. Die HRI-Superstrate können als Wachstumssubstrate für
die III-Nitrid-Epitaxialschichten dienen oder können an den III-Nitrid-Epitaxialschichten
durch Bonden oder einen zweiten Aufwachsschritt befestigt werden.
Ein signifikanter Nutzen zur Extraktionseffizienz kann erreicht werden, indem
eine Lichtrandomisationsoberfläche auf einer oder mehreren Flächen des HRI-Superstrats
sowie auf oder in der III-Nitrid-Heterostruktur vorgesehen wird. Solche Oberflächen werden
üblicherweise zum Beispiel auf Seitenwänden der Anordnung durch Sägen vorgesehen oder
können mit anderen Mitteln, z. B. durch Ätzen, ausgebildet werden. Ebenfalls kann das
Superstrat so ausgebildet werden, dass es, wie von Krames et al in Appl. Phys. Lett. 75,
Seiten 2365-2367 dargestellt, eine verbesserte Extraktionseffizienz vorsieht. Eine solche
Form ist ein invertierter Pyramidenaufbau, so dass die obere Fläche des Superstrats eine
größere Flächenausdehnung als die untere Fläche aufweist. Dieses Ausführungsbeispiel ist in
Fig. 15 dargestellt.
Die Montagebasis kann Funktionalität vorsehen und Leistung beeinträchtigen.
Da sich diese in dem thermischen Gang zur Wärmeableitung von der LED befindet, sollte
das Montagebasismaterial eine hohe Wärmeleitfähigkeit aufweisen. Zu den geeigneten
Materialien gehören Si, AlN oder BeO. Die Montagebasis sollte relativ dünn sein, um den
thermischen Widerstand zu reduzieren. Zum Beispiel sollte eine Si-Montagebasis dünner als
250 µm sein. Si ist auf Grund seiner guten Wärmeleitfähigkeit, ~100 W/mK, und Eignung für
integrierte Elektronik als Montagebasismaterial attraktiv. Die Montagebasis kann eine
elektrische Isolation zwischen der LED und dem Gehäuse vorsehen. In diesem Fall sind auf
der Oberseite der Montagebasis zu den Gehäuseanschlüssen zwei Verbindungen für die
Anode und die Kathode erforderlich. Alternativ kann, falls eine elektrische Isolierung des
Gehäuses nicht erforderlich und die Montagebasis leitend ist, eine Elektrode über die
Montagebasis zu dem Gehäuse Kontakt herstellen. Dann ist lediglich eine
Zwischenverbindung von der Oberseite der Montagebasis zu dem gegenüber liegenden
Anschluss erforderlich. Die Oberflächenmetallisierung der Montagebasis sollte
drahtgebondet werden können und ebenfalls reflektierend sein, um nach unten wanderndes
Licht mit hoher Effizienz nach oben zurückzuleiten. Folglich sind Ag und Al geeignete
Materialien zur Oberflächenmetallisierung der Montagebasis.
Die Montagebasisform sowie die Spiegelung der reflektierenden
Metallisierung auf der Montagebasis können auf die Optik in einem LED-
Beleuchtungssystem einwirken, indem sie die scheinbare Lichtquellengröße der LED
beeinträchtigen. Bei den meisten LEDs ist eine Spiegelschale erforderlich, um vorwiegend
lateral von dem Chip nach oben und in dem nutzbaren Strahlungsmuster emittiertes Licht
zurückzuleiten. Je größer diese Spiegelschale, desto größer die Primär- und Sekundärlinse.
Da sich Optikkosten proportional zu dem erforderlichen Materialvolumen belaufen, ist es
wünschenswert, den Spiegelschalenradius zu minimieren. Die Integration einer Montagebasis
erhöht auf Grund des für Drahtbondverbindungen erforderlichen, zusätzlichen Raumes
effektiv die Größe des LED-Chips. Typische Drahtbondtoleranzen verlangen, dass Material
von ~400 µm sich zum Zwecke eines zuverlässigen Drahtbondens über den LED-Chip
hinaus erstreckt. Ebenso macht das Zertrennen des Montagebasiswafers einen Zwischenraum
von ~100 µm zwischen benachbarten LED-Chips erforderlich. Diese Toleranzen resultieren
in einer signifikanten, effektiven Zunahme der LED-Chipgröße. Zum Beispiel wäre für einen
LED-Chip von 1 × 1 mm2 bei Verwendung einer Rechteckform eine Fläche von 1,8 × 1,1 mm2
für die Montagebasis erforderlich. Das größte Ausdehnungsmaß dieser Montagebasis ist
eine Diagonale entsprechend (1,82 + 1,12)1/2 = 2,11 mm, welche der Spiegelschale eine
untere Grenze setzt. Statt dessen beträgt das Ausdehnungsmaß der Montagebasis lediglich
1,8 mm, wenn diese als Scheibe ausgebildet ist. Damit erlaubt eine scheibenförmige
Montagebasis eine signifikante Reduktion des Spiegelschalendurchmessers. Da die
Herstellung kreisförmiger Schnitte mit Schwierigkeiten verbunden sein kann, sind andere
geometrische Formen, welche kreisförmigen Scheiben in etwa entsprechen, vorzuziehen.
Zum Beispiel können hexagonale Montagebasen durch Zertrennen in mehreren Durchgängen
(in drei statt zwei Durchgängen) hergestellt werden und sind quadratischen oder rechteckigen
Montagebasen vorzuziehen. Diese Vorstellungen sind in Fig. 16 dargestellt. Die
reflektierende Metallisierung auf der Oberseite der Montagebasis sollte so spiegelnd wie
möglich sein, um nicht eine virtuelle Lichtquelle in der Ebene der Montagebasis zu erzeugen,
welche größer als der LED-Chip ist. Eine virtuelle Lichtquelle, welche größer als der LED-
Chip ist, würde einen schädlichen Einfluss auf das Strahlungsmuster der LED ausüben und
größere optische Bauelemente zur Korrektur erforderlich machen.
Die Montagebasis, wie in den Fig. 6b, 9b und 12b dargestellt, ermöglicht
elektronische Funktionalität innerhalb der LED. III-Nitrid-Anordnungen sind gegen Schäden
durch elektrostatische Entladung (ESD) anfällig und können, wie von Antle et al in
US-Patent 5 941 501 beschrieben, durch ein, mit der LED verbundenes
Stromnebenschlusselement geschützt werden. Bei der vorliegenden Erfindung kann eine Si-
Montagebasis in eine Schaltung mit integriertem ESD-Schutz eingebaut sein. In diesem Fall
sind die Schutzschaltungen, z. B. Zener-Dioden, zu dem LED-Chip parallel geschaltet.
Alternativ können in Serie gegeneinander geschaltete Zener-Dioden parallel zu dem LED-
Chip hergestellt werden, um zu ermöglichen, dass die LED durch Wechselspannungsquellen
angesteuert wird. In der Montagebasis können weitere elektronische Anordnungen, wie
Photodetektoren zur Überwachung der Lichtleistung oder Widerstände zur Strom- und/oder
Spannungsüberwachung, vorgesehen sein. Durch diese Anordnungen kann ein integriertes
System zur Aufrechterhaltung eines Betriebs bei konstanter Lichtleistung eine
Rückführungsregelung im geschlossenen Kreis vorsehen.
Eine Montagebasis sieht, wie in Fig. 17a dargestellt, eine, auf mehreren, in
Reihe miteinander verbundenen, Licht emittierenden Dioden in einer monolithischen Struktur
basierende LED vor. Die Anordnung weist vier, in Reihe geschaltete LEDs auf, welche durch
eine Ätzung, die vorgenommen wird, um III-Nitrid zur Ausbildung eines Grabens 80
zwischen diesen zu entfernen, elektrisch isoliert sind. Bei der Ätzung wird mindestens bis zu
den undotierten III-Nitrid-Schichten vorgedrungen. Die elektrischen Zwischenverbindungen
werden durch metallische, auf der Montagebasis (nicht dargestellt) angeordnete Leiterbahnen
81 vorgesehen. Die Lötmetallisierung wird so vorgesehen, dass die Dioden über das
Lötmittel mit den metallischen Leiterbahnen der Montagebasis elektrisch verbunden sind.
Die sich ergebende Anordnung kann durch den in Fig. 17b gezeigten, elektronischen
Schaltkreis dargestellt sein. Somit arbeitet diese Anordnung bei einer viermal (4×) höheren
Spannung und viermal (4×) weniger Strom als eine konventionelle LED mit der gleichen
aktiven Übergangsfläche. Zum Beispiel kann eine konventionelle III-Nitrid-LED von 1 mm2
bei 3,0 V und 350 mA arbeiten. Diese gleiche aktive Übergangsfläche, in vier, in Reihe
geschaltete LEDs zerlegt, wie in Fig. 17a dargestellt, sieht eine, bei 12,0 V und 87,5 mA
arbeitende Anordnung vor. Dieser Betrieb bei höherer Spannung und geringerem Strom stellt
an die elektronische Ansteuerungsschaltung für die LED weniger Anforderungen. Die
elektronische Ansteuerungsschaltung kann tatsächlich mit größerer Effizienz bei höheren
Spannungen arbeiten, wodurch die Gesamtleistungsfähigkeit des LED-Beleuchtungssystems
verbessert wird. Dieses Ausführungsbeispiel, bei welchem es sich um eine monolithische
Anordnung handelt, wird einer konventionellen Methode, einzelne LED-Chips in Reihe
anzuschließen, vorgezogen. Bei der konventionellen Lösung wird die gesamte, von dem
LED-Chip eingenommene Fläche auf Grund der von Chipbondern benötigten Toleranzen
vergrößert. Dadurch wird die Lichtquellengröße der Gesamt-LED auf unerwünschte Weise
erhöht, und es ist eine größenmäßige Zunahme der nachfolgenden optischen Elemente des
LED-Systems erforderlich. In dem bevorzugten Ausführungsbeispiel können die Dioden so
gering voneinander beabstandet sein, wie dieses durch die Grabenätzung zur elektrischen
Isolation möglich ist. Die Grabenbreite kann so gering sein, dass sie einige Mikrometer
beträgt, so dass die Diodenintegrationsdichte in dem Ausführungsbeispiel sehr hoch sein
kann. Wie in Fig. 18 dargestellt, werden die vier LED-Chips von 1 mm2 monolithisch
hergestellt und teilen sich ein einziges Superstrat und eine einzige Montagebasis. Durch die
Metallleiterbahnen 81 auf der Montagebasis werden die vier LEDs in Reihe miteinander
elektrisch verbunden. Obgleich jede LED von 1 mm2 normalerweise bei 3 V arbeitet, arbeitet
das in Fig. 18 dargestellte Modul aus vier in Reihe geschalteten LEDs bei 12 V. Die
Montagebasis weist eine hexagonale Form auf, um die effektive Lichtquellengröße des
Moduls zu reduzieren.
Die Leiterbahnmetallisierung 81 wird zum Drahtbonden externer Anschlüsse
verwendet und besteht aus einer reflektierenden Metallisierung, z. B. Ag oder Al.
Die Lichtextraktionseffizienz kann durch Anordnen der Schichten des aktiven
Bereichs in der Nähe der hoch reflektierenden p-Elektrode noch weiter verbessert werden.
Wird der Mittelpunkt der aktiven Zone in etwa in einem ungeradzahligen Vielfachen der
viertel Lichtwellenlänge in dem Material (~/4n) von der reflektierenden p-Elektrode
vorgesehen, resultiert die konstruktive Interferenz des nach unten und nach oben wandernden
Lichts in einem Strahlungsmuster, welches Leistung vorzugsweise in die Aufwärtsrichtung
emittiert. Diese Verbesserung verläuft in einer nahezu normalen Richtung zu dem III-
Nitrid/Substrat und ist nicht empfindlich für eine innere Totalreflexion in die III-Nitrid-
Epitaxialschichten. Alternativ kann eine geringfügige Verstimmung des Resonanzzustands
durch geringfügiges Annähern der aktiven Zone an den p-Elektrodenreflektor (oder
geringfügiges Entfernen derselben von diesem) zur Optimierung der
Lichtextraktionsverbesserung zum gesamten Strahlungsfluss in sämtliche Richtungen
bevorzugt werden. Um bei den meisten Einsätzen eine maximale Leistungsfähigkeit zu
erreichen, sollte der Abstand zwischen der aktiven Zone und der p-Elektrode etwa eine
viertel Wellenlänge betragen. Die n-Elektrode hat keinen Einfluss auf das Verhältnis des
Abstands zwischen der p-Elektrode und der aktiven Zone, da die aktive Zone von Flächen,
auf welchen die n-Elektrode vorgesehen ist, entfernt wird, so dass kein Störeinfluss erzeugt
werden kann.
Fig. 19 zeigt ein Verfahrensablaufdiagramm zur Herstellung des LED-Chips.
In Schritt 91 wird eine III-Nitrid-Heterostruktur auf ein Wachstumssubstrat aufgebracht. In
Schritt 92 werden auf der III-Nitrid-Heterostruktur Kontakte vorgesehen, wobei, falls
erforderlich, eine Ätzung erfolgt. Der p-Kontakt ist opak und mit der p-leitenden Schicht
elektrisch verbunden, während der n-Kontakt mit der n-leitenden Schicht elektrisch
verbunden ist. In den optionalen Schritten 93 und 94 wird zumindest über dem n-Kontakt in
Bereichen, in welchen der n-Kontakt zwischen dem p-Kontakt bzw. ein Blechwandreflektor
angeordnet ist, ein Intermetall-Dielektrikum vorgesehen. In Schritt 95 wird eine optionale
Barriereschicht aufgebracht, um die Kontakte und den Reflektor gegen Lötmittel zu schützen.
In Schritt 96 werden lötfähige Metalle aufgebracht. In dem optionalen Schritt 97 werden die
lötfähigen Metalle strukturiert. In Schritt 98 wird das Dielektrikum aufgebracht, um die
lötfähigen Flächen zu definieren. In Schritt 99 wird das Dielektrikum strukturiert. Der LED-
Chip kann nach Schritt 97 oder Schritt 99 an der Montagebasis angebracht werden.
Fig. 20 zeigt ein Verfahrensablaufdiagramm zum Anbringen der LED an der
Montagebasis. In Schritt 100 wird Lötmittel auf dem Montagebasis-Wafer aufgebracht. In
Schritt 101 wird eine Verbindung zwischen dem LED-Chip und der Montagebasis
ausgebildet. In dem optionalen Schritt 102 wird eine Unterfüllung zwischen dem LED-Chip
und der Montagebasis verteilt. In Schritt 103 wird der Montagebasis-Wafer zertrennt. In
Schritt 104 werden der Chip und die Montagebasis an dem Gehäuse befestigt.
Alternativ wird Schritt 105 an Stelle der Schritte 100, 101 und 102 ausgeführt.
In Schritt 105 wird auf der LED Lötmittel aufgebracht. In Schritt 106 wird eine Verbindung
zwischen dem LED-Chip und dem Montagebasis-Wafer vorgesehen. In dem optionalen
Schritt 107 wird eine Unterfüllung zwischen dem LED-Chip und der Montagebasis verteilt.
Die oben beschriebenen Ausführungsbeispiele der vorliegenden Erfindung
sind lediglich als beispielhaft, keinesfalls jedoch als beschränkend anzusehen. Für
Fachkundige liegt es damit auf der Hand, verschiedene Änderungen und Modifikationen
vorzunehmen, ohne dabei von dem Schutzumfang der vorliegenden Erfindung abzuweichen.
Die beigefügten Patentansprüche umfassen daher sämtliche Änderungen und Modifikationen,
wie diese unter den Umfang und die Wesensart der Erfindung fallen.
Claims (52)
1. Licht emittierende Anordnung mit:
einer invertierten AlInGaN-Anordnung mit Heteroübergang, welche eine n- leitende Schicht, eine p-leitende Schicht und eine, zwischen der n-leitenden und der p- leitenden Schicht angeordnete Emissionsschicht aufweist, welche dazu dient, Licht λ zu emittieren; sowie
zwei Elektroden, wobei eine der beiden Elektroden eine, mit der n-leitenden Schicht verbundene n-Elektrode und die andere der beiden Elektroden eine, mit der p- leitenden Schicht verbundene p-Elektrode ist, wobei jede Elektrode bei, durch die Emissionsschicht emittiertem Licht ein normales Einfallsreflexionsvermögen aufweist, welches 80% überschreitet.
einer invertierten AlInGaN-Anordnung mit Heteroübergang, welche eine n- leitende Schicht, eine p-leitende Schicht und eine, zwischen der n-leitenden und der p- leitenden Schicht angeordnete Emissionsschicht aufweist, welche dazu dient, Licht λ zu emittieren; sowie
zwei Elektroden, wobei eine der beiden Elektroden eine, mit der n-leitenden Schicht verbundene n-Elektrode und die andere der beiden Elektroden eine, mit der p- leitenden Schicht verbundene p-Elektrode ist, wobei jede Elektrode bei, durch die Emissionsschicht emittiertem Licht ein normales Einfallsreflexionsvermögen aufweist, welches 80% überschreitet.
2. Licht emittierende Anordnung nach Anspruch 1, wobei die p-Elektrode eine
Absorption von weniger als 10% aufweist.
3. Licht emittierende Anordnung nach Anspruch 1, wobei die n-Elektrode eine
Absorption von weniger als 20% aufweist.
4. Licht emittierende Anordnung nach Anspruch 1, wobei jede Elektrode aus
Silber besteht.
5. Licht emittierende Anordnung nach Anspruch 1, wobei jede Elektrode aus
Aluminium besteht.
6. Licht emittierende Anordnung nach Anspruch 1, wobei die p-Elektrode aus
Silber besteht.
7. Licht emittierende Anordnung nach Anspruch 1, wobei die p-Elektrode aus
Aluminium besteht.
8. Licht emittierende Anordnung nach Anspruch 1, wobei die n-Elektrode aus
Silber besteht.
9. Licht emittierende Anordnung nach Anspruch 1, wobei die n-Elektrode aus
Aluminium besteht.
10. Licht emittierende Anordnung nach Anspruch 1, welche weiterhin ein Substrat
aufweist, wobei die n-leitende und die p-leitende Schicht zwischen dem Substrat und der n-
sowie der p-Elektrode angeordnet sind und
wobei das Substrat so auf der Anordnung mit dem Heteroübergang angebracht
ist, dass Licht durch das Substrat austritt.
11. Licht emittierende Anordnung nach Anspruch 10, wobei sich das Substrat aus
Saphir zusammensetzt.
12. Licht emittierende Anordnung nach Anspruch 10, wobei sich das Substrat aus
Siliciumcarbid zusammensetzt.
13. Licht emittierende Anordnung nach Anspruch 10, wobei sich das Substrat aus
Galliumnitrid zusammensetzt.
14. Licht emittierende Anordnung mit:
einer invertierten Anordnung mit einem III-Nitrid-Heteroübergang, welche eine n-leitende Schicht, eine p-leitende Schicht und eine, zwischen der n-leitenden und der p- leitenden Schicht angeordnete Emissionsschicht aufweist, die dazu dient, Licht λ zu emittieren; sowie
zwei Elektroden, wobei eine der beiden Elektroden eine, mit der n-leitenden Schicht verbundene n-Elektrode und die andere der beiden Elektroden eine, mit der p- leitenden Schicht verbundene p-Elektrode ist, wobei jede Elektrode bei, durch die Emissionsschicht emittiertem Licht ein normales Einfallsreflexionsvermögen aufweist, welches 80% überschreitet.
einer invertierten Anordnung mit einem III-Nitrid-Heteroübergang, welche eine n-leitende Schicht, eine p-leitende Schicht und eine, zwischen der n-leitenden und der p- leitenden Schicht angeordnete Emissionsschicht aufweist, die dazu dient, Licht λ zu emittieren; sowie
zwei Elektroden, wobei eine der beiden Elektroden eine, mit der n-leitenden Schicht verbundene n-Elektrode und die andere der beiden Elektroden eine, mit der p- leitenden Schicht verbundene p-Elektrode ist, wobei jede Elektrode bei, durch die Emissionsschicht emittiertem Licht ein normales Einfallsreflexionsvermögen aufweist, welches 80% überschreitet.
15. Licht emittierende Anordnung nach Anspruch 14, wobei die p-Elektrode eine
Absorption von weniger als 10% aufweist.
16. Licht emittierende Anordnung nach Anspruch 14, wobei die n-Elektrode eine
Absorption von weniger als 20% aufweist.
17. Licht emittierende Anordnung nach Anspruch 14, wobei jede Elektrode aus
Silber besteht.
18. Licht emittierende Anordnung nach Anspruch 14, wobei jede Elektrode aus
Aluminium besteht.
19. Licht emittierende Anordnung nach Anspruch 14, wobei die p-Elektrode aus
Silber besteht.
20. Licht emittierende Anordnung nach Anspruch 14, wobei die p-Elektrode aus
Aluminium besteht.
21. Licht emittierende Anordnung nach Anspruch 14, wobei die n-Elektrode aus
Silber besteht.
22. Licht emittierende Anordnung nach Anspruch 14, wobei die n-Elektrode aus
Aluminium besteht.
23. Licht emittierende Anordnung nach Anspruch 14, welche weiterhin ein
Substrat aufweist, wobei die n-leitende und die p-leitende Schicht zwischen dem Substrat und
der n- und p-Elektrode angeordnet sind und
wobei das Substrat so auf der Anordnung mit dem Heteroübergang angebracht
ist, dass Licht durch das Substrat austritt.
24. Licht emittierende Anordnung nach Anspruch 23, wobei das Substrat aus
Saphir besteht.
25. Licht emittierende Anordnung nach Anspruch 23, wobei das Substrat aus
Siliciumcarbid besteht.
26. Licht emittierende Anordnung nach Anspruch 23, wobei das Substrat aus
Galliumnitrid besteht.
27. Licht emittierende Anordnung mit:
einer invertierten Anordnung mit einem AlInGaN-Heteroübergang, welche eine n-leitende Schicht, eine p-leitende Schicht und eine, zwischen der n-leitenden und der p- leitenden Schicht angeordnete Emissionsschicht aufweist, die dazu dient, Licht λ zu emittieren; sowie
einer n-Elektrode, welche mit der n-leitenden Schicht verbunden ist, und einer großen Anzahl p-Elektroden, welche mit der p-leitenden Schicht verbunden sind, wobei jede der Elektroden bei, durch die Emissionsschicht emittiertem Licht ein normales Einfallsreflexionsvermögen aufweist, welches 80% überschreitet.
einer invertierten Anordnung mit einem AlInGaN-Heteroübergang, welche eine n-leitende Schicht, eine p-leitende Schicht und eine, zwischen der n-leitenden und der p- leitenden Schicht angeordnete Emissionsschicht aufweist, die dazu dient, Licht λ zu emittieren; sowie
einer n-Elektrode, welche mit der n-leitenden Schicht verbunden ist, und einer großen Anzahl p-Elektroden, welche mit der p-leitenden Schicht verbunden sind, wobei jede der Elektroden bei, durch die Emissionsschicht emittiertem Licht ein normales Einfallsreflexionsvermögen aufweist, welches 80% überschreitet.
28. Licht emittierende Anordnung nach Anspruch 27, wobei jede der großen
Anzahl p-Elektroden eine geringere Absorption als 10% vorsieht.
29. Licht emittierende Anordnung nach Anspruch 27, wobei die n-Elektrode eine
geringere Absorption als 20% vorsieht.
30. Licht emittierende Anordnung nach Anspruch 27, wobei jede Elektrode aus
Silber besteht.
31. Licht emittierende Anordnung nach Anspruch 27, wobei jede Elektrode aus
Aluminium besteht.
32. Licht emittierende Anordnung nach Anspruch 27, wobei die p-Elektrode aus
Silber besteht.
33. Licht emittierende Anordnung nach Anspruch 27, wobei die p-Elektrode aus
Aluminium besteht.
34. Licht emittierende Anordnung nach Anspruch 27, wobei die n-Elektrode aus
Silber besteht.
35. Licht emittierende Anordnung nach Anspruch 27, wobei die n-Elektrode aus
Aluminium besteht.
36. Licht emittierende Anordnung nach Anspruch 27, welche weiterhin ein
Substrat aufweist, wobei die n-leitende und die p-leitende Schicht zwischen dem Substrat und
der n- und p-Elektrode angeordnet sind und
wobei das Substrat so auf der Anordnung mit dem Heteroübergang angebracht
ist, dass Licht durch das Substrat austritt.
37. Licht emittierende Anordnung nach Anspruch 36, wobei das Substrat aus
Saphir besteht.
38. Licht emittierende Anordnung nach Anspruch 36, wobei das Substrat aus
Siliciumcarbid besteht.
39. Licht emittierende Anordnung nach Anspruch 36, wobei das Substrat aus
Galliumnitrid besteht.
40. Licht emittierende Anordnung mit:
einer invertierten Anordnung mit einem III-Nitrid-Heteroübergang, welches eine n-leitende Schicht, eine p-leitende, eine p-leitende Schicht und eine, zwischen der n- leitenden und der p-leitenden Schicht angeordnete Emissionsschicht aufweist, die dazu dient, Licht λ zu emittieren; sowie
einer n-Elektrode, welche mit der n-leitenden Schicht verbunden ist, und einer großen Anzahl p-Elektroden, welche mit der p-leitenden Schicht verbunden sind, wobei jede der Elektroden bei, durch die Emissionsschicht emittiertem Licht ein normales Einfallsreflexionsvermögen aufweist, welches 80% überschreitet.
einer invertierten Anordnung mit einem III-Nitrid-Heteroübergang, welches eine n-leitende Schicht, eine p-leitende, eine p-leitende Schicht und eine, zwischen der n- leitenden und der p-leitenden Schicht angeordnete Emissionsschicht aufweist, die dazu dient, Licht λ zu emittieren; sowie
einer n-Elektrode, welche mit der n-leitenden Schicht verbunden ist, und einer großen Anzahl p-Elektroden, welche mit der p-leitenden Schicht verbunden sind, wobei jede der Elektroden bei, durch die Emissionsschicht emittiertem Licht ein normales Einfallsreflexionsvermögen aufweist, welches 80% überschreitet.
41. Licht emittierende Anordnung nach Anspruch 40, wobei jede der großen
Anzahl p-Elektroden eine geringere Absorption als 10% aufweist.
42. Licht emittierende Anordnung nach Anspruch 40, wobei die n-Elektrode eine
geringere Absorption als 20% aufweist.
43. Licht emittierende Anordnung nach Anspruch 40, wobei jede Elektrode aus
Silber besteht.
44. Licht emittierende Anordnung nach Anspruch 40, wobei jede Elektrode aus
Aluminium besteht.
45. Licht emittierende Anordnung nach Anspruch 40, wobei die p-Elektrode aus
Silber besteht.
46. Licht emittierende Anordnung nach Anspruch 40, wobei die p-Elektrode aus
Aluminium besteht.
47. Licht emittierende Anordnung nach Anspruch 40, wobei die n-Elektrode aus
Silber besteht.
48. Licht emittierende Anordnung nach Anspruch 40, wobei die n-Elektrode aus
Aluminium besteht.
49. Licht emittierende Anordnung nach Anspruch 40, welche weiterhin ein
Substrat aufweist, wobei die n-leitende und die p-leitende Schicht zwischen dem Substrat und
der n- und p-Elektrode angeordnet sind und
wobei das Substrat so auf der Anordnung mit dem Heteroübergang angebracht
ist, dass Licht durch das Substrat austritt.
50. Licht emittierende Anordnung nach Anspruch 49, wobei das Substrat aus
Saphir besteht.
51. Licht emittierende Anordnung nach Anspruch 49, wobei das Substrat aus
Siliciumcarbid besteht.
52. Licht emittierende Anordnung nach Anspruch 49, wobei das Substrat aus
Galliumnitrid besteht.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/821684 | 2001-03-29 | ||
US09/821,684 US6573537B1 (en) | 1999-12-22 | 2001-03-29 | Highly reflective ohmic contacts to III-nitride flip-chip LEDs |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10213701A1 true DE10213701A1 (de) | 2002-10-10 |
DE10213701B4 DE10213701B4 (de) | 2017-03-02 |
Family
ID=25234037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10213701.3A Expired - Lifetime DE10213701B4 (de) | 2001-03-29 | 2002-03-27 | Hoch reflektierende ohmsche Kontakte für AlGaln-Flip-Chip-LEDs |
Country Status (4)
Country | Link |
---|---|
US (1) | US6573537B1 (de) |
JP (1) | JP4617051B2 (de) |
DE (1) | DE10213701B4 (de) |
TW (1) | TW554549B (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1952443A2 (de) * | 2005-11-18 | 2008-08-06 | Luminus Devices, Inc. | Kontaktstrukturen elektronischer einrichtungen |
DE102007008524A1 (de) * | 2007-02-21 | 2008-08-28 | Osram Opto Semiconductors Gmbh | Strahlung emittierender Chip mit mindestens einem Halbleiterkörper |
WO2010142268A2 (de) | 2009-06-11 | 2010-12-16 | Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh | Mehrschichtelektrode für photovoltaische bauelemente, verfahren zu ihrer herstellung und photovoltaisches bauelement mit einer solchen mehrschichtelektrode |
DE102015120773A1 (de) * | 2015-11-30 | 2017-06-01 | Osram Opto Semiconductors Gmbh | Bauelement und Verfahren zur Herstellung eines Bauelements |
DE102018111889A1 (de) * | 2018-05-17 | 2019-11-21 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements |
WO2020178021A1 (de) * | 2019-03-04 | 2020-09-10 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender halbleiterchip, strahlungsemittierendes halbleiterbauelement und scheinwerfer |
Families Citing this family (204)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002344011A (ja) * | 2001-05-15 | 2002-11-29 | Sony Corp | 表示素子及びこれを用いた表示装置 |
JP4055503B2 (ja) | 2001-07-24 | 2008-03-05 | 日亜化学工業株式会社 | 半導体発光素子 |
JP3993475B2 (ja) * | 2002-06-20 | 2007-10-17 | ローム株式会社 | Ledチップの実装構造、およびこれを備えた画像読み取り装置 |
US7358539B2 (en) * | 2003-04-09 | 2008-04-15 | Lumination Llc | Flip-chip light emitting diode with indium-tin-oxide based reflecting contacts |
US6831302B2 (en) * | 2003-04-15 | 2004-12-14 | Luminus Devices, Inc. | Light emitting devices with improved extraction efficiency |
US7211831B2 (en) * | 2003-04-15 | 2007-05-01 | Luminus Devices, Inc. | Light emitting device with patterned surfaces |
US7521854B2 (en) * | 2003-04-15 | 2009-04-21 | Luminus Devices, Inc. | Patterned light emitting devices and extraction efficiencies related to the same |
US7098589B2 (en) * | 2003-04-15 | 2006-08-29 | Luminus Devices, Inc. | Light emitting devices with high light collimation |
US7074631B2 (en) * | 2003-04-15 | 2006-07-11 | Luminus Devices, Inc. | Light emitting device methods |
US7084434B2 (en) * | 2003-04-15 | 2006-08-01 | Luminus Devices, Inc. | Uniform color phosphor-coated light-emitting diode |
US7166871B2 (en) * | 2003-04-15 | 2007-01-23 | Luminus Devices, Inc. | Light emitting systems |
US7262550B2 (en) * | 2003-04-15 | 2007-08-28 | Luminus Devices, Inc. | Light emitting diode utilizing a physical pattern |
US20040259279A1 (en) | 2003-04-15 | 2004-12-23 | Erchak Alexei A. | Light emitting device methods |
US7274043B2 (en) * | 2003-04-15 | 2007-09-25 | Luminus Devices, Inc. | Light emitting diode systems |
US7105861B2 (en) * | 2003-04-15 | 2006-09-12 | Luminus Devices, Inc. | Electronic device contact structures |
US7667238B2 (en) * | 2003-04-15 | 2010-02-23 | Luminus Devices, Inc. | Light emitting devices for liquid crystal displays |
US7083993B2 (en) * | 2003-04-15 | 2006-08-01 | Luminus Devices, Inc. | Methods of making multi-layer light emitting devices |
EP2270887B1 (de) * | 2003-04-30 | 2020-01-22 | Cree, Inc. | Hochleistungs-lichtemitter-verkapselungen mit kompakter optik |
US7005679B2 (en) * | 2003-05-01 | 2006-02-28 | Cree, Inc. | Multiple component solid state white light |
US6864571B2 (en) * | 2003-07-07 | 2005-03-08 | Gelcore Llc | Electronic devices and methods for making same using nanotube regions to assist in thermal heat-sinking |
JP2007529105A (ja) * | 2003-07-16 | 2007-10-18 | 松下電器産業株式会社 | 半導体発光装置とその製造方法、照明装置および表示装置 |
EP1658643B1 (de) * | 2003-08-29 | 2018-11-14 | OSRAM Opto Semiconductors GmbH | Strahlungemittierendes halbleiterbauelement |
JP2005117020A (ja) * | 2003-09-16 | 2005-04-28 | Stanley Electric Co Ltd | 窒化ガリウム系化合物半導体素子とその製造方法 |
JP2007528588A (ja) * | 2003-09-16 | 2007-10-11 | 松下電器産業株式会社 | Led照明光源およびled照明装置 |
US7341880B2 (en) * | 2003-09-17 | 2008-03-11 | Luminus Devices, Inc. | Light emitting device processes |
US7344903B2 (en) * | 2003-09-17 | 2008-03-18 | Luminus Devices, Inc. | Light emitting device processes |
KR100576849B1 (ko) * | 2003-09-19 | 2006-05-10 | 삼성전기주식회사 | 발광소자 및 그 제조방법 |
TWI228272B (en) | 2003-09-19 | 2005-02-21 | Tinggi Technologies Pte Ltd | Fabrication of semiconductor devices |
WO2005029572A1 (en) * | 2003-09-19 | 2005-03-31 | Tinggi Technologies Private Limited | Fabrication of conductive metal layer on semiconductor devices |
KR101025844B1 (ko) * | 2003-10-01 | 2011-03-30 | 삼성전자주식회사 | SnAgAu 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법 |
US7450311B2 (en) * | 2003-12-12 | 2008-11-11 | Luminus Devices, Inc. | Optical display systems and methods |
KR100576855B1 (ko) * | 2003-12-20 | 2006-05-10 | 삼성전기주식회사 | 고출력 플립 칩 발광다이오드 |
US7960746B2 (en) | 2004-01-06 | 2011-06-14 | Samsung Led Co., Ltd. | Low resistance electrode and compound semiconductor light emitting device including the same |
US7084475B2 (en) * | 2004-02-17 | 2006-08-01 | Velox Semiconductor Corporation | Lateral conduction Schottky diode with plural mesas |
US7179670B2 (en) * | 2004-03-05 | 2007-02-20 | Gelcore, Llc | Flip-chip light emitting diode device without sub-mount |
EP1730790B1 (de) * | 2004-03-15 | 2011-11-09 | Tinggi Technologies Private Limited | Fabrikation von halbleiterbauelementen |
JP2005268275A (ja) * | 2004-03-16 | 2005-09-29 | Sanyo Electric Co Ltd | 窒化物系半導体発光ダイオード素子 |
US7285801B2 (en) * | 2004-04-02 | 2007-10-23 | Lumination, Llc | LED with series-connected monolithically integrated mesas |
CN1998094B (zh) * | 2004-04-07 | 2012-12-26 | 霆激技术有限公司 | 半导体发光二极管上的反射层的制造 |
US7022550B2 (en) * | 2004-04-07 | 2006-04-04 | Gelcore Llc | Methods for forming aluminum-containing p-contacts for group III-nitride light emitting diodes |
JP2005317676A (ja) * | 2004-04-27 | 2005-11-10 | Sony Corp | 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法 |
JP2005347471A (ja) * | 2004-06-02 | 2005-12-15 | Seiko Epson Corp | 光源装置及びプロジェクタ |
US8860051B2 (en) * | 2006-11-15 | 2014-10-14 | The Regents Of The University Of California | Textured phosphor conversion layer light emitting diode |
US7781789B2 (en) * | 2006-11-15 | 2010-08-24 | The Regents Of The University Of California | Transparent mirrorless light emitting diode |
US7417266B1 (en) | 2004-06-10 | 2008-08-26 | Qspeed Semiconductor Inc. | MOSFET having a JFET embedded as a body diode |
US7166483B2 (en) | 2004-06-17 | 2007-01-23 | Tekcore Co., Ltd. | High brightness light-emitting device and manufacturing process of the light-emitting device |
US7161188B2 (en) * | 2004-06-28 | 2007-01-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light emitting element, semiconductor light emitting device, and method for fabricating semiconductor light emitting element |
US7534633B2 (en) * | 2004-07-02 | 2009-05-19 | Cree, Inc. | LED with substrate modifications for enhanced light extraction and method of making same |
TWI266435B (en) * | 2004-07-08 | 2006-11-11 | Sharp Kk | Nitride-based compound semiconductor light emitting device and fabricating method thereof |
US20060006401A1 (en) * | 2004-07-08 | 2006-01-12 | Hsing Chen | Flip chip light emitting diode |
US20090023239A1 (en) * | 2004-07-22 | 2009-01-22 | Luminus Devices, Inc. | Light emitting device processes |
KR100576870B1 (ko) * | 2004-08-11 | 2006-05-10 | 삼성전기주식회사 | 질화물 반도체 발광소자 및 제조방법 |
US20060038188A1 (en) * | 2004-08-20 | 2006-02-23 | Erchak Alexei A | Light emitting diode systems |
KR100896564B1 (ko) * | 2004-08-31 | 2009-05-07 | 삼성전기주식회사 | 반사전극 및 이를 구비하는 화합물 반도체 발광소자 |
JP4371956B2 (ja) * | 2004-09-02 | 2009-11-25 | シャープ株式会社 | 窒化物系化合物半導体発光素子およびその製造方法 |
US7417220B2 (en) * | 2004-09-09 | 2008-08-26 | Toyoda Gosei Co., Ltd. | Solid state device and light-emitting element |
US20060048811A1 (en) * | 2004-09-09 | 2006-03-09 | Krut Dimitri D | Multijunction laser power converter |
JP2006086469A (ja) * | 2004-09-17 | 2006-03-30 | Matsushita Electric Ind Co Ltd | 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法 |
KR100773538B1 (ko) | 2004-10-07 | 2007-11-07 | 삼성전자주식회사 | 반사 전극 및 이를 구비하는 화합물 반도체 발광소자 |
TWI257714B (en) * | 2004-10-20 | 2006-07-01 | Arima Optoelectronics Corp | Light-emitting device using multilayer composite metal plated layer as flip-chip electrode |
US7812441B2 (en) | 2004-10-21 | 2010-10-12 | Siliconix Technology C.V. | Schottky diode with improved surge capability |
US7394158B2 (en) * | 2004-10-21 | 2008-07-01 | Siliconix Technology C.V. | Solderable top metal for SiC device |
US7436039B2 (en) * | 2005-01-06 | 2008-10-14 | Velox Semiconductor Corporation | Gallium nitride semiconductor device |
CN100389503C (zh) * | 2005-01-07 | 2008-05-21 | 北京大学 | 分立晶粒垂直结构的led芯片制备方法 |
KR101138974B1 (ko) | 2005-01-07 | 2012-04-25 | 서울옵토디바이스주식회사 | 발광 소자 및 이의 제조 방법 |
US7821023B2 (en) | 2005-01-10 | 2010-10-26 | Cree, Inc. | Solid state lighting component |
US9793247B2 (en) * | 2005-01-10 | 2017-10-17 | Cree, Inc. | Solid state lighting component |
US9070850B2 (en) | 2007-10-31 | 2015-06-30 | Cree, Inc. | Light emitting diode package and method for fabricating same |
US7170100B2 (en) | 2005-01-21 | 2007-01-30 | Luminus Devices, Inc. | Packaging designs for LEDs |
US7692207B2 (en) * | 2005-01-21 | 2010-04-06 | Luminus Devices, Inc. | Packaging designs for LEDs |
JP4837295B2 (ja) * | 2005-03-02 | 2011-12-14 | 株式会社沖データ | 半導体装置、led装置、ledヘッド、及び画像形成装置 |
US9419092B2 (en) | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
US7834376B2 (en) | 2005-03-04 | 2010-11-16 | Siliconix Technology C. V. | Power semiconductor switch |
US20070045640A1 (en) | 2005-08-23 | 2007-03-01 | Erchak Alexei A | Light emitting devices for liquid crystal displays |
JP4767035B2 (ja) * | 2005-04-12 | 2011-09-07 | シャープ株式会社 | 窒化物系半導体発光素子およびその製造方法 |
JP4699811B2 (ja) * | 2005-06-07 | 2011-06-15 | スタンレー電気株式会社 | 半導体発光装置の製造方法 |
US7736945B2 (en) * | 2005-06-09 | 2010-06-15 | Philips Lumileds Lighting Company, Llc | LED assembly having maximum metal support for laser lift-off of growth substrate |
TWI257722B (en) * | 2005-07-15 | 2006-07-01 | Ind Tech Res Inst | Package structure of light-emitting diode with electrothermal component |
US8674375B2 (en) | 2005-07-21 | 2014-03-18 | Cree, Inc. | Roughened high refractive index layer/LED for high light extraction |
SG130975A1 (en) * | 2005-09-29 | 2007-04-26 | Tinggi Tech Private Ltd | Fabrication of semiconductor devices for light emission |
JP4856463B2 (ja) * | 2005-10-17 | 2012-01-18 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
US20080099777A1 (en) * | 2005-10-19 | 2008-05-01 | Luminus Devices, Inc. | Light-emitting devices and related systems |
SG131803A1 (en) * | 2005-10-19 | 2007-05-28 | Tinggi Tech Private Ltd | Fabrication of transistors |
US8368165B2 (en) | 2005-10-20 | 2013-02-05 | Siliconix Technology C. V. | Silicon carbide Schottky diode |
KR20080074948A (ko) * | 2005-11-04 | 2008-08-13 | 더 리전츠 오브 더 유니버시티 오브 캘리포니아 | 광추출 효율이 높은 발광 다이오드 |
US8026568B2 (en) | 2005-11-15 | 2011-09-27 | Velox Semiconductor Corporation | Second Schottky contact metal layer to improve GaN Schottky diode performance |
WO2007067758A2 (en) * | 2005-12-08 | 2007-06-14 | The Regents Of The University Of California | High efficiency light emitting diode (led) |
SG133432A1 (en) * | 2005-12-20 | 2007-07-30 | Tinggi Tech Private Ltd | Localized annealing during semiconductor device fabrication |
US7614759B2 (en) | 2005-12-22 | 2009-11-10 | Cree Led Lighting Solutions, Inc. | Lighting device |
JP2009530798A (ja) | 2006-01-05 | 2009-08-27 | イルミテックス, インコーポレイテッド | Ledから光を導くための独立した光学デバイス |
JP2007273975A (ja) * | 2006-03-10 | 2007-10-18 | Matsushita Electric Works Ltd | 発光素子 |
US9335006B2 (en) * | 2006-04-18 | 2016-05-10 | Cree, Inc. | Saturated yellow phosphor converted LED and blue converted red LED |
JP2009534866A (ja) | 2006-04-24 | 2009-09-24 | クリー, インコーポレイティッド | 横向き平面実装白色led |
US20070272930A1 (en) * | 2006-05-26 | 2007-11-29 | Huan-Che Tseng | Light-emitting diode package |
KR101113878B1 (ko) | 2006-06-23 | 2012-03-09 | 엘지이노텍 주식회사 | 수직형 발광 소자 및 그 제조방법 |
KR101193453B1 (ko) | 2006-07-31 | 2012-10-24 | 비쉐이-실리코닉스 | 실리콘 카바이드 쇼트키 다이오드를 위한 몰리브덴 장벽 금속 및 제조방법 |
US7915624B2 (en) | 2006-08-06 | 2011-03-29 | Lightwave Photonics, Inc. | III-nitride light-emitting devices with one or more resonance reflectors and reflective engineered growth templates for such devices, and methods |
JP2010500751A (ja) * | 2006-08-06 | 2010-01-07 | ライトウェーブ フォトニクス インク. | 1以上の共振反射器を有するiii族窒化物の発光デバイス、及び反射性を有するよう設計された上記デバイス用成長テンプレート及びその方法 |
SG140473A1 (en) * | 2006-08-16 | 2008-03-28 | Tinggi Tech Private Ltd | Improvements in external light efficiency of light emitting diodes |
SG140512A1 (en) * | 2006-09-04 | 2008-03-28 | Tinggi Tech Private Ltd | Electrical current distribution in light emitting devices |
JP2008091862A (ja) * | 2006-09-08 | 2008-04-17 | Sharp Corp | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 |
US20080061306A1 (en) * | 2006-09-12 | 2008-03-13 | Hong Kong Applied Science and Technology Research Institute Company Limited | Semiconductor light emitting device |
DE102006057747B4 (de) * | 2006-09-27 | 2015-10-15 | Osram Opto Semiconductors Gmbh | Halbleiterkörper und Halbleiterchip mit einem Halbleiterkörper |
US9111950B2 (en) * | 2006-09-28 | 2015-08-18 | Philips Lumileds Lighting Company, Llc | Process for preparing a semiconductor structure for mounting |
WO2008042351A2 (en) | 2006-10-02 | 2008-04-10 | Illumitex, Inc. | Led system and method |
KR100891833B1 (ko) * | 2006-10-18 | 2009-04-07 | 삼성전기주식회사 | 다층 전극 및 이를 구비한 화합물 반도체 발광소자 |
JP2008117824A (ja) * | 2006-11-01 | 2008-05-22 | Sharp Corp | 窒化物系半導体素子の製造方法 |
US10295147B2 (en) * | 2006-11-09 | 2019-05-21 | Cree, Inc. | LED array and method for fabricating same |
US9318327B2 (en) | 2006-11-28 | 2016-04-19 | Cree, Inc. | Semiconductor devices having low threading dislocations and improved light extraction and methods of making the same |
KR20080049947A (ko) * | 2006-12-01 | 2008-06-05 | 엘지전자 주식회사 | 방송 시스템, 인터페이스 방법, 및 데이터 구조 |
WO2008073400A1 (en) | 2006-12-11 | 2008-06-19 | The Regents Of The University Of California | Transparent light emitting diodes |
US7858521B2 (en) * | 2006-12-21 | 2010-12-28 | Palo Alto Research Center Incorporated | Fabrication for electroplating thick metal pads |
US20120326185A1 (en) * | 2006-12-22 | 2012-12-27 | Epistar Corporation | Light emitting device |
EP1959505B1 (de) * | 2007-02-14 | 2015-09-09 | Tridonic Jennersdorf GmbH | LED-Modul mit Linse und Herstellungsverfahren dafür |
US20080197369A1 (en) * | 2007-02-20 | 2008-08-21 | Cree, Inc. | Double flip semiconductor device and method for fabrication |
US8110425B2 (en) * | 2007-03-20 | 2012-02-07 | Luminus Devices, Inc. | Laser liftoff structure and related methods |
US7939853B2 (en) * | 2007-03-20 | 2011-05-10 | Power Integrations, Inc. | Termination and contact structures for a high voltage GaN-based heterojunction transistor |
JP5103979B2 (ja) * | 2007-03-27 | 2012-12-19 | 豊田合成株式会社 | III族窒化物系化合物半導体に対する電極形成方法及びp型III族窒化物系化合物半導体の製造方法 |
JP5251038B2 (ja) * | 2007-08-23 | 2013-07-31 | 豊田合成株式会社 | 発光装置 |
US8368100B2 (en) * | 2007-11-14 | 2013-02-05 | Cree, Inc. | Semiconductor light emitting diodes having reflective structures and methods of fabricating same |
US7985979B2 (en) | 2007-12-19 | 2011-07-26 | Koninklijke Philips Electronics, N.V. | Semiconductor light emitting device with light extraction structures |
WO2009100358A1 (en) | 2008-02-08 | 2009-08-13 | Illumitex, Inc. | System and method for emitter layer shaping |
WO2009108733A2 (en) | 2008-02-25 | 2009-09-03 | Lightwave Photonics, Inc. | Current-injecting/tunneling light-emitting device and method |
KR100999760B1 (ko) * | 2008-09-26 | 2010-12-08 | 엘지이노텍 주식회사 | 발광소자 패키지 및 그 제조방법 |
US9425172B2 (en) * | 2008-10-24 | 2016-08-23 | Cree, Inc. | Light emitter array |
TW201034256A (en) | 2008-12-11 | 2010-09-16 | Illumitex Inc | Systems and methods for packaging light-emitting diode devices |
TWI422075B (zh) * | 2009-03-13 | 2014-01-01 | Advanced Optoelectronic Tech | 覆晶式半導體光電元件之結構及其製造方法 |
CN101840972B (zh) * | 2009-03-19 | 2012-08-29 | 荣创能源科技股份有限公司 | 倒装芯片式半导体光电元件的结构及其制造方法 |
US8598809B2 (en) * | 2009-08-19 | 2013-12-03 | Cree, Inc. | White light color changing solid state lighting and methods |
US8585253B2 (en) | 2009-08-20 | 2013-11-19 | Illumitex, Inc. | System and method for color mixing lens array |
US8449128B2 (en) | 2009-08-20 | 2013-05-28 | Illumitex, Inc. | System and method for a lens and phosphor layer |
US20110042803A1 (en) * | 2009-08-24 | 2011-02-24 | Chen-Fu Chu | Method For Fabricating A Through Interconnect On A Semiconductor Substrate |
US8933644B2 (en) | 2009-09-18 | 2015-01-13 | Soraa, Inc. | LED lamps with improved quality of light |
WO2011035265A1 (en) * | 2009-09-18 | 2011-03-24 | Soraa, Inc. | Power light emitting diode and method with current density operation |
US9293644B2 (en) | 2009-09-18 | 2016-03-22 | Soraa, Inc. | Power light emitting diode and method with uniform current density operation |
US9583678B2 (en) | 2009-09-18 | 2017-02-28 | Soraa, Inc. | High-performance LED fabrication |
WO2011037877A1 (en) | 2009-09-25 | 2011-03-31 | Cree, Inc. | Lighting device with low glare and high light level uniformity |
TWI414088B (zh) * | 2009-12-16 | 2013-11-01 | Epistar Corp | 發光元件及其製造方法 |
US8729581B2 (en) * | 2010-01-13 | 2014-05-20 | Apple Inc. | Light guide for LED source |
US9468070B2 (en) | 2010-02-16 | 2016-10-11 | Cree Inc. | Color control of light emitting devices and applications thereof |
CN102194985B (zh) * | 2010-03-04 | 2013-11-06 | 展晶科技(深圳)有限公司 | 晶圆级封装之方法 |
KR101121151B1 (ko) * | 2010-03-19 | 2012-03-20 | 주식회사 대원이노스트 | Led 모듈 및 그 제조 방법 |
JP2011199221A (ja) * | 2010-03-24 | 2011-10-06 | Hitachi Cable Ltd | 発光ダイオード |
US8329482B2 (en) * | 2010-04-30 | 2012-12-11 | Cree, Inc. | White-emitting LED chips and method for making same |
US9070851B2 (en) | 2010-09-24 | 2015-06-30 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
US8492788B2 (en) * | 2010-10-08 | 2013-07-23 | Guardian Industries Corp. | Insulating glass (IG) or vacuum insulating glass (VIG) unit including light source, and/or methods of making the same |
DE202011111091U1 (de) | 2010-11-18 | 2019-08-07 | Seoul Viosys Co., Ltd. | Lichtemittierender Diodenchip mit Elektrodenfeld |
US9520536B2 (en) | 2010-11-18 | 2016-12-13 | Seoul Viosys Co., Ltd. | Light emitting diode chip having electrode pad |
JP2012134253A (ja) | 2010-12-20 | 2012-07-12 | Toyoda Gosei Co Ltd | 照明用ledモジュール |
US9786811B2 (en) | 2011-02-04 | 2017-10-10 | Cree, Inc. | Tilted emission LED array |
JP5479391B2 (ja) | 2011-03-08 | 2014-04-23 | 株式会社東芝 | 半導体発光素子及びその製造方法 |
US10842016B2 (en) | 2011-07-06 | 2020-11-17 | Cree, Inc. | Compact optically efficient solid state light source with integrated thermal management |
USD700584S1 (en) | 2011-07-06 | 2014-03-04 | Cree, Inc. | LED component |
TWI557941B (zh) * | 2011-08-04 | 2016-11-11 | 晶元光電股份有限公司 | 光電元件及其製造方法 |
KR101888604B1 (ko) * | 2011-10-28 | 2018-08-14 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
US8940620B2 (en) | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
TWI447975B (zh) * | 2012-01-05 | 2014-08-01 | 矽品精密工業股份有限公司 | 發光二極體晶片之結構、發光二極體封裝基板之結構、發光二極體封裝結構及其製法 |
US20140008660A1 (en) * | 2012-03-14 | 2014-01-09 | Lightwave Photonics, Inc. | Materials, structures, and methods for optical and electrical iii-nitride semiconductor devices |
TWI572068B (zh) * | 2012-12-07 | 2017-02-21 | 晶元光電股份有限公司 | 發光元件 |
US10804316B2 (en) | 2012-08-07 | 2020-10-13 | Seoul Viosys Co., Ltd. | Wafer level light-emitting diode array |
US10388690B2 (en) | 2012-08-07 | 2019-08-20 | Seoul Viosys Co., Ltd. | Wafer level light-emitting diode array |
US9318529B2 (en) | 2012-09-07 | 2016-04-19 | Seoul Viosys Co., Ltd. | Wafer level light-emitting diode array |
KR101949505B1 (ko) | 2012-08-28 | 2019-02-18 | 서울바이오시스 주식회사 | 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법 |
KR101893579B1 (ko) | 2012-09-07 | 2018-08-30 | 서울바이오시스 주식회사 | 웨이퍼 레벨의 발광 다이오드 어레이 |
DE202013012471U1 (de) | 2012-08-07 | 2017-02-17 | Seoul Viosys Co., Ltd. | Leuchtdiodenarray auf Wafer-Ebene |
KR101892213B1 (ko) | 2012-08-07 | 2018-08-28 | 서울바이오시스 주식회사 | 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법 |
CN103682004B (zh) * | 2012-09-07 | 2017-06-06 | 晶能光电(江西)有限公司 | 一种改善出光率的发光二极管倒装芯片及其制备方法 |
DE202013012470U1 (de) | 2012-09-07 | 2017-01-12 | Seoul Viosys Co., Ltd. | Leuchtdiodenarray auf WAFER-Ebene |
DE102012218457A1 (de) | 2012-10-10 | 2014-04-10 | Osram Opto Semiconductors Gmbh | Optoelektronisches bauelement und verfahren zu seiner herstellung |
US9761763B2 (en) | 2012-12-21 | 2017-09-12 | Soraa, Inc. | Dense-luminescent-materials-coated violet LEDs |
US9093446B2 (en) | 2013-01-21 | 2015-07-28 | International Business Machines Corporation | Chip stack with electrically insulating walls |
US20140209961A1 (en) * | 2013-01-30 | 2014-07-31 | Luxo-Led Co., Limited | Alternating current light emitting diode flip-chip |
US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
CN104241262B (zh) | 2013-06-14 | 2020-11-06 | 惠州科锐半导体照明有限公司 | 发光装置以及显示装置 |
JP2015012005A (ja) * | 2013-06-26 | 2015-01-19 | ソニー株式会社 | 半導体装置 |
US9410664B2 (en) | 2013-08-29 | 2016-08-09 | Soraa, Inc. | Circadian friendly LED light source |
KR102122358B1 (ko) | 2014-01-20 | 2020-06-15 | 삼성전자주식회사 | 반도체 발광 소자 |
EP3103144A1 (de) * | 2014-02-05 | 2016-12-14 | Soraa, Inc. | Hochleistungsfähige led-herstellung |
WO2015172733A1 (en) | 2014-05-15 | 2015-11-19 | The Hong Kong University Of Science And Technology | Gallium nitride flip-chip light emitting diode |
KR20160010176A (ko) * | 2014-07-18 | 2016-01-27 | 서울바이오시스 주식회사 | 열 방출 효율이 향상된 발광 장치 및 그 제조 방법 |
US9728698B2 (en) | 2014-06-03 | 2017-08-08 | Seoul Viosys Co., Ltd. | Light emitting device package having improved heat dissipation efficiency |
US9577171B2 (en) | 2014-06-03 | 2017-02-21 | Seoul Viosys Co., Ltd. | Light emitting device package having improved heat dissipation efficiency |
TWI625868B (zh) | 2014-07-03 | 2018-06-01 | 晶元光電股份有限公司 | 光電元件及其製造方法 |
TWD169527S (zh) * | 2014-08-20 | 2015-08-01 | 晶元光電股份有限公司 | 發光二極體元件之部分 |
CN105470373B (zh) * | 2014-09-03 | 2017-12-26 | 展晶科技(深圳)有限公司 | 覆晶式发光二极管封装结构 |
US10468553B1 (en) | 2014-12-18 | 2019-11-05 | Soraa, Inc. | Contact for semiconductor device |
JP6156402B2 (ja) * | 2015-02-13 | 2017-07-05 | 日亜化学工業株式会社 | 発光装置 |
WO2016182248A1 (ko) | 2015-05-13 | 2016-11-17 | 서울바이오시스 주식회사 | 발광 소자 |
KR20160143430A (ko) | 2015-06-05 | 2016-12-14 | 서울바이오시스 주식회사 | 발광 다이오드 |
US10263144B2 (en) | 2015-10-16 | 2019-04-16 | Robbie J. Jorgenson | System and method for light-emitting devices on lattice-matched metal substrates |
KR20180111786A (ko) | 2015-12-02 | 2018-10-11 | 루미리즈 홀딩 비.브이. | 최적화된 열저항, 땜납 신뢰성, 및 smt 처리 수율들을 위한 led 금속 패드 구성 |
CN205944139U (zh) | 2016-03-30 | 2017-02-08 | 首尔伟傲世有限公司 | 紫外线发光二极管封装件以及包含此的发光二极管模块 |
CA3025350C (en) | 2016-05-26 | 2021-11-16 | Robbie Jorgenson | Group iiia nitride growth system and method |
KR101798134B1 (ko) | 2016-10-14 | 2017-11-16 | 서울바이오시스 주식회사 | 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법 |
KR102302592B1 (ko) | 2017-07-18 | 2021-09-15 | 삼성전자주식회사 | 반도체 발광 소자 |
KR20190019745A (ko) | 2017-08-18 | 2019-02-27 | 주식회사 루멘스 | 발광소자 및 그 제조방법 |
JP6942589B2 (ja) | 2017-09-27 | 2021-09-29 | 旭化成株式会社 | 半導体発光装置および紫外線発光モジュール |
WO2019066977A1 (en) | 2017-09-29 | 2019-04-04 | Intel Corporation | FIRST-LEVEL THIN-LEVEL INTERCONNECTIONS DEFINED BY AUTOCATALYTIC METAL FOR LITHOGRAPHIC INTERCONNECTION HOLES |
JP7166818B2 (ja) * | 2018-07-13 | 2022-11-08 | スタンレー電気株式会社 | 光半導体素子 |
JP7118227B2 (ja) * | 2019-12-18 | 2022-08-15 | 晶元光電股▲ふん▼有限公司 | 光電部品 |
US11592166B2 (en) | 2020-05-12 | 2023-02-28 | Feit Electric Company, Inc. | Light emitting device having improved illumination and manufacturing flexibility |
US11876042B2 (en) | 2020-08-03 | 2024-01-16 | Feit Electric Company, Inc. | Omnidirectional flexible light emitting device |
EP4328985A1 (de) | 2022-08-24 | 2024-02-28 | Albert-Ludwigs-Universität Freiburg | Mikro-led, neurales implantat und verfahren zur herstellung einer mikro-led |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5310840B2 (de) | 1972-05-04 | 1978-04-17 | ||
FR2415332A1 (fr) | 1978-01-20 | 1979-08-17 | Thomson Csf | Dispositif d'alimentation de source lumineuse a semi-conducteur |
JPS5517180A (en) | 1978-07-24 | 1980-02-06 | Handotai Kenkyu Shinkokai | Light emitting diode display |
US4423478A (en) | 1981-07-20 | 1983-12-27 | Xerox Corporation | Phase controlled regulated power supply |
US4983884A (en) | 1989-08-29 | 1991-01-08 | Amp Incorporated | Constant intensity light source for fiber optic testing |
JPH0790616B2 (ja) | 1990-09-10 | 1995-10-04 | 澁谷工業株式会社 | カートン成形装置 |
US5226053A (en) | 1991-12-27 | 1993-07-06 | At&T Bell Laboratories | Light emitting diode |
JP2778349B2 (ja) | 1992-04-10 | 1998-07-23 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体の電極 |
EP1313153A3 (de) | 1992-07-23 | 2005-05-04 | Toyoda Gosei Co., Ltd. | Lichtemittierende Vorrichtung aus einer Verbindung der Galliumnitridgruppe |
JP3373561B2 (ja) | 1992-09-30 | 2003-02-04 | 株式会社東芝 | 発光ダイオード |
US5362977A (en) | 1992-12-28 | 1994-11-08 | At&T Bell Laboratories | Single mirror light-emitting diodes with enhanced intensity |
EP0622858B2 (de) | 1993-04-28 | 2004-09-29 | Nichia Corporation | Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung und Verfahren zu ihrer Herstellung |
US5461425A (en) | 1994-02-15 | 1995-10-24 | Stanford University | CMOS image sensor with pixel level A/D conversion |
JPH07235624A (ja) | 1994-02-23 | 1995-09-05 | Toyoda Gosei Co Ltd | Ledランプ |
JP3717196B2 (ja) * | 1994-07-19 | 2005-11-16 | 豊田合成株式会社 | 発光素子 |
US5557115A (en) | 1994-08-11 | 1996-09-17 | Rohm Co. Ltd. | Light emitting semiconductor device with sub-mount |
US5811839A (en) | 1994-09-01 | 1998-09-22 | Mitsubishi Chemical Corporation | Semiconductor light-emitting devices |
US5523589A (en) | 1994-09-20 | 1996-06-04 | Cree Research, Inc. | Vertical geometry light emitting diode with group III nitride active layer and extended lifetime |
TW319916B (de) | 1995-06-05 | 1997-11-11 | Hewlett Packard Co | |
CN100350641C (zh) | 1995-11-06 | 2007-11-21 | 日亚化学工业株式会社 | 氮化物半导体器件 |
JP3635757B2 (ja) | 1995-12-28 | 2005-04-06 | 昭和電工株式会社 | AlGaInP発光ダイオード |
US6121127A (en) | 1996-06-14 | 2000-09-19 | Toyoda Gosei Co., Ltd. | Methods and devices related to electrodes for p-type group III nitride compound semiconductors |
JP3643665B2 (ja) | 1996-12-20 | 2005-04-27 | シャープ株式会社 | 半導体発光素子 |
CN1300859C (zh) | 1997-01-31 | 2007-02-14 | 松下电器产业株式会社 | 发光元件 |
US6016038A (en) | 1997-08-26 | 2000-01-18 | Color Kinetics, Inc. | Multicolored LED lighting method and apparatus |
US5886401A (en) | 1997-09-02 | 1999-03-23 | General Electric Company | Structure and fabrication method for interconnecting light emitting diodes with metallization extending through vias in a polymer film overlying the light emitting diodes |
JP3130292B2 (ja) | 1997-10-14 | 2001-01-31 | 松下電子工業株式会社 | 半導体発光装置及びその製造方法 |
JP3631359B2 (ja) | 1997-11-14 | 2005-03-23 | 日亜化学工業株式会社 | 窒化物半導体発光素子 |
EP1928034A3 (de) | 1997-12-15 | 2008-06-18 | Philips Lumileds Lighting Company LLC | Lichtemittierende Vorrichtung |
US5998232A (en) | 1998-01-16 | 1999-12-07 | Implant Sciences Corporation | Planar technology for producing light-emitting devices |
US6091085A (en) | 1998-02-19 | 2000-07-18 | Agilent Technologies, Inc. | GaN LEDs with improved output coupling efficiency |
DE19921987B4 (de) | 1998-05-13 | 2007-05-16 | Toyoda Gosei Kk | Licht-Abstrahlende Halbleitervorrichtung mit Gruppe-III-Element-Nitrid-Verbindungen |
US5914501A (en) | 1998-08-27 | 1999-06-22 | Hewlett-Packard Company | Light emitting diode assembly having integrated electrostatic discharge protection |
US6169294B1 (en) | 1998-09-08 | 2001-01-02 | Epistar Co. | Inverted light emitting diode |
US6307218B1 (en) | 1998-11-20 | 2001-10-23 | Lumileds Lighting, U.S., Llc | Electrode structures for light emitting devices |
JP2000208822A (ja) | 1999-01-11 | 2000-07-28 | Matsushita Electronics Industry Corp | 半導体発光装置 |
JP4296644B2 (ja) | 1999-01-29 | 2009-07-15 | 豊田合成株式会社 | 発光ダイオード |
US6133589A (en) | 1999-06-08 | 2000-10-17 | Lumileds Lighting, U.S., Llc | AlGaInN-based LED having thick epitaxial layer for improved light extraction |
US6514782B1 (en) * | 1999-12-22 | 2003-02-04 | Lumileds Lighting, U.S., Llc | Method of making a III-nitride light-emitting device with increased light generating capability |
-
2001
- 2001-03-29 US US09/821,684 patent/US6573537B1/en not_active Expired - Lifetime
-
2002
- 2002-03-26 TW TW091105906A patent/TW554549B/zh not_active IP Right Cessation
- 2002-03-27 DE DE10213701.3A patent/DE10213701B4/de not_active Expired - Lifetime
- 2002-03-29 JP JP2002095381A patent/JP4617051B2/ja not_active Expired - Lifetime
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1952443A2 (de) * | 2005-11-18 | 2008-08-06 | Luminus Devices, Inc. | Kontaktstrukturen elektronischer einrichtungen |
EP1952443A4 (de) * | 2005-11-18 | 2011-01-19 | Luminus Devices Inc | Kontaktstrukturen elektronischer einrichtungen |
DE102007008524A1 (de) * | 2007-02-21 | 2008-08-28 | Osram Opto Semiconductors Gmbh | Strahlung emittierender Chip mit mindestens einem Halbleiterkörper |
US8067783B2 (en) | 2007-02-21 | 2011-11-29 | Osram Opto Semiconductors Gmbh | Radiation-emitting chip comprising at least one semiconductor body |
WO2010142268A2 (de) | 2009-06-11 | 2010-12-16 | Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh | Mehrschichtelektrode für photovoltaische bauelemente, verfahren zu ihrer herstellung und photovoltaisches bauelement mit einer solchen mehrschichtelektrode |
DE102009024953A1 (de) | 2009-06-11 | 2011-02-10 | Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh | Mehrschichtelektrode für photovoltaische Bauelemente, Verfahren zu ihrer Herstellung und photovoltaisches Bauelement mit einer solchen Mehrschichtelektrode |
DE102015120773A1 (de) * | 2015-11-30 | 2017-06-01 | Osram Opto Semiconductors Gmbh | Bauelement und Verfahren zur Herstellung eines Bauelements |
DE102018111889A1 (de) * | 2018-05-17 | 2019-11-21 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements |
US11127880B2 (en) | 2018-05-17 | 2021-09-21 | Osram Oled Gmbh | Optoelectronic semiconductor device and method for producing an optoelectronic semiconductor device |
WO2020178021A1 (de) * | 2019-03-04 | 2020-09-10 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender halbleiterchip, strahlungsemittierendes halbleiterbauelement und scheinwerfer |
US11935994B2 (en) | 2019-03-04 | 2024-03-19 | Osram Opto Semiconductors Gmbh | Radiation emitting semiconductor chip, radiation emitting semiconductor device and head lamp |
Also Published As
Publication number | Publication date |
---|---|
JP2002335014A (ja) | 2002-11-22 |
JP4617051B2 (ja) | 2011-01-19 |
DE10213701B4 (de) | 2017-03-02 |
TW554549B (en) | 2003-09-21 |
US6573537B1 (en) | 2003-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10213701B4 (de) | Hoch reflektierende ohmsche Kontakte für AlGaln-Flip-Chip-LEDs | |
DE10221504B4 (de) | Mehrchip-LED-Halbleiteranordnung und Verfahren zu deren Herstellung | |
JP5702711B2 (ja) | 増加発光能力を持つiii族窒化物ledの製造方法 | |
DE102005013264B4 (de) | Herstellverfahren für eine Festkörperelementvorrichtung | |
DE10325951B4 (de) | Licht emittierende Diode mit zugehörigem Kontaktschema | |
DE10324645A1 (de) | Selektive Plazierung von Quantum-Wells in Flipchip-Leuchtdioden zur verbesserten Lichtextraktion | |
US6521914B2 (en) | III-Nitride Light-emitting device with increased light generating capability | |
DE102009018603B4 (de) | Leuchtvorrichtung und Herstellungsverfahren derselben | |
DE112016004262T5 (de) | Selbstausrichtender freischwebender Spiegel für Durchkontaktierungen | |
DE112014002241T5 (de) | Lumineszenzdiodenmodul mit durch Lötpaste verbundener Lumineszenzdiode und Lumineszenzdiode | |
DE112011103482T5 (de) | Hochspannungs-LEDs ohne Drahtverbindung | |
DE112015005124T5 (de) | Lichtemittierende Diode | |
DE10153321B4 (de) | Leuchtdiode mit Bragg-Reflektor und Verfahren zur Herstellung derselben | |
WO2013152909A2 (de) | Laserdiodenvorrichtung | |
DE102004050891B4 (de) | Lichtmittierende III-Nitrid-Halbleitervorrichtung | |
DE10205558B4 (de) | Lichtemittierendes Halbleiter-Bauelement mit Migrationsbarriere für Material der Elektroden und Verfahren zu dessen Herstellung | |
WO2018077954A1 (de) | Verfahren zur herstellung eines halbleiterlasers und halbleiterlaser | |
DE10244447B4 (de) | Strahlungsemittierendes Halbleiterbauelement mit vertikaler Emissionsrichtung und Herstellungsverfahren dafür | |
DE102023100486A1 (de) | Leuchtdioden-Modul | |
DE102022105850A1 (de) | Lichtemittierendes Halbleitervorrichtungs-Package | |
WO2020025457A1 (de) | Optoelektronischer halbleiterchip und optoelektronisches halbleiterbauteil | |
WO2014111384A1 (de) | Optoelektronischer halbleiterchip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0033000000 Ipc: H01L0033400000 |
|
R082 | Change of representative | ||
R020 | Patent grant now final | ||
R081 | Change of applicant/patentee |
Owner name: LUMILEDS HOLDING B.V., NL Free format text: FORMER OWNER: LUMILEDS LIGHTING, U.S., LLC, SAN JOSE, CALIF., US |
|
R071 | Expiry of right |