DE10216267B4 - Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur - Google Patents
Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur Download PDFInfo
- Publication number
- DE10216267B4 DE10216267B4 DE10216267A DE10216267A DE10216267B4 DE 10216267 B4 DE10216267 B4 DE 10216267B4 DE 10216267 A DE10216267 A DE 10216267A DE 10216267 A DE10216267 A DE 10216267A DE 10216267 B4 DE10216267 B4 DE 10216267B4
- Authority
- DE
- Germany
- Prior art keywords
- chip
- base
- contact elements
- layer
- micromechanical structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Verfahren
zum Herstellen eines Gehäuses
für einen
Chip (5) mit einer mikromechanischen Struktur (6), mit folgenden
Schritten:
– Bereitstellen einer Basis (1) mit ersten Kontaktelementen (2, 3) auf einer Hauptfläche der Basis;
– Aufbringen einer ersten photolithographisch strukturierbaren Schicht (4) auf zumindest einen Teilbereich der Hauptfläche der Basis (1);
– photolithographisches Strukturieren der ersten Schicht (4) zum Freilegen der ersten Kontaktelemente (2, 3);
– Bereitstellen eines Chips (5) mit einer mikromechanischen Struktur (6), die an einer Hauptfläche des Chips (5) zwischen zweiten Kontaktelementen (7, 8) angeordnet ist;
– Aufbringen einer zweiten photolithographisch strukturierbaren Schicht (9) auf zumindest einen Teilbereich der Hauptfläche des Chips (5);
– photolithographisches Strukturieren der zweiten photolithographisch strukturierbaren Schicht (9) zur Erzeugung einer von einer Wand (10) umgebenen Ausnehmung (11) in der zweiten photolithographisch strukturierbaren Schicht (9) im Bereich der mikromechanischen Struktur (6) und zum Freilegen der zweiten Kontaktelemente (7,...
– Bereitstellen einer Basis (1) mit ersten Kontaktelementen (2, 3) auf einer Hauptfläche der Basis;
– Aufbringen einer ersten photolithographisch strukturierbaren Schicht (4) auf zumindest einen Teilbereich der Hauptfläche der Basis (1);
– photolithographisches Strukturieren der ersten Schicht (4) zum Freilegen der ersten Kontaktelemente (2, 3);
– Bereitstellen eines Chips (5) mit einer mikromechanischen Struktur (6), die an einer Hauptfläche des Chips (5) zwischen zweiten Kontaktelementen (7, 8) angeordnet ist;
– Aufbringen einer zweiten photolithographisch strukturierbaren Schicht (9) auf zumindest einen Teilbereich der Hauptfläche des Chips (5);
– photolithographisches Strukturieren der zweiten photolithographisch strukturierbaren Schicht (9) zur Erzeugung einer von einer Wand (10) umgebenen Ausnehmung (11) in der zweiten photolithographisch strukturierbaren Schicht (9) im Bereich der mikromechanischen Struktur (6) und zum Freilegen der zweiten Kontaktelemente (7,...
Description
- Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur.
- Chips mit mikromechanischen Strukturen bzw. sogenannte mikromechanische Schaltungen haben einen zunehmend größeren Marktanteil bei Hochfrequenz-Schaltern und Hochfrequenz-Filtern. Einer der Hauptmärkte für derartige Chips mit mikromechanischen Strukturen ist der Mobilfunkmarkt. Ein Chip mit einer mikromechanischen Struktur, der auch als mikromechanische Schaltung bezeichnet wird, ist eine Halbleitervorrichtung, an deren Oberfläche eine mikromechanische Struktur ausgebildet ist. Für derartige Schaltungen werden eigene Gehäusungstechniken benötigt, wobei das Gehäuse einen Hohlraum um die mikromechanische Struktur herum festlegen muß.
- Eine im Stand der Technik übliche Vorgehensweise für die Gehäusung eines Chips mit einer mikromechanischen Struktur besteht darin, aus Keramik bestehende Gehäusungselemente mit einem Hohlraum einzusetzen. Diese Keramikgehäusestrukturen sind für die sich heute ergebenden Technikanforderungen sowohl zu teuer als auch zu groß. Typische Dimensionen derartiger Keramikgehäuse für einen Chip mit einer mikromechanischen Struktur liegen bei etwa 3 mm × 3 mm × 1,3 mm. Diese Abmessungen können mit den üblichen Keramikgehäusetechnologien nicht weiter reduziert werden.
- Aus der
EP 0 794 616 A2 ist bereits ein Verfahren zum Herstellen eines elektronischen Bauteils bekannt, bei dem zunächst ein Chip an einem Schaltungssubstrat befestigt wird, wobei ein Hohlraum auf einer Hauptoberfläche des Chips erzeugt wird, um einen abgedichteten Hohlraum für ein funktionelles Teil des Chips zu schaffen. Bei dem Verfahren zum Herstellen des Hohlraums wird zunächst eine aus einem Kunstharzfilm bestehende Tragschicht strukturiert, woraufhin eine Abdeckschicht auf der Tragschicht aufgebracht wird. - Aus der
US 5 561 085 ist bereits ein Verfahren zum Herstellen eines elektronischen Schaltungsmoduls bekannt, bei dem zunächst ein elektronischer Chip auf einem Substrat aufgebracht wird, wobei der Chip eine Sensorstruktur und Kontaktelemente hat. Sodann wird eine Schutzkappe hergestellt und mit dem Chip verbunden, um die Sensorstruktur zu umhüllen. - Aus der JP 2001-244785 A ist ein Verfahren zum Einbringen eines Chips in eine Gehäusestruktur bekannt, bei dem zunächst der Chip auf ein Substrat mit Kontaktelementen aufgebracht wird, woraufhin das Substrat mit einer Wandstruktur und einem Deckel zu einem Gehäuse ergänzt wird. Aus der JP 06-005608 A ist bereits ein Oberflächenwellenelement bekannt, das mit Kontaktelementen auf gegenüberliegenden Kontaktelementen, die an einem Substrat angebracht sind, befestigt wird.
- Aus der US 2001/0001293 A1 ist bereits ein Verfahren zum Herstellen eines mit einem Gehäuse versehenen Chips bekannt, bei dem zunächst eine Elektrodenstruktur auf einer Hauptoberfläche des Chips gebildet wird, so dann eine elektrisch isolierende Schicht gebildet und strukturiert wird, woraufhin der so vorbereitete Chip mit seiner Oberseite nach unten gerichtet auf externe Elektroden eines Substrats aufgebracht wird, woraufhin die sich so ergebende Gesamtstruktur mit einer Harzumhüllung, die als Gehäuse dient, abgeschlossen wird.
- Ausgehend von diesem Stand der Technik liegt der vorliegenden Erfindung daher die Aufgabe zugrunde, ein Verfahren zum Her stellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur zu schaffen, das nicht länger den kostenmäßigen und größenmäßigen Beschränkungen bekannter Gehäusungstechniken unterworfen ist.
- Diese Aufgabe wird durch ein Verfahren gemäß Patentanspruch 1 oder 2 gelöst.
- Gemäß einem ersten Aspekt des erfindungsgemäßen Verfahrens wird auf eine Basis mit ersten Kontaktelementen auf einer ersten Hauptfläche eine erste photolithographisch strukturierbare Schicht innerhalb eines Teilbereichs der Hauptfläche der Basis aufgebracht und photolithographisch strukturiert, um die ersten Kontaktelemente freizulegen. Eine zweite photolithographisch strukturierbare Schicht wird auf die Hauptfläche eines Chips mit einer mikromechanischen Struktur aufgebracht, die an der Hauptfläche zwischen zweiten Kontaktelementen angeordnet ist. Durch geeignete photolithographische Strukturierung wird eine von einer Wand umgebene Ausnehmung in der zweiten Schicht gebildet, wobei die zweiten Kontaktelemente freigelegt werden. Sodann werden die Basis und der Chip derart zusammengefügt, daß die Hauptfläche des Chips und die Hauptfläche der Basis einander zugewandt sind und daß jeweils erste und zweite Kontaktelemente miteinander verbunden werden. Abschließend wird die Basis entfernt, um die ersten Kontaktelemente an der freigelegten Hauptfläche der ersten photolithographischen Schicht freizulegen.
- Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur geschaffen, das zunächst von einer Basis mit ersten Kontaktelementen und einem Plattenelement auf einer Hauptfläche der Basis ausgeht. Ein Chip mit einer mikromechanischen Struktur, die an einer Hauptfläche des Chips zwischen zweiten Kontaktelementen angeordnet ist, wird mit einer photolithographischen strukturierbaren Schicht auf zumindest einem Teilbereich der Hauptfläche des Chips versehen. Sodann erfolgt ein photolithographisches Strukturieren dieser Schicht zur Erzeugung einer von einer Wand umgebenen Ausnehmung in der Schicht im Bereich der mikromechanischen Struktur und zum Freilegen der zweiten Kontaktelemente. Anschließen werden die Basis und der Chip derart zusammengefügt, daß die Hauptfläche des Chips und die Hauptfläche der Basis einander zugewandt sind, das Plattenelement gegen die Wand anliegt und die Ausnehmung überdeckt und jeweils erste und zweite Kontaktelemente miteinander verbunden werden. Abschließend wird die Basis zum Freilegen der ersten Kontaktelemente entfernt. Bei dieser Variante des erfindungsgemäßen Verfahrens kann das vorzugsweise durch eine großflächige Metallinsel auf der Basis gebildete Plattenelement den späteren "Deckel" der Ausnehmung in der photolithographisch strukturierten Schicht bilden, so daß bei dieser Variante des erfindungsgemäßen Verfahrens die photolithographisch strukturierbare Schicht auf der Basis entfallen kann, wenngleich es ebenfalls denkbar ist, das Plattenelement mit einer photolithographisch strukturierbaren Schicht zu überdecken, indem nach dem Bereitstellen der Basis mit den ersten Kontaktelementen und dem Plattenelement auf diese eine photolithographisch strukturierbare Schicht aufgebracht wird, welche sodann strukturiert wird, um die Kontaktelemente der Basis freizulegen.
- Bevorzugte Ausführungsbeispiele des erfindungsgemäßen Verfahrens werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
-
1a bis1c eine Basis eines Gehäuses bei drei Verfahrensschritten zum Herstellen des Gehäuses; -
2a bis2d einen Chip bei vier Verfahrensschritten zur Herstellung des Gehäuses; -
3a bis3c die zu einem Gehäuse mit dem Chip zusammengefügte Basis bei drei weiteren Verfahrensschritten zum Herstellen des Gehäuses; -
4a bis4c Darstellungen der Basis bzw. des Gehäuses bei abgewandelten Ausführungsformen des Verfahrens. - Wie in
1a gezeigt ist, wird zunächst eine aus Kupfer bestehende Basis1 bereitgestellt, auf der Metallinseln2 ,3 ausgebildet sind. Bevorzugt sind die Metallinseln als nickelplattierte Inseln auf der Kupfer-Basis1 ausgeführt, welche mit einer Goldplattierung überzogen sind. Die Art der Anordnung dieser Inseln2 ,3 und die Größe dieser Inseln2 ,3 sind so gewählt, daß sie noch zu diskutierenden Kontakthügeln (bumps) an der Unterseite eines Chips entsprechen. Wie in1b gezeigt ist, wird in einem ersten Verfahrensschritt eine erste photoempfindliche Epoxidschicht4 auf diejenige Hauptfläche der Basis1 aufgebracht, an der die Metallinseln2 ,3 angeordnet sind. - Wie in
1c gezeigt ist, wird im nächsten Verfahrensschritt ein photolithographisches Strukturieren der ersten photoempfindlichen Epoxidschicht4 vorgenommen, um die Metallinseln2 ,3 zumindest an ihrer Oberseite freizulegen. Bei dieser Photolithographie müssen zumindest diejenigen Bereiche der photoempfindlichen ersten Epoxidschicht4 belichtet werden, so daß sie nach der Entwicklung stehenbleiben, welche dem "aktiven" Bereich um die mikromechanische Struktur des Chips herum nach Zusammenbau des Gehäuses gegenüberliegen. - Die nunmehr unter Bezugnahme auf die
2a bis2d zu erläuternden Verfahrensschritte werden an dem Chip5 ausgeführt. Unter dem Begriff "Chip" im Sinne der vorliegenden Anmeldung sei jede Halbleitervorrichtung verstanden, an der eine mikromechanische Struktur ausgebildet ist. - Wie in
2a gezeigt ist, hat der Chip5 an seiner Unterseite eine mikromechanische Struktur6 , die elektrisch an ebenfalls an der Unterseite des Chips5 angeordnete Kontakthügel7 ,8 angeschlossen ist. Soweit der bereitgestellte Chip mit der mikromechanischen Struktur diese Kontakthügel7 ,8 noch nicht aufweist, bedarf es der Durchführung eines Metallisierungsverfahrensschrittes zur Erzeugung der unterseitigen Kontakthügel7 ,8 ("Underbump-Metallisierung"). - Bei dem in
2b gezeigten Verfahrensschritt wird eine Beschichtung auf die Oberfläche des Chips5d (bzw. Halbleiterwafers5 ) durch Schleuderbeschichtung mit einer photoempfindlichen Epoxidschicht vorgenommen. Diese Schleuderbeschichtung kann zum Aufbau einer gewünschten Schichtdicke, die die Stärke des später zu realisierenden Hohlraumes festlegt, mehrfach wiederholt werden, bis sich eine zweite photoempfindliche Epoxidschicht9 von der gewünschten Stärke aufgebaut hat. - Wie in
2c verdeutlicht ist, erfolgt nunmehr ein photolithographisches Strukturieren der zweiten Epoxidschicht9 zur Erzeugung einer von einer Wand10 umgebenen Ausnehmung11 so wie zum Freilegen der Kontakthügel7 ,8 . Die Wand10 schließt den "aktiven Bereich" um die mikromechanische Stuktur6 herum ein. Bei einem in2d verdeutlichten Verfahrensschritt werden Lotmittelkugeln12 ,13 auf die Kontakthügel (bumps)7 ,8 aufgebracht. - Wie in
3a gezeigt ist, werden sodann die Basis1 und der Chip5 in der Weise zusammengefügt, daß deren erwähnte Hauptflächen einander zugewandt sind und daß jeweils die aneinander gegenüberliegenden Metallinseln2 ,3 und Kontakthügel7 ,8 über die Lotmittelkugeln12 ,13 durch Löten oder einen Thermokompressionsprozeß miteinander verbunden werden. - Bei der hier diskutierten ersten Ausführungsform des erfindungsgemäßen Verfahrens bildet die Wand
10 zusammen mit der ersten Epoxidschicht4 die Ausnehmung11 in Form eines geschlossenen Hohlraums, der die mikromechanische Struktur6 umgibt. Bei dem in3b gezeigten folgenden Verfahrensschritt wird die soweit erzeugte Struktur mit einer Deckschicht14 abgeschlossen. Dieser Verfahrensschritt findet vorzugsweise bei einem erhöhten Temperaturniveau statt, bei dem ein die Deckschicht14 bildendes Kunststoffmaterial verflüssigt ist. Bei dem abschließenden Absenken des Temperaturniveaus kommt es zu einer Kontraktion der Kontaktstrukturen, wodurch die Wand10 fest an die gegenüberliegende zweite Epoxidschicht9 angepresst wird. - Bei dem in
3c gezeigten abschließenden Verfahrensschritt wird die Basis1 durch einen Kupfer-Ätzprozeß entfernt, wodurch die Metallinseln2 ,3 an der freigelegten Hauptfläche der ersten Schicht4 für eine spätere Kontaktierung zugänglich werden. - Wie in den
3a bis3c verdeutlicht ist, ist es bevorzugt, daß die Metallinseln2 ,3 eine Außenkontur mit Vorsprüngen und Rücksprüngen haben, durch die eine verbesserte Verankerung der ersten Epoxidschicht4 gegenüber den Metallinseln2 ,3 erreicht wird, um ein Abrutschen der ersten Epoxidschicht4 von den Metallinseln2 ,3 bei der Temperaturabsenkung nach dem Abschluß des in3b gezeigten Verfahrensschrittes zu verhindern. - Nach Durchführung des unter Bezugnahme auf
3c beschriebenen Kupferätzschrittes wird vorzugsweise ein Goldplattieren der freigelegten Kontaktbereiche der Metallinseln2 ,3 an der nun freiliegenden Hauptfläche der ersten Epoxidschicht4 vorgenommen. - Bei dem vorstehend unter Bezugnahme auf die
1 bis3 beschriebenen Verfahren bildet die erste Epoxidschicht4 den "Deckel" der Ausnehmung11 . - Bei dem nunmehr unter Bezugnahme auf die
4a und4b zu beschreibenden Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird die Ausnehmung11 nicht durch die erste Epoxidschicht4 abgedeckt, sondern durch ein vorzugsweise aus Metall bestehendes Plattenelement. Diejenigen Teile des erfindungsgemäßen Verfahrens, die gegenüber dem vorgehend beschriebenen Verfahren unverändert bleiben, sind mit dem gleichen Bezugszeichen bezeichnet, so daß eine erneute Beschreibung dieser Teile entfallen kann. - Wie in
4a gezeigt ist, beginnt diese Variante des erfindungsgemäßen Verfahrens mit dem Bereitstellen einer Basis1 , die neben der als Kontakt dienenden Metallinsel3 ein durch eine großflächige Metallinsel gebildetes Plattenelement15 umfaßt, dessen Abmessungen und Lage so gewählt sind, daß das Plattenelement15 die die mikromechanische Struktur6 umfassenden aktiven Bereiche des Chips5 und somit die Ausnehmung11 innerhalb der Wand10 überdeckt. Gleichzeitig kann das Plattenelement15 zur elektrischen Kontaktierung verwendet werden, wie im einzelnen unter Bezugnahme auf4b noch weiter verdeutlicht wird. - In
4b ist der zusammengebaute Zustand des nach den Verfahrensschritten gemäß den2a bis2d vorprozessierten Chips5 mit der Basis1 gezeigt. Wie hier verdeutlicht wird, werden die vorverarbeiteten Komponenten, nämlich der Chip5 und die Basis1 derart zusammengefügt, daß die Hauptfläche des Chips5 , an der die mikromechanische Struktur6 und die Kontakthügel7 ,8 angeordnet sind, der Hauptfläche der Basis1 gegenüberliegen, welche die Metallinsel3 und das Plattenelement15 umfaßt, so daß die Metallinsel3 mit dem Kontakthügel8 über die Lotmittelverbindung12 und der Kontakthügel7 mit dem Plattenelement15 verbunden werden. - Es ist bei dieser Ausgestaltung des erfindungsgemäßen Verfahrens möglich, jedoch nicht zwingend, vor dem Zusammenfügen der Basis und des Chips auf die in
4a gezeigte Basis eine photolithographisch strukturierbare Epoxidschicht aufzuschleudern und diese dann so zu strukturieren, daß das Plattenelement15 und die Metallinsel3 freigelegt werden. Nach dem Zusammenfügen der genannten Teile gemäß4b wird wiederum die Gesamtstruktur mit Kunststoff vergossen, die Kupferbasis1 weggeätzt und eine Goldplattierung der dann freiliegenden Kontaktflächen der Metallinsel3 und des Plattenelements15 vorgenommen. - Eine Variante der vorstehend unter Bezugnahme auf die
4a und4b beschriebenen Ausführungsform des erfindungsgemäßen Verfahrens, die zu der in4c gezeigten Struktur des Gehäuses führt, wird durch einen zusätzlichen Verfahrensschritt nach Bereitstellen der Basis1 mit Plattenelement15 und Metallinsel3 dadurch erreicht, daß auf die Basis eine photolithographisch strukturierbare Epoxidschicht16 aufgeschleudert wird, die das Plattenelement15 überdeckt, woraufhin diese Epoxidschicht derart strukturiert wird, daß lediglich die Metallinsel3 und ein Kontaktierungsbereich17 des Plattenelements15 freigelegt werden, während das Plattenelement15 im Bereich der Ausnehmung11 und der Wand10 von der Epoxidschicht16 bedeckt bleibt. - Bei den oben beschriebenen Verfahren wird von einer aus Kupfer bestehenden Basis ausgegangen. Da die Basis lediglich eine Opferstruktur darstellt, kann anstelle von Kupfer jedes andere leicht entfernbare Material, vorzugsweise ätztechnisch entfernbare Material verwendet werden.
- Für die Metallinselnund Kontakthöcker können anstelle der Verwendung von Nickel als Grundmaterial mit Goldplattierung als Überzug beliebige andere Kontaktmaterialien eingesetzt werden.
- Bei den beschriebenen bevorzugten Ausführungsbeispielen bestehen photolithographisch strukturierbare Schichten aus einem photoempfindlichen Epoxidmaterial, das selbst durch Belihten bzw. Nicht-Belichten von Teilen des Epoxidmaterials entfernt wird oder stehenbleibt. Gleichfalls ist es jedoch möglich, die photolithographisch strukturierbaren Schichten durch beliebige ätzbare Materialien zu bilden, die mit Photomasken abgedeckt sind.
- In Abweichung zu den oben beschriebenen bevorzugten Ausführungsbeispielen kann eine Umhüllung der gefertigten Gehäusestruktur mittels Vakuum-Siebdruck oder Umspritzen vorgenommen werden.
-
- 1
- Basis
- 2, 3
- Metallinseln
- 4
- Erste photoempfindliche Epoxidschicht
- Chip
- 5
- Mikromechanische Struktur
- 7,8
- Kontakthügel
- 9
- Zweite photoempfindliche Epoxidschicht
- 10
- Wand
- 11
- Ausnehmung
- 12, 13
- Lotmittelkugeln
- 14
- Deckschicht
- 15
- Plattenelement
- 16
- Epoxidschicht
- 17
- Kontaktierungsbereich
Claims (11)
- Verfahren zum Herstellen eines Gehäuses für einen Chip (
5 ) mit einer mikromechanischen Struktur (6 ), mit folgenden Schritten: – Bereitstellen einer Basis (1 ) mit ersten Kontaktelementen (2 ,3 ) auf einer Hauptfläche der Basis; – Aufbringen einer ersten photolithographisch strukturierbaren Schicht (4 ) auf zumindest einen Teilbereich der Hauptfläche der Basis (1 ); – photolithographisches Strukturieren der ersten Schicht (4 ) zum Freilegen der ersten Kontaktelemente (2 ,3 ); – Bereitstellen eines Chips (5 ) mit einer mikromechanischen Struktur (6 ), die an einer Hauptfläche des Chips (5 ) zwischen zweiten Kontaktelementen (7 ,8 ) angeordnet ist; – Aufbringen einer zweiten photolithographisch strukturierbaren Schicht (9 ) auf zumindest einen Teilbereich der Hauptfläche des Chips (5 ); – photolithographisches Strukturieren der zweiten photolithographisch strukturierbaren Schicht (9 ) zur Erzeugung einer von einer Wand (10 ) umgebenen Ausnehmung (11 ) in der zweiten photolithographisch strukturierbaren Schicht (9 ) im Bereich der mikromechanischen Struktur (6 ) und zum Freilegen der zweiten Kontaktelemente (7 ,8 ), wobei die Wand (10 ) die mikromechanische Struktur (6 ) umschließt; – Zusammenfügen der Basis (1 ) und des Chips (5 ) in der Weise, daß die Hauptfläche des Chips (5 ) und die Hauptfläche der Basis (1 ) einander zugewandt sind und die erste photolithographisch strukturierbare Schicht (4 ) gegen die die Wand (10 ) anliegt und einen geschlossenen Hohlraum um die mikromechanische Struktur (6 ) herum bildet, und jeweils erste und zweite Kontaktelemente (2 ,3 ,7 ,8 ) miteinander verbunden werden; und – Entfernen der Basis (1 ) zum Freilegen der ersten Kontaktelemente (2 ,3 ) an der freigelegten Hauptfläche der ersten photolithographisch strukturierbaren Schicht (4 ). - Verfahren zum Herstellen eines Gehäuses für einen Chip (
5 ) mit einer mikromechanischen Struktur (6 ), mit folgenden Schritten: – Bereitstellen einer Basis (1 ) mit ersten Kontaktelementen (2 ,3 ) und einem Plattenelement (15 ) auf einer Hauptfläche der Basis; – Bereitstellen eines Chips (5 ) mit einer mikromechanischen Struktur (6 ), die an einer Hauptfläche des Chips (5 ) zwischen zweiten Kontaktelementen (7 ,8 ) angeordnet ist; – Aufbringen einer photolithographisch strukturierbaren Schicht (9 ) auf zumindest einen Teilbereich der Hauptfläche des Chips (5 ); – photolithographisches Strukturieren der photolithographisch strukturierbaren Schicht (9 ) zur Erzeugung einer von einer Wand (10 ) umgebenen Ausnehmung (11 ) in der photolithographisch strukturierbaren Schicht (9 ) im Bereich der mikromechanischen Struktur (6 ) und zum Freilegen der zweiten Kontaktelemente (7 ,8 ), wobei die Wand (10 ) die mikromechanische Struktur (6 ) umschließt; – Zusammenfügen der Basis (1 ) und des Chips (5 ) in der Weise, daß die Hauptfläche des Chips (5 ) und die Hauptfläche der Basis (1 ) einander zugewandt sind, das Plattenelement (15 ) gegen die Wand (10 ) anliegt und die Ausnehmung (11 ) überdeckt, und einen geschlossenen Hohlraum um die mikromechanische Struktur (6 ) herum bildet, und jeweils erste und zweite Kontaktelemente (2 ,3 ,7 ,8 ) miteinander verbunden werden; und – Entfernen der Basis (1 ) zum Freilegen der ersten Kontaktelemente (3 ). - Verfahren nach Anspruch 1 oder 2, bei dem die ersten Kontaktelemente Metallinseln (
2 ,3 ) sind. - Verfahren nach Anspruch 3, bei dem die Metallinseln aus gold-plattierten Nickelinseln (
2 ,3 ) bestehen. - Verfahren nach einem der Ansprüche 1 bis 4, mit dem Verfahrensschritt des Aufbringens von Lotmittelkugeln (
12 ,13 ) auf die ersten Kontaktelemente (2 ,3 ) vor dem Schritt des Zusammenfügens. - Verfahren nach einem der Ansprüche 1 bis 5, bei dem die Basis (
1 ) aus einem Metall besteht. - Verfahren nach Anspruch 6, bei dem die Basis (
1 ) aus Kupfer besteht. - Verfahren nach Anspruch 6 oder 7, bei dem der Schritt des Entfernens der Basis (
1 ) ein Wegätzen der Basis umfaßt. - Verfahren nach einem der Ansprüche 1 bis 8, bei dem die photolithographisch strukturierbaren Schichten (
4 ,9 ) aus einem photoempfindlichen Epoxidharz bestehen. - Verfahren nach einem der Ansprüche 1 bis 8, bei dem der Schritt des photolithographischen Strukturierens der auf den Chip (
5 ) aufgebrachten photolithographisch strukturierbaren Schicht (9 ) derart durchgeführt wird, daß zusätzlich zur Wand (10 ) Teilbereiche der Schicht, die die zweiten Kontaktelemente (7 ,8 ) umgeben, verbleiben. - Verfahren nach Anspruch 10, nach dem die Teilbereiche der Schicht, die die zweiten Kontaktelemente (
7 ,8 ) umgeben, eine verglichen mit der Schichtdicke der Wand (10 ) reduzierte Dicke haben.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10216267A DE10216267B4 (de) | 2002-04-12 | 2002-04-12 | Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur |
PCT/EP2003/002756 WO2003086956A2 (de) | 2002-04-12 | 2003-03-17 | Verfahren zum herstellen eines gehäuses für einen chip mit einer mikromechanischen struktur |
US10/962,979 US7011986B2 (en) | 2002-04-12 | 2004-10-12 | Method for manufacturing a housing for a chip with a micromechanical structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10216267A DE10216267B4 (de) | 2002-04-12 | 2002-04-12 | Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10216267A1 DE10216267A1 (de) | 2003-10-30 |
DE10216267B4 true DE10216267B4 (de) | 2005-04-14 |
Family
ID=28684983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10216267A Expired - Fee Related DE10216267B4 (de) | 2002-04-12 | 2002-04-12 | Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur |
Country Status (3)
Country | Link |
---|---|
US (1) | US7011986B2 (de) |
DE (1) | DE10216267B4 (de) |
WO (1) | WO2003086956A2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006058010A1 (de) * | 2006-12-08 | 2008-06-26 | Infineon Technologies Ag | Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7060895B2 (en) * | 2004-05-04 | 2006-06-13 | Idc, Llc | Modifying the electro-mechanical behavior of devices |
JP2006245098A (ja) | 2005-03-01 | 2006-09-14 | Seiko Epson Corp | 電子部品及びその製造方法、並びに電子機器 |
US7406761B2 (en) * | 2005-03-21 | 2008-08-05 | Honeywell International Inc. | Method of manufacturing vibrating micromechanical structures |
US8410690B2 (en) * | 2009-02-13 | 2013-04-02 | Qualcomm Mems Technologies, Inc. | Display device with desiccant |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5561085A (en) * | 1994-12-19 | 1996-10-01 | Martin Marietta Corporation | Structure for protecting air bridges on semiconductor chips from damage |
EP0794616A2 (de) * | 1996-03-08 | 1997-09-10 | Matsushita Electric Industrial Co., Ltd. | Elektronisches Bauteil und Herstellungsverfahren |
US20010001293A1 (en) * | 1998-02-27 | 2001-05-17 | Tdk Corporation | Chip device and method for producing the same |
JP2001244785A (ja) * | 2000-02-29 | 2001-09-07 | Kyocera Corp | 弾性表面波装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2953199B2 (ja) | 1992-06-23 | 1999-09-27 | 三菱電機株式会社 | フリップチップ実装用バンプの形成方法 |
US5610431A (en) * | 1995-05-12 | 1997-03-11 | The Charles Stark Draper Laboratory, Inc. | Covers for micromechanical sensors and other semiconductor devices |
US5729185A (en) | 1996-04-29 | 1998-03-17 | Motorola Inc. | Acoustic wave filter package lid attachment apparatus and method utilizing a novolac epoxy based seal |
JP2000114918A (ja) * | 1998-10-05 | 2000-04-21 | Mitsubishi Electric Corp | 表面弾性波装置及びその製造方法 |
US6338284B1 (en) * | 1999-02-12 | 2002-01-15 | Integrated Sensing Systems (Issys) Inc. | Electrical feedthrough structures for micromachined devices and methods of fabricating the same |
KR100413789B1 (ko) * | 1999-11-01 | 2003-12-31 | 삼성전자주식회사 | 고진공 패키징 마이크로자이로스코프 및 그 제조방법 |
JP3386771B2 (ja) * | 2000-02-04 | 2003-03-17 | 不二精機株式会社 | 握り鮨製造用トレイ、及び同トレイを用いた握り鮨製造方法 |
DE10006446A1 (de) * | 2000-02-14 | 2001-08-23 | Epcos Ag | Verkapselung für ein elektrisches Bauelement und Verfahren zur Herstellung |
US6808954B2 (en) * | 2001-09-07 | 2004-10-26 | Intel Corporation | Vacuum-cavity MEMS resonator |
-
2002
- 2002-04-12 DE DE10216267A patent/DE10216267B4/de not_active Expired - Fee Related
-
2003
- 2003-03-17 WO PCT/EP2003/002756 patent/WO2003086956A2/de not_active Application Discontinuation
-
2004
- 2004-10-12 US US10/962,979 patent/US7011986B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5561085A (en) * | 1994-12-19 | 1996-10-01 | Martin Marietta Corporation | Structure for protecting air bridges on semiconductor chips from damage |
EP0794616A2 (de) * | 1996-03-08 | 1997-09-10 | Matsushita Electric Industrial Co., Ltd. | Elektronisches Bauteil und Herstellungsverfahren |
US20010001293A1 (en) * | 1998-02-27 | 2001-05-17 | Tdk Corporation | Chip device and method for producing the same |
JP2001244785A (ja) * | 2000-02-29 | 2001-09-07 | Kyocera Corp | 弾性表面波装置 |
Non-Patent Citations (4)
Title |
---|
JP 06005608 A. In: Patent Abstracts of Japan * |
JP 06-005608 A. In: Patent Abstracts of Japan |
JP 2001-244785 A |
US 2001/0001293 A1 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006058010A1 (de) * | 2006-12-08 | 2008-06-26 | Infineon Technologies Ag | Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren |
DE102006058010B4 (de) * | 2006-12-08 | 2009-01-02 | Infineon Technologies Ag | Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren |
DE102006058010B9 (de) * | 2006-12-08 | 2009-06-10 | Infineon Technologies Ag | Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren |
US7952185B2 (en) | 2006-12-08 | 2011-05-31 | Infineon Technologies Ag | Semiconductor device with hollow structure |
US8912638B2 (en) | 2006-12-08 | 2014-12-16 | Infineon Technologies Ag | Semiconductor device with hollow structure |
Also Published As
Publication number | Publication date |
---|---|
WO2003086956A3 (de) | 2004-08-19 |
US20050106785A1 (en) | 2005-05-19 |
WO2003086956A2 (de) | 2003-10-23 |
DE10216267A1 (de) | 2003-10-30 |
US7011986B2 (en) | 2006-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19531691C2 (de) | Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür | |
DE102006058010B9 (de) | Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren | |
DE60022458T2 (de) | Halbleitergehäuse, halbleitervorrichtung, elektronikelement und herstellung eines halbleitergehäuses | |
DE102008032395B4 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE3814469C2 (de) | ||
WO2003019653A2 (de) | Verfahren zum kontaktieren und gehäusen von integrierten schaltungen | |
DE4008624A1 (de) | Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur | |
DE10037216A1 (de) | Anschlußstruktur sowie Verfahren zur Herstellung von Anschlußelementen und Verfahren zur Erzeugung einer Anschlußstruktur | |
DE10250636A1 (de) | Übertragungsverkapselung auf Waferebene | |
DE19818824B4 (de) | Elektronisches Bauelement und Verfahren zu dessen Herstellung | |
EP1324389B1 (de) | Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung | |
DE102004013770A1 (de) | Wafer level package for micro device and manufacturing method thereof | |
DE10045043A1 (de) | Halbleiterbauteil und Verfahren zu dessen Herstellung | |
DE10027852A1 (de) | Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat geeignetes Halbleiterbaelement | |
DE10356885B4 (de) | Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement | |
DE10144467B4 (de) | Elektronisches Sensorbauteil und Verfahren zu seiner Herstellung | |
DE102005003125A1 (de) | Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung | |
DE10059176C2 (de) | Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Halbleitermoduls | |
DE10200869A1 (de) | Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement | |
DE10124970B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung | |
DE10246101B4 (de) | Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur | |
DE10146353A1 (de) | Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben | |
DE10216267B4 (de) | Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur | |
DE10250634B4 (de) | Halbleiterstruktur mit nachgiebigem Zwischenverbindungselement und Verfahren zu deren Herstellung | |
DE10141571B4 (de) | Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |