DE10218498A1 - Production of a semiconductor layer comprises preparing a substrate, applying a mask layer having openings on the substrate, and growing a semiconductor layer - Google Patents

Production of a semiconductor layer comprises preparing a substrate, applying a mask layer having openings on the substrate, and growing a semiconductor layer

Info

Publication number
DE10218498A1
DE10218498A1 DE2002118498 DE10218498A DE10218498A1 DE 10218498 A1 DE10218498 A1 DE 10218498A1 DE 2002118498 DE2002118498 DE 2002118498 DE 10218498 A DE10218498 A DE 10218498A DE 10218498 A1 DE10218498 A1 DE 10218498A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor layer
semiconductor
openings
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2002118498
Other languages
German (de)
Other versions
DE10218498B4 (en
Inventor
Stefan Bader
Volker Haerle
Stephan Miller
Andreas Weimar
Alfred Lell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE2002118498 priority Critical patent/DE10218498B4/en
Publication of DE10218498A1 publication Critical patent/DE10218498A1/en
Application granted granted Critical
Publication of DE10218498B4 publication Critical patent/DE10218498B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Abstract

Production of a semiconductor layer comprises preparing a substrate, applying a mask layer (1) having openings (2) on the substrate, and growing a semiconductor layer. The openings are arranged in the mask layer in strips in groups (3a, 3b), which are laterally separated from one another by a separating region (4). An Independent claim is also included for an electronic component made from the above semiconductor layer.

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiterschicht nach dem Oberbegriff des Patentanspruchs 1 sowie ein elektronisches Bauelement. Insbesondere bezieht sich die Erfindung auf ein epitaktisches Herstellungsverfahren für eine Halbleiterschicht, bei dem durch laterales Wachstum eines Halbleitermaterials auf einem Substrat eine Halbleiterschicht geformt wird. The invention relates to a method of manufacture a semiconductor layer according to the preamble of Claim 1 and an electronic component. In particular The invention relates to an epitaxial Manufacturing method for a semiconductor layer, in which lateral growth of a semiconductor material on a substrate a semiconductor layer is formed.

Ein derartiges Verfahren wird oftmals als LEO-Verfahren (Lateral Epitaxial Overgrowth) oder ELOG-Verfahren (Epitaxial Lateral Overgrowth) bezeichnet und ist beispielsweise aus Song at al., phys. stat. sol. (a) 180, 247 (2000), bekannt. Hierin ist die Herstellung einer Galliumnitrid-Schicht auf einem Saphirsubstrat beschrieben. Auf dem Saphirsubstrat wird zunächst eine dünne Initialschicht (seed layer) und darauf eine streifenförmige Siliziumnitrid-Maskenschicht aufgebracht. Bei der nachfolgenden Abscheidung von Trimethylgallium und Ammoniak wächst zunächst eine Mehrzahl von Galliumnitrid-Schichten zwischen den Maskenstreifen auf. Sobald die Galliumnitrid-Schichten die Dicke der Maskenschicht erreicht haben, tritt neben dem vertikalen Wachstum ein laterales Wachstum auf, so daß die Maskenschicht von den Galliumnitrid- Schichten lateral überwachsen wird. Dieser Prozeß wird fortgesetzt, bis eine geschlossene Galliumnitrid-Schicht entsteht. Such a method is often referred to as the LEO method (Lateral Epitaxial Overgrowth) or ELOG method (Epitaxial Lateral Overgrowth) and is for example from Song at al., Phys. Stat. sol. (a) 180, 247 ( 2000 ). This describes the production of a gallium nitride layer on a sapphire substrate. A thin initial layer (seed layer) and a strip-shaped silicon nitride mask layer are first applied to the sapphire substrate. In the subsequent deposition of trimethyl gallium and ammonia, a plurality of gallium nitride layers first grow between the mask strips. As soon as the gallium nitride layers have reached the thickness of the mask layer, lateral growth occurs in addition to the vertical growth, so that the mask layer is laterally overgrown by the gallium nitride layers. This process continues until a closed layer of gallium nitride is formed.

Es hat sich gezeigt, daß die Versetzungsdichte in der durch laterales Überwachsen hergestellten Galliumnitrid-Schicht vorteilhaft gering ist und sich insbesondere gegenüber einer auf das Saphirsubstrat unmittelbar aufgewachsenen Schicht durch eine höhere Kristallqualität auszeichnet. It has been shown that the dislocation density in the through Lateral overgrowth produced gallium nitride layer is advantageously small and in particular compared to one layer immediately grown on the sapphire substrate characterized by a higher crystal quality.

Weiterhin ist allgemein bekannt, daß epitaktisches Wachstum bei einer erhöhten Temperatur, beispielsweise in der Größenordnung von 1000°C stattfindet. Nach dem Epitaxieprozeß wird in der Regel das Substrat mit den darauf aufgewachsenen Epitaxieschichten auf eine für die weitere Verarbeitung zweckmäßige Temperatur und schließlich auf Umgebungstemperatur abgekühlt. Dabei können unterschiedliche thermische Ausdehnungskoeffizienten von Substrat und Halbleiterschicht zu thermisch induzierten mechanischen Spannungen führen, wobei die Gefahr einer Beschädigung der Halbleiterschicht, beispielsweise durch Risse, besteht. Um diese Gefahr zu verringern, ist eine möglichst gute Anpassung der thermischen Ausdehnungskoeffizienten zwischen Halbleiterschicht und Substrat erforderlich. Furthermore, it is well known that epitaxial growth at an elevated temperature, for example in the Order of magnitude of 1000 ° C takes place. After the epitaxial process usually the substrate with the grown on it Epitaxial layers on one for further processing appropriate temperature and finally to ambient temperature cooled. Different thermal Expansion coefficients of substrate and semiconductor layer too thermal induced mechanical stresses lead to the danger damage to the semiconductor layer, for example through cracks. To reduce this risk, one is the best possible adaptation of the thermal Expansion coefficients between the semiconductor layer and the substrate are required.

Bei Nitrid-Verbindungshalbleitern ist die Zahl der als Substrat geeigneten Materialien vergleichsweise gering, wobei die genannte thermische Anpassung nur bedingt möglich ist. Dadurch wird einerseits die maximal erreichbare Schichtdicke der Halbleiterschicht limitiert und andererseits die Ausbeute an rißfrei aufgewachsenen Halbleiterschichten und folglich auch die Ausbeute an damit herstellbaren Halbleiterbauelementen verringert. For nitride compound semiconductors, the number is as Materials suitable for the substrate are comparatively low, whereby the thermal adaptation mentioned is only possible to a limited extent. On the one hand, this means the maximum achievable layer thickness the semiconductor layer and on the other hand the yield on crack-free grown semiconductor layers and consequently also the yield of producible with it Semiconductor components reduced.

Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren der genannten Art zur Herstellung einer Halbleiterschicht anzugeben. Insbesondere sollen damit größere Schichtdicken und/oder eine höhere Ausbeute erzielbar sein. Die Ausbeute kann auch an der Anzahl der mit der Halbleiterschicht fertigbaren Halbleiterbauelemente gemessen werden. The invention has for its object an improved Process of the type mentioned for producing a Specify semiconductor layer. In particular, they are meant to be larger Layer thicknesses and / or a higher yield can be achieved. The Yield can also depend on the number of layers with the semiconductor layer manufacturable semiconductor devices are measured.

Diese Aufgabe wird durch ein Verfahren gemäß Patentanspruch 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche. This object is achieved by a method according to claim 1 solved. Advantageous developments of the invention are Subject of the dependent claims.

Die Erfindung basiert auf der Überlegung, daß Halbleiterschichten mit einer Schichtdicke, die größer als die kritische Schichtdicke ist, herstellbar sind, sofern die Schichtflächen derart begrenzt sind, daß mechanische Spannungen in der Halbleiterschicht teilweise abgebaut werden. Zumindest müssen diese Spannungen so gering gehalten werden, daß die Halbleiterschicht nicht beschädigt wird. Als kritische Schichtdicke wird dabei die Schichtdicke einer entsprechenden Halbleiterschicht bezeichnet, die mit herkömmlichen Verfahren rißfrei hergestellt werden kann. The invention is based on the consideration that Semiconductor layers with a layer thickness that is greater than that critical layer thickness can be produced, provided that Layer areas are so limited that mechanical stresses in the semiconductor layer are partially degraded. At least these tensions must be kept so low that the Semiconductor layer is not damaged. As critical Layer thickness becomes the layer thickness of a corresponding one Semiconductor layer referred to using conventional methods can be produced without cracks.

Bei der Erfindung ist vorgesehen, die Halbleiterschichten mittels eines ELOG-Verfahrens herzustellen, wobei die ELOG- Strukturen in zwei oder mehr Gruppen angeordnet sind, so daß die Schichtfläche der herzustellenden Halbleiterschicht in zwei oder mehr begrenzte Teilflächen unterteilt ist. The invention provides the semiconductor layers by means of an ELOG process, the ELOG Structures are arranged in two or more groups so that the layer area of the semiconductor layer to be produced in two or more limited sub-areas is divided.

Weiter basiert die Erfindung auf der Überlegung, daß Risse aufgrund thermisch induzierter mechanischer Spannungen in der Halbleiterschicht zwar allgemein unerwünscht sind, aber dann keinen besonderen Nachteil darstellen, wenn sie lokal auf eine festgelegte, vorzugsweise möglichst kleine Fläche begrenzt sind. Bei einem ELOG-Verfahren der oben beschriebenen Art können durch die Wahl geeigneter Maskenstrukturen derartige, gleichsam als Sollbruchstellen fungierende Flächen festgelegt werden. Furthermore, the invention is based on the consideration that cracks due to thermally induced mechanical stresses in the Semiconductor layer are generally undesirable, but then not be a particular disadvantage if it is based locally a defined area, preferably as small as possible are limited. In an ELOG process as described above You can type by choosing suitable mask structures surfaces of this type, which function as a predetermined breaking points be determined.

Erfindungsgemäß ist ein Verfahren zur Herstellung einer Halbleiterschicht durch Bereitstellen eines Substrats, Aufbringen einer Maskenschicht mit einer Mehrzahl von Öffnungen auf dem Substrat und Aufwachsen mindestens einer Halbleiterschicht, wobei die Maskenschicht von dem Halbleitermaterial lateral überwachsen wird, vorgesehen. Die Öffnungen in der Maskenschicht sind dabei in mindestens zwei Gruppen angeordnet, die durch einen Trennbereich lateral voneinander beabstandet sind. Weiterhin sind die Öffnungen in den mindestens zwei Gruppen streifenförmig geformt und verlaufen bevorzugt jeweils in die gleiche Richtung. According to the invention is a method for producing a Semiconductor layer by providing a substrate, application a mask layer with a plurality of openings on the Substrate and growth of at least one semiconductor layer, wherein the mask layer is laterally from the semiconductor material is overgrown. The openings in the The mask layer is arranged in at least two groups laterally spaced from each other by a separation area are. Furthermore, the openings in the at least two Groups are strip-shaped and preferentially run each in the same direction.

Durch laterales Überwachsen werden zunächst im Bereich der beiden Gruppen von streifenförmigen Öffnungen zwei durch den Trennbereich voneinander separierte Halbleiterschichten mit einer vorteilhaft geringen Versetzungsdichte epitaktisch aufgewachsen. Der Wachstumsprozeß wird fortgesetzt, bis der Trennbereich ebenfalls überwachsen ist und schließlich eine gemeinsame geschlossene Halbleiterschicht entsteht. Lateral overgrowth initially in the area of two groups of strip-shaped openings two through the Separation area with separated semiconductor layers an advantageously low dislocation density epitaxially grew up. The growth process continues until the Separation area is also overgrown and finally one common closed semiconductor layer is formed.

Die Anordnung von streifenförmigen Öffnungen der Maskenschicht in zwei Gruppen mit einem dazwischen liegenden Trennbereich bewirkt dabei eine Veränderung oder Störung des Kristallgefüges der aufgewachsenen Halbleiterschicht im Trennbereich, so daß sich hier leichter Risse aufgrund mechanischer Spannungen ausbilden können als in den benachbarten Gebieten. Damit bildet die Halbleiterschicht im Trennbereich eine Sollbruchstelle, die die angrenzenden Bereiche der Halbleiterschicht vor einer Beschädigung durch Rißbildung schützt. The arrangement of strip-shaped openings of the Mask layer in two groups with one in between Separation area causes a change or disturbance of the Crystal structure of the grown semiconductor layer in the Separation area, so that there are easier cracks due to mechanical Can create tensions than in neighboring areas. The semiconductor layer thus forms one in the separation region Predetermined breaking point affecting the adjacent areas of the Protects semiconductor layer from damage by cracking.

Mit Vorteil wird so die flächenmäßige Ausbeute an rißfreien Bereichen der Halbleiterschicht erhöht. Weiterhin wird durch die Lokalisierung möglicherweise auftretender Risse in dem vorgegebenen Trennbereich vermieden, daß sich Risse unkontrolliert über größere Bereiche der Halbleiterschicht erstrecken. Damit wird auch die Fertigungsausbeute an Halbleiterbauelementen, die aus der Halbleiterschicht gebildet werden können, erhöht, da die Wahrscheinlichkeit, daß ein Riß durch Anteile der Halbleiterschicht außerhalb des Trennbereichs verläuft, vorteilhaft reduziert ist. Dies gilt insbesondere für automatisierte Fertigungsverfahren, bei denen die zu verwendenden Bereiche der Halbleiterschicht fest vorgegeben sind. The areal yield of crack-free is thus advantageous Areas of the semiconductor layer increased. Furthermore, by the location of possible cracks in the predetermined separation area avoided that cracks uncontrolled over larger areas of the semiconductor layer extend. This also increases the manufacturing yield Semiconductor components formed from the semiconductor layer can be increased because the likelihood of a crack by portions of the semiconductor layer outside the Separation area runs, is advantageously reduced. this applies especially for automated manufacturing processes in which the areas of the semiconductor layer to be used are specified.

Es versteht sich, daß auch die Ausbildung von mehr als zwei Gruppen von streifenförmigen Öffnungen, die jeweils durch einen Trennbereich voneinander beabstandet sind, im Rahmen der Erfindung liegt. Insbesondere bei großflächigen Substraten ist eine solche Ausgestaltung der Erfindung vorteilhaft. Im folgenden wird die Erfindung der Einfachheit halber anhand von zwei Gruppen streifenförmiger Öffnungen beschrieben. It is understood that training more than two Groups of strip-shaped openings, each through a separation area are spaced from each other, within the Invention lies. Especially with large-area substrates such an embodiment of the invention is advantageous. in the the following is the invention for simplicity described by two groups of strip-shaped openings.

Besonders bevorzugt sind bei der Erfindung innerhalb des Trennbereichs Öffnungen in der Maskenschicht gebildet. Aufgrund dieser Öffnungen findet auch innerhalb des Trennbereichs epitaktisches Wachstum der Halbleiterschicht statt. Dies dient aber nicht zur Herstellung einer rißfreien Halbleiterschicht wie außerhalb des Trennbereichs, sondern zur Verbesserung der Schichtdickenhomogenität. Are particularly preferred in the invention within the Separation area openings formed in the mask layer. Because of these openings also takes place within the Separation area epitaxial growth of the semiconductor layer instead. However, this does not serve to produce a crack-free one Semiconductor layer as outside the separation area, but for Improvement of the layer thickness homogeneity.

Da innerhalb des Trennbereichs teilweise laterales Wachstum stattfinden kann, werden bei der Erfindung insbesondere unerwünschte Schwankungen der Schichtdicke der Halbleiterschicht vorteilhaft reduziert. Lateral growth within the separation area can take place in the invention in particular undesirable fluctuations in the layer thickness of the semiconductor layer advantageously reduced.

Vorzugsweise sind bei der Erfindung die streifenförmigen Öffnungen in den beiden Gruppen parallel, weitergehend auch zueinander parallel angeordnet, beispielsweise in Form einer Mehrzahl paralleler rechteckförmiger Streifen. Zudem sind jeweils gleiche Streifenbreiten der Öffnungen und gleiche Abstände zwischen benachbarten Öffnungen zweckmäßig. Durch diese regelmäßige Anordnung wird sowohl die Ausbeute der Halbleiterschicht mit einer hohen Kristallqualität als auch deren automatisierte Verarbeitung vorteilhaft unterstützt. In the invention, the strip-shaped ones are preferred Openings in the two groups parallel, also going further arranged parallel to each other, for example in the form of a A plurality of parallel rectangular strips. Also are same strip widths of the openings and the same Clearances between adjacent openings are appropriate. By this regular arrangement will both yield the Semiconductor layer with high crystal quality as well advantageously supports their automated processing.

Dabei ist es vorteilhaft, jeweils eine streifenförmige Öffnung der einen Gruppe und eine streifenförmige Öffnung der anderen Gruppe längs einer gemeinsamen Gerade anzuordnen, so daß die Hauptersteckungsrichtungen der beiden Öffnungen zusammenfallen. Besonders bevorzugt sind eine oder mehrere der oben genannten Öffnungen der Maskenschicht innerhalb des Trennbereichs ebenfalls längs dieser gemeinsamen Gerade und somit zwischen den Stirnseiten der entsprechenden streifenförmigen Öffnungen angeordnet. It is advantageous to have a strip-shaped one Opening of one group and a strip-shaped opening of the to arrange another group along a common straight line, see above that the main directions of insertion of the two openings coincide. One or more of the are particularly preferred Above openings of the mask layer within the Separation area also along this common straight line and thus between the end faces of the corresponding strip-shaped openings arranged.

Der durch den Trennbereich gebildete Abstand zwischen den beiden Gruppen ist bevorzugt größer als der Abstand zwischen zwei benachbarten streifenförmigen Öffnungen in den jeweiligen Gruppen. Besonders bevorzugt ist der Abstand zwischen den zwei Gruppen mehr als doppelt so groß wie der Abstand zweier benachbarter streifenförmiger Öffnungen. The distance between the the two groups is preferably greater than the distance between two adjacent strip-shaped openings in the respective groups. The distance between the is particularly preferred two groups more than twice the distance between two adjacent strip-shaped openings.

Bei unterschiedlichen Abständen zwischen benachbarten streifenförmigen Öffnungen kann hierfür der mittlere Abstand oder der größte auftretende Abstand herangezogen werden. Allgemein sollte der Trennbereich so breit sein, daß bei oder nach der Abkühlung nach der Epitaxie Risse in den Halbleiterschichten im wesentlichen im Trennbereich entstehen. Dieser Abstand kann auch experimentell ermittelt werden. With different distances between neighboring ones strip-shaped openings can be the mean distance or the largest occurring distance can be used. Generally the separation area should be so wide that at or after the Cooling after the epitaxy cracks in the semiconductor layers arise essentially in the separation area. This distance can also be determined experimentally.

Bei der Wahl der Breite des Trennbereiches ist zu berücksichtigen, daß zur Bildung der Sollbruchstelle ein möglichst großer Abstand zwischen den Gruppen streifenförmiger Öffnungen zweckmäßig ist. Zur nachfolgenden Bearbeitung der Halbleiterschicht ist aber eine geschlossene, vorzugsweise möglichst ebene Halbleiterschicht vorteilhaft. Beispielsweise erfordert die Aufbringung photolithographischer Masken auf der Halbleiterschicht eine möglichst ebene Oberfläche. Bei zu großen Abständen zwischen den Gruppen streifenförmiger Öffnungen steigt die minimal erforderliche Schichtdicke zur Ausbildung einer geschlossenen Halbleiterschicht und damit die Wachstumsdauer, bis eine geschlossene Halbleiterschicht entsteht. Der oben genannte Bereich für den durch den Trennbereich gebildeten Abstand, bezogen auf den Abstand zweier benachbarter streifenförmiger Öffnungen, ist in dieser Hinsicht besonders vorteilhaft. When choosing the width of the separation area is too take into account that to form the predetermined breaking point a possible large distance between the groups of strip-shaped openings is appropriate. For subsequent processing of the However, the semiconductor layer is a closed layer, preferably if possible flat semiconductor layer advantageous. For example, requires the application of photolithographic masks on the Semiconductor layer as flat a surface as possible. With too big Distances between the groups of strip-shaped openings the minimum layer thickness required for training increases a closed semiconductor layer and thus the Growth period until a closed semiconductor layer is formed. The above area for the through the separation area formed distance, based on the distance between two neighboring strip-shaped openings is special in this regard advantageous.

Bei einer vorteilhaften Ausgestaltung der Erfindung wird die Maskenschicht in zwei Schritten aufgebracht. In einem ersten Schritt wird eine geschlossene Maskenschicht abgeschieden. Nachfolgend wird die Maskenschicht in einem zweiten Schritt strukturiert, wobei insbesondere die genannten Öffnungen in der Maskenschicht ausgebildet werden. Als Maskenmaterial kann beispielsweise im ersten Schritt eine geschlossene Siliziumoxid- oder Siliziumnitrid-Schicht gebildet werden. Auch metallische Maskenschichten, die beispielsweise Nickel enthalten können, sind bei der Erfindung geeignet. Die Strukturierung kann bei der Erfindung mittels eines herkömmlichen photolithographischen Verfahrens erfolgen. In an advantageous embodiment of the invention, the Mask layer applied in two steps. In a first A closed mask layer is deposited. Subsequently, the mask layer in a second step structured, in particular the openings mentioned in the mask layer are formed. Can be used as mask material for example, a closed one in the first step Silicon oxide or silicon nitride layer are formed. Also metallic mask layers, for example nickel may contain are suitable in the invention. The Structuring can be carried out using a conventional method photolithographic process.

Eine vorteilhafte Weiterbildung der Erfindung besteht darin, vor der Ausbildung der Maskenschicht eine Initialschicht (seed layer) auf dem Substrat aufzuwachsen. Vorzugsweise wird hierfür ein Material der nachfolgend aufzuwachsenden Halbleiterschicht, ein Material aus dem selben Halbleitersystem oder ein Material, das zumindest teilweise die Bestandteile der nachfolgend aufzubringenden Halbleiterschicht enthält, verwendet. An advantageous development of the invention consists in an initial layer before forming the mask layer (seed layer) growing on the substrate. Preferably for this a material of the following to be grown up Semiconductor layer, a material from the same semiconductor system or a material that is at least partially the components of the contains subsequently to be applied semiconductor layer, used.

Die Erfindung eignet sich insbesondere zur Herstellung einer Halbleiterschicht, die einen Nitrid-Verbindungshalbleiter enthält. Unter einem Nitrid-Verbindungshalbleiter sind insbesondere Nitrid-Verbindungen von Elementen der dritten und/oder fünften Hauptgruppe des Periodensystems der chemischen Elemente wie beispielsweise GaN, InN, AlN, InGaN, AlGaN oder AlInGaN zu verstehen. Als Substrat eignet sich beispielsweise ein Siliziumkarbid- oder ein Saphirsubstrat. Als Initialschicht wird in diesem Fall vorzugsweise ebenfalls eine Schicht eines Nitrid-Verbindungshalbleiters verwendet. The invention is particularly suitable for producing a Semiconductor layer, which is a nitride compound semiconductor contains. Are under a nitride compound semiconductor especially nitride compounds of elements of the third and / or fifth main group of the periodic table of the chemical elements such as GaN, InN, AlN, InGaN, AlGaN or to understand AlInGaN. Suitable as a substrate for example a silicon carbide or a sapphire substrate. As In this case, the initial layer is also preferred a layer of a nitride compound semiconductor is used.

Mit einer erfindungsgemäß hergestellten Halbleiterschicht werden vorzugsweise elektronische Halbleiterbauelemente gefertigt. Nitrid-Verbindungshalbleiterschichten eignen sich insbesondere für optoelektronische, beispielsweise strahlungsemittierende Bauelemente. Bei solchen Bauelementen, die in der Regel als Lumineszenzdiode, zum Beispiel in Form einer Leucht- oder Laserdiode, ausgebildet sind, ist eine aktive strahlungserzeugende Schicht vorgesehen, die GaN, InGaN, AlGaN oder AlInGaN enthalten kann. Diese aktive Schicht kann innerhalb der oben beschriebenen, mittels Überwachsen hergestellten Halbleiterschicht ausgebildet oder bevorzugt auf dieser Halbleiterschicht aufgewachsen sein. Es versteht sich, daß im Rahmen der Erfindung derartige Bauelementstrukturen auch noch andere Halbleiterschichten, beispielsweise Wellenleiter-, Quantentopf-, Mantel- und/oder Kontaktschichten umfassen können. With a semiconductor layer produced according to the invention are preferably electronic semiconductor components manufactured. Nitride compound semiconductor layers are suitable especially for optoelectronic, for example radiation-emitting components. With such components, usually as a luminescent diode, for example in the form a light emitting or laser diode, is one active radiation-generating layer provided, the GaN, InGaN, AlGaN or AlInGaN can contain. This active layer can within those described above, by overgrowing produced semiconductor layer formed or preferably on this semiconductor layer grew up his. It is understood that such within the scope of the invention Component structures also other semiconductor layers, for example waveguide, quantum well, cladding and / or Can include contact layers.

Weitere Merkmale, Vorzüge und Zweckmäßigkeiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung von fünf Ausführungsbeispielen in Verbindung mit den Fig. 1 bis 5. Further features, advantages and expediencies of the invention result from the following description of five exemplary embodiments in connection with FIGS. 1 to 5.

Es zeigen: Show it:

Fig. 1 eine schematische Aufsicht auf die Maskenschicht bei einem ersten Ausführungsbeispiel eines erfindungsgemäßen Verfahrens, Fig. 1 is a schematic plan view of the mask layer in a first embodiment of a method according to the invention,

Fig. 2 eine schematische Aufsicht auf die Maskenschicht bei einem zweiten Ausführungsbeispiel eines erfindungsgemäßen Verfahrens, Fig. 2 is a schematic plan view of the mask layer in a second embodiment of a method according to the invention,

Fig. 3 eine schematische Aufsicht auf die Maskenschicht bei einem dritten Ausführungsbeispiel eines erfindungsgemäßen Verfahrens, Fig. 3 is a schematic plan view of the mask layer in a third embodiment of a method according to the invention,

Fig. 4a bis 4e eine schematische Darstellung eines vierten Ausführungsbeispiels eines erfindungsgemäßen Verfahrens anhand von fünf Zwischenschritten, und FIGS. 4a-4e is a schematic representation of a fourth embodiment of a method according to the invention using five intermediate steps, and

Fig. 5 eine schematische perspektivische Ansicht eines Ausführungsbeispiels einer erfindungsgemäß hergestellten Halbleiterschicht. Fig. 5 is a schematic perspective view of an embodiment of a semiconductor layer according to the invention.

Gleiche oder gleichwirkende Elemente sind in den Figuren mit den selben Bezugszeichen versehen. The same or equivalent elements are in the figures provided with the same reference numerals.

In Fig. 1 ist eine schematische Aufsicht auf eine Maskenschicht 1 für ein erfindungsgemäßes Herstellungsverfahren gezeigt. Die Maskenschicht 1 ist schraffiert dargestellt, Öffnungen 2 in der Maskenschicht 1 unschraffiert. In Fig. 1 a schematic plan view is shown on a masking layer 1 of an inventive manufacturing process. The mask layer 1 is shown hatched, openings 2 in the mask layer 1 are hatched.

In der Maskenschicht 1 sind mehrere streifenartige, bei dem gezeigten Ausführungsbeispiel rechteckförmige Öffnungen 2 gebildet, die in zwei Gruppen 3a und 3b angeordnet sind. A plurality of strip-like openings 2 , which are rectangular in the exemplary embodiment shown, are formed in the mask layer 1 and are arranged in two groups 3 a and 3 b.

Zwischen diesen beiden Gruppen 3a und 3b von Öffnungen 2 ist ein Trennbereich 4 so gebildet, daß die beiden Gruppen 3a und 3b voneinander beabstandet sind. Bei dem epitaktischen Aufwachsen der Halbleiterschicht bilden sich zunächst mehrere Halbleiterschichten im Bereich der Öffnungen 2 in der Maskenschicht, die nachfolgend lateral zu zwei Halbleiterschichten in den Bereichen der beiden Gruppen 3a und 3b über der Maskenschicht 1 zusammenwachsen. Der Wachstumsprozeß wird danach fortgesetzt, bis durch laterales Überwachsen sich die beiden Halbleiterschichten über dem Trennbereich zu einer einzigen geschlossenen Halbleiterschicht zusammenschließen. Between these two groups 3 a and 3 b of openings 2 , a separation area 4 is formed so that the two groups 3 a and 3 b are spaced apart. During the epitaxial growth of the semiconductor layer, first several semiconductor layers form in the area of the openings 2 in the mask layer, which subsequently grow together laterally to form two semiconductor layers in the areas of the two groups 3 a and 3 b above the mask layer 1 . The growth process is then continued until the two semiconductor layers merge to form a single closed semiconductor layer over the separation region by lateral overgrowth.

Da der Trennbereich 4 eine Diskontinuität in der Struktur der Maskenschicht 2 darstellt und vorzugsweise der Abstand b zwischen den beiden Gruppen 3a und 3b wesentlich größer ist als der Abstand a zwischen zwei benachbarten streifenförmigen Öffnungen, wird die Kristallstuktur der Halbleiterschicht in dem Trennbereich verändert und insbesondere die Homogenität der Kristallstruktur reduziert. Since the separation region 4 represents a discontinuity in the structure of the mask layer 2 and preferably the distance b between the two groups 3 a and 3 b is substantially larger than the distance a between two adjacent strip-shaped openings, the crystal structure of the semiconductor layer in the separation region is changed and in particular the homogeneity of the crystal structure is reduced.

Beim Abkühlen des Substrats mit der darauf aufgebrachten Halbleiterschicht nach der Epitaxie fungiert der Trennbereich 4 als Sollbruchstelle, in dem bevorzugt Risse auftreten können, wobei die Halbleiterschicht im Bereich der Gruppen 3a und 3b vorteilhafterweise unbeschädigt bleibt. When the substrate with the semiconductor layer applied thereon is cooled after the epitaxy, the separating region 4 functions as a predetermined breaking point, in which cracks can preferably occur, the semiconductor layer in the region of groups 3 a and 3 b advantageously remaining undamaged.

In Fig. 2 ist ein weiteres Beispiel einer Maskenschicht 1 für ein erfindungsgemäßes Herstellungsverfahren gezeigt. Wie bei dem in Fig. 1 dargestellten Ausführungsbeispiel sind jeweils eine streifenförmige Öffnung 2 der einen Gruppe 3a und eine streifenförmige Öffnung 2 der anderen Gruppe 3b längs einer gemeinsamen Gerade, beispielhaft dargestellt anhand der Linie 10, angeordnet. In FIG. 2, another example of a mask layer 1 of an inventive production method is shown. As in the exemplary embodiment shown in FIG. 1, a strip-shaped opening 2 of one group 3 a and a strip-shaped opening 2 of the other group 3 b are arranged along a common straight line, illustrated by way of example on line 10 .

Im Unterschied zu dem in Fig. 1 dargestellten Ausführungsbeispiel sind hier innerhalb des Trennbereiches 4 ebenfalls Öffnungen 5 gebildet. Die Größe dieser Öffnungen 5 ist aber deutlich geringer als die Größe der streifenförmigen Öffnungen 2, insbesondere in der Richtung, in der die streifenförmigen Öffnungen 2 verlaufen. Die Öffnungen 5 sind zwischen den Stirnseiten einander gegenüber liegender Öffnungen 2 längs der entsprechenden gemeinsamen Gerade angeordnet. In contrast to the exemplary embodiment shown in FIG. 1, openings 5 are likewise formed here within the separating region 4 . However, the size of these openings 5 is significantly smaller than the size of the strip-shaped openings 2 , in particular in the direction in which the strip-shaped openings 2 run. The openings 5 are arranged between the end faces of mutually opposite openings 2 along the corresponding common straight line.

Diese zusätzlichen Öffnungen 5 dienen dazu, bei der aufwachsenden Halbleiterschicht 7 möglichst homogene Schichtdicke zu erreichen. Bei einer vollständigen Bedeckung des Substrats innerhalb des Trennbereichs 4 findet dort kein epitaktisches Wachstum statt. Dadurch ergibt sich ein ungleichmäßiges, insbesondere an den Rändern des Trennbereichs 4 erhöhtes Angebot an Epitaxiematerial, das zu einer ungleichmäßigen Schichtdicke führen kann. Eine damit einhergehende Schichtdickeninhomogenität der Halbleiterschicht im Bereich der Gruppen 3a, b ist unerwünscht und für die weitere Prozessierung der Halbleiterschicht zu Bauelementen nachteilig. These additional openings 5 serve to achieve the most homogeneous layer thickness possible in the growing semiconductor layer 7 . If the substrate is completely covered within the separation region 4 , there is no epitaxial growth. This results in an uneven supply of epitaxial material, in particular increased at the edges of the separation region 4 , which can lead to an uneven layer thickness. An associated layer thickness inhomogeneity of the semiconductor layer in the region of groups 3 a, b is undesirable and disadvantageous for the further processing of the semiconductor layer to form components.

Bei der Erfindung wird durch die Öffnungen 5 innerhalb des Trennbereichs 4 ein ungleichmäßiges Angebot an Epitaxiematerial ausgeglichen, da auch innerhalb des Trennbereichs teilweise epitaktisches Wachstum stattfinden kann. Damit wird das Aufwachsen einer gleichmäßig dicken Halbleiterschicht, d. h. eine homogene Schichtdicke erreicht. In the invention, the openings 5 within the separation area 4 compensate for an uneven supply of epitaxial material, since epitaxial growth can also take place within the separation area. This results in the growth of a uniformly thick semiconductor layer, ie a homogeneous layer thickness.

Weiterhin entsteht aufgrund des Zusammenwachsens einer Vielzahl von Halbleiterkristallbereichen im Trennbereich 4 eine stark gestörte Kristallregion, die auch als Koaleszenzregion bezeichnet wird. Diese Koaleszenzregion bildet eine Schwachstelle der Halbleiterschicht 7, in der sich Risse bevorzugt bilden und ausbreiten können. Furthermore, due to the growing together of a large number of semiconductor crystal regions in the separation region 4, a strongly disturbed crystal region arises, which is also referred to as a coalescence region. This coalescence region forms a weak point in the semiconductor layer 7 , in which cracks can form and spread preferentially.

Besonders bevorzugt ist bei der Erfindung die Maskenschicht so strukturiert, daß die Dichte der Koaleszenzflächen, also der Grenzflächen, an denen Halbleiterkristallbereiche zusammenwachsen, im Trennbereich größer ist als im Bereich der angrenzenden Gruppen streifenförmiger Öffnungen. Damit bildet der Trennbereiches 4 eine Sollbruchstelle. Bei einem Abkühlprozeß nach der Epitaxie können daher insbesondere im Trennbereich Risse entstehen, ohne die angrenzenden Bereich der Halbleiterschicht zu schädigen. In the case of the invention, the mask layer is particularly preferably structured such that the density of the coalescence surfaces, that is to say the interfaces at which semiconductor crystal regions grow together, is greater in the separation region than in the region of the adjacent groups of strip-shaped openings. The separation area 4 thus forms a predetermined breaking point. In a cooling process after the epitaxy, cracks can therefore develop, in particular in the separation area, without damaging the adjacent area of the semiconductor layer.

Fig. 3 zeigt ein drittes Ausführungsbeispiel einer Maskenschicht 1 für ein erfindungsgemäßes Herstellungsverfahren. Hier sind im Unterschied zu den bisher beschriebenen Ausführungsbeispielen die streifenförmigen Öffnungen 2 in mehr als zwei Gruppen zusammengefaßt. Vorliegend sind diese Öffnungen 2 in acht in Form einer Matrix angeordneten Gruppen 3a bis 3h gebildet. Die Gruppen sind durch insgesamt vier Trennbereiche 4a bis 4d voneinander beabstandet, wobei drei Trennbereiche 4a, 4b und 4c parallel zueinander verlaufen und der vierte Trennbereich 4d dazu orthogonal angeordnet ist. Eine solche Maskenstruktur ermöglicht insbesondere bei großflächigen Substraten eine vorteilhaft hohe Ausbeute der Halbleiterschicht bzw. eine möglichst große Schichtdicke. Ähnliche Anordnung mit einer unterschiedlichen Anzahl von streifenförmigen Öffnungen und/oder Zeilen bzw. Spalten der matrixartigen Anordnung von Gruppen streifenförmiger Öffnungen liegen ebenfalls im Rahmen der Erfindung. Fig. 3 shows a third embodiment of a mask layer 1 of an inventive manufacturing process. In contrast to the previously described exemplary embodiments, the strip-shaped openings 2 are combined in more than two groups. In the present case, these openings 2 are formed in eight groups 3 a to 3 h arranged in the form of a matrix. The groups are spaced apart from one another by a total of four separation areas 4 a to 4 d, three separation areas 4 a, 4 b and 4 c running parallel to one another and the fourth separation area 4 d being arranged orthogonally thereto. Such a mask structure enables, in particular in the case of large-area substrates, an advantageously high yield of the semiconductor layer or the greatest possible layer thickness. Similar arrangements with a different number of strip-shaped openings and / or rows or columns of the matrix-like arrangement of groups of strip-shaped openings are also within the scope of the invention.

Die Fig. 4a bis 4e zeigen schematisch ein Ausführungsbeispiel eines erfindungsgemäßen Herstellungsverfahrens anhand von fünf Zwischenschritten. FIGS. 4a to 4e schematically show an embodiment of a manufacturing method according to the invention using five intermediate steps.

Im ersten Schritt, Fig. 4a, wird ein Substrat 8 bereitgestellt. Zur epitaktischen Abscheidung von Nitrid-Verbindungshalbleitern, wie GaN, InN, AlN, InGaN, AlGaN oder InAlGaN, auf die sich das Ausführungsbeispiel im folgenden insbesondere bezieht, eignen sich beispielsweise Siliziumkarbid- oder Saphirsubstrate. Auf dem Substrat kann in diesem Schritt optional eine Initialschicht 6, beispielsweise ebenfalls eine Nitrid-Verbindungshalbleiterschicht abgeschieden werden. Der Übersichtlichkeit halber ist diese Schicht im folgenden nicht dargestellt. In the first step, FIG. 4a, a substrate 8 is provided. Silicon carbide or sapphire substrates, for example, are suitable for the epitaxial deposition of nitride compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN or InAlGaN, to which the exemplary embodiment relates in particular below. In this step, an initial layer 6 , for example likewise a nitride compound semiconductor layer, can optionally be deposited on the substrate. For the sake of clarity, this layer is not shown below.

Im nächsten Schritt, Fig. 4b, wird die Maskenschicht 1 auf dem Substrat bzw. gegebenenfalls der Initialschicht 6 ausgebildet. Dazu kann zunächst eine geschlossene Schicht, beispielsweise eine Siliziumoxid- oder Siliziumnitrid-Schicht aufgebracht werden. Nachfolgend wird diese Schicht so strukturiert, daß eine Mehrzahl von streifenförmigen Öffnungen 2 entsteht, die in zwei voneinander lateral durch den Trennbereich 4 beabstandeten Gruppen 3a, 3b angeordnet sind. Vorzugsweise weist die Maskenschicht 1 eine Fig. 1 bis 3 entsprechende Struktur auf. In the next step, FIG. 4b, the mask layer 1 is formed on the substrate or possibly the initial layer 6 . For this purpose, a closed layer, for example a silicon oxide or silicon nitride layer, can first be applied. This layer is subsequently structured in such a way that a plurality of strip-shaped openings 2 are formed, which are arranged in two groups 3 a, 3 b laterally spaced apart from one another by the separating region 4 . The mask layer 1 preferably has a structure corresponding to FIGS. 1 to 3.

Im nächsten Schritt, Fig. 4c, beginnt der Aufwachsprozeß des Halbleitermaterials. Dabei wächst zunächst die Halbleiterschicht 7 nur in den Bereichen der Öffnungen 2 auf. Eine geringfügige Bedeckung der Maskenschicht 1, die hier vernachlässigt wird, kann dabei auch auftreten. Aufgrund der unterschiedlichen Materialien und der fehlenden Gitteranpassung findet aber auf der Maskenschicht 1 selbst kein Kristallwachstum im eigentlichen Sinne statt. In the next step, FIG. 4c, the growth process of the semiconductor material begins. The semiconductor layer 7 initially grows only in the regions of the openings 2 . A slight covering of the mask layer 1 , which is neglected here, can also occur. Because of the different materials and the lack of lattice adaptation, however, there is no crystal growth in the actual sense on the mask layer 1 itself.

Sobald die Dicke der Halbleiterschicht 7 die Dicke der Maskenschicht 1 erreicht hat, tritt ein ausgeprägtes laterales Wachstum auf. Dabei wächst die Halbleiterschicht 7 im Bereich der beiden Gruppen 3a und 3b lateral zusammen, Fig. 4d. Weiterhin bildet sich auch innerhalb der Öffnungen 5 im Trennbereich 4 eine Halbleiterschicht, die nachfolgend lateral den Trennbereich 4 überwächst. As soon as the thickness of the semiconductor layer 7 has reached the thickness of the mask layer 1 , pronounced lateral growth occurs. The semiconductor layer 7 grows in the region of the two groups 3 a and 3 b together laterally, Fig. 4d. Furthermore, a semiconductor layer also forms within the openings 5 in the separation region 4 , which subsequently laterally overgrows the separation region 4 .

Abschließend wird das Verfahren fortgesetzt, bis eine geschlossene Halbleiterschicht 7 entsteht, Fig. 4e. Aufgrund der wesentlich größeren Zahl zusammenwachsender Grenzflächen entsteht eine Vielzahl von Koaleszenzflächen 11, so daß die Dichte der Koaleszenzflächen 11 innerhalb des Trennbereichs 4 im Vergleich zu den angrenzenden Bereichen der Gruppen 3a und 3b deutlich erhöht wird. Damit bildet der Trennbereich 4 eine Schwachstelle in der Kristallschicht, in der sich Risse bevorzugt bilden und ausbreiten, so daß der Trennbereich 4 als Sollbruchstelle fungiert. Finally, the method is continued until a closed semiconductor layer 7 is formed, FIG. 4e. Due to the much larger number of interfaces growing together, a large number of coalescence surfaces 11 are created , so that the density of the coalescence surfaces 11 within the separation region 4 is significantly increased in comparison to the adjacent regions of groups 3 a and 3 b. The separation region 4 thus forms a weak point in the crystal layer, in which cracks preferably form and spread out, so that the separation region 4 functions as a predetermined breaking point.

Die Zusammensetzung der Halbleiterschicht 7 kann bei der Erfindung während des Auf- und Überwachens gleichbleibend sein oder variiert werden. Weiterhin können dabei auch mehrere Halbleiterschichten aufeinander aufgewachsen werden. In the invention, the composition of the semiconductor layer 7 can be constant or can be varied during the monitoring and monitoring. Furthermore, several semiconductor layers can also be grown on one another.

Wird die so epitaktisch hergestellte Halbleiterschicht mit dem Substrat nach dem Epitaxieprozeß abgekühlt, beispielsweise von 1000°C auf 20°C, so treten aufgrund der verschiedenen thermischen Ausdehnungskoeffizienten von Substrat und Halbleitermaterial mechanische Spannungen in der Halbleiterschicht auf. Diese Spannungen können zu Rissen in der Halbleiterschicht führen und bei herkömmlich hergestellten Halbleiterschichten diese unbrauchbar machen oder die Ausbeute stark reduzieren. Zudem begrenzen derartige Spannungen bei herkömmlichen Herstellungsverfahren die maximal erreichbare Schichtdicke. If the semiconductor layer thus produced epitaxially cooled the substrate after the epitaxial process, for example from 1000 ° C to 20 ° C, occur due to the different coefficients of thermal expansion of substrate and Semiconductor material mechanical stresses in the Semiconductor layer. These tensions can cause cracks in the Lead semiconductor layer and in conventionally manufactured Semiconductor layers make them unusable or the yield greatly reduce. Such tensions also limit conventional manufacturing processes the maximum achievable Layer thickness.

Eine erfindungsgemäß hergestellte Halbleiterschicht ist nach der Abkühlung in Fig. 5 dargestellt. Aufgrund der durch die Strukturierung der Maskenschicht 1 bedingten höheren Dichte der Koaleszenzflächen 11 im Trennbereich 4 sind durch mechanische Spannungen entstehende Risse 9 im Trennbereich 4 lokalisiert, die angrenzenden Bereiche der Halbleiterschicht außerhalb des Trennbereichs 4 bleiben von diesen Rissen unbeschädigt und können insbesondere mit automatisierten Fertigungsverfahren leicht weiter verarbeitet werden. A semiconductor layer produced according to the invention is shown in FIG. 5 after cooling. Due to the higher density of the coalescence surfaces 11 in the separating area 4 due to the structuring of the mask layer 1 , cracks 9 resulting from mechanical stresses are localized in the separating area 4 , the adjacent areas of the semiconductor layer outside the separating area 4 remain undamaged by these cracks and can be easily removed, in particular with automated manufacturing processes to be processed further.

Die Erläuterung der Erfindung anhand der beschriebenen Ausführungsbeispiele stellt selbstverständlich keine Einschränkung der Erfindung auf diese dar. The explanation of the invention based on the described Of course, there are no exemplary embodiments Limitation of the invention to this.

Claims (21)

1. Verfahren zur Herstellung einer Halbleiterschicht (7) mit den Schritten a) Bereitstellen eines Substrats (8), b) Aufbringen einer Maskenschicht (1) mit einer Mehrzahl von Öffnungen (2) auf dem Substrat (8), und c) Aufwachsen mindestens einer Halbleiterschicht (7), wobei die Maskenschicht (1) von dem Halbleitermaterial lateral überwachsen wird, dadurch gekennzeichnet, daß
die Öffnungen (2) in der Maskenschicht streifenförmig geformt und in mindestens zwei Gruppen (3a, 3b) angeordnet sind, wobei die Gruppen (3a, 3b) durch einen Trennbereich (4) voneinander lateral beabstandet sind. 1. A method for producing a semiconductor layer ( 7 ) with the steps a) providing a substrate ( 8 ), b) applying a mask layer ( 1 ) with a plurality of openings ( 2 ) on the substrate ( 8 ), and c) growth of at least one semiconductor layer ( 7 ), the mask layer ( 1 ) being laterally overgrown by the semiconductor material, characterized in that
the openings ( 2 ) in the mask layer are strip-shaped and are arranged in at least two groups ( 3 a, 3 b), the groups ( 3 a, 3 b) being laterally spaced apart from one another by a separating region ( 4 ). 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterschicht (7) nach Schritt c) abgekühlt wird, wobei der Trennbereich (4) so dimensioniert ist, daß er bei oder nach dem Abkühlen eine Sollbruchstelle in der Halbleiterschicht (7) bildet. 2. The method according to claim 1, characterized in that the semiconductor layer ( 7 ) is cooled after step c), the separation region ( 4 ) being dimensioned such that it forms a predetermined breaking point in the semiconductor layer ( 7 ) during or after cooling. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in Schritt c) eine Mehrzahl von Koaleszenzflächen (11) in der Halbleiterschicht (7) ausgebildet werden, wobei die Dichte der Koaleszenzflächen (11) innerhalb des Trennbereichs (4) im Vergleich zu den angrenzenden Bereichen der Halbleiterschicht (7) erhöht ist. 3. The method according to claim 1 or 2, characterized in that in step c) a plurality of coalescence surfaces ( 11 ) are formed in the semiconductor layer ( 7 ), the density of the coalescence surfaces ( 11 ) within the separation region ( 4 ) compared to the adjacent areas of the semiconductor layer ( 7 ) is increased. 4. Verfahren nach eionem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Maskenschicht (1) innerhalb des Trennbereichs (4) eine Mehrzahl von Öffnungen (5) aufweist. 4. The method according to claims 1 to 3, characterized in that the mask layer ( 1 ) has a plurality of openings ( 5 ) within the separation region ( 4 ). 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine Mehrzahl der steifenförmigen Öffnungen (2) so ausgebildet sind, daß jeweils eine steifenförmige Öffnung (2) der einen Gruppe (3a) und eine steifenförmige Öffnung (2) der anderen Gruppe (3b) längs einer gemeinsamen Gerade (10) angeordnet sind. 5. The method according to any one of claims 1 to 4, characterized in that a plurality of the stiffened openings ( 2 ) are formed such that a stiff opening ( 2 ) of the one group ( 3 a) and a stiff opening ( 2 ) another group ( 3 b) are arranged along a common straight line ( 10 ). 6. Verfahren nach Anspruch 4 und 5, dadurch gekennzeichnet, daß mindestens eine Öffnung (5) innerhalb des Trennbereichs (4) zwischen zwei längs einer gemeinsamen Gerade (10) angeordneten streifenförmigen Öffnungen (2) angeordnet ist. 6. The method according to claim 4 and 5, characterized in that at least one opening ( 5 ) within the separation region ( 4 ) between two along a common straight line ( 10 ) arranged strip-shaped openings ( 2 ) is arranged. 7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der durch den Trennbereich (4) gebildete Abstand (b) zwischen den beiden Gruppen (3a, 3b) streifenförmiger Öffnungen (2) größer, insbesondere doppelt so groß oder mehr als doppelt so groß wie der Abstand (a) zweier benachbarter Öffnungen (2) in einer Gruppe ist. 7. The method according to any one of claims 1 to 6, characterized in that the distance (b) formed by the separation region ( 4 ) between the two groups ( 3 a, 3 b) strip-shaped openings ( 2 ) larger, in particular twice as large or is more than twice the distance (a) between two adjacent openings ( 2 ) in a group. 8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß in Schritt b) die Maskenschicht (1) aufgebracht wird mit den Schritten - Abscheiden einer geschlossenen Maskenschicht und - Ausbilden der Öffnungen (2) in der Maskenschicht. 8. The method according to any one of claims 1 to 7, characterized in that in step b) the mask layer ( 1 ) is applied with the steps - depositing a closed mask layer and - Forming the openings ( 2 ) in the mask layer. 9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Maskenschicht (1) ein Siliziumoxid oder ein Siliziumnitrid enthält. 9. The method according to any one of claims 1 to 8, characterized in that the mask layer ( 1 ) contains a silicon oxide or a silicon nitride. 10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß vor Schritt b) eine Initialschicht (6) auf das Substrat aufgewachsen wird und die Maskenschicht (1) auf die Initialschicht (6) aufgebracht wird. 10. A method according to any one of claims 1 to 9, characterized in that step b before) an initial layer (6) is grown on the substrate and the mask layer is applied to the initial layer (6) (1). 11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Initialschicht (6) einen Nitrid-Verbindungshalbleiter enthält. 11. The method according to claim 10, characterized in that the initial layer ( 6 ) contains a nitride compound semiconductor. 12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die Halbleiterschicht (7) einen Nitrid-Verbindungshalbleiter enthält. 12. The method according to any one of claims 1 to 11, characterized in that the semiconductor layer ( 7 ) contains a nitride compound semiconductor. 13. Verfahren nach einem der Ansprüche 11 oder 12, dadurch gekennzeichnet, daß der in der Halbleiterschicht (7) enthaltene und/oder der in der Initialschicht (6) enthaltene Nitrid-Verbindungshalbleiter eine Nitridverbindung von Elementen der dritten und/oder fünften Hauptgruppe ist. 13. The method according to any one of claims 11 or 12, characterized in that the nitride compound semiconductor contained in the semiconductor layer ( 7 ) and / or contained in the initial layer ( 6 ) is a nitride compound of elements of the third and / or fifth main group. 14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Nitridverbindung GaN, AlN, InN, InGaN, AlGaN oder AlInGaN ist. 14. The method according to claim 13, characterized in that the nitride compound GaN, AlN, InN, InGaN, AlGaN or AlInGaN is. 15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß das Substrat (8) Siliziumkarbid oder Saphir enthält. 15. The method according to any one of claims 1 to 14, characterized in that the substrate ( 8 ) contains silicon carbide or sapphire. 16. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß auf die Halbleiterschicht weitere, insbesondere mindestens einen Nitrid-Verbindungshalbleiter enthaltende Halbleiterschichten aufgebracht werden. 16. The method according to any one of claims 1 to 15, characterized in that further, in particular at least, on the semiconductor layer containing a nitride compound semiconductor Semiconductor layers are applied. 17. Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß die Zusammensetzung der Halbleiterschicht (7) in senkrechter Richtung zur Schichtebene variiert. 17. The method according to any one of claims 1 to 16, characterized in that the composition of the semiconductor layer ( 7 ) varies in the direction perpendicular to the layer plane. 18. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß das Verfahren fortgesetzt wird mit einem Zerteilen der Halbleiterschicht (7) in eine Mehrzahl von Halbleiterkörpern. 18. The method according to any one of claims 1 to 17, characterized in that the method is continued with a division of the semiconductor layer ( 7 ) into a plurality of semiconductor bodies. 19. Elektronisches Bauelement, dadurch gekennzeichnet, daß es einen Halbleiterkörper nach Anspruch 18 oder einen Halbleiterkörper, der aus einer nach einem der Ansprüche 1 bis 17 hergestellten Halbleiterschicht gefertigt ist, enthält. 19. electronic component, characterized in that it is a semiconductor body according to claim 18 or one Semiconductor body consisting of one according to one of Claims 1 up to 17 semiconductor layer produced, contains. 20. Elektronisches Bauelement nach Anspruch 19, dadurch gekennzeichnet, daß es ein optoelektronisches, insbesondere ein strahlungsemittierendes Bauelement ist. 20. Electronic component according to claim 19, characterized in that it is an optoelectronic one is a radiation-emitting component. 21. Elektronisches Bauelement nach Anspruch 20, dadurch gekennzeichnet, daß es eine Lumineszenzdiode, insbesondere eine Leuchtdiode oder eine Laserdiode ist. 21. Electronic component according to claim 20, characterized in that it is a luminescent diode, in particular a light emitting diode or is a laser diode.
DE2002118498 2002-04-25 2002-04-25 Method for producing a semiconductor layer and electronic component Expired - Fee Related DE10218498B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002118498 DE10218498B4 (en) 2002-04-25 2002-04-25 Method for producing a semiconductor layer and electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002118498 DE10218498B4 (en) 2002-04-25 2002-04-25 Method for producing a semiconductor layer and electronic component

Publications (2)

Publication Number Publication Date
DE10218498A1 true DE10218498A1 (en) 2003-11-20
DE10218498B4 DE10218498B4 (en) 2007-02-22

Family

ID=29264829

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002118498 Expired - Fee Related DE10218498B4 (en) 2002-04-25 2002-04-25 Method for producing a semiconductor layer and electronic component

Country Status (1)

Country Link
DE (1) DE10218498B4 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10327612A1 (en) * 2003-04-30 2004-11-25 Osram Opto Semiconductors Gmbh Production of semiconductor bodies based on nitride compound semiconductor material, especially radiation-emitting semiconductor chips, comprises forming a mask layer on a substrate having windows, and further processing
US7291509B2 (en) 2003-04-30 2007-11-06 Osram Opto Semiconductors Gmbh Method for fabricating a plurality of semiconductor chips
WO2016050432A1 (en) * 2014-09-29 2016-04-07 Osram Opto Semiconductors Gmbh Method for producing a plurality of semiconductor chips and semiconductor chip
DE102015110071A1 (en) * 2015-06-23 2016-12-29 Osram Oled Gmbh Organic light emitting diode and operating method for an organic light emitting diode

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0032801A2 (en) * 1980-01-22 1981-07-29 Kabushiki Kaisha Toshiba Method of dicing a semiconductor wafer
EP0343720A2 (en) * 1988-05-23 1989-11-29 Koninklijke Philips Electronics N.V. Semiconductor wafer and method of dividing it
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
US6156584A (en) * 1997-03-28 2000-12-05 Rohm Co., Ltd. Method of manufacturing a semiconductor light emitting device
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6320209B1 (en) * 1998-04-28 2001-11-20 Sharp Kabushiki Kaisha Epitaxial lateral overgrowth of gallium nitride based semiconductive oxide selective growth mask and method for fabricating the same
EP1172464A1 (en) * 2000-07-10 2002-01-16 Sumitomo Electric Industries, Ltd. Method of producing a single crystal gallium nitride substrate and single crystal gallium nitride substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0032801A2 (en) * 1980-01-22 1981-07-29 Kabushiki Kaisha Toshiba Method of dicing a semiconductor wafer
EP0343720A2 (en) * 1988-05-23 1989-11-29 Koninklijke Philips Electronics N.V. Semiconductor wafer and method of dividing it
US6156584A (en) * 1997-03-28 2000-12-05 Rohm Co., Ltd. Method of manufacturing a semiconductor light emitting device
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
US6320209B1 (en) * 1998-04-28 2001-11-20 Sharp Kabushiki Kaisha Epitaxial lateral overgrowth of gallium nitride based semiconductive oxide selective growth mask and method for fabricating the same
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
EP1172464A1 (en) * 2000-07-10 2002-01-16 Sumitomo Electric Industries, Ltd. Method of producing a single crystal gallium nitride substrate and single crystal gallium nitride substrate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NAM, O.-H., [u.a.]: Leteral epitaxy of low defect density GaN layers via organometallic vapor phase epitaxy. In: Appl. Phys. Lett., 1997, Vol. 71, No. 18, S. 2638-2640 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10327612A1 (en) * 2003-04-30 2004-11-25 Osram Opto Semiconductors Gmbh Production of semiconductor bodies based on nitride compound semiconductor material, especially radiation-emitting semiconductor chips, comprises forming a mask layer on a substrate having windows, and further processing
US7291509B2 (en) 2003-04-30 2007-11-06 Osram Opto Semiconductors Gmbh Method for fabricating a plurality of semiconductor chips
DE10327612B4 (en) * 2003-04-30 2010-08-05 Osram Opto Semiconductors Gmbh Method for producing a plurality of semiconductor chips
WO2016050432A1 (en) * 2014-09-29 2016-04-07 Osram Opto Semiconductors Gmbh Method for producing a plurality of semiconductor chips and semiconductor chip
US10186423B2 (en) 2014-09-29 2019-01-22 Osram Opto Semiconductors Gmbh Method for producing a plurality of semiconductor chips having a mask layer with openings
US10727052B2 (en) 2014-09-29 2020-07-28 Osram Oled Gmbh Semiconductor chip having a mask layer with openings
DE102015110071A1 (en) * 2015-06-23 2016-12-29 Osram Oled Gmbh Organic light emitting diode and operating method for an organic light emitting diode
DE102015110071B4 (en) 2015-06-23 2023-09-07 Pictiva Displays International Limited Organic light emitting diode and operating method for an organic light emitting diode

Also Published As

Publication number Publication date
DE10218498B4 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
DE69918643T2 (en) GaN film with reduced stress density and manufacturing process
DE10392313B4 (en) Gallium nitride based devices and manufacturing processes
DE69907349T2 (en) Process for reducing stress in GaN devices
DE60128134T2 (en) GALLIUM NITRIDE MATERIALS AND METHOD FOR PRODUCING LAYERS OF THIS MATERIAL
DE69633203T2 (en) Semiconductor laser devices
DE602004003910T2 (en) Buffer structure for heteroepitaxy on a silicon substrate
EP0903792A2 (en) Method of manufacturing a plurality of semiconductor bodies
DE60033800T2 (en) GAN SEMICONDUCTOR COMPOSITE CRYSTAL WAXING METHOD AND SEMICONDUCTOR SUBSTRATE
DE19715572A1 (en) Selective epitaxy of III-V nitride semiconductor layers
DE102005005635A1 (en) Radiation-emitting optoelectronic component with a quantum well structure and method for its production
EP1908099A1 (en) Semi-conductor substrate and method and masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy
DE10114029A1 (en) III-V semiconductor and process for its manufacture
EP1456872A1 (en) Method for depositing iii-v semiconductor layers on a non iii-v substrate
DE10320160A1 (en) Production of semiconductor bodies for e.g. optoelectronic components comprises forming a mask layer on the substrate or on an initial layer having windows to the substrate, back-etching, and further processing
WO2014048805A1 (en) Optoelectronic component and method for producing an optoelectronic component
DE112004001230B4 (en) Growth methods for nitride semiconductor epitaxial layers
DE2653532C2 (en) Growing method for epitaxial semiconductor layers
DE19945465A1 (en) Photonic nitride compound semiconductor device, e.g. blue UV emitting laser diode or LED, has a substrate with a cleavage plane perpendicular to its main surface to facilitate resonant facet formation and chip separation
DE10218498B4 (en) Method for producing a semiconductor layer and electronic component
EP1770767B1 (en) GaAs semiconductor substrate and semiconductor device
DE19838810B4 (en) Method for producing a plurality of Ga (In, Al) N light-emitting diode chips
DE10142656A1 (en) Production of a III-V nitride semiconductor layer based on gallium nitride comprises applying a mask layer on a substrate to form masked regions and non-masked regions, and growing nitride semiconductor layer over the non-masked regions
EP0002658A2 (en) Process for manufacturing a semiconductor device
DE102006043991A1 (en) Production of a semiconductor especially a semiconductor laser comprises placing a substrate on a satellite and forming a thin alloy semiconductor layer on the substrate whilst thermal energy is fed to the substrate through the satellite
DE10327612B4 (en) Method for producing a plurality of semiconductor chips

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee