DE10223748A1 - Integrierte Schaltungsvorrichtung, die selbstjustierte Kontakte mit einer erhöhten Ausrichtungsgrenze aufweisen, und Verfahren zur Herstellung derselben - Google Patents
Integrierte Schaltungsvorrichtung, die selbstjustierte Kontakte mit einer erhöhten Ausrichtungsgrenze aufweisen, und Verfahren zur Herstellung derselbenInfo
- Publication number
- DE10223748A1 DE10223748A1 DE10223748A DE10223748A DE10223748A1 DE 10223748 A1 DE10223748 A1 DE 10223748A1 DE 10223748 A DE10223748 A DE 10223748A DE 10223748 A DE10223748 A DE 10223748A DE 10223748 A1 DE10223748 A1 DE 10223748A1
- Authority
- DE
- Germany
- Prior art keywords
- self
- layer
- word line
- forming
- line structures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Abstract
Eine integrierte Schaltungsvorrichtung, beispielsweise eine Speichervorrichtung, enthält ein Substrat und in dem Substrat eine Vielzahl von Reihen aus aktiven Bereichen, wobei die aktiven Bereiche in einem gestaffelten Muster derart angeordnet sind, daß aktive Bereiche einer ersten Reihe mit Abschnitten eines Isolationsbereichs, der aktive Bereiche von der benachbarten zweiten aktiven Reihe trennt, ausgerichtet sind. Source- und Drainbereiche sind in den aktiven Bereichen und sind derart angeordnet, daß jeder Bereich einen Drainbereich aufweist, der zwischen zwei Sourcebereichen liegt. Eine Vielzahl von Wortleitungsstrukturen sind auf dem Substrat und quer zu den Reihen von aktiven Bereichen derart angeordnet, daß die Wortleitungsstrukturen die aktiven Bereiche zwischen den Sourcebereichen und den Drainbereichen kreuzen. Jeweilige Reihen von Leitungspads liegen zwischen jeweiligen benachbarten Wortleitungsstrukturen, einschließlich erster Leitungspads auf den Sourcebereichen, zweiter Leitungspads auf den Drainbereichen und dritter Leitungspads auf die aktiven Bereiche trennenden Isolationsbereiche. Eine Vielzahl von Bitleitungsstrukturen sind auf dem Substrat und erstrecken sich quer zu den Wortleitungsstrukturen und konktaktieren die zweiten Leitungspads. Geeignete Herstellungsverfahren werden ebenso beschrieben.
Description
Diese Anmeldung beansprucht die Priorität der koreanischen Patentanmeldungen
Nr. 2001-29731, eingereicht am 29. Mai 2001, deren Inhalt in seiner Gesamtheit im
Folgenden durch Bezugnahme mit offenbart wird.
Die vorliegende Erfindung betrifft integrierte Schaltungsvorrichtungen und Ver
fahren zur Herstellung derselben, und insbesondere integrierte Schaltungen, wie bei
spielsweise integrierte Schaltungsspeichervorrichtungen mit selbsjustierenden Kontakt
flecken (self-aligned contact pads bzw. SAC-pads) und Verfahren zur Herstellung der
selben.
Da Speichervorrichtungen zum Betrieb mit höheren Geschwindigkeiten und einer
größeren Speicherkapazität entworfen werden, hat sich die Integrationsdichte der inte
grierten Schaltungsspeichervorrichtungen allgemein erhöht. Da beispielsweise die Inte
grationsdichte von dynamischen Schreib-Lese-Speichern (DRAMs) auf mehr als ein
Gigabyte angestiegen ist, hat sich die Entwurfsregel auf 0,18 µm und darunter ernied
rigt. Horizontale Lücken zwischen den einzelnen Vorrichtungen, vertikale Lücken zwi
schen den Schichten und falschjustierte Grenzen sind typischerweise proportional zu der
Verringerung der Entwurfsregel (Design Rule) verringert worden. Dementsprechend
können Defekte, wie beispielsweise eine schlechte Kontaktfüllung oder eine Fehlaus
richtung auftreten.
Eine herkömmliche integrierte Schaltungsspeichervorrichtung, die ein
selbstjustierendes Kontaktverfahren verwendet, wird im Folgenden unter Bezugnahme
auf die Fig. 1 und 2 beschrieben. Gemäß Fig. 1 und 2 wird auf einem
Halbleitersubstrat 10 eine Isolationsschicht 12 ausgebildet, wodurch aktive Bereiche 11
bestimmt werden. Randschaltungsbereiche (nicht gezeigt) und Kernbereiche (nicht ge
zeigt) können ebenso durch die Isolationsschicht 12 bestimmt werden. Als nächstes
wird eine Gate-Isolationsschicht 13, eine Gate-Leitungsschicht 14 und eine Abdeck
schicht 15 aufeinanderfolgend auf dem Halbleitersubstrat 10 abgeschieden. Vorbe
stimmte Abschnitte der Abdeckungsschicht 15 und der Gate-Leitungsschicht 14 werden
gemustert bzw. markiert. Spacers 16 werden an den Seitenwänden der verbleibenden
Abschnitte der Abdeckschicht 15 und der verbleibenden Gate-Isolationsschicht 14 aus
gebildet, wodurch Wortleitungsstrukturen 17 ausgebildet werden.
Wie in Fig. 1 gezeigt, erstrecken sich die Wortleitungsstrukturen 17 in einer
Y-Richtung über die aktiven Bereiche 11 und sind durch einen vorbestimmten Abstand
voneinander beabstandet. Ein Paar von Wortleitungsstrukturen 17 kreuzt jeden aktiven
Bereich 11. Störstellen für eine Source oder einen Drain werden in den aktiven Be
reich 11 auf beiden Seiten jeder der Wortleitungsstrukturen 17 implantiert, wodurch sie
einen Sourcebereich 18a und einen Drainbereich 18b in jedem aktivem Bereich 11 aus
bilden.
Ein Ätzstopper (nicht gezeigt) und eine Zwischenisolationsschicht 19 werden auf
einanderfolgend aus dem Halbleitersubstrat abgeschieden. Die Zwischenisolations
schicht 19 füllt Räume zwischen benachbarten bzw. angrenzenden Wortleitungsstruktu
ren 17 auf. Die Zwischenisolationsschicht 19 und der Ätzstopper werden zum Freilegen
der Source- und Drainbereiche 18a und 18b geätzt. Anschließend wird eine leitende
Polysiliciumschicht (nicht gezeigt) auf dem Halbleitersubstrat 10 abgeschieden, um die
freigelegten Source- und Drainbereichen 18a und 18b zu kontaktieren. Die
Polysiliciumschicht wird vorzugsweise mit einer Dicke abgeschieden, die ausreichend
ist, um die Zwischenräume zwischen den benachbarten bzw. benachbarten Wortlei
tungsstrukturen 17 aufzufüllen. Die Polysiliciumschicht wird chemisch und mechanisch
solange poliert, bis die Zwischenisolationsschicht 19 freigelegt ist, wodurch
selbstjustierende Kontaktflecken (SAC-pads) 20a und 20b in Kontakt mit den Source-
und Drainbereichen 18a und 18b ausgebildet werden. Die selbstjustierenden Kontakt
flecken 20b, die in Kontakt mit den Drainbereichen 18b sind, besetzten teilweise die
Räume 21 zwischen den aktiven Bereichen 11, da Bitleitungen (nicht gezeigt) recht
winklig zu den Wortleitungsstrukturen 17 in den Räumen 21 zwischen den aktiven Be
reichen 11 angeordnet werden. Der selbstjustierende Kontaktflecken 20b, der in Kontakt
mit dem Drainbereich 18b ist, wird in Kontakt mit den Bitleitungen (nicht gezeigt) ge
bracht, und der selbstjustierende Kontaktflecken 20a, der in Kontakt mit den Sourcebe
reich 18a ist, wird in Kontakt mit einer Speicherknotenelektrode gebracht.
Eine derartige herkömmliche Speicherstruktur kann folgende Probleme aufweisen:
Obgleich die Kontaktflecken 20a und 20b selbstjustierend sind, kann es schwierig sein, die Öffnungen an welcher die selbsjustierenden Kontaktflecken 20a und 20b aus gebildet werden, aufgrund der Integrationsdichte der Speichervorrichtung genauso zu justieren bzw. auszurichten. Somit sind die benachbarten selbstjustierenden bzw. selbstjustierten Kontaktflecken 20a und 20b nicht vollständig voneinander isoliert und eine Brücke (Kurzschluß) kann auftreten.
Obgleich die Kontaktflecken 20a und 20b selbstjustierend sind, kann es schwierig sein, die Öffnungen an welcher die selbsjustierenden Kontaktflecken 20a und 20b aus gebildet werden, aufgrund der Integrationsdichte der Speichervorrichtung genauso zu justieren bzw. auszurichten. Somit sind die benachbarten selbstjustierenden bzw. selbstjustierten Kontaktflecken 20a und 20b nicht vollständig voneinander isoliert und eine Brücke (Kurzschluß) kann auftreten.
Wie durch "3D" in Fig. 1 angedeutet, sind die selbstjustierten Kontaktflecken 20a
und 2% dreidimensionale Strukturen. Wenn Licht gleichzeitig entlang der drei Dimen
sionen des selbstausgerichteten Kontaktflecken 20a und 20b angewendet wird, kann ein
Interferrenzeffekt um die Ecken der Strukturen herum auftreten. Falls Licht in den drei
verschiedenen Richtungen angewendet wird, kann es außerdem schwierig sein, zu Fo
kussieren. Dementsprechend kann es schwierig sein, die Öffnungen auszurichten, an
welchen die selbstjustierten Kontaktflecken ausgebildet werden.
Da die Größe des selbstjustierten Kontaktes 20a, der im Kontakt mit dem Source
bereich 18a ist, sich von der Größe des selbstausgerichteten Kontaktes 20b, der in
Kontakt mit dem Drainbereich 18b ist, kann es außerdem schwierig sein, den Grad, bis
zu welchem die Zwischenisolationsschicht 19 zum Ausbilden der Öffnungen für die
Kontakte geätzt wird, gleichförmig zu steuern. Bei einigen herkömmlichen Speichervor
richtungen werden lediglich die Bereiche, bei welchen die selbstjustierten
Kontaktflecken 20a und 20b ausgebildet werden, vor dem Ausbilden der selbstjustierten
Kontaktflecken 20a und 20b geöffnet. Aufgrund des Formfaktors (aspect ratio) der
Wortleitungsstrukturen 17 können Hohlräume in der Zwischenisolationsschicht 19 aus
gebildet werden, die den Raum zwischen den Wortleitungsstrukturen 17 ausfüllt. Die
Hohlräume können während der Ausbildung der Öffnungen für die selbstjustierten
Kontaktbereiche größer werden. Während des Ausbildens der selbstjustierten Kontakt
flecken 20a und 20b kann eine Polysiliciumschicht, die zum Ausbilden der
selbstjustierten Kontaktflecken 20a und 20b verwendet wird, die Hohlräume auffüllen
und somit können parasitäre Leitungen (nicht gezeigt) erzeugt werden, die parallel zu
den Wortleitungen zwischen den Wortleitungsstrukturen 17 angeordnet sind. Da derar-
tige parasitäre Leitungen in der Zwischenisolationsschicht 19 existieren, kann es
schwierig sein, diese durch eine oberflächliche Überwachung der Speichervorrichtung
zu erfassen.
Gemäß einigen Ausführungsformen der vorliegenden Erfindung enthält eine inte
grierte Schaltungsvorrichtung, wie beispielsweise eine integrierte Schaltungsspeicher
vorrichtung, ein Substrat und eine Vielzahl an Reihen aus aktiven Bereichen in dem
Substrat, wobei die aktiven Bereiche in einem gestaffelten Muster derart angeordnet
sind, daß aktive Bereiche einer ersten Reihe bzw. Zeile mit Teilen eines Isolationsberei
ches ausgerichtet sind, der aktive Bereiche von einer benachbarten zweiten Reihe trennt.
Die Source- und Drainbereiche sind in den aktiven Bereichen und sind derart angeord
net, daß jeder aktive Bereich einen Drainbereich aufweist, der zwischen zwei Sourcebe
reichen angeordnet ist. Eine Vielzahl von Wortleitungsstrukturen sind auf dem Substrat
quer zu den Reihen aus aktiven Bereichen angeordnet, so daß die Wortleitungsstruktu
ren die aktiven Bereiche zwischen den Sourcebereichen und den Drainbereichen kreu
zen. Jeweilige Reihen an leitenden Kontaktflecken (im folgenden Kontaktpads) sind
zwischen den jeweiligen benachbarten Wortleitungsstrukturen angeordnet, einschließ
lich erster Leitungspads auf den Sourcebereichen, zweiten Leitungspads auf den Drain
bereichen und dritten Leitungspads auf den die aktiven Bereiche trennenden Isolations
bereiche. Eine Vielzahl von Bitleitungsstrukturen sind auf dem Substrat vorhanden, und
erstrecken sich quer zu den Wortleitungsstrukturen und kontaktieren die zweiten
Leitungspads.
Gemäß bestimmter Ausführungsformen ist eine Zwischenisolationsschicht auf
dem Substrat. Die Bitleitungsstrukturen können eine Vielzahl von Leitungsplugs auf
weisen, die sich durch die Zwischenisolationsschicht strecken, um mit den zweiten
Leitungspads in Kontakt zukommen. Die Leitungsplugs können ebenso die dritten
Leitungspads kontaktieren. Die Bitleitungsstrukturen können Leitungslinien bzw. Lei
tungen aufweisen, die auf der Zwischenisolationsschicht angeordnet sind und in Kontakt
mit dem Leitungsplugs sind. Aufgrund des Aufbaus der Vorrichtung kann die Ausbil
dung der Leitungsplugs leichter hergestellt werden und ist weniger anfällig für Aus
richtungsfehler.
Bei einigen Ausführungsformen des Verfahrens gemäß der vorliegenden Erfin
dung wird ein Isolationsbereich, der eine Vielzahl von Reihen aus aktiven Bereichen
bestimmt, in einem Substrat ausgebildet. Die aktiven Bereiche sind in einem gestaffel
ten Muster angeordnet, so daß aktive Bereiche der ersten Reihe mit Abschnitten des
Isolationsbereichs ausgerichtet sind, die aktive Bereiche einer benachbarten zweiten
Reihe trennt. Eine Vielzahl von Wortleitungsstrukturen ist auf dem Substrat ausgebildet
und quer zu den aktiven Bereichen angeordnet, so daß die Wortleitungsstrukturen die
aktiven Bereiche zwischen den Sourcebereichen und den Drainbereichen kreuzen. Die
Sourcebereiche und Drainbereiche sind in Abschnitten der aktiven Bereiche ausgebildet,
die zwischen den Wortleitungsstrukturen angeordnet sind, wobei die Sourcebereiche
und die Drainbereiche derart an geordnet sind, daß jeder aktive Bereich einen Drainbe
reich aufweist, der zwischen zwei Sourcebereichen angeordnet ist. Jeweilige Reihen von
Leitungspads sind zwischen den jeweiligen benachbarten Wortleitungsstrukturen ein
schließlich der ersten Leitungspads auf den Sourcebereichen, den zweiten Leitungspads
auf den Drainbereichen und den dritten Leitungspads auf den Abschnitten des
Isolationsbereichs, der die aktiven Bereiche trennt, ausgebildet. Eine Vielzahl von Bit
leitungsstrukturen ist auf dem Substrat ausgebildet und erstreckt sich quer zu den
Wortleitungsstrukturen und kontaktiert die zweiten Leitungspads.
Eine Zwischenisolationsschicht kann auf den Leitungspads ausgebildet werden.
Die Vielzahl von Bitleitungsstrukturen können durch Ausbilden einer Vielzahl von
Leitungsplugs, die sich durch die Zwischenisolationsschicht hindurch zum Kontaktieren
der zweiten Leitungspads erstreckt, ausgebildet werden. Ein Ausbilden einer Vielzahl
von Wortleitungsstrukturen kann eine Ausbilden von abgedeckten (capped)
Wortleitungsstrukturen aufweisen, von denen jede eine Leitungsleitung auf dem
Substrat, eine Abdeckschicht auf der Leitungsleitung und Seitenwandisolatoren auf den
Seitenwänden der Leitungsleitung aufweisen. Ein Ausbilden von Source- und Drainbe
reichen in den aktiven Bereichen kann ein Implantieren von Störstellen in Abschnitten
der aktiven Bereiche zwischen den abgedeckten Wortleitungsstrukturen aufweisen. Ein
Ausbilden von jeweiligen Reihen an Kontaktpads kann ein Ausbilden einer Vielzahl
von zueinander beabstandeten Isolationsbereichen auf dem Substrat quer zu den Wort
leitungsstrukturen aufweisen, wobei die Isolationsbereiche sich zu den Kontaktab
schnitten des Isolationsbereichs zwischen den abgedeckten Wortleitungsstrukturen er
strecken, ein Ausbilden einer Leitungsschicht auf dem Substrat aufweisen, wobei die
Leitungsschicht Lücken zwischen den beabstandeten Isolationsbereichen auffüllt und
sich zum Kontaktieren der Source- und Drainbereichen erstreckt, und ein Entfernen
eines Abschnitts der Leitungsschicht aufweisen, um die Reihen der Kontaktpads auszu
bilden.
Ein Ausbilden einer Vielzahl beabstandeter Isolationsbereiche kann ein Ausbilden
einer Vielzahl von beabstandeten Maskenbereichen quer zu den abgedeckten Wortlei
tungsbereichen aufweisen, wobei jeweilige beabstandete Maskenbereiche über einer
jeweiligen Reihe der aktiven Bereiche liegt, ein Ausbilden einer Isolationsschicht auf
dem Substrat aufweisen, wobei die Isolationsschicht Lücken zwischen den beabstande
ten Maskenbereichen auffüllt, und ein Entfernen eines Teils der Isolationsschicht zum
Ausbilden einer Vielzahl von beabstandeten Isolationsbereichen aufweisen. Die Mas
kenbereiche können Photoresist-Material aufweisen, und ein Ausbilden einer Isolations
schicht kann ein Abscheiden eines Isolations-Materials bei einer Temperatur aufweisen,
die ausreichend niedrig ist, um die Integrität der Maskenbereiche aufrechtzuerhalten.
Einem Ausbilden einer Leitungsschicht kann ein Entfernen der Maskenbereiche zum
Freiliegen der Source- und Drainbereiche vorausgehen, und ein Ausbilden einer Lei
tungsschicht kann ein Ausbilden einer Leitungsschicht aufweisen, die die Lücken zwi
schen den Isolationsschichten auffüllt und die freigelegten Source- und Drainbereichen
kontaktiert.
Fig. 1 zeigt eine Draufsicht einer herkömmlichen Speichervor
richtung.
Fig. 2 zeigt eine Querschnittsansicht der herkömmlichen Spei
chervorrichtung entlang einer Linie II-II' der Fig. 1.
Fig. 3 bis 8 zeigen Draufsichten, die Herstellungsprodukte und Her
stellungsvorgänge einer Speichervorrichtung gemäß eini
ger Ausführungsformen der Erfindung darstellen.
Fig. 9A bis 9D sind Querschnittsansichten der Struktur der Fig. 3 entlang
der Linien a-a', b-b', c-c', bzw. d-d'.
Fig. 10A bis 10D sind Querschnittsansichten der Struktur der Fig. 4 entlang
der Linien a-a', b-b', c-c', bzw. d-d'.
Fig. 11A bis 11D sind Querschnittsansichten der Struktur der Fig. 5 entlang
der Linien a-a', b-b', c-c', bzw. d-d'.
Fig. 12A bis 12D sind Querschnittsansichten der Struktur der Fig. 6 entlang
der Linien a-a', b-b', c-c', bzw. d-d'.
Fig. 13A bis 13D sind Querschnittsansichten der Struktur der Fig. 7 entlang
der Linien a-a', b-b', c-c', bzw. d-d'.
Fig. 14A bis 14D sind Querschnittsansichten der Struktur der Fig. 8 entlang
der Linien a-a', b-b', c-c', bzw. d-d.
Fig. 15 zeigt eine Draufsicht, die Herstellungsprodukte und
-vorgänge gemäß weiteren Ausführungsformen der vor
liegenden Erfindung darstellt.
Fig. 16 zeigt eine Querschnittsansicht der Struktur in Fig. 15 ent
lang einer Linie e-e'.
Die vorliegende Erfindung wird im Folgenden unter Bezugnahme auf die beglei
tenden Zeichnungen eingehender beschrieben, in welcher bevorzugte Ausführungsfor
men der vorliegenden Erfindung gezeigt sind. Diese Erfindung kann jedoch in zahlrei
chen verschiedenen Formen verkörpert sein und sollte nicht so ausgelegt werden, als
daß sie auf die hier gezeigten Ausführungsformen beschränkt sei. Vielmehr werden
diese Ausführungsformen hier so dargelegt, daß die Offenbarung sorgfältig und voll
ständig ist, und vermitteln dem Fachmann das Konzept der Erfindung vollständig. Bei
den Zeichnungen ist die Dicke der Schichten und Bereiche aus Gründen der Klarheit
vergrößert dargestellt. Ebenso ist es ersichtlich, daß wenn eine Schicht als eine "auf"
eüner anderen Schicht oder Substrat seiend bezeichnet wird, sie direkt auf der anderen
Schicht oder dem Substrat liegen kann oder auch dazwischenliegende Schichten vor
handen sein können.
Gemäß Fig. 3 und 9A bis 9D wird ein Halbleitersubstrat 50 vorbereitet. Das
Halbleitersubstrat 50 kann beispielsweise ein Siliciumsubstrat mit Störstellen von p-
oder n-Typ sein. Ein nicht näher dargestellter Wannenbereich (well) ist in dem
Substrat 50 ausgebildet. Eine Isolationsschicht ist in dem Halbleitersubstrat 50 unter
Verwendung zum Beispiel eines Shallow-Trench-Isolation-Verfahrens (STI) ausgebil
det, wodurch aktive Bereiche 51 bestimmt werden, auf welchen die Vorrichtungen aus
gebildet werden. Die aktiven Bereiche 51 sind in Reihen bzw. Zeilen Rn-1, Rn, Rn+1,
Rn+2, . . . angeordnet. Die Reihen Rn-1, Rn, Rn+1, Rn+2, . . . sind in einer gestaffelten
Weise angeordnet, d. h. ein aktiver Bereich 51, der zu einer bestimmten Reihe Rn gehört,
ist mit einem Abschnitt der Isolationsschicht 52 zwischen zwei benachbarten aktiven
Bereichen 51 einer benachbarten Reihe Rn+1 ausgerichtet.
Gemäß Fig. 4 und 10A bis 10D werden eine Gate-Isolationsschicht 54, eine Lei
tungsschicht 56 für ein Gate-Elektrode und eine Abdeckungsschicht 58 nacheinander
auf dem Halbleitersubstrat 50 abgeschieden. Die Gate-Leitungsschicht 56 kann aus
einer dotierten Polysiliciumschicht ausgebildet sein. Eine Übergangsmetall-Silicid-
Schicht kann zwischen der Gate-Leitungsschicht 56 und der Abdeckschicht 58 ausge
bildet sein. Die Abdeckschicht 58 kann aus einem Material wie beispielsweise einer
Silicium-Nitrid-Schicht SiN oder einer Silicium-Oxi-Nitridschicht (SiON) ausgebildet
sein, die eine höhere Ätzselektivität gegenüber der später auszubildenden Zwischeniso
lationsschicht aufweist. Als nächstes wird die Abdeckschicht 58 und die Gate-Leitungs
schicht 56 in einer Linienform gemustert bzw. maskiert, so daß sie die Längsachse jedes
aktiven Bereichs 51 kreuzt. Als nächstes wird eine Isolationsschicht für Spacer auf dem
Halbleitersubstrat 50 abgeschieden. Die Isolationsschicht kann aus dem gleichen Mate
rial wie die Abdeckschicht 58 ausgebildet sein. Die Isolationsschicht wird anisotrop
geätzt, wodurch isolierende Spacer 59 an den Seiten der Gate-Leitungsschicht 56 und
der Abdeckschicht 58 ausgebildet werden.
Strukturen einschließlich der Gate-Isolationsschicht 54, der Gate-Leitungsschicht
56, der Abdeckschicht 58 und den isolierenden Spacern 59 werden im folgenden als
Wortleitungsstrukturen 60 bezeichnet. Die Wortleitungsstrukturen 60 sind mit einem
vorbestimmten Abstand voneinander und parallel zueinander beabstandet. Ein Paar von
Wortleitungsstrukturen kreuzt jeden aktiven Bereich 51. Die aktiven Bereiche 51 kön
nen in drei annähernd gleiche Teile eingeteilt werden.
Gemäß Fig. 11 und 11A bis 11D werden Störstellen des n-Typs (im folgenden
n-Störstellen) in Abschnitten der aktiven Bereiche 51 an beiden Seiten jeder Wortlei
tungsstruktur 60 implantiert, wodurch Source-Bereiche 62A und Drain-Bereiche 62B
ausgebildet werden. Eine Photoresistschicht wird anschließend bis zu einer vorbe
stimmten Dicke auf dem Substrat 50, auf welchem die Wordleitungen 60 ausgebildet
sind, abgeschieden. Die Photoresistschicht wird bis zu einer Dicke abgeschieden, die
ausreichend ist, um die Räume zwischen den Wortleitungsstrukturen 60 aufzufüllen.
Die Photoresistschicht wird freigelegt bzw. belichtet (exposed) und entwickelt, so daß
Abschnitte 64 der Photoresistschicht auf den Reihen der aktiven Bereiche 51 verbleiben.
Die Photoresistmuster 64 kreuzen die Wortleitungsstrukturen 60 und sind voneinander
mit einem vorbestimmten Abstand beabstandet. Die Photoresistmuster (bzw. Photore
sistmaske) 64 kann ohne einem Beschädigen der aktiven Bereiche 51 entfernt werden.
Gemäß Fig. 6 und 12A bis 12D wird eine Oxidschicht 66 auf dem Halbleiter
substrat 50 ausgebildet. Die Oxidschicht 66 wird bis zu einer Dicke ausgebildet, die
ausreicht, um die Räume zwischen den Photoresistmustern 64 aufzufüllen, und wird
vorzugsweise bei einer niedrigen Temperatur, beispielsweise bei einer Temperatur von
150-250°C abgeschieden. Die Oxidschicht 66 wird zurückgeätzt, um die Photore
sistmuster 64 freizulegen, wobei die Räume zwischen den Photoresistmustern, die mit
der Oxidschicht 66 aufgefüllt sind, übrigbleiben.
Gemäß Fig. 7 und 13A bis 13D können die Photoresistmuster 64 durch ein
allgemein bekanntes Plasma-Ashing-Verfahren entfernt werden, so daß die aktiven Be
reiche und die Isolationsschicht 52 durch die Oxidschicht 66 freigelegt sind. Eine Lei
tungsschicht für selbstjustierte Kontaktpads wird auf dem Halbleitersubstrat 50 bis zu
einer Dicke abgeschieden, die ausreichend ist, die Räume die zuvor durch das Photore
sistmuster besetzt waren, aufzufüllen. Die Leitungsschicht weist beispielsweise eine
störstellendotierte Polysiliziumschicht auf. Als nächstes werden die Leitungsschicht und
die Oxidschicht 66 chemisch und mechanisch so lange poliert, bis die Oberflächen der
Wortleitungsstrukturen 60 freigelegt sind, wodurch erste, zweite und dritte
selbstjustierte Kontaktpads 68a, 68b und 68c in den Räumen zwischen den Wortlei
tungsstrukturen 60 ausgebildet sind. Die ersten, zweiten und dritten selbstjustierten
Kontaktpads 68a, 68b und 68c sind voneinander durch die Wortleitungsstrukturen 60
und die Oxidschicht 66 elektrisch isoliert. Der erste selbstjustierte Kontakt 68a, der in
Kontakt mit dem Source-Bereich 62a ist, und der zweite selbstjustierte Kontakt 68b, der
in Kontakt mit dem Drain-Bereich 62b ist, sind leitend, wohingegen der dritte
selbstjustierte Kontakt 68c auf der Isolationsschicht 52 "schwebt" d. h. isoliert ist
(floating). Die Größen der ersten und zweiten selbstjustierten Kontakte 68a und 68b
sind gleich und der dritte selbstjustierte Kontakt 68c kann die gleiche Größe wie die
ersten und zweiten selbstjustierten Kontakte aufweisen. Wie es in Fig. 7 gezeigt ist, sind
die ersten, zweiten und dritten selbstjustierten Kontaktpads 68a, 68b und 68c in der ho
rizontalen Richtung angeordnet.
Wie es in Fig. 8 und 14A bis 14D gezeigt ist, wird die Oxidschicht 66 entfernt,
was Abschnitte der Isolationsschicht 52 zwischen den ersten, zweiten und dritten
selbstjustierten Kontaktpads 68a, 68b und 68c freilegt. Eine Zwischenisolationsschicht
70 wird auf dem Halbleitersubstrat 50 ausgebildet und anschließend zum Freilegen des
zweiten selbstjustierten Kontaktes 68b geätzt, wodurch ein Bitleitungskontaktloch 72
ausgebildet wird. Wie es in Fig. 14C gezeigt ist, wird das Bitleitungskontaktloch 72 so
ausgebildet, daß der zweite selbstjustierte Kontakt 68b und der dritte selbstjustierte
Kontakt 68c freigelegt sind. Da ein aktiver Bereich 51, der zu einer vorbestimmten
Reihe und Spalte gehört, an einer Stelle positioniert ist, die mit einer Lücke zwischen
zwei aktiven Bereichen 51, nahe dem aktiven Bereich 51 korrespondiert ist, ist der
selbstjustierte Kontakt, der an dem zweiten selbstjustierten Kontakt 68b (in einer verti
kalen Richtung) angrenzt, der dritte selbstjustierte Kontakt 68c, der auf der Isolations
schicht 52 isoliert ist. Dementsprechend kann die Ausbildung eines Kurzschlusses auch
dann vermieden werden, falls die zweiten und dritten selbstjustierten Kontaktpads 68b
und 68C gleichzeitig in Kontakt mit einer Bitleitung sind. Da außerdem das Bitleitungs
kontaktloch 72 so ausgebildet werden kann, daß es sich zu dem dritten selbstjustierten
Kontakt 68c ebenso wie zu dem zweiten selbstjustierten Kontakt 68b ausdehnt, kann die
Fläche des Bitleitungskontaktlochs 72 relativ groß sein. Dementsprechend kann eine
Maskenausrichtung zum Ausbilden des Bitleitungskontaktlochs 72 leichter erzielt wer
den. Wie gezeigt ist die Breite des Bitleitungskontaktlochs 72 größer als die Lücke zwi
schen den zweiten und dritten selbstjustierten Kontaktpads 68b und 68c.
Eine Leitungsschicht ist auf der Zwischenisolationsschicht 70 ausgebildet, wo
durch ein Kontaktplug 76 in dem Bitleitungskontaktloch 72 ausgebildet wird. Die Lei
tungsschicht wird so gemustert, daß leitendes Material in den Räumen zwischen dem
ersten, zweiten und dritten selbstjustierten Kontaktpads 68a, 68b und 68c verbleibt,
welche die Wortleitungsstrukturen 60 kreuzen, wodurch Bitleitungen 74 ausgebildet
werden. Wie es in Fig. 14C gezeigt ist, kontaktiert eine Bitleitung 74 die zweiten und
dritten selbstjustierten Kontaktpads 68b und 68c über den Kontaktplug 76.
Wie vorhergehend gemäß einigen Ausführungsformen der vorliegenden Erfindung
beschrieben, werden die Photoresistmuster 64 auf den Zellbereichen ausgebildet, mit
Ausnahme der Reihen, an welchen die aktiven Bereiche 51 ausgebildet worden sind, mit
anderen Worten, mit Ausnahme für die Bereiche, an welchen die Bitleitungen 74 ausge
bildet werden. Die Oxidschicht 66 wird zum Auffüllen von Räumen zwischen den
Photoresistmustern 64 bei niedrigen Temperaturen ausgebildet. Die Photoresistmuster
64 werden selektiv entfernt und anschließend wird eine Leitungsschicht derart ausgebil
det, daß sie die Räume, die von dem Photoresistmustern 64 besetzt waren, ausreichend
auffüllt. Die Leitungsschicht und die Oxidschicht 66 werden chemisch und mechanisch
poliert, um die Oberflächen der Wortleitungsstrukturen 60 freizulegen, wodurch die
selbstjustierten Kontaktpads 68a, 68b und 68c ausgebildet werden. Die Oxidschicht 66
wird anschließend entfernt.
Demgemäß können die selbstjustierten Kontaktpads 68a, 68b und 68c ohne
Durchführung eines photolithographischen Verfahrens zum selektiven Freilegen der
alaiven Bereiche ausgebildet werden. Da dieses photolithographische Verfahren weg
gelassen werden kann, werden Probleme, wie beispielsweise eine Brückenbildung, ver
ringert. Falls das photolithographische Verfahren zum Freilegen der selbstjustierten
Kontaktöffnungen nicht durchgeführt wird, kann außerdem jeder der selbstjustierten
Kontaktpads 68a, 68b und 68c die gleiche Größe aufweisen, was Ätzunregelmäßigkei
ten verringern kann.
Fig. 15 und 16 stellen eine alternative Anordnung der Kontaktlöcher 72 gemäß
weiteren Ausführungsformen der vorliegenden Erfindung dar. Eine Grundstruktur wird
wie zuvor unter Bezugnahme auf Fig. 3 bis 7 und 9 bis 13 hergestellt. Gemäß
Fig. 15 und 16 werden Abschnitte einer Zwischenisolationsschicht 70 zum Freilegen des
zweiten selbstjustierten Kontaktpads 68b, das in Kontakt mit dem Drain-Bereich 62b
steht, geätzt. Insbesondere werden ein zweiter selbstjustierter Kontaktpad 68b, der zu
einer Reihe Rn gehört, und ein dritter selbstjustierter Kontaktpad 68c, welcher auf einem
Isolationsbereich 52 "schwebt" und zu einer vorhergehenden Reihe Rn-1 gehört und in
der gleichen Spalte wie der zweite selbstjustierte Kontaktpad 68b ist, durch das gleiche
Kontaktloch 72 freigelegt.
Obwohl diese Erfindung im Detail gezeigt und mit Bezugnahme auf bevorzugte
Ausführungsformen davon beschrieben worden ist, ist es für den Fachmann offensicht
lich, daß zahlreiche Änderungen in Form und Detail gemacht werden können, ohne von
dem Konzept und Umfang der Erfindung, wie er durch die beigefügten Ansprüche be
stimmt ist, abzuweichen.
Claims (56)
1. Integrierte Schaltungsvorrichtung, die aufweist:
ein Substrat;
eine Vielzahl von Reihen aus aktiven Bereichen in dem Substrat, wobei die aktiven Bereiche in einem gestaffelten Muster derart angeordnet sind, daß aktive Bereiche einer ersten Reihe mit Abschnitten eines Isolationsbereichs, der aktive Bereiche von einer benachbarten zweiten Reihe trennt, ausgerichtet sind;
Source- und Drainbereiche in den aktiven Bereichen, die derart angeordnet sind, daß jeder aktive Bereich einen Drainbereich aufweist, der zwischen zwei Sourcebereichen liegt;
eine Vielzahl von Wortleitungsstrukturen auf dem Substrat, die quer zu den Reihen aus aktiven Bereichen derart angeordnet sind, daß Wortleitungsstrukturen die aktiven Bereiche zwischen den Sourcebereichen und den Drainbereichen kreuzen;
wobei jeweilige Reihen aus Leitungspads einschließlich erster Leitungspads auf dem Sourcebereichen, zweiter Leitungspads auf den Drainbereichen und dritter Leitungspads auf den die aktiven Bereiche trennenden Isolationsbereiche zwischen jeweiligen benachbarten Wortleitungsstrukturen liegen; und
eine Vielzahl von Bitleitungsstrukturen auf dem Substrat, die sich quer zu den Wortleitungsstrukturen erstrecken und die zweiten Leitungspads kontaktieren.
ein Substrat;
eine Vielzahl von Reihen aus aktiven Bereichen in dem Substrat, wobei die aktiven Bereiche in einem gestaffelten Muster derart angeordnet sind, daß aktive Bereiche einer ersten Reihe mit Abschnitten eines Isolationsbereichs, der aktive Bereiche von einer benachbarten zweiten Reihe trennt, ausgerichtet sind;
Source- und Drainbereiche in den aktiven Bereichen, die derart angeordnet sind, daß jeder aktive Bereich einen Drainbereich aufweist, der zwischen zwei Sourcebereichen liegt;
eine Vielzahl von Wortleitungsstrukturen auf dem Substrat, die quer zu den Reihen aus aktiven Bereichen derart angeordnet sind, daß Wortleitungsstrukturen die aktiven Bereiche zwischen den Sourcebereichen und den Drainbereichen kreuzen;
wobei jeweilige Reihen aus Leitungspads einschließlich erster Leitungspads auf dem Sourcebereichen, zweiter Leitungspads auf den Drainbereichen und dritter Leitungspads auf den die aktiven Bereiche trennenden Isolationsbereiche zwischen jeweiligen benachbarten Wortleitungsstrukturen liegen; und
eine Vielzahl von Bitleitungsstrukturen auf dem Substrat, die sich quer zu den Wortleitungsstrukturen erstrecken und die zweiten Leitungspads kontaktieren.
2. Vorrichtung nach Anspruch 1, die ferner eine Zwischenisolationsschicht auf dem
Substrat aufweist, und wobei die Bitleitungsstrukturen eine Vielzahl von
Leitungsplugs aufweisen, die sich durch die Zwischenisolationsschicht zum
Kontaktieren der zweiten Leitungspads erstrecken.
3. Vorrichtung nach Anspruch 2, wobei die Leitungsplugs ebenso die dritten
Leitungspads kontaktieren.
4. Vorrichtung nach Anspruch 2, wobei die Bitleitungsstrukturen Leitungsleitungen
aufweisen, die auf der Zwischenisolationsschicht liegen und in Kontakt mit den
Leitungsplugs sind.
5. Vorrichtung nach Anspruch 4, wobei die Wortleitungsstrukturen jeweils
Leitungsleitungen aufweisen, die im wesentlichen parallel zueinander sind und
wobei die Leitungsleitungen der Bitleitungsstrukturen im wesentlichen senkrecht
zu den Leitungsleitungen der Wortleitungsstrukturen sind.
6. Vorrichtung nach Anspruch 4, wobei die aktiven Bereiche rechtwinklig sind.
7. Verfahren zum Ausbilden einer integrierten Schaltungsspeicheranordnung, wobei
das Verfahren aufweist:
Ausbilden eines Isolationsbereichs, der eine Vielzahl von Reihen aus aktiven Bereichen in einem Substrat bestimmt, wobei die aktiven Bereiche in einem gestaffelten Muster derart angeordnet sind, daß aktive Bereiche einer ersten Reihe mit Abschnitten des Isolationsbereichs, der die aktiven Bereiche von einer benachbarten zweiten Reihe trennt, ausgerichtet sind;
Ausbilden einer Vielzahl von Wortleitungsstrukturen auf dem Substrat, die quer zu den aktiven Bereichen angeordnet sind;
Ausbilden von Sourcebereichen und Drainbereichen in Abschnitten der aktiven Bereiche, die zwischen den Wortleitungsstrukturen liegen, wobei die Sourcebereiche und Drainbereiche derart angeordnet sind, daß jeder aktive Bereich einen Drainbereich aufweist, der zwischen zwei Sourcebereichen liegt;
Ausbilden von jeweiligen Reihen an Leitungspads einschließlich erster Leitungspads auf den Sourcebereichen, zweiter Leitungspads auf den Drainbereichen und dritter Leitungspads auf Bereichen des die aktiven Bereiche trennenden Isolationsbereichs, die zwischen jeweiligen benachbarten Wortleitungsstrukturen liegen; und
Ausbilden einer Vielzahl von Bitleitungen auf dem Substrat, die sich quer zu den Wortleitungsstrukturen erstrecken und die zweiten Leitungspads kontaktieren.
Ausbilden eines Isolationsbereichs, der eine Vielzahl von Reihen aus aktiven Bereichen in einem Substrat bestimmt, wobei die aktiven Bereiche in einem gestaffelten Muster derart angeordnet sind, daß aktive Bereiche einer ersten Reihe mit Abschnitten des Isolationsbereichs, der die aktiven Bereiche von einer benachbarten zweiten Reihe trennt, ausgerichtet sind;
Ausbilden einer Vielzahl von Wortleitungsstrukturen auf dem Substrat, die quer zu den aktiven Bereichen angeordnet sind;
Ausbilden von Sourcebereichen und Drainbereichen in Abschnitten der aktiven Bereiche, die zwischen den Wortleitungsstrukturen liegen, wobei die Sourcebereiche und Drainbereiche derart angeordnet sind, daß jeder aktive Bereich einen Drainbereich aufweist, der zwischen zwei Sourcebereichen liegt;
Ausbilden von jeweiligen Reihen an Leitungspads einschließlich erster Leitungspads auf den Sourcebereichen, zweiter Leitungspads auf den Drainbereichen und dritter Leitungspads auf Bereichen des die aktiven Bereiche trennenden Isolationsbereichs, die zwischen jeweiligen benachbarten Wortleitungsstrukturen liegen; und
Ausbilden einer Vielzahl von Bitleitungen auf dem Substrat, die sich quer zu den Wortleitungsstrukturen erstrecken und die zweiten Leitungspads kontaktieren.
8. Verfahren nach Anspruch 7, das ferner ein Ausbildern einer
Zwischenisolationsschicht auf den Leitungspads aufweist, und wobei ein
Ausbilden einer Vielzahl von Bitleitungsstrukturen ein Ausbilden einer Vielzahl
von Leitungsplugs aufweist, die sich durch die Zwischenisolationsschicht zum
Kontaktieren der zweiten Leitungspads erstreckt.
9. Verfahren nach Anspruch 8, wobei die Leitungsplugs ebenso die dritten
Leitungspads kontaktieren.
10. Verfahren nach Anspruch 8, wobei eine Ausbilden einer Vielzahl von
Bitleitungsstrukturen ferner ein Ausbilden von Leitungsleitungen auf der
Zwischenisolationsschicht und in Kontakt mit den Leitungsplugs aufweist.
11. Verfahren nach Anspruch 10, wobei die Wortleitungsstrukturen jeweils
Leitungsleitungen aufweisen, die im wesentlichen parallel zueinander sind, und
wobei die Leitungsleitungen der Bitleitungsstrukturen im wesentlichen senkrecht
zu den Leitungsleitungen der Wortleitungsstrukturen sind.
12. Verfahren nach Anspruch 12, wobei die aktiven Bereiche rechtwinklig sind.
13. Verfahren nach Anspruch 7, wobei ein Ausbilden einer Vielzahl von
Wortleitungsstrukturen ein Ausbilden von abgedeckten Wortleitungsstrukturen
aufweist, die jede eine Leitungsleitung auf dem Substrat, eine Abdeckschicht auf
der Leitungsleitung und Seitenwandisolatoren auf den Seitenwänden der
Leitungsleitung aufweisen.
14. Verfahren nach Anspruch 13, wobei ein Ausbilden von Source- und
Drainbereichen in den aktiven Bereichen ein Implantieren von Störstellen in
Abschnitte der aktiven Bereich zwischen den abgedeckten Wortleitungsstrukturen
aufweist.
15. Verfahren nach Anspruch 14, wobei ein Ausbilden von jeweiligen Reihen von
Kontaktpads folgende Schritte aufweist:
Ausbilden einer Vielzahl von beabstandeten Isolationsbereichen auf dem Substrat quer zu den abgedeckten Wortleitungsstrukturen, wobei die Isolationsbereiche sich zu den Kontaktabschnitten des Isolationsbereichs zwischen den abgedeckten Wortleitungsstrukturen erstrecken;
Ausbilden einer Leitungsschicht auf dem Substrat, wobei die Leitungsschicht Lücken zwischen den beabstandeten Isolationsbereichen auffüllt und sich zum Kontaktieren der Source- und Drainbereiche erstreckt; und
Entfernen eines Abschnitts der Leitungsschicht zum Ausbilden der Reihen von Kontaktpads.
Ausbilden einer Vielzahl von beabstandeten Isolationsbereichen auf dem Substrat quer zu den abgedeckten Wortleitungsstrukturen, wobei die Isolationsbereiche sich zu den Kontaktabschnitten des Isolationsbereichs zwischen den abgedeckten Wortleitungsstrukturen erstrecken;
Ausbilden einer Leitungsschicht auf dem Substrat, wobei die Leitungsschicht Lücken zwischen den beabstandeten Isolationsbereichen auffüllt und sich zum Kontaktieren der Source- und Drainbereiche erstreckt; und
Entfernen eines Abschnitts der Leitungsschicht zum Ausbilden der Reihen von Kontaktpads.
16. Verfahren nach Anspruch 15, wobei ein Ausbilden einer Vielzahl von
beabstandeten Isolationsbereichen folgende Schritte aufweist:
Ausbilden einer Vielzahl von beabstandeten Maskierungsbereichen, die zu den abgedeckten Wortleitungsstrukturen quer liegen, wobei jeweilige beabstandete Maskierungsbereiche über einer jeweiligen Reihe der aktiven Bereiche liegen;
Ausbilden einer Isolationsschicht auf dem Substrat, wobei die Isolationsschicht die Lücken zwischen den beabstandeten Maskierungsbereichen auffüllt; und
Entfernen eines Abschnitts der Isolationsschicht zum Ausbilden einer Vielzahl von beabstandeten Isolationsbereichen.
Ausbilden einer Vielzahl von beabstandeten Maskierungsbereichen, die zu den abgedeckten Wortleitungsstrukturen quer liegen, wobei jeweilige beabstandete Maskierungsbereiche über einer jeweiligen Reihe der aktiven Bereiche liegen;
Ausbilden einer Isolationsschicht auf dem Substrat, wobei die Isolationsschicht die Lücken zwischen den beabstandeten Maskierungsbereichen auffüllt; und
Entfernen eines Abschnitts der Isolationsschicht zum Ausbilden einer Vielzahl von beabstandeten Isolationsbereichen.
17. Verfahren gemäß Anspruch 16, wobei die Maskierungsbereiche ein
Photoresistmaterial aufweisen, und wobei ein Ausbilden einer Isolationsschicht
ein Abscheiden eines Isolationsmaterials bei einer Temperatur aufweist, die
ausreichend niedrig ist, um die Integrität der Maskierungsbereiche aufrecht zu
erhalten.
18. Verfahren nach Anspruch 16, wobei einem Ausbilden einer Leitungsschicht ein
Entfernen der Maskierungsbereiche vorausgeht, um die Source- und
Drainbereiche freizulegen, und wobei ein Ausbilden der Leitungsschicht ein
Ausbilden einer Leitungsschicht aufweist, die die Lücken zwischen den
Isolationsbereichen auffüllt und die freigelegten Source- und Drainbereiche
kontaktiert.
19. Integrierte Schaltungsspeichervorrichtung, die aufweist:
ein Halbleitersubstrat;
eine Isolationsschicht, die eine Vielzahl von aktiven Bereichen bestimmt, welche in einem vorbestimmten Abstand zueinander in Spalten und Reihen auf dem Halbleitersubstrat angeordnet sind;
ein Sourcebereich, der auf einem Abschnitt jedes aktiven Bereiches ausgebildet ist;
ein Drainbereich, der an einem anderen Abschnitt jedes aktiven Bereichs ausgebildet ist;
selbstjustierte Kontaktpads, die zu einer Reihe gehören, bei welcher die Source- und Drainbereiche ausgebildet worden sind, und die in Räumen zwischen der Vielzahl von aktiven Bereichen ausgebildet sind.
ein Halbleitersubstrat;
eine Isolationsschicht, die eine Vielzahl von aktiven Bereichen bestimmt, welche in einem vorbestimmten Abstand zueinander in Spalten und Reihen auf dem Halbleitersubstrat angeordnet sind;
ein Sourcebereich, der auf einem Abschnitt jedes aktiven Bereiches ausgebildet ist;
ein Drainbereich, der an einem anderen Abschnitt jedes aktiven Bereichs ausgebildet ist;
selbstjustierte Kontaktpads, die zu einer Reihe gehören, bei welcher die Source- und Drainbereiche ausgebildet worden sind, und die in Räumen zwischen der Vielzahl von aktiven Bereichen ausgebildet sind.
20. Integrierte Schaltungsspeichervorrichtung nach Anspruch 19, wobei einer der
aktiven Bereiche, der zu einer ausgewählten Reihe gehört, an einer Position
angeordnet ist, die mit einer Lücke zwischen zwei benachbarten aktiven Bereiche
der aktiven Bereiche korrespondiert, die bei einer Reihe neben der ausgewählten
Reihe plaziert sind.
21. Integrierte Schaltungsspeichervorrichtung nach Anspruch 19, die ferner
Wortleitungsstrukturen aufweist, die zum Kreuzen der Vielzahl von aktiven
Bereichen angeordnet sind, so daß sie Source- und Drainbereiche bestimmt sind.
22. Integrierte Schaltungsspeichervorrichtung nach Anspruch 21, wobei ein Paar von
Wortleitungsstrukturen, das in einem vorbestimmten Abstand zueinander
angeordnet ist, in jeder der Vielzahl von aktiven Bereichen liegt und sich in einer
Spaltenrichtung erstreckt.
23. Integrierte Schaltungsspeichervorrichtung nach Anspruch 22, wobei jeder der
Wortleitungsstrukturen aufweist:
eine Gate-Isolationsschicht, die auf dem Halbleitersubstrat ausgebildet ist;
eine Leitungsschicht, die auf der Gate-Isolationsschicht ausgebildet ist;
eine Abdeckschicht, die auf der Leitungsschicht ausgebildet ist;
isolierende Spacer an beiden Seiten der Abdeckschicht, der Leitungsschicht und der Gate-Isolationsschicht.
eine Gate-Isolationsschicht, die auf dem Halbleitersubstrat ausgebildet ist;
eine Leitungsschicht, die auf der Gate-Isolationsschicht ausgebildet ist;
eine Abdeckschicht, die auf der Leitungsschicht ausgebildet ist;
isolierende Spacer an beiden Seiten der Abdeckschicht, der Leitungsschicht und der Gate-Isolationsschicht.
24. Integrierte Schaltungsspeichervorrichtung nach Anspruch 19, die ferner
Bitleitungsstrukturen aufweist, die in Räumen zwischen den Reihen ausgebildet
sind, bei welchen die aktiven Bereiche ausgebildet sind, so daß sie mit dem
Drainbereich elektrisch verbunden sind und die Wortleitungsstrukturen kreuzen.
25. Integrierte Schaltungsspeichervorrichtung nach Anspruch 24, wobei die Bitleitung
sowohl das selbstjustierte Kontaktpad, das in Kontakt mit dem Drainbereich ist,
als auch das selbstjustierte Kontaktpad, das auf der Isolationsschicht plaziert ist
und zu der gleichen Spalte wie das selbstjustierte Kontaktpad gehört, das in
Kontakt mit dem Drainbereich, aber zu einer anderen Reihe vor oder neben der
Reihe gehört, mit welcher das selbstjustierte Kontaktpad in Kontakt mit dem
Drainbereich ist, gleichzeitig kontaktiert.
26. Integrierte Schaltungsspeichervorrichtung nach Anspruch 24, die ferner eine
Isolationsschicht aufweist, die unter der Bitleitung ausgebildet wird.
27. Integrierte Schaltungsspeichervorrichtung nach Anspruch 26, wobei das
selbstjustierte Kontaktpad, das in Kontakt mit dem Sourcebereich ist, das
selbstjustierte Kontaktpad, das in Kontakt mit dem Drainbereich ist, und das
selbstjustierte Kontaktpad auf der Isolationsschicht voneinander sowohl in einer
Reihenrichtung durch jede der Wortleitungsstrukturen als auch durch die
Isolationsschicht unter der Bitleitung in einer Spaltenrichtung voneinander isoliert
sind.
28. Integrierte Schaltungsspeichervorrichtung nach Anspruch 19, wobei das
selbstjustierte Kontaktpad, das in Kontakt mit dem Sourcebereich ist, und das
selbstjustierte Kontaktpad, das in Kontakt mit dem Drainbereich ist, die gleiche
Größe aufweisen.
29. Integrierte Schaltungsspeichervorrichtung nach Anspruch 19, wobei das
selbstjustierte Kontaktpad, das in Kontakt mit dem Sourcebereich ist, das
selbstjustierte Kontaktpad, das in Kontakt mit dem Drainbereich ist, und das
selbstjustierte Kontaktpad, das auf der Isolationsschicht ausgebildet ist, die
gleiche Größe aufweisen.
30. Integrierte Schaltungsspeichervorrichtung, die aufweist:
ein Halbleitersubstrat;
eine Isolationsschicht, die eine Vielzahl von aktiven Bereichen bestimmt, welche in einem vorbestimmten Abstand zueinander in Spalten und Reihen auf dem Halbleitersubstrat angeordnet sind;
eine Vielzahl von Wortleitungsstrukturen, die sich zum Kreuzen jedes der aktiven Bereiche erstreckt;
ein Sourcebereich, der an einem der aktiven Bereiche außerhalb einer Vielzahl von Wortleitungsstrukturen ausgebildet wird;
ein Drainbereich, der an einem der aktiven Bereiche zwischen der Vielzahl von Wortleitungsstrukturen ausgebildet wird;
ein selbstjustierter Kontaktpad, der einen ersten selbstjustierten Kontaktpad, der in Kontakt mit dem Sourcebereich ist, einen zweiten selbstjustierten Kontaktpad, der in Kontakt mit dem Drainbereich ist, und einen dritten selbstjustierten Kontaktpad, der auf der Isolationsschicht ausgebildet ist, aufweist,
wobei die ersten, zweiten und dritten selbstjustierten Kontaktpads die gleiche Größe aufweisen.
ein Halbleitersubstrat;
eine Isolationsschicht, die eine Vielzahl von aktiven Bereichen bestimmt, welche in einem vorbestimmten Abstand zueinander in Spalten und Reihen auf dem Halbleitersubstrat angeordnet sind;
eine Vielzahl von Wortleitungsstrukturen, die sich zum Kreuzen jedes der aktiven Bereiche erstreckt;
ein Sourcebereich, der an einem der aktiven Bereiche außerhalb einer Vielzahl von Wortleitungsstrukturen ausgebildet wird;
ein Drainbereich, der an einem der aktiven Bereiche zwischen der Vielzahl von Wortleitungsstrukturen ausgebildet wird;
ein selbstjustierter Kontaktpad, der einen ersten selbstjustierten Kontaktpad, der in Kontakt mit dem Sourcebereich ist, einen zweiten selbstjustierten Kontaktpad, der in Kontakt mit dem Drainbereich ist, und einen dritten selbstjustierten Kontaktpad, der auf der Isolationsschicht ausgebildet ist, aufweist,
wobei die ersten, zweiten und dritten selbstjustierten Kontaktpads die gleiche Größe aufweisen.
31. Integrierte Schaltungsspeichervorrichtung nach Anspruch 30, wobei einer der
aktiven Bereiche, der zu einer ausgewählten Reihe gehört, an einer Position
angeordnet wird, der mit einer Lücke zwischen zwei benachbarten aktiven
Bereiche der aktiven Bereiche korrespondiert, die an einer Reihe neben der
ausgewählten Reihe plaziert sind.
32. Integrierte Schaltungsspeichervorrichtung nach Anspruch 30, wobei ein Paar von
Wortleitungsstrukturen die mit einem vorbestimmten Abstand zueinander
angeordnet sind, in jeder der Vielzahl von aktiven Bereichen liegen.
33. Integrierte Schaltungsspeichervorrichtung nach Anspruch 32, wobei jede der
Wortleitungsstrukturen aufweist:
eine Gate-Isolationsschicht, die auf dem Halbleitersubstrat ausgebildet ist;
eine Leitungsschicht, die auf der Gate-Isolationsschicht ausgebildet ist;
eine Abdeckschicht, die auf der Leitungsschicht ausgebildet ist;
isolierende Spacer an beiden Seiten der Abdeckschicht, der Leitungsschicht und der Gate-Isolationsschicht.
eine Gate-Isolationsschicht, die auf dem Halbleitersubstrat ausgebildet ist;
eine Leitungsschicht, die auf der Gate-Isolationsschicht ausgebildet ist;
eine Abdeckschicht, die auf der Leitungsschicht ausgebildet ist;
isolierende Spacer an beiden Seiten der Abdeckschicht, der Leitungsschicht und der Gate-Isolationsschicht.
34. Integrierte Schaltungsspeichervorrichtung nach Anspruch 30, die ferner eine
Bitleitung aufweist, die in einem Raum zwischen den Reihen ausgebildet sind, an
welchen die aktiven Bereiche ausgebildet werden, so daß sie mit dem
Drainbereich elektrisch verbunden sind und die Wortleitungsstrukturen kreuzen.
35. Integrierte Schaltungsspeichervorrichtung nach Anspruch 30, wobei die Bitleitung
sowohl das zweite selbstjustierte Kontaktpad, das in Kontakt mit dem
Drainbereich ist, als auch das dritte selbstjustierte Kontaktpad, das zu der gleichen
Spalte wie die das zweite selbstjustierte Kontaktpad gehört, das in Kontakt mit
dem Drainbereich ist, aber zu einer Reihe vor oder neben der Reihe gehört, zu
welcher das zweite selbstjustierte Kontaktpad, das in Kontakt mit dem
Drainbereich ist, gehört gleichzeitig kontaktiert.
36. Integrierte Schaltungsspeichervorrichtung nach Anspruch 31, die weiterhin eine
Isolationsschicht aufweist, die unter der Bitleitung ausgebildet ist.
37. Integrierte Schaltungsspeichervorrichtung nach Anspruch 36, wobei das erste
selbstjustierte Kontaktpad, das zweite selbstjustierte Kontaktpad und das dritte
selbstjustierte Kontaktpad sowohl in einer Reihenrichtung durch die
Wortleitungsstrukturen als auch in einer Spaltenrichtung durch die
Isolationsschicht unter der Bitleitung voneinander isoliert sind.
38. Integrierte Schaltungsspeichervorrichtung, die aufweist:
ein Halbleitersubstrat;
eine Isolationsschicht, die eine Vielzahl von aktiven Bereichen bestimmt, welche in einem bestimmten Abstand zueinander in Spalten und Reihen auf dem Halbleitersubstrat angeordnet sind;
ein Paar von Wortleitungsstrukturen, das in jedem der aktiven Bereiche liegt und sich in einer Reihenrichtung erstreckt, so daß es jeden der aktiven Bereiche kreuzt;
einen Sourcebereich, der an einem der aktiven Bereiche außerhalb der Vielzahl von Wortleitungsstrukturen ausgebildet ist;
einen Drainbereich, der an einem der aktiven Bereiche zwischen der Vielzahl von Wortleitungsstrukturen ausgebildet ist;
ein selbstjustierter Kontaktpad, das ein erstes selbstausgerichtetes Kontaktpad, das in Kontakt mit dem Sourcebereich steht, ein zweites selbstjustiertes Kontaktpad, das in Kontakt mit dem Drainbereich steht, und ein drittes selbstjustiertes Kontaktpad, das auf der Isolationsschicht ausgebildet ist, aufweist; und
ein Bitleitung, die in einem Raum zwischen den Reihen ausgebildet ist, bei welchen die aktiven Bereiche ausgebildet sind, so daß sie mit dem Drainbereich elektrisch verbunden ist und die Wortleitungsstrukturen kreuzt;
wobei die Bitleitung sowohl das zweite selbstjustierte Kontaktpad, das in Kontakt mit dem Drainbereich ist, als auch das dritte selbstjustierte Kontaktpad, das zu der gleichen Spalte wie das zweite selbstjustierte Kontaktpad, das in Kontakt mit dem Drainbereich ist, gehört, aber zu einer Reihe vor oder neben der Reihe gehört, zu welcher das zweite selbstjustierte Kontaktpad, das in Kontakt mit dem Drainbereich ist, gehört, gleichzeitig kontaktiert.
ein Halbleitersubstrat;
eine Isolationsschicht, die eine Vielzahl von aktiven Bereichen bestimmt, welche in einem bestimmten Abstand zueinander in Spalten und Reihen auf dem Halbleitersubstrat angeordnet sind;
ein Paar von Wortleitungsstrukturen, das in jedem der aktiven Bereiche liegt und sich in einer Reihenrichtung erstreckt, so daß es jeden der aktiven Bereiche kreuzt;
einen Sourcebereich, der an einem der aktiven Bereiche außerhalb der Vielzahl von Wortleitungsstrukturen ausgebildet ist;
einen Drainbereich, der an einem der aktiven Bereiche zwischen der Vielzahl von Wortleitungsstrukturen ausgebildet ist;
ein selbstjustierter Kontaktpad, das ein erstes selbstausgerichtetes Kontaktpad, das in Kontakt mit dem Sourcebereich steht, ein zweites selbstjustiertes Kontaktpad, das in Kontakt mit dem Drainbereich steht, und ein drittes selbstjustiertes Kontaktpad, das auf der Isolationsschicht ausgebildet ist, aufweist; und
ein Bitleitung, die in einem Raum zwischen den Reihen ausgebildet ist, bei welchen die aktiven Bereiche ausgebildet sind, so daß sie mit dem Drainbereich elektrisch verbunden ist und die Wortleitungsstrukturen kreuzt;
wobei die Bitleitung sowohl das zweite selbstjustierte Kontaktpad, das in Kontakt mit dem Drainbereich ist, als auch das dritte selbstjustierte Kontaktpad, das zu der gleichen Spalte wie das zweite selbstjustierte Kontaktpad, das in Kontakt mit dem Drainbereich ist, gehört, aber zu einer Reihe vor oder neben der Reihe gehört, zu welcher das zweite selbstjustierte Kontaktpad, das in Kontakt mit dem Drainbereich ist, gehört, gleichzeitig kontaktiert.
39. Integrierte Schaltungsspeichervorrichtung nach Anspruch 38, wobei einer der
aktiven Bereiche, der zu einer ausgewählten Reihe gehört, an einer Position
angeordnet ist, die eine Lücke zwischen zwei benachbarten aktiven Bereichen der
aktiven Bereiche korrespondiert, die an einer Reihe neben der ausgewählten Reihe
plaziert ist.
40. Integrierte Schaltungsspeichervorrichtung nach Anspruch 38, jede der
Wortleitungsstrukturen aufweist:
eine Gate-Isolationsschicht, die auf dem Halbleitersubstrat ausgebildet ist;
eine Leitungsschicht, die auf der Gate-Isolationsschicht ausgebildet ist;
eine Abdeckchicht, die auf der Leitungsschicht ausgebildet ist;
isolierende Spacer an beiden Seiten der Abdeckschicht, der Leitungsschicht und der Gate-Isolationsschicht.
eine Gate-Isolationsschicht, die auf dem Halbleitersubstrat ausgebildet ist;
eine Leitungsschicht, die auf der Gate-Isolationsschicht ausgebildet ist;
eine Abdeckchicht, die auf der Leitungsschicht ausgebildet ist;
isolierende Spacer an beiden Seiten der Abdeckschicht, der Leitungsschicht und der Gate-Isolationsschicht.
41. Integrierte Schaltungsspeichervorrichtung nach Anspruch 39, die weiterhin eine
Isolationsschicht aufweist, die unter der Bitleitung ausgebildet ist.
42. Integrierte Schaltungsspeichervorrichtung nach Anspruch 41, wobei das erste
selbstjustierte Kontaktpad, das zweite selbstjustierte Kontaktpad und das dritte
selbstjustierte Kontaktpad sowohl in einer Reihenrichtung durch die
Wortleitungsstrukturen als auch in einer Spaltenrichtung durch die
Isolationsschicht unter der Bitleitung voneinander isoliert sind.
43. Verfahren zur Herstellung einer integrierten Schaltungsspeichervorrichtung, das
folgende Schritte aufweist:
Ausbilden einer Isolationsschicht, um so eine Vielzahl von aktiven Bereichen zu bestimmen, die zueinander in einem vorbestimmten Abstand in Spalten und Reihen auf einem Halbleitersubstrat angeordnet sind;
Ausbilden einer Vielzahl von Wortleitungsstrukturen, die sich in einer Spaltenrichtung auf den aktiven Bereichen und der Isolationsschicht erstrecken;
Ausbilden eines Sourcebereichs und eines Drainbereichs durch Implantieren von Störstellen in den aktiven Bereichen an jeder Seite jeder der Wortleitungsstrukturen;
Ausbilden von Photoresistmustern in den Reihen, in welchen die aktiven Bereiche ausgebildet sind;
Auffüllen von Räumen zwischen den Photoresistmustern mit einer Niedrig- Temperatur-Oxidschicht;
Entfernen der Photoresistmuster; und
Ausbilden von selbstjustierten Kontaktpads, so daß sie die gleiche Höhe wie die Wortleitungsstrukturen in den Räumen in der Niedrig-Temperatur-Oxidschicht und den Räumen zwischen den Wortleitungsstrukturen aufweisen.
Ausbilden einer Isolationsschicht, um so eine Vielzahl von aktiven Bereichen zu bestimmen, die zueinander in einem vorbestimmten Abstand in Spalten und Reihen auf einem Halbleitersubstrat angeordnet sind;
Ausbilden einer Vielzahl von Wortleitungsstrukturen, die sich in einer Spaltenrichtung auf den aktiven Bereichen und der Isolationsschicht erstrecken;
Ausbilden eines Sourcebereichs und eines Drainbereichs durch Implantieren von Störstellen in den aktiven Bereichen an jeder Seite jeder der Wortleitungsstrukturen;
Ausbilden von Photoresistmustern in den Reihen, in welchen die aktiven Bereiche ausgebildet sind;
Auffüllen von Räumen zwischen den Photoresistmustern mit einer Niedrig- Temperatur-Oxidschicht;
Entfernen der Photoresistmuster; und
Ausbilden von selbstjustierten Kontaktpads, so daß sie die gleiche Höhe wie die Wortleitungsstrukturen in den Räumen in der Niedrig-Temperatur-Oxidschicht und den Räumen zwischen den Wortleitungsstrukturen aufweisen.
44. Verfahren nach Anspruch 43, wobei ein Paar von Wortleitungsstrukturen in jedem
der aktiven Bereiche liegt und zum Kreuzen jeder der aktiven Bereiche angeordnet
ist.
45. Verfahren nach Anspruch 44, wobei ein Ausbilden der Wortleitungsstrukturen die
folgenden Schritte aufweist:
Ausbilden einer Gate-Isolationsschicht auf einem Halbleitersubstrat;
Ausbilden einer Leitungsschicht auf der Gate-Isolationsschicht;
Ausbilden einer Abdeckschicht auf der Leitungsschicht;
Mustern vorbestimmter Abschnitte der Abdeckschicht und der Leitungsschicht; und
Ausbilden von isolierenden Spacern an jeder Seite der gemusterten Leitungsschicht und Abdeckschicht.
Ausbilden einer Gate-Isolationsschicht auf einem Halbleitersubstrat;
Ausbilden einer Leitungsschicht auf der Gate-Isolationsschicht;
Ausbilden einer Abdeckschicht auf der Leitungsschicht;
Mustern vorbestimmter Abschnitte der Abdeckschicht und der Leitungsschicht; und
Ausbilden von isolierenden Spacern an jeder Seite der gemusterten Leitungsschicht und Abdeckschicht.
46. Verfahren nach Anspruch 43, wobei ein Ausbilden der Photoresistmuster folgende
Schritte aufweist:
Beschichten des Halbleitersubstrats mit einer Photoresistschicht; und
Belichten und Entwickeln der Photoresistschicht, so daß die Photoresistschicht lediglich an den Reihen übrig bleibt, an denen die aktiven Bereiche ausgebildet worden sind.
Beschichten des Halbleitersubstrats mit einer Photoresistschicht; und
Belichten und Entwickeln der Photoresistschicht, so daß die Photoresistschicht lediglich an den Reihen übrig bleibt, an denen die aktiven Bereiche ausgebildet worden sind.
47. Verfahren nach Anspruch 43, wobei ein Auffüllen der Räume zwischen den
Photoresistmustern mit der Niedrig-Temperatur-Oxidschicht folgende Schritte
aufweist:
Abscheiden einer Oxidschicht innerhalb eines niedrigen Temperaturbereichs, um so keine Deformation der Photoresistmuster zu verursachen; und
Auffüllen von lediglich den Räumen zwischen den Photoresistmustern mit der Oxidschicht durch Rückätzen der Oxidschicht bis die Oberflächen der Photoresistmuster freigelegt sind.
Abscheiden einer Oxidschicht innerhalb eines niedrigen Temperaturbereichs, um so keine Deformation der Photoresistmuster zu verursachen; und
Auffüllen von lediglich den Räumen zwischen den Photoresistmustern mit der Oxidschicht durch Rückätzen der Oxidschicht bis die Oberflächen der Photoresistmuster freigelegt sind.
48. Verfahren nach Anspruch 47, wobei die Oxidschicht bei einer Temperatur von
150-250°C abgeschieden wird.
49. Verfahren nach Anspruch 43, wobei ein Ausbilden der selbstjustierten
Kontaktpads folgende Schritte aufweist:
Abscheiden einer Leitungsschicht, um so die Räume zwischen der Niedrig- Temperatur-Oxidschicht ausreichend aufzufüllen; und
Chemisches und mechanisches Polieren der Leitungsschicht und der Niedrig- Temperatur-Oxidschicht, um so die Oberflächen der Wortleitungsstrukturen freizulegen.
Abscheiden einer Leitungsschicht, um so die Räume zwischen der Niedrig- Temperatur-Oxidschicht ausreichend aufzufüllen; und
Chemisches und mechanisches Polieren der Leitungsschicht und der Niedrig- Temperatur-Oxidschicht, um so die Oberflächen der Wortleitungsstrukturen freizulegen.
50. Verfahren nach Anspruch 43, das nach einem Ausbilden der selbstjustierten
Kontaktpads ferner folgende Schritte aufweist:
Abscheiden einer Zwischenisolationsschicht auf dem Halbleitersubstrat;
Ausbilden eines Kontaktlochs durch Ätzen der Zwischenisolationsschicht, so daß das selbstjustierte Kontaktpad, das in Kontakt mit dem Drainbereich ist, und das selbstjustierte Kontaktpad, das auf der Isolationsschicht ausgebildet ist und zu der gleichen Spalte wie das selbstausgerichtete Kontaktpad, das mit dem Drainbereich in Kontakt ist, aber zu einer Reihe vor oder neben der Reihe gehört, zu welcher das selbstjustierte Kontaktpad, das in Kontakt mit dem Drainbereich steht, gehört, gleichzeitig freigelegt sind; und
Ausbilden einer Bitleitung auf der Zwischenisolationsschicht, um so sowohl mit dem festausgerichteten Kontaktpad, das mit den freigelegten Drainbereich in Kontakt ist, als auch den selbstausgerichteten Kontaktpad, das auf der Isolationsschicht ausgebildet ist, kontaktiert zu sein.
Abscheiden einer Zwischenisolationsschicht auf dem Halbleitersubstrat;
Ausbilden eines Kontaktlochs durch Ätzen der Zwischenisolationsschicht, so daß das selbstjustierte Kontaktpad, das in Kontakt mit dem Drainbereich ist, und das selbstjustierte Kontaktpad, das auf der Isolationsschicht ausgebildet ist und zu der gleichen Spalte wie das selbstausgerichtete Kontaktpad, das mit dem Drainbereich in Kontakt ist, aber zu einer Reihe vor oder neben der Reihe gehört, zu welcher das selbstjustierte Kontaktpad, das in Kontakt mit dem Drainbereich steht, gehört, gleichzeitig freigelegt sind; und
Ausbilden einer Bitleitung auf der Zwischenisolationsschicht, um so sowohl mit dem festausgerichteten Kontaktpad, das mit den freigelegten Drainbereich in Kontakt ist, als auch den selbstausgerichteten Kontaktpad, das auf der Isolationsschicht ausgebildet ist, kontaktiert zu sein.
51. Verfahren zur Herstellung einer integrierten Schaltungsspeichervorrichtung, das
folgende Schritte aufweist:
Ausbilden einer Isolationsschicht, um so eine Vielzahl von aktiven Bereichen zu bestimmen, die in einem vorbestimmten Abstand zueinander in Spalten und Reihen auf einem Halbleitersubstrat angeordnet sind;
Ausbilden einer Vielzahl von Wortleitungsstrukturen, die sich in einer Spaltenrichtung auf den aktiven Bereichen und der Isolationsschicht erstrecken;
Ausbilden eines Sourcebereichs und eines Drainbereichs durch Implantieren von Störstellen in den aktiven Bereichen an jeder Seite jeder der Wortleitungsstrukturen;
Ausbilden von Photoresistmustern bei den Reihen, in welchen die aktiven Bereiche ausgebildet sind;
Auffüllen von Räumen zwischen den Photoresistmustern mit einer Niedrig- Temperatur-Oxidschicht;
Entfernen der Photoresistmuster;
Ausbilden von selbstjustierten Kontaktpads, die die gleiche Höhe wie die Wortleitungsstrukturen in den Räumen in der Niedrig-Temperatur-Oxidschicht und den Räumen zwischen den Wortleitungsstrukturen aufweisen;
Abscheiden einer Zwischenisolationsschicht auf dem Halbleitersubstrat;
Ausbilden eines Kontaktlochs durch Ätzen der Zwischenisolationsschicht, dass das selbstjustierte Kontaktpad, das in Kontakt mit dem Drainbereich ist, und das selbstjustierte Kontaktpad, das auf der Isolationsschicht ausgebildet ist und zu der gleichen Spalte wie das selbstausgerichtete Kontaktpad, das mit dem Drainbereich in Kontakt ist, aber zu einer Reihe vor oder neben der Reihe gehört, zu welcher das selbstjustierte Kontaktpad, das in Kontakt mit dem Drainbereich steht, gehört, gleichzeitig freigelegt sind; und
Ausbilden einer Bitleitung auf der Zwischenisolationsschicht, um so sowohl mit dem festausgerichteten Kontaktpad, das mit den freigelegten Drainbereich in Kontakt ist, als auch den selbstausgerichteten Kontaktpad, das auf der Isolationsschicht ausgebildet ist, kontaktiert zu sein;
wobei ein Auffüllen der Räume zwischen den Photoresistmustern mit der Niedrig- Temperatur-Oxidschicht folgende Schritte aufweist:
Abscheiden einer Oxidschicht innerhalb eines niedrigen Temperaturbereichs, um so keine Deformation der Photoresistmuster zu verursachen; und
Auffüllen von lediglich den Räumen zwischen den Photoresistmustern mit der Oxidschicht durch Rückätzen der Oxidschicht bis die Oberflächen der Photoresistmuster freigelegt sind.
Ausbilden einer Isolationsschicht, um so eine Vielzahl von aktiven Bereichen zu bestimmen, die in einem vorbestimmten Abstand zueinander in Spalten und Reihen auf einem Halbleitersubstrat angeordnet sind;
Ausbilden einer Vielzahl von Wortleitungsstrukturen, die sich in einer Spaltenrichtung auf den aktiven Bereichen und der Isolationsschicht erstrecken;
Ausbilden eines Sourcebereichs und eines Drainbereichs durch Implantieren von Störstellen in den aktiven Bereichen an jeder Seite jeder der Wortleitungsstrukturen;
Ausbilden von Photoresistmustern bei den Reihen, in welchen die aktiven Bereiche ausgebildet sind;
Auffüllen von Räumen zwischen den Photoresistmustern mit einer Niedrig- Temperatur-Oxidschicht;
Entfernen der Photoresistmuster;
Ausbilden von selbstjustierten Kontaktpads, die die gleiche Höhe wie die Wortleitungsstrukturen in den Räumen in der Niedrig-Temperatur-Oxidschicht und den Räumen zwischen den Wortleitungsstrukturen aufweisen;
Abscheiden einer Zwischenisolationsschicht auf dem Halbleitersubstrat;
Ausbilden eines Kontaktlochs durch Ätzen der Zwischenisolationsschicht, dass das selbstjustierte Kontaktpad, das in Kontakt mit dem Drainbereich ist, und das selbstjustierte Kontaktpad, das auf der Isolationsschicht ausgebildet ist und zu der gleichen Spalte wie das selbstausgerichtete Kontaktpad, das mit dem Drainbereich in Kontakt ist, aber zu einer Reihe vor oder neben der Reihe gehört, zu welcher das selbstjustierte Kontaktpad, das in Kontakt mit dem Drainbereich steht, gehört, gleichzeitig freigelegt sind; und
Ausbilden einer Bitleitung auf der Zwischenisolationsschicht, um so sowohl mit dem festausgerichteten Kontaktpad, das mit den freigelegten Drainbereich in Kontakt ist, als auch den selbstausgerichteten Kontaktpad, das auf der Isolationsschicht ausgebildet ist, kontaktiert zu sein;
wobei ein Auffüllen der Räume zwischen den Photoresistmustern mit der Niedrig- Temperatur-Oxidschicht folgende Schritte aufweist:
Abscheiden einer Oxidschicht innerhalb eines niedrigen Temperaturbereichs, um so keine Deformation der Photoresistmuster zu verursachen; und
Auffüllen von lediglich den Räumen zwischen den Photoresistmustern mit der Oxidschicht durch Rückätzen der Oxidschicht bis die Oberflächen der Photoresistmuster freigelegt sind.
52. Verfahren nach Anspruch 51, wobei ein Paar von Wortleitungsstrukturen in jedem
der aktiven Bereiche liegt und zum Kreuzen der aktiven Bereiche angeordnet ist.
53. Verfahren nach Anspruch 52, wobei ein Ausbilden der Wortleitungsstrukturen die
folgenden Schritte aufweist:
Ausbilden einer Gate-Isolationsschicht auf einem Halbleitersubstrat;
Ausbilden einer Leitungsschicht auf der Gate-Isolationsschicht;
Ausbilden einer Abdeckschicht auf der Leitungsschicht;
Mustern vorbestimmter Abschnitte der Abdeckschicht und der Leitungsschicht; und
Ausbilden von isolierenden Spacern an jeder Seite der gemusterten Leitungsschicht und Abdeckschicht.
Ausbilden einer Gate-Isolationsschicht auf einem Halbleitersubstrat;
Ausbilden einer Leitungsschicht auf der Gate-Isolationsschicht;
Ausbilden einer Abdeckschicht auf der Leitungsschicht;
Mustern vorbestimmter Abschnitte der Abdeckschicht und der Leitungsschicht; und
Ausbilden von isolierenden Spacern an jeder Seite der gemusterten Leitungsschicht und Abdeckschicht.
54. Verfahren nach Anspruch 51, wobei ein Ausbilden der Photoresistmuster folgende
Schritte aufweist:
Abscheiden einer Photoresistschicht auf dem Halbleitersubstrat; und
Belichten und Entwickeln der Photoresistschicht, so daß die Photoresistschicht lediglich an den Reihen übrig bleibt, an denen die aktiven Bereiche ausgebildet worden sind.
Abscheiden einer Photoresistschicht auf dem Halbleitersubstrat; und
Belichten und Entwickeln der Photoresistschicht, so daß die Photoresistschicht lediglich an den Reihen übrig bleibt, an denen die aktiven Bereiche ausgebildet worden sind.
55. Verfahren nach Anspruch 51, wobei die Oxidschicht bei einer Temperatur von
150-250°C abgeschieden wird.
56. Verfahren nach Anspruch 51, wobei ein Ausbilden der selbstjustierten
Kontaktpads folgende Schritte aufweist:
Abscheiden einer Leitungsschicht, um so die Räume zwischen der Niedrig- Temperatur-Oxidschicht ausreichend aufzufüllen; und
Chemisches und mechanisches Polieren der Leitungsschicht und der Niedrig- Temperatur-Oxidschicht, um so die Oberflächen der Wortleitungsstrukturen freizulegen.
Abscheiden einer Leitungsschicht, um so die Räume zwischen der Niedrig- Temperatur-Oxidschicht ausreichend aufzufüllen; und
Chemisches und mechanisches Polieren der Leitungsschicht und der Niedrig- Temperatur-Oxidschicht, um so die Oberflächen der Wortleitungsstrukturen freizulegen.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0029731A KR100403629B1 (ko) | 2001-05-29 | 2001-05-29 | 반도체 메모리 소자 및 그 제조방법 |
KR01-29731 | 2001-05-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10223748A1 true DE10223748A1 (de) | 2002-12-12 |
DE10223748B4 DE10223748B4 (de) | 2008-04-24 |
Family
ID=19710110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10223748A Expired - Lifetime DE10223748B4 (de) | 2001-05-29 | 2002-05-28 | Verfahren zum Ausbilden einer integrierten Speicherschaltungsanordnung |
Country Status (5)
Country | Link |
---|---|
US (2) | US6953959B2 (de) |
JP (1) | JP2003023108A (de) |
KR (1) | KR100403629B1 (de) |
DE (1) | DE10223748B4 (de) |
TW (1) | TW586183B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10314274B3 (de) * | 2003-03-29 | 2004-09-16 | Infineon Technologies Ag | Verfahren zum Herstellen einer Kontaktlochebene in einem Speicherbaustein |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003158205A (ja) * | 2001-11-26 | 2003-05-30 | Hitachi Ltd | 半導体装置及び製造方法 |
TWI253888B (en) * | 2004-12-09 | 2006-04-21 | Advanced Semiconductor Eng | Method of packaging flip chip and method of forming pre-solders on substrate thereof |
US7521351B2 (en) * | 2005-06-30 | 2009-04-21 | Infineon Technologies Ag | Method for forming a semiconductor product and semiconductor product |
KR100697651B1 (ko) * | 2005-11-30 | 2007-03-20 | 삼성전자주식회사 | 배열 불량 교정 방법 |
KR101087830B1 (ko) * | 2009-01-05 | 2011-11-30 | 주식회사 하이닉스반도체 | 반도체 소자의 레이아웃 |
KR102056893B1 (ko) * | 2012-08-24 | 2019-12-17 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US9324830B2 (en) | 2014-03-27 | 2016-04-26 | International Business Machines Corporation | Self-aligned contact process enabled by low temperature |
KR102276992B1 (ko) * | 2015-02-10 | 2021-07-14 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
US9735161B2 (en) | 2015-09-09 | 2017-08-15 | Micron Technology, Inc. | Memory device and fabricating method thereof |
US11056386B2 (en) | 2019-06-28 | 2021-07-06 | International Business Machines Corporation | Two-dimensional (2D) self-aligned contact (or via) to enable further device scaling |
CN112786562B (zh) * | 2019-11-08 | 2023-11-21 | 联华电子股份有限公司 | 埋入式磁阻式存储器结构及其制作方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09321239A (ja) * | 1996-05-30 | 1997-12-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2950265B2 (ja) * | 1996-07-30 | 1999-09-20 | 日本電気株式会社 | 半導体記憶装置 |
US6838719B2 (en) * | 1998-04-09 | 2005-01-04 | Samsung Electronics Co. Ltd. | Dram cell capacitors having U-shaped electrodes with rough inner and outer surfaces |
KR100270211B1 (ko) * | 1998-04-09 | 2000-10-16 | 윤종용 | 디램 셀 커패시터 및 그의 제조 방법 |
US6174767B1 (en) * | 1998-05-11 | 2001-01-16 | Vanguard International Semiconductor Corporation | Method of fabrication of capacitor and bit-line at same level for 8F2 DRAM cell with minimum bit-line coupling noise |
JP3172998B2 (ja) * | 1998-09-10 | 2001-06-04 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP4260275B2 (ja) * | 1999-03-18 | 2009-04-30 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
KR100325471B1 (ko) * | 1999-04-15 | 2002-03-04 | 박종섭 | 디램의 제조 방법 |
TW418501B (en) * | 1999-08-25 | 2001-01-11 | Winbond Electronics Corp | Memory device with vertical landing plug contact and its manufacturing method |
JP2001269333A (ja) | 2000-03-24 | 2001-10-02 | Shimadzu Corp | X線撮影装置 |
KR100482366B1 (ko) * | 2002-07-15 | 2005-04-13 | 삼성전자주식회사 | 반도체 메모리 소자의 스토리지 캐패시터 제조방법 |
-
2001
- 2001-05-29 KR KR10-2001-0029731A patent/KR100403629B1/ko active IP Right Grant
-
2002
- 2002-05-22 TW TW091110709A patent/TW586183B/zh not_active IP Right Cessation
- 2002-05-28 US US10/156,477 patent/US6953959B2/en not_active Expired - Lifetime
- 2002-05-28 DE DE10223748A patent/DE10223748B4/de not_active Expired - Lifetime
- 2002-05-29 JP JP2002156498A patent/JP2003023108A/ja active Pending
-
2005
- 2005-08-11 US US11/201,803 patent/US7250335B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10314274B3 (de) * | 2003-03-29 | 2004-09-16 | Infineon Technologies Ag | Verfahren zum Herstellen einer Kontaktlochebene in einem Speicherbaustein |
US7018781B2 (en) | 2003-03-29 | 2006-03-28 | Infineon Technologies, Ag | Method for fabricating a contact hole plane in a memory module |
Also Published As
Publication number | Publication date |
---|---|
US7250335B2 (en) | 2007-07-31 |
DE10223748B4 (de) | 2008-04-24 |
JP2003023108A (ja) | 2003-01-24 |
KR100403629B1 (ko) | 2003-10-30 |
US6953959B2 (en) | 2005-10-11 |
TW586183B (en) | 2004-05-01 |
KR20020090735A (ko) | 2002-12-05 |
US20020179966A1 (en) | 2002-12-05 |
US20050272251A1 (en) | 2005-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10235986B4 (de) | Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben | |
DE102006062958B3 (de) | Verfahren zum Herstellen einer integrierten DRAM - Speicherschaltung | |
DE102010037093B4 (de) | Halbleitervorrichtung mit vergrabenen Wortleitungen | |
DE19746448B4 (de) | DRAM-Zelle mit einem vertikalen Kanal, welche auf einer isolierenden Schicht gebildet ist, sowie ein Herstellungsverfahren für diese DRAM-Zelle | |
DE4445796C2 (de) | Verfahren zum Ausbilden einer Halbleiterspeichervorrichtung | |
DE19549116C2 (de) | Verfahren zur Herstellung von Halbleitereinrichtungen mit Kontaktlöchern für Bitleitungen und Speicherknoten | |
DE19718721C2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE102004021636B4 (de) | Halbleitervorrichtung mit selbstausgerichtetem vergrabenem Kontaktpaar und Verfahren zum Ausbilden desselben | |
DE60129605T2 (de) | Ein verfahren zur herstellung von eingebetteten vertikal-dram-zellen und logikgates mit zweifacher arbeitsfunktion | |
DE69535335T2 (de) | Herstellungsverfahren für eine Grabenkondensator-DRAM-Zelle | |
DE4113233A1 (de) | Halbleiterspeichereinrichtung und verfahren zu deren herstellung | |
DE4438518A1 (de) | Halbleiterbauelement mit vergrabener Bitleitung und Verfahren zu seiner Herstellung | |
DE19638684A1 (de) | Halbleitervorrichtung mit einem Kontaktloch | |
DE10128928A1 (de) | Halbleiterspeichervorrichtung, die keinen Floating-Body-Effekt aufweist, und dazugehöriges Herstellungsverfahren | |
DE10330072A1 (de) | Zellen eines dynamischen Speichers mit wahlfreiem Zugriff mit seitlich versetzten Speicherknoten und Verfahren zu ihrer Herstellung | |
DE19509198C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mehrschichtverbindungsstruktur | |
DE4316503A1 (de) | Verfahren zur Herstellung einer beerdigten Bitleiteranordnung von Speicherzellen | |
DE4341698A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE4215001A1 (de) | Halbleitervorrichtung und herstellungsverfahren dafuer | |
DE10223748B4 (de) | Verfahren zum Ausbilden einer integrierten Speicherschaltungsanordnung | |
DE3543937C2 (de) | ||
DE19610272A1 (de) | Halbleitervorrichtung und Herstellungsverfahren derselben | |
DE10246682A1 (de) | Halbleiter-Vorrichtung | |
DE10334547B4 (de) | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist | |
DE102005011842A1 (de) | Speicherstruktur eines dynamischen Speichers mit wahlfreiem Zugriff |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H01L 21/8239 AFI20051017BHDE |
|
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |