DE10243947B4 - Elektronisches Bauteil mit wenigstens einem Halbleiterschip und Verfahren zu seiner Herstellung - Google Patents

Elektronisches Bauteil mit wenigstens einem Halbleiterschip und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE10243947B4
DE10243947B4 DE10243947A DE10243947A DE10243947B4 DE 10243947 B4 DE10243947 B4 DE 10243947B4 DE 10243947 A DE10243947 A DE 10243947A DE 10243947 A DE10243947 A DE 10243947A DE 10243947 B4 DE10243947 B4 DE 10243947B4
Authority
DE
Germany
Prior art keywords
chip carrier
electronic component
chip
semiconductor chip
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10243947A
Other languages
English (en)
Other versions
DE10243947A1 (de
Inventor
Bernd Goller
Robert-Christian Hagen
Gerald Ofner
Christian Stümpfl
Josef Thumbs
Stefan Wein
Holger Wörner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10243947A priority Critical patent/DE10243947B4/de
Publication of DE10243947A1 publication Critical patent/DE10243947A1/de
Application granted granted Critical
Publication of DE10243947B4 publication Critical patent/DE10243947B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

Elektronisches Bauteil (2) mit wenigstens einem Halbleiterchip (4) und einem dem wenigstens einen Halbleiterchip (4) zugeordneten flachen Chipträger (6) sowie einem Rahmenelement (8), wobei einzelne elektrisch nicht leitende elastische Streifen (81) aus mikrostrukturierbarem Material, die jeweils eine elektrisch leitende Beschichtung (86) aufweisen, an einem Ende fest mit Kontaktanschlussflächen (63) auf einer Oberseite (61) des Chipträgers (6) verbunden sind und am freien anderen Ende (83) einen Kontaktbereich (84) aufweisen, dessen Spitze (85) auf einer Kontaktfläche (43) der aktiven Chipoberfläche (41) federnd aufliegt und mit dieser mechanisch fest verbunden ist, und wobei die Streifen (81) einstückig mit dem Rahmenelement (8) ausgebildet sind.

Description

  • Die Erfindung betrifft ein elektronisches Bauteil mit wenigstens einem Halbleiterchip und ein Verfahren zu seiner Herstellung gemäß den unabhängigen Ansprüchen.
  • Zur Herstellung von elektrischen Verbindungen eines Halbleiterchips in einem elektronischen Halbleiterbauteil eignet sich beispielsweise das sog. Wirebonden oder das sog. Flip-Chip-Verfahren, bei dem Kontaktflächen auf einer aktiven Chipoberfläche über sogenannte Flip-Chip-Bumps verfügen, die auf entsprechende Kontaktanschlussflächen einer Umverdrahtungsplatte oder dgl. aufgesetzt und mit dieser verbunden werden. Kontaktierungen mittels Drahtbondverbindungen kommen allerdings bei zunehmend kleiner werdenden Kontaktstrukturen des Halbleiterchips an die Grenzen ihrer Machbarkeit hinsichtlich Prozesstechnologie und Herstellungskosten. Zudem sind die für ein Bauteil erforderlichen Taktzeiten aufgrund des sequenziellen Kontaktierungsverfahrens der einzelnen Anschlüsse relativ lang.
  • Aus der US 6,124,151 A ist eine so genannte Lead over Chip-Anordnung bekannt. Ein Flachleiterrahmen aus Kunststoff ist vorgesehen. Der Kunststoff kann selbst elektrisch leitend sein oder er kann mit einer elektrisch leitenden Polymerbeschichtung vorgesehen werden. Die Enden der Flachleiter können über eine Klebstoffschicht auf den Kontaktflächen des Halbleiterchips fixiert werden.
  • Aus der US 5,218,168 A ist es bekannt, einen Halbleiterchip mit einem Leadframe über einen Polyimidfilm mit elektrisch leitenden Leiterbahnen elektrisch zu verbinden.
  • Aus der US 5,455,394 A ist ein Polymerflachleiterrahmen bekannt, der flexible Flachleiter mit leitenden Leiterbahnen aufweist. Die Leiterbahnen sind auf den Kontaktflächen des Halbleiterchips angeordnet.
  • Die Flip-Chip-Technologie weist zwar den Vorteil eines parallelen Kontaktierverfahrens auf. Allerdings ist hierbei eine Entflechtung (sogenanntes Fan-Out) der Flip-Chip-Kontakte auf ein Raster, welches auf der Leiterplatte verarbeitet werden kann, notwendig. Diese Entflechtung, die über Ein- oder Mehrlagensubstrate erfolgen kann, macht ein für jeden Chiptyp spezifisches Substratdesign notwendig und stellt somit einen bedeutenden Kostenfaktor dar. Die Substrate selbst stellen darüber hinaus einen hohen Anteil an den Gesamtpackagekosten dar, insbesondere bei der Verwendung von mehrlagigen Substraten.
  • Bei der Flip-Chip-Technologie kommt ein weiterer unverzichtbarer Verfahrensschritt hinzu, da ein Spalt zwischen Halbleiterchip und Substrat mit einem Füllmaterial ausgefüllt werden muss, um die unterschiedlichen thermischen Ausdehnungskoeffizienten der Bauteile ausgleichen zu können. Das Applizieren dieses Füllmaterials stellt einen weiteren Kostenfaktor dar.
    •
  • Ein Ziel der Erfindung besteht darin, eine kostengünstige Kontaktierungsmöglichkeit für Halbleiterchips zur Verfügung zu stellen, die sich zudem auch zur Kontaktierung von sehr kleinen Strukturen eignet.
  • Dieses Ziel der Erfindung wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Zur Erreichung dieses Ziels der Erfindung wird ein elektronisches Bauteil mit wenigstens einem Halbleiterchip und einem dem wenigstens einen Halbleiterchip zugeordneten flachen Chipträger sowie einem Rahmenelement vorgeschlagen. Erfindungsgemäß sind elektrische Verbindungen zwischen Kontaktflächen auf einer aktiven Chipoberfläche des Halbleiterchips und Kontaktanschlussflächen auf einer Oberseite des Chipträgers über einzelne elektrisch nicht leitende elastische Streifen mikrostrukturierbarem Materials gebildet, die jeweils an einem Ende fest mit dem Chipträger verbunden sind und am freien anderen Ende einen Kontaktbereich aufweisen, dessen Spitze auf einer Kontaktfläche der aktiven Chipoberfläche federnd aufliegt und mit dieser mechanisch fest verbunden ist. Die Streifen sind einstückig mit dem Rahmenelement ausgebildet. Diese Streifen weisen jeweils eine elektrisch leitende Beschichtung auf.
  • Dieses erfindungsgemäße elektronische Bauteil weist den Vorteil einer hohen Miniaturisierbarkeit aufgrund der in Mikrostrukturtechnik herstellbaren elastischen Streifen auf. Die elastischen Streifen lassen sich in mikroskopischer Größe herstellen, d.h. in Strukturgrößen, die nur unter dem Lichtmikroskop erkennbar sind. Durch die mikromechanische Strukturierung der einzelnen elastischen Streifen lassen sich extrem kleine geometrische Abmessungen realisieren. Dies erlaubt kleinere Abstände der Kontaktflächen des Halbleiterchips und somit einen niedrigen sogenannten Padpitch auf dem Halblei terchip. Die Anforderungen zukünftiger Chiptechnologien lassen sich mit einem solchen Bauteil erfüllen.
  • Als mikrostrukturierbare Materialien sind Nichtmetalle, insbesondere Glas, Keramik oder ein Halbleitermaterial besonders geeignet. Derartige Materialien können in Waferform als Scheiben hergestellt werden und mittels Ätztechniken können derartige Scheiben mikrostrukturiert werden. Da das für die Streifen verwendete Material den elektrischen Strom nicht leitet, wird es mit einem leitenden Material beschichtet. Als Halbleitermaterial für die Streifen eignet sich insbesondere Silicium, das durch Auftragen von leitenden Schichten oder durch eine Strukturierung von Metallisierungslagen hergestellt wird.
  • Gemäß der Erfindung sind die Streifen einstückig mit einem flachen Rahmenelement ausgebildet, wodurch ein kompaktes Bauteil zur zuverlässigen elektrischen Kontaktierung des Halbleiterchips zur Verfügung gestellt wird. Die Herstellung der elektrischen Verbindungen des Halbleiterchips mit den Kontaktanschlussflächen des Chipträgers erfolgt in einem einzigen parallelen Schritt. Dies gewährleistet sehr kurze Taktzeiten pro Bauteil.
  • Bei einer weiteren Ausführungsform der Erfindung weisen die Streifen fingerartig von einem Rahmen des Rahmenelements nach innen in Richtung der Kontaktflächen des Halbleiterchips. Durch die Ausnutzung der elastischen Eigenschaften des Streifenmaterials, für das sich beispielsweise Silicium eignet, bei geringen Strukturdimensionen wird ein mechanisch äußerst robustes Bauteil zur Verfügung gestellt. Die mikroskopisch kleinen Kontaktflächen auf dem Halbleiterchip werden mittels des Rahmenelements auf makroskopische, d.h. mit bloßem Auge erkennbare Strukturen von Kontaktanschlussflächen auf der Oberseite des Chipträgers kontaktiert.
  • Bei thermisch bedingten unterschiedlichen Längenänderungen im Aufbau werden die auftretenden Spannungen durch eine Auslenkung der Federelemente, die hierbei als Biegebalken fungieren, kompensiert. Zusätzliche mechanische Entkopplungsstrukturen, wie Kerben oder seitliche Einschnitte bzw. Kammstrukturen in den Federelementen, können zur weiteren Verbesserung deren mechanischer Eigenschaften führen.
  • Freie Enden der Streifen weisen jeweils einen erhabenen Kontaktbereich aufdessen Spitze auf einer Kontaktfläche des Halbleiterchips federnd aufliegt. Die Kontaktflächen und die freien Enden müssen mechanisch fest miteinander verbunden sein für einen sicheren elektrischen Kontakt. Mögliche Verfahren hierfür sind Kleben mit leitfähigen Klebstoffen, Mikroschweißen, Thermosonic- und Ultraschallbonden. Die Flexibilität der Verbindung wird durch die Struktur der Streifen erzielt. Auf diese Weise werden sehr zuverlässige elektrische Kontaktierungen zur Verfügung gestellt.
  • Gemäß einer weiteren Ausführungsform der Erfindung ist der Halbleiterchip mit einer passiven Rückseite auf der Oberseite des Chipträgers befestigt, beispielsweise mittels einer Klebe- oder Lötschicht oder dergleichen. Dies führt zu einem mechanisch sehr stabilen Bauteil.
  • Gemäß einer alternativen Ausgestaltung der Erfindung liegt der Halbleiterchip mit seinen der Oberseite des Chipträgers zugewandten Kontaktflächen auf den nach oben weisenden Spitzen der Streifen auf. Bei dieser sogenannten Face-Down-Variante ist der gesamte Halbleiterchip federnd auf den Streifen gelagert, was zu einer mechanischen und thermischen Entkopplung des Halbleiterchips vom Chipträger führt.
  • Eine Ausführungsform der Erfindung sieht vor, dass das Rahmenelement über Leitklebestellen mechanisch und elektrisch leitend mit Kontaktanschlussflächen auf der Oberseite des Chipträgers verbunden ist. Wahlweise können diese Verbindung auch mittels Lötverbindungen oder mittels Mikroschweißungen erzielt werden. Alle diese Fügeverfahren führen zu stabilen und elektrisch gut leitenden Verbindungen.
  • Schließlich sieht eine weitere Ausführungsform der Erfindung vor, dass das elektronische Bauteil ein zumindest den wenigstens einen Halbleiterchip, das Rahmenelement sowie die Oberseite des Chipträgers umhüllendes Kunststoffgehäuse aufweist, das eine Abschirmung des Halbleiterchips sowie seiner Verbindungsteile gegen äußere Einflüsse bewirkt.
  • Ein Verfahren zur Herstellung eines elektronischen Bauteils nach einem der vorhergehenden Ausführungsformen mit wenigstens einem Halbleiterchip und einem dem wenigstens einem Halbleiterchip zugeordneten flachen Chipträger, bei dem elektrische Verbindungen zwischen Kontaktflächen auf einer aktiven Chipoberfläche des Halbleiterchips und Kontaktanschlussflächen auf einer Oberseite des Chipträgers über elektrisch leitend beschichtete elastische Streifen erfolgen, weist die nachfolgend beschriebenen Verfahrensschritte auf.
  • Es wird ein flacher Chipträger mit Kontaktanschlussflächen auf einer Oberseite und Außenkontaktflächen auf einer Rückseite bereitgestellt. Es wird weiterhin ein Halbleiterchip mit seiner passiven Rückseite auf der Oberseite des Chipträgers befestigt. Anschließend wird ein Rahmenelement aus mikrostrukturierbarem Material auf die Oberseite des Chipträgers aufgebracht, das einen Rahmen mit nach innen weisenden Streifen umfasst. Freie Enden der elektrisch leitend beschichteten Streifen liegen auf Kontaktflächen des Halbleiterchips auf. Schließlich wird ein Kunststoffgehäuse zumindest auf die Oberseite des Chipträgers aufgebracht.
  • Dieses erfindungsgemäße Verfahren ermöglicht die Herstellung eines elektronischen Bauteils mit zuverlässigen elektrischen Kontaktierungen in sehr kurzen Taktzyklen.
  • In einem alternativen Verfahren zur Herstellung eines elektronischen Bauteils gemäß der zuvor beschriebenen Ausführungsform sind folgende Verfahrensschritte vorgesehen. Nach der Bereitstellung eines flachen Chipträgers mit Kontaktanschlussflächen auf einer Oberseite und Außenkontaktflächen auf einer Rückseite wird ein Rahmenelement aus mikrrostrukturierbarem Material auf die Oberseite des Chipträgers aufgebracht, das einen Rahmen mit nach innen weisenden Streifen umfasst, wobei freie Enden der elektrisch leitend beschichteten Streife jeweils einen erhabenen Kontaktbereich mit einer Spitze aufweisen, der in eine Richtung weg von der Oberfläche des Chipträgers weist. Auf freien Enden der Streifen wird der Halbleiterchip mit seinen Kontaktflächen aufgesetzt, wonach ein Kunststoffgehäuse zumindest auf die Oberseite des Chipträgres aufgebracht wird.
  • Dieses alternative Verfahren zur Herstellung des erfindungsgemäßen elektronischen Bauteils ermöglicht ebenfalls sehr kurze Taktzyklen. Zudem wird hierbei der Halbleiterchip mechanisch weitgehend vom Chipträger entkoppelt.
  • Eine Ausgestaltung des Verfahrens sieht vor, dass der Rahmen mittels Leitklebestellen mit den Kontaktanschlussflächen auf der Oberseite des Chipträgers mechanisch und elektrisch leitend verbunden wird, was zu zuverlässigen und kostengünstig herstellbaren elektrischen Verbindungen führt.
  • Ein alternatives Verfahren sieht vor, dass der Rahmen mittels Lotverbindungen mit den Kontaktanschlussflächen auf der Oberseite des Chipträgers mechanisch und elektrisch leitend verbunden wird, was ebenfalls zu kostengünstigen und mechanisch und elektrisch festen Verbindungen führt.
  • Eine Ausgestaltung des erfindungsgemäßen Verfahrens sieht vor, dass die Rahmenelemente auf Waferebene, insbesondere von einem Halbleiterwafer, einer Glasscheibe oder einer Keramikscheibe durch Ätzen und Metallisieren hergestellt und anschließend vereinzelt werden. Der mikromechanische Waferpro zess als paralleler Prozess weist eine hohe Kosteneffizienz auf. Zudem kann die Strukturierung der Rahmenelemente durch einfache Ätzprozesse verwirklicht werden.
  • Die erfindungsgemäße Verbindungstechnik lässt sich universell sowohl auf Packageebene als auch bei Chip-on-Board-Aufbauten einsetzen und kann als Plattformtechnologie für die unterschiedlichsten Anwendungen bereitgestellt werden. Die Anschlussraster nach außen auf die Leiterplatte lassen sich für bestimmte Gruppen von Chipgrößen normieren, womit eine weitere Kostenreduktion erreicht werden kann.
  • Aufgrund der sehr flachen Ausführung der erfindungsgemäßen Rahmenelemente zur Kontaktierung der Halbleiterchips lassen sich sehr niedrige Bauhöhen des elektronischen Bauteils realisieren.
    •
  • Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert.
  • 1 zeigt eine schematische Schnittdarstellung einer ersten Variante eines erfindungsgemäßen elektronischen Bauteils.
  • 2 zeigt eine schematische Schnittdarstellung einer weiteren Variante des erfindungsgemäßen elektronischen Bauteils.
  • 3 zeigt eine schematische Teil-Draufsicht auf das elektronische Bauteil gemäß 1 bzw. 2.
  • 4 zeigt eine schematische Teilschnittansicht des elektronischen Bauteils gemäß 1.
  • 1 zeigt in schematischer Schnittansicht ein erfindungsgemäßes elektronisches Bauteil 2, das einen flachen Chipträger 6 sowie einen darauf aufgebrachten Halbleiterchip 4 umfasst. Der Halbleiterchip 4 ist mit einer passiven Rückseite 42 auf einer Oberseite 61 des flachen Chipträgers 6 aufgebracht. Die Verbindung zwischen Halbleiterchip 4 und Chipträ ger 6 kann beispielsweise mittels einer Klebe- oder Lötschicht erfolgen.
  • Auf der aktiven Chipoberfläche 41 des Halbleiterchips 4 sind eine Vielzahl von Kontaktflächen 43 vorgesehen, die zur elektrischen Kontaktierung der Halbleiterschaltungen des Halbleiterchips 4 dienen. Ein Rahmenelement 8 aus Halbleitermaterial, für das beispielsweise Silicium in Frage kommt, umfasst einen Rahmen 82 sowie davon in gleicher Ebene nach innen abstehende Streifen 81 in diesem Ausführungsbeispiel aus Silicium, die zur Kontaktierung der Kontaktflächen 43 des Halbleiterchips 4 dienen. Der Rahmen 82 des Rahmenelements 8 ist über Leitklebestellen 87 und/oder Lotverbindungen 88 mit Kontaktanschlussflächen 63 auf der Oberseite 61 des Chipträgers 6 mechanisch und elektrisch verbunden. Die Streifen 81 weisen an ihren freien Enden 83 jeweils einen Kontaktbereich 84 auf, der eine Spitze 85 umfasst, die auf einer Kontaktfläche 43 des Halbleiterchips 4 federnd aufliegen.
  • Um einen zuverlässigen elektrischen Kontakt herstellen zu können, sind die Streifen 81 jeweils mit einer elektrisch leitenden Schicht, beispielsweise in Form einer Metallisierung versehen, die über die Leitklebestellen 87 bzw. die Lotverbindungen 88 mit den entsprechenden Kontaktanschlussflächen 63 des Chipträgers 6 in elektrisch leitender Verbindung stehen.
  • Ein zumindest die Oberseite 61 des Chipträgers 6 bedeckendes sowie den Halbleiterchip 4 und das Rahmenelement 8 umschließendes Kunststoffgehäuse ist in dieser schematischen Darstellung der besseren Übersichtlichkeit halber nicht eingezeichnet.
  • 2 zeigt in schematischer Schnittdarstellung eine alternative Ausführungsform des erfindungsgemäßen elektronischen Bauteils 2. Gleiche Teile wie in 1 sind mit gleichen Bezugszeichen versehen und sind teilweise nicht mehrfach er läutert. Im Gegensatz zum sog. Face-Up-Aufbau entsprechend 1 ist hier ein sog. Face-Down-Aufbau gezeigt, bei dem die aktive Chipoberfläche 41 des Halbleiterchips 4 der Oberseite 61 des Chipträgers 6 zugewandt ist und bei der der Halbleiterchip 4 mit seinen Kontaktflächen 43 jeweils über die Spitzen 85 der Streifen 81 abgestützt ist.
  • Der Halbleiterchip 4 wird hierbei ausschließlich von den Streifen 81 des Rahmenelements 8 getragen, bevor das elektronische Bauteil 2 in einem nachfolgenden Verfahrensschritt mit einem Gehäuse umgeben wird (vgl. 4). Hierzu kann die gesamte Oberseite 61 des Chipträgers 6 mit samt dem Halbleiterchip 4 und dem Rahmenelement 8 von einem Kunststoffgehäuse umgeben werden, beispielsweise mittels Transfermolding oder Globetopverfahren.
  • Die Verbindung des Rahmens 82 des Rahmenelements 8 über Leitklebestellen 87 und/oder Lotverbindungen 8S entspricht dem zuvor beschriebenen Aufbau gemäß 1.
  • 3 zeigt in einer schematischen Teilansicht eine Draufsicht auf einen Eckbereich eines Rahmenelements 8 sowie eines Halbleiterchips 4. Hierbei sind die am Rahmen 82 befestigten und nach innen weisenden Streifen 81 erkennbar, die jeweils elektrische Verbindungen zwischen Kontaktflächen 43 des Halbleiterchips 4 und Kontaktanschlussflächen des Chipträgers 6 herstellen.
  • Die Streifen 81 weisen, um den elektrischen Strom leiten zu können, jeweils eine elektrisch leitende Beschichtung auf, beispielsweise in Form einer Metallisierung, die jedoch nur teilweise den Rahmen 82 bedecken darf. Die bis auf den Rahmen reichenden Beschichtungen 86 der Streifen 81 sind jeweils getrennt durch isolierende Bereiche 89. Auf den Beschichtungen 86 des Rahmens 82 können dann jeweils Leitklebestellen 87 bzw. einzelne Lotverbindungen 88 aufgebracht werden, die jeweils zu einzelnen Kontaktanschlussflächen 63 des Chipträgers eine elektrisch leitende Verbindung herstellen können, die zudem für die mechanische Fixierung des Rahmenelements 8 auf der Oberseite des Chipträgers sorgen können.
  • 4 zeigt schließlich einen Teilschnitt eines elektronischen Bauteils 2 in vergrößerter Darstellung, anhand dessen die Struktur des Rahmenelements 8 und der Streifen 81 verdeutlicht wird. Der Rahmen 82 des Rahmenelements 8 ist über Leitklebestellen 87 und/oder Lotverbindungen 88 auf der Oberseite 61 des Chipträgers 6 aufgebracht.
  • Am Rahmen 82 sind eine Vielzahl von Streifen 81 befestigt, die als elastische Kontaktstreifen fungieren und eine elektrische Verbindung zwischen den Kontaktflächen 43 des Halbleiterchips 4 und Kontaktanschlussflächen 63 des Chipträgers 6 herstellen. Die Kontaktanschlussflächen 63 auf der Oberseite 61 des Chipträgers 6 sind elektrisch verbunden mit Außenkontaktflächen 64 an einer Rückseite des Chipträgers 6. Auf den Außenkontaktflächen 64 können beispielsweise Außenkontakte 65 in Form von Kontakthöckern oder dergleichen zur Montage des Chipträgers 6 auf einer Leiterplatte oder dergleichen angebracht sein.
  • Ein einzelner Streifen 81 weist jeweils an seinem freien Ende 83 eine nach unten zur Kontaktfläche 43 weisende Spitze 85 auf, die federnd an die Kontaktfläche 43 angedrückt wird. Die Oberseite 61 des Chipträgers 6 ist vorzugsweise von einem Kunststoffgehäuse 10 umgeben, das zudem den Halbleiterchip 4 sowie das gesamte Rahmenelement 8 mit den Streifen 81 dichtend umschließt.
  • Bei einem erfindungsgemäßen Verfahren zur Herstellung des elektronischen Bauteils 2 wird zunächst der flache Chipträger 6 mit Kontaktanschlussflächen 63 auf seiner Oberseite 61 sowie mit Außenkontaktflächen 64 auf seiner Rückseite 62 bereitgestellt. Bei einer ersten Ausführungsform gemäß 1 wird der Halbleiterchip 4 mit seiner passiven Rückseite 42 auf der Oberseite 61 des Chipträgers 6 befestigt, wonach das Rahmenelement 8 aus mikrostrukurierbarem Material wie einem Halbleitermaterial auf die Oberseite 61 des Chipträgers 6 aufgebracht wird. Die freien Enden der elektrisch leitenden Streifen 81, die am Rahmen 82 befestigt sind, liegen auf den Kontaktflächen 43 des Halbleiterchips 4 auf. Abschließend wird ein Kunststoffgehäuse zumindest auf die Oberseite 61 des Chipträgers 6 aufgebracht.
  • Bei einem alternativen Verfahren zur Herstellung des elektronischen Bauteils gemäß 2 wird zunächst das Rahmenelement 8 aus mikrostrukturierbarem Material wie einem Halbleitermaterial auf die Oberseite 61 des Chipträgers 6 aufgebracht, so dass freie Enden 83 der elektrisch leitend beschichteten Streifen 81 in eine Richtung weg von der Oberfläche 61 des Chipträgers 6 weisen. Auf die freien Enden 83 des Rahmenelements 8 wird der Halbleiterchip 4 mit seinen Kontaktflächen 43 aufgesetzt. Abschließend wird ein Kunststoffgehäuse 10 auf die Oberseite 61 des Chipträgers 6 aufgebracht.
  • Das Kunststoffgehäuse 10 kann vorzugsweise mittels Transfermoldingverfahren oder mittels Globetopverfahren aufgebracht werden. Das elektronische Bauteil 2 eignet sich anschließend zur Montage auf einer Leiterplatte oder dergleichen.

Claims (14)

  1. Elektronisches Bauteil (2) mit wenigstens einem Halbleiterchip (4) und einem dem wenigstens einen Halbleiterchip (4) zugeordneten flachen Chipträger (6) sowie einem Rahmenelement (8), wobei einzelne elektrisch nicht leitende elastische Streifen (81) aus mikrostrukturierbarem Material, die jeweils eine elektrisch leitende Beschichtung (86) aufweisen, an einem Ende fest mit Kontaktanschlussflächen (63) auf einer Oberseite (61) des Chipträgers (6) verbunden sind und am freien anderen Ende (83) einen Kontaktbereich (84) aufweisen, dessen Spitze (85) auf einer Kontaktfläche (43) der aktiven Chipoberfläche (41) federnd aufliegt und mit dieser mechanisch fest verbunden ist, und wobei die Streifen (81) einstückig mit dem Rahmenelement (8) ausgebildet sind.
  2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Streifen ein Nichtmetall, insbesondere Glas, Keramik oder ein Halbleitermaterial aufweisen.
  3. Elektronisches Bauteil nach Anspruch 2, dadurch gekennzeichnet, dass die elektrisch leitende Beschichtung (86) eine Metallisierung ist.
  4. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Streifen (81) fingerartig von einem Rahmen (82) des Rahmenelements (8) nach innen weisen.
  5. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchip (4) mit einer passiven Rückseite (42) auf der Oberseite (61) des Chipträgers (6) befestigt ist.
  6. Elektronisches Bauteil nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Halbleiterchip (4) mit seinen der Oberseite (61) des Chipträgers (6) zugewandten Kontaktflächen (43) auf den nach oben weisenden Spitzen (85) der Streifen (81) aufliegt.
  7. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Rahmenelement (8) über Leitklebestellen (87) mechanisch und elektrisch leitend mit Kontaktanschlussflächen (63) auf der Oberseite (61) des Chipträgers (6) verbunden ist.
  8. Elektronisches Bauteil nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Rahmenelement (8) über Lotverbindungen (88) mechanisch und elektrisch leitend mit Kontaktanschlussflächen (63) auf der Oberseite (61) des Chipträgers (6) verbunden ist.
  9. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das elektronische Bauteil (2) ein zumindest den wenigstens einen Halbleiterchip (4), das Rahmenelement (8) sowie die Oberseite (61) des Chipträgers (6) umhüllendes Kunststoffgehäuse (10) aufweist.
  10. Verfahren zur Herstellung eines elektronischen Bauteils (2) nach einem der Patentansprüche 1 bis 9 mit wenigstens einem Halbleiterchip (4), das folgende Verfahrensschritte aufweist: – Bereitstellen eines flachen Chipträgers (6) mit Kontaktanschlussflächen (63) auf einer Oberseite (61) und Außenkontaktflächen (64) auf einer Rückseite (62), – Befestigen eines Halbleiterchips (4) mit seiner passiven Rückseite (42) auf der Oberseite (61) des Chipträgers (6), – Aufbringen eines Rahmenelements (8) aus mikrostrukturierbarem Material auf die Oberseite (61) des Chipträgers (6), das einen Rahmen (82) mit nach innen weisenden elektrisch leitend beschichteten Streifen (81) umfasst, wobei freie Enden (83) der elektrisch leitend beschichteten Streifen (81) auf Kontaktflächen (43) des Halbleiterchips (4) aufliegen, – Aufbringen eines Kunststoffgehäuses (10) zumindest auf die Oberseite (61) des Chipträgers (6).
  11. Verfahren zur Herstellung eines elektronischen Bauteils (2) nach einem der Patentansprüche 1 bis 9 mit wenigstens einem Halbleiterchip (4), das folgende Verfahrensschritte aufweist: – Bereitstellen eines flachen Chipträgers (6) mit Kontaktanschlussflächen (63) auf einer Oberseite (61) und Außenkontaktflächen (64) auf einer Rückseite (62), – Aufbringen eines Rahmenelements (8) aus mikrostrukturierbarem Material auf die Oberseite (61) des Chipträgers (6), das einen Rahmen (82) mit nach innen weisenden elektrisch leitend beschichteten elastischen Streifen (81) umfasst, wobei freie Enden (83) der Streifen (81) jeweils einen erhabenen Kontaktbereich (84) mit einer Spitze (85) aufweisen, der in eine Richtung weg von der Oberseite (61) weist, – Aufsetzen eines Halbleiterchips (4) mit seinen Kontaktflächen (43) auf die freien Enden (83) der Streifen (81), – Aufbringen eines Kunststoffgehäuses (10) zumindest auf die Oberseite (61) des Chipträgers (6).
  12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass der Rahmen (8) mittels Leitklebestellen (87) mit den Kontaktanschlussflächen (63) auf der Oberseite (61) des Chipträgers (6) mechanisch und elektrisch leitend verbunden wird.
  13. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass der Rahmen (8) mittels Lotverbindungen (88) mit den Kontaktanschlussflächen (63) auf der Oberseite (61) des Chipträgers (6) mechanisch und elektrisch leitend verbunden wird.
  14. Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass die Rahmenelemente (8) auf Waferebene, insbesondere von einem Halbleiterwafer, einer Glasscheibe oder einer Keramikscheibe durch Ätzen und Metallisieren hergestellt und anschließend vereinzelt werden.
DE10243947A 2001-09-20 2002-09-20 Elektronisches Bauteil mit wenigstens einem Halbleiterschip und Verfahren zu seiner Herstellung Expired - Fee Related DE10243947B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10243947A DE10243947B4 (de) 2001-09-20 2002-09-20 Elektronisches Bauteil mit wenigstens einem Halbleiterschip und Verfahren zu seiner Herstellung

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10146436.3 2001-09-20
DE10146436 2001-09-20
DE10243947A DE10243947B4 (de) 2001-09-20 2002-09-20 Elektronisches Bauteil mit wenigstens einem Halbleiterschip und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE10243947A1 DE10243947A1 (de) 2003-05-28
DE10243947B4 true DE10243947B4 (de) 2007-02-01

Family

ID=7699709

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10243947A Expired - Fee Related DE10243947B4 (de) 2001-09-20 2002-09-20 Elektronisches Bauteil mit wenigstens einem Halbleiterschip und Verfahren zu seiner Herstellung

Country Status (2)

Country Link
US (1) US6953992B2 (de)
DE (1) DE10243947B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504736B2 (en) * 2015-09-30 2019-12-10 Texas Instruments Incorporated Plating interconnect for silicon chip

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218168A (en) * 1991-09-26 1993-06-08 Micron Technology, Inc. Leads over tab
US5349238A (en) * 1991-09-25 1994-09-20 Sony Corporation Semiconductor device
DE4416980A1 (de) * 1994-05-13 1995-11-23 Ant Nachrichtentech Verfahren zur Herstellung einer Anordnung zur Kontaktierung von planaren Hochfrequenzleitungen und Anordnung zur Kontaktierung von planaren Hochfrequenzleitungen
US6124151A (en) * 1997-06-19 2000-09-26 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
WO2001048870A2 (en) * 1999-12-28 2001-07-05 Formfactor, Inc. Interconnect for microelectronic structures with enhanced spring characteristics

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0641019A3 (de) * 1993-08-27 1995-12-20 Poly Flex Circuits Inc Flexibler, auf einem Polymer gedruckter Leiterrahmen.
US5772451A (en) * 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
US7063541B2 (en) * 1997-03-17 2006-06-20 Formfactor, Inc. Composite microelectronic spring structure and method for making same
US6271582B1 (en) * 1997-04-07 2001-08-07 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US6794202B2 (en) * 2000-03-15 2004-09-21 Tessera, Inc. Assemblies for temporarily connecting microelectronic elements for testing and methods therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349238A (en) * 1991-09-25 1994-09-20 Sony Corporation Semiconductor device
US5218168A (en) * 1991-09-26 1993-06-08 Micron Technology, Inc. Leads over tab
DE4416980A1 (de) * 1994-05-13 1995-11-23 Ant Nachrichtentech Verfahren zur Herstellung einer Anordnung zur Kontaktierung von planaren Hochfrequenzleitungen und Anordnung zur Kontaktierung von planaren Hochfrequenzleitungen
US6124151A (en) * 1997-06-19 2000-09-26 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
WO2001048870A2 (en) * 1999-12-28 2001-07-05 Formfactor, Inc. Interconnect for microelectronic structures with enhanced spring characteristics

Also Published As

Publication number Publication date
DE10243947A1 (de) 2003-05-28
US20030071336A1 (en) 2003-04-17
US6953992B2 (en) 2005-10-11

Similar Documents

Publication Publication Date Title
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10135393B4 (de) Elektronisches Bauteil, Herstellverfahren, sowie Verfahren zum Herstellen einer elektrischen Verbindung zwischen dem Bauteil und einer Leiterplatte
DE10234951A1 (de) Halbleiterschaltungsmodul und Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE10144467B4 (de) Elektronisches Sensorbauteil und Verfahren zu seiner Herstellung
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE10245451B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE102006023998A1 (de) Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen
EP1278243A2 (de) Multichipmodul in COB Bauweise, insbesondere Compact Flash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10145468C1 (de) Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
DE10243947B4 (de) Elektronisches Bauteil mit wenigstens einem Halbleiterschip und Verfahren zu seiner Herstellung
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
WO1998013863A1 (de) Verfahren zur flipchip-kontaktierung eines halbleiterchips mit geringer anschlusszahl
DE102007002807B4 (de) Chipanordnung
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE102004015597B4 (de) Halbleitervorrichtung mit schützender Gehäusestruktur
DE102015120647B4 (de) Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung
DE102005007486B4 (de) Halbleiterbauteil mit oberflächenmontierbarem Gehäuse, Montageanordnung und Verfahren zur Herstellung desselben
DE102018201326B4 (de) Kontaktanordnung, elektronisches Leistungsmodul und Verfahren zur Herstellung eines elektronischen Leistungsmoduls
DE102015218369A1 (de) Verfahren zur Herstellung eines Leiterrahmenmoduls und Leiterrahmenmodul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee