DE10244664A1 - Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben - Google Patents

Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE10244664A1
DE10244664A1 DE10244664A DE10244664A DE10244664A1 DE 10244664 A1 DE10244664 A1 DE 10244664A1 DE 10244664 A DE10244664 A DE 10244664A DE 10244664 A DE10244664 A DE 10244664A DE 10244664 A1 DE10244664 A1 DE 10244664A1
Authority
DE
Germany
Prior art keywords
electronics module
electronic component
rewiring
bond
external contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10244664A
Other languages
English (en)
Other versions
DE10244664A8 (de
Inventor
Robert Christian Hagen
Holger Wörner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10244664A priority Critical patent/DE10244664A1/de
Priority to EP03017506A priority patent/EP1403921A3/de
Priority to US10/669,539 priority patent/US7190059B2/en
Publication of DE10244664A1 publication Critical patent/DE10244664A1/de
Publication of DE10244664A8 publication Critical patent/DE10244664A8/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft sowohl ein Verfahren zur Herstellung eines elektronischen Bauteils (1) mit Halbleiterchips (2, 3) in einem Stapel (4) als auch ein derartiges elektronisches Bauteil (1). Der Stapel (4) weist wenigstens einen ersten unteren Elektronikbaustein (9) auf, der über Flipchip-Verbindungen (8) mit einem Mittenbereich (7) eines Umverdrahtungssubstrats (5) verbunden ist. Der Stapel (4) weist weiterhin wenigstens einen zweiten oberen Elektronikbaustein (12) mit Außenkontaktflächen (14) auf, die über Bondverbindungen (11) mit Außenbereichen (10) des Umverdrahtungssubstrats (5) verbunden sind.

Description

  • Die Erfindung betrifft ein elektronisches Bauteil mit Halbleiterchips in einem Stapel und ein Verfahren zu Herstellung desselben. Insbesondere betrifft die Erfindung ein elektronisches Bauteil mit einem Stapel aus einem Logikchip in Flipchip-Technologie und einem funktionsgetesteten Speicherbaustein in Bondtechnologie.
  • Das Bestreben immer höhere Schaltungsdichten zu erreichen, führt zu größerer Systemintegration, wobei zunehmend versucht wird, mehrere Halbleiterchips in einem Stapel anzuordnen. Dabei muß häufig ein komplettes Bauteil weggeworfen werden, nur weil der Speicherchip nicht funktioniert, obwohl der Logikchip an sich funktionsfähig ist.
  • Aufgabe der Erfindung ist es, ein Verfahren anzugeben, mit dem elektronische Bauteile mit Halbleiterchips in einem Stapel kostengünstig hergestellt werden können, und wobei die elektronischen Bauteile in Funktionstests verminderte Ausfallraten aufweisen.
  • Die Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Verfahren zur Herstellung eines elektronischen Bauteils mit Halbleiterchips in einem Stapel geschaffen. Zunächst wird dazu ein Umverdrahtungssubstrat hergestellt, das Anschlussflächen für Flipchip-Verbindungen in einem Mittenbereich aufweist. Außerdem weist das Umverdrahtungssubstrat in seinen Randbereichen Anschlussflächen für Bondverbindungen auf. Damit ist das Umverdrahtungssubstrat in der Lage, sowohl Halbleiterchips in Flipchip-Technik als auch Halbleiterchips in Bondtechnik eines Stapels mit Außenkontakten des elektronischen Bauteils elektrisch zu verbinden. Auf dieses Umverdrahtungssubstrat, das in seinem Mittenbereich Anschlussflächen für Flipchip-Verbindungen aufweist, wird als nächstes ein als Halbleiterchip ausgebildeter erster Elektronikbaustein in Flipchip-Technologie aufgebracht.
  • Parallel dazu wird wenigstens ein zweiter Elektronikbaustein hergestellt, der zusätzlich zu seinem Halbleiterchip eine Umverdrahtungsstruktur mit Außenkontaktflächen aufweist. Dieser zweite Elektronikbaustein wird als oberer Baustein auf den ersten Elektronikbaustein so aufgebracht, dass die passiven Rückseiten des ersten und des zweiten Elektronikbausteins aufeinanderliegen. Anschließend werden Bondverbindungen zwischen den Außenkontaktflächen des zweiten oberen Elektronikbausteins und den Anschlussflächen in den Randbereichen des Umverdrahtungssubstrats hergestellt. Abschließend werden dann die gestapelten Elektronikbausteine unter Aufbringen einer Kunststoffgehäusemasse auf das Umverdrahtungssubstrat zu einem elektronischen Bauteil verpackt.
  • Dieses Verfahren hat den Vorteil, daß mit dem Aufbringen einer Umverdrahtungsstruktur auf die aktive Oberseite des Halbleiterchips des oberen Elektronikbausteins ein Zwischensubstrat geschaffen wird, das dem oberen Elektronikbaustein die nötige Stabilität für die Handhabung in einem Testverfahren verleiht. Auf die Außenkontaktflächen der Umverdrahtungsstruktur können dazu zumindest vorübergehend Außenkontakte aufgebracht werden, um die Funktionen des oberen Elektronikbausteins unabhängig von dem Stapel unter extremen Temperaturzyklen zu testen. Diese für vorgegebene Testsockel eventuell notwendigen Außenkontakte können vor dem Einbau des oberen Elektronikbausteins in den Stapel wieder entfernt werden, um die Außenkontaktflächen für ein Bonden beim Zusammenbau des elektronischen Bauteils zur Verfügung zu stellen.
  • Durch die erhöhte Stabilität des oberen Elektronikbausteins können die Bondverbindungen zwischen den randseitigen Außenkontakten der Umverdrahtungsstruktur des oberen Elektronikbausteins und den Anschlussflächen für Bondverbindungen in den Randbereichen des Umverdrahtungssubstrats nach dem Aufeinanderbringen der passiven Rückseiten der Elektronikbausteine unproblematisch und mit erhöhter Zuverlässigkeit hergestellt werden. Das spröde Material des Halbleiterchips des oberen Bausteins wird nämlich durch den Zwischenträger der Umverdrahtungsstruktur beim Bonden entlastet, so daß die Gefahr der Bildung von Mikrorissen in dem Halbleiterchip während des Bondens vermindert ist. Um eine Bondverbindung zu schaffen, weisen die Flächennormalen der Anschlussflächen für Bondverbindungen und die Flächennormalen der Außenkontaktflächen des oberen Elektronikbausteins in die gleiche Richtung.
  • Ein möglicher weiterer Vorteil des Verfahrens liegt darin, dass auch Bauteile mit größerer passiver Rückseite als die darunter angeordneten Halbleiterchips als zu bondende obere Elektronikbausteine eingesetzt werden können, weil die Stabilität der oberen Elektronikbausteine durch die Umverdrahtungsstruktur mit Zwischensubstrat im Bereich der zu bondenden Außenkontaktflächen erhöht ist und nicht auf dem Halbleiterchip, sondern auf dem Zwischensubstrat gebondet wird. Dieser Vorteil wirkt sich besonders aus, wenn als erster unterer Elektronikbaustein ein Logikchip eingesetzt wird und als zweiter oberer Elektronikbaustein ein flächenmäßig größerer Speicherchip verwendet wird.
  • Vor einem Aufbringen des oberen Elektronikbausteins auf die passive Rückseite des Halbleiterchips des unteren Elektronikbausteins kann somit der obere Elektronikbaustein Temperaturen von – 50°C bis 150°C ausgesetzt werden, wenn seine Funktionsfähigkeit getestet wird. Dabei wird der Baustein elektrisch in Betrieb gesetzt. Dazu kann die Umverdrahtungsstruktur mit ihren Außenkontaktflächen an das Rastermaß entsprechender Testsockel angepaßt sein. Durch die oben erwähnte vorübergehende Aufbringung von Außenkontakten auf die Außenkontaktflächen der Umverdrahtungsstruktur kann darüber hinaus eine verbesserte Kontaktierung zu den Testsockeln geschaffen werden. Nach dem Entfernen der vorübergehend angebrachten Außenkontakte stehen die Außenkontaktflächen für ein Anbringen von Bondverbindungen bei dem Zusammenbau des elektronischen Bauteils wieder zur Verfügung.
  • Erfindungsgemäß kann während eines Funktionstests auf sämtliche Signalanschlüsse des oberen Elektronikbausteins zugegriffen werden. Dementsprechend ist ein aussagekräftigeres Testergebnis möglich, zumal nach dem Zusammenbau des elektronischen Bauteils ein Zugriff auf alle Signalanschlüsse des oberen Elektronikbausteins unabhängig von den übrigen Elektronikbausteinen des Stapels nicht mehr möglich ist. Wird ein derartiger Funktionstest für den oberen Elektronikbaustein vor dem Zusammenbau des elektronischen Bauteils durchgeführt, so steigt die Gesamtausbeute und es ergeben sich erhebliche Kostenvorteile. Es wird nämlich mindestens einer oder beide der Elektronikbausteine vorgetestet, wodurch sichergestellt werden kann, daß auch Elektronikbausteine mit potentiell ho her Ausfallwahrscheinlichkeit wie etwa Speicherchips nur dann eingesetzt werden, wenn diese wie vorstehend beschrieben eingehend getestet wurden. Durch ein Stapeln von Elektronikbausteinen übereinander wird zusätzlich Raum eingespart, die Schaltungsdichte vergrößert, und die Kosten werden optimiert. Darüber hinaus werden die elektrischen Eigenschaften verbessert, da kurze Bondverbindungen realisiert werden, was mit einer Verminderung parasitärer Induktivitäten verbunden ist.
  • Die passiven Rückseiten der Elektronikbausteine können in vorteilhafter Weise aufeinander geklebt werden. Dazu können Leitkleber eingesetzt werden, beispielsweise wenn die Rückseiten der Elektronikbausteine auf gleichem Potential liegen sollen. Sind Potentialdifferenzen zwischen den Rückseiten der Elektronikbausteine vorgesehen, so können isolierende Klebstoffe eingesetzt werden.
  • Die Bondverbindungen zwischen den Außenkontakten des oberen Elektronikbausteins und den Anschlussflächen im Randbereich des Umverdrahtungssubstrats können mittels Thermokompressionsbonden hergestellt werden. Dabei wird auf einer der zu verbindenden Flächen ein Bondkopf gebildet, von dem aus der Bonddraht zunächst in Richtung der Flächennormale geführt wird, bevor er zu der zweiten Fläche hin gebogen werden kann und dort unter Bildung eines Bondbogens mit der zweiten Fläche elektrisch verbunden wird. Während der Bondbogen auf der zweiten Fläche fast tangential zu der Fläche angebracht werden kann, benötigt der Bondkopf mit dem abgebogenen Bonddraht eine Mindesthöhe über der gebondeten Fläche. Deshalb ist es vorteilhaft, wenn der Bondkopf zunächst auf der Anschlussfläche für die Bondverbindungen in dem Randbereich des Umverdrahtungssubstrats hergestellt wird, und erst danach der Bondbogen auf der Außenkontaktfläche der Umverdrahtungsstruk tur des oberen Elektronikbausteins gebildet wird. Dadurch wird auch die Bauteilhöhe des elektronischen Bauteils mit Halbleiterchips in einem Stapel minimiert.
  • In die Umverdrahtungsstruktur des oberen Elektronikbausteins kann ein zentraler Bondkanal eingebracht sein. Die zentralen Bondverbindungen dieses zentralen Bondkanals werden über Bondfinger und über Umverdrahtungsleitungen elektrisch leitend mit den Außenkontaktflächen verbunden. Die Außenkontaktflächen können auf Randbereiche des oberen Elektronikbausteins verteilt werden, wodurch das Bonden zu den Anschlussflächen in den Randbereichen des Umverdrahtungssubstrats erleichtert und kurze Bonddrähtlängen ermöglicht werden.
  • Die zentralen Bondverbindungen in dem Bondkanal weisen gegenüber den Bondverbindungen auf den Außenkontaktflächen geringe Abmessungen auf, so dass sie bereits durch den Bondkanal insoweit ausreichend geschützt sind, dass der obere Elektronikbaustein mit offenem ungeschütztem Bondkanal einem Funktionstest vorsichtiger Handhabung ausgesetzt werden kann. Der Bondkanal kann jedoch in vorteilhafter Weise unter Einbetten der zentralen Bondverbindungen des Bondkanals von einer Schutzumhüllung aus Kunststoff bedeckt werden, bevor der obere Elektronikbaustein einem Funktionstest ausgesetzt wird. Dies hat den Vorteil, dass die Handhabung sowohl bei der Funktionsprüfung als auch bei dem späteren Zusammenbau erleichtert wird und eine Beschädigung der zentralen Bondverbindungen zuverlässig vermieden wird.
  • Als Umverdrahtungssubstrat kann eine beidseitig metallisierte Leiterplatte eingesetzt werden, deren Metallplattierungen auf ihrer Oberseite und auf ihrer Unterseite strukturiert werden. Die Struktur der Oberseite kann in einem Mittenbereich Kon taktanschlußflächen für Flipchip-Verbindungen aufweisen. In den Randbereichen der Oberseite können Anschlussflächen für Bondverbindungen geschaffen werden. Die strukturierte Metallplattierung auf der Unterseite der Leiterplatte kann Außenkontaktflächen aufweisen, die mit den Anschlussflächen über Durchkontakte und über Umverdrahtungsleitungen elektrisch verbunden werden können. Ein derartiges Umverdrahtungssubstrat auf der Basis einer beidseitig metallisierten und strukturierten Leiterplatte kann kostengünstig hergestellt werden und hat gegenüber Umverdrahtungssubstraten auf Keramikbasis einen erheblichen Preisvorteil.
  • Nach dem Aufbringen der zu stapelnden Elektronikbausteine auf ein derartig präpariertes Umverdrahtungssubstrat können die Elektronikbausteine mittels einem Transfermoldverfahren in ein gefülltes Epoxidharz eingebettet werden. Dieses Verpacken kann gleichzeitig für mehrere elektronische Bauteile durchgeführt werden, wenn das verwendete Umverdrahtungssubstrat entsprechend viele Bauteilpositionen aufweist, in denen Elektronikbausteine gestapelt und gebondet sind. Während beim Transfermoldverfahren die Bondverbindungen aufgrund des hohen Druckes und der Fließeigenschaften des gefüllten Epoxidharzes stark belastet werden, ist ein Verpacken der Elektronikbausteine in ein Kunststoffgehäuse mittels Dispensverfahren wesentlichen schonender.
  • Abschließend können auf die Außenkontaktflächen des Umverdrahtungssubstrats Außenkontakte aufgebracht werden. Diese Außenkontakte können Lötbälle aufweisen, wobei eine die Außenkontaktflächen umgebende Lötstopplackschicht ein Benetzen beispielsweise von Umverdrahtungsleitungen durch das Material der Außenkontakte verhindert.
  • Die Erfindung betrifft auch ein elektronisches Bauteil mit Halbleiterchips in einem Stapel, das ein Umverdrahtungssubstrat umfaßt. In einem Mittenbereich des Umverdrahtungssubstrats sind Anschlussflächen für Flipchip-Verbindungen vorgesehen. In seinen Randbereichen weist das Umverdrahtungssubstrat Anschlussflächen für Bondverbindungen auf. Kontaktbereiche eines als Halbleiterchip ausgebildeten ersten unteren Elektronikbausteins sind mit den Anschlussflächen in dem Mittenbereich des Umverdrahtungssubstrats verbunden. Ein zweiter oberer Elektronikbaustein weist einen Halbleiterchip mit einer Umverdrahtungsstruktur und mit Außenkontaktflächen auf. Der obere Elektronikbausteine ist derart auf dem unteren Elektronikbaustein angeordnet, dass die passiven Rückseiten der Elektronikbausteine aufeinanderliegen. Zur elektrischen Verbindung des oberen Elektronikbausteins mit dem Umverdrahtungssubstrat sind zwischen den Außenkontaktflächen des oberen Elektronikbausteins und den Anschlussflächen in den Randbereichen des Umverdrahtungssubstrats Bondverbindungen vorgesehen.
  • Der Stapel aus mindestens einem Halbleiterchip in Flipchip-Technologie und aus einem Elektronikbaustein mit einer Umverdrahtungsstruktur und mit Außenkontaktflächen ist von einem Bauteilgehäuse umgeben. Ein elektronisches Bauteil aus einer Kombination aus einem Halbleiterchip als ersten unteren Elektronikbaustein und aus einem weitgehend gehäusten zweiten oberen Elektronikbaustein hat den Vorteil, dass die Außenkontaktflächen des oberen Elektronikbausteins eingesetzt werden können, um vor einem Zusammenbau zu einem elektronischen Bauteil die Funktionsfähigkeit des weitgehend gehäusten oberen Elektronikbausteins unter extremen Temperaturbedingungen zu testen, so daß eine zuverlässige Aussage darüber getätigt werden kann, ob der Stapel wenigstens einen vollständig funk tionsfähigen oberen Elektronikbaustein aufweist. Durch das Stapeln wird der Platzbedarf vermindert und die Schaltungsdichte erhöht. Durch die Möglichkeit einer separaten Funktionsprüfung des oberen Elektronikbausteins ergibt sich eine Kostenoptimierung und eine zuverlässige Prognostizierbarkeit der endgültigen elektrischen Eigenschaften des elektronischen Bauteils.
  • Diese Vorteile wirken sich besonders aus, wenn der untere Elektronikbaustein ein Logikchip und der obere Elektronikbaustein ein Speicherchip mit Umverdrahtungsstruktur und mit Außenkontaktflächen ist. Derartige Speicherchips weisen eine relativ hohe Ausfallrate bei Funktionstests mit extremen Temperaturen zwischen –50°C und 150°C auf. Diese Ausfallrate kann für das elektronische Bauteil mit einem Stapel aus einem Logikchip und aus einem Speicherchip vermindert werden, wenn der Speicherchip bereits eine Umverdrahtungsstruktur mit Außenkontaktflächen aufweist, durch die ein unabhängiger vollständiger Funktionstest vor einem weiteren Stapelbau möglich wird.
  • Ein weiterer Vorteil besteht darin, dass die Außenkontaktflächen des oberen Elektronikbausteins auf Grund der Verdrahtungstruktur in die Randbereiche des oberen Elektronikbausteins gelegt werden können, sodass äußerst kurze Bondverbindungen von den Außenkontaktflächen zu den Anschlussflächen in den Randbereichen des Umverdrahtungssubstrats möglich werden. Durch die kurzen Bondverbindungen wird eine ausreichende Bonddrahtstabilität erreicht, sodass als Material für das Kunststoffgehäuse ein hochgefülltes Epoxidharz eingesetzt werden kann, ohne besondere Vorkehrungen für den Schutz der Bondverbindungen zu treffen.
  • Die Umverdrahtungsstruktur mit ihrem Zwischensubstrat und den Außenkontaktflächen auf dem oberen Elektronikbaustein vergrößert gleichzeitig die mechanische Stabilität dieses Elektronikbausteins, wodurch die gesamte Zuverlässigkeit des elektronischen Bauteils erhöht ist, zumal die Gefahr von Mikrorissbildungen in dem Halbleiterchip beim Bonden dadurch vermindert wird, daß nicht unmittelbar auf dem Halbleiterchip gebondet wird.
  • Das Umverdrahtungssubstrat weist eine beidseitig metallisierte und strukturierte Leiterplatte auf. Diese Leiterplatte verfügt über Durchkontakte als elektrische Verbindung zwischen den strukturierten Metallschichten auf der Ober- und auf der Unterseite der Leiterplatte. Die Unterseite der Leiterplatte weist Außenkontaktflächen für Außenkontakte auf. Die Oberseite der Leiterplatte weist in ihrem Mittenbereich die Anschlussflächen für die Flipchip-Verbindungen und in ihren Randbereichen die Anschlussflächen für Bondverbindungen auf. Die Außenkontaktflächen auf der Unterseite der Leiterplatte sind über Durchkontakte und über Umverdrahtungsleitungen mit den Anschlussflächen auf der Oberseite elektrisch verbunden. Ein derartiges Umverdrahtungssubstrat auf der Basis einer Leiterplatte ist kostengünstig herstellbar verglichen mit Umverdrahtungsfolien oder Umverdrahtungssubstraten auf der Basis von Keramiken.
  • Zwischen den aufeinanderliegenden passiven Rückseiten der Elektronikbausteine ist eine Klebstoffschicht angeordnet. Wenn die Klebstoffschicht einen Leitkleber aufweist, können die Rückseiten der Elektronikbausteine auf gleichem Potential liegen. Eine Klebstoffschicht aus Isolationsklebstoff kann beispielsweise dann zwischen beiden Rückseiten der Elektronikbausteine vorgesehen werden, wenn eine Potentialdifferenz zwischen beiden Elektronikbausteinen an den Rückseiten gewünscht ist.
  • Der obere Elektronikbaustein weist auf seiner aktiven Oberseite einen zentralen Bondkanal mit zentralen Bondverbindungen auf. Diese zentralen Bondverbindungen sind über die auf der aktiven Oberseite angeordnete Umverdrahtungsstruktur mit den Außenkontaktflächen verbunden. Dieser Bondkanal kann eine Schutzumhüllung für seine zentralen Bondverbindungen aufweisen, wodurch sich eine Materialgrenze zwischen einer derartigen Schutzumhüllung und dem Kunststoffgehäuse des elektronischen Bauteils ausbildet. Ein derartiger Bondkanal mit zentralen Bondverbindungen wird insbesondere für Speicherchips eingesetzt, um die relativ große aktive Oberseite der Speicherchips zu beiden Seiten des Bondkanals für das Anordnen von Außenkontaktflächen zu nutzen.
  • Die Bondverbindungen zwischen den Außenkontaktflächen und den Anschlussflächen der Außenbereiche des Umverdrahtungssubstrats können einen Bonddraht aufweisen, der sich in einen Bondkopf und in einen Bondbogen gliedert. Der Bondkopf kann auf einer der Anschlussflächen des Umverdrahtungssubstrats angeordnet sein, während der Bondbogen auf der entsprechenden Außenkontaktfläche des oberen Elektronikbausteins angeordnet ist. Diese Ausführung der Bondverbindungen hat den Vorteil, dass für den Bondbogen eine geringere Höhe beansprucht wird, als für den Bondkopf, so daß die Gesamthöhe des elektronischen Bauteils minimiert werden kann.
  • Weiterhin ist vorgesehen, dass zwischen der aktiven Oberseite des Halbleiterchips des unteren Elektronikbausteins bei den Kontaktbereichen und der Oberseite des Umverdrahtungssubstrats ein Zwischenraum ausgebildet ist. Dieser Zwischenraum ist mit einem Unterfüllstoff aufgefüllt, der einen hochgefüllten Kunststoff mit einem Füllgrad von 80 bis 95 Gew.% aufweist. Dieser hohe Füllgrad des Unterfüllstoffes ermöglicht eine weitgehende Anpassung des thermischen Ausdehnungsverhaltens des Unterfüllstoffes an das thermische Ausdehnungsverhalten des Halbleiterchips.
  • Zusammenfassend ist festzustellen, dass ein Speicherchip beispielsweise in einem BOC-Gehäuse (board on chip package) als zweiter oberer Baustein in einem elektronischen Bauteil eingesetzt werden kann, bevor er mit seiner freibleibenden Chiprückseite auf einen Logikchip in Flipchip-Technik geklebt wird, in seinem Gehäuse bereits geburnt bzw. extremen Temperaturen ausgesetzt und getestet werden kann. Durch Optimieren des Bondprozesses beim Verbinden des oberen Speicherchips mit dem Umverdrahtungssubstrat kann außerdem eine raumsparende Stapelung eines Speicherchips auf einem Logikchip erreicht werden.
  • Durch die auf dem Speicherchip angebrachte Umverdrahtungsstruktur mit ihrem Zwischensubstrat entsteht bezüglich Design und Routing bzw. Umverdrahtungsführung ein sehr flexibles Gehäusekonzept. Dieses Gehäuse des oberen Speicherchips erleichtert die Anpassung beim Verwenden von Speicherbausteinen verschiedener Zulieferer oder bei Technologieänderungen, da über die Umverdrahtungsstruktur Anpassungen vorgenommen werden können, ohne dass Veränderungen des Umverdrahtungssubstrats mit dem unteren Flipchip-Baustein vorgenommen werden müssen. Somit ergibt sich ein kostengünstiger, flexibler und anpassungfähiger Aufbau zum Stapeln eines Elektronikbausteins in Flipchip-Technologie mit einem Elektronikbaustein in Bond-Technologie.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt eines elektronischen Bauteils gemäß einer ersten Ausführungsform der Erfindung,
  • 2 zeigt einen schematischen Querschnitt eines elektronischen Bauteils einer zweiten Ausführungsform der Erfindung,
  • 3 zeigt einen schematischen Querschnitt eines elektronischen Bauteils einer dritten Ausführungsform der Erfindung,
  • 4 zeigt einen schematischen Querschnitt eines elektronischen Bauteils einer vierten Ausführungsform der Erfindung,
  • 5 bis 11 zeigen schematische Querschnitte von Zwischenprodukten bei der Herstellung des elektronischen Bauteils gemäß der ersten Ausführungsform der Erfindung,
  • 5 zeigt einen schematischen Querschnitt eines Umverdrahtungssubstrats,
  • 6 zeigt einen schematischen Querschnitt eines Umverdrahtungssubstrats mit einem aufgebrachten ersten Elektronikbaustein,
  • 7 zeigt einen schematischen Querschnitt eines zweiten Elektronikbausteins mit einem ungeschützten Bondkanal,
  • 8 zeigt einen schematischen Querschnitt des zweiten Elektronikbausteins aus 7 mit einem geschützten Bondkanal,
  • 9 zeigt einen schematischen Querschnitt durch einen Stapel mit dem erstem Elektronikbaustein und mit dem zweitem Elektronikbaustein auf dem Umverdrahtungssubstrat aus 5,
  • 10 zeigt einen schematischen Querschnitt durch einen Stapel aus 9 nach Aufbringen von Bondverbindungen,
  • 11 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil nach Verpacken des Stapels aus 10 in einem Bauteilgehäuse,
  • 12 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil nach Aufbringen von Außenkontakten auf das Umverdrahtungssubstrat des elektronischen Bauteils.
  • 1 zeigt einen schematischen Querschnitt eines elektronischen Bauteils 1 einer ersten Ausführungsform der Erfindung. Die Basis dieses elektronischen Bauteils 1 bildet ein Umverdrahtungssubstrat 5 mit einer Oberseite 36 und mit einer Unterseite 40, die gleichzeitig die Unterseite des elektronischen Bauteils 1 bildet. Auf der Unterseite 40 sind Außenkontakte 30 in Form von Kontaktbällen angeordnet, die auf Außen kontaktflächen 27 des Umverdrahtungssubstrats 5 gelötet sind. Diese Außenkontaktflächen 27 des Umverdrahtungssubstrats 5 sind über Durchkontakte 26 und über Umverdrahtungsleitungen 25 des Umverdrahtungssubstrats 5 mit Anschlussflächen 6 und 60 auf der Oberseite 36 des Umverdrahtungssubstrats 5 verbunden. Das Umverdrahtungssubstrat 5 weist in dieser ersten Ausführungsform der Erfindung eine Leiterplatte 23 als Trägermaterial auf.
  • In einem Mittenbereich 7 sind auf der Oberseite 36 des Umverdrahtungssubstrats 5 Anschlussflächen 6 zum Verbinden mit Flipchip-Kontakten angeordnet. In den Randbereichen 10 sind auf der Oberseite 36 des Umverdrahtungssubstrats 5 Anschlussflächen 60 für Bondverbindungen angeordnet. Auf den Anschlussflächen 6 des Mittenbereichs 7 ist wenigstens ein Logikchip 28 mit seinen Kontaktbereichen 24 über die Flipchip-Verbindungen 8 als ein erster unterer Elektronikbaustein 9 aufgebracht. Auf der passiven Rückseite 15 dieses ersten Elektronikbausteins 9 ist eine Klebeschicht 31 angeordnet, mit der ein zweiter oberer Elektronikbaustein 12 auf dem ersten unteren Elektronikbaustein 9 angeordnet ist.
  • Bei dem zweiten Elektronikbaustein 12 handelt es sich um einen Speicherchip 39, der einen zentralen Bondkanal 19 auf seiner aktiven Oberseite 32 mit zentralen Bondverbindungen 111 aufweist. Diese zentralen Bondverbindungen 111 des Bondkanals 19 sind über Bondfinger 20 der Umverdrahtungsstruktur 13 mit Außenkontaktflächen 14 des oberen Elektronikbausteins 12 verbunden. Die Umverdrahtungsstruktur 13 weist ein Zwischensubstrat 41 auf, auf dessen Randbereichen die Außenkontaktflächen 14 angeordnet sind. Die Außenkontaktflächen 14 sind über Bondköpfe 33 von Bonddrähten 18 mit den Anschluss flächen 60 in dem Randbereich 10 des Umverdrahtungssubstrats 5 unter Ausbildung eines Bondbogens 34 verbunden.
  • Ein Bauteilgehäuse 29 umgibt diesen Stapel 4 aus mindestens einem unteren Logikchip 28 und einem oberen Speicherchips 39 sowie die Bondverbindungen 18 zwischen dem oberen Speicherchip 39 und dem Umverdrahtungssubstrat 5. Ein Unterfüllstoff 37, der einen hochgefüllten Kunststoff mit einem Füllgrad zwischen 80 und 95 Gew.% aufweist, füllt einen Zwischenraum zwischen der aktiven Oberseite 35 des Logikchips 28 und der Oberseite 36 des Umverdrahtungssubstrats 5 und bettet die Kontaktbereiche 24 des Logikchips 28 ein. Der hohe Füllgrad sorgt für eine weitgehende Anpassung des thermischen Ausdehnungsverhaltens des Unterfüllstoffes 37 an das thermische Ausdehnungsverhalten des Halbleitermaterials des Logikchips 28. Eine Schutzumhüllung 22 deckt den Bondkanal 19 ab und schützt die zentralen Bondverbindungen 111 des Speicherchips 39. Zwischen der Schutzumhüllung 22 und der umgebenden Kunststoffgehäusemasse 17 des Bauteilgehäuses 29 bildet sich eine Materialgrenze 38 aus.
  • Dieses elektronische Bauteil 1 weist somit einen Stapel 4 aus einem Halbleiterchip 2 in Flipchip-Technologie und aus einem nahezu vollständig gehäusten Elektronikbaustein 12 auf. Die Funktionsfähigkeit dieses Elektronikbausteins 12 ist vor seinem Einbau in das elektronische Bauteil 1 unter extremen Temperaturen zwischen –50 und 150 °C getestet worden. Dieser Funktionsfähigkeitstest kann durchgeführt werden, indem entweder die Außenkontaktflächen 14 des oberen Elektronikbausteins 12 mit einem entsprechenden Prüfsockel verbunden werden oder indem Außenkontakte vorübergehend auf die Außenkontaktflächen 14 aufgebracht werden, die nach dem Test und vor dem Einbau in das elektronische Bauteil 1 wieder entfernt werden.
  • In einem hier nicht gezeigten Ausführungsbeispiel ist der Unterfüllstoff 37 weggelassen, wobei der Spalt zwischen der aktiven Oberseite 35 und der Oberseite 36 mit der Kunststoffgehäusemasse 17 aufgefüllt sind.
  • 2 zeigt einen schematischen Querschnitt eines elektronischen Bauteils 1 gemäß einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Ein Unterschied zwischen dem elektronischen Bauteil 1 aus 1 zu dem elektronischen Bauteil 1 der zweiten Ausführungsform der Erfindung besteht darin, dass die Bonddrähte 18 der Bondverbindungen 11 mit ihren Bauteilhöhe beanspruchenden Bondköpfen 33 auf den Anschlussflächen 60 in den Randbereichen 10 des Umverdrahtungssubstrats 5 angeordnet sind. Der relativ flache Bondbogen 34 einer derartigen Bondverbindung 11 ist auf den Außenkontakten 14 des oberen Elektronikbausteins 12 angeordnet. Dadurch ist es möglich, die Bauteilhöhe des elektronischen Bauteils 1 durch die Schutzumhüllung 22 des Bondkanals 19 zu begrenzen. Das elektronische Bauteil 1 weist somit eine geringere Höhe auf als das elektronische Bauteil 1 aus 1. Die Materialgrenze 38 zwischen der Kunststoffgehäusemasse 17 und dem Kunststoff der Schutzumhüllung 22 des Bondkanals 19 ist somit auf die Randseiten der Schutzumhüllung 22 begrenzt.
  • 3 zeigt einen schematischen Querschnitt eines elektronischen Bauteils 1 gemäß einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Der Aufbau des Stapels aus den Elektronikbausteinen 9 und 12 ist bei der dritten Ausführungsform der Erfindung der gleiche wie bei der ersten Ausführungsform der Erfindung aus 1. Jedoch wird hier der Bondkanal 19 des oberen Elektronikbausteins 12 von der Kunststoffgehäusemasse 17 bedeckt, sodass sich keine Materialgrenze 38 gemäß 1 ausbildet. In diesem elektronischen Bauteil 1 wird beim Zusammenbau der Verfahrensschritt zum Einbetten der zentralen Bondverbindungen 111 des Bondkanals 19 in eine Schutzumhüllung 22 eingespart. Dennoch ist der obere Elektronikbaustein 12 vor dem Einbau in ein derartiges elektronisches Bauteil 1 auf Funktionsfähigkeit testbar. Er weist die für den Funktionstest notwendigen Außenkontaktflächen 14 auf.
  • 4 zeigt einen schematischen Querschnitt eines elektronischen Bauteils 1 einer vierten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Der innere Aufbau dieses elektronischen Bauteils 1 der vierten Ausführungsform der Erfindung entspricht dem Aufbau des elektronischen Bauteils 1 aus 2. Jedoch ist die Schutzumhüllung 22 des Bondkanals 19 für den oberen Elektronikbaustein 12 aus Gründen der Kostenersparnis weggelassen. Damit wird ein elektronisches Bauteil 1 mit einer minimalen Bauteilhöhe kostengünstig realisiert.
  • Die 5 bis 12 zeigen schematische Querschnitte von Zwischenprodukten bei der Herstellung eines elektronischen Bauteils 1 gemäß der ersten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden in den 5 bis 12 mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • 5 zeigt einen schematischen Querschnitt eines Umverdrahtungssubstrats 5. Dieses Umverdrahtungssubstrat 5 ist aus einer beidseitig metallisierten und beidseitig strukturierten Leiterplatte 23 gefertigt. Die Metallstruktur der Oberseite 36 der Leiterplatte 23 ist mit der Metallstruktur auf der Unterseite 40 der Leiterplatte 23 über Durchkontakte 26 verbunden. Die Unterseite 40 der Leiterplatte 23 weist Außenkontaktflächen 27 auf, die in 3 Ringen auf der Unterseite 40 der Leiterplatte 23 angeordnet sind. Auf der Oberseite 36 der Leiterplatte 23 sind Umverdrahtungsleitungen 21 angeordnet, die mit den Durchkontakten 26 elektrisch verbunden sind. Außerdem verbinden die Umverdrahtungsleitungen 21 die Durchkontakte 26 und damit die Außenkontaktflächen 27 mit Anschlussflächen 6 für die Flipchip-Verbindungen 8 in einem Mittenbereich 7 der Leiterplatte 23 und/oder mit Anschlussflächen 60 für die Bondverbindungen 18 in Randbereichen 10 der Leiterplatte 23.
  • 6 zeigt einen schematischen Querschnitt eines Umverdrahtungssubstrats 5 mit einem aufgebrachten ersten Elektronikbaustein 9. Dieser Elektronikbaustein 9 ist über Flipchip-Verbindungen 8 mit den Anschlussflächen 6 des Mittenbereichs 7 des Umverdrahtungssubstrats 5 verbunden. Der Zwischenraum zwischen der aktiven Oberseite 35 des ersten unteren Elektronikbausteins 9 und der Oberseite 36 des Umverdrahtungssubstrats 5 ist mit einem Unterfüllstoff 37 aufgefüllt.
  • 7 zeigt einen schematischen Querschnitt eines Elektronikbausteins 12 mit einem ungeschützten Bondkanal 19. Dieser zweite Elektronikbaustein 12 weist zusätzlich zu einem Halbleiterchip 3, der hier ein Speicherchip 39 ist, eine Umverdrahtungsstruktur 13 mit einem Zwischensubstrat 41 auf. Darüber hinaus weist dieser zweite Elektronikbaustein 12 einen Bondkanal 19 mit zentralen Bondverbindungen 111 auf, die über die Umverdrahtungsstruktur 13 mit Außenkontaktflächen 14 des Elektronikbausteins 12 verbunden sind.
  • Ein derartig vorbereiteter Elektronikbaustein 12 wird vor dem Einbau in ein elektronisches Bauteil extremen Temperaturen zwischen –50 und 150 °C ausgesetzt, während seine Funktionsfähigkeit geprüft wird. Dieser Funktionstest erfolgt auch, ohne daß die zentralen Bondverbindungen 111 in dem Bondkanal 19 bereits durch eine Schutzumhüllung geschützt sind.
  • 8 zeigt einen schematischen Querschnitt des zweiten Elektronikbausteins 12 aus 7 mit einem geschützten Bondkanal 19. Die Handhabung des zweiten Elektronikbausteins 12 ist aufgrund des geschützten Bondkanals 19 gegenüber der Handhabung eines Elektronikbausteins 12 mit einem ungeschützten Bondkanals 19, wie ihn 7 zeigt, erleichtert und sicherer. Die empfindlichen zentralen Bondverbindungen 111 sind nämlich in der Schutzumhüllung 22 eingebettet und vor mechanischer Beschädigung bei der Handhabung geschützt.
  • 9 zeigt einen schematischen Querschnitt durch einen Stapel 4 eines ersten und zweiten Elektronikbausteins 9 bzw. 12 auf dem Umverdrahtungssubstrat 5 aus 5. Dazu wird der in 7 oder der in 8 gezeigte vollständig funktionsgetestete zweite Elektronikbaustein 12 mit seiner passi ven Rückseite 16 mittels einer Klebstoffschicht 31 auf die passive Rückseite 15 des Elektronikbausteins 9 geklebt.
  • 10 zeigt einen schematischen Querschnitt durch einen Stapel 4 aus 9 nach dem Aufbringen von Bondverbindungen 11. Diese Bondverbindungen 11 sind auf die Außenkontaktflächen 14 der Umverdrahtungsstruktur 13 des oberen Elektronikbausteins 12 aufgebracht. Dazu wird zunächst ein Bondkopf 33 auf den Außenkontaktflächen 14 gebondet und der Bonddraht 18 nach unten zu den Anschlussflächen 60 des Umverdrahtungssubstrats 5 geführt. Unter Bilden eines Bondbogens 34 werden dann die Bonddrähte 18 mit den Anschlussflächen 60 verbunden.
  • 11 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 1 nach einem Verpacken des Stapels 4 aus 10 in einem Bauteilgehäuse 29. Dabei bildet das Umverdrahtungssubstrat 5 mit seiner Unterseite 40 gleichzeitig die Unterseite des elektronischen Bauteils 1. Außerdem bildet sich eine Materialgrenze 38 zwischen dem Material der Schutzumhüllung 22 des Bondkanals 19 und der Kunststoffgehäusemasse 17 aus.
  • 12 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 1 nach Aufbringen von Außenkontakten 30 auf das Umverdrahtungssubstrat 5. Diese Außenkontakte 30 sind hier als Kontaktbälle ausgebildet und in 3 Ringen angeordnet. Dazu werden lötbare Kontaktbälle auf die Außenkontaktflächen 27 auf der Unterseite 40 der Umverdrahtungsstruktur 5 aufgelötet.
    • 1
    elektronisches Bauteil
    2
    unterer Halbleiterchip
    3
    oberer Halbleiterchip
    4
    Stapel
    5
    Umverdrahtungssubstrat
    6
    Anschlussflächen für Flipchip-Verbindungen
    7
    Mittenbereich des Umverdrahtungssubstrats
    8
    Flipchip-Verbindungen
    9
    unterer Elektronikbaustein
    10
    Randbereich des Umverdrahtungssubstrats
    11
    Bondverbindung
    12
    oberer Elektronikbaustein
    13.
    Umverdrahtungsstruktur des oberen Elektronik
    bausteins
    14
    Außenkontaktflächen des oberen Elektronikbausteins
    15
    passive Rückseite des unteren Elektronikbausteins
    16
    passive Rückseite des oberen Elektronikbausteins
    17
    Kunststoffgehäusemasse
    18
    Bonddrähte
    19
    Bondkanal
    20
    Bondfinger
    21
    Umverdrahtungsleitungen der Umverdrahtungsstruktur
    22
    Schutzumhüllung
    23
    beidseitig metallisierte Leiterplatte
    24
    Kontaktbereiche
    25
    Umverdrahtungsleitungen des Umverdrahtungssubstrats
    26
    Durchkontakte
    27
    Außenkontaktflächen des Umverdrahtungssubstrats
    28
    Logikchip
    29
    Bauteilgehäuse
    30
    Außenkontakte
    31
    Klebeschicht
    32
    aktive Oberseite des oberen Elektronikbausteins
    33
    Bondkopf
    34
    Bondbogen
    35
    aktive Oberseite des unteren Elektronikbausteins
    36
    Oberseite des Umverdrahtungssubstrats
    37
    Unterfüllstoff
    38.
    Materialgrenze
    39
    Speicherchip
    40
    Unterseite des Umverdrahtungssubstrats
    41
    Zwischensubstrat
    60
    Anschlussflächen für Bondverbindungen
    111
    zentrale Bondverbindungen

Claims (21)

  1. Verfahren zur Herstellung eines elektronischen Bauteils (1) mit Halbleiterchips (2, 3) in einem Stapel (4), wobei das Verfahren folgende Verfahrensschritte aufweist: a) Bereitstellen eines Umverdrahtungssubstrats (5) mit Anschlussflächen (6) in einem Mittenbereich (7) für Flipchip-Verbindungen (8) eines unteren Elektronikbausteins (9) und mit Anschlussflächen (60) in Randbereichen (10) des Umverdrahtungssubstrats (5) für Bondverbindungen (11) zu einem oberen Elektronikbaustein (12), b) Aufbringen des als Halbleiterchip (2) ausgebildeten ersten unteren Elektronikbausteins (9) in Flipchip-Technologie in dem Mittenbereich (7) des Umverdrahtungssubstrats (5), c) Herstellen wenigstens eines zweiten oberen Elektronikbausteins (12), der einen Halbleiterchip (3) und eine Umverdrahtungsstruktur (13) mit Außenkontaktflächen (14) aufweist, d) Aufbringen des oberen Elektronikbausteins (12) auf den unteren Elektronikbaustein (9), so dass die passiven Rückseiten (10, 16) des unteren und des oberen Elektronikbausteins (9, 12) aufeinanderliegen, e) Herstellen von Bondverbindungen (11) zwischen den Außenkontaktflächen (14) des oberen Elektronikbausteins (12) und den Anschlussflächen (60) in den Randbereichen (10) des Umverdrahtungssubstrats (5), g) Verpacken der Elektronikbausteine (9, 12) unter Aufbringen einer Kunststoffgehäusemasse (17) auf das Umverdrahtungssubstrat (5).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der obere Elektronikbaustein (12) vor seinem Aufbringen auf die passive Rückseite (15) des Halbleiterchips (2) des unteren Elektronikbausteins (9) Prüfungen bei extremen Temperaturbedingungen, insbesondere von –50°C bis 150°C ausgesetzt wird.
  3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass wenigstens ein Logikchip (28) als erster unterer Elektronikbaustein (9) und wenigstens ein Speicherchip (39) und mit Außenkontaktflächen (14) als zweiter oberer Elektronikbaustein (12) eingesetzt werden.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der obere Elektronikbaustein (12) auf die passive Rückseite (15) des unteren Elektronikbausteins (9) geklebt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Bondverbindungen (11) zwischen den Außenkontakten (14) des oberen Elektronikbausteins (12) und den Anschlussflächen (60) des Umverdrahtungssubstrats (5) mittels Drahtbonden hergestellt werden.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass zum Verbinden der Anschlussflächen (60) in den Randbereichen (10) des Umverdrahtungssubstrats (5) mit den Au ßenkontaktflächen (14) des oberen Elektronikbausteins (12) Bonddrähte (18) zunächst auf den Anschlussflächen (60) und anschließend auf den Außenkontaktflächen (14) gebondet werden.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass in die Umverdrahtungsstruktur (13) des oberen Elektronikbausteins (12) ein zentraler Bondkanal (19) eingebracht wird, dessen Bondverbindungen (111) über Bondfinger (20) und über Umverdrahtungsleitungen (21) mit den Außenkontaktflächen (14) elektrisch leitend verbunden werden.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass der Bondkanal (19) unter Einbetten der Bondverbindungen (111) von einer Schutzumhüllung (22) aus Kunststoff bedeckt wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass zur Herstellung eines Umverdrahtungssubstrats (5) eine erste Metallplattierung einer beidseitig metallisierten Leiterplatte (23) mit Anschlussflächen (6) für Flipchip-Verbindungen in einem Mittenbereich (7), mit Anschlussflächen (60) für Bondverbindungen (11) in Randbereichen (10) und mit Umverdrahtungsleitungen (25) zu Durchkontakten (26) strukturiert wird, wobei die Durchkontakte (26) mit Außenkontaktflächen (27) einer strukturierten zweiten Metallplattierung der Leiterplatte (23) elektrisch verbunden werden.
  10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass zum Verpacken der Elektronikbausteine ein gefülltes Epoxidharz mittels Transfermoldverfahren auf das Umverdrahtungssubstrat aufgebracht wird.
  11. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass zum Verpacken der Elektronikbausteine (9, 12) eine Kunststoffgehäusemasse mittels Dispensverfahren auf das Umverdrahtungssubstrat (5) aufgebracht wird.
  12. Verfahren nach einem der Ansprüche 6 bis 11, dadurch gekennzeichnet, dass Außenkontakte (30) auf die Außenkontaktflächen (27) des Umverdrahtungssubstrats (5) aufgebracht werden.
  13. Elektronisches Bauteil mit Halbleiterchips in einem Stapel, wobei das elektronische Bauteil (1) folgende Merkmale aufweist: – ein Umverdrahtungssubstrat (5) mit Anschlussflächen (6) für Flipchip-Verbindungen (8) in einem Mittenbereich (7) und mit Anschlussflächen (60) für Bondverbindungen (11) in Randbereichen (10) des Umverdrahtungssubstrats (5), – wenigstens ein als Halbleiterchip (2) ausgebildeter erster unterer Elektronikbaustein (9), der Kontaktbereiche (24) aufweist, die in Flipchip-Technologie mit den Anschlussflächen (6) in dem Mittenbereich (7) des Umverdrahtungssubstrats (5) elektrisch verbunden sind, – wenigstens ein zweiter oberer Elektronikbaustein (12), der einen Halbleiterchip (3) und eine Umverdrahtungsstruktur (13) mit Außenkontaktflächen (14) auf dem Halbleiterchip (3) aufweist, wobei der obere Elektronikbaustein (12) derart auf dem unteren Elektronikbaustein (9) angeordnet ist, dass die passiven Rückseiten (15, 16) der Elektronikbausteine (9, 12) aufeinanderliegen, – Bondverbindungen (11) zwischen den Außenkontaktflächen (14) des oberen Elektronikbausteins (12) und den Anschlussflächen (60) in den Randbereichen (10) des Umverdrahtungssubstrats (5), – einem Bauteilgehäuse (29), daß die Elektronikbausteine (9, 12) umgibt.
  14. Elektronisches Bauteil nach Anspruch 13, dadurch gekennzeichnet, dass die Schutzumhüllung (22) zu dem Material des Bauteilgehäuses (29) eine Materialgrenze (38) aufweist.
  15. Elektronisches Bauteil nach Anspruch 13 oder Anspruch 14, dadurch gekennzeichnet, dass der untere Elektronikbaustein (9) als Logikchip (28) ausgebildet ist und dass der obere Elektronikbaustein (12) als Speicherchip (39) mit Umverdrahtungsstruktur (5) und mit Außenkontaktflächen (14) ausgebildet ist.
  16. Elektronisches Bauteil nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass das Umverdrahtungssubstrat (5) eine beidseitig metallisierte und strukturierte Leiterplatte (23) mit Durchkontakten (26) als elektrische Verbindung zwischen den strukturierten Metallschichten auf der Oberseite und auf der Unterseite der Leiterplatte (23) aufweist, wobei die Unterseite der Leiterplatte Außenkontaktflächen (27) mit Außenkontakten (30) aufweist und wobei die Oberseite der Leiterplatte die Anschlussflächen (6) für Flipchip-Verbindungen (8) in einem Mittenbereich (7), die Anschlussflächen (60) für Bondverbindungen (11) in Randbereichen (10), sowie Umverdrahtungsleitungen (25) zwischen den Anschlussflächen (6, 60) und den Durchkontakten (26) aufweist.
  17. Elektronisches Bauteil nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, dass eine Klebstoffschicht (31) zwischen den passiven Rückseiten (15, 16) der Elektronikbausteine (9, 12) angeordnet ist.
  18. Elektronisches Bauteil nach einem der Ansprüche 13 bis 17, dadurch gekennzeichnet, dass der obere Elektronikbaustein (12) eine aktive Oberseite (16) mit einem zentralen Bondkanal (19) mit Bondverbindungen (111) aufweist, wobei die Bondverbindungen (111) über die auf der aktiven Oberseite (32) angeordnete Umverdrahtungsstruktur (13) mit den Außenkontaktflächen (14) verbunden sind.
  19. Elektronisches Bauteil nach Anspruch 18, dadurch gekennzeichnet, dass der Bondkanal (19) mit seinen Bondverbindungen (111) eine Schutzumhüllung (22) aufweist.
  20. Elektronisches Bauteil nach einem der Ansprüche 13 bis 19, dadurch gekennzeichnet, dass die Flächennormale der Anschlussflächen (60) des Umverdrahtungssubstrats (5) und die Flächennormale der Außenkontaktflächen (14) der Umverdrahtungsstruktur (13) in die gleiche Richtung weisen.
  21. Elektronisches Bauteil nach einem der Ansprüche 13 bis 20, dadurch gekennzeichnet, dass die Bondverbindungen (11) einen Bonddraht (18) aufweisen, der einen Bondbogen (34) ausbildet, der von einer der Anschlussflächen (60) des Umverdrahtungssubstrats (5) zu der entsprechenden Außenkontaktfläche (14) des oberen Elektronikbausteins (12) verläuft.
DE10244664A 2002-09-24 2002-09-24 Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben Withdrawn DE10244664A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10244664A DE10244664A1 (de) 2002-09-24 2002-09-24 Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben
EP03017506A EP1403921A3 (de) 2002-09-24 2003-08-04 Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben
US10/669,539 US7190059B2 (en) 2002-09-24 2003-09-24 Electronic component with a stack of semiconductor chips and a method for producing the electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10244664A DE10244664A1 (de) 2002-09-24 2002-09-24 Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE10244664A1 true DE10244664A1 (de) 2004-04-01
DE10244664A8 DE10244664A8 (de) 2004-07-15

Family

ID=31969560

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10244664A Withdrawn DE10244664A1 (de) 2002-09-24 2002-09-24 Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben

Country Status (3)

Country Link
US (1) US7190059B2 (de)
EP (1) EP1403921A3 (de)
DE (1) DE10244664A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100401515C (zh) * 2004-11-19 2008-07-09 矽品精密工业股份有限公司 包覆有倒装芯片封装件的半导体装置及其制法
KR100651125B1 (ko) * 2005-03-21 2006-12-01 삼성전자주식회사 이중 성형된 멀티 칩 패키지 및 그 제조 방법
DE102005025754B4 (de) * 2005-06-02 2019-08-08 Infineon Technologies Ag Halbleitersensorbauteil mit einem Sensorchip und Verfahren zur Herstellung von Halbleitersensorbauteilen
US8022539B2 (en) * 2008-11-17 2011-09-20 Stats Chippac Ltd. Integrated circuit packaging system with increased connectivity and method of manufacture thereof
KR101047139B1 (ko) * 2009-11-11 2011-07-07 삼성전기주식회사 단층 보드온칩 패키지 기판 및 그 제조방법
US8850196B2 (en) * 2010-03-29 2014-09-30 Motorola Solutions, Inc. Methods for authentication using near-field
US8871549B2 (en) 2013-02-14 2014-10-28 International Business Machines Corporation Biological and chemical sensors
US9312198B2 (en) * 2013-03-15 2016-04-12 Intel Deutschland Gmbh Chip package-in-package and method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US31867A (en) * 1861-04-02 Brake eor carriages
US31864A (en) * 1861-04-02 Improvement in sewing-machines
US6353263B1 (en) * 1999-04-14 2002-03-05 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof
DE10043450A1 (de) * 2000-09-04 2002-03-14 Orient Semiconductor Elect Ltd Verbessertes Verfahren zum Montieren von Chips in Flip-Chip-Technik-Prozessen
US6392304B1 (en) * 1998-11-12 2002-05-21 United Memories, Inc. Multi-chip memory apparatus and associated method
US6420789B1 (en) * 2000-05-16 2002-07-16 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
US6424050B1 (en) * 1999-09-22 2002-07-23 Seiko Epson Corporation Semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384689A (en) * 1993-12-20 1995-01-24 Shen; Ming-Tung Integrated circuit chip including superimposed upper and lower printed circuit boards
US6784023B2 (en) 1996-05-20 2004-08-31 Micron Technology, Inc. Method of fabrication of stacked semiconductor devices
US6885092B1 (en) * 1997-09-29 2005-04-26 Hitachi, Ltd. Semiconductor device and a memory system including a plurality of IC chips in a common package
WO2001018864A1 (fr) * 1999-09-03 2001-03-15 Seiko Epson Corporation Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique
KR100379600B1 (ko) * 2000-08-14 2003-04-10 삼성전자주식회사 듀얼 칩 패키지의 제조 방법
JP2002093831A (ja) 2000-09-14 2002-03-29 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP4571320B2 (ja) * 2001-02-02 2010-10-27 Ｏｋｉセミコンダクタ株式会社 半導体チップパッケージ
JP2002280516A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 半導体モジュール
US6441483B1 (en) * 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme
EP1317001A1 (de) * 2001-11-30 2003-06-04 Infineon Technologies AG Halbleitervorrichtung
JP2003197856A (ja) * 2001-12-28 2003-07-11 Oki Electric Ind Co Ltd 半導体装置
TW529141B (en) * 2002-01-07 2003-04-21 Advanced Semiconductor Eng Stacking type multi-chip package and its manufacturing process
SG121705A1 (en) * 2002-02-21 2006-05-26 United Test & Assembly Ct Ltd Semiconductor package
US6472736B1 (en) * 2002-03-13 2002-10-29 Kingpak Technology Inc. Stacked structure for memory chips

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US31867A (en) * 1861-04-02 Brake eor carriages
US31864A (en) * 1861-04-02 Improvement in sewing-machines
US6392304B1 (en) * 1998-11-12 2002-05-21 United Memories, Inc. Multi-chip memory apparatus and associated method
US6353263B1 (en) * 1999-04-14 2002-03-05 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US6424050B1 (en) * 1999-09-22 2002-07-23 Seiko Epson Corporation Semiconductor device
US6420789B1 (en) * 2000-05-16 2002-07-16 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
DE10043450A1 (de) * 2000-09-04 2002-03-14 Orient Semiconductor Elect Ltd Verbessertes Verfahren zum Montieren von Chips in Flip-Chip-Technik-Prozessen

Also Published As

Publication number Publication date
US20040063304A1 (en) 2004-04-01
US7190059B2 (en) 2007-03-13
DE10244664A8 (de) 2004-07-15
EP1403921A2 (de) 2004-03-31
EP1403921A3 (de) 2006-02-15

Similar Documents

Publication Publication Date Title
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE69627565T2 (de) Verpacken von Multi-Chip-Modulen ohne Drahtverbindung
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102010016566B4 (de) Halbleiterbaustein mit mehreren Chips und Substrat in einer Metallkappe sowie Verfahren zur Herstellung eines solchen Halbleiterbausteins
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE10251530B4 (de) Stapelanordnung eines Speichermoduls
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE10234951A1 (de) Halbleiterschaltungsmodul und Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE102011055884A1 (de) Gedruckte Schaltplatine für ein Halbleitergehäuse zum Verbessern der Lötverbindungszuverlässigkeit und Halbleitergehäuse dieselbe enthaltend
WO2006012846A1 (de) Halbleiterbasisbauteil mit verdrahtungssubstrat und zwischenverdrahtungsplatte für einen halbleiterbauteilstapel sowie verfahren zu deren herstellung
EP1614158A2 (de) Multichipmodul mit mehreren halbleiterchips sowie leiterplatte mit mehreren komponenten
DE10339770A1 (de) FBGA-Anordnung
DE102004009056A1 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE102010029522B4 (de) Verspannungsverringerung beim Einbringen eines Chips in ein Gehäuse mittels eines um den Chip herum ausgebildeten Spannungskompensationsgebiets
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE10244664A1 (de) Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE10145468C1 (de) Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
DE102004050178B3 (de) Flip-Chip-Bauelement
DE102004005586B3 (de) Halbleiterbauteil mit einem Halbleiterchipstapel auf einer Umverdrahtungsplatte und Herstellung desselben
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102005023949B4 (de) Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8181 Inventor (new situation)

Inventor name: HAGEN, ROBERT-CHRISTIAN, 93092 BARBING, DE

Inventor name: WöRNER, HOLGER, 93049 REGENSBURG, DE

8196 Reprint of faulty title page (publication) german patentblatt: part 1a6
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee