DE10258467B3 - Power semiconductor component used as a power transistor has a field electrode formed in the lower region of the trenches away from the upper surface of the semiconductor body - Google Patents

Power semiconductor component used as a power transistor has a field electrode formed in the lower region of the trenches away from the upper surface of the semiconductor body Download PDF

Info

Publication number
DE10258467B3
DE10258467B3 DE10258467A DE10258467A DE10258467B3 DE 10258467 B3 DE10258467 B3 DE 10258467B3 DE 10258467 A DE10258467 A DE 10258467A DE 10258467 A DE10258467 A DE 10258467A DE 10258467 B3 DE10258467 B3 DE 10258467B3
Authority
DE
Germany
Prior art keywords
trench
semiconductor component
power semiconductor
component according
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10258467A
Other languages
German (de)
Inventor
Ralf Dr. Henninger
Franz Dr. Hirler
Markus Dr. Zundel
Frank Dr. Pfirsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10258467A priority Critical patent/DE10258467B3/en
Application granted granted Critical
Publication of DE10258467B3 publication Critical patent/DE10258467B3/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H01L29/66909—Vertical transistors, e.g. tecnetrons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Power semiconductor component comprises semiconductor body (1,2) having trenches (4,5) with sidewalls inserted from upper surface of body, drift zone formed in regions bordering trenches, and field electrode (15). Field electrode is formed in lower region of trenches away from upper surface of body. Compensation regions of conducting type opposite that of drift zone are formed parallel to trench side walls in region bordering trenches. An independent claim is also included for a process for the production of the power semiconductor component.

Description

Die vorliegende Erfindung betrifft ein Leistungshalbleiterbauelement sowie ein Verfahren zum Herstellen eines solchen Leistungshalbleiterbauelements.The present invention relates to a power semiconductor component and a method for manufacturing of such a power semiconductor device.

Ein wesentliches Ziel bei der Entwicklung von Leistungstransistoren ist die Verringerung von deren Einschaltwiderstand. Dies gilt um so mehr, für je höhere Spannungen ein Leistungstransistor ausgelegt sein soll. Denn mit der Spannungsklasse der Leistungstransistoren steigt auch deren Einschaltwiderstand sogar nichtlinear an. Insbesondere für höher sperrende Leistungstransistoren ist daher die Verringerung des Einschaltwiderstandes von besonderer Bedeutung, so dass neuartige Konzepte, wie insbesondere das Kompensationskonzept, entwickelt wurden.An essential goal in the development of Power transistors is the reduction of their on resistance. This applies all the more, for ever higher Voltages a power transistor should be designed. Because with The voltage class of the power transistors also increases On resistance even non-linear. Especially for higher locking Power transistors is therefore the reduction of the on resistance of particular importance, so novel concepts, such as in particular the compensation concept were developed.

Bei Leistungstransistoren, die höhere Spannungen zu sperren vermögen, ist die Dotierung von deren Driftzone für den Einschaltwiderstand maßgeblich:
Wird ein Leistungstransistor durch Anlegen einer äußeren Spannung in Sperrrichtung betrieben, so werden aus seiner Driftzone die Majoritätsladungsträger ausgeräumt. Die durch dieses Ausräumen in der Driftzone entstehende Raumladungszone nimmt dann die angelegte Spannung auf. Die Dotierungskonzentration in der Driftzone wird zweckmäßigerweise so gewählt, dass die kritische Feldstärke im Halbleitermaterial des Leistungshalbleiterbauelements, also vorzugsweise in Silizium, im Bereich der Raumladungszone bis zu der Durchbruchspannung des Leistungstransistors nicht erreicht wird.For power transistors that can block higher voltages, the doping of their drift zone is decisive for the on-resistance:
If a power transistor is operated in the reverse direction by applying an external voltage, the majority charge carriers are removed from its drift zone. The space charge zone resulting from this clearing out in the drift zone then absorbs the applied voltage. The doping concentration in the drift zone is expediently chosen such that the critical field strength in the semiconductor material of the power semiconductor component, that is to say preferably in silicon, is not reached in the region of the space charge zone up to the breakdown voltage of the power transistor.

Durch die bereits erwähnte Kompensation der Ladungsträger in der Driftzone kann dieselbe Raumladungszone bei einer höheren Grunddotierungskonzentration der Driftzone aufgespannt werden als ohne Anwendung des Kompensationskonzeptes. Es kann damit dieselbe Spannungsfestigkeit erzielt werden wie bei planaren oder vertikalen DMOS-Leistungstransistoren, die in herkömmlicher Art und Weise aufgebaut sind.Through the compensation of the charge carrier in the drift zone the same space charge zone can occur with a higher basic doping concentration the drift zone can be spanned as without using the compensation concept. The same dielectric strength can be achieved as with planar or vertical DMOS power transistors, which are conventional and how they are structured.

Im aufgesteuerten Zustand zeichnen sich so Kompensationsbauelemente und insbesondere Kompensationsleistungstransistoren im Vergleich zu herkömmlichen Leistungstransistoren durch eine deutlich größere Leitfähigkeit bzw. einen kleineren Einschaltwiderstand aus.Draw in the open state so compensation components and in particular compensation power transistors compared to conventional ones Power transistors due to a significantly higher conductivity or a smaller switch-on resistance out.

Kompensationsbauelemente haben trotz ihrer Vorteile hinsichtlich einer hohen Leitfähigkeit und eines kleinen Einschaltwiderstandes jedoch einen erheblichen Nachteil: Sie sind in ihrer Herstellung aufwändig und erfordern eine hohe Prozessstabilität. Dies gilt beispielsweise für die Abscheidung von mehreren epitaktischen Schichten und für den Einsatz von mehreren Fotoschritten zur Bildung der Kompensationsstrukturen. Ein weiterer Nachteil von Kompensationsbauelementen liegt darin, dass zur Bildung von Kompensationsgebieten in die Driftzone eingebrachte Ladungen sich sehr genau mit den Ladungen der Driftzone kompensieren müssen.Compensation components have despite their advantages in terms of high conductivity and low on-resistance however, one major disadvantage: they are in their manufacture costly and require high process stability. This applies, for example for the Deposition of several epitaxial layers and for use from several photo steps to the formation of the compensation structures. Another disadvantage of compensation components is that that brought into the drift zone to form compensation areas Charges compensate very precisely with the charges in the drift zone have to.

Beispielsweise ist bei einer Implantation von Ladungsträgern in eine Driftzone über eine Trenchseitenwand bei einem Trench-Leistungstransistor die Dosis der implantierten Dotierung sehr stark von der genauen Einstellung des Implantationswinkels und/oder vom Winkel der Trenchseitenwand abhängig. Wird etwa nur ein Dotierungsgebiet zur Bildung einer Kompensationsstruktur über die Trenchseitenwand als kompensierende Ladung in die Driftzone eingebracht, dann stellt die Grunddotierung der Driftzone die kompensierte Ladung dar, und bei einem Leistungstransistor mit mehreren Zellen hängt dann der Kompensationsgrad stark von der Breite des Gebietes zwischen zwei Trenches, der so genannten Mesabreite, ab.For example, with an implantation of load carriers into a drift zone a trench sidewall in a trench power transistor dose the implanted doping is very dependent on the exact setting the implantation angle and / or the angle of the trench side wall dependent. For example, if only one doping region is used to form a compensation structure via the Trench side wall introduced as a compensating charge in the drift zone, then the basic doping of the drift zone represents the compensated charge and in the case of a power transistor with several cells, the degree of compensation depends greatly of the breadth of the area between two trenches, so mentioned mesa width.

Der Einsatz von Feldplatten hat sich speziell bei Trench-Leistungstransistoren als vorteilhafte Maßnahme zur Erzielung einer höheren Spannungsfestigkeit erwiesen. Allerdings erfordern solche Trench-Leistungstransistoren mit einem Feldplattentrench für höhere Spannung eine relativ große Dicke der im Trench auf der Feldplatte vorgesehenen Isolierschicht, also insbesondere eine große Oxiddicke.The use of field plates has increased especially with trench power transistors as an advantageous measure to achieve a higher Proven dielectric strength. However, such trench power transistors require with a field plate trench for higher Tension a relatively large Thickness of the insulating layer provided in the trench on the field plate, so especially a big one Oxide thickness.

Im Einzelnen ist aus der US 6 040 600 ein Halbleiterbauelement mit Kompensationsstruktur bekannt, bei dem über die Trench-Seitenwände benachbarter Zellen Dotierung durch Ionenimplantation so eingebracht wird, dass sich die entsprechenden Dotierungsgebiete unmittelbar gegenüberstehen und aneinander angrenzen. Feldplatten sind bei diesem Trench-Leistungsbauelement nicht vorhanden.In detail is from the US 6 040 600 a semiconductor component with a compensation structure is known, in which doping is introduced by ion implantation via the trench side walls of adjacent cells in such a way that the corresponding doping regions are directly opposite and adjoin one another. Field plates are not available with this trench power component.

Weiterhin beschreibt die US 4 941 026 einen herkömmlichen Trench-Leistungstransistor, bei dem die Oxiddicke im Bereich der Feldplatte erheblich größer ist als die Dicke von Gateoxid.Furthermore describes the US 4 941 026 a conventional trench power transistor, in which the oxide thickness in the region of the field plate is considerably greater than the thickness of gate oxide.

In der US 6 201 279 ist ein Halbleiterbauelement beschrieben, das sich durch eine kleine Durchlassspannung und eine hohe Sperrfähigkeit auszeichnet. Bei diesem Halbleiterbauelement liegt parallel zu einer Driftstrecke wenigstens eine semiisolierende Schicht, welche bei Anlegen einer Sperrspannung an das Halbleiterbauelement zu einem linearen Anstieg des Potentials zwischen dessen beiden Elektroden führt.In the US 6,201,279 describes a semiconductor component which is distinguished by a low forward voltage and a high blocking capability. In this semiconductor component there is at least one semi-insulating layer parallel to a drift path, which leads to a linear increase in the potential between its two electrodes when a reverse voltage is applied to the semiconductor component.

Schließlich ist aus der US 2002/0149051 A1 ein Verfahren zum Herstellen eines Halbleiterbauelements bekannt, bei dem zur Erzeugung von Gebieten unterschiedlichen Leitungstyps, ins besondere von Kompensationsgebieten, in einem Halbleiterkörper wenigstens eine Zone des zum einen Leitungstyps entgegengesetzten Leitungstyps und wenigstens eine Zone des einen Leitungstyps in den Halbleiterkörper durch Schrägimplantation über einen Graben eingebracht werden.Finally, from US 2002/0149051 A1 discloses a method for producing a semiconductor component, for the creation of areas of different line types, in particular of compensation areas, at least in a semiconductor body a zone of the line type opposite to the one line type and through at least one zone of one conductivity type into the semiconductor body Oblique implantation over a Digging.

Es ist Aufgabe der vorliegenden Erfindung, ein Leistungshalbleiterbauelement zu schaffen, das auf einfache Weise prozessstabil hergestellt werden kann und sich durch einen niedrigen Einschaltwiderstand bei hoher Spannungsfestigkeit auszeichnet; außerdem soll ein Verfahren zum Herstellen eines solchen Leistungshalbleiterbauelementes angegeben werden.It is an object of the present invention Power semiconductor device to create that in a simple way can be produced in a process-stable manner and characterized by a low On resistance with high dielectric strength; also should a method for producing such a power semiconductor device can be specified.

Diese Aufgabe wird bei einem Leistungshalbleiterbauelement nach dem Oberbegriff des Patentanspruchs 1 erfindungsgemäß durch die in dessen kennzeichnendem Teil enthaltenen Merkmale gelöst. Weiterhin wird diese Aufgabe durch ein Verfahren mit den Merkmalen des Patentanspruchs 21 gelöst.This task is performed with a power semiconductor component according to the preamble of claim 1 according to the invention solved the features contained in its characteristic part. Farther this object is achieved by a method with the features of the claim 21 solved.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.Advantageous further developments of Invention result from the subclaims.

An dem erfindungsgemäßen Leistungshalbleiterbauelement ist wesentlich, dass einerseits Kompensationsladung in die Driftzone über die Seitenwände eines Trenches eingebracht ist, und dass andererseits in diesem Trench eine Feldplatte vorgesehen wird. Durch das Einbringen von Kompensationsladungen über die Seitenwände des Trenches, deren Tiefe vorzugsweise im Bereich der Dicke der Driftzone liegt, kann auf Mehrfachepitaxie und eine damit verknüpfte Anzahl von Fotoschritten verzichtet werden. Diese Mehrfachepitaxie mit der entsprechenden Anzahl von Fotoschritten ist an sich erforderlich, um ein Halbleiterbauelement mit Kompensationsstruktur zu erzeugen.On the power semiconductor component according to the invention it is essential that on the one hand compensation charge into the drift zone via the side walls of a trench, and that on the other hand in this Trench a field plate is provided. By introducing Compensation charges over the side walls des Trenches, the depth of which is preferably in the region of the thickness of the Drift zone lies on multiple epitaxy and an associated number be avoided by photo steps. This multiple epitaxy with the corresponding number of photo steps is required per se to produce a semiconductor device with a compensation structure.

Bei dem erfindungsgemäßen Leistungshalbleiterbauelement erfolgt das Einbringen von Ladungen zur Erzeugung des wenigstens einen Kompensationsgebietes vorzugsweise durch Schräg- bzw. Tilt-Implantation in die Trenchseitenwände.In the power semiconductor component according to the invention charges are introduced to generate the at least one a compensation area, preferably by oblique or tilt implantation into the trench side walls.

Die Stromaufspreizung des erfindungsgemäßen Leistungshalbleiterbauelements im aufgesteuerten Zustand fällt im Vergleich zu einem herkömmlichen Feldplatten-Leistungstransistor geringer aus. Dies ist darauf zurückzuführen, dass in dem dann hier vorliegenden Fall die Strom führende Schicht (Driftzone) schmaler ausgeführt und mit einer höheren Dotierungskonzentration versehen ist. Dadurch ist es möglich, die elektrischen Verluste im auf gesteuerten Zustand des Leistungshalbleiterbauelements zu reduzieren.The current spread of the power semiconductor component according to the invention falls in the open state compared to a conventional one Field plate power transistor lower. This is due to the fact that in this case the current-carrying layer (drift zone) made narrower and with a higher one Doping concentration is provided. This makes it possible to electrical losses in the controlled state of the power semiconductor component to reduce.

In einem Ausführungsbeispiel des erfindungsgemäßen Leistungshalbleiterbauelementes ist dadurch, dass bei mehreren Zellen die Drift- und Kompensationsgebiete entlang zu einander gegenüberliegenden Trench-Seitenwänden durch ein im Vergleich zu den Kompensationsgebieten niedrig dotiertes Gebiet getrennt sind, die Leitfähigkeit der Driftzone im aufgesteuerten Zustand des Leistungshalbleiterbauelementes unabhängig von der Weite der zwischen den beiden Zellen gebildeten Mesa. Dadurch ist der Einfluss von Prozessschwankungen, wie der Trenchbreite, erheblich reduziert. Während ein Leistungshalbleiterbauelement mit herkömmlichen Feldplattentrench bei mehreren Zellen für kleinere Mesaweiten zwischen den Zellen in der Durchbruchspannung stark von der Mesaweite abhängt, ist diese Abhängigkeit bei dem erfindungsgemäßen Leistungshalbleiterbauelement selbst bei einem größeren Schwankungsbereich der Mesaweite nicht gegeben. Mit anderen Worten, hier ist die Durchbruchspannung im Wesentlichen konstant.In one embodiment of the power semiconductor component according to the invention is that in the case of several cells, the drift and compensation areas along opposite to each other Trench sidewalls by a low doped compared to the compensation areas Area are separated, the conductivity the drift zone in the open state of the power semiconductor component independently the width of the mesa formed between the two cells. Thereby is the influence of process fluctuations, such as the trench width, significantly reduced. During a Power semiconductor component with conventional field plate trench with multiple cells for smaller mesa widths between cells in breakdown voltage strongly depends on the mesa width, is this dependency in the power semiconductor component according to the invention even with a larger fluctuation range not given the mesa wide. In other words, here is the breakdown voltage essentially constant.

Wenn bei dem erfindungsgemäßen Leistungshalbleiterbauelement eine Feldplatte im unteren Bereich des Trenches zusätzlich als vereinzelte Elektrode ausgebildet und dabei nicht mit der Gateelektrode leitend verbunden ist, sind die Gate-Drain-Kapazitäten im Vergleich zu einem Leistungshalbleiterbauelement mit herkömmlichem Feldplattentrench deutlich reduziert. Die Lage der Feldplatte im Trench ist bei dem erfindungsgemäßen Leistungshalbleiterbauelement im Hinblick auf einen Avalanche-Durchbruch weniger kritisch und braucht daher weniger genau eingestellt zu werden als bei einem Feldplattentrench ohne Kompensation, also einem Feldplattentrench herkömmlicher Art.If in the power semiconductor device according to the invention a field plate in the lower part of the trench as isolated electrode formed and not with the gate electrode is conductively connected, the gate-drain capacitances compared to a power semiconductor component with conventional Field plate trench significantly reduced. The location of the field plate in the Trench is in the power semiconductor component according to the invention less critical and avalanche breakthrough therefore needs to be set less precisely than one Field plate trench without compensation, i.e. a field plate trench conventional Art.

Das erfindungsgemäße Leistungshalbleiterbauelement mit einer Kombination eines Feldplattentrenches und über die Trenchsei tenwand eingebrachten Kompensationsgebieten zeichnet sich durch einen im Vergleich zu bestehenden Leistungshalbleiterbauelementen geringeren Einschaltwiderstand im aufgesteuerten Zustand aus. Außerdem bietet das erfindungsgemäße Leistungshalbleiterbauelement Vorteile im Hinblick auf die Prozesssicherheit.The power semiconductor component according to the invention with a combination of a field plate trench and over the Trench side wall introduced compensation areas is characterized by one in comparison to existing power semiconductor components lower on-resistance when open. Also offers the power semiconductor component according to the invention Advantages in terms of process security.

Weiterhin kann bei dem erfindungsgemäßen Leistungshalbleiterbauelement das Dotiergebiet der Driftzone, das den zum Leitungstyp der Bodyzone entgegengesetzten Leitungstyp aufweist, von zwei Seiten her ausgeräumt werden. Dabei befinden sich nämlich Gegenladungen auf der Feldplatte und im benachbarten Dotiergebiet mit dem gleichen Leitungstyp wie die Bodyzone. Das Dotiergebiet mit dem entgegengesetzten Leitungstyp wie die Bodyzone führt im aufgesteuerten Zustand des Halbleiterbauelements den Strom und kann so im Vergleich zu einem Feldplattentrench einerseits und zu einem Kompensationsbauelement andererseits von jeweils herkömmlicher Art höher dotiert werden. Dies ist darauf zurückzuführen, dass praktisch die doppelte Ladung ausgeräumt werden kann. Im Vergleich zu einem herkömmlichen, reinen Kompensationsbauelement kann somit bei dem erfindungsgemäßen Leistungshalbleiterbauelement die Kompensation in der Driftzone in einem erheblich größeren Prozessfenster von einer exakten Kompensation der Ladungen abweichen.Furthermore, in the power semiconductor component according to the invention the doping region of the drift zone, which is the opposite of the conduction type of the body zone Line type has to be cleared from two sides. Doing so namely Counter-charges on the field plate and in the neighboring doping region with the same line type as the body zone. The funding area with the opposite conduction type as the body zone leads in the steered State of the semiconductor device the current and so can be compared to a field plate trench on the one hand and to a compensation component on the other hand, more conventional Kind of higher be endowed. This is due to the fact that practically double Load cleared can be. Compared to a conventional, pure compensation component can thus in the power semiconductor component according to the invention compensation in the drift zone in a considerably larger process window from exact compensation of the charges.

Das erfindungsgemäße Leistungshalbleiterbauelement verbindet das Feldplattenkonzept mit dem Kompensationskonzept. Dabei sind zur Verwirklichung des Kompensationskonzepts in dem Bereich der Driftzone Dotierstoffmengen einzubringen, die sich wenigstens ungefähr kompensieren.The power semiconductor component according to the invention combines the field plate concept with the compensation concept. Thereby to realize the compensation concept in the area to introduce amounts of dopant into the drift zone which at least approximately compensate each other.

Um dies zu ermöglichen, sieht die Erfindung in einer Variante ein Verfahren vor, das generell die Dotierung von Halbleiterbauelementen durch Schrägimplantation in einem Trench in wenigstens zwei Schritten ermöglicht. Dieses Verfahren kann ohne weiteres auch auf die Herstellung von Halbleiterbauele menten angewandt werden, die nicht als Leistungshalbleiterbauelemente anzusehen sind. Bei diesem Verfahren liegt der wesentliche Kern darin, dass über eine Trenchseitenwand nacheinander in wenigstens zwei Schritten durch Schrägimplantation zwei verschiedene Schichten, die unterschiedlich dotiert sind, in einen Halbleiterkörper eingebracht werden. Dabei werden in bevorzugter Weise die jeweiligen Dotierstoffe unter gleichem Winkel über die Trenchseitenwände in die Driftzone implantiert. Wird über beide Trenchseitenwände implantiert, dann liegen wenigstens vier Schritte vor. Die Anzahl der Implantationen kann für die Trenchseitenwände auch verschieden sein. So ist es beispielsweise möglich, über eine Seitenwand zwei, drei oder mehr Implantationen vorzunehmen, und über die andere Seitenwand nur eine Implantation einzubringen.In order to make this possible, the invention provides in a variant a method that generally the doping of Semiconductor components through oblique implantation in a trench enabled in at least two steps. This method can also be applied to the production of Semiconductor devices are used, which are not as power semiconductor devices are to be seen. The essence of this process lies in the core in that about a trench sidewall in succession in at least two steps through angled implantation two different layers that are doped differently into one Semiconductor body be introduced. The respective ones are preferred Dopants at the same angle over the trench side walls in the Implanted drift zone. Will over both trench side walls implanted, then there are at least four steps. The number the implantations can for the trench side walls also be different. For example, it is possible to use a Side wall to make two, three or more implantations, and over the other side wall to insert only one implantation.

Bei dem erfindungsgemäßen Leistungshalbleiterbauelement kann es sich in vorteilhafter Weise um einen MOS-Transistor, insbesondere DMOS-Transistor, einen JFET, eine Schottky-Diode, einen "normally on"-Transistor und gegebenenfalls allgemein eine Diode handeln.In the power semiconductor component according to the invention can advantageously be a MOS transistor, in particular a DMOS transistor, a JFET, a Schottky diode, a "normally on" transistor and, if appropriate, in general act a diode.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:The invention is explained below the drawings closer explained. Show it:

1A bis 1C Schnittdarstellungen zur Erläuterung eines ersten Ausführungsbeispiels der Erfindung, 1A to 1C Sectional views to explain a first embodiment of the invention,

2A bis 2C Schnittdarstellungen zur Erläuterung eines zweiten Ausführungsbeispiels der Erfindung, 2A to 2C Sectional views to explain a second embodiment of the invention,

3 eine Schnittdarstellung zur Erläuterung eines dritten Ausführungsbeispiels der Erfindung mit einem planaren DMOS-Transistor, 3 2 shows a sectional view to explain a third exemplary embodiment of the invention with a planar DMOS transistor,

4 und 5 Schnittdarstellungen zur Erläuterung eines vierten bzw. fünften Ausführungsbeispiels der Erfindung mit einem Kanal längs eines Standardtrenches und 4 and 5 Sectional views for explaining a fourth or fifth embodiment of the invention with a channel along a standard trench and

6 eine Schnittdarstellung zur Erläuterung eines sechsten Ausführungsbeispiels der Erfindung mit reduzierter Feldoxiddicke. 6 a sectional view for explaining a sixth embodiment of the invention with reduced field oxide thickness.

In den Figuren werden einander entsprechende Teile jeweils mit den gleichen Bezugszeichen versehen.In the figures, corresponding to each other Parts have the same reference numerals.

Die 1A bis 1C dienen zur Erläuterung eines ersten Ausführungsbeispiels der Erfindung und veranschaulichen die Herstellung eines DMOS-Transistors.The 1A to 1C serve to explain a first embodiment of the invention and illustrate the manufacture of a DMOS transistor.

Im ersten Ausführungsbeispiel kann wie auch in den folgenden Ausführungsbeispielen der angegebene Leitungstyp auch jeweils der umgekehrte Leitungstyp sein. Das heißt, die n- und p-Leitungstypen können jeweils vertauscht werden. Ebenso ist es möglich, als Halbleitermaterial außer Silizium auch noch beispielsweise Siliziumcarbid, Verbindungshalbleiter usw. zu wählen.In the first embodiment, as well in the following embodiments the specified line type also the reverse line type his. This means, the n and p line types can are exchanged in each case. It is also possible as a semiconductor material except Silicon also, for example, silicon carbide, compound semiconductors etc. to choose.

In 1A wird auf einen n+-dotierten Halbleiterkörper 1 eine n–-dotierte Schicht 2 durch Epitaxie aufgebracht. Die Schicht 2 kann aber auch p–-dotiert sein. Bei dem Halbleiterkörper 1 kann es sich dabei bereits um eine epitaktische Schicht handeln, die ihrerseits auf einem nicht gezeigten, n+-dotierten Halbleitersubstrat vorgesehen ist. Die Schichten können auch jeweils beispielsweise durch Belegung oder Implantation oder in sonstiger Weise ausgebildet werden. Der Halbleiterkörper 1 und die Schicht 2 bestehen vorzugsweise aus Silizium.In 1A is on an n + -doped semiconductor body 1 an n - -doped layer 2 applied by epitaxy. The layer 2 can also be p - -doped. With the semiconductor body 1 can already be an epitaxial layer, which in turn is provided on an n + -doped semiconductor substrate, not shown. The layers can also each be formed, for example, by covering or implantation or in some other way. The semiconductor body 1 and the layer 2 are preferably made of silicon.

Die Schicht 2 kann auch auf andere Weise als durch Epitaxie hergestellt sein. Von Bedeutung ist lediglich, dass der Halbleiterkörper 1 und die Schicht 2 eine Struktur bilden, die eine Schichtenfolge n+n–, n+p–, p+p–, oder p+n– hat.The layer 2 can also be produced in a manner other than epitaxy. It is only important that the semiconductor body 1 and the layer 2 form a structure that has a layer sequence n + n - , n + p - , p + p - , or p + n - .

Insgesamt ist ein ansteigendes Dotierungsprofil in der Dotierungskonzentration von der Schicht 2 zum Halbleiterkörper 1 hin für die Stabilität und einen niedrigen Einschaltwiderstand des Halbleiterbauelementes von Vorteil.Overall, there is an increasing doping profile in the doping concentration from layer 2 to the semiconductor body 1 out for the stability and a low on-resistance of the semiconductor device is advantageous.

Auf die Schicht 2 wird eine Isolierschicht 3 aus vorzugsweise Siliziumdioxid aufgebracht und mittels der üblichen Fotolack- und Ätztechnik strukturiert, um an gewünschten Stellen Fenster bzw. Löcher zu bilden. Mit Hilfe dieser Löcher in der Isolierschicht 3 werden sodann Gräben bzw. Trenches 4, 5 durch Ätzen in die Schicht 2 eingebracht, wobei die Tiefe dieser Gräben 4, 5 ungefähr der Dicke der späteren Driftzone des DMOS-Transistors bzw. der Dicke der Schicht 2 entspricht. Vorzugsweise erstrecken sich die Gräben bzw. Trenches 4, 5 durch den überwiegenden Teil der Schichtdicke der Schicht 2 und erreichen gegebenenfalls den Halbleiterkörper 1, um sich eventuell auch in dessen Oberflächenbereich fortzusetzen. Die Tiefe der Gräben 4, 5 kann aber auch so gewählt sein, dass diese bereits in der Schicht 2 enden, also das Substrat 1 nicht erreichen. Die Gräben 4, 5 können aber auch so tief eingebracht werden, dass sie noch in das Substrat 1 eindringen. Schließlich können die Gräben 4, 5 auch eine unterschiedliche Tiefe haben.On the shift 2 becomes an insulating layer 3 preferably made of silicon dioxide and structured using the usual photoresist and etching technology in order to form windows or holes at desired locations. With the help of these holes in the insulating layer 3 then become trenches 4 . 5 by etching into the layer 2 introduced, the depth of these trenches 4 . 5 approximately the thickness of the later drift zone of the DMOS transistor or the thickness of the layer 2 equivalent. The trenches or trenches preferably extend 4 . 5 through the major part of the layer thickness of the layer 2 and reach the semiconductor body if necessary 1 to possibly continue in its surface area. The depth of the trenches 4 . 5 can also be chosen so that it is already in the layer 2 ends, i.e. the substrate 1 do not reach. The trenches 4 . 5 can also be inserted so deep that they are still in the substrate 1 penetration. Finally, the trenches 4 . 5 also have a different depth.

Sodann werden mit Hilfe von beispielsweise Schräg- bzw. Tilt-Implantationen unter einem Winkel von etwa 10° eine p-Dotierungszone 6 bzw. 7 (vgl. 1A) sowie eine n-Dotierungszone 8 bzw. 9 (vgl. 1B) in jeweils gegenüberliegende Seitenwände des Trenches 4 bzw. 5 eingebracht. Die Implantation für die p-Dotierung ist in 1A durch Pfeile 10 veranschau licht, während in 1B Pfeile 11 die Implantation für die n-Dotierung symbolisieren.A p-doping zone is then created with the aid of, for example, oblique or tilt implantations at an angle of approximately 10 ° 6 respectively. 7 (see. 1A ) and an n-doping zone 8th respectively. 9 (see. 1B ) in opposite side walls of the trench 4 respectively. 5 brought in. The implantation for p-doping is in 1A by arrows 10 show light while in 1B arrows 11 symbolize the implantation for the n-doping.

Es sei aber betont, dass anstelle von Implantationen gegebenenfalls auch andere Dotierungsverfahren, wie beispielsweise Belegungen usw. zur Anwendung gebracht werden können. Auch ist es gegebenenfalls möglich, die Zonen 6, 7 durch Implantationen und die Zonen 8, 9 durch andere Dotierungsverfahren wie beispielsweise Belegungen, oder umgekehrt herzustellen.However, it should be emphasized that instead of implantations, other doping methods may also be used drive, such as assignments, etc. can be applied. It is also possible, if necessary, the zones 6 . 7 through implantations and the zones 8th . 9 by other doping methods such as assignments, or vice versa.

Nach einem im Anschluss an die Implantationen 6 bis 9 vorgenommenen Austreiben der jeweiligen Dotierstoffe, beispielsweise Bor als p-leitender Dotierstoff und Phosphor als n-leitender Dotierstoff, liegt schließlich die in 1B gezeigte Struktur vor. Bei dieser Struktur verbleibt zwischen den beiden Gräben 4, 5 in der Mesamitte ein Bereich 12 der n–-leitenden (oder p–-leitenden) Schicht mit geringerer Grunddotierung. Dieser Bereich 12 kann an Ladungsträgern leicht ausgeräumt werden und bringt bezüglich der Mesaweite, also bezüglich des Abstandes zwischen den Gräben 4, 5, und der Trenchform Prozesssicherheit.After one after the implantation 6 to 9 drive out of the respective dopants, for example boron as p-type dopant and phosphorus as n-type dopant, is finally in 1B shown structure. With this structure, there remains between the two trenches 4 . 5 an area in the middle of the mesa 12 the n - -conducting (or p - -conducting) layer with less basic doping. This area 12 can be easily cleared out on charge carriers and brings with regard to the mesa width, i.e. with regard to the distance between the trenches 4 . 5 , and the trench shape process reliability.

Es schließen sich sodann übliche Verfahrensschritte an: Die Gräben bzw. Trenches 4, 5 werden mit einer Isolierschicht, insbesondere einer Siliziumdioxidschicht, und vorzugsweise mit einem Material, das einen geringen mechanischen Stress verursacht, ausgekleidet, wobei diese Isolierschicht im oberen Teil der Trenches 4, 5 zurückgeätzt wird. In den Trenches 4, 5 werden so im unteren Teil eine dicke Isolierschicht 13 und im oberen Teil eine dünne Isolierschicht 14 gebildet. Generell kann die Isolierschicht 13, 14 eine von oben nach unten mit der Tiefe der Trenches 4, 5 zunehmende Schichtdicke haben.This is followed by the usual procedural steps: the trenches or trenches 4 . 5 are lined with an insulating layer, in particular a silicon dioxide layer, and preferably with a material that causes little mechanical stress, this insulating layer in the upper part of the trenches 4 . 5 is etched back. In the trenches 4 . 5 become a thick insulating layer in the lower part 13 and a thin layer of insulation in the upper part 14 educated. Generally, the insulating layer 13 . 14 one from top to bottom with the depth of the trenches 4 . 5 have increasing layer thickness.

Sodann wird im unteren Teil der Trenches 4, 5 eine Feldelektrode bzw. Feldplatte 15 aus polykristallinem Silizium abgeschieden, während im oberen Teil der Trenches 4, 5 eine Gateelektrode 16 aus dem gleichen Material, also polykristallinem Silizium, ebenfalls durch Abscheiden erzeugt wird. Die Elektroden 15, 16 werden vorzugsweise auf Sourcepotential gelegt.Then in the lower part of the trenches 4 . 5 a field electrode or field plate 15 deposited from polycrystalline silicon while in the upper part of the trenches 4 . 5 a gate electrode 16 from the same material, i.e. polycrystalline silicon, is also produced by deposition. The electrodes 15 . 16 are preferably set to source potential.

Die oben angegebene Reihenfolge der einzelnen Schritte ist nicht zwingend. Vielmehr ist auch eine andere Reihenfolge möglich.The order of the above individual steps is not mandatory. Rather, it is another Order possible.

Das obere Ende der Trenches 4, 5 kann bereichsweise durch eine Zwischenisolierschicht 19 aus beispielsweise Siliziumdioxid verschlossen werden. Schließlich werden ein p-dotiertes Bodygebiet 17 und eine n-dotierte Sourcezone 18 eingebracht und jeweils über die Mesaoberfläche an eine Metallisierung 20 aus beispielsweise Aluminium angeschlossen. Damit liegt die in 1C gezeigte Struktur vor.The top of the trenches 4 . 5 can in some areas by an intermediate insulating layer 19 sealed from, for example, silicon dioxide. Finally, a p-doped body area 17 and an n-doped source zone 18 introduced and each over the mesa surface to a metallization 20 made of aluminum, for example. With that lies the 1C shown structure.

Anstelle der im Ausführungsbeispiel der 1A bis 1C vorgenommenen Implantationen zur Erzeugung der Dotierungszonen 6 bis 9 können zum Einbringen dieser Zonen für die Kompensation in der Driftzone des Halbleiterbauelementes auch Belegungen in die Trenches 4, 5 eingebracht werden. Hierzu werden die Trenchseitenwände jedes zweiten Trenches mit der einen Dotierstoffquelle, also beispielsweise einer Bor-Dotierstoffquelle, und die Trenchseitenwände der übrigen, dazwischen liegenden Trenches mit der anderen Dotierstoffquelle, also beispielsweise einer Phosphor-Dotierstoffquelle belegt. Für diese Belegung ist jeweils eine Maskierung der Trenches erforderlich, damit zunächst die einen Trenches und sodann die dazwischen liegenden Trenches mit den entsprechenden Dotierstoffquellen versehen werden. Auf diese Weise ergibt sich dann eine periodisch wechselnde Abfolge der Kompensations- und Driftdotierungen in den benachbarten Mesagebieten.Instead of the in the embodiment of 1A to 1C performed implantations to create the doping zones 6 to 9 can also be used to introduce these zones for compensation in the drift zone of the semiconductor component in the trenches 4 . 5 be introduced. For this purpose, the trench side walls of every second trench are covered with the one dopant source, that is to say, for example, a boron dopant source, and the trench side walls of the other trenches lying in between are covered with the other dopant source, that is to say, for example, a phosphorus dopant source. For this assignment, a masking of the trenches is required in each case, so that first the one trenches and then the trenches in between are provided with the corresponding dopant sources. This results in a periodically changing sequence of compensation and drift doping in the neighboring mesa areas.

In den 1A bis 1C ist ein n-Kanal-DMOS-Transistor gezeigt, bei dem die Driftzone aus den Zonen 8, 9 direkt an den Trench 4 bzw. 5 angrenzt.In the 1A to 1C An n-channel DMOS transistor is shown in which the drift zone consists of the zones 8th . 9 directly to the trench 4 respectively. 5 borders.

Anhand der 2A bis 2C wird im Folgenden ein weiteres Ausführungsbeispiel der Erfindung erläutert. Dieses Ausführungsbeispiel unterscheidet sich vom Ausführungsbeispiel der 1A bis 1C im Wesentlichen dadurch, dass die verschiedenen Dotierstoffe, also ein p-Dotierstoff und ein n-Dotierstoff, jeweils über dieselben Trenchseitenwände implantiert werden. Vorzugsweise können für diese Dotierstoffe hier Arsen als n-Dotierstoff und Bor als p-Dotierstoff für die Implantation herangezogen werden. Auch bei diesem Ausführungsbeispiel kann die Schicht 2 r–- oder p–-dotiert sein.Based on 2A to 2C A further exemplary embodiment of the invention is explained below. This embodiment differs from the embodiment of FIG 1A to 1C essentially by the fact that the different dopants, ie a p-dopant and an n-dopant, are each implanted via the same trench side walls. For these dopants, arsenic can preferably be used as the n-dopant and boron as the p-dopant for the implantation. In this exemplary embodiment, too, the layer 2 r - - or p - -doped.

Nach einer Ausdiffusion verbleibt dann aufgrund der unterschiedlichen Diffusionskonstanten von Arsen und Bor die Hauptdotierung des einen Ladungsträgertyps, nämlich Arsen, an der Trenchseitenwand, während der andere Ladungsträgertyp, also Bor, in die Mesagebiete eindiffundiert. Diese Ausdiffusion wird vorzugsweise bei hohen Temperaturen vorgenommen, so dass die elektrostatische Anziehung der unterschiedlichen Ladungsträger, also Borionen und Arsenionen, keine Rolle mehr spielt. Ein RTP-(Rapid-Thermal-Process-)Schritt ist hierfür geeignet.After a diffusion remains then due to the different diffusion constants of arsenic and boron the main doping of the one charge carrier type, namely arsenic, on the trench side wall, while the other type of load carrier, so Boron diffused into the mesa areas. This out diffusion will preferably done at high temperatures so that the electrostatic Attraction of the different charge carriers, i.e. boron ions and arsenic ions, doesn't matter anymore. An RTP (Rapid Thermal Process) step is suitable for this.

Ruf diese Weise wird die in 2B gezeigte Struktur erhalten, bei der die p-Dotierungszonen 6', 7' und die n-Dotierungszonen 8', 9' in den beiden Seitenwänden der Trenches 4, 5 jeweils durch Schrägimplantationen 10, 11 von Bor bzw. Arsen erzeugt sind.Call this way the in 2 B structure shown, in which the p-doping zones 6 ' . 7 ' and the n-doping zones 8th' . 9 ' in the two side walls of the trenches 4 . 5 each with angled implants 10 . 11 are produced by boron or arsenic.

Zwischen den beiden Implantationsausschnitten mit den Schrägimplantationen 10, 11 wird der Halbleiterkörper in seiner Lage nicht verändert bzw. bewegt, so dass bei beiden Implan tationen derselbe Winkel vorliegt und sich eventuell vorhandene Fehler ausmitteln.Between the two implant cutouts with the oblique implantations 10 . 11 the position of the semiconductor body is not changed or moved, so that the same angle is present in both implants and any existing errors are averaged out.

Da es für Kompensationsbauelemente bzw. das Kompensationsprinzip wichtig ist, für beide Ladungsträgertypen möglichst genau die gleiche Dotierstoffdosis vorzusehen, ist es vorteilhaft, die p-Implantation und die n-Implantation jeweils über die gleiche Trenchseitenwand vorzunehmen, so dass sich im Endergebnis der gleiche systematische Fehler aufgrund von beispielsweise Mesabreiten- und Trenchformschwankungen sowie Tilt-Schwankungen bei der Implantation für beide Implantationen der verschiedenen Ladungsträgertypen im Hinblick auf die implantierte Dosis ergibt.Since it is important for compensation components or the compensation principle to provide the same dopant dose as precisely as possible for both charge carrier types, it is advantageous to carry out the p-implantation and the n-implantation in each case via the same trench side wall, so that the same systematic error results in the end result due to, for example, mesa width and trench shape fluctuations as well as tilt fluctuations during the implantation for both implantations of the different charge carrier types with regard to the implanted dose.

Ausgehend von der Struktur der 2B schließen sich noch die üblichen Verfahrensschritte an, wie diese bereits anhand der 1C erläutert wurden, um die Isolierschichten 13, 14, die Feldelektrode 15, die Gateelektrode 16, das Bodygebiet 17, die Sourcezone 18, die Zwischenisolierschicht 19 und die Metallisierung 20 zu bilden, damit schließlich die in 2C dargestellte Struktur erhalten wird.Based on the structure of the 2 B are followed by the usual process steps, such as those based on the 1C have been explained to the insulating layers 13 . 14 , the field electrode 15 , the gate electrode 16 , the body area 17 , the source zone 18 , the intermediate insulation layer 19 and the metallization 20 to form, so ultimately the in 2C structure shown is obtained.

Zwischen den beiden Implantationsschritten kann gegebenenfalls noch ein Zwischendiffusionsschritt eingeschoben werden, wenn beispielsweise eine Arsen- oder Phosphor-Dotierungszone besonders tief in die Schicht 2 eingebracht werden soll. In diesem Fall wird zuerst eine Implantation von Phosphor bzw. Arsen vorgenommen, woran sich ein Zwischendiffusionsschritt anschließt, um das durch diese Implantation erzeugte Dotierungsgebiet tief in die Schicht 2 einzutreiben. Erst nach diesem Zwischendiffusionsschritt schließt sich dann die Implantation von Bor an. In diesem Fall grenzen dann die p-Dotierungszonen 6', 7' an den Trench an, während die n-Dotierungszonen 8', 9' tiefer in die Schicht 2 eingebettet sind. Entsprechende Strukturen sind in den Ausführungsbeispielen der 5 und 6 (vgl. unten) veranschaulicht.An intermediate diffusion step can optionally be inserted between the two implantation steps if, for example, an arsenic or phosphorus doping zone is particularly deep in the layer 2 should be introduced. In this case, an implantation of phosphorus or arsenic is carried out first, followed by an intermediate diffusion step in order to penetrate the doping region generated by this implantation deep into the layer 2 collect. Only after this intermediate diffusion step does the implantation of boron follow. In this case, the p-doping zones then delimit 6 ' . 7 ' to the trench, while the n-doping zones 8th' . 9 ' deeper into the layer 2 are embedded. Corresponding structures are in the embodiments of the 5 and 6 (see below).

In den 3 bis 6 sind Schnittdarstellungen durch ein DMOS-Halbleiterbauelement gemäß jeweils weiteren Ausführungsbeispielen der Erfindung gezeigt.In the 3 to 6 are sectional views through a DMOS semiconductor device according to further embodiments of the invention.

Im Einzelnen zeigt 3 einen DMOS-Transistor (die Drainelektrode ist mit dem Halbleiterkörper 1 verbunden und nicht näher dargestellt), bei dem die Gateelektroden 16 planar über der Oberfläche der Schicht 2 in bzw. auf einer Isolierschicht 14' (Gateoxid) gelegen sind, so dass sich ein Kanal des Transistors im Bodygebiet 17 längs dessen Oberfläche zur Sourcezone 18 ausbildet. Die Feldelektroden 15 befinden sich in Trenches zwischen den einzelnen Zellen dieses Halbleiterbauelementes.In detail shows 3 a DMOS transistor (the drain electrode is with the semiconductor body 1 connected and not shown), in which the gate electrodes 16 planar over the surface of the layer 2 in or on an insulating layer 14 ' (Gate oxide) are located, so that a channel of the transistor in the body area 17 along its surface to the source zone 18 formed. The field electrodes 15 are located in trenches between the individual cells of this semiconductor component.

In 4 ist ein Ausführungsbeispiel gezeigt, bei dem eine Gateelektrode 16' in einem gesonderten Trench zwischen zwei Feldplattentrenches mit Feldelektroden 15 gelegen ist. Hier erstreckt sich der Kanal im Bodygebiet 17 längs des Trenches mit der Gateelektrode 16' von der Sourcezone 18 aus zu den Dotierungszonen 6' bis 9' hin.In 4 An embodiment is shown in which a gate electrode 16 ' in a separate trench between two field plate trenches with field electrodes 15 is located. Here the channel extends in the body area 17 along the trench with the gate electrode 16 ' from the source zone 18 out to the doping zones 6 ' to 9 ' out.

5 zeigt ein zu 4 ähnliches Ausführungsbeispiel, wobei hier allerdings wie im Ausführungsbeispiel der 6 die Reihenfolge der p-Dotierungszonen 6', 7' und der n-Dotierungszonen 8', 9' "vertauscht" ist, was durch den oben erwähnten Zwischendiffusionsschritt mit umgekehrter Reihenfolge der Implantationen geschehen kann. Hier grenzen also die Kompensationsgebiete 6', 7' an den Trench an. 5 shows one too 4 Similar embodiment, but here as in the embodiment of 6 the order of the p-doping zones 6 ' . 7 ' and the n-doping zones 8th' . 9 ' "Swapped" is what can happen through the above-mentioned intermediate diffusion step with the reverse order of the implantations. This is where the compensation areas limit 6 ' . 7 ' to the trench.

Im Ausführungsbeispiel von 6 reichen die p-Dotierungszonen 6', 7' bis unter die jeweiligen Trenches. Dadurch ist es möglich, die Dicke der Isolierschicht 13 zu reduzieren.In the embodiment of 6 the p-doping zones are sufficient 6 ' . 7 ' down to the respective trenches. This makes it possible to change the thickness of the insulating layer 13 to reduce.

Es sei angemerkt, dass das anhand der 2A bis 2C erläuterte Verfahren mit zwei Schrägimplantationen ohne weiteres auch zur Herstellung von anderen Bauelementen als Kompensati onsbauelementen angewandt werden kann. Mit diesem Verfahren lassen sich vielmehr parallel zu Trenches bzw. deren Seitenwände Zonen unterschiedlichen Leitungstyps auf einfache Weise erzeugen. Auch kann die Reihenfolge der Implantationen vertauscht werden, so dass p-Dotierungszonen näher an den Trenches liegen als n-Dotierungszonen, wie dies in den 5 und 6 gezeigt ist. Diese Dotierungszonen können dann gegebenenfalls auch bis unter die jeweiligen Trenches reichen, so dass Strukturen entsprechend dem Ausführungsbeispiel der 6 vorliegen.It should be noted that this is based on the 2A to 2C explained method with two oblique implantations can also be easily used for the production of components other than compensation components. With this method, zones of different conduction types can be easily created parallel to trenches or their side walls. The order of the implantations can also be interchanged, so that p-doping zones are closer to the trenches than n-doping zones, as is the case in FIGS 5 and 6 is shown. These doping zones can then possibly also extend below the respective trenches, so that structures corresponding to the embodiment of FIG 6 available.

11
HalbleiterkörperSemiconductor body
22
epitaktische Schichtepitaxial layer
33
Isolierschichtinsulating
4, 54, 5
Trench bzw. Grabentrench or digging
6, 6', 7, 7'6 6 ', 7, 7'
p-Dotierungszonenp-doping zones
8, 8', 9, 9'8th, 8 ', 9, 9'
n-Dotierungszonenn-doping zones
1010
Pfeile für p-Implantationarrows for p implantation
1111
Pfeile für n-Implantationarrows for n-implantation
1212
Bereich geringer GrunddotierungArea low basic funding
1313
dicke Isolierschichtthickness insulating
14, 14'14 14 '
dünne Isolierschichtthin insulating layer
1515
Feldelektrodefield electrode
16, 16'16 16 '
Gateelektrodegate electrode
1717
BodygebietBody area
1818
Sourcezonesource zone
1919
Zwischenisolierschichtinterlayer
2020
Metallisierungmetallization

Claims (27)

Leistungshalbleiterbauelement, umfassend: – einen Halbleiterkörper (1, 2), in den von einer Oberfläche des Halbleiterkörpers (1, 2) aus wenigstens ein Trench (4, 5) mit Seitenwänden eingebracht ist, – eine Driftzone in einem an den Trench (4, 5) angrenzenden Bereich (2, 12) und – eine Feldelektrode (15), dadurch gekennzeichnet, – dass die Feldelektrode (15) wenigstens in dem zur einen Oberfläche des Halbleiterkörpers (1, 2) aus gesehen entgegengesetzten unteren Bereich des Trenches (4, 5) vorgesehen ist und – im Wesentlichen parallel zu den Seitenwänden des Trenches (4, 5) im an den Trench angrenzenden Bereich (2, 12) wenigstens ein Kompensationsgebiet (6, 6', 7, 7') des zum Leitungstyp der Driftzone entgegengesetzten Leitungstyps vorgesehen ist.Power semiconductor component, comprising: a semiconductor body ( 1 . 2 ), from a surface of the semiconductor body ( 1 . 2 ) from at least one trench ( 4 . 5 ) with side walls, - a drift zone in one at the trench ( 4 . 5 ) adjacent area ( 2 . 12 ) and - a field electrode ( 15 ), characterized in that - the field electrode ( 15 ) at least in the one surface of the semiconductor body ( 1 . 2 ) seen from the opposite lower area of the trench ( 4 . 5 ) is provided and - essentially parallel to the side walls of the trench ( 4 . 5 ) in the area adjacent to the trench ( 2 . 12 ) at least one compensation area ( 6 . 6 ' . 7 . 7 ' ) of the line type opposite to the line type of the drift zone is provided. Leistungshalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Driftzone an den Trench (4, 5) angrenzt.Power semiconductor component according to claim 1, characterized in that the drift zone the trench ( 4 . 5 ) adjoins. Leistungshalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass das wenigstens eine Kompensationsgebiet an den Trench (4, 5) angrenzt.Power semiconductor component according to claim 1, characterized in that the at least one compensation area to the trench ( 4 . 5 ) adjoins. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Feldelektrode (15) in einem unteren Bereich des Trenchs (4, 5) und eine Gateelektrode (16) in einem oberen Bereich des Trenchs (4, 5) vorgesehen sind.Power semiconductor component according to one of claims 1 to 3, characterized in that the field electrode ( 15 ) in a lower area of the trench ( 4 . 5 ) and a gate electrode ( 16 ) in an upper area of the trench ( 4 . 5 ) are provided. Leistungshalbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, dass die Feldelektrode (15) und die Gateelektrode (16) zusammenhängend gestaltet sind.Power semiconductor component according to claim 4, characterized in that the field electrode ( 15 ) and the gate electrode ( 16 ) are coherent. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Feldelektrode (15) im gesamten Bereich des Trenchs (4, 5) vorgesehen ist.Power semiconductor component according to one of claims 1 to 3, characterized in that the field electrode ( 15 ) in the entire area of the trench ( 4 . 5 ) is provided. Leistungshalbleiterbauelement nach Anspruch 6, dadurch gekennzeichnet, dass die Gateelektrode (16') in einer auf der einen Oberfläche des Halbleiterkörpers (1, 2) vorgesehenen Isolierschicht (14') gelegen ist.Power semiconductor component according to claim 6, characterized in that the gate electrode ( 16 ' ) in a on one surface of the semiconductor body ( 1 . 2 ) provided insulation layer ( 14 ' ) is located. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Feldelektrode (15) und die Gateelektrode (16') jeweils in einem gesonderten Trench vorgesehen sind (vgl. 4 bis 6).Power semiconductor component according to one of claims 1 to 3, characterized in that the field electrode ( 15 ) and the gate electrode ( 16 ' ) are each provided in a separate trench (cf. 4 to 6 ). Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass Kompensationsgebiete (6 bis 9, 6' bis 9') von jeweils abwechselndem Leitungstyp vorgesehen sind.Power semiconductor component according to one of claims 1 to 8, characterized in that compensation areas ( 6 to 9 . 6 ' to 9 ' ) of alternating cable types are provided. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das wenigstens eine Kompensationsgebiet (6, 7) in einem niedrig dotierten Bereich einer Halbleiterschicht (2) vorgesehen ist. Power semiconductor component according to one of claims 1 to 8, characterized in that the at least one compensation area ( 6 . 7 ) in a low-doped area of a semiconductor layer ( 2 ) is provided. Leistungshalbleiterbauelement nach Anspruch 10, dadurch gekennzeichnet, dass die Halbleiterschicht (2) eine epitaktisch abgeschiedene Schicht ist.Power semiconductor component according to claim 10, characterized in that the semiconductor layer ( 2 ) is an epitaxially deposited layer. Leistungshalbleiterbauelement nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Halbleiterschicht (2) n–- oder p–-dotiert ist.Power semiconductor component according to claim 10 or 11, characterized in that the semiconductor layer ( 2 ) n - - or p - -doped. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass der Halbleiterkörper (1, 2) ein hochdotiertes Halbleitersubstrat (1) des einen Leitungstyps aufweist.Power semiconductor component according to one of claims 1 to 12, characterized in that the semiconductor body ( 1 . 2 ) a highly doped semiconductor substrate ( 1 ) of one line type. Leistungshalbleiterbauelement nach Anspruch 13, dadurch gekennzeichnet, dass der wenigstens eine Trench (4, 5) bis zum Halbleitersubstrat (1) reicht.Power semiconductor component according to claim 13, characterized in that the at least one trench ( 4 . 5 ) to the semiconductor substrate ( 1 ) enough. Leistungshalbleiterbauelement nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass der wenigstens eine Trench (4, 5) durch den überwiegenden Teil der Schichtdicke der Halbleiterschicht (2) reicht.Power semiconductor component according to claim 12 or 13, characterized in that the at least one trench ( 4 . 5 ) due to the predominant part of the layer thickness of the semiconductor layer ( 2 ) enough. Leistungshalbleiterbauelement nach einem der Ansprüche 1, bis 15, dadurch gekennzeichnet, dass der mit einer Feldelektrode (15) versehene Trench an seinem unteren Ende mit einem Gebiet (6', 7') des anderen Leitungstyps unterlegt ist. Power semiconductor component according to one of claims 1 to 15, characterized in that the with a field electrode ( 15 ) Trench provided with an area at its lower end ( 6 ' . 7 ' ) of the other line type. Leistungshalbleiterbauelement nach Anspruch l6, dadurch gekennzeichnet, dass das Gebiet (6', 7') des anderen Leitungstyps mit einem Bodygebiet (17) zusammenhängt.Power semiconductor component according to claim l6, characterized in that the area ( 6 ' . 7 ' ) of the other line type with a body area ( 17 ) is related. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass die Feldelektrode (15) am Boden und an der Seitenwand des Trenches (4, 5) mit einer Isolierschicht (13) versehen ist, deren Schichtdicke größer ist als die Schichtdicke einer zwischen einer Gateelektrode (16) und einem Bodygebiet (17) vorgesehenen Isolierschicht (14).Power semiconductor component according to one of claims 1 to 17, characterized in that the field electrode ( 15 ) on the bottom and on the side wall of the trench ( 4 . 5 ) with an insulating layer ( 13 ) is provided, the layer thickness of which is greater than the layer thickness of one between a gate electrode ( 16 ) and a body area ( 17 ) provided insulation layer ( 14 ). Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass die Feldelektrode (15) am Boden und an der Seitenwand des Trenches (4, 5) mit einer Isolierschicht (13) versehen ist, deren Schichtdicke mit zunehmender Tiefe des Trenches (4, 5) größer wird.Power semiconductor component according to one of claims 1 to 17, characterized in that the field electrode ( 15 ) on the bottom and on the side wall of the trench ( 4 . 5 ) with an insulating layer ( 13 ) is provided, the layer thickness of which increases with the depth of the trench ( 4 . 5 ) gets bigger. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, dass es ein MOS-Transistor, insbesondere ein DMOS-Transistor, oder ein JFET oder eine Schottky-Diode ist.Power semiconductor component according to one of claims 1 to 19, characterized in that it is a MOS transistor, in particular is a DMOS transistor, or a JFET or a Schottky diode. Verfahren zum Herstellen eines Leistungshalbleiterbauelementes mit einem Halbleiterkörper (1, 2) des einen Leitungstyps, bei dem: – in den Halbleiterkörper (1, 2) von einer Oberfläche aus wenigstens ein Trench (4, 5) mit Seitenwänden eingebracht wird, – eine Driftzone in einem an den Trench (4, 5) angrenzenden Bereich (2, 12) gebildet wird, – eine Feldelektrode (15) wenigstens in dem zur einen Oberfläche des Halbleiterkörpers (1, 2) aus gesehen entgegengesetzten unteren Bereich des Trenches (4, 5) eingebracht wird und – im Wesentlichen parallel zu den Seitenwänden des Trenches (4, 5) im an den Trench (4, 5) angrenzenden Bereich Kompensationsgebiete (6, 6', 7, 7') des zum Leitungstyp der Driftzone entgegengesetzten Leitungstyps erzeugt werden, wobei zur Erzeugung der Kompensationsgebiete im Halbleiterkörper (1, 2) entweder wenigstens eine Zone des zum einen Leitungstyp entgegengesetzten Leitungstyps und wenigstens eine Zone des einen Leitungstyps in den Halbleiterkörper (1, 2) durch Schrägimplantation über den Trench (4, 5) eingebracht oder eine Belegung vorgenommen wird.Method for producing a power semiconductor component with a semiconductor body ( 1 . 2 ) of the one conduction type, in which: - in the semiconductor body ( 1 . 2 ) at least one trench from one surface ( 4 . 5 ) with side walls, - a drift zone in one at the trench ( 4 . 5 ) adjacent area ( 2 . 12 ) is formed, - a field electrode ( 15 ) at least in the one surface of the semiconductor body ( 1 . 2 ) seen from the opposite lower area of the trench ( 4 . 5 ) is introduced and - essentially parallel to the side walls of the trench ( 4 . 5 ) at the trench ( 4 . 5 ) border the area of compensation areas ( 6 . 6 ' . 7 . 7 ' ) of the conduction type opposite to the conduction type of the drift zone, whereby to generate the compensation areas in the semiconductor body ( 1 . 2 ) either at least one zone of the opposite conductivity type and at least one zone of the one conductivity type in the semiconductor body ( 1 . 2 ) by oblique implantation over the trench ( 4 . 5 ) is introduced or an assignment is made. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass der Winkel für die Schrägimplantation auf 5 bis 15°, insbesondere 10°, eingestellt wird.A method according to claim 21, characterized in that the angle for the oblique implantation to 5 to 15 °, especially 10 °, is set. Verfahren nach Anspruch 21 oder 22, dadurch gekennzeichnet, dass die Schrägimplantation in wenigstens zwei Schritten vorgenommen wird.Method according to claim 21 or 22, characterized in that the oblique implantation in is carried out at least two steps. Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass der Halbleiterkörper zwischen den beiden Schritten in seiner Lage nicht verändert wird.A method according to claim 23, characterized in that the semiconductor body its position is not changed between the two steps. Verfahren nach Anspruch 23 oder 24, dadurch gekennzeichnet, dass zwischen den beiden Schritten ein Diffusionsschritt eingefügt wird.Method according to claim 23 or 24, characterized in that that a diffusion step is inserted between the two steps. Verfahren nach einem der Ansprüche 22 bis 25, dadurch gekennzeichnet, dass für den p-Leitungstyp Borionen und für den n-Leitungstyp Phosphor- oder Arsenionen implantiert werden.Method according to one of claims 22 to 25, characterized in that that for the p-conduction type boron ions and for the n-lead type phosphorus or arsenic ions are implanted. Verfahren nach einem der Ansprüche 22 bis 26, dadurch gekennzeichnet, dass Dotiergebiete des einen und des anderen Leitungstyps über dieselbe Trenchseitenwand implantiert werden.Method according to one of claims 22 to 26, characterized in that that doping regions of one and the other conductivity type via the same trench side wall be implanted.
DE10258467A 2002-12-13 2002-12-13 Power semiconductor component used as a power transistor has a field electrode formed in the lower region of the trenches away from the upper surface of the semiconductor body Expired - Fee Related DE10258467B3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10258467A DE10258467B3 (en) 2002-12-13 2002-12-13 Power semiconductor component used as a power transistor has a field electrode formed in the lower region of the trenches away from the upper surface of the semiconductor body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10258467A DE10258467B3 (en) 2002-12-13 2002-12-13 Power semiconductor component used as a power transistor has a field electrode formed in the lower region of the trenches away from the upper surface of the semiconductor body

Publications (1)

Publication Number Publication Date
DE10258467B3 true DE10258467B3 (en) 2004-09-30

Family

ID=32920585

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10258467A Expired - Fee Related DE10258467B3 (en) 2002-12-13 2002-12-13 Power semiconductor component used as a power transistor has a field electrode formed in the lower region of the trenches away from the upper surface of the semiconductor body

Country Status (1)

Country Link
DE (1) DE10258467B3 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006030631A1 (en) * 2006-07-03 2008-01-17 Infineon Technologies Austria Ag Semiconductor component assembly, has trench which extends within semiconductor body starting from side and gate electrode is arranged in trench which is insulated by gate dielectric opposite to semiconductor body
JP2008546216A (en) * 2005-06-10 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション Charge balanced field effect transistor
CN103378178A (en) * 2012-04-30 2013-10-30 朱江 Schottky semiconductor device with groove structures and preparation method thereof
US8803207B2 (en) 2005-06-29 2014-08-12 Fairchild Semiconductor Corporation Shielded gate field effect transistors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US6040600A (en) * 1997-02-10 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Trenched high breakdown voltage semiconductor device
US6201279B1 (en) * 1998-10-22 2001-03-13 Infineon Technologies Ag Semiconductor component having a small forward voltage and high blocking ability
US20020149051A1 (en) * 2001-04-12 2002-10-17 Kinzer Daniel M. Superjunction device with self compensated trench walls

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US6040600A (en) * 1997-02-10 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Trenched high breakdown voltage semiconductor device
US6201279B1 (en) * 1998-10-22 2001-03-13 Infineon Technologies Ag Semiconductor component having a small forward voltage and high blocking ability
US20020149051A1 (en) * 2001-04-12 2002-10-17 Kinzer Daniel M. Superjunction device with self compensated trench walls

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008546216A (en) * 2005-06-10 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション Charge balanced field effect transistor
US8592895B2 (en) 2005-06-10 2013-11-26 Fairchild Semiconductor Corporation Field effect transistor with source, heavy body region and shielded gate
US8803207B2 (en) 2005-06-29 2014-08-12 Fairchild Semiconductor Corporation Shielded gate field effect transistors
DE102006030631A1 (en) * 2006-07-03 2008-01-17 Infineon Technologies Austria Ag Semiconductor component assembly, has trench which extends within semiconductor body starting from side and gate electrode is arranged in trench which is insulated by gate dielectric opposite to semiconductor body
DE102006030631B4 (en) * 2006-07-03 2011-01-05 Infineon Technologies Austria Ag Semiconductor device arrangement with a power component and a logic device
US8653591B2 (en) 2006-07-03 2014-02-18 Infineon Technologies Austria Ag Semiconductor component arrangement and method for producing thereof
CN103378178A (en) * 2012-04-30 2013-10-30 朱江 Schottky semiconductor device with groove structures and preparation method thereof
CN103378178B (en) * 2012-04-30 2017-04-26 朱江 Schottky semiconductor device with groove structures and preparation method thereof

Similar Documents

Publication Publication Date Title
DE69936050T2 (en) GRABEN-GATE SEMICONDUCTOR COMPONENTS AND METHOD FOR THE PRODUCTION THEREOF
DE10052149B4 (en) Method for producing a semiconductor component
DE102012204420B4 (en) Semiconductor device
DE19539541B4 (en) Lateral trench MISFET and process for its preparation
DE102008039845B4 (en) IGBT with a semiconductor body
DE102005041322B4 (en) Trench transistor structure with field electrode assembly and manufacturing method thereof
DE102007018631B4 (en) Semiconductor device with compensation zones and discharge structures for the compensation zones
EP1114466B1 (en) High-voltage semiconductor component
DE102007030755B3 (en) Semiconductor device having a trench edge having edge and method for producing a border termination
DE10106006B4 (en) SJ semiconductor device and method of making the same
DE19848828C2 (en) Semiconductor device with low forward voltage and high blocking capability
DE19839970C2 (en) Edge structure and drift area for a semiconductor component and method for their production
DE10220810B4 (en) Semiconductor device
DE102004007197B4 (en) High-pass semiconductor device with low forward voltage
DE19702102A1 (en) Semiconductor device and method of manufacturing the semiconductor device
DE10297349T5 (en) Semiconductor structure with improved lower forward voltage losses and higher blocking capability
DE102012223663B4 (en) Semiconductor device with a space-saving edge structure
WO2003017349A2 (en) Dmos transistor
WO2005083794A2 (en) High voltage pmos transistor
DE102009029643B4 (en) MOS transistor with increased gate-drain capacitance and method of manufacture
DE102005047056B3 (en) Power semiconductor element and production process has field electrode structure with at least two first field electrodes and a second field electrode in a second direction with dielectric separation between them
DE102005048447B4 (en) Semiconductor power device with charge compensation structure and method of making the same
DE102006009942B4 (en) Lateral semiconductor device with low on-resistance
DE102005035153A1 (en) Semiconductor component e.g. power transistor, has drift zone, and drift control zone made of semiconductor material and arranged adjacent to drift zone in body, where accumulation dielectric is arranged between zones
DE10310552B4 (en) Field effect transistor and semiconductor chip with this field effect transistor

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee