DE10262121B4 - Semiconducting component with increased breakdown voltage in edge region has shorter distance from edge cell trench to that of adjacent cell than between trenches of cells in cell field - Google Patents

Semiconducting component with increased breakdown voltage in edge region has shorter distance from edge cell trench to that of adjacent cell than between trenches of cells in cell field Download PDF

Info

Publication number
DE10262121B4
DE10262121B4 DE10262121A DE10262121A DE10262121B4 DE 10262121 B4 DE10262121 B4 DE 10262121B4 DE 10262121 A DE10262121 A DE 10262121A DE 10262121 A DE10262121 A DE 10262121A DE 10262121 B4 DE10262121 B4 DE 10262121B4
Authority
DE
Germany
Prior art keywords
cell
zone
trenches
trench
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10262121A
Other languages
German (de)
Inventor
Dr. Henninger Ralf
Dr. Hirler Franz
Joachim Krumrey
Dr. Zundel Markus
Dr. Rieger Walter
Martin Pölzl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10262121A priority Critical patent/DE10262121B4/en
Priority to DE10214151A priority patent/DE10214151B4/en
Application granted granted Critical
Publication of DE10262121B4 publication Critical patent/DE10262121B4/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

The device has a cell field with identical cells and an edge cell(s). Each cell has a first connection zone, a channel zone and a control electrode(s) in a trench. The individual cells' trenches are arranged at intervals. The edge cell has a field plate in a trench isolated from the semiconducting body by an insulating coating. The distance from the edge cell trench to that of the adjacent cell is less than between trenches of cell field cells. The device has a cell field with several identical transistor cells (Z1-Z3) and at least one edge cell (RZ). Each cell has a first connection zone, a channel zone (20) and at least one control electrode (42) in a trench (40), whereby the trenches of the individual cells are arranged at intervals in the horizontal direction. The edge cell has a field plate (52) in a trench (50) and isolated from the semiconducting body (100) by an insulating coating (54). The distance from the edge cell trench to that of the adjacent cell is less than the distance between trenches of cells in the cell field.

Description

Die vorliegende Erfindung betrifft ein Halbleiterbauelement gemäß den Merkmalen des Oberbegriffs des Anspruchs 1.The present invention relates to a semiconductor device according to the features of the preamble of claim 1.

Derartige Bauelemente werden auch als Graben-Transistoren oder Trench-Transistoren bezeichnet.Such devices are also referred to as trench transistors or trench transistors.

Grundlegende Aspekte zu Trench-Transistoren sind in der US 4,941,026 beschrieben. Die WO 00/51167 beschreibt einen Trench-Transistor mit integrierter Schottky-Diode, die zwischen zwei Gräben ausgebildet ist, deren Abstand geringer als der Abstand zweier Gräben der Transistorzellen ist.Basic aspects of trench transistors are in the US 4,941,026 described. The WO 00/51167 describes a trench transistor with integrated Schottky diode, which is formed between two trenches whose distance is smaller than the distance between two trenches of the transistor cells.

Ein Trench-Transistor mit Randzelle ist in der US 5,763,915 beschrieben. Das bekannte Bauelement umfasst ein Zellenfeld mit einer Vielzahl von Transistorzellen, die jeweils eine Source-Zone, eine Body-Zone, und eine in einem vertikalen Graben angeordnete Gate-Elektrode aufweisen. Eine durch das Substrat des Halbleiterkörpers gebildete Drain-Zone ist den Transistorzellen gemeinsam. Das Zellenfeld wird in horizontaler Richtung durch eine Randzelle begrenzt, die ebenfalls eine in einem Graben angeordnete Elektrode aufweist.A trench transistor with border cell is in the US 5,763,915 described. The known device comprises a cell array having a plurality of transistor cells each having a source region, a body region, and a gate electrode arranged in a vertical trench. A drain zone formed by the substrate of the semiconductor body is common to the transistor cells. The cell field is delimited in the horizontal direction by an edge cell, which also has an electrode arranged in a trench.

Aufgabe der vorliegenden Erfindung ist es, ein Halbleiterbauelement mit einer Vielzahl von gleichartig aufgebauten, in einem Zellenfeld angeordneten Transistorzellen und mit einem lateralen Niedervoltbauelement in dem Zellenfeld zur Verfügung zu stellen.Object of the present invention is to provide a semiconductor device with a plurality of identically constructed, arranged in a cell array transistor cells and with a lateral low-voltage device in the cell array available.

Dieses Aufgabe wird durch ein Halbleiterbauelement gemäß den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.This object is achieved by a semiconductor component according to the features of claim 1. Advantageous embodiments of the invention are the subject of the dependent claims.

Das erfindungsgemäße Halbleiterbauelement umfasst ein Zellenfeld mit mehreren gleichartig aufgebauten Transistorzellen, die in einem Halbleiterkörper ausgebildet sind. Jede Transistorzelle umfasst eine erste Anschlusszone eines ersten Leitungstyps im Bereich einer Vorderseite des Halbleiterkörpers, eine zweite Anschlusszone eines ersten Leitungstyps im Bereich einer Rückseite des Halbleiterkörpers, eine Kanalzone eines zweiten Leitungstyps, die zwischen der ersten Anschlusszone und der zweiten Anschlusszone angeordnet ist, und eine Steuerelektrode, die in einem Graben, der sich in vertikaler Richtung in den Halbleiterkörper hinein erstreckt, benachbart zu der Kanalzone angeordnet ist und die mittels einer Isolationsschicht gegenüber dem Halbleiterkörper isoliert ist. Die Gräben der einzelnen Zellen sind in horizontaler Richtung des Halbleiterkörpers beabstandet zueinander angeordnet.The semiconductor component according to the invention comprises a cell array with a plurality of identically constructed transistor cells, which are formed in a semiconductor body. Each transistor cell comprises a first connection zone of a first conductivity type in the region of a front side of the semiconductor body, a second connection zone of a first conductivity type in the region of a rear side of the semiconductor body, a channel region of a second conductivity type, which is arranged between the first connection zone and the second connection zone, and a control electrode which is arranged in a trench which extends in a vertical direction into the semiconductor body, adjacent to the channel zone and which is insulated by means of an insulating layer with respect to the semiconductor body. The trenches of the individual cells are arranged spaced apart in the horizontal direction of the semiconductor body.

Die erste Anschlusszone wird bei MOS-Transistoren als Drain Zone, die zweite Anschlusszone als Source-Zone, die Kanalzone als Body-Zone und die Steuerelektrode als Gate-Elektrode bezeichnet.In the case of MOS transistors, the first connection zone is referred to as the drain zone, the second connection zone as the source zone, the channel zone as the body zone, and the control electrode as the gate electrode.

Es ist vorgesehen, in dem Zellenfeld einen Bereich zur Herstellung integrierter Niedervoltbauelemente die ihre Anschlüsse im Bereich der Vorderseite des Halbleiterkörpers haben, vorzusehen, wobei die Durchbruchsspannung in diesem Bereich nicht geringer sein darf als die Durchbruchspannung der Transistorzellen. Hierzu ist der Abstand wenigstens zweier Gräben in dem Zellenfeld an einer der jeweils zugehörigen Zelle abgewandten Seite geringer als der Abstand der Gräben zweier unmittelbar benachbarter Transistorzellen in dem Zellenfeld, um zwischen diesen enger benachbarten Gräben einen ”geschützten Bereich” für die Integration von Niedervoltbauelementen zu bilden. It is envisaged to provide in the cell array a region for producing integrated low-voltage components which have their connections in the region of the front side of the semiconductor body, wherein the breakdown voltage in this region must not be lower than the breakdown voltage of the transistor cells. For this purpose, the distance of at least two trenches in the cell array at a side facing away from the respectively associated cell is less than the spacing of the trenches of two immediately adjacent transistor cells in the cell array, in order to form a "protected area" for the integration of low-voltage components between these more closely adjacent trenches ,

Gegenstand der Erfindung ist somit ein Halbleiterbauelement mit einer Anzahl Transistorzellen in einem Zellenfeld und einem solchen im Zellenfeld ausgebildeten Bereich zwischen zwei enger beabstandeten Gräben, in dem ein laterales Nidervoltbauelement integriert ist, dessen Anschlüsse im Bereich der Vorderseite des Halbleiterkörpers liegen. Dieses weitere Halbleiterbauelement ist insbesondere ein Bipolartransistor, ein MOS-Transistor oder eine Diode. Zur Bildung dieses Bauelementes können in dem Bereich zwischen den Gräben auch Mehrfachwannen vorgesehen werden, wobei wenigstens eine dotierte Wanne in einer anderen dotierten Wanne angeordnet ist.The invention thus relates to a semiconductor component having a number of transistor cells in a cell field and such a cell field formed between two closely spaced trenches, in which a lateral Nidervoltbauelement is integrated, whose terminals are in the region of the front side of the semiconductor body. This further semiconductor component is in particular a bipolar transistor, a MOS transistor or a diode. To form this component, multiple wells can also be provided in the region between the trenches, wherein at least one doped well is arranged in another doped well.

Die vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert. In den Figuren zeigt:The present invention will be explained in more detail in exemplary embodiments with reference to figures. In the figures shows:

1 ein Beispiel eines Halbleiterbauelements in Seitenansicht im Querschnitt, 1 an example of a semiconductor device in side view in cross section,

2 eine Querschnittsdarstellung des Halbleiterbauelements gemäß 1 in einer in 1 eingezeichneten Schnittebene A-A, 2 a cross-sectional view of the semiconductor device according to 1 in an in 1 Plotted section plane AA,

3 einen Randbereich des Halbleiterbauelements gemäß 1 bei einer ersten Ausführungsform, 3 an edge region of the semiconductor device according to 1 in a first embodiment,

4 einen Randbereich des Halbleiterbauelements gemäß 1 bei einer zweiten Ausführungsform, 4 an edge region of the semiconductor device according to 1 in a second embodiment,

5 einen Querschnitt durch ein erfindungsgemäßes Halbleiterbauelement mit zwei enger beabstandeten Gräben im Querschnitt. 5 a cross section through a semiconductor device according to the invention with two closely spaced trenches in cross section.

In den Figuren bezeichnen, sofern nicht anders angegeben gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung. In the figures, unless otherwise stated, like reference numerals designate like parts with the same meaning.

1 zeigt ein Halbleiterbauelement in Seitenansicht im Querschnitt. Eine Ansicht von oben auf eine in 1 eingezeichnete Schnittebene A-A ist in 2 dargestellt. 1 shows a semiconductor device in side view in cross section. A top view of one in 1 Plotted sectional plane AA is in 2 shown.

Das Halbleiterbauelement umfasst ein Zellenfeld mit einer Vielzahl gleichartiger aufgebauter Transistorzellen und wenigstens einer am Rand des Zellenfeldes angeordneten Randzelle RZ. Von den Transistorzellen sind in 1 lediglich drei, nämlich die Transistorzellen Z1, Z2, Z3 mit Bezugszeichen versehen.The semiconductor component comprises a cell array having a multiplicity of similarly constructed transistor cells and at least one edge cell RZ arranged at the edge of the cell array. Of the transistor cells are in 1 only three, namely the transistor cells Z1, Z2, Z3 provided with reference numerals.

Das Halbleiterbauelement umfasst in dem dargestellten Ausführungsbeispiel eine erste Anschlusszone mit einer stark dotierten Zone 11 und einer schwächer dotierten Zone 12. Im Bereich einer Vorderseite des Halbleiterkörpers sind stark dotierte Zonen 30 des ersten Leitungstyps vorhanden, unterhalb denen eine Zone 20 eines zweiten, zu dem ersten Leitungstyp komplementären Leitungstyps angeordnet ist.In the exemplary embodiment illustrated, the semiconductor component comprises a first connection zone with a heavily doped zone 11 and a weaker doped zone 12 , In the region of a front side of the semiconductor body are heavily doped zones 30 of the first conductivity type, below which a zone 20 a second, complementary to the first conductivity type conductivity type is arranged.

Die stärker dotierte Zone 11 dient als gemeinsame Drain-Zone für alle Transistorzellen Z1, Z2, Z3. Die im Bereich der Vorderseite angeordneten stark dotierten Zonen 30 des ersten Leitungstyps bilden die Source-Zonen, die unterhalb der Source-Zonen 30 angeordneten Zonen 20 des zweiten Leitungstyps bilden die Body-Zone der Transistorzellen und die schwächer dotierte Zone 12 dient als Drift-Zone der Transistorzellen.The more heavily doped zone 11 serves as a common drain zone for all transistor cells Z1, Z2, Z3. The heavily doped zones located in the front area 30 of the first conductivity type form the source zones, those below the source zones 30 arranged zones 20 of the second conductivity type form the body zone of the transistor cells and the weaker doped zone 12 serves as a drift zone of the transistor cells.

Die stark dotierte Zone 12 kann als Halbleitersubstrat ausgebildet sein, auf welches eine Epitaxieschicht aufgebracht ist, in der die Drift-Zone 12, die Body-Zonen 20 und die Source-Zonen 30 ausgebildet sind. Ebenso kann der Halbleiterkörper 100 als schwächer dotiertes Substrat ausgebildet sein, in den mittels geeigneter Verfahren, beispielsweise Ionenimplantation, die stark dotierte Drain-Zone 11, die Body-Zonen 20 und die Source-Zonen 30 eingebracht werden.The heavily doped zone 12 may be formed as a semiconductor substrate, on which an epitaxial layer is applied, in which the drift zone 12 , the body zones 20 and the source zones 30 are formed. Likewise, the semiconductor body 100 be formed as a weaker doped substrate in the by means of suitable methods, such as ion implantation, the heavily doped drain zone 11 , the body zones 20 and the source zones 30 be introduced.

Die Drain-Zone 11, die Source-Zone 30 und die Drift-Zone 12 sind bei einem n-leitenden MOS-Transistor n-dotiert und bei einem p-leitenden MOS-Transistor p-dotiert. Die Body-Zone 20 ist jeweils komplementär dotiert.The drain zone 11 , the source zone 30 and the drift zone 12 are n-doped in an n-type MOS transistor and p-doped in a p-type MOS transistor. The body zone 20 is each doped complementary.

Jede Transistorzelle Z1, Z2, Z3 weist eine Gate-Elektrode 42 auf, die in einem Graben 40 angeordnet ist, der sich in vertikaler Richtung ausgehend von der Vorderseite in den Halbleiterkörper 100 hineinerstreckt. Die Gate-Elektrode ist mittels einer Isolationsschicht 44 gegenüber dem Halbleiterkörper 100, das heißt gegenüber der Source-Zone 30, der Body-Zone 20 und der Drift-Zone 12, isoliert, und in dem Ausführungsbeispiel derart ausgebildet, dass sie sich im Bereich unterhalb der Body-Zone 20 verjüngt, beziehungsweise, dass sich in diesem Bereich die Dicke der Isolationsschicht 44 erhöht. Die Gate-Elektrode 42 dient in diesem Bereich unterhalb der Body-Zone 20 als Feldplatte zum Abschirmen der Body-Zone 20 gegenüber hohen elektrischen Feldstärken. Im Bereich der Body-Zone 20 dient die Gate-Elektrode zur Ausbildung eines elektrisch leitenden Kanals zwischen der Source-Zone 30 und der Drift-Zone 12 bei Anlegen eines Ansteuerpotentials.Each transistor cell Z1, Z2, Z3 has a gate electrode 42 on that in a ditch 40 is arranged, which extends in the vertical direction from the front into the semiconductor body 100 hineinerstreckt. The gate electrode is by means of an insulating layer 44 opposite to the semiconductor body 100 that is opposite the source zone 30 , the body zone 20 and the drift zone 12 , insulated, and in the embodiment designed such that they are in the area below the body zone 20 tapered, or that in this area, the thickness of the insulating layer 44 elevated. The gate electrode 42 serves in this area below the body zone 20 as a field plate to shield the body zone 20 against high electric field strengths. In the area of the body zone 20 The gate electrode serves to form an electrically conductive channel between the source zone 30 and the drift zone 12 when applying a drive potential.

Die Erfindung ist jedoch nicht auf die Verwendung nur einer Elektrode in dem Graben beschränkt. So können in nicht näher dargestellter, jedoch hinlänglich bekannter Weise auch mehrere an ein gemeinsames oder an nicht gemeinsame Potentiale angeschlossene Elektroden neben der Gate-Elektrode in dem Graben vorhanden sein.However, the invention is not limited to the use of only one electrode in the trench. Thus, in a manner not shown in detail but sufficiently well known, several electrodes connected to a common or to non-common potentials can be present in the trench next to the gate electrode.

In dem in 1 dargestellten Ausführungsbeispiel dient eine Gate-Elektrode 42 als Gate-Elektrode für jeweils zwei Transistorzellen, die sich in horizontaler Richtung nach links und rechts ausgehend von dem Graben 40 erstrecken. In 1 ist beispielsweise den Transistorzellen Z1, Z2, eine in einem Graben angeordnete Gate-Elektrode gemeinsam. Des Weiteren ist jeweils zwei Transistorzellen eine Body-Zone 20, nämlich die zwischen zwei Graben 40 angeordnete Body-Zone 20 gemeinsam. So ist in dem Beispiel gemäß 1 den Transistorzellen Z2 und Z3 eine zwischen deren Gate-Elektroden 42 angeordnete Body-Zone 20 gemeinsam. (Es sei darauf hingewiesen, dass in der Literatur gelegentlich ein Gebilde, das einer Zelle im Sinn dieser Anmeldung entspricht, auch als Halbzelle bezeichnet wird.)In the in 1 illustrated embodiment, a gate electrode is used 42 as a gate electrode for every two transistor cells extending in a horizontal direction to the left and to the right starting from the trench 40 extend. In 1 For example, the transistor cells Z1, Z2, a common arranged in a trench gate electrode. Furthermore, two transistor cells each is a body zone 20 namely between two ditches 40 arranged body zone 20 together. So is in the example according to 1 the transistor cells Z2 and Z3 one between the gate electrodes 42 arranged body zone 20 together. (It should be noted that in the literature occasionally a structure corresponding to a cell in the sense of this application is also referred to as a half cell.)

Die Gräben 40 mit den Gate-Elektroden 42 zweier unmittelbar benachbarter Zellen Z2, Z3 besitzen im Bereich des Zellenfeldes einen Abstand (Pitch) d2. Unmittelbar benachbart sind im Sinn dieser Beschreibung solche Transistorzellen, die eine gemeinsame Body-Zone aufweisen.The trenches 40 with the gate electrodes 42 of two immediately adjacent cells Z2, Z3 have a pitch (pitch) d2 in the region of the cell field. Immediately adjacent in the sense of this description, such transistor cells having a common body zone.

Das Zellenfeld mit den Transistorzellen Z1, Z2, Z3 ist durch eine Randzelle RZ begrenzt, wobei diese Randzelle eine Feldplatte 52 aufweist, die in einem sich in vertikaler Richtung in den Halbleiterkörper 100 hinein erstreckenden Graben 50 angeordnet ist, wobei diese Feldplatte 52 gegenüber dem Halbleiterkörper 100 mittels einer Isolationsschicht 54 isoliert ist. Die Dicke dieser Isolationsschicht 54 entspricht in etwa der Dicke der Isolationsschicht um den Feldplattenabschnitt der Gate-Elektroden 42 im unteren Bereich der Gräben 40. Allerdings kann die Feldplatte 52 im oberen Bereich auf der dem Zellenfeld zugewandten Seite breiter als in den übrigen Bereichen ausgebildet sein, wie dies in 1 gestrichelt dargestellt ist. Dieser breitere Bereich 55 kann sich nach unten bis in die Drift-Zone 12 erstrecken.The cell array with the transistor cells Z1, Z2, Z3 is delimited by an edge cell RZ, this edge cell being a field plate 52 which, in a vertical direction in the semiconductor body 100 into extending trench 50 is arranged, this field plate 52 opposite to the semiconductor body 100 by means of an insulating layer 54 is isolated. The thickness of this insulation layer 54 corresponds approximately to the thickness of the insulating layer around the field plate portion of the gate electrodes 42 in the lower part of the trenches 40 , However, the field plate can 52 be formed in the upper region on the side facing the cell array wider than in the other areas, as in 1 dashed is shown. This wider area 55 can get down to the drift zone 12 extend.

Der Abstand zwischen dem Graben 50 der Randzelle RZ und dem Graben 40, der unmittelbar benachbarten Transistorzelle Z1 ist geringer als der übliche Abstand d2 zwischen unmittelbar benachbarten Transistorzellen Z2, Z3 in dem Zellenfeld. Hierdurch wird erreicht, dass die Durchbruchspannung des Bauelements im Bereich der Randzelle RZ höher ist als im Bereich des Zellenfeldes. Die Durchbruchspannung bezeichnet die zwischen dem Drain-Anschluss D und dem Source-Anschluss S angelegte Spannung, bei welcher bei nicht angesteuerter Gate-Elektrode 42 aufgrund eines lawinenartigen Durchbruchs ein Stromfluss zustande kommt. Die gegenüber dem Zellenfeld erhöhte Durchbruchspannung im Randbereich bewirkt, dass es bei Anlegen einer Sperrspannung zuerst im Zellenfeld zu einem Spannungsdurchbruch kommt, wodurch der hieraus resultierende Durchbruchstrom über die im Vergleich zur Randzelle RZ größere Fläche des Zellenfeldes verteilt ist.The distance between the ditch 50 the marginal cell RZ and the trench 40 , the immediately adjacent transistor cell Z1 is less than the usual distance d2 between immediately adjacent transistor cells Z2, Z3 in the cell array. This ensures that the breakdown voltage of the device in the region of the peripheral cell RZ is higher than in the region of the cell array. The breakdown voltage refers to the voltage applied between the drain terminal D and the source terminal S, in which case when the gate electrode is not driven 42 due to an avalanche-like breakthrough, a current flow comes about. The increased breakdown voltage in the edge region in relation to the cell field causes voltage breakdown in the cell field upon application of a blocking voltage, whereby the resulting breakdown current is distributed over the larger area of the cell field compared to the edge cell RZ.

Wie insbesondere 2 zu entnehmen ist, umschließt der Graben 50 mit der Feldplatte 52 das Zellenfeld ringförmig, wobei die Feldplatte 52 in dem Beispiel mit den Gate-Elektroden 42 kurzgeschlossen ist.In particular 2 can be seen encloses the trench 50 with the field plate 52 the cell array is annular, with the field plate 52 in the example with the gate electrodes 42 shorted.

Zur Kontaktierung der Source-Zone 30 und zum Kurzschließen der Source-Zone 30 und der Body-Zone 20 sind Anschlüsse 60 vorgesehen, die sich ausgehend von der Vorderseite des Halbleiterkörpers 100 durch die Source-Zone 30 bis in die Body-Zone 20 erstrecken. Diese Anschlüsse bestehen beispielsweise aus einem Metall oder auch aus Polysilizium.For contacting the source zone 30 and shorting the source zone 30 and the body zone 20 are connections 60 provided, extending from the front of the semiconductor body 100 through the source zone 30 into the body zone 20 extend. These connections consist for example of a metal or of polysilicon.

Aus Gründen der Übersichtlichkeit sind die Source-Anschlüsse S, die Gate-Anschlüsse G und der Drain-Anschluss D lediglich schematisch dargestellt. Auf die Darstellung von Verdrahtungsebenen oberhalb des Halbleiterkörpers ist verzichtet. Die Gate-Elektroden 42 sind dabei alle an ein gemeinsames Gate-Potential angeschlossen, die Source-Zonen sind über die Anschlüsse 60 an ein gemeinsames Source-Potential angeschlossen. Die Feldplatte 52 der Randzelle RZ ist vorzugsweise an Gate-Potential bzw. den gemeinsamen Gate-Anschluss angeschlossen.For clarity, the source terminals S, the gate terminals G and the drain terminal D are shown only schematically. The representation of wiring levels above the semiconductor body is omitted. The gate electrodes 42 are all connected to a common gate potential, the source zones are via the terminals 60 connected to a common source potential. The field plate 52 the peripheral cell RZ is preferably connected to the gate potential or the common gate terminal.

Ein Anschluss 62, der unmittelbar benachbart zu der Randzelle RZ angeordneten Transistorzelle Z1 ist bei einer Ausführungsform der Erfindung symmetrisch zwischen dem Graben 50 der Randzelle RZ und dem Graben 40 der Transistorzelle Z1 angeordnet, wie dies in 3 dargestellt ist, wobei 3 einen vergrößerten Ausschnitt des Halbleiterbauelements im Randbereich zeigt.A connection 62 , the transistor cell Z1 arranged immediately adjacent to the peripheral cell RZ is symmetrical between the trench in one embodiment of the invention 50 the marginal cell RZ and the trench 40 the transistor cell Z1 arranged as in 3 is shown, wherein 3 shows an enlarged section of the semiconductor device in the edge region.

Bei einer weiteren in 4 dargestellten Ausführungsform ist vorgesehen, dass dieser Anschluss 62 zwischen dem Graben 50 der Randzelle RZ und der unmittelbar benachbarten Transistorzelle Z1 näher an der Randzelle bzw. deren Graben 50 angeordnet ist. Dies dient der Prozesssicherheit bei der Herstellung des Grabens, in dem der Anschluss 62 angeordnet ist. Bei der Herstellung eines niederohmigen Kontaktes zwischen dem Anschluss, der beispielsweise aus einem Metall oder einem Polysilizium besteht, findet vor dem Abscheiden des Kontaktmaterials üblicherweise eine sogenannten Kontaktimplantation statt, bei der die Seitenwände des Grabens hoch dotiert werden, wobei der Dotierungstyp im Bereich der Source-Zone dem der Source-Zone und im Bereich der Body-Zone dem der Body-Zone entspricht. Mit steigendem Abstand dieses Anschlussgrabens von der Gate-Elektrode 42 steigt die Sicherheit, dass keine Dotierstoffe in den Bereich gelangen, indem sich bei leitend angesteuerter Gate-Elektrode 42 ein leitender Kanal ausbildet. Diese Dotierstoffe würden den Kanal negativ beeinflussen.At another in 4 illustrated embodiment, it is provided that this connection 62 between the ditch 50 the edge cell RZ and the immediately adjacent transistor cell Z1 closer to the edge cell or its trench 50 is arranged. This serves the process reliability in the production of the trench, in which the connection 62 is arranged. In the production of a low-resistance contact between the terminal, which consists for example of a metal or a polysilicon, a so-called contact implantation takes place before the deposition of the contact material, in which the side walls of the trench are highly doped, wherein the doping type in the region of the source Zone that corresponds to the source zone and in the area of the body zone that corresponds to the body zone. With increasing distance of this terminal trench from the gate electrode 42 Increases the certainty that no dopants enter the area by acting when the gate electrode is turned on 42 forming a conductive channel. These dopants would adversely affect the channel.

5 zeigt ein Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelements, bei dem auch ein Abstand d3 zweier Gräben im Zellenfeld geringer ist, als der Abstand d2 der Gräben zwischen zwei unmittelbar benachbarten Transistorzellen Z2, Z3. Die beiden benachbart angeordneten Gräben 401, 402 mit den darin angeordneten Steuerelektroden 42 sind jeweils Bestandteil einer Transistorzelle, nämlich der Transistorzellen Z3, Z4 in 5. In dem den Transistorzellen Z3, Z4 jeweils abgewandten Bereich zwischen den Gräben 401, 402 ist im Bereich der Vorderseite des Halbleiterkörpers 100 ein integriertes Bauelement gebildet, dessen Anschlüsse sich im Bereich der Vorderseite des Halbleiterkörpers 100 befinden. Beispielhaft ist dieses Halbleiterbauelement in 5 als lateraler MOS-Transistor ausgebildet, der eine Drain-Zone 60, eine horizontal beabstandet zu der Drain-Zone 60 angeordnete Source-Zone 62 und eine oberhalb der Vorderseite 100 des Halbleiterkörpers angeordnete Gate-Elektrode 64 aufweist. Die Drain-Zone 60 und die Source-Zone 62 sind in einer komplementär dotierten Zone 66 eingebettet, die beispielsweise entsprechend der Body-Zonen 20 der Transistorzellen Z2, Z3, Z4 ausgebildet ist. Soll ein lateraler MOS-Transistor eines komplementären Leitungstyps realisiert werden, so kann auf die dotierte Zone 66 verzichtet werden und die Drain-Zone 60 und die Source-Zone 62 sind entsprechend komplementär zu dotieren. 5 shows an embodiment of a semiconductor device according to the invention, in which a distance d3 of two trenches in the cell array is smaller than the distance d2 of the trenches between two immediately adjacent transistor cells Z2, Z3. The two adjacent trenches 401 . 402 with the control electrodes arranged therein 42 are each part of a transistor cell, namely the transistor cells Z3, Z4 in 5 , In the area between the trenches facing away from the transistor cells Z3, Z4, respectively 401 . 402 is in the region of the front side of the semiconductor body 100 an integrated component is formed, whose terminals are in the region of the front side of the semiconductor body 100 are located. By way of example, this semiconductor device is in 5 formed as a lateral MOS transistor having a drain zone 60 , a horizontal distance to the drain zone 60 arranged source zone 62 and one above the front 100 the gate arranged in the semiconductor body 64 having. The drain zone 60 and the source zone 62 are in a complementarily doped zone 66 embedded, for example, according to the body zones 20 the transistor cells Z2, Z3, Z4 is formed. If a lateral MOS transistor of a complementary conductivity type is to be realized, then the doped zone can be used 66 be dispensed with and the drain zone 60 and the source zone 62 are to be doped accordingly complementary.

Selbstverständlich sind beliebige weitere laterale Bauelemente, wie Bipolartransistoren, Dioden, CMOS-Bauelemente und dergleichen in der Zone zwischen den beiden Gräben realisierbar.Of course, any further lateral components, such as bipolar transistors, diodes, CMOS components and the like can be realized in the zone between the two trenches.

Die Gate-Elektroden 42 mit den Feldplatten in den enger beabstandeten Gräben 401, 402 schützen das zwischen diesen Graben im Bereich der Vorderseite des Halbleiterkörpers 100 angeordnete Halbleiterbauelement vor hohen Feldstärken und stellen sicher, dass die Durchbruchspannung in diesem Bereich nicht geringer ist als im Bereich der Transistorzellen Z1, Z2, Z3, Z4. In den dargestellten Ausführungsbeispiel ist zwischen der Drift-Zone 12 und der komplementär hierzu dotierten Zone 66 ein pn-Übergang gebildet, der bei einem n-leitenden MOS-Transistor in Drain-Source-Richtung in Sperrrichtung gepolt ist, so dass während des normalen Betriebs des Halbleiterbauelements keine Ladungsträger in die Zone 66 injiziert werden, die die Funktionsweise des lateralen MOS-Transistors stören. Die in geringerem Abstand d3 angeordneten Gräben mit den Steuerelektroden 42 sorgen dafür, dass dieser pn-Übergang nicht bei geringeren Durchbruchspannungen durchbricht als die Transistorzellen Z1, Z2, Z3, Z4.The gate electrodes 42 with the field plates in the more closely spaced trenches 401 . 402 protect this between this trench in the front of the semiconductor body 100 arranged semiconductor device before high field strengths and ensure that the breakdown voltage in this range is not less than in the area of the transistor cells Z1, Z2, Z3, Z4. In the illustrated embodiment is between the drift zone 12 and the complementarily doped zone 66 a pn junction is formed, which is reversely poled in an n-type MOS transistor in the drain-source direction, so that no charge carriers in the zone during normal operation of the semiconductor device 66 be injected, which interfere with the operation of the lateral MOS transistor. The trenches arranged at a smaller distance d3 with the control electrodes 42 ensure that this pn junction does not break at lower breakdown voltages than the transistor cells Z1, Z2, Z3, Z4.

Bei dem Halbleiterbauelement gemäß 5 sind selbstverständlich beliebige weitere Randkonstruktionen einsetzbar.In the semiconductor device according to 5 Of course, any further edge structures can be used.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

1111
Drain-ZoneDrain region
1212
Driftzonedrift region
2020
Body-ZoneBody zone
3030
Source-ZoneSource zone
40, 5040, 50
Grabendig
4242
Gate-ElektrodeGate electrode
44, 5444, 54
Isolationsschichtinsulation layer
5252
Feldplattefield plate
60, 6260, 62
Source-/Body-AnschlussSource / body connection
6464
Gate-ElektrodeGate electrode
DD
Drain-AnschlussDrain
D2D2
Drain-AnschlussDrain
GG
Gate-AnschlussGate terminal
G2G2
Gate-AnschlussGate terminal
RZRZ
Randzelleedge cell
SS
Source-AnschlussSource terminal
S2S2
Source-AnschlussSource terminal
Z1, Z2, Z3, Z4Z1, Z2, Z3, Z4
Transistorzellentransistor cells

Claims (3)

Halbleiterbauelement mit einem in einem Halbleiterkörper (100) ausgebildeten mehrere gleichartig aufgebaute Transistorzellen (Z1, Z2, Z3, Z4) aufweisenden Zellenfeld wobei jede der Transistorzellen aufweist: – eine erste Anschlusszone eines ersten Leitungstyps im Bereich einer Rückseite des Halbleiterkörpers, die eine stark dotierte Zone (11) und eine schwächer dotierte Zone (12) aufweist – eine zweite Anschlusszone (30) eines ersten Leitungstyps im Bereich einer Vorderseite des Halbleiterkörpers, – eine Kanalzone (20) eines zweiten Leitungstyps, die zwischen der ersten Anschlusszone und der zweiten Anschlusszone (30) angeordnet ist, – eine Steuerelektrode (42), die in einem Graben (40), der sich in vertikaler Richtung in den Halbleiterkörper (100) hinein erstreckt, angeordnet ist und die mittels einer Isolationsschicht (44) gegenüber dem Halbleiterkörper (100) isoliert ist, wobei die Gräben der einzelnen Zellen (Z1, Z2, Z3) in horizontaler Richtung des Halbleiterkörpers (100) beabstandet zueinander angeordnet sind, wobei der Abstand (d3) wenigstens zweier Gräben in dem Zellenfeld an einer der jeweils zugehörigen Zelle (Z3, Z4) abgewandten Seite geringer ist als der Abstand der Gräben zweier unmittelbar benachbarter Transistorzellen (Z1, Z2, Z3) in dem Zellenfeld, dadurch gekennzeichnet, dass zwischen den beiden Gräben mit geringerem Abstand ein laterales Niedervoltbauelement integriert ist, dessen Anschlüsse (G2, S2, D2) im Bereich der Vorderseite des Halbleiterkörpers (100) angeordnet sind.Semiconductor device having a in a semiconductor body ( 100 ) formed a plurality of identically constructed transistor cells (Z1, Z2, Z3, Z4) having cell array wherein each of the transistor cells comprises: - a first connection zone of a first conductivity type in the region of a back side of the semiconductor body, which is a heavily doped zone ( 11 ) and a weaker doped zone ( 12 ) - a second connection zone ( 30 ) of a first conductivity type in the region of a front side of the semiconductor body, - a channel region ( 20 ) of a second conductivity type, which between the first connection zone and the second connection zone ( 30 ), - a control electrode ( 42 ) in a ditch ( 40 ) which extends in a vertical direction into the semiconductor body ( 100 ) is arranged, and which by means of an insulating layer ( 44 ) relative to the semiconductor body ( 100 ) is isolated, wherein the trenches of the individual cells (Z1, Z2, Z3) in the horizontal direction of the semiconductor body ( 100 ) are spaced apart from one another, wherein the distance (d3) of at least two trenches in the cell array at one of the respectively associated cell (Z3, Z4) facing away from the distance of the trenches of two immediately adjacent transistor cells (Z1, Z2, Z3) in the cell field, characterized in that between the two trenches with a smaller distance, a lateral low-voltage component is integrated, whose terminals (G2, S2, D2) in the region of the front side of the semiconductor body ( 100 ) are arranged. Halbleiterbauelement nach Anspruch 1 bei dem sich die Elektroden (44) der Transistorzellen (Z1, Z2, Z3, Z4) in vertikaler Richtung unterhalb der Kanalzone (20) verjüngen und die Dicke der Isolationsschicht (42) in diesem Bereich zunimmt.Semiconductor component according to Claim 1, in which the electrodes ( 44 ) of the transistor cells (Z1, Z2, Z3, Z4) in the vertical direction below the channel zone ( 20 ) and the thickness of the insulating layer ( 42 ) in this area is increasing. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem das zwischen den Gräben integrierte Niedervoltbauelement wenigstens zwei komplementär zueinander dotierte Halbleiterzonen aufweist.Semiconductor component according to Claim 1 or 2, in which the low-voltage component integrated between the trenches has at least two complementary semiconductor regions doped to one another.
DE10262121A 2002-03-28 2002-03-28 Semiconducting component with increased breakdown voltage in edge region has shorter distance from edge cell trench to that of adjacent cell than between trenches of cells in cell field Expired - Lifetime DE10262121B4 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10262121A DE10262121B4 (en) 2002-03-28 2002-03-28 Semiconducting component with increased breakdown voltage in edge region has shorter distance from edge cell trench to that of adjacent cell than between trenches of cells in cell field
DE10214151A DE10214151B4 (en) 2002-03-28 2002-03-28 Semiconductor device with increased breakdown voltage in the edge region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10262121A DE10262121B4 (en) 2002-03-28 2002-03-28 Semiconducting component with increased breakdown voltage in edge region has shorter distance from edge cell trench to that of adjacent cell than between trenches of cells in cell field

Publications (1)

Publication Number Publication Date
DE10262121B4 true DE10262121B4 (en) 2012-03-22

Family

ID=45769193

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10262121A Expired - Lifetime DE10262121B4 (en) 2002-03-28 2002-03-28 Semiconducting component with increased breakdown voltage in edge region has shorter distance from edge cell trench to that of adjacent cell than between trenches of cells in cell field

Country Status (1)

Country Link
DE (1) DE10262121B4 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014112338A1 (en) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing a semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US599833A (en) * 1898-03-01 davis
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US5763915A (en) * 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
WO2000051167A2 (en) * 1999-02-26 2000-08-31 Fairchild Semiconductor Corporation Monolithically integrated trench mosfet and schottky diode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US599833A (en) * 1898-03-01 davis
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US5763915A (en) * 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
WO2000051167A2 (en) * 1999-02-26 2000-08-31 Fairchild Semiconductor Corporation Monolithically integrated trench mosfet and schottky diode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014112338A1 (en) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
DE10214151B4 (en) Semiconductor device with increased breakdown voltage in the edge region
DE19539541B4 (en) Lateral trench MISFET and process for its preparation
DE102008044408B4 (en) Semiconductor device arrangement with low on-resistance
DE102004052678B3 (en) Power trench transistor
DE102006036347B4 (en) Semiconductor device with a space-saving edge structure
DE102007018631B4 (en) Semiconductor device with compensation zones and discharge structures for the compensation zones
DE102005041838B3 (en) Semiconductor component with space saving edge structure with more highly doped side region
DE19811297A1 (en) Avalanche breakdown resistant MOS devices
WO1997035346A1 (en) Field effect-controlled semiconductor component
DE102008040892A1 (en) Semiconductor device with a diode and an IGBT
DE102005061378A1 (en) Vertical double-diffused metal oxide semiconductor device has source region in close proximity to drain region, having heavily doped diffusion layer
DE102020116653B4 (en) SILICON CARBIDE SEMICONDUCTOR COMPONENT
DE10312911B4 (en) Semiconductor component with space-saving edge termination
WO1998038681A1 (en) Field effect controllable semiconductor component
DE102007013848B4 (en) Semiconductor device and method of making the same
DE19725091A1 (en) Transistor component with insulated gate electrode
DE10226664B4 (en) Compensation semiconductor component
EP1245050B1 (en) Controllable semiconductor switching element with bidirectional blocking capability
DE112018008195T5 (en) SILICON CARBIDE SEMICONDUCTOR UNIT AND METHOD OF MANUFACTURING THE SAME
EP1157425B1 (en) Igbt with pn insulation
DE10214160B4 (en) Semiconductor arrangement with Schottky contact
DE102009000135B4 (en) Semiconductor device with Schottky zones in a drift zone and manufacturing process
DE102005045910B4 (en) Lateral SOI device with reduced on-resistance
DE10243743B4 (en) Quasi-central semiconductor device
DE102004052153B4 (en) Vertical power semiconductor device with gate on the back and method of making the same

Legal Events

Date Code Title Description
Q172 Divided out of (supplement):

Ref document number: 10214151

Country of ref document: DE

Kind code of ref document: P

8110 Request for examination paragraph 44
AC Divided out of

Ref document number: 10214151

Country of ref document: DE

Kind code of ref document: P

R019 Grant decision by federal patent court
R020 Patent grant now final

Effective date: 20120623

R071 Expiry of right