DE10297264B4 - Halbleitervorrichtung und Verfahren zu deren Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE10297264B4
DE10297264B4 DE10297264T DE10297264T DE10297264B4 DE 10297264 B4 DE10297264 B4 DE 10297264B4 DE 10297264 T DE10297264 T DE 10297264T DE 10297264 T DE10297264 T DE 10297264T DE 10297264 B4 DE10297264 B4 DE 10297264B4
Authority
DE
Germany
Prior art keywords
conductor
semiconductor device
resin
connections
conductor connections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10297264T
Other languages
English (en)
Other versions
DE10297264T5 (de
Inventor
Masayuki Hamamatsu Sakakibara
Masaru Hamamatsu Morishita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of DE10297264T5 publication Critical patent/DE10297264T5/de
Application granted granted Critical
Publication of DE10297264B4 publication Critical patent/DE10297264B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/1084—Notched leads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Halbleitervorrichtung (100) die folgendes umfasst:
einen Leiterrahmen (10) mit einer Vielzahl von Leiteranschlüssen (11a–11h);
ein Halbleiterelement (18), das an und innerhalb einer ersten Oberfläche des Leiterrahmens (10) montiert ist, und das elektrisch mit jedem der Vielzahl von Leiteranschlüssen (11a–11h) verbunden ist, wobei sich die erste Oberfläche auf einer Montageseite eines Montageabschnitts (16) des Leiterrahmens (10) für das Halbleiterbauelement (18) befindet; und
ein Harz (19), das die erste Oberfläche bedeckt und einen Teil einer zweiten Oberfläche, wobei die zweite Oberfläche Oberflächen der Leiteranschlüsse (11a–11h) auf einer Montageseite umfasst, wobei der Rest der zweiten Oberfläche der Leiteranschlüsse (11a–11h) nicht von dem Harz (19) bedeckt ist, und wobei die Zwischenräume zwischen den Leiteranschlüssen (11a–11h) bis zu einer vorderen Stirnfläche (13a, 13b) der Leiteranschlüsse (11a–11h) mit Harz (19) gefüllt sind,
wobei jede vordere Stirnfläche (13a, 13b) der Leiteranschlüsse (11a–11h), die nicht von dem Harz (19) bedeckt ist, mit einem Metall...

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, an der ein Halbleiterelement angebracht ist, und auf ein Verfahren zur Herstellung der Halbleitervorrichtung.
  • STAND DER TECHNIK
  • Herkömmlich wird eine Halbleitervorrichtung 200 vorgeschlagen, die einen Leiterrahmen verwendet, wie er in 8 veranschaulicht ist. In dieser Halbleitervorrichtung 200 sind die Seite an dem Leiterrahmen 210, auf der das Halbleiterelement angebracht ist, und die Gebiete zwischen den Leiteranschlüssen 211 in Harz 219 gegossen. Jeder Leiteranschluss 211 ist an dem Halbleiterelement-Anbringungsabschnitt 216 mittels Kontaktierungsdrähten 217 mit dem Halbleiterelement 218 verbunden. Ferner ist ein freiliegender Teil jedes Leiteranschlusses 211, der von dem Harz 219 freiliegt, in der Weise plattiert, dass Lötmittel leicht mit ihm verbunden werden kann.
  • Die japanische Patentanmeldung JP 2001 077 268 A betrifft eine Halbleitervorrichtung, die mit einem Harz abgedichtet ist, und eine Herstellung derselben. Dieses Dokument beschreibt eine Halbleitervorrichtung, die auf einem Substrat montiert ist, und die auf einer Seite mit einem Harz vergossen ist. Endbereiche von Anschlussdrähten sind nicht mit Harz vergossen und werden verlötetet.
  • Die US-Patentschrift US 4 920 074 A betrifft Plastikgehäuse für integrierte Halbleiterschaltkreise zur Oberflächenmontage (Surface Mount), sowie deren Herstellungsverfahren und ein Montageverfahren dafür. Dieses Dokument zeigt verschiedene Konfigurationen für teilweise plattierte Stirnflächen von Leiteranschlüssen.
  • Die japanische Patentanmeldung JP 08 064 743 A betrifft einen Leiterrahmen und die Herstellung einer Halbleitervorrichtung, die den Leiterrahmen verwendet. Der Leiterrahmen ist ein Hilfsmittel zur Montage von Anschlussleitungen für integrierte Halbleiterschaltkreise, die in einem Gehäuse vergossen werden. Die Anschlussleitungen können vor und nach dem Vergießen der Halbleitervorrichtung mit einem Harz mit einer Beschichtung versehen werden.
  • Die japanische Patenanmeldung JP 07 111 307 A betrifft eine Halbleitervorrichtung, durch die die Deformation von äußeren Anschlussdrähten vermieden wird.
  • OFFENBARUNG DER ERFINDUNG
  • Allerdings ist die vordere Stirnfläche 213 jedes Leiteranschlusses 211 des Leiterrahmens 210 eine Fläche, die durch Abschneiden des Leiteranschlusses 211 ausgebildet wird, wobei seine vorderen Stirnflächen 213 nicht mit einem Plattierungsmetall beschichtet werden, wenn der Leiteranschluss 211 nach dem Plattieren abgeschnitten wird, so dass das Lötmittel nicht dazu neigt, sich mit ihm zu verbinden.
  • Wegen derartiger Probleme ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zu schaffen, in der Lötmittel leicht auf die vorderen Stirnflächen ihrer Leiteranschlüsse aufgetragen werden kann, und ein Verfahren zur Herstellung einer solchen Halbleitervorrichtung zu schaffen.
  • Zur Lösung der oben genannten Aufgabe wird eine Halbleitervorrichtung gemäß des Anspruches 1 und ein Verfahren zu dessen Herstellung gemäß des Anspruches 4 bereitgestellt.
  • Dadurch, dass vordere Stirnfläche von freiliegenden Teilen jedes von mehreren Leiteranschlüssen mit einem Metall plattiert sind, das die Lötbarkeit erhöht, kann das Lötmittel daraufhin leicht auf die vorderen Stirnflächen der Leiteranschlüsse aufgetragen werden.
  • Weitere Ausführungsformen werden in den abhängigen Ansprüchen definiert.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • 1 ist eine Schrägansicht einer Halbleitervorrichtung 100 mit Bezug auf die vorliegende Ausführungsform;
  • 2 ist eine Querschnittsansicht einer Halbleitervorrichtung 100 mit Bezug auf die vorliegende Ausführungsform;
  • 3 ist eine vergrößerte Ansicht des freiliegenden Teils 12b eines Leiteranschlusses 11b der Halbleitervorrichtung 100 mit Bezug auf die vorliegende Ausführungsform;
  • 4 ist ein Diagramm, das einen Zustand zeigt, bei dem die Leiteranschlüsse 11a, 11b der Halbleitervorrichtung 100 mit Bezug auf die vorliegende Ausführungsform mit Verdrahtungsmustern 2a, 2b verbunden sind;
  • 5 ist ein Diagramm, das die Struktur eines Leiterrahmens 20 zeigt, der in einer Halbleitervorrichtung 100 mit Bezug auf die vorliegende Ausführungsform verwendet wird;
  • 6 ist ein Ablaufplan, der ein Verfahren für die Herstellung einer Halbleitervorrichtung 100 mit Bezug auf die vorliegende Ausführungsform zeigt;
  • 7 ist ein Diagramm, das einen Zustand zeigt, in dem das Harz 19 der Halbleitervorrichtung 100 mit Bezug auf die vorliegende Ausführungsform durch eine Metallgießform 50 ausgebildet wird; und
  • 8 ist ein Diagramm, das die Struktur einer herkömm lichen Halbleitervorrichtung 200 zeigt.
  • BESTE AUSFÜHRUNGSART DER ERFINDUNG
  • Im Folgenden wird mit Bezug auf die beigefügte Zeichnung ausführlich eine bevorzugte Ausführungsform der vorliegenden Erfindung beschrieben. Um die folgende Beschreibung zu vereinfachen, werden für die gleichen Bestandteile in den jeweiligen Darstellungen überall, wo es möglich ist, dieselben Bezugszeichen verwendet, wobei ihre wiederholte Beschreibung weggelassen wird.
  • Zunächst wird eine Ausführungsform einer Halbleitervorrichtung mit Bezug auf die vorliegende Erfindung beschrieben.
  • 1 ist eine Schrägansicht einer Halbleitervorrichtung 100 mit Bezug auf die vorliegende Ausführungsform. 2 ist eine Querschnittsansicht einer Halbleitervorrichtung 100, die einen Schnitt zeigt, der senkrecht zu dem in 1 veranschaulichten Leiterrahmen 10 ist und einer Linie durch den Leiteranschluss 11b und durch den Leiteranschluss 11f folgt (ein Schnitt längs der in 1 veranschaulichten punktierten Linie).
  • Anhand von 1 und 2 wird im Folgenden eine Halbleitervorrichtung mit Bezug auf die Ausführungsform beschrieben.
  • Die Halbleitervorrichtung 100 ist mit einem Leiterrahmen 10, Kontaktierungsdrähten 17b, 17f und dergleichen, einem Halbleiterelement 18 und Harz 19 ausgebildet.
  • Der Leiterrahmen 10 ist aus einem Metall, beispielsweise aus einer Kupferlegierung oder aus einer Eisenlegierung oder dergleichen, hergestellt. Dieser Leiterrahmen 10 um fasst 8 Leiteranschlüsse 11a bis 11h und einen Halbleiterelement-Montageabschnitt 16.
  • Das Halbleiterelement 18 kann ein optisches Halbleiterelement, ein IC-Chip oder dergleichen sein und ist dadurch, dass es an den Halbleiterelement-Montageabschnitt 16 angeklebt ist, mittels eines Klebemittels angebracht. Auf der Oberfläche des Halbleiterelements 18 sind die (nicht gezeigten) Kontaktierungsanschlussflächen ausgebildet.
  • Die Halbleitervorrichtung 100 umfasst mehrere Kontaktierungsdrähte 17b, 17f dieser Art. Die Kontaktierungsdrähte 17b, 17f und dergleichen sind aus dünnem Metalldraht hergestellt. Ein Ende jedes Kontaktierungsdrahts 17b, 17f und dergleichen ist mit einer der Kontaktierungsanschlussflächen auf der Oberfläche des Halbleiterelements 18 verbunden, während sein anderes Ende mit einem der Leiteranschlüsse 11a bis 11h verbunden ist.
  • Das Harz 19 besitzt eine isolierende Eigenschaft und bedeckt einen Teil jedes der Leiteranschlüsse 11a bis 11h, des Halbleiterelement-Montageabschnitts 16, der Kontaktierungsdrähte 17b, 17f und dergleichen und des Halbleiterelements 18 und dichtet sie ab. Außerdem verhindert das Harz 19 einen Kurzschluss zwischen den jeweiligen Kontaktierungsdrähten 17b, 17f und dergleichen.
  • Das Harz 19 ist zwischen die Montageseite des Leiterrahmens 10, auf der das Halbleiterelement 18 angebracht ist, und jeden der Leiteranschlüsse 11a bis 11h gegossen. Außerdem ist das Harz 19 in dem Umfang, dass der Leiterrahmen 10 nicht freiliegt, ebenfalls auf die andere Seite des Leiterrahmens 10 gegossen. Allerdings ist die Dicke des Harzes 19 auf der anderen Seite des Leiterrahmens 10 kleiner als die Dicke des Harzes 19 auf der Montageseite des Leiterrahmens 10. Dies ist deshalb so, damit es beim Einbau des Rahmens auf ein Substrat keine Biegung der Leiteranschlüsse 11a–11b gibt und keine Notwendigkeit besteht, die Leiteranschlüsse 11a bis 11h zu verlängern. Außerdem ist die Dicke des Harzes 19 zwischen den Leiteranschlüssen 11a bis 11h praktisch dieselbe wie die der Leiteranschlüsse 11a bis 11h.
  • Die Gebiete, die die jeweiligen Leiteranschlüsse 11a bis 11h des Leiterrahmens 10 umgeben, sind auf den Seiten in der Nähe des Halbleiterelements 18 mit Harz 19 bedeckt, wobei die Seiten der jeweiligen Leiteranschlüsse 11a bis 11h, die von dem Halbleiterelement 18 fern sind, die freiliegenden Abschnitte 12a bis 12h bilden.
  • Nachfolgend sind anhand von 3 die freiliegenden Abschnitte 12b des in 2 gezeigten Leiteranschlusses 11b veranschaulicht.
  • 3 ist ein vergrößertes Diagramm des freiliegenden Abschnitts 12b eines Leiteranschlusses 11b einer Halbleitervorrichtung 100 mit Bezug auf die vorliegende Ausführungsform. Der Leiteranschluss 11b enthält einen freiliegenden Abschnitt 12b, der an seinem vorderen Ende eine vordere Stirnfläche 13b aufweist. Außerdem ist die vordere Stirnfläche 13b von einer Schnittfläche 14b und von einer konkaven Fläche 15b gebildet, die mit dieser Schnittfläche 14b verbunden ist.
  • Die konkave Fläche 15b ist in der Weise ausgebildet, dass sie aus dem vorderen Ende des freiliegenden Abschnitts 12b des Leiteranschlusses 11b geschnitten ist. Die konkave Fläche 15b wird so genannt, da sie durch konkaves Ausbilden des vorderen Endes des freiliegenden Abschnitts 12b ausgebildet ist.
  • Auf der Oberfläche des Leiterrahmens 10 einschließlich des Leiteranschlusses 11b ist ein Plattieren ausgeführt worden. Das Plattieren ist hier unter Verwendung eines Metalls mit besserer Lötbarkeit als das Metall, das den Leiterrahmen 10 bildet, ausgeführt worden, wobei dieses Metall ein Metall ist, das sowohl die Lötbarkeit als auch die Verbindungsstärke der Kontaktierungsdrähte 17b, 17f und dergleichen verbessert, die zwischen dem Halbleiterelement 18 und den Leiteranschlüssen 11a bis 11h verbinden. Genauer ist dieses Metall Silber, Gold, Palladium oder eine Legierung davon oder dergleichen und kann durch Schichten mehrerer Metallschichten ausgebildet worden sein.
  • Die vordere Stirnfläche 13b besitzt einen Teil, der plattiert ist, und einen Teil, der nicht plattiert ist. Der Teil, der plattiert ist, ist die konkave Fläche 15b, während der Teil, der nicht plattiert ist, die Schnittfläche 14b ist. Somit besitzt die Schnittfläche 14b eine schlechte Lötbarkeit, während die konkave Fläche 15b eine gute Lötbarkeit besitzt.
  • Die Tatsache, dass die vordere Stirnfläche 13b eine Fläche, die plattiert ist, und eine Fläche, die nicht plattiert ist, besitzt, folgt auf diese Weise aus der Tatsache, dass die jeweiligen Leiteranschlüsse 11a bis 11h während der Herstellung abgeschnitten werden, nachdem der gesamte Leiterrahmen 10 plattiert worden ist. Somit ist die durch Abschneiden ausgebildete Schnittfläche 14b nicht plattiert.
  • Der freiliegende Abschnitt 12b des Leiteranschlusses 11b wurde oben anhand von 3 beschrieben, wobei aber die Struktur dieses freiliegenden Abschnitts 12b die gleiche wie die der freiliegenden Abschnitte 12a, 12c bis 12h der anderen Leiteranschlüsse 11a, 11c bis 11h ist. Somit wird hier die Beschreibung der freiliegenden Abschnitte 12a, 12c bis 12h der Leiteranschlüsse 11a, 11c bis 11h weggelassen.
  • Die Leiteranschlüsse 11a bis 11h der Halbleitervorrichtung 100 dieser Art sind elektrisch mit den Verdrahtungsmustern auf einem Substrat verbunden. Um die Leiteranschlüsse 11a bis 11h mit den Verdrahtungsmustern zu verbinden, wird die Halbleitervorrichtung 100 zunächst auf dem Substrat angeordnet. Daraufhin wird auf die vorderen Stirnflächen 13a bis 13h der Leiteranschlüsse 11a bis 11h und auf die Verdrahtungsmuster auf dem Substrat Lötmittel aufgetragen.
  • 4 ist ein Diagramm, das einen Zustand zeigt, in dem die Leiteranschlüsse 11a, 11b der Halbleitervorrichtung 100 mit Bezug auf die vorliegende Ausführungsform mit den Verdrahtungsmustern 2a, 2b verbunden sind. Das Bild der Leiteranschlüsse 11c bis 11h, die mit den Verdrahtungsmustern 2c bis 2h verbunden sind, ist in 4 aus der Darstellung weggelassen.
  • Obgleich das Lötmittel 1a, 1b auf die vorderen Stirnflächen 13a, 13b der Leiteranschlüsse 11a, 11b und auf die Verdrahtungsmuster 2a, 2b auf dem Substrat aufgetragen wird, läuft es, wie in 4 gezeigt ist, ebenfalls auf die obere Fläche der freiliegenden Abschnitte 12a, 12b der Leiteranschlüsse 11a, 11b hinauf. Dies ist so, da auf den konkaven Flächen 15a, 15b eine Metallplattierung mit guter Lötbarkeit ausgebildet ist. Mit anderen Worten, die Plattierung, die eine gute Lötbarkeit besitzt, fördert das Hinauflaufen des Lötmittels 1a, 1b auf die obere Oberfläche der freiliegenden Abschnitte 12a, 12b.
  • Falls angenommen würde, dass es keine konkaven Flächen 15a, 15b gäbe und auf den vorderen Stirnflächen 13a, 13b keine Metallplattierung ausgebildet wäre, würde das Lötmittel 1a, 1b nicht auf die Oberseite der freiliegenden Abschnitte 12a, 12b der Leiteranschlüsse 11a, 11b hinauflaufen.
  • Da auf den vorderen Stirnflächen 13a, 13b der Leiteranschlüsse 11a, 11b die konkaven Flächen 15a, 15b vorgesehen sind, die mit Metall mit guter Lötbarkeit plattiert sind, kann das Lötmittel 1a, 1b leicht auf die vorderen Stirnflächen 13a, 13b der Leiteranschlüsse 11a, 11b aufgetragen werden. Außerdem läuft das Lötmittel 1a, 1b auf die Oberseite der freiliegenden Abschnitte 12a, 12b hinauf, wodurch die Verbindung zwischen den Leiteranschlüssen 11a, 11b und den Verdrahtungsmustern 2a, 2b auf dem Substrat sichergestellt wird. Die vorstehende Beschreibung trifft ähnlich auf die Verbindungen zwischen den Leiteranschlüssen 11c bis 11h und den Verdrahtungsmustern 2c bis 2h zu.
  • Die Halbleitervorrichtung 100 umfasst oben die konkaven Flächen 15a bis 15h, die auf den vorderen Stirnflächen 13a bis 13h der Leiteranschlüsse 11a bis 11h plattiert sind, so dass die Lötbarkeit der vorderen Stirnflächen 13a bis 13h der Leiteranschlüsse 11a bis 11h gut ist und das Lötmittel somit leicht auf die vorderen Stirnflächen 13a bis 13h der Leiteranschlüsse 11a bis 11h aufgetragen werden kann.
  • Nachfolgend wird die Struktur des tatsächlichen Leiterrahmens ausführlich beschrieben.
  • 5 ist ein Diagramm, das die Struktur eines Leiterrahmens 20 zeigt, der in einer Halbleitervorrichtung 100 mit Bezug auf die vorliegende Ausführungsform verwendet wird. Da sich die acht Leiteranschlüsse 21a bis 21h von den acht oben beschriebenen Leiteranschlüssen 11a bis 11h lediglich hinsichtlich ihrer Form unterscheiden, wird ihre weitere Beschreibung hier weggelassen. Außerdem wird die Beschreibung des Halbleiterelement-Montageabschnitts 16 ebenfalls weggelassen.
  • Außer den acht Leiteranschlüssen 21a bis 21h und dem Halbleiterelement-Montageabschnitt 16 umfasst der Leiterrahmen 20 die Sperrschienen 29. Dieser Leiterrahmen 20 ist metallisch und beispielsweise aus einer Kupferlegierung oder Eisenlegierung hergestellt.
  • Auf den acht Leiteranschlüssen 21a bis 21h des Leiterrahmens 20 sind jeweils die Durchgangslöcher 27a bis 27h ausgebildet. Die Durchgangslöcher 27a bis 27h sind elliptisch geformt. Die jeweiligen Leiteranschlüsse 21a bis 21h sind nicht abgeschnitten.
  • Mit den Leiteranschlüssen 21a bis 21h sind Sperrschienen 29 in der Weise verbunden, dass das Harz 19, das während des Gießens zwischen den jeweiligen Leiteranschlüssen 21a bis 21h hineinfließt, an der Stelle der Sperrschienen 29 angehalten wird.
  • Der Leiterrahmen 20 mit der oben beschriebenen Form wird der Plattierung ausgesetzt, die ihr gesamtes Umfangsgebiet bedeckt, wobei geeignete Werkstoffe zur Verwendung bei der Plattierung Gold, Silber, Palladium oder Legierungen davon sind. Außerdem wird diese Plattierung ebenfalls ausgeführt, um das Ausführen der Drahtkontaktierung zu erleichtern.
  • Da die Plattierung über dem gesamten Umfangsgebiet des Leiterrahmens 20 ausgeführt wird, werden außerdem die Innenwände 28a bis 28h der Durchgangslöcher 27a bis 27h ebenfalls plattiert.
  • Es wird jetzt angenommen, dass die acht Leiteranschlüsse 21a bis 21h jeweils an den Stellen, an denen die Durchgangslöcher 27a, 27h ausgebildet sind (z. B. an der in 5 mit der punktierten Linie bezeichneten Stelle A) abgeschnitten werden. In diesem Fall werden die acht Leiteranschlüsse 21a bis 21h jeweils mit vorderen Stirnflächen 13a bis 13h ausgebildet, die ähnlich jenen sind, die oben in 3 beschrieben worden sind. Mit anderen Worten, ein Teil der Innenwand 28a bis 28h jedes Durchgangslochs 27a bis 27h (wobei dieser Teil auf der an das Halbleiterelement 18 angrenzenden Seite ist) bildet eine Struktur, die ähnlich der der jeweiligen in 3 veranschaulichten konkaven Flächen 15a bis 15h ist, während die Schnitte dort, wo die Leiteranschlüsse 21a bis 21h abgeschnitten sind, jeweils eine Struktur bilden, die ähnlich der der in 3 veranschaulichten Schnittflächen 14a bis 14h ist.
  • Folglich ist auf den Schnittflächen 14a bis 14h der acht durch Schneiden ausgebildeten Leiteranschlüsse 21a bis 21h keine Plattierung ausgeführt, während auf den konkaven Flächen 15a bis 15h eine Plattierung ausgeführt ist.
  • Da gemäß dem Vorstehenden an den acht Leiteranschlüssen 21a bis 21h in dem Leiterrahmen 20 jeweils die Durchgangslöcher 27a bis 27h ausgebildet sind und an den Innenwänden 28a bis 28h dieser Durchgangslöcher 27a bis 27h eine Plattierung ausgeführt ist, kann eine Halbleitervorrichtung 100 erhalten werden, bei der das Lötmittel leicht auf die vorderen Stirnflächen der Leiteranschlüsse aufgetragen werden kann.
  • Nachfolgend wird eine Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung mit Bezug auf die vorliegende Erfindung beschrieben. Bei der Herstellung dieser Halbleitervorrichtung 100 wird ein wie oben beschriebener Leiterrahmen 20 verwendet.
  • 6 ist ein Ablaufplan, der ein Herstellungsverfahren für eine Halbleitervorrichtung 100 mit Bezug auf die vorliegende Erfindung zeigt. Zunächst wird wie anhand von 5 beschrieben ein Halbleiterelement 18 auf einem Halbleiterelement-Montageabschnitt 16 eines Leiterrahmens 20 angebracht (S1). Dieses Halbleiterelement 18 wird dadurch angebracht, dass es mittels eines Klebemittels auf den Halbleiterelement-Montageabschnitt 16 geklebt wird.
  • Daraufhin wird die Drahtkontaktierung ausgeführt (S2). Die Kontaktierungsanschlussflächen und die Leiteranschlüsse 21a bis 21h des Halbleiterelements 18 werden hier durch Kontaktierungsdrähte 17b, 17f und dergleichen verbunden. In diesem Fall wird die Verbindung zwischen dem Halbleiterelement 18 und den Leiteranschlüssen 21a bis 21h durch Drahtkontaktieren hergestellt, wobei sie aber darauf nicht beschränkt ist und eine einfache elektrische Verbindung ausreichend ist. Folglich kann es Leiteranschlüsse 21a bis 21h geben, die nicht durch Kontaktierungsdrähte 17b, 17f und dergleichen verbunden sind, so dass die Anzahl der Kontaktierungsdrähte 17b, 17f und dergleichen nicht auf acht beschränkt ist.
  • Anschließend wird das Gießen ausgeführt (S3). Für das Gießen wird eine Metallgießform verwendet. Anhand von 7 wird nun die Aktion des Gießens beschrieben.
  • 7 zeigt einen Zustand, in dem das Harz 19 einer Halbleitervorrichtung 100 mit Bezug auf die vorliegende Ausführungsform mittels einer Metallgießform 50 gegossen wird. Auf dem Leiterrahmen 20 wird ein Halbleiterelement 18 angebracht, wobei das Halbleiterelement 18 und die Leiteranschlüsse 21a bis 21h elektrisch verbunden werden, woraufhin diese Baueinheit in einem Raum angeordnet wird, der zwischen einer oberen Gießform 50a und einer unteren Gießform 50b ausgebildet ist. Anschließend wird in den durch die Gießform 50 erzeugten Raum das Harz 19 gefüllt.
  • In diesem Fall wird ein Teil jedes Leiteranschlusses 21a bis 21h an dem Leiterrahmen 20 zwischen die obere Gießform 50a und die untere Gießform 50b gelegt. Außerdem werden die Leiteranschlüsse 21a bis 21h in der Weise zwischen die obere Gießform 50a und die untere Gießform 50b gelegt, dass die Durchgangslöcher 27a bis 27h unabhängig verschlossen werden. Ein Teil jedes der Leiteranschlüsse 21a bis 21h, der somit in einem dazwischen liegenden Zustand gehalten wird, wird nicht durch das Harz 19 abgedichtet. Dies ist so, da das Harz 19 nicht in den Teil der Leiteranschlüsse 21a bis 21h, der zwischen der oberen Gießform 50a und der unteren Gießform 50b liegt, herausfließt. Folglich erzeugt der Akt des Dazwischenlegens der Leiterrahmen 20 die freiliegenden Abschnitte 12a bis 12h der Leiteranschlüsse 21a–21h, wobei er verhindert, dass das Harz 19 in die in den Leiteranschlüssen 21a bis 21h ausgebildeten Durchgangslöcher 27a bis 27h gefüllt wird.
  • Außerdem fließt das Harz 19 zwischen die Leiteranschlüsse 21a bis 21h hinein. Dies ist so, da sich die Metallgießform 50 nicht zwischen den Raum zwischen den jeweiligen Leiteranschlüssen 21a bis 21h legen und ihn schließen kann. Außerdem wird das Harz 19, das zwischen die Leiteranschlüsse 21 hineinfließt, an der Stelle der Sperrschienen 29 in der Weise angehalten, dass es nicht über diese hinaus weiterfließt.
  • Außerdem fließt das Harz 19 ebenfalls auf die andere Seite des Halbleiterelements 18 des Leiterrahmens 20. Außerdem fließt es nicht auf den Teil des Leiterrahmens 21, der zwischen der Metallgießform 50 liegt. Derjenige Anteil des Harzes 19, der auf die andere Seite fließt, ist kleiner als der Anteil des Harzes 19, der auf die Montageseite fließt.
  • Wenn das Harz 19 ausgehärtet ist, wird aus den Gießformen 50 ein abgedichteter Körper entnommen, in dem die verschiedenen gegossenen Bestandteile durch das Harz 19 abgedichtet sind. Der abgedichtete Körper ist in der Weise abgedichtet, dass die jeweiligen Kontaktierungsdrähte 17b, 17f und dergleichen keinen gegenseitigen Kontakt haben und dass außerdem die Kontaktierungsdrähte 17b, 17f und dergleichen nicht aus dem Harz 19 vorstehen.
  • Daraufhin werden die jeweiligen Leiteranschlüsse 21a bis 21h abgeschnitten (S4). Die Leiteranschlüsse 21a bis 21h werden an der Stelle A abgeschnitten, die in 5 mit der punktierten Linie bezeichnet ist. Mit anderen Worten, die Leiteranschlüsse 21 werden an den jeweiligen Stellen abgeschnitten, an denen die Durchgangslöcher 27a bis 27h ausgebildet sind. Da das Harz 19 zwischen den Leiteranschlüssen 21a bis 21h herausfließt, wird das Harz 19, das auf diese Weise herausgeflossen ist, zusammen mit den jeweiligen Leiteranschlüssen 21a bis 21h abgeschnitten. Beim Abschneiden wird eine Trennvorrichtung oder eine Druckschneidvorrichtung mit einer feinen drehbaren Diamantschneide in der Weise verwendet, dass auf den kontaktierten Teil (Kontaktteil) zwischen den Leiteranschlüssen 21a bis 21h und dem Harz 19 keine Last angewendet wird. Mittels einer solchen Vorrichtung werden die Leiteranschlüsse 21a bis 21h zusammen mit dem Harz 19 zwischen den Leiteranschlüssen 21a bis 21h abgeschnitten, wodurch eine Halbleitervorrichtung 100 ausgebildet wird.
  • Die in 5 durch die punktierte Linie bezeichnete Stelle A ist diejenige Stelle, an der die Durchgangslöcher 27a bis 27h ausgebildet sind. Somit verbleibt ein Teil der Innenwand 28a bis 28h jedes der Durchgangslöcher 27a bis 27h in der vorderen Stirnfläche 13a bis 13h des Leiteranschlusses 21a bis 21h der somit durch Abschneiden ausgebildeten Halbleitervorrichtung 100. Ein Teil der Innenwand 28a bis 28h jedes der Durchgangslöcher 27a bis 27h bildet eine konkave Fläche 15a bis 15h. Diese konkaven Flächen 15a bis 15h sind plattiert.
  • Mittels des Vorstehenden kann eine Halbleitervorrichtung 100 erhalten werden, die auf den vorderen Stirnflächen der Leiteranschlüsse 21a bis 21h die konkaven Flächen 15a bis 15h umfasst, die Teile der Innenwände 28a bis 28h der Durchgangslöcher 27a bis 27h sind. Da diese konkaven Flächen 15a bis 15h plattiert sind, besitzen die vorderen Stirnflächen 13a bis 13h der Leiteranschlüsse 21a bis 21h eine gute Lötbarkeit. Somit kann eine Halbleitervorrichtung 100 erhalten werden, in der das Lötmittel leicht auf die vorderen Stirnflächen 13a bis 13h der Leiteranschlüsse 21a bis 21h aufgetragen werden kann.
  • In der oben beschriebenen vorliegenden Ausführungsform wurden die Durchgangslöcher 27a bis 27h als elliptisch genommen, wobei ihre Form aber darauf nicht beschränkt ist und zu einer anderen Form wie etwa einer Kreisform, einer ovalen Form, einer Rautenform, einer Quadratform oder dergleichen geändert werden kann.
  • Da in der Halbleitervorrichtung der vorliegenden Erfindung an den vorderen Stirnflächen der Leiteranschlüsse das Plattieren ausgeführt wird, das die Lötbarkeit verbessert, lässt sich das Lötmittel leicht auf die vorderen Stirnflächen der Leiteranschlüsse auftragen.
  • Da in der Halbleitervorrichtung gemäß der vorliegenden Erfindung an den vorderen Stirnflächen, die durch Schneiden mehrerer Leiteranschlüsse ausgebildet werden, das Plattieren ausgeführt wird, das die Lötbarkeit verbessert, kann eine Halbleitervorrichtung erhalten werden, in der das Lötmittel auf die vorderen Stirnflächen der Leiteranschlüsse leicht aufgetragen werden kann.
  • INDUSTRIELLE ANWENDBARKEIT
  • Die vorliegende Erfindung kann auf eine Halbleitervorrichtung, auf der ein Halbleiterelement angebracht ist, und auf ein Verfahren zur Herstellung einer Halbleitervorrichtung angewendet werden.

Claims (5)

  1. Halbleitervorrichtung (100) die folgendes umfasst: einen Leiterrahmen (10) mit einer Vielzahl von Leiteranschlüssen (11a–11h); ein Halbleiterelement (18), das an und innerhalb einer ersten Oberfläche des Leiterrahmens (10) montiert ist, und das elektrisch mit jedem der Vielzahl von Leiteranschlüssen (11a–11h) verbunden ist, wobei sich die erste Oberfläche auf einer Montageseite eines Montageabschnitts (16) des Leiterrahmens (10) für das Halbleiterbauelement (18) befindet; und ein Harz (19), das die erste Oberfläche bedeckt und einen Teil einer zweiten Oberfläche, wobei die zweite Oberfläche Oberflächen der Leiteranschlüsse (11a–11h) auf einer Montageseite umfasst, wobei der Rest der zweiten Oberfläche der Leiteranschlüsse (11a–11h) nicht von dem Harz (19) bedeckt ist, und wobei die Zwischenräume zwischen den Leiteranschlüssen (11a–11h) bis zu einer vorderen Stirnfläche (13a, 13b) der Leiteranschlüsse (11a–11h) mit Harz (19) gefüllt sind, wobei jede vordere Stirnfläche (13a, 13b) der Leiteranschlüsse (11a–11h), die nicht von dem Harz (19) bedeckt ist, mit einem Metall plattiert ist, das eine bessere Lötbarkeit als der Werkstoff des Leiterrahmens (10) besitzt.
  2. Halbleitervorrichtung nach Anspruch 1, worin jede der vorderen Stirnflächen der Leiteranschlüsse eine Schnittfläche und eine konkave Fläche, die miteinander verbunden sind, umfasst, und worin die konkave Fläche plattiert ist.
  3. Halbleitervorrichtung nach Anspruch 1, bei der das Metall entweder Gold oder Silber oder Palladium oder eine Legierung davon ist.
  4. Verfahren zur Herstellung einer Halbleitervorrichtung, das die folgenden Schritte umfasst: Anbringen eines Halbleiterelements (18) auf der Montageseite eines Leiterrahmens (20), in dem an mehreren Leiteranschlüssen (21a–21h) jeweils Durchgangslöcher (27a –27h) ausgebildet sind und in dem auf den Innenwänden (28a–28h) der Durchgangslöcher (27a–27h) Metall plattiert ist, um die Lötbarkeit zu erhöhen; elektrisches Verbinden des Halbleiterelements (18) mit jedem der mehreren Leiteranschlüsse (21a–21h); Vergießen der Montageseite des Leiterrahmens (20), auf dem das Halbleiterelement (18) angebracht ist, so dass ein Gebiet um die Durchgangslöcher freiliegt, und so dass die Zwischenräume zwischen den Leiteranschlüssen (21a–21h) des freiliegenden Gebietes mit Harz (19) gefüllt sind; Abschneiden eines jeden der mehreren Leiteranschlüsse (21a–21h) an den Stellen (A), an denen die Durchgangslöcher (27a–27h) ausgebildet sind, wobei jede der Durchgangslöcher (27a–27h) eine gekrümmte innere Oberfläche aufweist; und Nehmen eines Teils der Innenwand (28a–28h) jedes Durchgangslochs (27a–27h) als einen Teil der vorderen Stirnfläche (13a, 13b) eines der mehreren Leiteranschlüsse (27a–27h).
  5. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 4, bei dem die Durchgangslöcher mittels einer Metallgießform unabhängig abgedichtet werden, wenn die Montageseite des Leiterrahmens, auf dem das Halbleiterelement angebracht wird, und die Zwischenräume zwischen den jeweiligen Leiteranschlüssen mit Harz vergossen werden.
DE10297264T 2001-09-27 2002-09-27 Halbleitervorrichtung und Verfahren zu deren Herstellung Expired - Fee Related DE10297264B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001297620A JP2003100980A (ja) 2001-09-27 2001-09-27 半導体装置及びその製造方法
JP2001/297620 2001-09-27
PCT/JP2002/010090 WO2003030259A1 (fr) 2001-09-27 2002-09-27 Dispositif semi-conducteur et son procede de fabrication

Publications (2)

Publication Number Publication Date
DE10297264T5 DE10297264T5 (de) 2004-09-16
DE10297264B4 true DE10297264B4 (de) 2008-10-30

Family

ID=19118657

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10297264T Expired - Fee Related DE10297264B4 (de) 2001-09-27 2002-09-27 Halbleitervorrichtung und Verfahren zu deren Herstellung

Country Status (6)

Country Link
US (1) US7098081B2 (de)
JP (1) JP2003100980A (de)
KR (1) KR100798543B1 (de)
CN (1) CN100356560C (de)
DE (1) DE10297264B4 (de)
WO (1) WO2003030259A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011018851B4 (de) * 2011-04-27 2015-04-02 Texas Instruments Deutschland Gmbh Anschlussloser Baustein und Anordnung davon, Verfahren zur Herstellung eines anschlusslosen Bausteins
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
JP5874746B2 (ja) 2014-01-09 2016-03-02 株式会社村田製作所 固体電解コンデンサ、電子部品モジュール、固体電解コンデンサの製造方法および電子部品モジュールの製造方法
JP6370617B2 (ja) * 2014-06-13 2018-08-08 Ntn株式会社 チップアンテナ
JP6541223B2 (ja) * 2015-01-16 2019-07-10 新日本無線株式会社 半導体装置
CN108604498A (zh) * 2016-02-19 2018-09-28 松下知识产权经营株式会社 电容器以及电容器的制造方法
JP6663294B2 (ja) * 2016-04-30 2020-03-11 新日本無線株式会社 半導体装置の製造方法
CN106048679A (zh) * 2016-05-30 2016-10-26 北京首钢微电子有限公司 一种集成电路的电镀方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920074A (en) * 1987-02-25 1990-04-24 Hitachi, Ltd. Surface mount plastic package semiconductor integrated circuit, manufacturing method thereof, as well as mounting method and mounted structure thereof
JPH07111307A (ja) * 1993-10-12 1995-04-25 Hitachi Ltd 半導体装置
JPH0864743A (ja) * 1994-08-24 1996-03-08 Sony Corp リードフレームとこれを用いた半導体装置の製造方法
JP2001077268A (ja) * 1999-06-28 2001-03-23 Matsushita Electronics Industry Corp 樹脂封止型半導体装置およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793338B2 (ja) 1985-11-11 1995-10-09 スタンレー電気株式会社 ミニモールド型ｌｅｄの製造方法
JPH02302068A (ja) * 1989-05-16 1990-12-14 Nec Corp トランスファーモールド型混成集積回路
JPH03108745A (ja) 1989-09-22 1991-05-08 Seiko Epson Corp 半導体装置
JPH0472649A (ja) 1990-07-12 1992-03-06 Nec Corp 半導体チップ収納ケース
JPH0472649U (de) * 1990-11-06 1992-06-26
JPH0555438A (ja) * 1991-08-26 1993-03-05 Rohm Co Ltd 電子部品のリード端子構造
US5767580A (en) * 1993-04-30 1998-06-16 Lsi Logic Corporation Systems having shaped, self-aligning micro-bump structures
JP3541491B2 (ja) * 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
JP3507251B2 (ja) * 1995-09-01 2004-03-15 キヤノン株式会社 光センサｉｃパッケージおよびその組立方法
US6301119B1 (en) * 1996-08-02 2001-10-09 Schlumberger Systemes Integrated circuit card with two connection modes
DE19639025C2 (de) * 1996-09-23 1999-10-28 Siemens Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls
JPH10207467A (ja) * 1997-01-27 1998-08-07 Citizen Electron Co Ltd 表面実装型電磁発音体及びその製造方法
EP0977251B1 (de) 1997-02-10 2011-11-16 Panasonic Corporation Harzvergossener halbleiter und seine herstellung
KR100254267B1 (ko) * 1997-03-20 2000-05-01 유무성 비.지.에이패키지및그제조방법
FR2778769B1 (fr) * 1998-05-15 2001-11-02 Gemplus Sca Carte a circuit integre comportant un bornier d'interface et procede de fabrication d'une telle carte
JP3553405B2 (ja) * 1999-03-03 2004-08-11 ローム株式会社 チップ型電子部品
JP2001035961A (ja) * 1999-07-21 2001-02-09 Sony Corp 半導体装置及びその製造方法
JP3644859B2 (ja) * 1999-12-02 2005-05-11 沖電気工業株式会社 半導体装置
JP2002319011A (ja) * 2001-01-31 2002-10-31 Canon Inc 半導体装置、半導体装置の製造方法及び電子写真装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920074A (en) * 1987-02-25 1990-04-24 Hitachi, Ltd. Surface mount plastic package semiconductor integrated circuit, manufacturing method thereof, as well as mounting method and mounted structure thereof
JPH07111307A (ja) * 1993-10-12 1995-04-25 Hitachi Ltd 半導体装置
JPH0864743A (ja) * 1994-08-24 1996-03-08 Sony Corp リードフレームとこれを用いた半導体装置の製造方法
JP2001077268A (ja) * 1999-06-28 2001-03-23 Matsushita Electronics Industry Corp 樹脂封止型半導体装置およびその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 07-111 307 A In: Patent Abstracts of Japan
JP 07111307 A In: Patent Abstracts of Japan *

Also Published As

Publication number Publication date
WO2003030259A1 (fr) 2003-04-10
CN1559085A (zh) 2004-12-29
JP2003100980A (ja) 2003-04-04
US7098081B2 (en) 2006-08-29
CN100356560C (zh) 2007-12-19
KR100798543B1 (ko) 2008-01-28
KR20040041164A (ko) 2004-05-14
DE10297264T5 (de) 2004-09-16
US20050003582A1 (en) 2005-01-06

Similar Documents

Publication Publication Date Title
DE19827237B4 (de) Leiterplattensubstrat für Halbleiterbauelementgehäuse und ein dasselbe verwendende Halbleiterbauelementgehäuse sowie Herstellungsverfahren für diese
DE4238646B4 (de) Halbleiter-Bauelement mit spezieller Anschlusskonfiguration
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102008046095B4 (de) Verfahren zum vereinzeln eines halbleiterbausteins
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE19507573C2 (de) Leiterstruktur für ein Halbleitergehäuse und Halbleitergehäuse mit einer solchen Leiterstruktur
DE69937180T2 (de) Lichtemittierende Halbleitervorrichtung in Chipbauweise
DE4207198C2 (de) Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung
DE10130836B4 (de) Oberflächenwellenbauelement und Verfahren zum Herstellen desselben
DE10297264B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3300693A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE3913221A1 (de) Halbleiteranordnung
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE102009010199B4 (de) Halbleiterpackage mit Formschlossentlüftung und Verfahren zu dessen Hersstellung
DE3428881A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE69737320T2 (de) Halbleitervorrichtung
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE4115128A1 (de) Halbleiter-leistungs-anordnung fuer hochfrequnez-anwendungen
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE102008026303A1 (de) Träger für lichtemittierende Dioden und Verfahren zur Herstellung desselben
DE19929606A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE19620087B4 (de) Verfahren zum Herstellen eines bausteinartigen, gesicherten Kondensators mit Festelektrolyt

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140401