DE10297264T5 - Halbleitervorrichtung und Verfahren zu deren Herstellung - Google Patents
Halbleitervorrichtung und Verfahren zu deren Herstellung Download PDFInfo
- Publication number
- DE10297264T5 DE10297264T5 DE10297264T DE10297264T DE10297264T5 DE 10297264 T5 DE10297264 T5 DE 10297264T5 DE 10297264 T DE10297264 T DE 10297264T DE 10297264 T DE10297264 T DE 10297264T DE 10297264 T5 DE10297264 T5 DE 10297264T5
- Authority
- DE
- Germany
- Prior art keywords
- connections
- semiconductor device
- semiconductor element
- lead frame
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4867—Applying pastes or inks, e.g. screen printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/85464—Palladium (Pd) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/1075—Shape details
- H05K2201/1084—Notched leads
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
Halbleitervorrichtung, bei der auf einem Leiterrahmen mit mehreren Leiteranschlüssen ein Halbleiterelement angebracht ist, wobei das Halbleiterelement mit jedem der mehreren Leiteranschlüsse elektrisch verbunden ist und wobei sowohl die Montageseite des Leiterrahmens, auf der das Halbleiterelement angebracht ist, als auch die Gebiete zwischen den jeweiligen Leiteranschlüssen mittels Harz gegossen sind,
wobei die vorderen Stirnflächen der freiliegenden Abschnitte jedes der mehreren Leiteranschlüsse mit einem Metall plattiert sind, das eine bessere Lötbarkeit als der Werkstoff des Leiterrahmens besitzt.
wobei die vorderen Stirnflächen der freiliegenden Abschnitte jedes der mehreren Leiteranschlüsse mit einem Metall plattiert sind, das eine bessere Lötbarkeit als der Werkstoff des Leiterrahmens besitzt.
Description
- TECHNISCHES GEBIET
- Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, an der ein Halbleiterelement angebracht ist, und auf ein Verfahren zur Herstellung der Halbleitervorrichtung.
- STAND DER TECHNIK
- Herkömmlich wird eine Halbleitervorrichtung
200 vorgeschlagen, die einen Leiterrahmen verwendet, wie er in8 veranschaulicht ist. In dieser Halbleitervorrichtung200 sind die Seite an dem Leiterrahmen210 , auf der das Halbleiterelement angebracht ist, und die Gebiete zwischen den Leiteranschlüssen211 in Harz219 gegossen. Jeder Leiteranschluss211 ist an dem Halbleiterelement-Anbringungsabschnitt216 mittels Kontaktierungsdrähten217 mit dem Halbleiterelement218 verbunden. Ferner ist ein freiliegender Teil jedes Leiteranschlusses211 , der von dem Harz219 freiliegt, in der Weise plattiert, dass Lötmittel leicht mit ihm verbunden werden kann. - OFFENBARUNG DER ERFINDUNG
- Allerdings ist die vordere Stirnfläche
213 jedes Leiteranschlusses211 des Leiterrahmens210 eine Fläche, die durch Abschneiden des Leiteranschlusses211 ausgebildet wird, wobei seine vorderen Stirnflächen213 nicht mit einem Plattierungsmetall beschichtet werden, wenn der Leiteranschluss211 nach dem Plattieren abgeschnitten wird, so dass das Lötmittel nicht dazu neigt, sich mit ihm zu verbinden. - Wegen derartiger Probleme ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zu schaffen, in der Lötmittel leicht auf die vorderen Stirnflächen ihrer Leiteranschlüsse aufgetragen werden kann, und ein Verfahren zur Herstellung einer solchen Halbleitervorrichtung zu schaffen.
- Zur Lösung der oben genannten Aufgabe ist die Halbleitervorrichtung gemäß der vorliegenden Erfindung eine Halbleitervorrichtung, bei der auf einem Leiterrahmen mit mehreren Leiteranschlüssen ein Halbleiterelement angebracht ist, wobei das Halbleiterelement mit jedem der mehreren Leiteranschlüsse elektrisch verbunden ist und wobei sowohl die Montageseite des Leiterrahmens, auf der das Halbleiterelement angebracht ist, als auch die Gebiete zwischen den jeweiligen Leiteranschlüssen mittels Harz gegossen sind, dadurch gekennzeichnet, dass die vorderen Stirnflächen der freiliegenden Abschnitte jedes der mehreren Leiteranschlüsse mit einem Metall plattiert sind, das eine bessere Lötbarkeit als der Werkstoff des Leiterrahmens besitzt.
- Dadurch, dass die vorderen Stirnflächen der freiliegenden Teile jedes von mehreren Leiteranschlüssen mit einem Metall plattiert sind, das die Lötbarkeit erhöht, kann das Lötmittel daraufhin leicht auf die vorderen Stirnflächen der Leiteranschlüsse aufgetragen werden.
- Außerdem ist die Halbleitervorrichtung gemäß der vorliegenden Erfindung auch dadurch gekennzeichnet, dass die vorderen Stirnflächen des freiliegenden Abschnitts jedes der mehreren Leiteranschlüsse durch Schnittflächen und konkave Flächen, die mit den Schnittflächen verbunden sind, gebildet sind; und dass die konkaven Flächen plattiert sind. Außerdem ist sie auch dadurch gekennzeichnet, dass die Plattierung entweder Gold oder Silber oder Palladium oder eine Legierung davon ist.
- Außerdem ist das Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung ein Verfahren zur Herstellung einer Halbleitervorrichtung das gekennzeichnet ist durch die folgenden Schritte: Anbringen eines Halbleiterelements auf einem Leiterrahmen, in dem an mehreren Leiteranschlüssen jeweils Durchgangslöcher ausgebildet sind und in dem auf den Innenwänden der Durchgangslöcher Metall plattiert ist, um die Lötbarkeit zu erhöhen; elektrisches Verbinden des Halbleiterelements mit jedem der mehreren Leiteranschlüsse; Gießen sowohl der Montageseite des Leiterrahmens, auf dem das Halbleiterelement angebracht ist, als auch der Gebiete zwischen den jeweiligen Leiteranschlüssen mit Harz in der Weise, dass die Durchgangslöcher freiliegen; Abschneiden jedes der mehreren Leiteranschlüsse an den Stellen, an denen die Durchgangslöcher ausgebildet sind; und Nehmen eines Teils der Innenwand jedes Durchgangslochs als einen Teil der vorderen Stirnfläche eines der mehreren Leiteranschlüsse.
- Dadurch, dass die vorderen Stirnflächen der mehreren Leiteranschlüsse mit einem Metall plattiert sind, das die Lötbarkeit erhöht, kann eine Halbleitervorrichtung erhalten werden, in der das Lötmittel leicht auf die vorderen Stirnflächen der Leiteranschlüsse aufgetragen werden kann.
- Außerdem ist das Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung dadurch gekennzeichnet, dass die Durchgangslöcher mittels einer Metallgießform unabhängig abgedichtet werden, wenn die Montageseite des Leiterrahmens, auf dem das Halbleiterelement angebracht wird, und die Gebiete zwischen den jeweiligen Leiteranschlüssen mit Harz vergossen werden.
- KURZBESCHREIBUNG DER ZEICHNUNG
-
1 ist eine Schrägansicht einer Halbleitervorrichtung100 mit Bezug auf die vorliegende Ausführungsform; -
2 ist eine Querschnittsansicht einer Halbleitervorrichtung100 mit Bezug auf die vorliegende Ausführungsform; -
3 ist eine vergrößerte Ansicht des freiliegenden Teils12b eines Leiteranschlusses11b der Halbleitervorrichtung100 mit Bezug auf die vorliegende Ausführungsform; -
4 ist ein Diagramm, das einen Zustand zeigt, bei dem die Leiteranschlüsse11a ,11b der Halbleitervorrichtung100 mit Bezug auf die vorliegende Ausführungsform mit Verdrahtungsmustern2a ,2b verbunden sind; -
5 ist ein Diagramm, das die Struktur eines Leiterrahmens20 zeigt, der in einer Halbleitervorrichtung100 mit Bezug auf die vorliegende Ausführungsform verwendet wird; -
6 ist ein Ablaufplan, der ein Verfahren für die Herstellung einer Halbleitervorrichtung100 mit Bezug auf die vorliegende Ausführungsform zeigt; -
7 ist ein Diagramm, das einen Zustand zeigt, in dem das Harz19 der Halbleitervorrichtung100 mit Bezug auf die vorliegende Ausführungsform durch eine Metallgießform50 ausgebildet wird; und -
8 ist ein Diagramm, das die Struktur einer herkömm lichen Halbleitervorrichtung200 zeigt. - BESTE AUSFÜHRUNGSART DER ERFINDUNG
- Im Folgenden wird mit Bezug auf die beigefügte Zeichnung ausführlich eine bevorzugte Ausführungsform der vorliegenden Erfindung beschrieben. Um die folgende Beschreibung zu vereinfachen, werden für die gleichen Bestandteile in den jeweiligen Darstellungen überall, wo es möglich ist, dieselben Bezugszeichen verwendet, wobei ihre wiederholte Beschreibung weggelassen wird.
- Zunächst wird eine Ausführungsform einer Halbleitervorrichtung mit Bezug auf die vorliegende Erfindung beschrieben.
-
1 ist eine Schrägansicht einer Halbleitervorrichtung100 mit Bezug auf die vorliegende Ausführungsform.2 ist eine Querschnittsansicht einer Halbleitervorrichtung100 , die einen Schnitt zeigt, der senkrecht zu dem in1 veranschaulichten Leiterrahmen10 ist und einer Linie durch den Leiteranschluss11b und durch den Leiteranschluss11f folgt (ein Schnitt längs der in1 veranschaulichten punktierten Linie). - Anhand von
1 und2 wird im Folgenden eine Halbleitervorrichtung mit Bezug auf die Ausführungsform beschrieben. - Die Halbleitervorrichtung
100 ist mit einem Leiterrahmen10 , Kontaktierungsdrähten17b ,17f und dergleichen, einem Halbleiterelement18 und Harz19 ausgebildet. - Der Leiterrahmen
10 ist aus einem Metall, beispielsweise aus einer Kupferlegierung oder aus einer Eisenlegierung oder dergleichen, hergestellt. Dieser Leiterrahmen10 um fasst 8 Leiteranschlüsse11a bis11h und einen Halbleiterelement-Montageabschnitt16 . - Das Halbleiterelement
18 kann ein optisches Halbleiterelement, ein IC-Chip oder dergleichen sein und ist dadurch, dass es an den Halbleiterelement-Montageabschnitt16 angeklebt ist, mittels eines Klebemittels angebracht. Auf der Oberfläche des Halbleiterelements18 sind die (nicht gezeigten) Kontaktierungsanschlussflächen ausgebildet. - Die Halbleitervorrichtung
100 umfasst mehrere Kontaktierungsdrähte17b ,17f dieser Art. Die Kontaktierungsdrähte17b ,17f und dergleichen sind aus dünnem Metalldraht hergestellt. Ein Ende jedes Kontaktierungsdrahts17b ,17f und dergleichen ist mit einer der Kontaktierungsanschlussflächen auf der Oberfläche des Halbleiterelements18 verbunden, während sein anderes Ende mit einem der Leiteranschlüsse11a bis11h verbunden ist. - Das Harz
19 besitzt eine isolierende Eigenschaft und bedeckt einen Teil jedes der Leiteranschlüsse11a bis11h , des Halbleiterelement-Montageabschnitts16 , der Kontaktierungsdrähte17b ,17f und dergleichen und des Halbleiterelements18 und dichtet sie ab. Außerdem verhindert das Harz19 einen Kurzschluss zwischen den jeweiligen Kontaktierungsdrähten17b ,17f und dergleichen. - Das Harz
19 ist zwischen die Montageseite des Leiterrahmens10 , auf der das Halbleiterelement18 angebracht ist, und jeden der Leiteranschlüsse11a bis11h gegossen. Außerdem ist das Harz19 in dem Umfang, dass der Leiterrahmen10 nicht freiliegt, ebenfalls auf die andere Seite des Leiterrahmens10 gegossen. Allerdings ist die Dicke des Harzes19 auf der anderen Seite des Leiterrahmens10 kleiner als die Dicke des Harzes19 auf der Montageseite des Leiterrahmens10 . Dies ist deshalb so, damit es beim Einbau des Rahmens auf ein Substrat keine Biegung der Leiteranschlüsse11a -11b gibt und keine Notwendigkeit besteht, die Leiteranschlüsse11a bis11h zu verlängern. Außerdem ist die Dicke des Harzes19 zwischen den Leiteranschlüssen11a bis11h praktisch dieselbe wie die der Leiteranschlüsse11a bis11h . - Die Gebiete, die die jeweiligen Leiteranschlüsse
11a bis11h des Leiterrahmens10 umgeben, sind auf den Seiten in der Nähe des Halbleiterelements18 mit Harz19 bedeckt, wobei die Seiten der jeweiligen Leiteranschlüsse11a bis11h , die von dem Halbleiterelement18 fern sind, die freiliegenden Abschnitte12a bis12h bilden. - Nachfolgend sind anhand von
3 die freiliegenden Abschnitte12b des in2 gezeigten Leiteranschlusses11b veranschaulicht. -
3 ist ein vergrößertes Diagramm des freiliegenden Abschnitts12b eines Leiteranschlusses11b einer Halbleitervorrichtung100 mit Bezug auf die vorliegende Ausführungsform. Der Leiteranschluss11b enthält einen freiliegenden Abschnitt12b , der an seinem vorderen Ende eine vordere Stirnfläche13b aufweist. Außerdem ist die vordere Stirnfläche13b von einer Schnittfläche14b und von einer konkaven Fläche15b gebildet, die mit dieser Schnittfläche14b verbunden ist. - Die konkave Fläche
15b ist in der Weise ausgebildet, dass sie aus dem vorderen Ende des freiliegenden Abschnitts12b des Leiteranschlusses11b geschnitten ist. Die konkave Fläche15b wird so genannt, da sie durch konkaves Ausbilden des vorderen Endes des freiliegenden Abschnitts12b ausgebildet ist. - Auf der Oberfläche des Leiterrahmens
10 einschließlich des Leiteranschlusses11b ist ein Plattieren ausgeführt worden. Das Plattieren ist hier unter Verwendung eines Metalls mit besserer Lötbarkeit als das Metall, das den Leiterrahmen10 bildet, ausgeführt worden, wobei dieses Metall ein Metall ist, das sowohl die Lötbarkeit als auch die Verbindungsstärke der Kontaktierungsdrähte17b ,17f und dergleichen verbessert, die zwischen dem Halbleiterelement18 und den Leiteranschlüssen11a bis11h verbinden. Genauer ist dieses Metall Silber, Gold, Palladium oder eine Legierung davon oder dergleichen und kann durch Schichten mehrerer Metallschichten ausgebildet worden sein. - Die vordere Stirnfläche
13b besitzt einen Teil, der plattiert ist, und einen Teil, der nicht plattiert ist. Der Teil, der plattiert ist, ist die konkave Fläche15b , während der Teil, der nicht plattiert ist, die Schnittfläche14b ist. Somit besitzt die Schnittfläche14b eine schlechte Lötbarkeit, während die konkave Fläche15b eine gute Lötbarkeit besitzt. - Die Tatsache, dass die vordere Stirnfläche
13b eine Fläche, die plattiert ist, und eine Fläche, die nicht plattiert ist, besitzt, folgt auf diese Weise aus der Tatsache, dass die jeweiligen Leiteranschlüsse11a bis11h während der Herstellung abgeschnitten werden, nachdem der gesamte Leiterrahmen10 plattiert worden ist. Somit ist die durch Abschneiden ausgebildete Schnittfläche14b nicht plattiert. - Der freiliegende Abschnitt
12b des Leiteranschlusses11b wurde oben anhand von3 beschrieben, wobei aber die Struktur dieses freiliegenden Abschnitts12b die gleiche wie die der freiliegenden Abschnitte12a ,12c bis12h der anderen Leiteranschlüsse11a ,11c bis11h ist. Somit wird hier die Beschreibung der freiliegenden Abschnitte12a ,12c bis12h der Leiteranschlüsse11a ,11c bis11h weggelassen. - Die Leiteranschlüsse
11a bis11h der Halbleitervorrichtung100 dieser Art sind elektrisch mit den Verdrahtungsmustern auf einem Substrat verbunden. Um die Leiteranschlüsse11a bis11h mit den Verdrahtungsmustern zu verbinden, wird die Halbleitervorrichtung100 zunächst auf dem Substrat angeordnet. Daraufhin wird auf die vorderen Stirnflächen13a bis13h der Leiteranschlüsse11a bis11h und auf die Verdrahtungsmuster auf dem Substrat Lötmittel aufgetragen. -
4 ist ein Diagramm, das einen Zustand zeigt, in dem die Leiteranschlüsse11a ,11b der Halbleitervorrichtung100 mit Bezug auf die vorliegende Ausführungsform mit den Verdrahtungsmustern2a ,2b verbunden sind. Das Bild der Leiteranschlüsse11c bis11h , die mit den Verdrahtungsmustern2c bis2h verbunden sind, ist in4 aus der Darstellung weggelassen. - Obgleich das Lötmittel
1a ,1b auf die vorderen Stirnflächen13a ,13b der Leiteranschlüsse11a ,11b und auf die Verdrahtungsmuster2a ,2b auf dem Substrat aufgetragen wird, läuft es, wie in4 gezeigt ist, ebenfalls auf die obere Fläche der freiliegenden Abschnitte12a ,12b der Leiteranschlüsse11a ,11b hinauf. Dies ist so, da auf den konkaven Flächen15a ,15b eine Metallplattierung mit guter Lötbarkeit ausgebildet ist. Mit anderen Worten, die Plattierung, die eine gute Lötbarkeit besitzt, fördert das Hinauflaufen des Lötmittels1a ,1b auf die obere Oberfläche der freiliegenden Abschnitte12a ,12b . - Falls angenommen würde, dass es keine konkaven Flächen
15a ,15b gäbe und auf den vorderen Stirnflächen13a ,13b keine Metallplattierung ausgebildet wäre, würde das Lötmittel1a ,1b nicht auf die Oberseite der freiliegenden Abschnitte12a ,12b der Leiteranschlüsse11a ,11b hinauflaufen. - Da auf den vorderen Stirnflächen
13a ,13b der Leiteranschlüsse11a ,11b die konkaven Flächen15a ,15b vorgesehen sind, die mit Metall mit guter Lötbarkeit plattiert sind, kann das Lötmittel1a ,1b leicht auf die vorderen Stirnflächen13a ,13b der Leiteranschlüsse11a ,11b aufgetragen werden. Außerdem läuft das Lötmittel1a ,1b auf die Oberseite der freiliegenden Abschnitte12a ,12b hinauf, wodurch die Verbindung zwischen den Leiteranschlüssen11a ,11b und den Verdrahtungsmustern2a ,2b auf dem Substrat sichergestellt wird. Die vorstehende Beschreibung trifft ähnlich auf die Verbindungen zwischen den Leiteranschlüssen11c bis11h und den Verdrahtungsmustern2c bis2h zu. - Die Halbleitervorrichtung
100 umfasst oben die konkaven Flächen15a bis15h , die auf den vorderen Stirnflächen13a bis13h der Leiteranschlüsse11a bis11h plattiert sind, so dass die Lötbarkeit der vorderen Stirnflächen13a bis13h der Leiteranschlüsse11a bis11h gut ist und das Lötmittel somit leicht auf die vorderen Stirnflächen13a bis13h der Leiteranschlüsse11a bis11h aufgetragen werden kann. - Nachfolgend wird die Struktur des tatsächlichen Leiterrahmens ausführlich beschrieben.
-
5 ist ein Diagramm, das die Struktur eines Leiterrahmens20 zeigt, der in einer Halbleitervorrichtung100 mit Bezug auf die vorliegende Ausführungsform verwendet wird. Da sich die acht Leiteranschlüsse21a bis21h von den acht oben beschriebenen Leiteranschlüssen11a bis11h lediglich hinsichtlich ihrer Form unterscheiden, wird ihre weitere Beschreibung hier weggelassen. Außerdem wird die Beschreibung des Halbleiterelement-Montageabschnitts16 ebenfalls weggelassen. - Außer den acht Leiteranschlüssen
21a bis21h und dem Halbleiterelement-Montageabschnitt16 umfasst der Leiterrahmen20 die Sperrschienen29 . Dieser Leiterrahmen20 ist metallisch und beispielsweise aus einer Kupferlegierung oder Eisenlegierung hergestellt. - Auf den achten Leiteranschlüssen
21a bis21h des Leiterrahmens20 sind jeweils die Durchgangslöcher27a bis27h ausgebildet. Die Durchgangslöcher27a bis27h sind elliptisch geformt. Die jeweiligen Leiteranschlüsse21a bis21h sind nicht abgeschnitten. - Mit den Leiteranschlüssen
21a bis21h sind Sperrschienen29 in der Weise verbunden, dass das Harz19 , das während des Gießens zwischen den jeweiligen Leiteranschlüssen21a bis21h hineinfließt, an der Stelle der Sperrschienen29 angehalten wird. - Der Leiterrahmen
20 mit der oben beschriebenen Form wird der Plattierung ausgesetzt, die ihr gesamtes Umfangsgebiet bedeckt, wobei geeignete Werkstoffe zur Verwendung bei der Plattierung Gold, Silber, Palladium oder Legierungen davon sind. Außerdem wird diese Plattierung ebenfalls ausgeführt, um das Ausführen der Drahtkontaktierung zu erleichtern. - Da die Plattierung über dem gesamten Umfangsgebiet des Leiterrahmens
20 ausgeführt wird, werden außerdem die Innenwände28a bis28h der Durchgangslöcher27a bis27h ebenfalls plattiert. - Es wird jetzt angenommen, dass die acht Leiteranschlüsse
21a bis21h jeweils an den Stellen, an denen die Durchgangslöcher27a ,27h ausgebildet sind (z. B. an der in5 mit der punktierten Linie bezeichneten Stelle A) abgeschnitten werden. In diesem Fall werden die acht Leiteranschlüsse21a bis21h jeweils mit vorderen Stirnflächen13a bis13h ausgebildet, die ähnlich jenen sind, die oben in3 beschrieben worden sind. Mit anderen Worten, ein Teil der Innenwand28a bis28h jedes Durchgangslochs27a bis27h (wobei dieser Teil auf der an das Halbleiterelement18 angrenzenden Seite ist) bildet eine Struktur, die ähnlich der der jeweiligen in3 veranschaulichten konkaven Flächen15a bis15h ist, während die Schnitte dort, wo die Leiteranschlüsse21a bis21h abgeschnitten sind, jeweils eine Struktur bilden, die ähnlich der der in3 veranschaulichten Schnittflächen14a bis14h ist. - Folglich ist auf den Schnittflächen
14a bis14h der acht durch Schneiden ausgebildeten Leiteranschlüsse21a bis21h keine Plattierung ausgeführt, während auf den konkaven Flächen15a bis15h eine Plattierung ausgeführt ist. - Da gemäß dem Vorstehenden an den acht Leiteranschlüssen
21a bis21h in dem Leiterrahmen20 jeweils die Durchgangslöcher27a bis27h ausgebildet sind und an den Innenwänden28a bis28h dieser Durchgangslöcher27a bis27h eine Plattierung ausgeführt ist, kann eine Halbleitervorrichtung100 erhalten werden, bei der das Lötmittel leicht auf die vorderen Stirnflächen der Leiteranschlüsse aufgetragen werden kann. - Nachfolgend wird eine Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung mit Bezug auf die vorliegende Erfindung beschrieben. Bei der Herstellung dieser Halbleitervorrichtung
100 wird ein wie oben beschriebener Leiterrahmen20 verwendet. -
6 ist ein Ablaufplan, der ein Herstellungsverfahren für eine Halbleitervorrichtung100 mit Bezug auf die vorliegende Erfindung zeigt. Zunächst wird wie anhand von5 beschrieben ein Halbleiterelement18 auf einem Halbleiterelement-Montageabschnitt16 eines Leiterrahmens20 angebracht (S1). Dieses Halbleiterelement18 wird dadurch angebracht, dass es mittels eines Klebemittels auf den Halbleiterelement-Montageabschnitt16 geklebt wird. - Daraufhin wird die Drahtkontaktierung ausgeführt (S2). Die Kontaktierungsanschlussflächen und die Leiteranschlüsse
21a bis21h des Halbleiterelements18 werden hier durch Kontaktierungsdrähte17b ,17f und dergleichen verbunden. In diesem Fall wird die Verbindung zwischen dem Halbleiterelement18 und den Leiteranschlüssen21a bis21h durch Drahtkontaktieren hergestellt, wobei sie aber darauf nicht beschränkt ist und eine einfache elektrische Verbindung ausreichend ist. Folglich kann es Leiteranschlüsse21a bis21h geben, die nicht durch Kontaktierungsdrähte17b ,17f und dergleichen verbunden sind, so dass die Anzahl der Kontaktierungsdrähte17b ,17f und dergleichen nicht auf acht beschränkt ist. - Anschließend wird das Gießen ausgeführt (S3). Für das Gießen wird eine Metallgießform verwendet. Anhand von
7 wird nun die Aktion des Gießens beschrieben. -
7 zeigt einen Zustand, in dem das Harz19 einer Halbleitervorrichtung100 mit Bezug auf die vorliegende Ausführungsform mittels einer Metallgießform50 gegossen wird. Auf dem Leiterrahmen20 wird ein Halbleiterelement18 angebracht, wobei das Halbleiterelement18 und die Leiteranschlüsse21a bis21h elektrisch verbunden werden, woraufhin diese Baueinheit in einem Raum angeordnet wird, der zwischen einer oberen Gießform50a und einer unteren Gießform50b ausgebildet ist. Anschließend wird in den durch die Gießform50 erzeugten Raum das Harz19 gefüllt. - In diesem Fall wird ein Teil jedes Leiteranschlusses
21a bis21h an dem Leiterrahmen20 zwischen die obere Gießform50a und die untere Gießform50b gelegt. Außerdem werden die Leiteranschlüsse21a bis21h in der Weise zwischen die obere Gießform50a und die untere Gießform50b gelegt, dass die Durchgangslöcher27a bis27h unabhängig verschlossen werden. Ein Teil jedes der Leiteranschlüsse21a bis21h , der somit in einem dazwischen liegenden Zustand gehalten wird, wird nicht durch das Harz19 abgedichtet. Dies ist so, da das Harz19 nicht in den Teil der Leiteranschlüsse21a bis21h , der zwischen der oberen Gießform50a und der unteren Gießform50b liegt, herausfließt. Folglich erzeugt der Akt des Dazwischenlegens der Leiterrahmen20 die freiliegenden Abschnitte12a bis12h der Leiteranschlüsse21a-21h , wobei er verhindert, dass das Harz19 in die in den Leiteranschlüssen21a bis21h ausgebildeten Durchgangslöcher27a bis27h gefüllt wird. - Außerdem fließt das Harz
19 zwischen die Leiteranschlüsse21a bis21h hinein. Dies ist so, da sich die Metallgießform50 nicht zwischen den Raum zwischen den jeweiligen Leiteranschlüssen21a bis21h legen und ihn schließen kann. Außerdem wird das Harz19 , das zwischen die Leiteranschlüsse21 hineinfließt, an der Stelle der Sperrschienen29 in der Weise angehalten, dass es nicht über diese hinaus weiterfließt. - Außerdem fließt das Harz
19 ebenfalls auf die andere Seite des Halbleiterelements18 des Leiterrahmens20 . Außerdem fließt es nicht auf den Teil des Leiterrahmens21 , der zwischen der Metallgießform50 liegt. Derjenige Anteil des Harzes19 , der auf die andere Seite fließt, ist kleiner als der Anteil des Harzes19 , der auf die Montageseite fließt. - Wenn das Harz
19 ausgehärtet ist, wird aus den Gießformen50 ein abgedichteter Körper entnommen, in dem die verschiedenen gegossenen Bestandteile durch das Harz19 abgedichtet sind. Der abgedichtete Körper ist in der Weise abgedichtet, dass die jeweiligen Kontaktierungsdrähte17b ,17f und dergleichen keinen gegenseitigen Kontakt haben und dass außerdem die Kontaktierungsdrähte17b ,17f und dergleichen nicht aus dem Harz19 vorstehen. - Daraufhin werden die jeweiligen Leiteranschlüsse
21a bis21h abgeschnitten (S4). Die Leiteranschlüsse21a bis21h werden an der Stelle A abgeschnitten, die in5 mit der punktierten Linie bezeichnet ist. Mit anderen Worten, die Leiteranschlüsse21 werden an den jeweiligen Stellen abgeschnitten, an denen die Durchgangslöcher27a bis27h ausgebildet sind. Da das Harz19 zwischen den Leiteranschlüssen21a bis21h herausfließt, wird das Harz19 , das auf diese Weise herausgeflossen ist, zusammen mit den jeweiligen Leiteranschlüssen21a bis21h abgeschnitten. Beim Abschneiden wird eine Trennvorrichtung oder eine Druckschneidvorrichtung mit einer feinen drehbaren Diamantschneide in der Weise verwendet, dass auf den kontaktierten Teil (Kontaktteil) zwischen den Leiteranschlüssen21a bis21h und dem Harz19 keine Last angewendet wird. Mittels einer solchen Vorrichtung werden die Leiteranschlüsse21a bis21h zusammen mit dem Harz19 zwischen den Leiteranschlüssen21a bis21h abgeschnitten, wodurch eine Halbleitervorrichtung100 ausgebildet wird. - Die in
5 durch die punktierte Linie bezeichnete Stelle A ist diejenige Stelle, an der die Durchgangslöcher27a bis27h ausgebildet sind. Somit verbleibt ein Teil der Innenwand28a bis28h jedes der Durchgangslöcher27a bis27h in der vorderen Stirnfläche13a bis13h des Leiteranschlusses21a bis21h der somit durch Abschneiden ausgebildeten Halbleitervorrichtung100 . Ein Teil der Innenwand28a bis28h jedes der Durchgangslöcher27a bis27h bildet eine konkave Fläche15a bis15h . Diese konkaven Flächen15a bis15h sind plattiert. - Mittels des Vorstehenden kann eine Halbleitervorrichtung
100 erhalten werden, die auf den vorderen Stirnflächen der Leiteranschlüsse21a bis21h die konkaven Flächen15a bis15h umfasst, die Teile der Innenwände28a bis28h der Durchgangslöcher27a bis27h sind. Da diese konkaven Flächen15a bis15h plattiert sind, besitzen die vorderen Stirnflächen13a bis13h der Leiteranschlüsse21a bis21h eine gute Lötbarkeit. Somit kann eine Halbleitervorrichtung100 erhalten werden, in der das Lötmittel leicht auf die vorderen Stirnflächen13a bis13h der Leiteranschlüsse21a bis21h aufgetragen werden kann. - In der oben beschriebenen vorliegenden Ausführungsform wurden die Durchgangslöcher
27a bis27h als elliptisch genommen, wobei ihre Form aber darauf nicht beschränkt ist und zu einer anderen Form wie etwa einer Kreisform, einer ovalen Form, einer Rautenform, einer Quadratform oder dergleichen geändert werden kann. - Da in der Halbleitervorrichtung der vorliegenden Erfindung an den vorderen Stirnflächen der Leiteranschlüsse das Plattieren ausgeführt wird, das die Lötbarkeit verbessert, lässt sich das Lötmittel leicht auf die vorderen Stirnflächen der Leiteranschlüsse auftragen.
- Da in der Halbleitervorrichtung gemäß der vorliegenden Erfindung an den vorderen Stirnflächen, die durch Schneiden mehrerer Leiteranschlüsse ausgebildet werden, das Plattieren ausgeführt wird, das die Lötbarkeit verbessert, kann eine Halbleitervorrichtung erhalten werden, in der das Lötmittel auf die vorderen Stirnflächen der Leiteranschlüsse leicht aufgetragen werden kann.
- INDUSTRIELLE ANWENDBARKEIT
- Die vorliegende Erfindung kann auf eine Halbleitervorrichtung, auf der ein Halbleiterelement angebracht ist, und auf ein Verfahren zur Herstellung einer Halbleitervorrichtung angewendet werden.
- Zusammenfassung Halbleitervorrichtung und Verfahren zu deren Herstellung
- An den vorderen Stirnflächen
13a bis13h der freiliegenden Teile12a bis12h der jeweiligen Leiteranschlüsse11a bis11h einer Halbleitervorrichtung100 sind Schnittflächen15a bis15h ausgebildet, auf denen eine Plattierung vorgesehen ist, um die Lötbarkeit zu erhöhen.
Claims (5)
- Halbleitervorrichtung, bei der auf einem Leiterrahmen mit mehreren Leiteranschlüssen ein Halbleiterelement angebracht ist, wobei das Halbleiterelement mit jedem der mehreren Leiteranschlüsse elektrisch verbunden ist und wobei sowohl die Montageseite des Leiterrahmens, auf der das Halbleiterelement angebracht ist, als auch die Gebiete zwischen den jeweiligen Leiteranschlüssen mittels Harz gegossen sind, wobei die vorderen Stirnflächen der freiliegenden Abschnitte jedes der mehreren Leiteranschlüsse mit einem Metall plattiert sind, das eine bessere Lötbarkeit als der Werkstoff des Leiterrahmens besitzt.
- Halbleitervorrichtung nach Anspruch 1, bei der die vorderen Stirnflächen des freiliegenden Abschnitts jedes der mehreren Leiteranschlüsse durch Schnittflächen und konkave Flächen, die mit den Schnittflächen verbunden sind, gebildet sind; und wobei die konkaven Flächen plattiert sind.
- Halbleitervorrichtung nach Anspruch 1, bei der die Plattierung entweder Gold oder Silber oder Palladium oder eine Legierung davon ist.
- Verfahren zur Herstellung einer Halbleitervorrichtung, das die folgenden Schritte umfasst: Anbringen eines Halbleiterelements auf einem Leiterrahmen, in dem an mehreren Leiteranschlüssen jeweils Durchgangslöcher ausgebildet sind und in dem auf den Innenwänden der Durchgangslöcher Metall plattiert ist, um die Lötbarkeit zu erhöhen; elektrisches Verbinden des Halbleiterelements mit jedem der mehreren Leiteranschlüsse; Gießen sowohl der Montageseite des Leiterrahmens, auf dem das Halbleiterelement angebracht ist, als auch der Gebiete zwischen den jeweiligen Leiteranschlüssen mit Harz in der Weise, dass die Durchgangslöcher freiliegen; Abschneiden jedes der mehreren Leiteranschlüsse an den Stellen, an denen die Durchgangslöcher ausgebildet sind; und Nehmen eines Teils der Innenwand jedes Durchgangslochs als einen Teil der vorderen Stirnfläche eines der mehreren Leiteranschlüsse.
- Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 4, bei dem die Durchgangslöcher mittels einer Metallgießform unabhängig abgedichtet werden, wenn die Montageseite des Leiterrahmens, auf dem das Halbleiterelement angebracht wird, und die Gebiete zwischen den jeweiligen Leiteranschlüssen mit Harz vergossen werden.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001/297620 | 2001-09-27 | ||
JP2001297620A JP2003100980A (ja) | 2001-09-27 | 2001-09-27 | 半導体装置及びその製造方法 |
PCT/JP2002/010090 WO2003030259A1 (fr) | 2001-09-27 | 2002-09-27 | Dispositif semi-conducteur et son procede de fabrication |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10297264T5 true DE10297264T5 (de) | 2004-09-16 |
DE10297264B4 DE10297264B4 (de) | 2008-10-30 |
Family
ID=19118657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10297264T Expired - Fee Related DE10297264B4 (de) | 2001-09-27 | 2002-09-27 | Halbleitervorrichtung und Verfahren zu deren Herstellung |
Country Status (6)
Country | Link |
---|---|
US (1) | US7098081B2 (de) |
JP (1) | JP2003100980A (de) |
KR (1) | KR100798543B1 (de) |
CN (1) | CN100356560C (de) |
DE (1) | DE10297264B4 (de) |
WO (1) | WO2003030259A1 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011018851B4 (de) * | 2011-04-27 | 2015-04-02 | Texas Instruments Deutschland Gmbh | Anschlussloser Baustein und Anordnung davon, Verfahren zur Herstellung eines anschlusslosen Bausteins |
USD692896S1 (en) * | 2011-11-15 | 2013-11-05 | Connectblue Ab | Module |
USD668658S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
USD680545S1 (en) * | 2011-11-15 | 2013-04-23 | Connectblue Ab | Module |
USD680119S1 (en) * | 2011-11-15 | 2013-04-16 | Connectblue Ab | Module |
USD689053S1 (en) * | 2011-11-15 | 2013-09-03 | Connectblue Ab | Module |
USD668659S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
JP5874746B2 (ja) | 2014-01-09 | 2016-03-02 | 株式会社村田製作所 | 固体電解コンデンサ、電子部品モジュール、固体電解コンデンサの製造方法および電子部品モジュールの製造方法 |
JP6370617B2 (ja) * | 2014-06-13 | 2018-08-08 | Ntn株式会社 | チップアンテナ |
JP6541223B2 (ja) * | 2015-01-16 | 2019-07-10 | 新日本無線株式会社 | 半導体装置 |
CN108604498A (zh) * | 2016-02-19 | 2018-09-28 | 松下知识产权经营株式会社 | 电容器以及电容器的制造方法 |
JP6663294B2 (ja) * | 2016-04-30 | 2020-03-11 | 新日本無線株式会社 | 半導体装置の製造方法 |
CN106048679A (zh) * | 2016-05-30 | 2016-10-26 | 北京首钢微电子有限公司 | 一种集成电路的电镀方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0793338B2 (ja) | 1985-11-11 | 1995-10-09 | スタンレー電気株式会社 | ミニモールド型ledの製造方法 |
KR960006710B1 (ko) * | 1987-02-25 | 1996-05-22 | 가부시기가이샤 히다찌세이사꾸쇼 | 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법 |
JPH02302068A (ja) * | 1989-05-16 | 1990-12-14 | Nec Corp | トランスファーモールド型混成集積回路 |
JPH03108745A (ja) | 1989-09-22 | 1991-05-08 | Seiko Epson Corp | 半導体装置 |
JPH0472649A (ja) | 1990-07-12 | 1992-03-06 | Nec Corp | 半導体チップ収納ケース |
JPH0472649U (de) * | 1990-11-06 | 1992-06-26 | ||
JPH0555438A (ja) * | 1991-08-26 | 1993-03-05 | Rohm Co Ltd | 電子部品のリード端子構造 |
US5767580A (en) * | 1993-04-30 | 1998-06-16 | Lsi Logic Corporation | Systems having shaped, self-aligning micro-bump structures |
JPH07111307A (ja) * | 1993-10-12 | 1995-04-25 | Hitachi Ltd | 半導体装置 |
JP3541491B2 (ja) * | 1994-06-22 | 2004-07-14 | セイコーエプソン株式会社 | 電子部品 |
JPH0864743A (ja) * | 1994-08-24 | 1996-03-08 | Sony Corp | リードフレームとこれを用いた半導体装置の製造方法 |
JP3507251B2 (ja) * | 1995-09-01 | 2004-03-15 | キヤノン株式会社 | 光センサicパッケージおよびその組立方法 |
WO1998006063A1 (fr) * | 1996-08-02 | 1998-02-12 | Solaic | Carte a circuit integre a connexion mixte |
DE19639025C2 (de) * | 1996-09-23 | 1999-10-28 | Siemens Ag | Chipmodul und Verfahren zur Herstellung eines Chipmoduls |
JPH10207467A (ja) * | 1997-01-27 | 1998-08-07 | Citizen Electron Co Ltd | 表面実装型電磁発音体及びその製造方法 |
JP3255646B2 (ja) * | 1997-02-10 | 2002-02-12 | 松下電器産業株式会社 | 樹脂封止型半導体装置の製造方法 |
KR100254267B1 (ko) * | 1997-03-20 | 2000-05-01 | 유무성 | 비.지.에이패키지및그제조방법 |
FR2778769B1 (fr) * | 1998-05-15 | 2001-11-02 | Gemplus Sca | Carte a circuit integre comportant un bornier d'interface et procede de fabrication d'une telle carte |
JP3553405B2 (ja) * | 1999-03-03 | 2004-08-11 | ローム株式会社 | チップ型電子部品 |
JP2001077268A (ja) * | 1999-06-28 | 2001-03-23 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置およびその製造方法 |
JP2001035961A (ja) * | 1999-07-21 | 2001-02-09 | Sony Corp | 半導体装置及びその製造方法 |
JP3644859B2 (ja) * | 1999-12-02 | 2005-05-11 | 沖電気工業株式会社 | 半導体装置 |
JP2002319011A (ja) * | 2001-01-31 | 2002-10-31 | Canon Inc | 半導体装置、半導体装置の製造方法及び電子写真装置 |
-
2001
- 2001-09-27 JP JP2001297620A patent/JP2003100980A/ja active Pending
-
2002
- 2002-09-27 US US10/490,980 patent/US7098081B2/en not_active Expired - Fee Related
- 2002-09-27 DE DE10297264T patent/DE10297264B4/de not_active Expired - Fee Related
- 2002-09-27 WO PCT/JP2002/010090 patent/WO2003030259A1/ja active Application Filing
- 2002-09-27 KR KR1020047003953A patent/KR100798543B1/ko not_active IP Right Cessation
- 2002-09-27 CN CNB028188616A patent/CN100356560C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100798543B1 (ko) | 2008-01-28 |
CN1559085A (zh) | 2004-12-29 |
CN100356560C (zh) | 2007-12-19 |
KR20040041164A (ko) | 2004-05-14 |
US20050003582A1 (en) | 2005-01-06 |
WO2003030259A1 (fr) | 2003-04-10 |
DE10297264B4 (de) | 2008-10-30 |
US7098081B2 (en) | 2006-08-29 |
JP2003100980A (ja) | 2003-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19827237B4 (de) | Leiterplattensubstrat für Halbleiterbauelementgehäuse und ein dasselbe verwendende Halbleiterbauelementgehäuse sowie Herstellungsverfahren für diese | |
DE4238646B4 (de) | Halbleiter-Bauelement mit spezieller Anschlusskonfiguration | |
DE19716668C2 (de) | Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen | |
DE19507573C2 (de) | Leiterstruktur für ein Halbleitergehäuse und Halbleitergehäuse mit einer solchen Leiterstruktur | |
DE19747105B4 (de) | Bauelement mit gestapelten Halbleiterchips | |
DE4421077B4 (de) | Halbleitergehäuse und Verfahren zu dessen Herstellung | |
DE19709295B4 (de) | Halbleiterbaugruppe | |
DE69937180T2 (de) | Lichtemittierende Halbleitervorrichtung in Chipbauweise | |
DE19733702B4 (de) | Halbleitergehäuse und Verfahren zur Herstellung eines Halbleitergehäuses | |
DE4207198C2 (de) | Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung | |
DE102008046095B4 (de) | Verfahren zum vereinzeln eines halbleiterbausteins | |
DE102014104399B4 (de) | Halbleiterchipgehäuse umfassend einen Leadframe | |
DE10130836B4 (de) | Oberflächenwellenbauelement und Verfahren zum Herstellen desselben | |
DE3913221A1 (de) | Halbleiteranordnung | |
DE112006003036T5 (de) | Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung | |
DE4400341A1 (de) | Halbleitervorrichtung | |
DE112004000258T5 (de) | Alternativer Entwurf für ein Flip Chip in Leaded Molded Package und Verfahren zur Herstellung | |
DE10297264B4 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE102009010199B4 (de) | Halbleiterpackage mit Formschlossentlüftung und Verfahren zu dessen Hersstellung | |
DE3428881A1 (de) | Verfahren zum herstellen einer integrierten schaltungsvorrichtung | |
DE112006003633T5 (de) | Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben | |
DE3810899C2 (de) | ||
DE19709259B4 (de) | Mehrlagiges Bodenanschlussgehäuse | |
DE69737320T2 (de) | Halbleitervorrichtung | |
DE69927765T2 (de) | Ic-karte und ihre struktur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140401 |