DE10300053A1 - Verfahren zum Herstellen eines III-V- Verbundhalbleiters und Halbleiterelement - Google Patents

Verfahren zum Herstellen eines III-V- Verbundhalbleiters und Halbleiterelement

Info

Publication number
DE10300053A1
DE10300053A1 DE10300053A DE10300053A DE10300053A1 DE 10300053 A1 DE10300053 A1 DE 10300053A1 DE 10300053 A DE10300053 A DE 10300053A DE 10300053 A DE10300053 A DE 10300053A DE 10300053 A1 DE10300053 A1 DE 10300053A1
Authority
DE
Germany
Prior art keywords
iii
compound semiconductor
layer
crystal substrate
substrate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10300053A
Other languages
English (en)
Inventor
Yasushi Iyechika
Masaya Shimizu
Yoshinobu Ono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of DE10300053A1 publication Critical patent/DE10300053A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Abstract

Durch die vorliegende Erfindung wird ein Verfahren zum Herstellen eines III-V-Verbundhalbleiters bereitgestellt, mit den Schritten: Ausführen eines selektiven lateralen Wachstums einer gewünschten III-V-Verbundhalbleiterschicht des GaN-Typs auf der c-Ebene einer Kristallsubstratschicht, die einen III-V-Verbundhalbleiter des GaN-Typs enthält, durch eine Streifenmaske, wobei die Streifenmaske auf der Kristallsubstratschicht derart ausgebildet wird, daß die Streifenrichtung bezüglich der <1-100>-Richtung um 0,095 DEG oder mehr und weniger als 9,6 DEG gedreht ist, wobei das selektive laterale Wachstum der III-V-Verbundhalbleiterschicht des GaN-Typs unter Verwendung dieser Streifenmaske ausgeführt wird, so daß auf der Kristallsubstratschicht eine hochwertige III-V-Verbundhalbleiterschicht ausgebildet werden kann.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines III-V-Verbundhalbleiters des Galliumnitridtyps (GaN) und ein Halbleiterelement, in dem dieser Halbleiter verwendet wird.
  • Ein durch die allgemeine Formel InxGayAlzN (x+y+z = 1, 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und 0 ≤ z ≤ 1) dargestellter III-V- Verbundhalbleiter des GaN-Typs ist als Material für eine effiziente Lichtemissionsvorrichtung zum Emittieren von Licht vom Ultraviolettbereich bis zum sichtbaren Bereich verwendbar, weil die Bandlückenenergie für einen direkten Übergang durch Ändern der Zusammensetzung der Elemente der Gruppe III so eingestellt werden kann, daß sie der optischen Energie für einen Übergang entspricht, durch den rote bis ultraviolette Wellenlängen erhalten werden. Außerdem weist ein III- V-Verbundhalbleiter einen größeren Bandabstand auf als typische herkömmlich verwendete Halbleiter, wie beispielsweise Si- und GaAs-Halbleiter, so daß er seine Halbleitereigenschaften auch bei höheren Temperaturen beibehält, bei denen herkömmliche Halbleiter nicht betreibbar sind. Aus diesem Grunde ermöglichen III-V-Verbundhalbleiter prinzipiell die Herstellung elektronischer Bauelemente mit einer ausgezeichneten Beständigkeit gegen Umgebungseinflüsse.
  • Es ist jedoch aufgrund seines sehr hohen Dampfdrucks in der Nähe seines Schmelzpunkts schwierig einen großen Kristall für einen solchen Verbundhalbleiter zu züchten. Daher ist bisher kein großer Kristall für einen solchen Verbundhalbleiter für eine praktische Anwendung als Substrat erhalten worden, das für die Herstellung eines Halbleiterbausteins geeignet ist. Deshalb wird ein derartiger Verbundhalbleiter im allgemeinen hergestellt, indem dem Verbundhalbleiter ermöglicht wird, auf einem Substrat aus einem Material, z. B. Saphir oder SiC, epitaktisch aufzuwachsen, das bezüglich der Kristallstruktur dem Verbundhalbleiter ähnlich und in der Lage ist, einen großen Kristall auszubilden. Gegenwärtig kann durch dieses Verfahren ein Verbundhalbleiterkristall mit einer relativ hohen Qualität erhalten werden. In diesem Fall ist es jedoch schwierig, Kristalldefekte zu reduzieren, die durch unterschiedliche Gitterkonstanten oder Wärmeausdehnungskoeffizienten zwischen dem Substratmaterial und dem Verbundhalbleiter verursacht werden, so daß der erhaltene Verbundhalbleiter typischerweise eine Defektdichte von 10 cm-2 oder mehr aufweist. Um einen hocheffizienten GaN-Baustein herzustellen, ist ein Verbundhalbleiterkristall mit einer geringen Versetzungsdichte erforderlich.
  • Es ist ein herkömmliches Verfahren zum Reduzieren der Versetzungsdichte in einem durch ein hetero-epitaktisches Wachstumverfahren hergestellten Kristall entwickelt worden, in dem Saphir oder ein ähnliches Material als Substrat verwendet wird, wobei, nachdem ein Maskenmuster auf der Kristalloberfläche ausgebildet worden ist, der Verbundhalbleiter auf dem Substrat ausgebildet wird. Das Merkmal dieses Verfahrens ist, daß der Verbundhalbleiter in der lateralen Richtung auf der Maske aufwächst, wobei dieses Verfahren als Epitaxial Lateral Overgrowth (ELO) Verfahren bezeichnet wird.
  • Gemäß dem vorstehenden Verfahren tritt in einer frühen Phase des Aufwachsens auf der z. B. aus SiO2 oder einem ähnlichen Material hergestellten Maske kein Kristallwachstum auf, es tritt lediglich ein Kristallwachstum, ein sogenanntes selektives Wachstum, durch Öffnungsabschnitte hindurch auf. Im weiteren Verlauf des Kristallwachstums dehnt sich das durch die Öffnungsabschnitte auftretende Kristallwachstum auch auf die Maske aus. Dadurch wird eine versenkte oder eingebettete Struktur erhalten, in der die Maske eingebettet ist, und schließlich kann eine flache Kristalloberfläche erhalten werden. Durch Ausbilden der vorstehend erwähnten versenkten oder eingebetteten Struktur kann die Versetzungsdichte in der aufgewachsenen Schicht im Vergleich zu derjenigen der Kristallsubstratschicht erheblich reduziert werden.
  • Im Fall eines III-V-Verbundhalbleiters des Galliumnitridtyps erfolgt, wenn das vorstehend erwähnte ELO-Verfahren angewendet wird, das Kristallwachstum unter Verwendung der c-Ebene als Oberfläche, und die Streifenrichtung der Streifenmaske wird allgemein auf die <1-100>-Richtung eingestellt, um ein effizientes laterales Wachstum auf der Maske zu erreichen. Obwohl die Richtung der c-Achse für das Kristallwachstum auf der Maske vom Material der im ELO- Verfahren verwendeten Maske abhängt, ist bekannt, daß die c- Achsenrichtung des Kristallwachstums auf der Maske bezüglich der c-Achse der Kristallsubstratschicht versetzt ist. In den Koaleszenzabschnitten der versetzten c-Achsenbereiche entstehen als Kleinwinkel-Kippgrenze (low angle tilt boundary) bezeichnete, konzentrierte Versetzungsabschnitte.
  • Daher ist im herkömmlichen ELO-Verfahren, in dem der Maskenstreifen auf die <1-100>-Richtung eingestellt wird, die Richtung der c-Achse des auf der Maske aufwachsenden GaN-Kristalls bezüglich der c-Achse der Kristallsubstratschicht versetzt, und in der auf der Maske aufwachsenden GaN-Schicht treten viele Versetzungen auf. Dies ist ein wesentlicher Grund dafür, daß die Qualität des erhaltenen III- V-Verbundhalbleiters schlechter ist.
  • Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen eines III-V-Verbundhalbleiters und ein Halbleiterelement bereitzustellen, durch das die in der herkömmlichen Technologie auftretenden Probleme gelöst werden können. Diese Aufgabe wird durch die Merkmale der Patentansprüche gelöst.
  • Durch die vorliegende Erfindung wird ein Verfahren zum Herstellen eines III-V-Verbundhalbleiters bereitgestellt, wobei eine Kleinwinkel-Kippgrenze, die bei der Herstellung des III-V-Verbundhalbleiters durch selektives laterales Wachstum unter Verwendung einer Streifenmaske erzeugt wird, reduziert wird, so daß ein hochwertiger III-V-Verbundhalbleiter mit einer niedrigen Versetzungsdichte erhalten wird;
    sowie ein unter Verwendung des Verfahrens hergestellter Verbundhalbleiter. Um diese Aufgabe zu lösen, wird die Versetzung der c-Ebene des auf einer Kristallsubstratschicht aufwachsenden III-V-Verbundhalbleiters durch leichtes Drehen der Maskenstreifenrichtung des Maskenmusters für ein selektives laterales Wachstum bezüglich einer vorgegebenen Richtung reduziert, wodurch eine Kleinwinkel-Kippgrenze reduziert wird.
  • D. h., im Verfahren zum Herstellen des III-V-Verbundhalbleiters, in dem das selektive laterale Wachstum des gewünschten III-V-Verbundhalbleiters des GaN-Typs auf dieser c-Ebene durch eine Streifenmaske ausgeführt wird, die auf der c-Ehene der Kristallsubstratschicht ausgebildet wird, die einen III-V-Verbundhalbleiter des GaN-Typs aufweist, wird die Streifenmaske auf der Kristallsubstratschicht derart ausgebildet, daß die Richtung des Streifens bezüglich der <1-100>-Richtung um 0,095° oder mehr und weniger als 9,6° gedreht ist, und unter Verwendung dieser Streifenmaske wird cias selektive laterale Wachstum der III-V- Verbundhalbleiterschicht des GaN-Typs ausgeführt.
  • Wie vorstehend erwähnt wurde, wird durch Drehen der Streifenrichtung der für das selektive laterale Wachstum verwendeten Streifenmaske innerhalb des vorstehend erwähnten Bereichs bezüglich der vorgegebenen <1-100>-Richtung die Versetzung der c-Achse der auf der c-Ebene der Kristallsubstratschicht selektiv lateral aufwachsenden, gewünschten Verbundhalbleiterschicht reduziert. Dadurch wird eine in der gewünschten Verbundhalbleiterschicht erzeugte Kleinwinkel- Kippgrenze reduziert, und auf der Kristallsubstratschicht kann eine hochwertige III-V-Verbundhalbleiterschicht ausgebildet werden.
  • Eine gewünschte Verbundhalbleiterschicht kann beispielsweise durch ein metallorganisches Dampfphasenepitaxieverfahren oder ein Hydrid-Dampfphasenepitaxieverfahren oder durch ein anderes geeignetes Dampfphasen-Wachstumsverfahren hergestellt werden.
  • Nachstehend wird eine Ausführungsform der vorliegenden Erfindung unter Bezug auf die Zeichnungen ausführlich beschrieben; es zeigen:
  • Fig. 1 eine Querschnittansicht zum schematischen Darstellen eines Beispiels der Struktur eines durch das erfindungsgemäße Verfahren hergestellten III-V-Verbundhalbleiters;
  • Fig. 2 ein Diagramm zum Erläutern der Drehung der Maskierungsschicht des in Fig. 1 dargestellten III-V-Verbundhalbleiters bezüglich einer vorgegebenen Richtung;
  • Fig. 3 einen Graphen zum Darstellen eines Meßergebnisses in einer Rocking Curve, wenn der Drehwinkel des Streifens einer Maskierungsschicht 1° beträgt;
  • Fig. 4 einen Graphen zum Darstellen von Meßergebnissen in einer Rocking Curve, wenn der Drehwinkel des Streifens einer Maskierungsschicht 3° beträgt;
  • Fig. 5 einen Graphen zum Darstellen von Meßergebnissen in einer Rocking Curve, wenn der Drehwinkel des Streifens einer Maskierungsschicht 5° beträgt; und
  • Fig. 6 einen Graphen zum Darstellen von Meßergebnissen in einer Rocking Curve, wenn der Drehwinkel des Streifens einer Maskierungsschicht 0° beträgt.
  • Fig. 1 zeigt eine Querschnittansicht zum schematischen Darstellen eines Beispiels der Struktur des durch das erfindungsgemäße Verfahren hergestellten III-V-Verbundhalbleiters. Im III-V-Verbundhalbleiter 1 wird eine erste III-V- Verbundhalbleiterschicht 3 als untenliegender Kristall durch ein MOVPE-Verfahren (metallorganische Dampfphasenepitaxie) auf dem Saphirsubstrat 2 aufgewachsen, und eine SiO2-Schicht wird z. B. durch HF-Sputtern als Maskierungsschicht 4 auf der ersten III-V-Verbundhalbleiterschicht 3 aufgebracht. Hierbei beträgt die Dicke der erste III-V-Verbundhalbleiterschicht 3 von 3 bis 4 µm. Um einen hochwertigen Kristall als Substratschicht zu erzeugen, ist ein zweistufiges Wachstumsverfahren unter Verwendung einer bekannten Pufferschicht, z. B. aus GaN, AlN, GaAlN und SiC, effektiv.
  • Die Maskierungsschicht 4 ist, wie in Fig. 2 dargestellt, eine auf einer c-Ebene 3A der ersten III-V-Verbundhalbleiterschicht ausgebildete Streifenmaske mit einem Fensterabschnitt 4A, und die Maskierungsschicht 4 wird auf der c-Ebene 3A derart ausgebildet, daß die Streifenrichtung bezüglich der <1-100>-Richtung um einen Drehwinkel A leicht gedreht ist. In Fig. 1 ist die <1-100>-Richtung die sich senkrecht zur Zeichnungs- oder Querschnittsebene erstreckende Richtung.
  • Als Verfahren zum Herstellen der Maskierungsschicht 4 derart, daß die Streifenrichtung bezüglich der <1-100>- Richtung leicht gedreht ist, kann ein Verfahren zum Übertragen eines Musters auf die erste III-V- Verbundhalbleiterschicht 3 verwendet werden, gemäß dem eine Photomaske mit Streifenmuster bezüglich der <1-100>-Richtung gedreht wird.
  • Stattdessen kann auch ein Verfahren verwendet werden, in dem benachbarte Streifen der Photomaske mit einem Streifenmuster so ausgebildet sind, daß sie nicht parallel verlaufen, sondern schon im voraus einen gewünschten Winkel aufweisen, und dieses Muster übertragen wird. Als weiteres Verfahren kann ein Verfahren verwendet werden, in dem benachbarte Streifen der Photomaske mit Streifenmuster parallel, jedoch in einer Zickzackrichtung mit einem gewünschten Winkel ausgebildet sind, und dieses Muster übertragen wird. Diese Verfahren können natürlich auch geeignet kombiniert werden.
  • In Fig. 1 ist die erste III-V-Verbundhalbleiterschicht 3 ein III-V-Verbundhalbleiterkristall des GaN-Typs, der durch die allgemeine Formel InaGabAlcN (0 ≤ a ≤ 1, 0 ≤ b ≤ 1 und 0 ≤ c ≤ 1, a+b+c = 1) dargestellt wird. Die Maskierungsschicht 4 wird dagegen durch Aufbringen einer SiO2-Schicht in einer geeigneten Dicke ausgebildet, und mehrere Fensterabschnitte 4A werden durch Photolithographie schlitzförmig ausgebildet. Ein solcher Fensterabschnitt 4A kann beispielsweise durch ein Streifenmuster in einer Breite von 5 µm ausgebildet werden.
  • Auf der ersten III-V-Verbundhalbleiterschicht 3 und der Maskierungsschicht 4 wird die durch die allgemeine Formel InxGayAlzN (0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und 0 ≤ z ≤ 1, x+y+z = 1) dargestellte zweite III-V-Verbundhalbleiterschicht 5 durch Aufwachsen ausgebildet. Diese zweite III-V- Verbundhalbleiterschicht 5 wird folgendermaßen hergestellt. In den frühen Wachstumsphasen der III-V- Verbundhalbleiterschicht 5 tritt auf der Maskierungsschicht 4 kein Kristallwachstum auf, sondern es tritt lediglich ein selektives Kristallwachstum im Fensterabschnitt 4A auf. Dann breitet sich mit fortschreitendem Kristallwachstum der im Fensterabschnitt 4A wachsende Kristall mit zunehmender Dicke auch auf der Maskierungsschicht 4 aus, und die wachsenden kristallinen Bereiche, die sich von beiden Seiten des Musters in die laterale Richtung ausbreiten, verbinden sich in der Nähe des Mittenabschnitts des Musters der Maskierungsschicht 4, wodurch eine versenkte oder eingebettete Struktur entsteht.
  • Im vorstehend beschriebenen Wachstumsprozeß der zweiten III-V-Verbundhalbleiterschicht 5 ist die Richtung der c- Achse der zweiten III-V-Verbundhalbleiterschicht 5 im allgemeinen bezüglich der c-Achse der ersten III-V- Verbundhalbleiterschicht 3 versetzt, so daß im Koaleszenzabschnitt der aufgewachsenen kristallinen Bereiche, die sich von beiden Seiten des Musters der Maskierungsschicht 4 lateral ausbreiten, eine Kleinwinkel-Kippgrenze 6 entstehen kann.
  • Weil die Maskierungsschicht jedoch so ausgebildet ist, daß die Streifenrichtung bezüglich der <1-100>-Richtung um einen Drehwinkel θ gedreht ist, kann die Versetzung der c- Achse der auf der ersten III-V-Verbundhalbleiterschicht 3 selektiv lateral wachsenden zweiten III-V- Verbundhalbleiterschicht 5 und dadurch die Erzeugung einer Kleinwinkel-Kippgrenze im Koaleszenzabschnitt effektiv gestoppt werden.
  • Im Beispiel von Fig. 1 wird die zweite III-V- Verbundhalbleiterschicht 5 durch selektives laterales Wachstum ausgebildet, wie vorstehend erwähnt. Daher wird unter einer großen Anzahl von Versetzungen, die in der Kristallsubstratschicht der ersten III-V-Verbundhalbleiterschicht 3 erzeugt werden, nur die Fadenversetzung D, die nicht durch die Maskierungsschicht 4 unterbrochen wird, sondern den Fensterabschnitt 4A durchdringt, in der zweiten III-V- Verbundhalbleiterschicht 5 übernommen. Wie vorstehend beschrieben, unterbricht, wenn die zweite III-V- Verbundhalbleiterschicht 5 ausgebildet wird, die Maskierungsschicht 4 in der darauf ausgebildeten zweiten III-V- Verbundhalbleiterschicht 5 die Versetzung der ersten III-V- Verbundhalbleiterschicht 3, so daß die Versetzung inder auf der ersten III-V-Verbundhalbleiterschicht ausgebildeten zweiten III-V-Verbundhalbleiterschicht nicht auftritt und die Versetzungsdichte in der zweiten III-V- Verbundhalbleiterschicht 5 reduziert werden kann. Wenn die zweite III-V-Verbundhalbleiterschicht 5 ausgebildet wird, wird eine Facette erzeugt, und das Fortschreiten der Fadenversetzung D in der zweiten III-V-Verbundhalbleiterschicht 5 wird gemäß dem Erzeugungsmodus für die Facette gesteuert, wodurch erreicht werden kann, daß die Fadenversetzung D die Oberfläche der zweiten III-V-Verbundhalbleiterschicht 5 nicht erreicht.
  • Als Verfahren zum Ausbilden einer Schicht zum Herstellen des III-V-Verbundhalbleiters 1 kann beispielsweise ein Molekularstrahlepitaxieverfahren (nachstehend als MBE-Verfahren bezeichnet), ein MOVPE-Verfahren und ein HVPE-Verfahren verwendet werden. Das MBE-Verfahren ist besonders als Verfahren zum Herstellen einer Laminatstruktur mit einer scharfen Grenzfläche geeignet. Das MOVPE-Verfahren ist insbesondere zum Herstellen einer Laminatstruktur mit einer scharfen Grenzfläche und auch zum Erzeugen einer großflächigen, gleichmäßigen Schicht geeignet. Das HVPE-Verfahren kann zum Herstellen eines Kristalls mit wenig Verunreinigungen mit einer hohen Schichterzeugungsrate verwendet werden. Wenn das HVPE-Verfahren zum Aufbringen der zweiten III-V- Verbundhalbleiterschicht 5 verwendet wird, kann eine hohe Wachstumsrate und ein hochwertiger Kristall innerhalb einer kurzen Zeitdauer erhalten werden.
  • Wie vorstehend erwähnt, wird die Streifenrichtung der Maskierungsschicht 4 bezüglich der <1-100>-Richtung leicht gedreht. Der Drehwinkel 0 wird vorzugsweise so eingestellt, daß ein Schritt (a-Achsenlänge) in der sich senkrecht zur Maskenmusterrichtung erstreckenden <11-20>-Richtung 1/6 bis 1/600 der a-Achsenlänge entspricht. D. h., die Erzeugung einer Kleinwinkel-Kippgrenze kann effektiv gestoppt werden, indem der Drehwinkel 0 der Markierungsschicht 4 auf 0,095° oder mehr und weniger als 9,6° bezüglich der <1-100>- Richtung eingestellt wird. Noch bevorzugter beträgt der Drehwinkel 1° oder mehr und 5° oder weniger und am bevorzugtesten 1° oder mehr und 3° oder weniger.
  • Wenn die Richtung des Streifens der Maskierungsschicht 4 wie vorstehend beschrieben leicht gedreht wird, wird die Versetzung der c-Achse der zweiten III-V- Verbundhalbleiterschicht 5, die auf der c-Ebene 3A der ersten III-V-Verbundhalbleiterschicht 3 selektiv lateral wächst, reduziert. Dadurch kann die Erzeugung einer Kleinwinkel-Kippgrenze 6 im Koaleszenzabschnitt der zweiten III- V-Verbundhalbleiterschicht 5 unmittelbar über der Maskierungsschicht 4 gestoppt werden, und es kann eine hochwertige zweite III-V-Verbundhalbleiterschicht 5 erzeugt werden.
  • Als Ergebnis verschiedener experimenteller Untersuchungen konnte, wenn der Drehwinkel θ einer Streifenrichtung der Maskierungsschicht 4 bezüglich der <1-100>-Richtung kleiner ist als 0,095°, die Reduzierung einer Kleinwinkel-Kippgrenze nicht bestätigt werden. Außerdem konnte, wenn der Drehwinkel θ 9,6° oder mehr beträgt, keine geeignete versenkte oder eingebettete Struktur erhalten werden. D. h., durch Experimente wurde bestätigt, daß der Drehwinkel θ einer Streifenrichtung der Maskierungsschicht 4 bezüglich der <1-100>- Richtung 0,095° oder mehr und weniger als 9,6° betragen sollte.
  • Die folgenden Experimente wurden ausgeführt, um die Verbesserung der Erzeugung einer Kleinwinkel-Kippgrenze durch Drehen einer Streifenrichtung der Maskierungsschicht 4 bezüglich der <1-100>-Richtung zu prüfen.
  • Durch das MOVPE-Verfahren wurde eine 3 µm dicke GaN- Schicht auf einem Saphirwafer mit einem Durchmesser von 5,08 cm (2 Zoll) ausgebildet, und die streifenförmige Maskierungsschicht mit einer Streifenbreite von 5 µm und mit einem Streifenabstand von 5 µm wurde auf der gesamten Oberfläche ausgebildet. Auf diesem Substrat wurde eine GaN-Schicht durch das MOVPE-Verfahren bis zu einer Dicke von 6 µm bei 1020°C und 1/2 Atmosphärendruck ausgebildet, wodurch die versenkte oder eingekapselte Struktur erhalten wurde. Dann wurde die Rocking Curve nach einer leichten Drehung der Richtung eines Streifens dieser Maskierungsschicht bezüglich der <1-100>-Richtung bestimmt.
  • Die Meßergebnisse für den vorstehend erwähnten Drehwinkel θ der Maskierungsschicht von 1°, 3° und 5° wurde ausgewertet und mit einem Vergleichsbeispiel verglichen, in dem der Drehwinkel θ = 0° beträgt. Die Fig. 3, 4 und 5 zeigen Meßergebnisse für die Drehwinkel 1°, 3° bzw. 5°, Fig. 6 zeigt das Meßergebnis für das Vergleichsbeispiel, bei dem der Drehwinkel θ = 0° beträgt.
  • In jedem der Fälle wurden Röntgenstrahlen in Richtung eines Streifens einer Maskierungsschicht aufgestrahlt, wobei ein Einzelpeakmuster erhalten wurde, dessen Halbwertsbreite etwa 250 arcsec betrug. Andererseits wurden, wenn Röntgenstrahlen senkrecht zur Streifenrichtung einer Maskierungsschicht aufgestrahlt wurden, in den hierin erzeugten Beispielen, wenn der Drehwinkel θ = 0° betrug, Hauptpeaks und zwei Nebenpeaks an den beiden Seiten beobachtet. Die Halbwertsbreite des Hauptpeaks betrug etwa 250 arcsec, wobei dieser Wert etwa demjenigen der Substratschicht entsprach. Wenn die Richtung des Streifens allmählich von der <1-100>- Richtung weggedreht wurde, wurde der Peak an der Seite des größeren Winkels im Vergleich zu dem Fall, wenn keine Drehung erfolgte, schwächer. Insbesondere war der Peak bei einem Drehwinkel θ von 1° und 3° ausgeprägt. Weil die Intensität eines Nebenpeaks durch Drehen der Streifenrichtung abnahm, wurde angenommen, daß die Erzeugung einer Kleinwinkel- Kippgrenze unterdrückt wurde. Unter Verwendung dieses Substrats kann daher ein hochwertiges Halbleiterelement erhalten werden.
  • Erfindungsgemäß kann, wie vorstehend beschrieben wurde, eine Kleinwinkel-Kippgrenze lediglich durch Drehen der auf der c-Ebene einer Kristallsubstratschicht ausgebildeten Streifenmaske bezüglich der vorgegebenen <1-100>-Richtung um 0,095° oder mehr und weniger als 9,6° für ein selektives laterales Wachstum sehr effektiv reduziert werden. Dadurch kann ein hochwertiger kristalliner GaN-Verbundhalbleiter ohne wesentliche Kostensteigerung hergestellt werden. Außerdem kann durch dieses Herstellungsverfahren ein Halbleiterelement mit guten elektrischen Eigenschaften kostengünstig hergestellt werden.

Claims (3)

1. Verfahren zum Herstellen eines TIT-V-Verbundhalbleiters mit den Schritten:
Ausbilden einer Streifenmaske auf einer Kristallsubstratschicht, die einen durch die allgemeine Formel InaGabAlcN (0 ≤ a ≤ 1, 0 ≤ b ≤ 1 und 0 ≤ c ≤ 1, a+b+c = 1) dargestellten III-V-Verbundhalbleiter enthält, dessen Oberfläche die c-Ebene ist, und anschließendes Aufwachsen einer durch die allgemeine Formel InXGayAIZN (0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und 0 ≤ z ≤ 1, x+y+z = 1) dargestellten III-V- Verbundhalbleiterschicht auf der Kristallsubstratschicht, wobei die Streifenmaske auf der Kristallsubstratschicht so ausgebildet ist, daß die Streifenrichtung bezüglich der <1-100>-Richtung um 0,095° oder mehr und weniger als 9,6° gedreht ist.
2. Verfahren nach Anspruch 1, wobei die III-V-Verbundhalbleiterschicht durch ein metallorganisches Dampfphasenepitaxieverfahren oder ein Hydrid-Dampfphasenepitaxieverfahren hergestellt wird.
3. Halbleiterelement, in dem der durch das Verfahren nach Anspruch 1 oder 2 hergestellte III-V-Verbundhalbleiter verwendet wird.
DE10300053A 2002-01-11 2003-01-03 Verfahren zum Herstellen eines III-V- Verbundhalbleiters und Halbleiterelement Withdrawn DE10300053A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002004434 2002-01-11

Publications (1)

Publication Number Publication Date
DE10300053A1 true DE10300053A1 (de) 2003-07-24

Family

ID=19191005

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10300053A Withdrawn DE10300053A1 (de) 2002-01-11 2003-01-03 Verfahren zum Herstellen eines III-V- Verbundhalbleiters und Halbleiterelement

Country Status (4)

Country Link
US (1) US6716724B1 (de)
KR (1) KR100941596B1 (de)
DE (1) DE10300053A1 (de)
TW (1) TWI285918B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3966207B2 (ja) * 2003-03-28 2007-08-29 豊田合成株式会社 半導体結晶の製造方法及び半導体発光素子
JP4276020B2 (ja) * 2003-08-01 2009-06-10 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
KR100728533B1 (ko) * 2004-11-23 2007-06-15 삼성코닝 주식회사 질화갈륨 단결정 후막 및 이의 제조방법
JP4441415B2 (ja) * 2005-02-07 2010-03-31 国立大学法人東京工業大学 窒化アルミニウム単結晶積層基板
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348096B1 (en) 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JP3577880B2 (ja) 1997-03-26 2004-10-20 住友化学工業株式会社 ３−５族化合物半導体の製造方法
WO1998047170A1 (en) * 1997-04-11 1998-10-22 Nichia Chemical Industries, Ltd. Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
JPH11135770A (ja) 1997-09-01 1999-05-21 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法および半導体素子
US6368733B1 (en) * 1998-08-06 2002-04-09 Showa Denko K.K. ELO semiconductor substrate
JP3206555B2 (ja) * 1998-08-13 2001-09-10 日本電気株式会社 窒化ガリウム系半導体発光素子及びその製造方法
JP4742399B2 (ja) 1999-03-12 2011-08-10 住友化学株式会社 ３−５族化合物半導体の製造方法
TW504754B (en) * 2000-03-24 2002-10-01 Sumitomo Chemical Co Group III-V compound semiconductor and method of producing the same

Also Published As

Publication number Publication date
KR20030061317A (ko) 2003-07-18
TW200301927A (en) 2003-07-16
TWI285918B (en) 2007-08-21
US6716724B1 (en) 2004-04-06
KR100941596B1 (ko) 2010-02-11

Similar Documents

Publication Publication Date Title
DE60004722T2 (de) Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats
DE60030279T2 (de) Halbleiterbasis, ihre herstellungsmethode und halbleiterkristallherstellungsmethode
DE69831419T2 (de) Epitaktische galliumnitridschicht
DE3446961C2 (de)
DE69936564T2 (de) Züchtungsverfahren für einen III-V-Nitridverbindungshalbleiter und Herstellungsverfahren für ein Halbleiterbauelement
DE102010039147B4 (de) Halbleiterstruktur und ein Verfahren zum Bilden derselben
DE60128134T2 (de) Gallium nitrid materialen und verfahren zur herstellung von schichten dieser materialen
DE602004003910T2 (de) Pufferstruktur für Heteroepitaxie auf einem Siliciumsubstrat
DE69918643T2 (de) GaN Film mit reduzierter Verspannungsdichte und Herstellungsverfahren
DE10313062A1 (de) Auf Nitrid der Gruppe III basierendes Halbleitersubstrat und Verfahren zu seiner Herstellung
EP2483914B1 (de) Verfahren zur herstellung einer leuchtdiode
DE2453346C2 (de) Halbleitervorrichtung
DE10114029A1 (de) III-V-Halbleiter und Verfahren zu seiner Herstellung
DE112004000383T5 (de) Galliumnitrid-Einkristallsubstrat und Verfahren zur Herstellung desselben
DE102007021944A1 (de) Freistehendes Nitrid-Halbleitersubstrat
DE112014003533T5 (de) Halbleiterwafer und Verfahren zur Herstellung des Halbleiterwafers
WO2011113605A1 (de) Semipolarer halbleiterkristall und verfahren zur herstellung desselben
DE102018213437B4 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung von Hydrid-Gasphasenepitaxie
DE102011004247A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Substrats
WO2014019752A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102014015782A1 (de) Rissfreie Galliumnitridmaterialien
DE102004014940A1 (de) Halbleitervorrichtung, Verfahren zum Aufwachsen eines Nidridhalbleiters und Verfahren zur Herstellung einer Halbleitervorrichtung
DE10300053A1 (de) Verfahren zum Herstellen eines III-V- Verbundhalbleiters und Halbleiterelement
DE10142656A1 (de) Verfahren zur Herstellung von Halbleiterschichten auf III-V-Nitridhalbleiter-Basis
WO2004057680A1 (de) Strahlungsemittierender halbleiterkörper und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: SUMITOMO CHEMICAL CO. LTD., TOKIO/TOKYO, JP

8110 Request for examination paragraph 44
R002 Refusal decision in examination/registration proceedings
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120801