DE10316710B3 - Making semiconductor layer with compensation structure for MOS transistor manufacture employs thermal oxidation conversion reaction influencing local dopant concentrations - Google Patents

Making semiconductor layer with compensation structure for MOS transistor manufacture employs thermal oxidation conversion reaction influencing local dopant concentrations Download PDF

Info

Publication number
DE10316710B3
DE10316710B3 DE10316710A DE10316710A DE10316710B3 DE 10316710 B3 DE10316710 B3 DE 10316710B3 DE 10316710 A DE10316710 A DE 10316710A DE 10316710 A DE10316710 A DE 10316710A DE 10316710 B3 DE10316710 B3 DE 10316710B3
Authority
DE
Germany
Prior art keywords
semiconductor layer
semiconductor
trench
layer
dopant atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10316710A
Other languages
German (de)
Inventor
Hans Martin Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10316710A priority Critical patent/DE10316710B3/en
Application granted granted Critical
Publication of DE10316710B3 publication Critical patent/DE10316710B3/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

Semiconductor layer (110) with first side (101) is prepared and doped with charge carriers of first and second types. Trench (20) extends into doped layer (110). Thermal oxidation conversion reaction changes regions of first semiconductor layer in sidewall regions of trench into semiconductor connecting layers (30). Concentration changes in both types of charge carrier result in regions (40) of layer (110) adjacent to connecting layer. A semiconductor layer (110) with a first side (101) is prepared. This is doped throughout with charge carriers of first and second conduction types. A trench (20) extends into the doped semiconductor layer (110). A conversion reaction (thermal oxidation) is brought about. This changes regions of the first semiconductor layer in sidewall regions of the trench into semiconductor connecting layers (30). Concentration changes in both types of charge carrier result, in regions (40) of the semiconductor layer (110) adjacent to the semiconductor connecting layer. An independent claim is included for a corresponding manufacturing process.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Erzeugung einer eine Kompensationsstruktur aufweisenden Halbleiterschicht, die insbesondere für die Realisierung von Kompensationsbauelementen geeignet ist.The present invention relates to a method for producing a having a compensation structure Semiconductor layer, which is particularly suitable for the implementation of compensation components is.

Kompensationsbauelemente zeichnen sich in bekannter Weise dadurch aus, dass sie eine Driftzone zwischen einer ersten und zweiten Anschlusszone aufweisen, in der benachbart zueinander jeweils komplementär dotierte Halbleiterzonen angeordnet sind, die sich im Sperrfall des Bauelements gegenseitig an Ladungsträgern ausräumen. Die ersten und zweiten Anschlusszonen sind bei einer Diode beispielsweise deren Anoden- und Kathodenzone, bei einem MOSFET beispielsweise dessen Source- und Drain-Zone. Derartige Kompensationsbauelemente sind hinlänglich bekannt und beispielsweise in der US 4,754,310 (Coe), der US 5,216,275 (Chen), der US 5,438,215 (Tihanyi) oder der DE 198 08 348 C1 (Deboy) beschrieben.Compensation components are known in a known manner in that they have a drift zone between a first and a second connection zone, in which mutually complementary doped semiconductor zones are arranged adjacent to one another, which mutually clear each other on charge carriers when the component is blocked. For a diode, the first and second connection zones are, for example, their anode and cathode zones, for a MOSFET, for example, their source and drain zones. Such compensation components are well known and for example in the US 4,754,310 (Coe) who US 5,216,275 (Chen) who US 5,438,215 (Tihanyi) or the DE 198 08 348 C1 (Deboy).

Maßgeblich für die Eigenschaften des Bauelements im Sperrfall, ist insbesondere der Kompensationsgrad, wie in der DE 198 40 032 C1 (Deboy) oder der DE 100 24 480 A1 (Weber) ausführlich erläutert ist. Der Kompensationsgrad K ist für n-leitende Bauelemente definiert als K = (Nn – Np)/Nn (1)und für p-leitende Bauelemente definiert als K = (Np – Nn)/Np, (2) wobei Nn die Anzahl der n-Dotierstoffatome und Np die Anzahl der p-Dotierstoffatome in einem betrachteten Volumenbereich angibt.Decisive for the properties of the component in the event of a lock is, in particular, the degree of compensation, as in the DE 198 40 032 C1 (Deboy) or the DE 100 24 480 A1 (Weber) is explained in detail. The degree of compensation K is defined as for n-type components K = (N n - N p ) / N n (1) and for p-type devices defined as K = (N p - N n ) / N p , (2) where N n indicates the number of n-dopant atoms and N p the number of p-dopant atoms in a volume range under consideration.

Über das gesamte Volumen betrachtet ist dieser Kompensationsgrad vorzugsweise Null, das heißt, die Anzahl der p-Dotierstoffatome entspricht der Anzahl der n-Dotierstoffatome, so dass im Sperrfall jeder freie n-Ladungsträger einen freien p-Ladungsträger findet, die sich gegenseitig kompensieren, wodurch bei maximaler Sperrspannung keine freien Ladungsträger in der Driftzone mehr vorhanden sind.about considering the total volume, this degree of compensation is preferred Zero, that is, the number of p-type dopant atoms corresponds to the number of n-type dopant atoms, so that in the event of a lock, every free n-charge carrier finds a free p-charge carrier, which compensate each other, resulting in maximum reverse voltage no free charge carriers there are more in the drift zone.

In der genannten DE 198 40 032 C1 ist vorgeschlagen, diesen Kompensationsgrad entlang einer Stromflussrichtung in der Driftzone zu variieren, um eine hohe Durchbruchfestigkeit und eine hohe Strombelastbarkeit vor bzw, im Durchbruch zu erreichen. Die Dotierung erfolgt dabei derart, dass in einem ersten Bereich der Driftzone, der sich an einen pn-Übergang zwischen einer p-dotierten Halbleiterzone und n-dotierten Bereichen der Driftzone anschließt, p-Ladungsträger überwiegen, wodurch der Kompensationsgrad dort negativ ist, während in einem Bereich nahe einer zweiten Halbleiterzone n-Ladungsträger in der Driftzone überwiegen. In einem dritten Bereich der Driftzone zwischen der ersten und zweiten Halbleiterzone ist der Kompensationsgrad vorzugsweise Null, die dort jeweils benachbart angeordneten komplementär dotierten Halbleiterzonen kompensieren sich im Sperrfall also vollständig.In the above DE 198 40 032 C1 It is proposed to vary this degree of compensation along a direction of current flow in the drift zone in order to achieve a high breakdown strength and a high current carrying capacity before or in the breakdown. The doping is carried out in such a way that in a first region of the drift zone, which adjoins a pn junction between a p-doped semiconductor zone and n-doped regions of the drift zone, p-charge carriers predominate, as a result of which the degree of compensation there is negative, while in an area near a second semiconductor zone predominates n charge carriers in the drift zone. In a third area of the drift zone between the first and second semiconductor zones, the degree of compensation is preferably zero, so that the complementarily doped semiconductor zones arranged there in each case completely compensate for each other in the event of blocking.

Bei vertikalen Halbleiterbauelementen, bei denen ein Ladungsträgertransport im Wesentlichen senkrecht zu einer Vorderseite und Rückseite des Halbleiterkörpers erfolgt, ist es bekannt Kompensationsstrukturen vorzusehen, bei denen sich p-dotierte und n-dotierte Halbleiterzonen benachbart zueinander in senkrechter Richtung des Halbleiterkörper erstreckenFor vertical semiconductor devices, where a load carrier transport essentially perpendicular to a front and back of the semiconductor body takes place, it is known to provide compensation structures at which are p-doped and n-doped semiconductor zones adjacent to each other in a perpendicular Direction of the semiconductor body extend

Zur Herstellung einer derartigen in vertikaler Richtung verlaufenden Kompensationsstruktur ist es aus der DE 196 04 043 C2 (Tihanyi) bekannt, in einer dotierten Halbleiterschicht Gräben zu erzeugen und die Grabenseitenwände mit einem Material zu belegen, das Dotierstoffatome eines zu der Dotierung der Halbleiterschicht komplementären Typs aufweist. Diese Dotierstoffatome werden anschließend mittels eines Diffusionsverfahrens in die Halbleiterschicht eindiffundiert, wodurch benachbart zu den Grabenseitenwänden Zonen entstehen, die komplementär zu den übrigen Zonen der Halbleiterschicht dotiert sind. Derartige Verfahren zur Herstellung sich tief in einen Halbleiterkörper hinein erstreckenden Verfahren sind außerdem in der WO 99/23703 A1 (Deboy) oder der US 6,376,878 B1 (Kocon) beschrieben.To produce such a compensation structure running in the vertical direction, it is from the DE 196 04 043 C2 (Tihanyi) known to produce trenches in a doped semiconductor layer and to cover the trench side walls with a material which has dopant atoms of a type complementary to the doping of the semiconductor layer. These dopant atoms are then diffused into the semiconductor layer by means of a diffusion process, as a result of which zones are formed adjacent to the trench side walls which are doped complementarily to the other zones of the semiconductor layer. Such methods for producing methods that extend deep into a semiconductor body are also described in WO 99/23703 A1 (Deboy) or in US 6,376,878 B1 (Kocon).

Derartige Verfahren, bei denen die Grabenseitenwand mit einem Dotierstoffatome enthaltenden Material belegt werden, besitzen allerdings den Nachteil, dass die Dotierung schwierig zu kontrollieren ist. Wird die Grabenseitenwand beispielsweise mit einem dotierten Oxid, wie z. B. PSG, belegt, so liegt der Schwankungsbereich der sich nach der Diffusion einstellenden Dotierung in einem für Kompensationsbauelemente nicht vertretbaren Rahmen.Such procedures in which the Trench side wall with a material containing dopant atoms have the disadvantage, however, that the doping is difficult to control. For example, the trench side wall with a doped oxide, such as. B. PSG, is occupied, so the fluctuation range the doping that arises after the diffusion in a for compensation components unacceptable framework.

Zur Realisierung derartiger Kompensationsstrukturen mit benachbart angeordneten komplementär dotierten Zonen, die im Wesentlichen senkrecht zu der Vorder- und Rückseite des Halbleiterkörpers verlaufen, ist es außerdem bekannt, in einer dotierten Halbleiterschicht Gräben zu erzeugen und in diesen Gräben monokristallines Halbleitermaterial epitaktisch abzuscheiden, das komplementär zu der Halbleiterschicht dotiert ist. Nicht tolerierbare Schwankungen des Dotierungsverlaufes ergeben sich allerdings aus der schwierig zu kontrollierenden Dicke der aufgebrachten Epitaxieschicht. Hinzu kommt, dass die Abscheiderate in dem Graben sehr gering ist, was den Epitaxieprozess und damit den Herstellungsprozess erheblich verteuert.To realize such compensation structures with adjacent complementary doped zones that are essentially perpendicular to the front and back of the semiconductor body run, it is also known to produce trenches in a doped semiconductor layer and in these trenches to epitaxially deposit monocrystalline semiconductor material complementary is doped to the semiconductor layer. Unacceptable fluctuations the course of the doping results from the difficult Controllable thickness of the applied epitaxial layer. Come in addition, that the deposition rate in the trench is very low, which is the epitaxial process and thus significantly increases the cost of the manufacturing process.

Außerdem ist es zur Herstellung solcher Kompensationsstrukturen bekannt, auf einem Halbleitersubstrat eine dotierte Epitaxieschicht abzuscheiden und mittels einer Maskentechnik komplementär dotierende Ionen in diese Schicht zu implantieren. Dieser Vorgang wird mehrfach wiederholt, so dass eine Mehrfach-Epitaxieschicht entsteht, in der die Implantationszonen in vertikaler Richtung übereinander liegen. Durch ein nachfolgendes Diffusionsverfahren schließen sich die jeweils übereinander liegenden Implantationsbereiche zu einer in vertikaler Richtung verlaufenden komplementär zu der Dotierung der Epitaxieschicht dotierten Säule zusammen. Anstelle einer dotierten Epitaxieschicht können bei diesem Verfahren auch undotierte Epitaxieschichten abgeschieden werden, in die dann ganzflächig Dotierstoffe eines Typs und mittels einer Maskentechnik komplementär dotierende Dotierstoffe implantiert werden.In addition, for the production of such compensation structures, it is known to deposit a doped epitaxial layer on a semiconductor substrate and to comple it using a mask technique to implant mentally doping ions into this layer. This process is repeated several times, so that a multiple epitaxial layer is formed in which the implantation zones lie one above the other in the vertical direction. By means of a subsequent diffusion method, the implantation areas lying one above the other join to form a column running in the vertical direction complementary to the doping of the epitaxial layer. Instead of a doped epitaxial layer, this method can also be used to deposit undoped epitaxial layers, into which dopants of one type and with complementary doping dopants are then implanted over the entire surface.

Der Nachteil eines solchen Mehrfachepitaxie-Verfahrens liegt in dem hohen Aufwand und in der Unregelmäßigkeit des Säulenverlaufes in vertikaler Richtung der daraus resultiert, dass die Säulen durch Ausdiffusion mehrerer beabstandet angeordneter hochdotierter Zonen entstehen.The disadvantage of such a multiple epitaxy procedure lies in the high effort and the irregularity of the column course in the vertical direction which results from the columns being diffused out several spaced apart highly doped zones arise.

Ziel der vorliegenden Erfindung ist es, ein effektives Verfahren zur Herstellung einer Halbleiterschicht mit einer Kompensationsstruktur zur Verfügung zu stellen, bei dem die Dotierungskonzentrationen in den komplementär dotierten Zonen gut einstellbar sind.The aim of the present invention is it, an effective method of manufacturing a semiconductor layer with a compensation structure in which the Doping concentrations in the complementarily doped zones are easily adjustable are.

Dieses Ziel wird durch ein Verfahren gemäß der Merkmale des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.This goal is achieved through a process according to the characteristics of claim 1 solved. Advantageous embodiments of the invention are the subject of the dependent claims.

Das erfindungsgemäße Verfahren zur Herstellung einer eine Kompensationsstruktur aufweisenden Halbleiterschicht umfasst das Bereitstellen einer eine erste Seite aufweisenden ersten Halbleiterschicht, die wenigstens abschnittsweise durchgehend mit Ladungsträgern eines ersten Leitungstyps und mit Ladungsträgern eines zweiten Leitungstyps dotiert ist und die wenigstens einen Graben aufweist, der sich ausgehend von der Vorderseite in einen mit Ladungsträgern des ersten und zweiten Leitungstyps dotierten Abschnitt der Halbleiterschicht hinein erstreckt und der je nach Ausführungsform in der Halbleiterschicht endet oder bis in eine unterhalb der Halbleiterschicht angeordnete weitere Halbleiterschicht hinein reicht. Anschließend wird eine Umwandlungsreaktion herbeigeführt, durch die Bereiche der Halbleiterschicht wenigstens im Bereich einer Seitenwand des Grabens derart in eine Halbleiterverbindungsschicht umgewandelt werden, dass eine Änderung der Ladungsträgerkonzentration des ersten und/oder zweiten Leitungstyps in zu der Halbleiterverbindungsschicht benachbarten Bereichen in der ersten Halbleiterschicht erfolgt.The manufacturing method according to the invention a semiconductor layer having a compensation structure comprises providing a first having a first page Semiconductor layer, which at least in sections continuously carriers of a first conductivity type and doped with charge carriers of a second conductivity type and which has at least one trench that goes out from the front into one with load carriers of the first and second Conductivity-type doped portion of the semiconductor layer extends into it and depending on the embodiment ends in the semiconductor layer or up to one below the semiconductor layer arranged further semiconductor layer extends into it. Then will caused a conversion reaction through the areas of Semiconductor layer at least in the region of a side wall of the trench be converted into a semiconductor compound layer in such a way that a change the carrier concentration of the first and / or second conductivity type in to the semiconductor connection layer adjacent areas in the first semiconductor layer.

Diese Umwandlungsreaktion ist beispielsweise eine thermische Oxidation der Halbleiterschicht wenigstens im Bereich der Grabenseitenwand. Man macht sich hierbei zu Nutze, dass unterschiedliche Dotierstoffatome eine unterschiedlich starke Tendenz besitzen, in die durch die thermische Oxidation entstehende Oxidschicht eingebaut zu werden. Ist die Grunddotierung der Halbleiterschicht beispielsweise so gewählt, dass Dotierstoffatome des ersten Leitungstyps überwiegen, und sind die ersten und zweiten Dotierstoffatome so gewählt, dass die ersten Dotierstoffatome eine stärkere Tendenz als die zweiten Dotierstoffatome besitzen, in der Oxidationsschicht eingelagert zu werden, so entsteht benachbart zu der Oxidationsschicht eine Halbleiterzone mit verringerter Dotierstoffkonzentration an Ladungsträgern des ersten Leitungstyps. Dabei kann das Verhältnis der Dotierstoffkonzentrationen an Ladungsträgern des ersten und zweiten Leitungstyps in der Halbleiterschicht vor dem Umwandlungsprozess derart auf die Änderung der Ladungsträgerkonzentration an Ladungsträgern des ersten Leitungstyps in dem Bereich benachbart zu der Oxidationsschicht abgestimmt sein, dass benachbart zu der Oxidationsschicht eine Halbleiterzone entsteht, in der Dotierstoff atome des zweiten Leitungstyps überwiegen. Weiter beabstandet zu der Grabenseitenwand bleiben Halbleiterzonen mit der Grunddotierung der Halbleiterschicht zurück, in denen Dotierstoffatome des ersten Leitungstyps überwiegen, so dass aus dem erfindungsgemäßen Verfahren wenigstens zwei benachbart zueinander angeordnete Halbleiterzonen mit einer komplementären Nettodotierung resultieren, die eine Kompensationsstruktur bilden.This conversion reaction is for example thermal oxidation of the semiconductor layer at least in the region the trench side wall. One takes advantage of the fact that different Dopant atoms have a tendency of varying strength in the oxide layer created by the thermal oxidation installed to become. Is the basic doping of the semiconductor layer for example chosen so that dopant atoms of the first conductivity type predominate and are the first and second dopant atoms selected so that the first dopant atoms a stronger one Tend to have the second dopant atoms in the oxidation layer to be stored, arises adjacent to the oxidation layer a semiconductor zone with a reduced dopant concentration carriers of the first line type. The ratio of the dopant concentrations can on load carriers of the first and second conductivity types in the semiconductor layer the conversion process to change the carrier concentration on load carriers of the first conductivity type in the area adjacent to the oxidation layer be that a semiconductor zone adjacent to the oxidation layer arises in which dopant atoms of the second conductivity type predominate. Further semiconductor zones remain at a distance from the trench side wall the basic doping of the semiconductor layer, in which dopant atoms of predominate the first line type, so that from the method according to the invention at least two semiconductor zones arranged adjacent to one another a complementary Net doping result, which form a compensation structure.

Vorzugsweise werden die die Grunddotierung der Halbleiterschicht bildenden komplementären Dotierstoffatomen so gewählt, dass sich während des Umwandlungsschrittes Dotierstoffatome des einen Leitungstyps in der Halbleiterverbindungsschicht anreichern, wodurch in der Halbleiterzone benachbart zu der Halbleiterverbindungsschicht die Konzentration an Ladungsträgern dieses Leitungstyps abnimmt, und dass sich die Dotierstoffatome des anderen, komplementären Leitungstyps in der Halbleiterverbindungsschicht abreichern, so dass die Dotierstoffkonzentration an Ladungsträgern dieses Leitungstyps in der Halbleiterzone benachbart zu der Halbleiterverbindungsschicht erhöht wird. Dotierstoffatome, die sich in einem thermischen Oxid anreichern sind beispielsweise Boratome, die p-dotierend sind, während Dotierstoffatome, die sich in einem thermischen Oxid abreichern beispielsweise Phosphoratome sind, die n-dotierend sind. Wird also beispielsweise eine Halbleiterschicht bereitgestellt, die durchgehend mit p-dotierenden Boratomen und n-dotierenden Phosphoratomen dotiert ist, wobei in der Grunddotierung die p-dotierten Boratome überwiegen, und wird anschließend eine thermische Oxidation im Bereich der Grabenseitenwand durchgeführt, so reichern sich die Boratome in dem entstehenden thermischen Oxid an. Phosphor hingegen wird während des Oxidwachstums mit einer sehr geringen Segregationsrate und in einem wesentlich geringeren Umfang als Bor in das Oxid eingebaut, woraus benachbart zu dem thermischen Oxid eine überwiegend n-dotierte Halbleiterzone resultiert, die benachbart zu einer überwiegend p-dotierten Halbleiterzone angeordnet ist, sofern der Dotierungsunterschied der Grunddotierung so gewählt ist, dass er durch Anreicherung von Boratomen aus den umliegenden Halbleiterbereichen in dem Oxid und durch den entegegengesetzten Effekt, nämlich die Anreicherung von Phosphoratomen in diesen dem Oxid benachbarten Halbleiterbereichen mehr als ausgeglichen wird.The complementary dopant atoms forming the basic doping of the semiconductor layer are preferably selected such that during the conversion step dopant atoms of one conductivity type accumulate in the semiconductor connection layer, as a result of which the concentration of charge carriers of this conductivity type decreases in the semiconductor zone adjacent to the semiconductor connection layer, and that the dopant atoms of the other , complementary conductivity type in the semiconductor connection layer, so that the dopant concentration on charge carriers of this conductivity type in the semiconductor zone adjacent to the semiconductor connection layer is increased. Dopant atoms that accumulate in a thermal oxide are, for example, boron atoms that are p-doping, while dopant atoms that accumulate in a thermal oxide are, for example, phosphorus atoms that are n-doping. If, for example, a semiconductor layer is provided which is continuously doped with p-doping boron atoms and n-doping phosphorus atoms, the p-doped boron atoms predominating in the basic doping, and if thermal oxidation is subsequently carried out in the region of the trench side wall, the boron atoms accumulate in the resulting thermal oxide. In contrast, phosphorus is grown during oxide growth with a very low segregation rate and in one built into the oxide to a smaller extent than boron, which results in a predominantly n-doped semiconductor zone adjacent to the thermal oxide, which is arranged adjacent to a predominantly p-doped semiconductor zone, provided that the doping difference of the basic doping is selected such that it is caused by enrichment of boron atoms from the surrounding semiconductor areas in the oxide and by the opposite effect, namely the accumulation of phosphorus atoms in these semiconductor areas adjacent to the oxide is more than compensated.

Eine mittels des erfindungsgemäßen Verfahrens hergestellte Kompensationsstruktur, bei der sich zwei komplementär dotierte Halbleiterzonen benachbart zueinander entlang eines sich in vertikaler in die Halbleiterschicht hinein erstreckenden Grabens bzw. entlang der sich in dem Graben ausbildenden Halbleiterverbindungsschicht erstrecken, eignet sich in hinlänglich bekannter Weise zur Realisierung von Kompensationsbauelementen, beispielsweise Dioden oder MOSFET, wobei die Kompensationsstruktur die Driftzone dieser Kompensationsbauelemente bildet. Ein Ladungsträgertransport kann bei leitend angesteuertem Bauelement dabei in einer der Halbleiterzonen in vertikaler Richtung, also in der Richtung, in der sich der Graben in den Halbleiterkörper hinein erstreckt, erfolgen. Maßgeblich für die elektrischen Eigenschaften des Bauelementes, in dem die mittels des erfindungsgemäßen Verfahrens hergestellte Kompensationsstruktur zum Einsatz kommt, ist in hinlänglich bekannter Weise der Kompensationsgrad der Kompensationsstruktur. Über die gesamte Struktur betrachtet ist dieser Kompensationsgrad vorzugsweise Null, d. h. die Anzahl der n-Dotierstoffatome entspricht der Anzahl der p-Dotierstoffatome in der Kompensationsstruktur. Man spricht in diesem Zusammenhang auch von einer vollkompensierten Struktur. Entlang der Richtung, in der ein Ladungsträgertransport in der Kompensationsstruktur erfolgen kann, variiert dieser Kompensationsgrad vorzugsweise, wie ausführlich in der eingangs erläuterten DE 198 40 032 C1 und DE 100 24 480 A1 beschrieben ist, auf die hiermit Bezug genommen wird. Der Kompensationsgrad an einer bestimmten Stelle entlang der Stromflussrichtung wird ermittelt, indem in einer Ebene senkrecht zu der Grabenseitenwand das Verhältnis der Anzahl der n-Dotierstoff atome zur Anzahl der p-Dotierstoffatome ermittelt wird. Bei einem n-leitenden Bauelement, wird in der Kompensationsstruktur der Kompensationsgrad vorzugsweise derart eingestellt, dass er von negativen Werten im Bereich eines pn-Überganges bzw. im Bereich einer Oberfläche, im vorliegenden Fall im Bereich der ersten Seite der Halbleiterschicht, entlang der Stromflussrichtung, im vorliegenden Fall also in vertikaler Richtung der Halbleiterschicht zunimmt.A compensation structure produced by means of the method according to the invention, in which two complementarily doped semiconductor zones extend adjacent to one another along a trench extending vertically into the semiconductor layer or along the semiconductor connection layer forming in the trench, is suitable in a well-known manner for realizing compensation components , for example diodes or MOSFET, the compensation structure forming the drift zone of these compensation components. A charge carrier can be transported in a vertically controlled manner in the case of a component driven in a conductive manner, that is to say in the direction in which the trench extends into the semiconductor body. The degree of compensation of the compensation structure is decisive for the electrical properties of the component in which the compensation structure produced by means of the method according to the invention is used. Viewed over the entire structure, this degree of compensation is preferably zero, ie the number of n-dopant atoms corresponds to the number of p-dopant atoms in the compensation structure. In this context one speaks of a fully compensated structure. This degree of compensation preferably varies along the direction in which charge carrier transport can take place in the compensation structure, as explained in detail in the introduction DE 198 40 032 C1 and DE 100 24 480 A1 to which reference is hereby made. The degree of compensation at a specific point along the direction of current flow is determined by determining the ratio of the number of n-dopant atoms to the number of p-dopant atoms in a plane perpendicular to the trench side wall. In the case of an n-conducting component, the degree of compensation is preferably set in the compensation structure in such a way that it has negative values in the region of a pn junction or in the region of a surface, in the present case in the region of the first side of the semiconductor layer, along the current flow direction, in the present case it increases in the vertical direction of the semiconductor layer.

Diese Variation des Kompensationsgrades kann auf verschiedene Arten erreicht werden. Eine Möglichkeit besteht darin, bereits die Grunddotierung der ersten Halbleiterschicht in einer Richtung senkrecht zur ersten Seite zu variieren, wobei für eine Verwendung der aus dieser Halbleiterschicht erzeugten Kompensationsstruktur für ein n-leitendes Bauelement die Grunddotierung der Halbleiterschicht so gewählt ist, dass in dem Bereich der ersten Seite p-Dotierstoffatome stärker überwiegen als in Bereichen weiter entfernt zu der ersten Seite. Eine derartige Variation der Dotierung und damit des Kompensationsgrades der späteren Kompensationsstruktur kann beispielsweise dadurch erreicht werden, dass die erste Halbleiterschicht aus mehreren übereinander epitaktisch abgeschiedenen unterschiedlich dotierten Halbleiterschichten erzeugt wird. Weiter besteht die Möglichkeit, aufeinanderfolgend mehrere Halbleiterschichten abzuscheiden und nach jedem Abscheideschritt Dotierstoffatome in die Halbleiterschichten zu implantieren, wobei die Implantationsdosen von Halbleiterschicht zu Halbleiterschicht variiert werden, um eine Variation der Dotierung in senkrechter Richtung der aus den mehreren Halbleiterschichten gebildeten ersten Halbleiterschicht zu erreichen. Bei diesem Verfahren können die abgeschiedenen Halbleiterschichten undotiert sein, wobei dann Dotierstoffatome des ersten und des zweiten Leitungstyps implantiert werden, oder die abgeschiedenen Halbleiterschichten können eine Grunddotierung eines Leitungstyps aufweisen, wobei dann nur noch die Dotierstoffatome des anderen Leitungstyps implantiert werden müssen.This variation in the degree of compensation can can be achieved in different ways. One way is already the basic doping of the first semiconductor layer in one direction to vary perpendicular to the first page, being for use of this one Compensation structure generated for a n-type semiconductor layer Component the basic doping of the semiconductor layer is selected so that p-type dopant atoms predominate in the region of the first side than in areas farther to the first page. Such one Varying the doping and thus the degree of compensation of the later compensation structure can be achieved, for example, in that the first semiconductor layer epitaxially made up of several deposited deposited differently doped semiconductor layers becomes. There is also the possibility successively depositing several semiconductor layers and dopant atoms into the semiconductor layers after each deposition step to implant, the implantation doses of semiconductor layer to be varied to semiconductor layer in order to vary the doping in the vertical direction from that of the multiple semiconductor layers to achieve the first semiconductor layer formed. With this procedure can the deposited semiconductor layers must be undoped, in which case Dopant atoms of the first and the second conductivity type implanted or the deposited semiconductor layers can be a Have basic doping of a line type, but then only the dopant atoms of the other conductivity type are implanted have to.

Eine Variation des Kompensationsgrades in vertikaler Richtung der Kompensationsstruktur kann auch dadurch erreicht werden, dass nach einem ersten Durchführen der Umwandlungsreaktion die Halbleiterverbindungsschicht im unteren Bereich, also dem entfernt zu der ersten Seite gelegenen Bereich des Grabens oder im oberen Bereich, also dem in Richtung der ersten Seite gelegenen Bereich des Grabens von den Seitenwänden entfernt wird und eine weitere Umwandlungsreaktion durchgeführt wird, wodurch in diesem unteren Bereich des Grabens bzw. in diesem oberen Bereich des Grabens erneut Dotierstoffatome des einen Leitungstyps in zu dem Graben benachbarten Halbleiterzonen angereichert werden und/oder Dotierstoffatome des anderen Leitungstyps in den zu dem Graben benachbarten Halbleiterzonen abgereichert werden. Hierzu besteht insbesondere die Möglichkeit, die Halbleiterverbindungsschicht vollständig von den Grabenseitenwänden zu entfernen und auf die Seitenwände in dem Bereich, in dem keine Umwandlungsreaktion erfolgen soll, eine Schutzschicht aufzubringen, die die Halbleiterschicht in diesem Bereich des Grabens während der Umwandlungsreaktion vor der Umwandlung in eine Halbleiterverbindungsschicht schützt. Soll beispielsweise eine p-lastige Dotierung im Bereich der ersten Seite erreicht werden, was bei n-leitenden Bauelementen gewünscht ist und werden Dotierstoffatome, wie beispielsweise Bor und Phosphor, gewählt von denen sich das p-dotierende in der Halbleiterverbindungsschicht/Oxidschicht anreichert, so wird im unteren Bereich des Grabens eine erneute Umwandlungsreaktion herbeigeführt, während der obere Bereich des Grabens geschützt wird. Soll hingegen mit diesen Dotierstoffatomen eine n-lastige Dotierung im Bereich der ersten Seite erreicht werden, was bei p-leitenden Bauelementen gewünscht ist, so wird im oberen Bereich des Grabens eine erneute Umwandlungsreaktion herbeigeführt, während der untere Bereich des Grabens geschützt wird.A variation in the degree of compensation in the vertical direction of the compensation structure can also be achieved in that, after the conversion reaction has been carried out for the first time, the semiconductor compound layer in the lower region, that is to say the region of the trench that is distant to the first side or in the upper region, that is to say in the direction of the first Side region of the trench is removed from the side walls and a further conversion reaction is carried out, whereby in this lower region of the trench or in this upper region of the trench, dopant atoms of the one conductivity type are again enriched in semiconductor zones adjacent to the trench and / or dopant atoms of the other conductivity types in the semiconductor zones adjacent to the trench. For this purpose, there is in particular the possibility of completely removing the semiconductor connection layer from the trench side walls and of applying a protective layer to the side walls in the region in which no conversion reaction is to take place, which protects the semiconductor layer in this region of the trench during the conversion reaction before the conversion into a semiconductor connection layer protects. If, for example, a p-type doping is to be achieved in the region of the first side, which is desired in the case of n-type components, dopant atoms, such as boron and phosphorus, are selected, of which the p-type is in the Enriched semiconductor compound layer / oxide layer, so a new conversion reaction is brought about in the lower region of the trench, while the upper region of the trench is protected. If, on the other hand, n-type doping is to be achieved in the region of the first side with these dopant atoms, which is desirable for p-type components, a renewed conversion reaction is brought about in the upper region of the trench, while the lower region of the trench is protected.

Die Variation des Kompensationsgrades entlang der Ladungsträgerflussrichtung dient in bekannter Weise zur Steigerung der Robustheit des Bauelementes, wobei insbesondere ein Spannungsdurchbruch in der Mitte eines im Sperrfall die Sperrspannung aufnehmenden Bereiches erfolgen soll. Neben der erläuterten Möglichkeit, den Kompensationsgrad in den Bereichen der Kompensationsstruktur zu variieren, in denen komplementär dotierte Zonen benachbart angeordnet sind, besteht zur Erreichung dieses Ziels auch die Möglichkeit, die erste Halbleiterschicht, in der die Kompensationsstruktur erzeugt wird, auf einer vorzugsweise homogen mit Ladungsträgern nur eines Leitungstyps dotierten Halbleiterschicht aufzubringen, wobei diese Schicht zur Realisierung eines n-leitenden Bauelementes n-dotiert ist. In diesem Fall kann die Grunddotierung der ersten Halbleiterschicht so gewählt werden, dass auch nach der Umwandlungsreaktion in der ersten Halbleiterschicht p-Ladungsträger überwiegen, der Kompensationsgrad der ersten Halbleiterschicht also negativ ist. Dem steht die n-dotierte sich an die erste Hableiterschicht anschließende Halbleiterschicht mit überwiegender n-Dotierung entgegen. Bei einer solchen Struktur findet im Sperrfall ein Spannungsdurchbruch im Bereich der Grenzfläche zwischen der ersten Halbleiterschicht und der weiteren Halbleiterschicht, also inmitten des die Sperrspannung aufnehmenden Bereiches statt. Die Dotierung der ersten Halbleiterschicht und die Dotierung der weiteren Halbleiterschicht sind dabei so aufeinander abgestimmt, dass die Anzahl der p-Dotierstoffatome in der ersten Halbleiterschicht der Summe der Anzahl der n-Dotierstoffatomen in der ersten Halbleiterschicht und in der weiteren Halbleiterschicht entspricht. Die weitere Halbleiterschicht ist bei diesem Ausführungsbeispiel ebenfalls Bestandteil der Kompensationsstruktur.The variation in the degree of compensation along the direction of charge flow serves in a known manner to increase the robustness of the component, in particular a voltage breakdown in the middle of a In the event of blocking, the blocking voltage receiving area is to take place. In addition to the explained Possibility, the degree of compensation in the areas of the compensation structure to vary in which complementary doped zones are adjacent to achieve this goal, there is also the possibility the first semiconductor layer in which the compensation structure is produced, on one, preferably homogeneous with charge carriers of only one line type to apply doped semiconductor layer, this layer for Realization of an n-type component is n-doped. In this In this case, the basic doping of the first semiconductor layer can be selected that even after the conversion reaction in the first semiconductor layer p-type carriers predominate, the degree of compensation of the first semiconductor layer is therefore negative. The n-doped semiconductor layer adjoins the first semiconductor layer with predominant counter n-doping. With such a structure takes place in the event of a lock a voltage breakdown in the area of the interface between the first semiconductor layer and the further semiconductor layer, i.e. in the middle of the reverse voltage receiving area. The doping of the first semiconductor layer and the doping of the further semiconductor layer is thus one on top of the other voted that the number of p-type dopant atoms in the first Semiconductor layer the sum of the number of n-dopant atoms in the first semiconductor layer and in the further semiconductor layer equivalent. The further semiconductor layer is also in this exemplary embodiment Part of the compensation structure.

Zur Variation bzw. Einstellung der Lage des Durchbruchsortes in dem Halbleiterkörper ist es aus der DE 100 24 480 A1 weiterhin bekannt, die Dotierstoffkonzentration sowohl der n-Dotierstoffatome als auch der p-Dotierstoffatome in vertikaler Richtung ausgehend von der Oberfläche bis zu der vertikalen Position, an der der Spannungsdurchbruch bei Erreichen der Durchbruchsspannung gewünscht ist, zu erhöhen und ausgehend von dieser Position im weiteren Verlauf in vertikaler Richtung zu verkleinern. Der Kompensationsgrad in vertikaler Richtung des Bauelements ist dabei konstant und vorzugsweise Null, wobei bei einem Kompensationsgrad von Null in jeder horizontalen, also senkrecht zur Stromflussrichtung verlaufenden Ebene gleich viele n-Dotierstoffatome und p-Dotierstoffatome vorhanden sind. Eine solche Variation des Dotierungsverlaufes der n- und p-Dotierstoffatome in vertikaler Richtung kann bei dem erfindungsgemäßen Verfahren dadurch erreicht werden, dass die Halbleiterschicht so hergestellt wird, dass vor der Umwandlungsreaktion die Dotierungskonzentration der n-Dotierstoffatome und der p-Dotierstoffatome ausgehend von der Vorderseite in der Halbleiterschicht zunimmt und ab der gewünschten Position des Durchbruchs abnimmt. Eine solche Halbleiterschicht kann mittels des oben erläuterten Verfahrens erzeugt werden, bei dem aufeinanderfolgend Epitaxieschichten abgeschieden werden, die unterschiedlich dotiert werden.For variation or adjustment of the position of the breakthrough location in the semiconductor body, it is from the DE 100 24 480 A1 furthermore known to increase the dopant concentration of both the n-dopant atoms and the p-dopant atoms in the vertical direction from the surface to the vertical position at which the voltage breakdown is desired when the breakdown voltage is reached, and from this position in the further course to shrink in the vertical direction. The degree of compensation in the vertical direction of the component is constant and preferably zero, with a degree of compensation of zero having the same number of n-dopant atoms and p-dopant atoms in each horizontal plane, that is to say perpendicular to the direction of current flow. Such a variation of the doping profile of the n- and p-dopant atoms in the vertical direction can be achieved in the method according to the invention in that the semiconductor layer is produced in such a way that the doping concentration of the n-dopant atoms and the p-dopant atoms starting from the front side before the conversion reaction increases in the semiconductor layer and decreases from the desired position of the opening. Such a semiconductor layer can be produced by means of the method explained above, in which epitaxial layers are deposited in succession, which are doped differently.

Die mittels des erfindungsgemäßen Verfahrens hergestellte Kompensationsstruktur eignet sich insbesondere zur platzsparenden Realisierung von MOS-Transistoren, wobei der für die Herstellung der Kompensationsstruktur erzeugte Graben im oberen Bereich zur Aufnahme einer Gate-Elektrode des MOS-Transistors dienen kann, sofern die Body-Zone und die Source-Zone des MOS-Transistors benachbart zu dem Graben realisiert wird.The means of the inventive method manufactured compensation structure is particularly suitable for space-saving realization of MOS transistors, the one for manufacturing of the compensation structure created trenches in the upper area Inclusion of a gate electrode of the MOS transistor can serve, provided the body zone and the source zone of the MOS transistor are adjacent to the ditch is realized.

Die vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert. In den Figuren zeigtThe present invention is hereinafter described in embodiments explained in more detail with reference to figures. In shows the figures

1 verschiedene Verfahrensschritte eines ersten Beispiels eines erfindungsgemäßen Verfahrens zur Herstellung einer Halbleiterschicht mit einer Kompensationsstruktur, 1 different method steps of a first example of a method according to the invention for producing a semiconductor layer with a compensation structure,

2 den Dotierungsverlauf in einem Abschnitt einer zur Realisierung der Kompensationsstruktur dienenden ersten Halbleiterschicht vor Durchführung einer Umwandlungsreaktion (2A) und nach Durchführung der Umwandlungsreaktion (2B), 2 the doping profile in a section of a first semiconductor layer used to implement the compensation structure before carrying out a conversion reaction ( 2A ) and after performing the conversion reaction ( 2 B )

3 ein Ausführungsbeispiel einer möglichen Struktur des in der ersten Halbleiterschicht erzeugten Grabens in lateraler Richtung der Halbleiterschicht, 3 1 shows an exemplary embodiment of a possible structure of the trench produced in the first semiconductor layer in the lateral direction of the semiconductor layer,

4 ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Verfahrens zur Herstellung einer Kompensationsstruktur anhand verschiedener Verfahrensschritte, 4 another exemplary embodiment of a method according to the invention for producing a compensation structure on the basis of various method steps,

5 einen Querschnitt durch eine Diode, die eine mittels des erfindungsgemäßen Verfahrens hergestellte Kompensationsstruktur aufweist, 5 3 shows a cross section through a diode which has a compensation structure produced by means of the method according to the invention,

6 verschiedene Verfahrensschritte eines Beispiels für ein Verfahren zur Herstellung eines MOS-Transistors unter Verwendung einer erfindungsgemäß hergestellten Kompensationsstruktur, 6 different method steps of an example of a method for producing a MOS transistor using a compensation structure produced according to the invention,

7 eine Möglichkeit zur Weiterbildung des anhand von 1 erläuterten Verfahrens, um eine Variation des Kompensationsgrades entlang einer Ladungsträgerflussrichtung zu erreichen, 7 a possibility for further training based on 1 explained method to achieve a variation of the degree of compensation along a charge carrier flow direction,

8 ein Beispiel für ein Verfahren zur Bereitstellung der ersten Halbleiterschicht, 8th an example of a method for providing the first semiconductor layer,

9 beispielhafter Verlauf des Kompensationsgrades in einer gemäß dem Verfahren nach 8 hergestellten ersten Halbleiterschicht. 9 exemplary course of the compensation degree of efficiency according to the procedure 8th manufactured first semiconductor layer.

In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile und Halbleiterabschnitte mit gleicher Bedeutung.Designate in the figures, if not otherwise specified, same reference numerals, same parts and Semiconductor sections with the same meaning.

Aus Gründen der Übersichtlichkeit wird die Erfindung nachfolgend in einigen Passagen anhand einer Kompensationsstruktur für ein n-leitendes Bauelement erläutert. Dies stellt selbstverständlich keine Einschränkung des erfindungsgemäßen Verfahrens dar. Das Verfahren ist selbstverständlich auch zur Realisierung von Kompensationsstrukturen für p-leitende Bauelemente einsetzbar, wobei die in den folgenden Ausführungen n-dotierten Bereiche dann entsprechend durch p-dotierte Bereiche zu ersetzen sind, und umgekehrt.For the sake of clarity, the invention subsequently in some passages based on a compensation structure for a n-type component explained. Of course, this represents no restriction of the method according to the invention. The procedure is self-evident also for the implementation of compensation structures for p-type Components can be used, with the following versions n-doped regions then correspondingly by p-doped regions are to be replaced, and vice versa.

Ein Ausführungsbeispiel eines erfindungsgemäßen Verfahrens zur Herstellung einer Halbleiterschicht mit einer Kompensationsstruktur wird nachfolgend in einzelnen Verfahrensschritten anhand der 1A bis 1D erläutert.An exemplary embodiment of a method according to the invention for producing a semiconductor layer with a compensation structure is subsequently described in individual method steps using the 1A to 1D explained.

Das Verfahren umfasst bezugnehmend auf 1A die Bereitstellung einer eine erste Seite 101 aufweisenden Halbleiterschicht 110, die wenigstens abschnittsweise durchgehend mit n-Dotierstoffatomen und p-Dotierstoffatomen dotiert ist, wobei im Folgenden davon ausgegangen wird, dass die Halbleiterschicht 110 in dem dargestellten Ausschnitt durchgehend mit p-Dotierstoffatomen und n-Dotierstoffatomen dotiert ist. Die erste Halbleiterschicht 110 ist in dem Beispiel gemäß 1 auf einer zweiten Halbleiterschicht 120 angeordnet, die beispielsweise ein stark dotiertes Halbleitersubstrat ist.The procedure includes referring to 1A the provision of a semiconductor layer having a first side 101 110 , which is doped continuously at least in sections with n-dopant atoms and p-dopant atoms, it being assumed below that the semiconductor layer 110 is doped throughout with p-dopant atoms and n-dopant atoms in the section shown. The first semiconductor layer 110 is according to the example 1 on a second semiconductor layer 120 arranged, which is a heavily doped semiconductor substrate, for example.

In die erste Halbleiterschicht 110 werden bezugnehmend auf 1B Gräben 20 eingebracht, die sich ausgehend von der ersten Seite 101 in vertikaler Richtung in die Halbleiterschicht 110 hineinerstrecken und die in dem Ausführungsbeispiel bis in die unter der ersten Halbleiterschicht 110 liegende zweite Halbleiterschicht 120 reichen. Die Gräben weisen jeweils Seitenflächen 22 und eine Bodenfläche 21 auf. Die Herstellung der Gräben 20 erfolgt beispielsweise mittels eines Ätzverfahrens unter Verwendung einer auf die erste Seite 101 aufgebrachten Ätzmaske 200.In the first semiconductor layer 110 are referring to 1B trenches 20 introduced, which extends from the first side 101 in the vertical direction into the semiconductor layer 110 stretch in and in the exemplary embodiment down to the first semiconductor layer 110 lying second semiconductor layer 120 pass. The trenches each have side faces 22 and a floor area 21 on. The making of the trenches 20 takes place, for example, by means of an etching method using an etching mask applied to the first side 101 200 ,

Wie in 3A dargestellt ist, die einen Querschnitt durch die in 1B eingezeichnete Schnittebene A-A zeigt, sind vorzugsweise mehrere senkrecht zueinander angeordnete Gräben vorhanden, die zusammen eine gitterartige Grabenstruktur bilden, zwischen denen jeweils rechteckförmige, vorzugsweise quadratische Halbleiterbereiche vorhanden sind. Selbstverständlich sind beliebige weitere Grabenstrukturen verwendbar, insbesondere eine solche Grabenstruktur, bei der zwischen den einzelnen Grabenabschnitten sechseckförmige Halbleiterbereiche verbleiben.As in 3A is shown, which is a cross section through the in 1B shows the section plane AA shown, there are preferably a plurality of trenches arranged perpendicular to one another, which together form a lattice-like trench structure, between each of which rectangular, preferably square, semiconductor regions are present. Of course, any further trench structures can be used, in particular a trench structure in which hexagonal semiconductor regions remain between the individual trench sections.

Nach der Herstellung der Gräben 20 erfolgt eine chemische Umwandlungsreaktion, durch die Halbleiterabschnitte der ersten Halbleiterschicht 110 und in dem Beispiel auch der zweiten Halbleiterschicht 120 in eine Halbleiterverbindungsschicht 30 umgewandelt werden, was im Ergebnis in 1D dargestellt ist. Diese Umwandlungsreaktion ist insbesondere eine thermische Oxidation, bei der der Halbleiterkörper mit den beiden Halbleiterschichten in einer Sauerstoffatmosphäre aufgeheizt wird, wobei die an den Grabenseitenwänden 22 und am Grabenboden 21 freiliegenden Halbleiterbereiche der ersten und zweiten Halbleiterschicht 110, 120 in eine Halbleiteroxidschicht 30 umgewandelt werden, die im Ergebnis dicker ist als die in die Oxidschicht umgewandelten Abschnitte der Halbleiterschichten 110, 120.After making the trenches 20 there is a chemical conversion reaction through the semiconductor sections of the first semiconductor layer 110 and in the example also the second semiconductor layer 120 in a semiconductor compound layer 30 be converted into what the result is in 1D is shown. This conversion reaction is, in particular, a thermal oxidation in which the semiconductor body with the two semiconductor layers is heated in an oxygen atmosphere, the one on the trench side walls 22 and on the trench floor 21 exposed semiconductor regions of the first and second semiconductor layers 110 . 120 in a semiconductor oxide layer 30 are converted, which is thicker as a result than the sections of the semiconductor layers converted into the oxide layer 110 . 120 ,

Um in dem dargestellten Beispiel eine Oxidation der ersten Seite 101 der Halbleiterschicht 110 zu verhindern, wird vor Durchführung des Oxidationsschrittes eine Schutzschicht 210, beispielsweise eine Nitridschicht, auf die erste Seite 101 aufgebracht, wie dies in 1C dargestellt ist. Diese Nitridschicht kann beispielsweise vor Erzeugung der Ätzmaske 200 auf die erste Seite 101 aufgebracht werden und dann zusammen mit der Ätzmaske 200 strukturiert werden. Um dies zu veranschaulichen ist die Schutzschicht 210 in 1B gestrichelt unterhalb der Ätzmaske 200 eingezeichnet. Selbstverständlich sind beliebige weitere Verfahren anwendbar, um die Schutzschicht 210 auf die erste Seite 101 aufzubringen.In the example shown, oxidation of the first side 101 of the semiconductor layer 110 To prevent this, a protective layer is applied before the oxidation step is carried out 210 , for example a nitride layer, applied to the first side 101, as shown in 1C is shown. This nitride layer can, for example, before the etching mask is produced 200 are applied to the first side 101 and then together with the etching mask 200 be structured. To illustrate this is the protective layer 210 in 1B dashed below the etching mask 200 located. Of course, any other method can be used to apply the protective layer 210 to apply to the first page 101.

Die thermische Oxidation bewirkt, dass sich die Ladungsträgerkonzentration wenigstens eines der die Grunddotierung der Halbleiterschicht 110 bildenden Dotierstoffe in Halbleiterzonen 40 benachbart zu dem Graben 20 bzw. benachbart zu der Oxidschicht 30 gegenüber der ursprünglichen Dotierstoffkonzentration der Halbleiterschicht 110 ändert. In lateraler Richtung der Halbleiterschicht 110 weiter entfernt zu dem Graben 20 bewirkt die thermische Oxidation keine Änderung der Dotierung, so dass hier Halbleiterzonen 50 erhalten bleiben, die eine Dotierung aufweisen, die der Grunddotierung der ursprünglichen Halbleiterschicht 110 entspricht.The thermal oxidation has the effect that the charge carrier concentration of at least one of the basic doping of the semiconductor layer 110 forming dopants in semiconductor zones 40 adjacent to the trench 20 or adjacent to the oxide layer 30 compared to the original dopant concentration of the semiconductor layer 110 changes. In the lateral direction of the semiconductor layer 110 further away to the trench 20 The thermal oxidation does not change the doping, so that here semiconductor zones 50 remain that have a doping, that of the basic doping of the original semiconductor layer 110 equivalent.

Die Grunddotierung der ersten Halbleiterzone 110 ist dabei so gewählt, dass Dotierstoffatome eines Leitungstyps überwiegen, wobei diese Dotierstoffatome wiederum so gewählt sind, dass sie bei der thermischen Oxidation wesentlich stärker als die Dotierstoffatome des anderen Leitungstyps in das entstehende thermische Oxid 30 eingebaut werden, so dass in den Halbleiterzonen 40 schließlich Dotierstoffatome des anderen Leitungstyps überwiegen, wodurch die benachbart zu dem Graben 20 angeordneten Halbleiterzonen 40 eine zu den übrigen Halbleiterzonen 50 komplementäre Nettodotierung aufweisen. Dieser Vorgang wird nachfolgend anhand der Dotierungsverläufe in der Halbleiterschicht 110 vor Durchführung und nach Durchführung der Umwandlungsreaktion erläutert.The basic doping of the first semiconductor zone 110 is chosen such that dopant atoms of one conductivity type predominate, these dopant atoms in turn being selected such that they are much stronger in thermal oxidation than the dopant atoms of the other conductivity type in the thermal oxide formed 30 be installed so that in the semiconductor zones 40 Eventually, dopant atoms of the other conductivity type predominate, making them adjacent to the trench 20 arranged semiconductor zones 40 one to the other semiconductor zones 50 have complementary net funding. This process is subsequently based on the doping profiles in the semiconductor layer 110 explained before carrying out and after carrying out the conversion reaction.

2A zeigt beispielhaft den Dotierungsverlauf in einer lateralen Richtung x in der ersten Halbleiterschicht 110, wobei als Nullpunkt der Skala die in der Darstellung gemäß 1C rechte Seitenwand des in der Darstellung linken Grabens gewählt ist. 2A zeigt, dass die erste Halbleiter schicht 110 in lateraler Richtung eine homogene Grunddotierung mit p-Dotierstoffen und eine homogenen Grunddotierung mit n-Dotierstoffen aufweist, wobei die p-Dotierung überwiegt. 2A shows an example of the doping profile in a lateral direction x in the first semiconductor layer 110 , with the zero point of the scale as shown in the illustration 1C right side wall of the trench on the left in the illustration is selected. 2A shows that the first semiconductor layer 110 has a homogeneous basic doping with p-dopants and a homogeneous basic doping with n-dopants in the lateral direction, the p-doping predominating.

2B zeigt den Dotierungsverlauf in der Halbleiterschicht 110 und dem thermischen Oxid 30 ausgehend von der Grabenwand des nach der Oxidation verkleinerten Grabens. Als p-dotierendes Material ist in dem Beispiel ein solches Dotiermaterial ausgewählt, das sich in dem thermischen Oxid anlagert, was dazu führt, dass in dem Halbleiterbereich 40 die p-Dotierungskonzentration unter die n-Dotierungskonzentration absinkt, wodurch in diesem Halbleiterbereich 40 die n-Dotierungskonzentration überwiegt. Außerdem wurde als n-Dotiermaterial ein solches Dotiermaterial ausgewählt, welches sich in dem thermischen Oxid abreichert, was dazu führt, dass die Dotierstoffkonzentration der n-Dotierstoffatome in der Halbleiterzone 40 gegenüber der Grunddotierung zunimmt. Ein n-Dotiermaterial, dass sich in einem thermischen Oxid abreichert ist beispielsweise Phosphor. Ein p-Dotiermaterial, dass sich in einem thermischen Oxid anreichert ist beispielsweise Bor. 2 B shows the doping curve in the semiconductor layer 110 and the thermal oxide 30 starting from the trench wall of the trench that has been reduced in size after oxidation. In the example, such a doping material is selected as the p-doping material, which accumulates in the thermal oxide, which leads to that in the semiconductor region 40 the p-doping concentration drops below the n-doping concentration, which in this semiconductor region 40 the n-doping concentration predominates. In addition, such a doping material was chosen as the n-doping material, which is depleted in the thermal oxide, which leads to the fact that the dopant concentration of the n-dopant atoms in the semiconductor zone 40 increases compared to the basic funding. An n-doping material that is depleted in a thermal oxide is, for example, phosphorus. A p-doping material that is enriched in a thermal oxide is, for example, boron.

Zusammenfassend entsteht unter Verwendung des erfindungsgemäßen Verfahrens in der ersten Halbleiterschicht 110 eine Kompensationsstruktur mit benachbart zueinander angeordneten Halbleiterzonen 40, 50, die eine komplementäre Nettodotierung aufweisen. Die beabstandet zu dem Graben 20 angeordnete Halbleiterzone 50 ist bei einem Graben, der in Draufsicht eine Gitterstruktur aufweist, säulenförmig ausgebildet und in lateraler Richtung vollständig von der komplementär dotierten Halbleiterzone 40 umgeben. Die Grenzfläche zwischen den beiden Halbleiterzonen 40, 50 mit komplementärer Nettodotierung verläuft in senkrechter Richtung der Halbleiterschicht 110.In summary, using the method according to the invention, arises in the first semiconductor layer 110 a compensation structure with adjacent semiconductor zones 40 . 50 which have a complementary net doping. The spaced apart from the trench 20 arranged semiconductor zone 50 is formed columnar in a trench which has a lattice structure in plan view and completely in the lateral direction from the complementarily doped semiconductor zone 40 surround. The interface between the two semiconductor zones 40 . 50 with complementary net doping runs in the vertical direction of the semiconductor layer 110 ,

3B zeigt die Anordnung gemäß 1D in Draufsicht in der in 1D eingezeichneten Schnittebene B-B nach der Umwandlungsreaktion. 3B shows the arrangement according to 1D in top view in the in 1D drawn section plane BB after the conversion reaction.

Die 4A und 4B veranschaulichen Verfahrensschritte eines weiteren Ausführungsbeispiels eines erfindungsgemäßen Verfahrens zur Herstellung einer Kompensationsstruktur in einer ersten Halbleiterschicht 110. Die erste Halbleiterschicht 110, die durchgehend mit p-Dotierstoffatomen und n-Dotierstoffatomen dotiert ist, ist in dem Ausführungsbeispiel oberhalb einer stark dotierten Halbleiterschicht insbesondere einem Halbleitersubstrat angeordnet, wobei zwischen dieser zweiten Halbleiterschicht 120 und der ersten Halbleiterschicht 110 eine dritte Halbleiterschicht 130 angeordnet ist, die vorzugsweise vom selben Leitungstyp wie die zweite Halbleiterschicht 120 ist, jedoch schwächer als die zweite Halbeiterschicht 120 dotiert ist. 4A zeigt diese Anordnung mit der ersten, zweiten und dritten Halbleiterschicht 110, 120, 130 nach dem Herstellen von Gräben 20, die sich ausgehend von der Vorderseite 101 senkrecht in die erste Halbleiterschicht 110 hineinerstrecken.The 4A and 4B illustrate method steps of a further exemplary embodiment of a method according to the invention for producing a compensation structure in a first semiconductor layer 110 , The first semiconductor layer 110 , which is doped throughout with p-dopant atoms and n-dopant atoms, is arranged in the exemplary embodiment above a heavily doped semiconductor layer, in particular a semiconductor substrate, with this second semiconductor layer between them 120 and the first semiconductor layer 110 a third semiconductor layer 130 is arranged, which is preferably of the same conductivity type as the second semiconductor layer 120 is, however, weaker than the second semiconductor layer 120 is endowed. 4A shows this arrangement with the first, second and third semiconductor layer 110 . 120 . 130 after digging trenches 20 , starting from the front 101 perpendicular to the first semiconductor layer 110 hineinerstrecken.

4B zeigt die Anordnung gemäß 4A nach Durchführung eines thermischen Oxidationsverfahrens, wobei bei diesem Verfahren vor der Oxidation keine Schutzschicht auf die erste Seite 101 aufgebracht wurde, so dass auch die erste Seite 101 der Halbleiterschicht 110 oxidiert wird, woraus auch unterhalb der ersten Seite 101 Halbleiterzonen 42 entstehen, in denen sich die Dotierstoffkonzentration gegenüber der ursprünglichen Dotierstoffkonzentration der Halbleiterschicht 110 ändert. Die Gräben 20 sind in dem Ausführungsbeispiel gemäß 4 schmaler als die Gräben bei dem Ausführungsbeispiel gemäß 1, so dass aufgrund des Oxidationsschrittes die Gräben vollständig mit dem thermischen Oxid 30 aufgefüllt werden. 4B shows the arrangement according to 4A after carrying out a thermal oxidation process, in which case no protective layer was applied to the first side 101 before the oxidation, so that the first side 101 of the semiconductor layer also 110 is oxidized, which also below the first page 101 semiconductor zones 42 arise in which the dopant concentration compared to the original dopant concentration of the semiconductor layer 110 changes. The trenches 20 are in accordance with the embodiment 4 narrower than the trenches in the embodiment according to 1 , so that due to the oxidation step, the trenches completely with the thermal oxide 30 be replenished.

Die Gräben 20 enden in dem Ausführungsbeispiel oberhalb der dritten Halbleiterschicht 130 wobei dieser Abstand jedoch so gering gewählt ist, dass sich nach Durchführung der thermischen Oxidation die Halbleiterzone 40, die eine der Kompensationszonen 40, 50 bildet, von der ersten Seite 101 entlang der Oxidschicht 30 bis an die dritte Halbleiterschicht 130 erstreckt. Der Abstand der Gräben 20 zu der dritten Halbleiterschicht 130 ist insbesondere so gewählt, dass sich das aus der thermischen Oxidation resultierende Oxid 30 bis in die dritte Halbleiterschicht 130 hineinerstreckt. Alternativ besteht die Möglichkeit, die Gräben 20 so zu erzeugen, dass sie bereits vor Durchführung des Umwandlungsschrittes/Oxidationsschrittes bis in die dritte Halbleiterschicht 130 hineinreichen.The trenches 20 end in the exemplary embodiment above the third semiconductor layer 130 this distance, however, is chosen so small that after the thermal oxidation has been carried out the semiconductor zone 40 which is one of the compensation zones 40 . 50 forms, from the first side 101 along the oxide layer 30 up to the third semiconductor layer 130 extends. The distance of the trenches 20 to the third semiconductor layer 130 is chosen in particular so that the oxide resulting from the thermal oxidation 30 down to the third semiconductor layer 130 hineinerstreckt. Alternatively, there is the option of trenches 20 to be generated in such a way that they are carried out into the third semiconductor layer before the conversion step / oxidation step is carried out 130 extend.

Das erfindungsgemäße Verfahren eignet sich zur Herstellung von Kompensationsstrukturen für beliebige vertikale Halbleiterbauelemente, wie nachfolgend veranschaulicht wird. Als Beispiel für ein solches Halbleiterbauelement zeigt 5 eine Diode im Querschnitt, die auf einer Kompensationsstruktur gemäß 1D basiert. Diese Diode wurde aus der Kompensationsstruktur gemäß 1D dadurch erzeugt, dass nach Entfernen der Schutzschicht 210 Dotierstoffatome über die Vorderseite 101 in die Halbleiterschicht 110 implantiert werden, um eine der Anschlusszonen 60 der Diode zu erzeugen. Diese Dotierstoffatome sind komplementär zu den Dotierstoffatomen, mit denen die zweite Halbleiterschicht 120 dotiert ist, die eine der ersten Seite 101 gegenüberliegende zweite Seite des Halbleiterbauelementes bildet. Diese Anschlusszone 60 ist mittels einer ersten Anschlusselektrode 61 kontaktiert und die zweite Halbleiterschicht 120 ist mittels einer zweiten Anschlusselektrode 121 kontaktiert. Die Anschlusszone 60 bildet bei einer p-Dotierung dieser Anschlusszone den p-Emitter bzw. die Anodenzone der Diode und die zweite Anschlusszone 120 bildet den n-Emitter bzw. die Kathodenzone der Diode. Das Bauelement ist zellenartig aufgebaut, d. h. es sind eine Vielzahl gleichartiger Strukturen mit säulenartigen Halbleiterzonen 50 vorhanden, die von komplementär dotierten Halbleiterzonen 40 umgeben sind, wobei diese Halbleiterzonen 40, 50 jeweils die Driftzonen der einzelnen Zellen bilden.The method according to the invention is suitable for producing compensation structures for any vertical semiconductor components, as illustrated below. As an example of such a semiconductor device shows 5 a diode in cross section, which according to a compensation structure 1D based. This diode was made according to the compensation structure 1D generated by removing the protective layer 210 Dopant atoms across the front 101 into the semiconductor layer 110 be implanted to one of the connection zones 60 to produce the diode. These dopant atoms are complementary to the dopant atoms with which the second semiconductor layer 120 is doped, which forms a second side of the semiconductor component opposite the first side 101. This connection zone 60 is by means of a first connection electrode 61 contacted and the second semiconductor layer 120 is by means of a second connection electrode 121 contacted. The connection zone 60 If the connection zone is p-doped, it forms the p-emitter or the anode zone of the diode and the second connection zone 120 forms the n emitter or the cathode zone of the diode. The component is constructed like a cell, ie there are a large number of similar structures with columnar semiconductor zones 50 available from complementary doped semiconductor zones 40 are surrounded, these semiconductor zones 40 . 50 each form the drift zones of the individual cells.

Die 6A bis 6H veranschaulichen ein Verfahren zur Herstellung eines MOS-Transistors basierend auf einer Halbleiterstruktur gemäß 4E. Dieses Verfahren wird nachfolgend anhand eines Beispiels zur Herstellung eines n-leitenden MOS-Transistors erläutert, wobei davon ausgegangen wird, dass die erste und zweite Halbleiterschicht 120, 130 n-dotiert sind und dass als Dotierstoffatome der ersten Halbleiterschicht 110 Bor und Phosphor verwendet werden, so dass die Halbleiterzone 40, die benachbart zu der Oxidschicht 30 angeordnet ist und eine Kompensationszone bildet, n-dotiert ist und die säulenförmige weitere Halbleiterzone 50 die eine komplementäre Kompensationszone bildet, p-dotiert ist.The 6A to 6H illustrate a method of manufacturing a MOS transistor based on a semiconductor structure according to 4E , This method is explained below using an example for producing an n-type MOS transistor, it being assumed that the first and second semiconductor layers 120 . 130 are n-doped and that as dopant atoms of the first semiconductor layer 110 Boron and phosphorus are used so that the semiconductor zone 40 that are adjacent to the oxide layer 30 is arranged and forms a compensation zone, is n-doped and the columnar further semiconductor zone 50 which forms a complementary compensation zone, is p-doped.

Das Verfahren sieht zunächst vor, die Oxidschicht 30 von der ersten Seite 101 zu entfernen und anschließend p-Dotierstoffatome über die erste Seite 101 in die Halbleiterzone 110 einzubringen, so dass unterhalb der ersten Seite 101 eine p-dotierte Halbleiterzone 60 entsteht, wie in 6A dargestellt ist. Diese Halbleiterzone 60 bildet die Body-Zone des späteren Bauelementes, dessen Drain-Zone durch die zweite Halbleiterschicht 120 gebildet ist.The process first provides for the oxide layer 30 to be removed from the first side 101 and then p-type dopant atoms via the first side 101 into the semiconductor zone 110 to introduce, so that a p-doped semiconductor zone below the first side 101 60 arises as in 6A is shown. This semiconductor zone 60 forms the body zone of the later component, its drain zone through the second semiconductor layer 120 is formed.

Anschließend werden über die erste Seite 101 n-Dotierstoffatome weniger tief als die p-Dotierstoffatome der Body-Zone in die Halbleiterschicht 110 eingebracht, woraus unterhalb der ersten Seite 101 eine n-dotierte Halbleiterzone 70 resultiert, die die Source-Zone des MOS-Transistors bildet. Anschließend wird die Oxidschicht 30 bis auf Höhe einer Grenzfläche zwischen die Body-Zone 60 und den Kompensationszonen 40, 50 oder bis unterhalb der Body-Zone 60 zurückgeätzt, wie diesem Ergebnis in 6C dargestellt ist.Then, via the first side 101, n-dopant atoms become less deep than the p-dopant atoms of the body zone in the semiconductor layer 110 introduced, from below the first side 101 an n-doped semiconductor zone 70 results, which forms the source zone of the MOS transistor. Then the oxide layer 30 to the level of an interface between the body zone 60 and the compensation zones 40 . 50 or below the body zone 60 etched back like this result in 6C is shown.

An diesen Verfahrensschritt schließt sich ein weiterer Oxidationsschritt an, um insbesondere an Seitenwänden eines durch Rückätzen der Oxidschicht 30 entstandenen Grabens 24 eine Gate-Oxidschicht auf die Body-Zone 60 und die Source-Zone 70 aufzubringen, wie in 6D dargestellt ist.This process step is followed by a further oxidation step, in particular on the side walls by etching back the oxide layer 30 trench 24 a gate oxide layer on the body zone 60 and the source zone 70 to apply as in 6D is shown.

6E zeigt die Anordnung gemäß 6D nach einem weiteren Verfahrensschritt, bei dem eine Gate-Elektrode 82 oberhalb der Oxidschicht 34 in dem Graben 24 benachbart zu der Bodyzone 60 und der Source-Zone 70 erzeugt wurde, wobei diese Gate-Elektrode durch die Gate-Oxidschicht 80 von den Halbleiterzonen getrennt ist. Die Gate-Elektrode besteht beispielsweise aus Polysilizium. 6E shows the arrangement according to 6D after a further process step in which a gate electrode 82 above the oxide layer 34 in the ditch 24 adjacent to the body zone 60 and the source zone 70 was generated, this gate electrode through the gate oxide layer 80 is separated from the semiconductor zones. The gate electrode is made of polysilicon, for example.

6G zeigt die Anordnung nach einem weiteren Verfahrensschritt, bei dem unter Verwendung einer Ätzmaske 220 ein Kontaktloch erzeugt wurde, das durch die Isolationsschicht 90 und die Source-Zone 70 bis in die Body-Zone 60 reicht. In dieses Kontaktloch wurde eine Anschlusselektrode 72, beispielsweise aus einem Halbleitermaterial, wie Polysilizium, abgeschieden, dass zur Kontaktierung der Source-Zone 70 und zum Kurzschließen der Source-Zone 70 und der Body-Zone 60 dient. 6G shows the arrangement after a further method step, in which using an etching mask 220 a contact hole was created through the insulation layer 90 and the source zone 70 to the body zone 60 enough. A connection electrode was placed in this contact hole 72 , for example from a semiconductor material, such as polysilicon, deposited that for contacting the source zone 70 and to short-circuit the source zone 70 and the body zone 60 serves.

Abschließend wird eine Elektrodenschicht 74 abgeschieden, die die Anschlusselektrode 72 kontaktiert und die die Anschlusselektroden weiterer, nicht näher dargestellter, jedoch identisch aufgebauter Zellen des MOS-Transistors kurzschließt. Diese Anschlusselektrode 74 bildet die Source-Elektrode S des Transistors. Die Kontaktierung der Gate-Elektroden 82 findet versetzt zu der in 6H dargestellten Zeichenebene statt und ist daher nicht explizit dargestellt. Auf die zweite Halbleiterschicht 120 ist eine weitere Anschlusselektrode 121 aufgebracht, die die Drain-Elektrode D des Bauelementes bildet.Finally, an electrode layer 74 deposited the connection electrode 72 contacted and which short-circuits the connection electrodes of other, not shown, but identically constructed cells of the MOS transistor. This connection electrode 74 forms the source electrode S of the transistor. The contacting of the gate electrodes 82 takes place offset to the in 6H shown drawing level instead and is therefore not explicitly shown. On the second semiconductor layer 120 is another connection electrode 121 applied, which forms the drain electrode D of the component.

Die mittels des erfindungsgemäßen Verfahrens hergestellte Kompensationsstruktur mit den sich in vertikaler Richtung der Halbleiterschicht 110 erstreckenden Kompensationszonen 40, 50 bildet zusammen mit der n-dotierten dritten Halbleiterschicht 130 die Drift-Zone des MOS-Transistors.The compensation structure produced by means of the method according to the invention, with the vertical layer of the semiconductor layer 110 extending compensation zones 40 . 50 forms together with the n-doped third semiconductor layer 130 the drift zone of the MOS transistor.

Wesentlich für die Robustheit von Kompensationsbauelementen ist der Verlauf des Kompensationsgrades entlang der Stromflussrichtung, also entlang der Richtung, in der bei leitend angesteuerten Bauelement ein Ladungsträgertransport stattfindet. Bei dem in 6H dargestellten n-leitenden MOS-Transistor findet bei eingeschaltetem Bauelement ein Ladungsträgertransport von der Source-Zone 70 über den sich entlang der Gate-Elektrode 82 ausbildenden leitenden Kanal in der Body-Zone 60, die n-leitende Kompensationszone 40 und die n-leitende Pufferzone 130 zu der n-leitenden Drain-Zone 120 statt. Wie in der bereits erläuterten DE 198 40 032 C1 beschrieben ist, ist es bei n-leitenden Kompensationsbauelementen erwünscht, den Kompensationsgrad im Bereich eines pn-Übergangs zwischen der Kompensationsstruktur und einem p-Gebiet, im vorliegenden Fall der Bodyzone, negativ zu wählen, also eine p-lastige Dotierung einzustellen, und diesen Kompensationsgrad mit zunehmenden Abstand von der Body-Zone ansteigen zu lassen. Bei p-leitenden Kompensationsbauelementen ist es hingegen erwünscht, im Bereich des pn-Übergangs eine n-lastige Dotierung einzustellen (was gemäß der Definition des Kompensationsgrades für p-leitende Bauelemente ebenfalls einem negativen Kompensationsgrad entspricht) und den Überschuss der n-Dotierung gegenüber der p-Dotierung mit zunehmendem Abstand von diesem pn-Übergang abnehmen zu lassen.Essential for the robustness of compensation components is the course of the degree of compensation along the direction of current flow, that is, along the direction in which a charge carrier is transported in the case of a component controlled by a control. At the in 6H The n-type MOS transistor shown takes place a charge carrier transport from the source zone when the component is switched on 70 over which extends along the gate electrode 82 forming conductive channel in the body zone 60 , the n-type compensation zone 40 and the n-type buffer zone 130 to the n-type drain zone 120 instead of. As explained in the DE 198 40 032 C1 In the case of n-type compensation components, it is desirable to choose the degree of compensation in the region of a pn junction between the compensation structure and a p-region, in the present case the body zone, negatively, that is to say to set a p-type doping, and this degree of compensation to increase with increasing distance from the body zone. In the case of p-type compensation components, on the other hand, it is desirable to set an n-type doping in the region of the pn junction (which also corresponds to a negative degree of compensation according to the definition of the degree of compensation for p-type components) and the excess of the n-doping compared to the p -Doping decrease with increasing distance from this pn junction.

Um eine derartige Variation des Kompensationsgrades zu erreichen, bietet das erfindungsgemäße Verfahren unterschiedliche Möglichkeiten. So besteht die Möglichkeit, nach Durchführen eines Umwandlungsreaktionsschrittes die entstandene Halbleiterverbindungsschicht im oberen oder im unteren Bereich des Grabens 20 zu entfernen und eine weitere Umwandlungsreaktion herbeizuführen, wie nachfolgend anhand der 7A und 7B erläutert wird. 7A zeigt eine Anordnung gemäß 1D nach einem teilweisen Entfernen der Oxidschicht 30 von den Grabenseitenwänden 22 im oberen Bereich des Grabens. An dieses Entfernen der Oxidschicht schließt sich ein weiterer Oxidationsschicht an, durch den Oxidationsschichten 32 an den freiliegenden Seitenwänden des durch Rückätzen des Oxids 30 entstandenen Grabens 24 erzeugt werden. Dies bewirkt, dass im oberen Bereich des Grabens zusätzliche Ladungsträger des einen Leitungstyps, beispielsweise p-Ladungsträger bei Verwendung von Bor als p-Dotierstoff, in das entstehende Halbleiteroxid 32 eingelagert werden, woraus eine n-lastige Dotierung in der Halbleiterschicht 110 im oberen Bereich des Grabens 24 resultiert, was für p-leitende Kompensationsbauelemente erwünscht ist. Die nach dem Rückätzen verbleibenden Abschnitte der Oxidschicht 30 schützen die Halbleiterschicht 110 im unteren Bereich des Grabens 24 während des weiteren Umwandlungsschrittes.In order to achieve such a variation in the degree of compensation, the method according to the invention offers different possibilities. So there is the possibility, after performing a conversion reaction step, the resulting half conductor connection layer in the upper or lower region of the trench 20 to remove and bring about another conversion reaction, as follows using the 7A and 7B is explained. 7A shows an arrangement according to 1D after a partial removal of the oxide layer 30 from the trench side walls 22 in the upper part of the trench. This removal of the oxide layer is followed by a further oxidation layer through which the oxidation layers 32 on the exposed sidewalls by etching back the oxide 30 trench 24 be generated. This has the effect that in the upper region of the trench additional charge carriers of the one conductivity type, for example p-charge carriers when boron is used as the p-dopant, into the resulting semiconductor oxide 32 can be embedded, resulting in an n-type doping in the semiconductor layer 110 in the upper region of the trench 24 results in what is desired for p-type compensation components. The sections of the oxide layer remaining after the etching back 30 protect the semiconductor layer 110 in the lower part of the trench 24 during the further conversion step.

Alternativ zu einem teilweisen Rücksätzen der Oxidschicht 30, besteht in nicht näher dargestellter Weise die Möglichkeit, die Oxidschicht 30 vollständig aus dem Graben 24 zu entfernen und im unteren Bereich des Grabens 24 eine Schutzschicht, beispielsweise eine Nitridschicht, auf die Grabenseitenwände aufzubringen.Alternatively to a partial reset of the oxide layer 30 , there is a possibility, not shown, of the oxide layer 30 completely out of the ditch 24 to remove and in the lower part of the trench 24 to apply a protective layer, for example a nitride layer, to the trench side walls.

Soll bei Verwendung eines sich in dem Oxid anreichernden p-Dotierstoffes eine n-lastige Dotierung in der Halbleiterschicht 110 im Bereich der ersten Seite 110 erzeugt werden, so ist vorgesehen, in der Halbleiterschicht 110 im unteren Bereich des Grabens 24 eine erneute Umwandlungsreaktion durchzuführen, wozu die durch die erste Umwandlungsreaktion gebildete Oxidschicht im unteren Bereich des Grabens entfernt wird oder wozu diese Oxidschicht 30 vollständig entfernt und im oberen Bereich der Grabenseitenwände eine Schutzschicht aufgebracht wird.If a p-type dopant that accumulates in the oxide is to be used, an n-type doping in the semiconductor layer 110 are generated in the area of the first side 110, it is provided in the semiconductor layer 110 in the lower part of the trench 24 carry out a renewed conversion reaction, for which purpose the oxide layer formed by the first conversion reaction is removed in the lower region of the trench, or for what purpose this oxide layer 30 completely removed and a protective layer is applied in the upper area of the trench side walls.

Entsprechend kann eine p-lastige Dotierung durch eine weitere Umwandlungsreaktion im oberen Bereich des Grabens erreicht werden, wenn n-Dotierstoffatome verwendet werden, die sich in dem Oxid anreichern.Accordingly, a p-heavy Doping through a further conversion reaction in the upper range of the trench can be achieved if n-dopant atoms are used, that accumulate in the oxide.

Eine weitere Möglichkeit zur Variation des Kompensationsgrades besteht darin, die Grunddotierung der ersten Halbleiterschicht 110 in vertikaler Richtung der Halbleiterschicht 110 zu variieren, eine derartige Variationen der Grunddotierung kann bezugnehmend auf die 8A bis 8C beispielsweise dadurch bewirkt werden, dass die Halbleiterschicht 110 aus mehreren epitaktisch abgeschiedenen Halbleiterschichten 110A–110E hergestellt wird, wobei die einzelnen Halbleiterschichten jeweils nach deren Abscheiden beispielsweise mittels einer Ionenimplantation dotiert werden und die Implantationsdosis von Abscheideschritt zu Abscheideschritt variiert. Dieses Verfahren ist fertigungstechnisch mit bekannten Methoden einfach umsetzbar und zur exakten Einstellung eines gewünschten Dotierungsverlaufes besonders geeignet.A further possibility for varying the degree of compensation consists in the basic doping of the first semiconductor layer 110 in the vertical direction of the semiconductor layer 110 To vary, such variations in the basic funding can refer to the 8A to 8C can be caused, for example, by the semiconductor layer 110 from several epitaxially deposited semiconductor layers 110A-110E is produced, the individual semiconductor layers each being doped after their deposition, for example by means of an ion implantation, and the implantation dose varies from deposition step to deposition step. This method is easy to implement in terms of production technology using known methods and is particularly suitable for precisely setting a desired doping profile.

Bei diesem Verfahren besteht auch die Möglichkeit, undotierte Epitaxieschichten abzuscheiden und sowohl p-Dotierstoffe als auch n-Dotierstoffe zu implantieren, wobei beispielsweise die Implantationsdosis für p-Dotierstoffe von Halbleiterschicht zu Halbleiterschicht zunimmt, um im Bereich der ersten Seite 101 einen negativen Kompensationsgrad zu erreichen. Weiterhin besteht die Möglichkeit, Epitaxieschichten mit einer n-Grunddotierung abzuscheiden und lediglich die p-Dotierstoffe in jede der Epitaxieschichten zu implantieren.This procedure also exists the possibility, to deposit undoped epitaxial layers and both p-type dopants as well as implanting n-dopants, for example the Implantation dose for p-dopants increases from semiconductor layer to semiconductor layer, around a negative degree of compensation in the area of the first side 101 to reach. There is also the possibility of epitaxial layers to be deposited with an n-basic doping and only the p-dopants to implant in each of the epitaxial layers.

9 zeigt beispielhaft den Verlauf des Dotierungsgrades in der ersten Halbleiterschicht 110 ausgehend von der ersten Seite 101. Dieser Kompensationsgrad ist durchweg negativ, da vor der Umwandlungsreaktion überall in der ersten Halbleiterschicht 110 P-Dotierstoffe überwiegen. Der Kompensationsgrad ist dabei im Bereich der ersten Seite 101 am negativsten und nimmt ausgehend von der ersten Seite 101 in Z-Richtung zu, wobei z0 die Grenzfläche zwischen der ersten Halbleiterschicht 110 und der zweiten Halbleiterschicht 120 bezeichnet. Diese zweite Halbleiterschicht 120 ist vorzugsweise stark n-dotiert, so dass der Kompensationsgrad hier rapide zu Positivwerten ansteigt. 9 shows an example of the course of the degree of doping in the first semiconductor layer 110 starting from the first side 101. This degree of compensation is entirely negative, since before the conversion reaction everywhere in the first semiconductor layer 110 P dopants predominate. The degree of compensation is most negative in the area of the first side 101 and increases from the first side 101 in the Z direction, where z0 is the interface between the first semiconductor layer 110 and the second semiconductor layer 120 designated. This second semiconductor layer 120 is preferably heavily n-doped so that the degree of compensation rises rapidly to positive values.

Die gestrichelte Linie in 9 zeigt den Kompensationsgrad in der ersten Halbleiterschicht 110 nach Herstellen von Gräben und Durchführen der Umwandlungsreaktion. Hieraus wird deutlich, dass der Kompensationsgrad ansteigt, wenn ein p-Dotierstoffmaterial verwendet wird, das in das thermische Oxid eingelagert wird, so dass sich die Anzahl der p-Dotierstoffatome in der ersten Halbleiterschicht 110 verringert. Die Grunddotierung der ersten Halbleiterschicht 110 ist vorzugsweise so, dass auch nach Durchführen der Umwandlungsreaktion der Kompensationsgrad im Bereich der ersten Seite 101 noch negativ ist, mit zunehmenden Abstand zu der ersten Seite 101 in vertikaler Richtung jedoch zu positiven Werten hin ansteigt.The dashed line in 9 shows the degree of compensation in the first semiconductor layer 110 after digging trenches and performing the conversion reaction. From this it becomes clear that the degree of compensation increases when a p-dopant material is used which is embedded in the thermal oxide, so that the number of p-dopant atoms in the first semiconductor layer 110 reduced. The basic doping of the first semiconductor layer 110 is preferably such that even after the conversion reaction has been carried out, the degree of compensation in the region of the first side 101 is still negative, but increases with increasing distance from the first side 101 in the vertical direction toward positive values.

Um einen Spannungsdurchbruch möglichst im Inneren des Halbleiterkörpers zu erreichen besteht bezugnehmend auf das Beispiel in 6H außerdem die Möglichkeit, die vertikalen Abmessungen der dritten Halbleiterschicht 130 in etwa entsprechend der vertikalen Abmessungen der Kompensationszonen 40, 50 zu wählen und die Grunddotierung der ersten Halbleiterschicht 110 so zu wählen, dass auch nach Durchführen der Umwandlungsreaktion in der ersten Halbleiterschicht 110 p-Dotierstoffe überwiegen. Unter der Voraussetzung, dass die gesamte Driftzone, also der Abschnitt mit den Kompensationszonen 40, 50 und der Abschnitt mit der dritten Halbleiterschicht 130 voll kompensiert ist, dass also die Anzahl der p-Ladungsträger in der ersten Halbleiterschicht der Summe der Anzahl der n-Ladungsträger in der ersten und dritten Halbleiterschicht entspricht, wird ein Spannungsdurchbruch dann im Bereich der Grenzfläche zwischen den Kompensationszonen 40, 50 und der dritten Halbleiterschicht 130 erfolgen.In order to achieve a voltage breakdown in the interior of the semiconductor body as far as possible, reference is made to the example in FIG 6H also the possibility of the vertical dimensions of the third semiconductor layer 130 roughly according to the vertical dimensions of the compensation zones 40 . 50 to choose and the basic doping of the first semiconductor layer 110 to be selected so that even after the conversion reaction has been carried out in the first semiconductor layer 110 p-dopants predominate. Provided that the entire drift zone, i.e. the section with the compensation zones 40 . 50 and the section with the third semiconductor layer 130 is fully compensated for, that is, the number of p charge carriers in the first semiconductor layer corresponds to the sum of the number of n charge carriers in the first and third semiconductor layers, a voltage breakdown will then occur in the area of the interface between the compensation zones 40 . 50 and the third semiconductor layer 130 respectively.

Es sei darauf hingewiesen, dass das anhand der 6A bis 6H erläuterte Verfahren zur Herstellung eines MOS-Transistors lediglich beispielhaft ist. Es sind zahlreiche Abwandlungen zur Herstellung eines solchen Transistors ausgehend von einer mittels des erfindungsgemäßen Verfahrens erzeugten Kompensationsstruktur denkbar.It should be noted that this is based on the 6A to 6H explained method for producing a MOS transistor is only exemplary. Numerous modifications to the manufacture of such a transistor are conceivable on the basis of a compensation structure generated by means of the method according to the invention.

So kann als Ausgangspunkt des Verfahrens selbstverständlich auch eine Kompensationsstruktur gemäß 1D verwendet werden, bei der der Graben nicht vollständig mit einem Oxid aufgefüllt ist. Dieser Graben kann vor dem Herstellen der Gate-Elektrode mit einer geeigneten Isolationsschicht, beispielsweise aus einem Oxid, einem nicht dotierten Polysilizium oder einem Dielektrikum, aufgefüllt werden. Außerdem kann die Oxidschicht 30 aus dem Graben 20 entfernt werden und der Graben mit einer anderen geeigneten Dielektrikumsschicht aufgefüllt werden.A compensation structure can of course also be used as the starting point of the method 1D are used in which the trench is not completely filled with an oxide. This trench can be filled with a suitable insulation layer, for example made of an oxide, an undoped polysilicon or a dielectric, before the gate electrode is produced. In addition, the oxide layer 30 out of the ditch 20 are removed and the trench is filled with another suitable dielectric layer.

Weiterhin besteht die Möglichkeit, den Graben, der nach Durchführung der Umwandlungsreaktion nicht vollständig mit einem Oxid aufgefüllt ist, nur im oberen Bereich, in dem die Gate-Elektrode erzeugt wird, aufzufüllen um einen "Stöpsel" zu erzeugen, unter dem ein Hohlraum verbleibt.There is also the possibility the trench that after performing the conversion reaction is not completely filled with an oxide, only in the upper area in which the gate electrode is produced to fill up to create a "plug" under which has a cavity.

Bezugnehmend auf das Verfahren in 1 wird darauf hingewiesen, dass auch die Möglichkeit besteht, die Schutzschicht 210 auf den Boden 21 des Grabens aufzubringen, sofern sich der Graben bis in die erste Halbleiterschicht 120 erstreckt, wobei die Schutzschicht 210 am Boden des Grabens verhindert, dass die erste Halbleiterschicht 110 oxidiert wird, woraus lediglich Oxidationsschichten 30 an den Seitenwänden 22 der Gräben 20 entstehen.Referring to the procedure in 1 it is pointed out that there is also the possibility of the protective layer 210 on the ground 21 of the trench, provided that the trench extends into the first semiconductor layer 120 extends, the protective layer 210 at the bottom of the trench prevents the first semiconductor layer 110 is oxidized, from which only oxidation layers 30 on the side walls 22 the trenches 20 arise.

Selbstverständlich kann auch bei dem Verfahren gemäß 1 zwischen der ersten Halbleiterschicht 110 und der zweiten Halbleiterschicht 120 eine Pufferschicht entsprechend der Pufferschicht 130 angeordnet sein.Of course, the method according to 1 between the first semiconductor layer 110 and the second semiconductor layer 120 a buffer layer corresponding to the buffer layer 130 be arranged.

Abschließend sei darauf hingewiesen, dass obige Ausführungen bezüglich des Kompensationsgrades in den Kompensationszonen 40, 50 selbstverständlich nur dann gilt, wenn diese Kompensationszonen im Inneren eines Zellenfeldes angeordnet sind. Sofern es sich um Kompensationszonen im Randbereich eines Bauelementes handelt, gelten obige Ausführungen bezüglich des Verlaufes des Kompensationsgrades nicht zwingend, da diese Randbereiche nicht stromführend sind, so dass eine im Zellenfeld gewünschte Robustheit dort nicht unbedingt berücksichtigt werden muss. Entsprechend handelt es sich bei den Abschnitten der ersten Halbleiterschicht, die durchgehend mit Dotierstoffatomen des ersten und zweiten Leitungstyps dotiert sind, vorzugsweise nur um solche Abschnitte, die zur Herstellung einer Kompensationsstruktur im Zellenfeld eines Bauelements dienen.In conclusion, it should be noted that the above statements regarding the degree of compensation in the compensation zones 40 . 50 of course, only applies if these compensation zones are arranged inside a cell field. If there are compensation zones in the edge area of a component, the above statements regarding the course of the degree of compensation do not necessarily apply, since these edge areas are not current-carrying, so that a robustness desired in the cell field does not necessarily have to be taken into account there. Accordingly, the sections of the first semiconductor layer which are doped throughout with dopant atoms of the first and second conductivity types are preferably only those sections which are used to produce a compensation structure in the cell field of a component.

Bei dem erfindungsgemäßen Verfahren besteht auch die Möglichkeit, mehr als zwei unterschiedliche Dotiermaterialien für die Grunddotierung der Halbleiterschicht zu verwenden. So besteht beispielsweise die Möglichkeit, neben Phosphor als n-dotierendem Material Arsen als n-dotierendes Material für die Grunddotierung der Halbleiterschicht zu verwenden. Arsen besitzt ein anderes Diffusionsverhalten als Phosphor, besitzt jedoch ein ähnliches Segregationsverhalten und reichert sich bei einer Oxidation in den die Oxidschicht umgebenden Halbleiterbereichen an.In the method according to the invention there is also the possibility more than two different doping materials for the basic doping of the To use semiconductor layer. For example, there is the possibility in addition to phosphorus as n-doping Arsenic material as an n-doping material for the basic doping of the semiconductor layer to use. Arsenic has a different diffusion behavior than Phosphorus, but has a similar one Segregation behavior and accumulates when oxidized in the semiconductor regions surrounding the oxide layer.

110110
erste Halbleiterschichtfirst Semiconductor layer
120120
zweite Halbleiterschichtsecond Semiconductor layer
130130
dritte Halbleiterschichtthird Semiconductor layer
110A–110E110A-110E
Abschnitte der ersten Halbleiterschichtsections the first semiconductor layer
40, 4440 44
erste Kompensationszonefirst compensation zone
5050
zweite Kompensationszonesecond compensation zone
30, 3230 32
Halbleiterverbindungsschicht, OxidschichtCompound semiconductor layer, oxide
20, 2420 24
Grabendig
210210
Schutzschichtprotective layer
8181
Gate-ElektrodeGate electrode
6060
Body-ZoneBody zone
7070
Source-ZoneSource zone
9090
Isolationsschichtinsulation layer
121121
Anschlusselektrodeterminal electrode
6161
Anschlusselektrodeterminal electrode
101101
erste Seitefirst page
220220
Ätzmaskeetching mask
7272
Elektrodeelectrode
200200
Ätzmaskeetching mask

Claims (22)

Verfahren zur Herstellung, einer eine Kompensationsstruktur aufweisenden Halbleiterschicht, wobei das Verfahren folgende Merkmale aufweist: a) Bereitstellen einer eine erste Seite (101) aufweisenden ersten Halbleiterschicht (110), die durchgehend mit Ladungsträgern eines ersten Leistungstyps und mit Ladungsträgern eines zweiten Leitungstyps dotiert ist, und die wenigstens einen Graben (20) aufweist, der sich ausgehend von der Vorderseite (101) in einem mit Ladungsträgern des ersten und zweiten Leitungstyps dotierten Abschnitt der Halbleiterschicht (110) hinein erstreckt, b) Herbeiführen einer Umwandlungsreaktion, durch welche Bereiche der ersten Halbleiterschicht (110) wenigstens im Bereich einer Seitenwand des Grabens (20) derart in eine Halbleiterverbindungsschicht umgewandelt werden, dass eine Änderung der Ladungsträgerkonzentration des ersten und/oder zweiten Leitungstyps in zu der Halbleiterverbindungsschicht (30) benachbarten Bereichen (40) in der Halbleiterschicht (110) erfolgt.Method for producing a semiconductor layer having a compensation structure, the method having the following features: a) providing a first semiconductor layer having a first side (101) ( 110 ) which is continuously doped with charge carriers of a first power type and with charge carriers of a second conductivity type, and which has at least one trench ( 20 ) starting from the front ( 101 ) in a section of the semiconductor layer doped with charge carriers of the first and second conductivity types ( 110 ) extends into it, b) inducing a conversion reaction through which regions of the first semiconductor layer ( 110 ) at least in the area of a side wall of the trench ( 20 ) are converted into a semiconductor compound layer such that a change in the charge carrier concentration of the first and / or second conductivity type in to the semiconductor compound layer ( 30 ) neighboring areas ( 40 ) in the semiconductor layer ( 110 ) he follows. Verfahren nach Anspruch 1, bei dem die Umwandlungsreaktion eine thermische Oxidation ist.The method of claim 1, wherein the conversion reaction is thermal oxidation. Verfahren nach Anspruch 1 oder 2, bei dem erste Dotierstoffatome, zu der die Grunddotierung des ersten Leitungstyps in der ersten Halbleiterschicht (110) beitragen, derart gewählt sind, dass sie sich in der Halbleiterverbindungsschicht (30) anreichern, so dass eine Reduktion der Ladungsträgerkonzentration in den zu der Halbleiterverbindungsschicht (30) benachbarten Bereichen (40) erfolgt.Method according to Claim 1 or 2, in which the first dopant atoms to which the basic doping of the first conductivity type in the first semiconductor layer ( 110 ) are chosen such that they are in the semiconductor compound layer ( 30 ) enrich, so that a reduction in the charge carrier concentration in the to the semiconductor compound layer ( 30 ) neighboring areas ( 40 ) he follows. Verfahren nach Anspruch 1 oder 2, bei dem zweite Dotierstoffatome, die zu der Grunddotierung des zweiten Leitungstyps in der ersten Halbleiterschicht 110 beitragen, derart gewählt sind, dass sie sich in der Halbleiterverbindungsschicht (30) abreichern, so dass eine Erhöhung der Ladungsträgerkonzentration dieses Leitungstyps in den zu der Halbleiterverbindungsschicht (30) benachbarten Bereichen (40) erfolgt.The method of claim 1 or 2, wherein the second dopant atoms that contribute to the basic doping of the second conductivity type in the first semiconductor layer 110 are selected such that they are in the semiconductor compound layer ( 30 ) deplete, so that an increase in the charge carrier concentration of this conductivity type in the to the semiconductor connection layer ( 30 ) neighboring areas ( 40 ) he follows. Verfahren nach einem der vorangehenden Ansprüche, bei dem die erste Halbleiterschicht (110) an einer der ersten Seite (101) abgewandten Seite auf eine zweite Halbleiterschicht (120) des zweiten Leitungstyps aufgebracht ist.Method according to one of the preceding claims, in which the first semiconductor layer ( 110 ) on a side facing away from the first side (101) onto a second semiconductor layer ( 120 ) of the second conduction type is applied. Verfahren nach Anspruch 15, bei dem zwischen der ersten Halbleiterschicht (10) und der zweiten Halbleiterschicht (120) eine dritte Halbleiterschicht (130) des zweiten Leitungstyps angeordnet ist, die schwächer als die zweite Halbleiterschicht (120) dotiert ist.The method of claim 15, wherein between the first semiconductor layer ( 10 ) and the second semiconductor layer ( 120 ) a third semiconductor layer ( 130 ) of the second conductivity type, which is weaker than the second semiconductor layer ( 120 ) is endowed. Verfahren nach einem der Ansprüche 1 bis 6, bei dem die erste Halbleiterschicht (110) vor dem Umwandlungsreaktionsschritt homogen mit Ladungsträgern des ersten Leitungstyps und homogen mit Ladungsträgern des zweiten Leitungstyps dotiert ist.Method according to one of Claims 1 to 6, in which the first semiconductor layer ( 110 ) is homogeneously doped with charge carriers of the first conductivity type and homogeneously with charge carriers of the second conductivity type before the conversion reaction step. Verfahren nach Anspruch 7, bei dem nach Durchführung eines ersten Umwandlungsreaktionsschrittes die in dem Graben (20) entstandene Halbleiterverbindungsschicht (30) abschnittsweise von Bereichen der ersten Halbleiterschicht (110) in dem Graben entfernt wird und bei dem anschließend ein weiterer Umwandlungsreaktionsschritt durchgeführt wird.The method of claim 7, wherein after performing a first conversion reaction step, the in the trench ( 20 ) resulting semiconductor compound layer ( 30 ) in sections from regions of the first semiconductor layer ( 110 ) is removed in the trench and a further conversion reaction step is subsequently carried out. Verfahren nach Anspruch 6 und 7, bei dem die Dotierung der ersten Halbleiterschicht (110) so gewählt ist, dass in dieser ersten Halbleiterschicht (110) insgesamt Ladungsträger des ersten Leitungstyps überwiegen und dass die Summe der Ladungsträger des zweiten Leitungstyps in der ersten und dritten Halbleiterzone (110, 130) der Anzahl der Ladungsträger des ersten Leitungstyps in der ersten Halbleiterschicht (110) entspricht.Method according to Claims 6 and 7, in which the doping of the first semiconductor layer ( 110 ) is selected so that in this first semiconductor layer ( 110 ) overall, charge carriers of the first conductivity type predominate and that the sum of the charge carriers of the second conductivity type in the first and third semiconductor zones ( 110 . 130 ) the number of charge carriers of the first conductivity type in the first semiconductor layer ( 110 ) corresponds. Verfahren nach einem der Ansprüche 1 bis 6, bei dem die Dotierungskonzentration der Dotierstoffatome wenigstens eines Leitungstyps in der ersten Halbleiterschicht vor dem Umwandlungsschritt in einer Richtung senkrecht zu der ersten Seite (101) variiert.Method according to one of claims 1 to 6, wherein the doping concentration the dopant atoms of at least one conductivity type in the first semiconductor layer before the converting step in a direction perpendicular to the first Page (101) varies. Verfahren nach Anspruch 10, bei dem die Dotierungskonzentration derart variiert, dass im Bereich der ersten Seite (101) das Verhältnis der Anzahl von Dotierstoffatomen des ersten Leitungstyps zu Dotierstoffatomen des zweiten Leistungstyps pro Volumeneinheit positiv ist und dass dieses Verhältnis ausgehend von der Vorderseite (101) in vertikaler Richtung des Halbleiterkörpers (100) abnimmt.Method according to Claim 10, in which the doping concentration varies in such a way that in the region of the first side (101) the ratio of the number of dopant atoms of the first conductivity type to dopant atoms of the second power type per unit volume is positive and that this ratio starting from the front ( 101 ) in the vertical direction of the semiconductor body ( 100 ) decreases. Verfahren nach Anspruch 10, bei dem die Dotierungskonzentrationen der Dotierstoffatome des ersten Leistungstyps und der Dotierstoffatome des zweiten Leistungstyps in der Richtung senkrecht zu der ersten Seite (101) in gleichem Maß variieren.The method of claim 10, wherein the doping concentrations the dopant atoms of the first performance type and the dopant atoms of the second power type in the direction perpendicular to the first Page (101) vary by the same amount. Verfahren nach einem der Ansprüche 5 bis 11, bei dem der wenigstens eine Graben (20) derart erzeugt wird, dass er bis in die zweite oder bis in die dritte Halbleiterschicht (120, 130) reicht.Method according to one of Claims 5 to 11, in which the at least one trench ( 20 ) is generated in such a way that it extends into the second or third semiconductor layer ( 120 . 130 ) enough. Verfahren nach einem der vorangehenden Ansprüche, bei der der wenigstens eine Graben (20) vor der Dotierung der ersten Halbleiterschicht (110) mit Ladungsträgern des ersten und zweiten Leitungstyps hergestellt wird.Method according to one of the preceding claims, in which the at least one trench ( 20 ) before doping the first semiconductor layer ( 110 ) is produced with charge carriers of the first and second conductivity types. Verfahren nach einem der Ansprüche 1 bis 13, bei dem der wenigstens eine Graben (20) nach der Dotierung der ersten Halbleiterschicht (110) mit Ladungsträgern des ersten und zweiten Leitungstyps hergestellt wird.Method according to one of Claims 1 to 13, in which the at least one trench ( 20 ) after doping the first semiconductor layer ( 110 ) is produced with charge carriers of the first and second conductivity types. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Bereitstellung der ersten Halbleiterschicht folgende Verfahrensschritte umfasst: – Bereitstellen eines Grundmaterialkörpers (120; 120, 130), – Abscheiden wenigstens einer durchgehend mit Dotierstoffatomen des ersten und zweiten Leistungstyps dotierten Halbleiterschicht (110) auf den Grundmaterialkörper (120; 120, 130).Method according to one of the preceding claims, in which the provision of the first semiconductor layer comprises the following method steps: provision of a base material body ( 120 ; 120 . 130 ), - depositing at least one semiconductor layer continuously doped with dopant atoms of the first and second power type ( 110 ) on the base material body ( 120 ; 120 . 130 ). Verfahren nach einem der Ansprüche 1 bis 15, bei dem die Bereitstellung der ersten Halbleiterschicht folgende Verfahrensschritte umfasst: – Bereitstellen eines Grundmaterialkörpers (120; 120, 130), – Aufbringen wenigstens einer undotierten oder eine Grunddotierung eines Leistungstyps aufweisenden Halbleiterschicht (110A–110E) auf den Grundmaterialkörper, – Implantieren von Dotierstoffatomen des ersten und/oder zweiten Leitungstyps in die wenigstens eine Halbleiterschicht (110A–110E), – Ausdiffundieren der in die wenigstens eine Halbleiterschicht (110A–110E) implantierten Dotierstoffatome.Method according to one of Claims 1 to 15, in which the provision of the first semiconductor layer comprises the following method steps: provision of a base material body ( 120 ; 120 . 130 ), - Apply at least one undoped or one Basic doping of a semiconductor layer having a power type ( 110A-110E ) on the base material body, - implanting dopant atoms of the first and / or second conductivity type into the at least one semiconductor layer ( 110A-110E ) - diffusing out into the at least one semiconductor layer ( 110A-110E ) implanted dopant atoms. Verfahren nach Anspruch 17, bei dem aufeinanderfolgend mehrere Halbleiterschichten (110A–110E) abgeschieden werden, wobei die Implantationsdosis der eingebrachten Dotierstoffatome von Halbleiterschicht zu Halbleiterschicht variiert.The method according to claim 17, in which a plurality of semiconductor layers ( 110A-110E ) are deposited, the implantation dose of the introduced dopant atoms varying from semiconductor layer to semiconductor layer. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Dotierstoffatome des ersten Leistungstyps Boratome sind.Method according to one of the preceding claims, where the dopant atoms of the first power type are boron atoms. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Dotierstoffatome des zweiten Leistungstyps Phosphoratome sind.Method according to one of the preceding claims, which the dopant atoms of the second performance type phosphorus atoms are. Verwendung einer eine Kompensationsstruktur aufweisenden Halbleiterschicht nach einem der Ansprüche 1 bis 19 bei der Herstellung eines MOS-Transistors, wobei das Herstellungsverfahren folgende Verfahrensschritte aufweist: – Herstellen einer Kanalzone (60) des ersten Leitungstyps unterhalb der ersten Seite (101) benachbart zu dem Graben (20), – Herstellen einer ersten Anschlusszone (70) benachbart zu dem Graben (20) in der Kanalzone (60), – Herstellen einer gegenüber dem Halbleiterkörper (100) isolierten Anschlusselektrode (81) in dem Graben (20) benachbart zu der ersten Anschlusszone (70) und der Kanalzone (60).Use of a semiconductor layer having a compensation structure according to one of Claims 1 to 19 in the production of a MOS transistor, the production method comprising the following method steps: 60 ) of the first conduction type below the first side (101) adjacent to the trench ( 20 ), - Establishing a first connection zone ( 70 ) adjacent to the trench ( 20 ) in the canal zone ( 60 ), - manufacture of one with respect to the semiconductor body ( 100 ) insulated connection electrode ( 81 ) in the trench ( 20 ) adjacent to the first connection zone ( 70 ) and the canal zone ( 60 ). Herstellungsverfahren nach Anspruch 21, bei dem die Halbleiterverbindungsschicht (30) vor dem Herstellen der Steuerelektrode (30) aus dem wenigstens einen Graben (20) entfernt wird und der Graben teilweise mit einem elektrisch isolierenden Material vor dem Herstellen der Steuerelektrode (89) aufgefüllt wird.A manufacturing method according to claim 21, wherein the semiconductor compound layer ( 30 ) before manufacturing the control electrode ( 30 ) from the at least one trench ( 20 ) is removed and the trench is partially covered with an electrically insulating material before the control electrode is produced ( 89 ) is filled up.
DE10316710A 2003-04-11 2003-04-11 Making semiconductor layer with compensation structure for MOS transistor manufacture employs thermal oxidation conversion reaction influencing local dopant concentrations Expired - Fee Related DE10316710B3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10316710A DE10316710B3 (en) 2003-04-11 2003-04-11 Making semiconductor layer with compensation structure for MOS transistor manufacture employs thermal oxidation conversion reaction influencing local dopant concentrations

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10316710A DE10316710B3 (en) 2003-04-11 2003-04-11 Making semiconductor layer with compensation structure for MOS transistor manufacture employs thermal oxidation conversion reaction influencing local dopant concentrations

Publications (1)

Publication Number Publication Date
DE10316710B3 true DE10316710B3 (en) 2004-08-12

Family

ID=32695244

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10316710A Expired - Fee Related DE10316710B3 (en) 2003-04-11 2003-04-11 Making semiconductor layer with compensation structure for MOS transistor manufacture employs thermal oxidation conversion reaction influencing local dopant concentrations

Country Status (1)

Country Link
DE (1) DE10316710B3 (en)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
US5438215A (en) * 1993-03-25 1995-08-01 Siemens Aktiengesellschaft Power MOSFET
WO1999023703A1 (en) * 1997-11-03 1999-05-14 Infineon Technologies Ag High voltage resistant edge structure for semiconductor elements
DE19808348C1 (en) * 1998-02-27 1999-06-24 Siemens Ag Semiconductor component, such as field-effect power semiconductor device
DE19840032C1 (en) * 1998-09-02 1999-11-18 Siemens Ag Semiconductor device for compensation element
DE19604043C2 (en) * 1996-02-05 2001-11-29 Siemens Ag Semiconductor component controllable by field effect
DE10024480A1 (en) * 2000-05-18 2001-11-29 Infineon Technologies Ag Compensation component with improved robustness has nested regions doped so point of maximum electric strength of field resulting from two perpendicular fields is displaced
US6376878B1 (en) * 2000-02-11 2002-04-23 Fairchild Semiconductor Corporation MOS-gated devices with alternating zones of conductivity

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
US5438215A (en) * 1993-03-25 1995-08-01 Siemens Aktiengesellschaft Power MOSFET
DE19604043C2 (en) * 1996-02-05 2001-11-29 Siemens Ag Semiconductor component controllable by field effect
WO1999023703A1 (en) * 1997-11-03 1999-05-14 Infineon Technologies Ag High voltage resistant edge structure for semiconductor elements
DE19808348C1 (en) * 1998-02-27 1999-06-24 Siemens Ag Semiconductor component, such as field-effect power semiconductor device
DE19840032C1 (en) * 1998-09-02 1999-11-18 Siemens Ag Semiconductor device for compensation element
US6376878B1 (en) * 2000-02-11 2002-04-23 Fairchild Semiconductor Corporation MOS-gated devices with alternating zones of conductivity
DE10024480A1 (en) * 2000-05-18 2001-11-29 Infineon Technologies Ag Compensation component with improved robustness has nested regions doped so point of maximum electric strength of field resulting from two perpendicular fields is displaced

Similar Documents

Publication Publication Date Title
EP1114466B1 (en) High-voltage semiconductor component
DE102009038731B4 (en) Semiconductor component with charge carrier compensation structure and method for manufacturing a semiconductor component
EP1408554B1 (en) Field effect controlled semiconductor component
DE69735349T2 (en) TRIANGLE DIGITIZED TRANSISTOR TRANSISTOR
DE112016003510B4 (en) SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
DE102008039845B4 (en) IGBT with a semiconductor body
DE69936090T2 (en) Trench MOSFET with improved breakdown voltage and on-resistance characteristics and methods of manufacture
DE69635824T2 (en) DIGITAL TRANSISTOR TRANSISTOR WITH DIGITAL LAYER FOR REDUCED SWITCHING RESISTANCE AND IMPROVED ROBUSTNESS
DE10052149B4 (en) Method for producing a semiconductor component
DE19949364B4 (en) Semiconductor device with MOS-gate control and trench structure and method of manufacture
DE102007030755B3 (en) Semiconductor device having a trench edge having edge and method for producing a border termination
DE102008023349B4 (en) Semiconductor device
DE102012105685B4 (en) Semiconductor device with voltage compensation structure
DE102006045441B4 (en) A method of manufacturing a semiconductor device device having a trench transistor structure
DE102013105060B4 (en) VERTICAL SEMICONDUCTOR DEVICE
DE102014100883B4 (en) Semiconductor devices having a super junction structure that has a vertical impurity distribution
DE102013113343A1 (en) SEMICONDUCTOR DEVICE WITH A RIB AND A DRAIN EXTENSION RANGE AND METHOD OF MANUFACTURE
DE112005001434B4 (en) MOS gate-connected power semiconductor device with source field electrode
DE19818300C1 (en) Lateral high voltage sidewall transistor
DE112007001578T5 (en) Lateral Fet with trench gate with direct source-drain current path
DE102011080351A1 (en) Semiconductor device with a lateral diode
DE102008018865A1 (en) Semiconductor component and method for its production
DE112004001846B4 (en) LDMOS transistor
DE102004041198A1 (en) Lateral semiconductor component to act as a field-effect transistor has a semiconductor body with first and second sides forming front and rear sides respectively
DE102005048447B4 (en) Semiconductor power device with charge compensation structure and method of making the same

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee