DE10318921B4 - Herstellungsverfahren für eine Halbleitereinrichtung - Google Patents

Herstellungsverfahren für eine Halbleitereinrichtung Download PDF

Info

Publication number
DE10318921B4
DE10318921B4 DE10318921.1A DE10318921A DE10318921B4 DE 10318921 B4 DE10318921 B4 DE 10318921B4 DE 10318921 A DE10318921 A DE 10318921A DE 10318921 B4 DE10318921 B4 DE 10318921B4
Authority
DE
Germany
Prior art keywords
silver
copper
thin film
metal
metal region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10318921.1A
Other languages
English (en)
Other versions
DE10318921A1 (de
Inventor
Kazuyoshi Ueno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of DE10318921A1 publication Critical patent/DE10318921A1/de
Application granted granted Critical
Publication of DE10318921B4 publication Critical patent/DE10318921B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Verfahren zur Herstellung einer Halbleitereinrichtung, umfassend einen Metallbereich (111) auf einem Halbleitersubstrat, wobei der Metallbereich Kupfer und Silber umfasst, umfassend die Schritte:
(1) Bilden einer Impfmetalldünnschicht enthaltend Kupfer oder eine Kupfer-Silber-Legierung (107) auf dem Halbleitersubstrat;
(2) Benetzen der Oberfläche der Impfmetalldünnschicht (107) mit einer Silber enthaltenden Flüssigkeit unter Bildung einer Silber enthaltenden Schicht (108);
(2a) hiernach Benetzen der Silber enthaltenden Schicht (108) mit einer Kupferbeschichtungsdünnschicht (110) und
(3) Erwärmen der Impfmetalldünnschicht (107), der Silber enthaltenden Schicht (108) und der Kupferbeschichtungsdünnschicht (110), wobei
nach dem Erwärmen der Metallbereich (111) als Kupfer-Silber-Legierung ausgebildet ist, deren Silbergehalt mehr als 1 Gew.% der Gesamtmenge der Einzelmetalle in dem Metallbereich (111) ausmacht, und wobei vor Schritt (1) ein Schritt des Ausbildens einer metallischen Sperrschicht (106) ausgeführt wird, wobei die Sperrschicht Ti, TiN, W, WN, Ta oder TaN enthält.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitereinrichtung, umfassend einen Silber und Kupfer enthaltenden Metallbereich.
  • 2. Beschreibung des Standes der Technik
  • Die jüngste gesteigerte Integration von Halbleitereinrichtungen erfordert die Verwendung von Kupfer als Material für Quer- oder gegenseitige Verbindungen, Kopplungen, Vermaschungen (im folgenden meist kurz: Verbindungen) oder Steckteile, im folgenden kurz: Stecker. Im Vergleich zu Aluminium, das herkömmlicherweise verwendet wurde, hat Kupfer vorteilhafte Eigenschaften eines niedrigeren Widerstandes und eines höheren Ionenwanderungswiderstandes (Widerstand gegen Elektromigration).
  • Da jedoch die Einrichtungen kompakter wurden, ist bei Verbindungen oder Kopplungen, die Kupfer verwenden, die Ionenwanderung signifikant geworden. Üblicherweise wird ein Kupferfilm oder eine Kupferschicht als Kupferverbindung durch (metallisches) Beschichten gebildet, was den Kupferfilm als Aggregat einer Anzahl polykristalliner Kupferkörner ergibt. Wenn an eine Kupferverbindung mit dieser Struktur eine Spannung angelegt wird, tritt über die Grenzschicht des Kupferkorns ein Stoffaustausch oder -übergang auf, was zur Ionenwanderung führt. Bei schmaleren gegenseitigen Verbindungen ist die Kupferkorngröße kleiner, und damit wird das Problem der Ionenwanderung aufgrund des Stoffübergangs über solche Korngrenzen noch signifikanter.
  • Um dieses Problem der Ionenwanderung bzw. Elektronenmigration (im folgenden kurz als „EM” bezeichnet) zu lösen, wurden verschiedene Versuche angestellt, bei denen einer gegenseitigen Verbindung aus Kupfer Silber zugesetzt wird.
  • Die offengelegte japanische Patentveröfflichung JP 2000-349085 A offenbart eine aus einer Silber enthaltenden Kupferlegierung hergestellte Verbindung und beschreibt, daß die Verbindung einen Silbergehalt innerhalb eines Bereichs von mindestens 0,1 Gew.% bis weniger als ihre maximale Grenze der Löslichkeit im festen Zustand aufweist. Wenn es sich um mehr Silber als die maximale Festlöslichkeitsgrenze handelt, kann das Metall eine Kupferzusammensetzung bilden, die zum Bruch oder Reißen der gegenseitigen Verbindung führt.
  • Die japanische offengelegte Patentveröffentlichung JP H11-204524 A offenbart eine Verbindung, hergestellt aus einer Silber enthaltenden Kupferlegierung, und beschreibt, daß der Silbergehalt in der Verbindung vorzugsweise 1 Gew.% oder weniger beträgt, und stellt dar, wie eine Verbindung ausgebildet wird, die aus einer Kupferlegierung enthaltend Silber bei 0,1 Gew.% als spezifisches Beispiel hergestellt wird.
  • US-Patent 6 291 082 B1 offenbart ein Verfahren zum Herstellen eines Halbleitersubstrates durch Bilden einer Impfmetalldünnschicht, Benetzen deren Oberflächen mit einer Silber enthaltenden Flüssigkeit zur Bildung einer Silber enthaltenden Dünnschicht, darauf Bilden einer Kupferbeschichtungsdünnschicht und Erwärmen der Kupferbeschichtungsdünnschicht, um eine Kupfer-Silber-Legierung-Dünnschicht zu bilden. Hier wird als Impfmetalldünnschicht eine Palladium- oder eine Silberschicht verwendet. Diese wird direkt auf das Dielektrikum aufgebracht. Im Ergebnis entsteht eine Struktur mit einem eingekapselten Kupferkern.
  • Die JP 2000-269214 A schließlich offenbart ein Verfahren zur Herstellung eines Halbleitersubstrats durch Sputtern. Um eine bessere Ausfüllung der Kontaktlöcher zu gewährleisten, wird in dieser Schrift zwecks Absenkung des Schmelzpunktes des Kupfers Silber zugegeben, um eine Legierung mit niedrigerem Schmelzpunkt zu erhalten.
  • Es sind einige weitere Versuche unter Verwendung einer Silber enthaltenden Kupferkopplung oder -verbindung angestellt worden, um die Ionenwanderung zu minimieren, und alle diese Untersuchungen sind damit beendet worden, daß sich im Lichte des Zweckes der Silbergehalt innerhalb seiner Feststofflöslichkeitsgrenze in einer Kupferschicht(-film) und somit bei äußerstenfalls 1 Gew.% befindet. Es sind keine Verfahren entwickelt worden, um konsistent eine Silber und Kupfer enthaltende Legierung mit einem Kupfergehalt über der obigen Grenze auszubilden, und daher gibt es nur wenig Information über die physikalischen Eigenschaften solch einer Legierungsschicht und ihrer Auswirkungen auf die Arbeitsweise der Einrichtung, wenn eine Anwendung bei einer Halbleitereinrichtung stattfindet.
  • Indessen ist die Ionenwanderung in einer Kupferkopplung oder -verbindung ein bedeutendes Problem geworden. 2 zeigt einen schematischen Querschnitt einer mehrlagigen Kupferverbindung, die nach einem Damaszierungs-Verfahren ausgebildet ist, wobei eine obere (gegenseitige) Verbindung 121b mit einer unteren (gegenseitigen) Verbindung 121a verbunden ist und die obere Verbindung 121b aus einem Verbindungsstecker und einer daran ausgebildeten Verbindung besteht. In 2a ist eine Fehlstelle 122 auf der Seite der oberen Verbindung 121b ausgebildet. Das heißt, die Leerstelle ist in einem Durchgangsbereich in der oberen Verbindung 121b ausgebildet. In 2b ist auf der Oberfläche der unteren Verbindung 121a eine Fehlstelle 122 ausgebildet. Eine solche Fehlstelle kann durch eine innere/interne Belastung hervorgerufen werden, die in der Kupferverbindung beispielsweise aufgrund des Wärmeverlaufs während eines Halbleiterprozesses erzeugt wird. In 2a kann die Leerstelle 122 durch nach oben gerichtete Ionenwanderung von Kupfer in dem Durchgang wegen eines Kupfer-„Hochziehens” in dem oberen Verbindungsteil 121b ausgebildet werden. In 2b kann das Kupfer horizontal in der unteren Verbindung 121a wandern, was zur Bildung der Leerstelle 122 führt.
  • Unsere Untersuchungen haben gezeigt, daß ein solches Phämonen der Leerstellenbildung in hervorstechender Weise bei 150°C auftritt, wobei es sich um eine praktische Verfahrenstemperatur für eine Halbleitereinrichtung (beispielsweise bei Klebe-, das heißt Bonding-Prozessen und Photoresist-Einbrennverfahren) ist. Eine so gebildete Leerstelle kann einen Verbindungsfehler zwischen Verbindungsstecker und Verbindung erzeugen sowie eine geringere Leistung der Halbleitereinrichtung und Instabilität in derselben nach einer längeren Benutzungsdauer verursachen.
  • Um die Erzeugung einer solchen Ionenwanderung durch Belastung zu vermeiden, ist neben entsprechenden Forschungs- und Überprüfungsverfahren das Material selbst für einen Metallbereich wie z. B. eine Verbindung zu untersuchen.
  • Weiterhin erfordern die jüngsten Bedürfnisse eines höheren Niveaus des Betriebes der Einrichtung das Entwickeln eines Materials für eine Verbindung, die einen Betrieb bei höherer Geschwindigkeit als eine Kupferverbindung hervorbringt.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Angesichts dieser Schwierigkeiten ist es ein Ziel der Erfindung, den Widerstand gegen Belastungsionenwanderung bei einer Halbleitereinrichtung zu verbessern, die einen metallischen Bereich umfaßt, und so die Zuverlässigkeit der Einrichtung zu verbessern.
  • Ein weiteres Ziel dieser Erfindung liegt darin, für ein Verfahren zur geeigneten und verträglichen Herstellung einer solchen Halbleitereinrichtung zu sorgen.
  • Die Erfindung sieht ein Verfahren gemäß Anspruch 1 sowie ein Verfahren nach Anspruch 2 vor sowie weitere vorteilhafte Ausführungen gemäß den Unteransprüchen 3 bis 8.
  • Gemäß diesem Verfahren zur Herstellung einer Halbleitereinrichtung führt das Benetzen der Oberfläche der Impfmetalldünnschicht mit einer Silber enthaltenden Flüssigkeit zum Ausfällen von Silber; das darauf erfolgende Erwärmen läßt das Silber in den Metallbereich diffundieren. Im Ergebnis kann so ein Metallbereich in geeigneter Weise ausgebildet werden. Gemäß der Erfindung kann ein aus einer Kupfer-Silber-Legierung hergestellter Metallbereich durch ein geeignetes Verfahren (dieser Art) verträglich und reproduzierbar ausgebildet werden. Da die Beschichtungslösung selbst kein Silber enthalten muß, kann dieselbe großzügiger und freier ausgewählt werden.
  • Gemäß dem Verfahren der Herstellung der Halbleitereinrichtung diffundiert das ausgefällte Silber nach dem Benetzen mit der Silber enthaltenden Lösung in einen darauf ausgebildeten Metallbereich. In der Folge kann in geeigneter Weise ein Silber enthaltender metallischer Bereich ausgebildet werden. Gemäß der Erfindung kann der aus einer Kupfer-Silber-Legierung hergestellte Metallbereich konsistent durch einen geeigneten Prozeß ausgebildet werden. Weiterhin kann die metallische Zusammensetzung in dem Metallbereich homogen hergestellt werden.
  • Das Benetzen bzw. Aufbringen einer Silber enthaltenden metallischen Beschichtungslösung kann nach dem Bilden eines Beschichtungsfilms/einer Beschichtungsdünnschicht unter Verwendung einer Silber-freien Beschichtungslösung ausgeführt werden. Dieses Verfahren kann beispielsweise folgende Schritte umfassen: Bilden einer/s Kupferdünnschicht/-films derart, daß sie/er teilweise eine Höhlung ausfüllt, die in einer Isolierdünnschicht auf einem Halbleitersubstrat ausgebildet ist; daraufhin Benetzen der Oberfläche der Kupferdünnschicht mit einer Silber enthaltenden Beschichtungslösung zur Bildung einer Silber enthaltenden Dünnschicht auf der Kupferdünnschicht; und sodann Polieren der gesamten Oberfläche des Substrats, um die Kupferdünnschicht und die Silber enthaltende Dünnschicht allein in der Höhlung zu belassen. Wahlweise kann dieser Prozeß auch folgende Schritte umfassen: Bilden einer Silber enthaltenden Dünnschicht; Bilden einer Kupferdünnschicht auf der Silber enthaltenden Dünnschicht; und Polieren der Substratoberfläche, wie oben beschrieben.
  • Gemäß diesem Verfahren zur Herstellung einer Halbleitereinrichtung kann durch ein geeignetes Verfahren ein aus einer Kupfer-Silber-Legierung hergestellter Metallbereich konsistent ausgebildet werden. In dem Metallbereich kann eine homogene Metallzusammensetzung vorgesehen werden.
  • Der Metallbereich bei der gemäß der Erfindung hergestellten Halbleitereinrichtung weist eine größere Menge an Silber als derjenige bei einem herkömmlichen Verbindungsaufbau aus einer Kupfer-Silber-Legierung auf, und es ist damit möglich, wirksam die Belastungsionenwanderung zu verhindern, wenn dieser beispielsweise während eines Verfahrens zur Herstellung eines Halbleiters einem Wärmeverlauf ausgesetzt wird.
  • Die Erfindung sorgt somit für eine Halbleitereinrichtung, die einen metallischen Bereich auf einem Halbleitersubstrat umfaßt, wobei der maximale Hysteresefehler bei der Temperatur-Belastungskurve im Metallbereich 150 MPa oder weniger beträgt.
  • Wenn die Halbleitereinrichtung einem Wärmeverlauf ausgesetzt wird, zeigt die Temperatur-Belastungskurve für den Metallbereich im allgemeinen verschiedene Muster bei den Erwärmungs- und Abkühlungsprozesse. Der Indikator für den Unterschied wird als „maximaler Hysteresefehler” definiert. Der maximale Hysteresefehler ist die maximale Abstandsbreite zwischen den Kurven, die die Erwärmungs- und Abkühlungsabläufe zeigen. Beispielsweise ist die Maximalbreite zwischen einem Erwärmungsprozeß a und Abkühlungsprozeß b in 8 der maximale Hysteresefehler. Bei der Halbleitereinrichtung wird der irreversible Verlust reduziert, indem man die Einrichtung während des Prozesses der Herstellung des Halbleiters einem Wärmeverlauf aussetzt. Auf diese Weise wird die Belastungsmigration wirkungsvoll verhindert.
  • Die Erfindung stellt weiter eine Halbleitereinrichtung bereit, die einen Metallbereich auf einem Halbleitersubstrat umfaßt, wobei die Rekristallisierungstemperatur einer Metallkomponente in dem Metallbereich 200°C oder höher ist. Die Rekristallisierungstemperatur ist eine Temperatur, bei der aufgrund der Atomdiffusion eine Umwandlung der Kristallkörner aufgrund eines Kornwachsens auftritt. Da die Rekristallisierung zu einer Leerstelle oder einer Verspannung im Metallbereich führen kann, ist eine höhere Rekristallisierungstemperatur eine wichtige Voraussetzung, um einen zuverlässigen Metallbereich zu schaffen. Die obige Halbleitereinrichtung hat eine Rekristallisierungstemperatur über 200°C, so daß der irreversible Verlust minimiert werden kann, wenn man die Einrichtung einem Wärmeverlauf aussetzt. Damit kann die Ionenwanderung infolge Belastung wirkungsvoll vermieden werden. Die Rekristallisierungstemperatur kann beispielsweise durch Messen der Hysteresekurve bestimmt werden. 9 zeigt ein Verfahren, um die Rekristallisierungstemperatur zu bestimmen. Während des Erwärmungsprozesses entspricht der Wendepunkt, das heißt der Schnittpunkt zwischen einer Geraden und einer horizontalen Linie nach Beginn des Temperaturanstiegs, der Rekristallisierungstemperatur. In dieser Darstellung beträgt die Rekristallisierungstemperatur 220°C.
  • Bei einer Halbleitereinrichtung nach der Erfindung kann der Metallbereich aus einem Silber enthaltenden Metall in der Form eines Verbindungssteckers oder -anschlusses hergestellt werden.
  • Bei einem Verfahren zur Herstellung einer Halbleitereinrichtung gemäß der Erfindung weist der Silbergehalt mehr als 1 Gew.% im Verhältnis zur Gesamtmenge der Einzelmetalle im Metallbereich nach der Erwärmung ausmachen. Somit kann in verträglicher und reproduzierbarer Weise ein hochgradig gegen Belastungsionenwanderung resistenter Metallbereich gebildet werden.
  • Wenn der Metallbereich der Erfindung aus einer Kupfer-Silber-Legierung hergestellt wird, können weiterhin andere Komponenten hinzugefügt werden. Beispielsweise können Komponenten wie Zr, In, Al, Ti und Sn bis zu 1 Gew.% der Gesamtmenge der Metalle hinzugefügt werden. Zr und/oder In können hinzugefügt werden, um die Haftfähigkeit zwischen dem Metallbereich und einer Isolierdünnschicht und/oder zwischen dem Metallbereich und einer Sperr-Metalldünnschicht zu verbessern. Al, Ti und Sn können in die Oberfläche der reaktiven Kupfer-Silber-Legierungsdünnschicht diffundieren, die an die Materialatome gebunden werden soll, die die Zwischenlage-Isolierdünnschicht aufbauen, was zu einer verbesserten Haftfähigkeit führt.
  • Während einige Aspekte der Erfindung beschrieben wurden, ist es möglich, demgegenüber Variationen vorzunehmen. Z. B. werden die Auswirkungen der Erfindung noch hervorstechender, wenn sie auf eine Verbindungsstruktur angewendet wird, die durch einen Damaszierungsprozeß ausgebildet wird. Diese Aspekte werden nachfolgend beschrieben.
  • Spezifisch kann ein Metallbereich der Erfindung durch Einzel- oder Doppel-Damaszierungsprozeß ausgebildet werden. Ein Einzel-Damaszierungsprozeß umfaßt folgende Schritte:
    • (a) Ausbilden einer ersten gegenseitigen Verbindung als Metalldünnschicht/-film auf einem Halbleitersubstrat;
    • (b) Ausbilden einer ersten Zwischenlage-Isolierdünnschicht über der gesamten oberen Fläche des Halbleitersubstrats derart, daß sie die erste gegenseitige Verbindung abdeckt;
    • (c) selektives Entfernen der ersten Zwischenlage-Isolierdünnschicht zur Ausbildung eines Verbindungsloches, das durch die obere Fläche der ersten gegenseitigen Verbindung reicht;
    • (d) Ausbilden einer Sperr-Metallfilm-Abdeckung der inneren Oberfläche des Verbindungsloches und dann Ausbilden einer Metalldünnschicht, die das Verbindungsloch füllt;
    • (e) Entfernen der Metalldünnschicht, die außerhalb des Verbindungsloches gebildet ist;
    • (f) Ausbilden einer zweiten Zwischenlage-Isolierdünnschicht über der gesamten Oberfläche des Halbleitersubstrats derart, daß sie die in dem Verbindungsloch gebildete Metalldünnschicht abdeckt;
    • (g) selektives Entfernen der zweiten Zwischenlage-Isolierdünnschicht zur Bildung einer Rinne zur gegenseitigen Verbindung, an deren Boden die in dem Verbindungsloch ausgebildete Metalldünnschicht freigelegt wird;
    • (h) Ausbilden einer Sperr-Metalldünnschicht, die die innere Oberfläche der Rinne zur gegenseitigen Verbindung abdeckt, und dann Ausbilden einer Metalldünnschicht, die die Verbindungsrinne füllt; und
    • (i) Entfernen der außerhalb der Verbindungsrinne gebildeten Metalldünnschicht zur Bildung einer zweiten gegenseitigen Verbindung.
  • Bei diesem Verfahren können die ersten und zweiten gegenseitigen Verbindungen und das gesamte Verbindungsloch oder ein Teil davon ein „metallischer Bereich” sein, auf den eine Halbleitereinrichtung oder ein Verfahren gemäß der Erfindung angewendet wird. Einige der Schritte (a) bis (i) können, wenn geeignet, weggelassen werden.
  • Ein doppelter Damaszierungsprozeß umfaßt folgende Schritte:
    • (a) Bilden einer ersten gegenseitigen Verbindung als Metalldünnschicht auf einem Halbleitersubstrat;
    • (b) Ausbilden einer ersten Zwischenlage-Isolierdünnschicht über der gesamten Oberfläche des Halbleitersubstrats derart, daß sie die erste gegenseitige Verbindung abdeckt;
    • (c) selektives Entfernen der ersten Zwischenlage-Isolierdünnschicht zur Bildung eines Verbindungsloches, das bis zur oberen Fläche der ersten gegenseitigen Verbindung reicht, und zur Bildung einer Rinne zur gegenseitigen Verbindung, die mit der oberen Fläche des Verbindungsloches verbunden ist;
    • (d) Ausbilden einer Sperr-Metalldünnschicht, die die inneren Flächen des Verbindungsloches und der Verbindungs-Rinne abdeckt, und dann Ausbilden einer Metalldünnschicht derart, daß sie das Verbindungsloch und die Verbindungs-Rinne füllt; und
    • (e) Entfernen der außerhalb der Verbindungsrinne gebildeten Metalldünnschicht.
  • Bei diesem Verfahren können die ersten und zweiten gegenseitigen Verbindungen und das gesamte Verbindungsloch oder ein Teil davon einen „Metallbereich” bilden, auf den eine Halbleitereinrichtung oder ein Verfahren nach der Erfindung angewendet werden kann. Einige der Schritte (a) bis (e) können, wenn geeignet, fortgelassen werden.
  • Der Aufbau gegenseitiger Verbindung, der nach dem obigen Damaszierungsverfahren ausgebildet wird, umfaßt das Halbleitersubstrat; die erste gegenseitige Verbindung, die auf dem Halbleitersubstrat gebildet ist; den Verbindungsstecker, der mit der ersten gegenseitigen Verbindung verbunden ist; und die zweite gegenseitige Verbindung, die mit dem Verbindungsstecker verbunden ist.
  • Bei dieser Halbleitereinrichtung können die ersten und zweiten gegenseitigen Verbindungen und das gesamte Verbindungsloch oder ein Teil davon einen „Metallbereich”/„metallischen Bereich” bilden, auf den diese Erfindung anwendbar ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt einen Querschnitt, der eine Ausführungsform einer Halbleitereinrichtung gemäß der Erfindung darstellt;
  • 2 zeigt im Querschnitt einen gegenseitigen Verbindungsaufbau, in dem eine Leerstelle aufgrund einer Belastungsionenwanderung gebildet ist;
  • 3 bis 6 sind Prozeßdiagramme, die ein Verfahren zur Herstellung eines gegenseitigen Verbindungsaufbaus, in 1a gezeigt, darstellen;
  • 7 ist ein Schaubild, das ein Beispiel einer Hysteresiskurve zeigt;
  • 8 ist ein Schaubild, das ein Beispiel einer Hysteresiskurve zeigt;
  • 9 zeigt ein Verfahren zum Bestimmen der Rekristallisierungstempertur;
  • 10 stellt das Prinzip der Bestimmung eines Durchgangskettenwiderstandes dar;
  • 11 bis 15 sind Schaubilder, die beispielhafte Ergebnisse zur Bestimmung einer Hysteresiskurve darstellen;
  • 16 ist ein Zustandsschaubild für eine eutektische Zweikomponenten-Ag-Cu-Zusammensetzung;
  • 17 zeigt die Beziehung zwischen Silbergehalt und Verbindungswiderstand.
  • In diesen Zeichnungen haben die Symbole/Bezugszeichen folgende Bedeutungen: 22a ist eine erste gegenseitige Verbindung; 22b ist eine zweite gegenseitige Verbindung; 28 ist ein Verbindungsstecker oder -zapfen; 101 ist eine Isolierdünnschicht; 102 ist eine Sperr-Metalldünnschicht; 103 ist eine Kupfer-Silber-Legierungsdünnschicht; 104 ist eine Zwischenlage-Isolierdünnschicht; 105 ist eine Rinne zur gegenseitigen Verbindung; 106, 106a und 106b sind Sperr-Metalldünnschichten; 107 ist eine Impfmetalldünnschicht; 108 ist eine Silber enthaltende Dünnschicht; 110 ist eine Kupferbeschichtungsdünnschicht; 111 ist eine Kupfer-Silber-Legierung-Dünnschicht; 111a ist ein Zwischenlage-Verbindungsstecker oder -zapfen; 111b ist eine Kupfer-Silber-Legierung-Dünnschicht; 114 ist eine Kupfer-Silber-Legierung-Beschichtungsdünnschicht; 117 ist eine Kupferbeschichtungsdünnschicht; 121a ist eine untere gegenseitige Verbindung; 121b ist eine obere gegenseitige Verbindung; und 122 ist eine Leerstelle.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • 1a zeigt eine Ausführungsform, bei der die Erfindung auf einen Kupfer-Multilagen-Verbindungsaufbau angewendet wird, der durch ein sogenanntes duales Damaszierungsverfahren ausgebildet ist. In einer Isolierdünnschicht 101 ist eine untere gegenseitige Verbindung ausgebildet, die aus einer Sperr-Metalldünnschicht 102 und einer Kupfer-Silber-Legierungsdünnschicht 103 besteht. Auf der Isolierungsdünnschicht ist eine Zwischenlage-Isolierungsdünnschicht 104 gebildet, in der eine obere gegenseitige Verbindung gebildet ist, die aus einer Sperr-Metalldünnschicht 106 und einer Kupfer-Silber-Legierungsdünnschicht 111 gebildet ist. Die obere Verbindung hat einen T-förmigen Querschnitt. Der untere Teil der T-Form ist ein für die gegenseitige Verbindung dienender Verbindungsstecker oder -zapfen, während der obere Teil der T-Form eine obere gegenseitige Verbindung ist.
  • Der Ausdruck „Legierung”, wie er hier verwendet wird, bedeutet Erzeugnisse, die man durch Schmelzen und Koagulieren von zwei oder mehreren Elementen erhält, und es ist beabsichtigt, dabei ebenfalls solche einzuschließen, die ein nicht-metallisches oder halb-metallisches Element zusätzlich zu den metallischen Elementen aufweisen. Abhängig von der Mischungsart der Einzelelementen kann eine Legierung den Zustand einer Festlösung oder einer intermetallischen Zusammensetzung oder einer Mischung daraus aufweisen. Damit umfaßt der Begriff „Legierung”, wie er hier verwendet wird, ebenfalls ein Produkt, das eine Komponente bis zur Grenze ihrer Feststofflöslichkeit oder weiter enthält.
  • Bei der Kupfer-Silber-Legierungsdünnschicht 103 und der Kupfer-Silber-Legierungsdünnschicht 111 beträgt der Silbergehalt zu der gesamten Legierungsschicht 1 Gew.% oder mehr, noch bevorzugter 2 Gew.% oder mehr, um in konsistenter Weise eine Belastungsionenwanderung zu verhindern. Der Silbergehalt der gesamten Legierungsdünnschicht beträgt 3 Gew.% oder mehr und kann in wirkungsvoller Weise den maximalen Hysteresefehler verringern, was in einer noch stabileren Verhinderung der Belastungsmigration (Ionenwanderung) resultiert. Insbesondere kann, wenn die Erfindung auf ein Verfahren zur Bildung metallischer gegenseitiger Verbindungen mit verschiedenen Verbindungsbreiten verwendet wird, der oben beschriebene Silbergehalt das Einführen einer vorbestimmten Silbermenge in gleichbleibender Weise in jede Verbindung ermöglichen, was zu einer wirkungsvollen Verhinderung der Ionenwanderung unter Belastung führt. So besteht keine spezielle Obergrenze für den Silbergehalt in Bezug auf die Gesamtlegierungsdünnschicht, aber im Lichte einer stabilen Ausbildung einer Kupfer-Silber-Legierungsdünnschicht kann er vorzugsweise 99 Gew.% oder weniger, noch bevorzugter 80 Gew.% oder weniger, besonders bevorzugt 50 Gew.% oder weniger betragen. Im Hinblick auf die Verringerung des Widerstandes beträgt der Silbergehalt der Gesamtlegierungsdünnschicht vorzugsweise 90 Gew.% oder mehr, noch bevorzugter 95 Gew.% oder mehr und besonders bevorzugt 98 Gew.% oder mehr.
  • Der Silbergehalt ist vorzugsweise höher als die Feststofflöslichkeitsgrenze des Silbers in Kupfer. Damit kann, selbst wenn der Herstellungsprozeß geändert wird, die Ionenwanderung unter Belastung beständiger verhindert werden. Obwohl der Grund hierfür noch nicht völlig nachvollziehbar und verständlich ist, würde der Silbergehalt mit mehr als der Feststofflöslichkeitsbegrenzung des Silbers in Kupfer den Einfluß der Hysterese beträchtlich reduzieren, wenn die Kupfer-Silber-Legierung einem Wärmeverlauf ausgesetzt wird. Dies wird in den Beispielen beschrieben.
  • Die Festlöslichkeitsgrenze des Silbers im Kupfer wird unter Bezugnahme auf 16 beschrieben. Wie hier gezeigt, weist eine eutektische Ag-Cu-Zweikomponenten-Zusammensetzung einen eutektischen Punkt Y bei 39.9 Gew.% (umgeformt in Silber-Gew.% zu Kupfer), eine eutektische Temperatur von 779°C und eine maximale Feststofflöslichkeitsgrenze von Ag zu Cu (Z; ein Punkt, an dem die Feststofflöslichkeitsgrenze von Silber in Kupfer das Maximum ausmacht) von 4,9 Gew.% beträgt. In 16 ist die Feststofflöslichkeitsgrenze auf der Kurve X über der Temperatur aufgetragen, und die Feststofflöslichkeitsgrenze hat im Punkte Z (Maximum der Feststofflöslichkeitsgrenze) ihr Maximum.
  • Bei der Herstellung einer Halbleitereinrichtung beträgt die maximale Verfahrenstemperatur ungefähr 400°C, bei der die Feststofflöslichkeitsgrenze ungefähr 1 Gew.% (umgewandelt auf Ag-Gew.% zu Kupfer) beträgt. Bei der Erfindung beträgt der Silbergehalt der Gesamtmenge der Einzelmetalle in einem Metallbereich vorzugsweise mehr als die Feststofflöslichkeitsgrenze von Silber zu Kupfer. Diese Feststofflöslichkeitsgrenze nimmt vorzugsweise innerhalb eines Temperaturbereichs von beispielsweise 0°C bis 400°C das Maximum der Feststofflöslichkeitsgrenze ein.
  • Es gibt eine Ausführungsform, bei der die vorliegende Erfindung auf eine gegenseitige Verbindungsstruktur angewendet wird, die durch ein Damaszierungsverfahren gebildet ist. 1b zeigt ein Anwendungsbeispiel der Erfindung auf einen mehrlagigen Kupfer-Verbindungsaufbau, ausgebildet durch ein einfaches Damaszierungsverfahren. Die in 1a gezeigte Struktur hat den Vorteil, daß die Zahl der Herstellungsschritte durch gleichzeitiges Bilden eines Zwischenlage-Verbindungssteckers und einer Verbindung verringert werden kann. Jedoch kann der Einfluß der Ionenwanderung signifikanter werden, da Zwischenlage-Verbindungsstecker und die Verbindung als integriertes Teil ausgebildet werden, was zur höheren Neigung der Bildung von Leerstellen bei einer Methode, wie sie in 2a gezeigt ist, führt. Andererseits ist in 1b, obwohl die Zahl der Herstellungsschritte zunimmt, die Kupfer-Silber-Legierungsdünnschicht in zwei Teile getrennt, d. h. Zwischenlage-Verbindungszapfen und Verbindung über eine dazwischenliegende Sperr-Metalldünnschicht 106b, so daß die Belastungsionenwanderung stark verringert werden kann. In 1b ist eine untere gegenseitige Verbindung ausgebildet, die aus einer Sperr-Metalldünnschicht 102 und einer Kupfer-Silber-Legierungsdünnschicht 103 in einer Isolierdünnschicht 101 besteht. Auf der Isolierungsdünnschicht ist eine Zwischenlage-Isolierungsdünnschicht 104 ausgebildet, in der ein Zwischenzapfen, bestehend aus einem Zwischenlage-Verbindungszapfen oder -stecker 111a als Kupfer-Silber-Legierung und einer Sperr-Metalldünnschicht 106a ebenso wie eine obere gegenseitige Verbindung, bestehend aus einer Kupfer-Silber-Legierungsdünnschicht 111b und einer Sperr-Metalldünnschicht 106b, gebildet sind. In der Kupfer-Silber-Legierungsdünnschicht 103, dem Zwischenlage-Verbindungszapfen oder -stecker 111a und der Kupfer-Silber-Legierungsdünnschicht 111b kann der Silbergehalt der gesamten Legierungsschicht vorzugsweise 1 Gew.% oder mehr, noch bevorzugter 2 Gew.% oder mehr betragen, um in noch konsistenterer Weise eine Belastungsionenwanderung zu verhindern. Der Silbergehalt zur gesamten Legierungsdünnschicht trägt 3 Gew.% oder mehr und kann in wirksamer Weise den maximalen Hysteresefehler verringern, was zu einer stabileren Verhinderung der Belastungsionenwanderung führt. Insbesondere kann, wenn die Erfindung auf ein Verfahren zur Ausbildung gegenseitiger Metallverbindungen mit unterschiedlichen Verbindungsbreiten verwendet wird, der oben beschriebene Silbergehalt eine vorbestimmte Silbermenge ermöglichen, die gleichbleibend in jede gegenseitige Verbindung eingeführt wird, was im Ergebnis zu einer wirksamen Verhinderung der Belastungsionenwanderung führt. Es gibt keine besondere obere Begrenzung bezüglich des Silbergehalts zur gesamten Legierungsdünnschicht, doch im Lichte einer stabilen Ausbildung der Kupfer-Silber-Legierungsdünnschicht kann er vorzugsweise 99 Gew.% oder weniger, noch bevorzugter 80 Gew.% oder weniger und in weiterhin stärker bevorzugtem Maße 50 Gew.% oder weniger betragen. Der Silbergehalt beträgt vorzugsweise mehr als die Festlöslichkeitsgrenze des Silbers zum Kupfer. Somit kann selbst dann, wenn man das Herstellungsverfahren ändert, die Ionenwanderung durch Belastung noch nachhaltiger verhindert werden.
  • In den Verbindungsstrukturen in 1a und b können Isolierdünnschicht 101 und Zwischenlageisolierdünnschicht 104 aus einem Material hergestellt sein, das ausgewählt ist aus Polyorganosiloxanen wie HSQ (Hydrogensilsesquioxan), MSQ (Methylsilsesquioxan) und MHSQ (methyliertes Hydrogensilsesquioxan); aromatischen organischen Stoffen wie Polyarylethern (PAE), Divinylsiloxan-bis-Benzocyclobutylen (BCB) und Seide (Silk®); und Stoffen mit niedriger dielektrischer Konstante wie SOG (Spin an Glass), FOX (fließfähiges Oxid = flowable oxide), Parylen, Saitop und BCP (BenzoCycloButen). HSQ kann irgendeine verschiedenster Strukturen aufweisen wie einen sogenannten Leitertyp oder einen Käfigtyp. Eine solche Isolierdünnschicht mit niedriger dielektrischer Konstante kann man verwenden, um Schwierigkeiten wie Kreuzkopplung oder Nebensprechen zu minimieren, was zu einer verbesserten Zuverlässigkeit in den Einrichtungen führt.
  • Die Isolierdünnschicht 101 oder die Zwischenlage-Isolierdünnschicht 104 wird vorzugsweise aus einem Material hergestellt, das einen im wesentlichen gleichen Wärmeausdehnungskoeffizienten gegenüber dem für ein Einzelmetall in der gegenseitigen Verbindung aufweist. Damit kann man in dem Verbindungsstecker und der gegenseitigen Verbindung die Ionenwanderung infolge Belastung wirksam minimieren. Im Lichte dieser Bedingungen wird beispielsweise, wenn man eine Kupfer/Silber enthaltende Metalldünnschicht als metallische Verbindung verwendet, die Zwischenlage-Isolierdünnschicht vorzugsweise aus HSQ (Hydrogensilsesquioxan) erzeugt.
  • In der in 1 gezeigten Verbindungsstruktur kenthalten die metallischen Sperrdünnschichten 102 und 106 ein hochschmelzendes Metall wie Ti, W und Ta. Beispiele eines bevorzugten Metalls für die metallische Sperrschicht enthalten Ti, TiN, W, WN, Ta sowie TaN. Insbesondere wird vorzugsweise ein Tantal-Sperrmetall verwendet, in dem Ta und TaN sequentiell laminiert sind. Die metallische Sperrdünnschicht kann durch ein geeignetes Verfahren wie Sputtern (Zerstäuben) oder CVD ausgebildet werden. Die Stärke der metallischen Sperrschicht kann geeigneterweise in Abhängigkeit von einigen Bedingungen wie der Art des Materials und der Verbindungsstruktur bestimmt werden, beispielsweise zu 1 bis 30 nm.
  • Obwohl dies in 1 nicht gezeigt ist, kann zwischen der Isolierdünnschicht 101 und der Zwischenlageisolierdünnschicht 104 eine Diffusionssperre angeordnet sein, sofern dies geeignet ist. Die Diffusionssperre kann verhindern, daß ein Einzelmetall der gegenseitigen Verbindung oder des Zapfens/Steckers in der Isolierschicht diffundiert. Weiterhin kann sie als Ätzbegrenzung eine Rolle spielen, wenn ein Zwischenlage-Verbindungsloch in einem Verfahren zur Ausbildung einer Verbindungsstruktur gebildet wird. Beispiele eines Metalls als Diffusionssperre schließen SiC, SiCN, SiN, SiOF und SiON ein.
  • Als nächstes wird ein Komponentenmaterial eines Metallbereichs wie z. B. einer gegenseitigen Verbindung dieser Erfindung beschrieben. 7 zeigt Variationen in innerer Belastung, wenn eine gegenseitige Kupferverbindung einem Wärmeverlauf ausgesetzt ist, der aus Erwärmungs- und Abkühlungsprozessen besteht. Die horizontale Achse gibt die Temperatur wieder, während die vertikale Achse die interne Belastung in einer gegenseitigen Kupferverbindung wiederspiegelt. Wie in der Figur gezeigt, tritt eine Hysterese zwischen Erwärmungsprozeß (a) und Abkühlungsprozeß (b) auf.
  • Wenn die Temperatur von Raumtemperatur her ansteigt, ändert sich die innere Belastung von einem Zugzustand in einen Druckzustand. Wenn die Temperatur die Rekristallisationstemperatur T1 für Kupfer übersteigt, tritt sodann eine plastische Deformation auf, und die interne Belastung wird auf relativ konstantem Wert (a) gehalten. Wenn die Temperatur abnimmt, ändert sich die innere Belastung in der Verbindung aus dem Druckzustand in einen Zugzustand, und sodann schreitet er Abkühlungsprozeß bei relativ konstanter Zugbelastung (b) fort.
  • Wie in der Figur gezeigt, verursacht die Hysterese zwischen den Erwärmungs- und Abkühlungsprozessen die Ionenwanderung der Metallkomponenten in der Kupferverbindung. Das heißt mit anderen Worten, daß eine größere Hysterese zu einer größeren Ionenwanderung oder Deformation führt, was ein Lösen oder eine Entbindung aufgrund einer Leerstelle verursachen kann, was wiederum zu einer weniger verläßlichen Einrichtung führt.
  • Bei der Erfindung wird ein Verbindungsmaterial ausgewählt, das eine solche Hysterese verringern kann, um für eine verläßliche Verbindungsstruktur zu sorgen. 8 zeigt schematisch die Temperaturbelastungskurve, wenn verschiedene Verbindungsmaterialien verwendet werden. In dieser Figur stellt die horizontale Achse die Temperatur dar, während die vertikale Achse die interne Belastung in einer Verbindung zeigt. 8a zeigt das normale Verhalten einer Kupferverbindung, während 8b das Verhalten einer Kupfer-Silber-Verbindung als Kupfer-Silber-Legierungsdünnschicht, gemäß der Erfindung ausgebildet, zeigt.
  • Wie in 8 angedeutet, ist hier die maximale Breite zwischen den Prozessen (a) und (b) als maximaler Hysteresefehler definiert. Das in dieser Erfindung bestimmte Verbindungsmaterial kann verwendet werden, um den maximalen Hysteresefehler signifikant zu verringern. Der maximale Hysteresefehler beträgt vorzugsweise 150 MPa oder weniger, und noch bevorzugter 100 MPa oder weniger. Damit kann die Ionenwanderung bei Belastung in verträglicher Weise verhindert werden. Weiterhin kann, wenn der maximale Hysteresefehler 80 MPa beträgt, die Belastungsionenwanderung selbst dann wirksam verhindert werden, wenn eine feine bzw. dünne Verbindung mit einer Größe von ungefähr 0,1 μm gebildet wird.
  • In 7 ergibt eine Steigerung in der Rekristallisationstemperatur T1 eine Kurve, wie sie in 8b dargestellt ist. Es ist angezeigt, daß eine Erhöhung der Rekristallisationstemperatur T1 in einem Bereich wie einer Verbindung wirksam ist, um den maximalen Hysteresefehler zu verringern. Während eines Erwärmungsprozesses (a) erscheint ein Plateau/waagerechter Abschnitt des Belastungswertes in einem Bereich, in dem die Temperatur höher als die Rekristallisationstemperatur T1 ist, und somit kann die Rekristallisationstemperatur T1 erhöht werden, um das Plateau abzusenken, was dann zu einem reduzierten maximalen Hysteresefehler führt. Das heißt mit anderen Worten, daß der Unterschied zwischen dem Maximum der Prozeßtemperatur (der äußerste rechte Punkt in der Hysteresekurve in 7 oder 8) und der Rekristallisationstemperatur T1 verringert werden kann, um den maximalen Hysteresefehler zu reduzieren. Um den maximalen Hysteresefehler wirksam zu reduzieren, beträgt die Rekristallisationstemperatur des Metallbereichs wie beispielsweise einer Verbindung vorzugsweise 200°C oder mehr, besonders bevorzugt 300°C oder mehr. Damit kann eine Belastungsionenwanderung in verträglicher Weise verhindert werden. Da die Prozeßtemperatur für die Halbleitereinrichtung üblicherweise 400°C oder niedriger ist, kann die Rekristallisationstemperatur 350°C oder höher sein, um noch konsistenter die Belastungsionenwanderung während des Prozesses zu verhindern.
  • Einige Ausführungsformen der Erfindung werden nunmehr in größerem Detail unter Bezugnahme auf die Zeichnungen beschrieben.
  • Ausführungsform 1
  • In dieser Ausführungsform wird die Erfindung unter Bezugnahme auf 3 mit Bezug auf die Anwendung auf eine Kupferverbindung, die durch ein duales Damaszierungsverfahren gebildet wird, beschrieben.
  • Als erstes ist auf einem Siliziumsubstrat (nicht gezeigt) eine Isolierdünnschicht 101 gebildet, auf der sich dann eine untere gegenseitige Verbindung befindet, die aus einer Sperr-Metalldünnschicht 102 und einer Kupfer-Silber-Legierung 103 besteht. Dabei kann die untere Verbindung durch das nachstehend beschriebene Verfahren gebildet werden.
  • Nach Bildung einer Zwischenlage-Isolierdünnschicht 104 auf der Isolierdünnschicht 101 wird eine Verbindungsrinne 105 mit T-förmigem Querschnitt durch mehrstufiges Trockenätzen gebildet. 3(a) zeigt den Zustand am Ende des Schrittes.
  • Sodann wird eine Sperr-Metalldünnschicht 106 über der gesamten Oberfläche des Substrats (3(b)) gebildet. Das Komponentenmaterial der Sperr-Metalldünnschicht 106 enthält ein hochschmelzendes Metall wie Titan, Wolfram und Tantal; beispielsweise Titan, Titannitrid, Wolfram, Wolframnitrid, Tantal und Tantalnitrid. Es kann sich um eine mehrlagige Dünnschicht handeln, in der zwei oder mehrere derselben laminiert sind.
  • Die Sperr-Metalldünnschicht 106 kann durch ein geeignetes Verfahren wie Sputtern oder CVD ausgebildet werden.
  • Sodann wird auf der Sperr-Metalldünnschicht 106 (3(c)) eine Impf-Metalldünnschicht 107 gebildet. Die Impf-Metalldünnschicht 107 spielt als Kristallisierungskeim für das Beschichtungswachstum in der oberen Fläche eine Rolle und kann aus Kupfer oder einer Kupfer-Silber-Legierung hergestellt sein. Die Impf-Metalldünnschicht 107 kann üblicherweise durch Sputtern gebildet werden.
  • Bei diesem Zustand wird die Substratoberfläche mit einer Silber enthaltenden Lösung in Berührung gebracht oder benetzt, um eine Silber enthaltende Dünnschicht 108 auf der Impf-Metalldünnschicht 107 zu bilden (4a). Da Silber ein niedrigeres Ablagerungspotential als Kupfer hat, wird die Silberdünnschicht wie oben beschrieben gebildet. Ein bevorzugtes Beispiel einer Silber enthaltenden Lösung ist eine wäßrige Lösung von Silbersulfat. Hierbei kann die Konzentration der wäßrigen Silbersulfatlösung 50 ppm nach Gewicht zu 30 Gew.%, beides inklusive, betragen. Es ist besonders wünschenswert, wenn die Lösung gesättigt oder übersättigt ist. Damit kann eine Auflösung des Kupfers minimiert werden, wodurch man die Deformation des Metallbereichs verhindert. Eine solche Benetzung mit einer Silber enthaltenden Lösung lagert Silber auf der Impf-Metalldünnschicht 107 ab, um die Silber enthaltende Dünnschicht 108 zu bilden. Im einzelnen tritt, da Silber eine niedrigere Ionisierungsneigung als Kupfer als Komponente der Impf-Metalldünnschicht 107 aufweist, auf der Oberfläche der Impf-Metalldünnschicht 107 eine Redoxreaktion auf, was in der Ablagerung von Silber resultiert, um die Silber enthaltende Dünnschicht 108 zu bilden.
  • Sodann wird eine Kupferbeschichtungsdünnschicht 110 auf der Substratoberfläche durch metallisches Beschichten gebildet (4b). Bei einer Beschichtungslösung kann es sich, ohne darauf beschränkt zu sein, um eine wäßrige Lösung von Kupfersulfat handeln.
  • Sodann wird das Erzeugnis bei einer Temperatur innerhalb eines Bereichs von 200°C bis 450°C geglüht. Das Glühen kann die Größe der Kupferkörner, die die Kupferbeschichtungsdünnschicht 110 bilden, vergrößern, was zu einer stabilen Verringerung des Widerstands führt. Zur gleichen Zeit wird Silber von der Silber enthaltenden Dünnschicht 108 in die Kupferbeschichtungsdünnschicht 110 diffundiert, um eine Dünnschicht zu bilden, die aus einer Kupfer-Silber-Legierung in der Verbindungsrinne erzeugt ist.
  • In der Folge wird die Kupfer-Beschichtungsdünnschicht 110, die außerhalb der Verbindungsrinne gebildet ist, durch CMP (chemisch-mechanisches Polieren) entfernt, um eine Verbindungsstruktur zu ergeben, die aus einer Kupfer-Silber-Legierung besteht (4c).
  • Gemäß dem oben beschriebenen Verfahren kann eine geeignete Methode verwendet werden, um eine gegenseitige Verbindungsstruktur konsistent herzustellen, die aus einer Kupfer-Silber-Legierung hergestellt ist. Weiterhin kann die Beschichtungslösung in freierer Weise ausgewählt werden, da die Beschichtungslösung selbst nicht notwendigerweise Silber enthalten muß. Beispielswiese kann der obige Prozeß durchgeführt werden, indem man eine Beschichtungslösung verwendet, die gute Fülleigenschaften in einer engen Rinne oder einem Loch hat, um eine Silber enthaltende Verbindung mit kleinerer Breite konsistent auszubilden.
  • Ausführungsform 2
  • Bei dieser Ausführungsform wird eine Silber enthaltende Beschichtungslösung verwendet, um eine Verbindungsstruktur auszubilden, die als Kupfer-Silber-Legierung-Dünnschicht hergestellt ist.
  • Nach Durchführen der Schritte der 3(a) bis (c) der Ausführungsform 1 wird eine Kupfer-Silber-Legierung-Beschichtungsdünnschicht 114 auf einer Impf-Metalldünnschicht 107 durch metallisches Beschichten (5(a)) gebildet. Die vorzugsweise verwendete Beschichtungslösung enthält Kupfer und Silber derart, daß das Verhältnis von Silber zu Kupfer 0,1 Gew.% bis 80 Gew.% beträgt.
  • Diese Beschichtungslösung ist vorzugsweise frei von Chloridionen. Wenn Chloridionen in der Beschichtungslösung vorhanden sind, wird das Silber in signifikanter Weise von der Beschichtungslösung abgelagert; spezifisch tritt die Ablagerung auf, bevor Silber in die Schicht inkorporiert wird. Daher kann keine Legierungsschicht in konsistenter Weise gebildet werden.
  • Beispiele einer solchen Beschichtungslösung sind folgende:
  • (i) Pyrophosphat-Beschichtungslösung
  • Man kann einer gemeinen Kupfer-Pyrophosphat-Beschichtungslösung Silberionen beigeben, um eine Pyrophosphat-Beschichtungslöusng zu bereiten, die Kupfer und Silber enthält. Man kann Silber hinzufügen, indem man beispielsweise eine Silbernitratlösung oder eine Silbersulfatlösung verwendet. Die spezifische Zusammensetzung diese Beschichtungslösung sieht beispielsweise wie folgt aus:
    Kupfer: 0,01 bis 5 mol/l
    Silber: 0,01 bis 5 mol/l;
    Pyrophorphorsäure oder ihr Salz: 0,01 bis 5 mol/l;
    Wasser.
  • (ii) Ethylendiamin-Beschichtungslösung
  • Einer gemeinen Kupfer-Ethylendiamin-Beschichtungslösung können Silberionen beigegeben werden, um eine Ethylendiamin-Beschichtungslösung zu bereiten, die Kupfer und Silber enthält. Es kann Silber hinzugefügt werden, indem man beispielsweise eine Silbernitratlösung oder eine Silbersulfatlösung verwendet. Eine spezifische Zusammensetzung dieser Beschichtungslösung sieht beispielsweise wie folgt aus:
    Kupfer: 0,01 bis 5 mol/l
    Silber: 0,01 bis 5 mol/l;
    Ethylendiamin: 0,01 bis 5 mol/l;
    Wasser.
  • Jede dieser Beschichtungslösungen kann, soweit geeignet, einen oder mehrere Zusätze enthalten. Beispielsweise kann sie einen grenzflächenaktiven Stoff (Tensid) wie Polyethylenglykol, Polypropylenglykol, quaternäre Ammoniumsalze und Gelatine enthalten. Diese Additive können die Kupferkristallgröße ausgleichen und eine Beschichtungsdünnschicht mit einheitlicher Stärke ergeben. Das Tensid kann im allgemeinen in einer Menge von – jedoch ohne Beschränkung darauf – 1 bis 1000 Gew.-ppm zur Gesamtmenge der Beschichtungslösung beigegeben werden.
  • Die Beschichtungslösung ist vorzugsweise im wesentlichen chloridfrei. Im einzelnen beträgt bevorzugt die Chloridkonzentration 0,01 mg/l oder weniger. So kann man die Ablagerung von Silber aufgrund einer Reaktion mit Chlorid wirksam verhindern, so daß man eine aus einer Kupfer-Silber-Legierung erzeugte Metalldünnschicht konsistent bilden kann.
  • Die Beschichtungsbedingungen können in geeigneter Weise bestimmt werden. Sie können beispielsweise wie folgt sein:
    Stromdichte: 0,1 bis 100 A/dm2;
    Lösungstemperatur: 10 bis 80°C.
  • Bei dem während des Beschichtens angelegten Strom kann es sich entweder um Gleichstrom oder Impulsstrom handeln.
  • Nach Bilden der Kupfer-Silber-Legierung-Beschichtungsdünnschicht 114 in der oben beschriebenen Weise wird die Substratoberfläche durch CMP poliert, um eine obere gegenseitige Verbindung zu bilden, die aus einer Sperr-Metalldünnschicht 106 und einer Kupfer-Silber-Legierung-Dünnschicht 111 besteht.
  • Nach dieser Ausführungsform kann man ein geeignetes Verfahren verwenden, um eine aus einer Kupfer-Silber-Legierung bestehende Verbindungsstruktur konsistent auszubilden. Die Metallzusammensetzung in der Verbindungsstruktur kann gleichmäßig erzeugt werden.
  • Ausführungsform 3 (Vergleichsbeispiel)
  • Während in Ausführungsform 2 eine Kupfer und Silber enthaltende Beschichtungslösung verwendet wurde, werden bei dieser Ausführungsform zwei Beschichtungslösungen verwendet. Diese Ausführungsform ist ein vergleichendes, nicht beanspruchtes Beispiel.
  • Nach Ausführen der Schritte der 3(a) bis (c) in Ausführungsform 1 wird eine Kupferbeschichtungsdünnschicht 114 auf einer Impfdünnschicht 107 durch metallisches Beschichten (6a) gebildet. Dabei kann die verwendete Beschichtungslösung eine übliche Kupferbeschichtungslösung, aber bevorzugt eine Chlorid-freie Beschichtungslösung sein. Beispielsweise kann es vorteilhaft eine gewöhnliche Kupfersulfat-Beschichtungslösung, aus der die Chloridionen entfernt worden sind, eine Kupferpyrophosphat-Beschichtungslösung oder eine Kupferethylendiamin-Beschichtungslösung sein. Sie kann verhindern, daß im nachfolgenden Schritt Silber mit Chloridionen in einer Kupferbeschichtungsdünnschicht 117 reagiert, um so eine aus Kupfer-Silberlegierung hergestellte Metalldünnschicht konsistent zu ergeben.
  • Sodann wird eine Kupfer-Silber-Legierung-Beschichtungsdünnschicht 114 auf der Kupfer-Beschichtungsdünnschicht 117 durch metallisches Beschichten (6b) gebildet. Dabei ist es vorteilhaft, eine Chloridionen-freie Beschichtungslösung zu verwenden, im speziellen, wie in Ausführungsform 2 beschrieben, eine Pyrophosphatbeschichtungslösung oder eine Ethylendiaminlösung.
  • Sodann wird das Erzeugnis bei einer Temperatur innerhalb eines Bereiches von 200°C bis 450°C geglüht. Durch das Glühen wird Silber dazu gebracht, sich von der Kupfer-Silber-Legierungsbeschichtungsdünnschicht 114 in der Kupfer-Beschichtungsdünnschicht 117 auszubreiten, um einen Film bzw. eine Schicht hergestellt aus einer Kupfer-Silberlegierung mit relativ einheitlicher Zusammensetzung, in der Verbindungsrinne zu bilden. Weiterhin kann die Größe der Metallkörner, die diese Schichten bilden, erhöht werden, was in einer stabilen Verringerung des Widerstandes resultiert.
  • Sodann wird die gesamte Substratoberfläche durch CMP geebnet, um eine gegenseitige Verbindungsstruktur zu bilden, die aus einer Sperr-Metalldünnschicht 106 und der Kupfer-Silber-Legierungsdünnschicht 111 (6c) besteht.
  • BEISPIELE
  • Beispiel 1
  • Gegenseitige metallische Verbindungen, wie in 17 dargestellt, wurden durch einen Damaszierungsprozeß ausgebildet. Sämtliche dieser Verbindungen wiesen Dimensionen von 0,1 bis 0,5 μm (Breite) × 0,3 μm (Stärke) × 49 mm (Länge) auf, und die Silbergehalte im Verbindungsmetall betrugen 0, 1,5 und 2 Gew.%. Die Verbindung wurde durch Metallbeschichten unter Verwendung einer chloridionenfreien Beschichtungslösung gebildet. Für so geformte Verbindungen wurde der Verbindungswiderstand bestimmt, und es wurden Resultate erzielt, die in 10 gezeigt sind. Diese zeigt, daß der Widerstandsanstieg in den Verbindungsstrukturen unterdrückt wurde, in denen der Silbergehalt zur Gesamtmenge der Metallkomponenten in der Verbindung 1,5 Gew.% oder mehr beträgt. Bei einer Kupfer-Silberlegierung ist das Verhältnis zwischen Atomprozent und Gewichtsprozent derart, daß zum Beispiel ein Silbergehalt von 0,1 Atom-% 1,5 Gew.% entspricht.
  • Beispiel 2
  • In diesem Beispiel wurde eine zweilagige Verbindungsstruktur, wie sie in 10 gezeigt ist, gebildet, um die Ausbeute zu prüfen. Diese zweilagige Verbindungsstruktur wird Durchgangskette genannt, in der erste gegenseitige Verbindungen 22a parallel und zweite gegenseitige Verbindungen 22b senkrecht zu jenen gebildet sind. Die Breite der Verbindungen sollte ca. 5 µm betragen, um die Belastung-Ionenwanderungsverläßlichkeit wirksam zu prüfen. Diese gegenseitigen Verbindungen sind miteinander über 20.000 Verbindungsstecker oder -zapfen 28 verbunden. In dieser Figur sind Halbleitersubstrat und Zwischenlage-Isolierdünnschicht weggelassen. Es kann eine vorgegebene Spannung an die Enden der Durchgangskette angelegt werden, um den elektrischen Widerstand durch 10.000 erste Verbindungen 22a, 10.000 zweite Verbindungen 22b und 20.000 Verbindungsstecker 28 zu messen. Der Widerstand wird Kettenwiderstand genannt, und er ist ein wirkungsvoller Indikator zur Bestimmung der Qualität der Durchgangsverbindung. Während die Verbindungsstruktur unter einer vorgegebenen Wärmeumgebung angeordnet wird, können Änderungen im Kettenwiderstand bestimmt werden, um in geeigneter Weise den Belastung-Ionenwanderungswiderstand zu bewerten. Tabelle 1
    Muster Cu/Ag Verhältnis (Gewicht) Verbindung-bildendes Verfahren Ausbeute (Relativwert)
    b0 100/0 Beschichten in einem Kupfersulfatbad 100
    b1 100/0 Beschichten in einem Kupfersulfatbad 42 bis 60
    b2 99.95/0.0 5 Beschichten in einem Silber-enthaltenden Ethylendiaminbad 60 bis 81
    b3 98/2 Beschichten in einem Silber-enthaltenden Ethylendiaminbad 88 bis 100
  • Nach Bereitung der Muster werden sie 500 Stunden lang bei 150°C belassen und einem Ausbeutetest unterworfen. Als Bezug wurde eine Durchgangskettenausbeute für eine zweilagige Verbindungstruktur bestimmt, die wie oben beschrieben hergestellt wurde und bei Raumtemperatur 500 Stunden (b0) belassen wurde.
  • Tabelle 1 zeigt relative Widerstände für Muster b1 bis b3, wenn der Widerstand des Referenzmusters b0 100% ist. In dieser Tabelle wird der Widerstand als Bereich der Resultate beschrieben, die man durch Auswerten einer Vielzahl hergestellter Muster erhält. Ein höherer Wert zeigt einen höheren Belastung-Ionenwanderungswiderstand an.
  • Nach den Ergebnissen dieses Beispiels kann man eine Belastungsionenwanderung wirksam verhindern, indem man eine aus einer Silber-Kupferlegierung hergestellte Verbindungsstruktur verwendet, insbesondere eine Verbindungsstruktur, in der der Silbergehalt zur Gesamtmenge der Einzelmetalle in der Verbindung mehr als 1 Gew.% beträgt.
  • Beispiel 3
  • Um die Materialeigenschaften für die Muster in den Beispielen 1 und 2 zu bewerten, wurden Hystereseeigenschaften und Rekristallisationstemperaturen bestimmt.
  • Die Muster wurden wie folgt hergestellt: Auf einem Siliziumsubstrat wurde eine Siliziumoxiddünnschicht von 500 nm durch Plasma-CVD abgelagert, auf dem dann eine Ta-Dünnschicht von 50 nm abgelagert wurde. Sodann wurde auf der oberen Fläche eine Kupferbeschichtung-Impfdünnschicht von 100 bis 200 nm durch Sputtern abgelagert, worauf eine Kupfer- oder Kupfer-Silberlegierung-Dünnschicht mit 600 bis 700 nm unter Verwendung einer vorgegebenen Beschichtungslösung abgelagert wurde. Die Zusammensetzung des Kupfers oder der Kupfer-Silber-Legierungsdünnschicht ist in Tabelle 2 beschrieben, worin die Beschichtungslösung 1 Chloridionen enthält, während dies bei der Beschichtungslösung 2 nicht der Fall ist.
  • Die so hergestellten Muster wurden Wärmezyklen von 25°C bis 400°C ausgesetzt. Bei diesem Wärmeverlauf betrug die Erwärmungsrate 10°C/min im Erwärmungsprozeß, während die Abkühlungsrate ungefähr 10°C/min im Abkühlungszyklus betrug. Der Wärmezyklus wurde zweimal wiederholt, und die Hystereseeigenschaften wurden während des zweiten Zyklus bewertet, weil man es für geeignet hielt, die Hystereseeigenschaften während des zweiten Wärmezyklus zu bewerten, um die Hystereseeigenschaften genau im Lichte der Tatsache zu bestimmen, daß während des ersten Wärmezyklus Körner das Filmwachstum bildeten und daß es wichtig ist, die Stabilität unter praktischen Arbeitsbedingungen oder unter Erwärmung während eines Prozesses zu bewerten. Die Rekristallisationstemperatur wurde ebenfalls während des zweiten Wärmezyklus bestimmt.
  • Die Hystereseeigenschaften wurden bewertet, indem in der Metallbeschichtungsdünnschicht die interne Belastung aus einem gemessenen Biegen oder Krümmen des Substrats errechnet wurde. Das Substratbiegen wurde berechnet, indem der Reflexionswinkel eines ausgestrahlten Laserstrahls auf der Substratoberfläche bestimmt wurde. Der maximale Hysteresefehler und die Rekristallisationstemperatur wurden aus den so erhaltenen Hystereseeigensschaften bestimmt (Temperatur-Belastungskurve während des zweiten Wärmezyklus). Die Ergebnisse sind in Tabelle 2 gezeigt. Für einige Muster sind Hysteresekurven in 11 bis 15 gezeigt, worin die Muster c1, c2, c4, c5 und c6 den 11, 14, 12, 13 bzw. 15 entsprechen. Tabelle 2
    Muster Cu/Ag Zusammensetzungsverhältnis (Gewicht) Verbindung-bildendes Verfahren Maximaler-Hysteresefehler (MPA) Rekristallisationstemperatur (°C)
    c1 100/0 Beschichten in einem Kupfersulfatbad 210 150
    c2 100/0 Beschichten in einem Ethylendiaminbad 160 170
    c3 99/1 Beschichten in einem Silber-enthaltenden Ethylendiaminbad (Beschichtungslösung 1) 150 190
    c4 98.5/1.5 Beschichten in einem Silber-enthaltenden Ethylendiaminbad (Beschichtungslösung 1) 120 220
    c5 97.5/2.5 Beschichten in einem Silber-enthaltenden Ethylendiaminbad (Beschichtungslösung 1) 100 250
    c6 91.7/8.3 Beschichten in einem Silber-enthaltenden Ethylendiaminbad (Beschichtungslösung 2) 80 240
  • Wie aus obigen Ergebnissen hervorgeht, wird, wenn der Silbergehalt zur Gesamtmenge der Einzelmetalle in einer Verbindung mehr als 1 Gew.% beträgt, die Rekristallisationstemperatur erhöht, und der maximale Hysteresefehler wird signifikant verringert. Man erhält gute Eigenschaften bei b3 in Beispiel 2, weil eben eine solche Verbesserung in den Hystereseeigenschaften eintritt.
  • Wie oben beschrieben, kann gemäß der Erfindung eine zuverlässige Halbleitereinrichtung mit guten Eigenschaften wie Belastung-Ionenwanderungswiderstand geschaffen werden, weil der Metallbereich wie eine Verbindungsstruktur hergestellt wird aus: (i) einem Silber in einer ganz speziellen Menge enthaltenden Metall, (ii) einem Metall, dessen maximaler Hysteresefehler in einer Temperatur-Belastungskurve für einen Metallbereich innerhalb eines speziellen Bereichs liegt, oder (iii) einem Metall, dessen Rekristallisationstemperatur innerhalb des speziellen Bereichs liegt.

Claims (8)

  1. Verfahren zur Herstellung einer Halbleitereinrichtung, umfassend einen Metallbereich (111) auf einem Halbleitersubstrat, wobei der Metallbereich Kupfer und Silber umfasst, umfassend die Schritte: (1) Bilden einer Impfmetalldünnschicht enthaltend Kupfer oder eine Kupfer-Silber-Legierung (107) auf dem Halbleitersubstrat; (2) Benetzen der Oberfläche der Impfmetalldünnschicht (107) mit einer Silber enthaltenden Flüssigkeit unter Bildung einer Silber enthaltenden Schicht (108); (2a) hiernach Benetzen der Silber enthaltenden Schicht (108) mit einer Kupferbeschichtungsdünnschicht (110) und (3) Erwärmen der Impfmetalldünnschicht (107), der Silber enthaltenden Schicht (108) und der Kupferbeschichtungsdünnschicht (110), wobei nach dem Erwärmen der Metallbereich (111) als Kupfer-Silber-Legierung ausgebildet ist, deren Silbergehalt mehr als 1 Gew.% der Gesamtmenge der Einzelmetalle in dem Metallbereich (111) ausmacht, und wobei vor Schritt (1) ein Schritt des Ausbildens einer metallischen Sperrschicht (106) ausgeführt wird, wobei die Sperrschicht Ti, TiN, W, WN, Ta oder TaN enthält.
  2. Verfahren zur Herstellung einer Halbleitereinrichtung, umfassend einen Metallbereich (111) auf einem Halbleitersubstrat, wobei der Metallbereich Kupfer und Silber umfasst, umfassend die Schritte: (1) Bilden einer Impfmetalldünnschicht, enthaltend Kupfer oder eine Kupfer-Silber-Legierung (107) auf dem Halbleitersubstrat; (2) Benetzen der Oberfläche der Impfmetalldünnschicht (107) mit einer Silber und Kupfer enthaltenden Beschichtungslösung unter Bildung einer Silber und Kupfer enthaltenden Schicht (114); und (3) Erwärmen der Impfmetalldünnschicht (107) und der Silber und Kupfer enthaltenden Schicht (114), wobei nach dem Erwärmen der Metallbereich (111) als Kupfer-Silber-Legierung ausgebildet ist, deren Silbergehalt mehr als 1 Gew.% der Gesamtmenge der Einzelmetalle in dem Metallbereich (111) ausmacht, und dass vor Schritt (1) ein Schritt des Ausbildens einer metallischen Sperrschicht (106) ausgeführt wird, wobei die Sperrschicht Ti, TiN, W, WN, Ta oder TaN enthält.
  3. Verfahren nach Anspruch 1 oder 2, wobei der Silbergehalt zur Gesamtmenge der Einzelmetalle in dem Metallbereich (111) mehr als die Feststofflöslichkeitsgrenze des Silbers im Kupfer ausmacht.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei der Metallbereich (111) auch bis zu 1 Gew.% mindestens einer Verbindung, ausgewählt aus der Gruppe bestehend aus Zr, In, Al, Ti und Sn, enthält.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei der Metallbereich (111) ein Stecker oder ein Anschluss zur gegenseitigen Verbindung ist.
  6. Verfahren nach einem der Ansprüche 2 bis 5, wobei die Chloridionenkonzentration in der Beschichtungslösung 100 Gew.-ppm oder weniger beträgt.
  7. Verfahren nach einem der Ansprüche 2 bis 6, wobei die Beschichtungslösung Kupfer bei 0,01 bis 5 mol/l, Silber bei 0,01 bis 5 mol/l, Ethylendiamin bei 0,01 bis 5 mol/l und Wasser enthält.
  8. Verfahren nach einem der Ansprüche 2 bis 8, wobei die Beschichtungslösung Kupfer bei 0,01 bis 5 mol/l, Silber bei 0,01 bis 5 mol/l, Pyrophosphorsäure oder ein Salz derselben bei 0,01 bis 5 mol/l und Wasser enthält.
DE10318921.1A 2002-04-26 2003-04-23 Herstellungsverfahren für eine Halbleitereinrichtung Expired - Fee Related DE10318921B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002/127702 2002-04-26
JP2002127702A JP4052868B2 (ja) 2002-04-26 2002-04-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE10318921A1 DE10318921A1 (de) 2003-11-13
DE10318921B4 true DE10318921B4 (de) 2015-02-19

Family

ID=29243868

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10318921.1A Expired - Fee Related DE10318921B4 (de) 2002-04-26 2003-04-23 Herstellungsverfahren für eine Halbleitereinrichtung

Country Status (5)

Country Link
US (3) US20030201536A1 (de)
JP (1) JP4052868B2 (de)
CN (3) CN100456438C (de)
DE (1) DE10318921B4 (de)
TW (1) TWI236076B (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4052868B2 (ja) * 2002-04-26 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6593221B1 (en) * 2002-08-13 2003-07-15 Micron Technology, Inc. Selective passivation of exposed silicon
US6945722B2 (en) * 2003-05-14 2005-09-20 The Valvoline Company, A Division Of Ashland, Inc. Combination tire sidewall protectant dispenser and applicator
JP4177192B2 (ja) * 2003-08-05 2008-11-05 株式会社日立ハイテクノロジーズ プラズマエッチング装置およびプラズマエッチング方法
US20050035455A1 (en) * 2003-08-14 2005-02-17 Chenming Hu Device with low-k dielectric in close proximity thereto and its method of fabrication
KR100558002B1 (ko) * 2003-09-26 2006-03-06 삼성전자주식회사 선택적 전기도금 공정을 이용한 금속패턴 형성방법
JP2005109145A (ja) 2003-09-30 2005-04-21 Toshiba Corp 半導体装置
US7189292B2 (en) * 2003-10-31 2007-03-13 International Business Machines Corporation Self-encapsulated silver alloys for interconnects
KR100587658B1 (ko) * 2003-12-31 2006-06-08 동부일렉트로닉스 주식회사 이씨피공정에서의 터미날 효과 최소화 방법
US7169698B2 (en) 2004-01-14 2007-01-30 International Business Machines Corporation Sacrificial inorganic polymer intermetal dielectric damascene wire and via liner
US7645364B2 (en) * 2004-06-30 2010-01-12 Lam Research Corporation Apparatus and method for plating semiconductor wafers
JP4178295B2 (ja) * 2004-07-14 2008-11-12 富士通マイクロエレクトロニクス株式会社 銅からなる配線を有する半導体装置及びその製造方法
JP4266360B2 (ja) * 2004-07-26 2009-05-20 株式会社神戸製鋼所 半導体装置のＣｕ系配線形成方法
US7705464B2 (en) * 2004-09-13 2010-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Connection structure for semiconductor devices
JP2006165378A (ja) * 2004-12-09 2006-06-22 Sony Corp 半導体装置の製造方法
JP4634977B2 (ja) * 2006-08-15 2011-02-16 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
JP4896850B2 (ja) * 2006-11-28 2012-03-14 株式会社神戸製鋼所 半導体装置のＣｕ配線およびその製造方法
KR100841170B1 (ko) * 2007-04-26 2008-06-24 삼성전자주식회사 저저항 금속 배선 형성방법, 금속 배선 구조 및 이를이용하는 표시장치
US7696093B2 (en) * 2008-08-12 2010-04-13 Advanced Micro Devices, Inc. Methods for forming copper interconnects for semiconductor devices
EP2312641A1 (de) * 2009-10-13 2011-04-20 Ecole Polytechnique Fédérale de Lausanne (EPFL) Vorrichtung mit elektrischen Kontakten und deren Herstellungsverfahren
CN102097363A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 金属互连方法
US20130075268A1 (en) * 2011-09-28 2013-03-28 Micron Technology, Inc. Methods of Forming Through-Substrate Vias
US20150382460A1 (en) * 2014-06-27 2015-12-31 Avago Technologies General Ip (Singapore) Pte. Ltd. Printed circuit board (pcb) with wrapped conductor
CN104538346A (zh) * 2014-12-26 2015-04-22 上海集成电路研发中心有限公司 一种铜互连结构的形成方法
TWI754729B (zh) * 2017-04-20 2022-02-11 日商上村工業股份有限公司 電鍍銅浴及電鍍銅皮膜
US10329681B2 (en) 2017-11-02 2019-06-25 National Chung Shan Institute Of Science And Technology Copper-silver dual-component metal electroplating solution and electroplating method for semiconductor wire
JP2023000597A (ja) * 2021-06-18 2023-01-04 東京エレクトロン株式会社 金属含有膜および金属含有膜の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02143429A (ja) * 1988-11-24 1990-06-01 Toshiba Corp 半導体装置及びその製造方法
JPH11204524A (ja) * 1998-01-12 1999-07-30 Matsushita Electron Corp 半導体装置及びその製造方法
JP2000269214A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体装置及びその製造方法
JP2000349085A (ja) * 1999-06-01 2000-12-15 Nec Corp 半導体装置及び半導体装置の製造方法
US6291082B1 (en) * 2000-06-13 2001-09-18 Advanced Micro Devices, Inc. Method of electroless ag layer formation for cu interconnects
EP1148548A2 (de) * 2000-04-19 2001-10-24 Advanced Interconnect Technology Ltd. Verfahren zur Herstellung bleifreier höckerartiger Anschlusskontakten

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2565844B1 (fr) * 1984-06-13 1988-10-28 Centre Nat Rech Scient Nouveaux microagregats de metaux non nobles, procede pour leur preparation et application a la catalyse de la photoreduction de l'eau
US5255258A (en) * 1987-09-24 1993-10-19 Canon Kabushiki Kaisha Microprobe, preparation thereof and electronic device by use of said microprobe
JPH05102156A (ja) * 1991-10-09 1993-04-23 Sony Corp 半導体装置
JP3341401B2 (ja) 1993-10-22 2002-11-05 松下電器産業株式会社 めっき法による配線金属膜形成方法
US6016355A (en) 1995-12-15 2000-01-18 Veridicom, Inc. Capacitive fingerprint acquisition sensor
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
US5922537A (en) * 1996-11-08 1999-07-13 N.o slashed.AB Immunoassay, Inc. Nanoparticles biosensor
US5925577A (en) * 1997-02-19 1999-07-20 Vlsi Technology, Inc. Method for forming via contact hole in a semiconductor device
US6159620A (en) * 1997-03-31 2000-12-12 The Regents Of The University Of California Single-electron solid state electronic device
KR100265993B1 (ko) * 1997-04-02 2000-10-02 김영환 반도체장치의 금속배선층 형성방법
EP1025587A4 (de) * 1997-07-21 2000-10-04 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
JP3191759B2 (ja) * 1998-02-20 2001-07-23 日本電気株式会社 半導体装置の製造方法
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
US6100194A (en) * 1998-06-22 2000-08-08 Stmicroelectronics, Inc. Silver metallization by damascene method
US6104062A (en) * 1998-06-30 2000-08-15 Intersil Corporation Semiconductor device having reduced effective substrate resistivity and associated methods
US6949464B1 (en) * 1998-09-03 2005-09-27 Micron Technology, Inc. Contact/via force fill techniques
US6521532B1 (en) * 1999-07-22 2003-02-18 James A. Cunningham Method for making integrated circuit including interconnects with enhanced electromigration resistance
US6440849B1 (en) * 1999-10-18 2002-08-27 Agere Systems Guardian Corp. Microstructure control of copper interconnects
JP2001144128A (ja) 1999-11-15 2001-05-25 Ebara Corp 導電体の印刷方法
US20070042549A1 (en) * 2000-04-17 2007-02-22 Fairchild Semiconductor Corporation Semiconductor device having reduced effective substrate resistivity and associated methods
JP2002075995A (ja) 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002263880A (ja) * 2001-03-06 2002-09-17 Hitachi Cable Ltd Ｐｂフリー半田、およびこれを使用した接続用リード線ならびに電気部品
US6717189B2 (en) * 2001-06-01 2004-04-06 Ebara Corporation Electroless plating liquid and semiconductor device
JP2003218084A (ja) * 2002-01-24 2003-07-31 Nec Electronics Corp 除去液、半導体基板の洗浄方法および半導体装置の製造方法
JP4052868B2 (ja) * 2002-04-26 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US20030217828A1 (en) * 2002-05-22 2003-11-27 Mark Opoku-Adusei Metal matrix composite having improved microstructure and the process for making the same
JP2004039916A (ja) * 2002-07-04 2004-02-05 Nec Electronics Corp 半導体装置およびその製造方法
US7111771B2 (en) * 2003-03-31 2006-09-26 Intel Corporation Solders with surfactant-refined grain sizes, solder bumps made thereof, and methods of making same
US20060000808A1 (en) * 2004-07-01 2006-01-05 Fuji Photo Film Co., Ltd. Polishing solution of metal and chemical mechanical polishing method
US7989338B2 (en) * 2005-06-15 2011-08-02 Globalfoundries Singapore Pte. Ltd. Grain boundary blocking for stress migration and electromigration improvement in CU interconnects

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02143429A (ja) * 1988-11-24 1990-06-01 Toshiba Corp 半導体装置及びその製造方法
JPH11204524A (ja) * 1998-01-12 1999-07-30 Matsushita Electron Corp 半導体装置及びその製造方法
JP2000269214A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体装置及びその製造方法
JP2000349085A (ja) * 1999-06-01 2000-12-15 Nec Corp 半導体装置及び半導体装置の製造方法
EP1148548A2 (de) * 2000-04-19 2001-10-24 Advanced Interconnect Technology Ltd. Verfahren zur Herstellung bleifreier höckerartiger Anschlusskontakten
US6291082B1 (en) * 2000-06-13 2001-09-18 Advanced Micro Devices, Inc. Method of electroless ag layer formation for cu interconnects

Also Published As

Publication number Publication date
US7821135B2 (en) 2010-10-26
US20050140013A1 (en) 2005-06-30
CN1453834A (zh) 2003-11-05
TW200408020A (en) 2004-05-16
CN100483648C (zh) 2009-04-29
US7259095B2 (en) 2007-08-21
US20030201536A1 (en) 2003-10-30
TWI236076B (en) 2005-07-11
CN100459066C (zh) 2009-02-04
JP4052868B2 (ja) 2008-02-27
US20050196959A1 (en) 2005-09-08
CN1652311A (zh) 2005-08-10
CN100456438C (zh) 2009-01-28
CN1652310A (zh) 2005-08-10
JP2003324148A (ja) 2003-11-14
DE10318921A1 (de) 2003-11-13

Similar Documents

Publication Publication Date Title
DE10318921B4 (de) Herstellungsverfahren für eine Halbleitereinrichtung
DE69637333T2 (de) Kupferlegierungen für Chipverbindungen und Herstellungsverfahren
DE69534636T2 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE102016100002B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE60030976T2 (de) Kupfermetallisierung für verbindungen in integrierten schaltungen
DE102005027234B4 (de) Verfahren zum Bilden einer Verbindungsstruktur für eine Halbleitervorrichtung
DE102008016431B4 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
DE10041565B4 (de) Metallzwischenverbindung, Halbleitervorrichtung, Verfahren zum Bilden einer Metallzwischenverbindung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019212488B4 (de) Verbindungen gebildet durch eine Metallverdrängungsreaktion
EP0269095A2 (de) Integrierte Halbleiterschaltung mit mindestens zwei aus Aluminium oder einer Aluminium-Verbindung bestehenden Metallisierungsebenen sowie Verfahren zu ihrer Herstellung
DE10256346A1 (de) Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren
DE112019002455T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren
DE112019003120T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren dafür
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE102008054069B4 (de) Reduzierte Scheibendurchbiegung in Halbleitern durch Verspannungstechniken im Metallisierungssystem
DE10153763A1 (de) Überwachung der Void-Bildung in einem Damascence-Prozess
DE102004003863B4 (de) Technik zur Herstellung eingebetteter Metallleitungen mit einer erhöhten Widerstandsfähigkeit gegen durch Belastung hervorgerufenen Materialtransport
DE102013214441A1 (de) Verfahren zur Verringerung der Benetzbarkeit von Verbindungsmaterial an Eckberührungsflächen und eine gemäß dem Verfahren hergestellte Vorrichtung
DE102008029794A1 (de) Metall-Isolator-Metall-Kondensator und Verfahren zu dessen Herstellung
DE102011052914A1 (de) Kondensator und Verfahren zu dessen Herstellung
DE112021000239T5 (de) Verbindungsstrukturen mit rutheniumauskleidung mit kobaltinfusion und einer kobaltabdeckung
DE112019003036B4 (de) Aluminiumkompatibler dünnfilmwiderstand (tfr) und herstellungsverfahren
DE102007035837A1 (de) Halbleiterbauelement mit einer Kornorientierungsschicht
DE102007037654A1 (de) Halbleiterbauelement
DE102018206436A1 (de) Integrationsschema für eine mit Kobalt plattierte Via

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: WENZEL & KALKOFF, 22143 HAMBURG

8125 Change of the main classification

Ipc: H01L 21/768 AFI20051017BHDE

R082 Change of representative

Representative=s name: STORK BAMBERGER PATENTANWAELTE, DE

R081 Change of applicant/patentee

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNER: NEC ELECTRONICS CORP., KAWASAKI, JP

Effective date: 20120828

Owner name: RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, JP

Free format text: FORMER OWNER: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

Effective date: 20120828

R082 Change of representative

Representative=s name: STORK BAMBERGER PATENTANWAELTE PARTMBB, DE

Effective date: 20120828

Representative=s name: STORK BAMBERGER PATENTANWAELTE, DE

Effective date: 20120828

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee