DE10332295B4 - Process for removing traces of metal from solid silicon - Google Patents
Process for removing traces of metal from solid silicon Download PDFInfo
- Publication number
- DE10332295B4 DE10332295B4 DE2003132295 DE10332295A DE10332295B4 DE 10332295 B4 DE10332295 B4 DE 10332295B4 DE 2003132295 DE2003132295 DE 2003132295 DE 10332295 A DE10332295 A DE 10332295A DE 10332295 B4 DE10332295 B4 DE 10332295B4
- Authority
- DE
- Germany
- Prior art keywords
- silicon
- metal
- traces
- gas mixture
- apm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Abstract
Verfahren
zum Entfernen von Metallspuren aus festem Silizium, gekennzeichnet
durch folgende Schritte:
– Inkontaktbringen
eines Gasgemisches mit dem festen Silizium, wobei das Gasgemisch
Arsenwasserstoff enthält; und
– Entfernen
der aus Metallspuren und arsenhaltigem Mittel gebildeten Schicht
durch eine nasschemische Behandlung.Method of removing traces of metal from solid silicon, characterized by the following steps:
- contacting a gas mixture with the solid silicon, wherein the gas mixture contains arsenic hydrogen; and
- Removal of the metal traces and Arsenhaltigem agent formed layer by a wet chemical treatment.
Description
Die vorliegende Erfindung bezieht sich auf das Gebiet der Reinigung von Silizium.The The present invention relates to the field of purification of silicon.
Zur Herstellung von integrierten Schaltkreisen und insbesondere für die VLSI-(Very Large Scale Integration-)Bausteine muss reinstes Silizium verwendet werden, das gegebenenfalls mit anderen Elementen dotiert ist. Während Siliziumdotierungen mit zum Beispiel Bor, Phosphor oder Arsen in örtlichen Konzentrationen zwischen 1014 und 1020 Atom/cm3 Silizium gewünscht sind und auch elektrisch nicht aktive Siliziumbeimengungen wie zum Beispiel Sauerstoff bis 1018 Atome/cm3 Silizium nicht störend und auch zum Teil gewünscht sind, muss die Anwesenheit von Siliziumverunreinigungen in Form von Metallspuren wie Eisen- oder Kupferspuren weitestgehend ausgeschlossen werden.For the fabrication of integrated circuits, and in particular for VLSI (Very Large Scale Integration) devices, it is necessary to use the purest silicon which may be doped with other elements. While silicon doping with, for example, boron, phosphorus or arsenic in local concentrations between 10 14 and 10 20 atom / cm 3 silicon are desired and electrically non-active Siliziumbeimengungen such as oxygen to 10 18 atoms / cm 3 silicon not disturbing and partly are desired, the presence of silicon impurities in the form of traces of metal such as iron or copper traces must be largely excluded.
Die Menge dieser Verunreinigungen von Silizium darf nicht mehr als 1011 Atome/cm3 Silizium betragen, damit die Transistoren eines integrierten Schaltkreises einwandfrei funktionieren, das heißt sauber öffnen und möglichst leckstromarm schließen. Die Siliziumscheiben, die als Substrat zur Herstellung von integrierten Schaltkreisen dienen, werden deshalb durch einen sehr aufwändigen Prozess zur Fertigung einkristalliner Siliziumscheiben hergestellt, die eine sehr hohe Reinheit aufweisen. Bei den Fertigungsschritten dieser einkristallinen Siliziumscheibe bis zum fertigen integrierten Schaltkreis muss dann gewährleistet werden, dass keine neuen Metallspuren in das Silizium eingebracht werden. Dies wird dadurch erreicht, dass bei den Fertigungsschritten Vorsichts maßnahmen getroffen werden, die verhindern, dass die Metallspuren in das einkristalline Silizium eindringen. Es ist aber manchmal nicht möglich, das Eindringen geringster Metallspurenmengen in das Silizium zu verhindern. In diesen Fällen benutzt man ein Verfahren, das sogenannte Gettern-Verfahren, das die Metallspuren im Silizium bindet, aber außerhalb der elektrisch aktiven Zonen. Die Mittel, die zum Gettern verwendet werden können, sind zum Beispiel Sauerstoffpräzipitate im Waferbulk, gezielt erzeugt Wafferückseitendeffekte, eine Phosphor- oder Aluminiumdiffusionsschicht auf der Waferrückseite, ein hochdotierter Bulk bei schwach dotierten Epiwafern oder eine durch Implantation erzeugte Störschicht unter den elektrisch aktiven Gebieten. Eine Übersicht über die Mittel, die beim Gettern verwendet werden können, findet sich in A.A.The amount of these impurities of silicon must not be more than 10 11 atoms / cm 3 silicon, so that the transistors of an integrated circuit work properly, that is, cleanly open and close as low as possible. The silicon wafers which serve as a substrate for the production of integrated circuits are therefore produced by a very complex process for producing single-crystal silicon wafers which have a very high purity. In the manufacturing steps of this single-crystal silicon wafer to the finished integrated circuit then it must be ensured that no new metal traces are introduced into the silicon. This is achieved by taking precautionary measures during the production steps, which prevent the metal traces from penetrating into the monocrystalline silicon. However, it is sometimes not possible to prevent the penetration of very small amounts of metal trace into the silicon. In these cases, one uses a process, the so-called gettering process, which binds the metal traces in silicon but outside the electrically active zones. The means that can be used for gettering are, for example, oxygen precipitates in the waferbulk, selectively producing wafer backside effects, a phosphorus or aluminum diffusion layer on the wafer back, a heavily doped bulk on lightly doped epi-wafers, or an impurity layer created by implantation under the electrically active regions. An overview of the remedies that can be used in gettering can be found in AA
Istratov, H. Hieslmair, E.R. Weber: „Advanced Gettering Techniques in ULSI Technology", MRS Bulletin, June 2000, s. 33–38.Istratov, H. Hieslmair, E.R. Weber: "Advanced Gettering Techniques in ULSI Technology ", MRS Bulletin, June 2000, pp. 33-38.
Der Nachteil von Gettern ist, dass die Metallspuren nicht immer genügend fest gebunden werden und dass manche Metallspuren gar nicht gebunden werden können. Die für die Eisenspuren geeignete Gettertechnik, die durch die Getterung an Sauerstoffpräzipitaten im Waferbulk durchgeführt wird, kann für die Kupferspuren nicht verwendet werden (M.B. Shabani, S. Okuuichi, Y. Shimanuki: „Kinetics of ow-temperature outdiffusion of copper from silicon wafers" Electrochemical Society Proceedings, vol. 99–16, s: 510–525).Of the Disadvantage of getters is that the metal traces are not always strong enough be tied and that some metal traces are not tied can be. The for the iron traces suitable gettering technique by gettering at oxygen precipitates carried out in Waferbulk will, can for the copper traces are not used (M.B. Shabani, S. Okuuichi, Y. Shimanuki: "Kinetics of ow-temperature outdiffusion of copper from silicon wafers "Electrochemical Society Proceedings, vol. 99-16, s: 510-525).
Ein weiterer Fall, bei dem die Gettertechnik versagt, ist die Separation by Implantation of Oxygen-Silicon on Isolator Technique, die 52MOX-SOI-Technik. Bei dieser Technik wird Sauerstoff in einer Dosis von ca. 1018 Atome/cm2 in das Silizium implantiert und dann durch Erhitzen auf ca. 1300°C die SOI-Struktur geschaffen. Bei dieser hohen implantierten Dosis und bei dieser hohen Temperatur kann nicht verhindert werden, dass die Metallspuren in das Silizium eindringen. Die in das Silizium eingedrungenen Kupferspuren können aber in der Siliziumschicht nicht gebunden bzw. gegettert werden, da eine Siliziumdioxidschicht darauf liegt.Another case in which the gettering technique fails is the Separation by Oxygen-Silicon on Isolator Technique, the 52MOX SOI technique. In this technique, oxygen is implanted in the silicon in a dose of about 10 18 atoms / cm 2 and then created by heating to about 1300 ° C, the SOI structure. At this high implanted dose and at this high temperature, the metal traces can not be prevented from penetrating into the silicon. However, the traces of copper that have penetrated into the silicon can not be bound or gettered in the silicon layer, since a silicon dioxide layer lies thereon.
Gemäß
JP 03195016A beschreibt ein Verfahren zur Entfernung eines auf einem Siliziumsubstrat befindlichen Oxidfilms unter Verwendung geringfügigen Mengen an Arsenwasserstoff, um ein epitaxiales Wachstum der Siliziumschicht zu erzielen.JP 03195016A describes a method for removing one on one Silicon substrate oxide film using minor amounts at arsenic hydrogen to epitaxial growth of the silicon layer to achieve.
US 2003/0082912 A1 beschreibt eine Zusammensetzung zur nasschemischen Reinigung, wobei die Zusammensetzung ein Fluorsalz und ein Hydrogenfluorsalz, ein organisches Lösungsmittel und Wasser enthält.US 2003/0082912 A1 describes a composition for wet-chemical Purification, wherein the composition is a fluorine salt and a hydrogen fluoride salt, an organic solvent and water.
Die Aufgabe der vorliegenden Erfindung ist ein Verfahren bereitzustellen, das die Metallspuren aus unstrukturierten oder bereits strukturierten einkristallinen Siliziumscheiben entfernt.The The object of the present invention is to provide a method the metal traces of unstructured or already structured single crystal silicon wafers removed.
Die Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst.The The object is achieved by a method according to claim 1.
Im Nachfolgenden werden folgende Abkürzungen verwendet:
- SPM
- ein Reinigungsschritt unter Verwendung einer Lösung aus Wasserstoffperoxyd und Wasser;
- HPM
- ein Reinigungsschritt unter Verwendung einer Lösung aus Chlorwasserstoff, Wasserstoffperoxyd und Wasser;
- APM
- ein Reinigungsschritt unter Verwendung einer Lösung aus Ammoniak, Wasserstoffperoxyd und Wasser
- DHF
- ein Reinigungsschritt unter Verwendung einer verdünnten Lösung der Flusssäure.
- SPM
- a purification step using a solution of hydrogen peroxide and water;
- HPM
- a purification step using a solution of hydrogen chloride, hydrogen peroxide and water;
- APM
- a purification step using a solution of ammonia, hydrogen peroxide and water
- DHF
- a purification step using a dilute solution of hydrofluoric acid.
Die Metallspuren und insbesondere die Kupferspuren werden durch das arsenhaltige Mittel aus dem Silizium entfernt. Das aus dem arsenhaltigen Mittel abgeschiedene Arsen zieht aus dem Siliziumbulk die Metallspuren zur Siliziumoberfläche und bindet sie dort. Die Anziehung kann durch die Bildung der thermodynamisch sehr stabilen Metallarsenid-Verbindung, wie zum Beispiel Cu3As2 erklärt werden.The metal traces, and especially the copper traces, are removed from the silicon by the arsenic-containing agent. The arsenic deposited from the arsenic agent draws the metal traces from the silicon bulb to the silicon surface and binds them there. The attraction can be explained by the formation of the thermodynamically very stable metal arsenide compound, such as Cu 3 As 2 .
Die überschüssige Arsenschicht und das gebildete Kupferarsenid können dann nasschemisch entfernt werden.The excess arsenic layer and the copper arsenide formed can then be removed wet-chemically.
Die Entfernung der gebildeten Metallarsenide und des gegebenenfalls in das Silizium diffundierten Arsens wird durch die folgende Sequenz durchgeführt 1. SPM, 2. APM, 3. DHF, 4. APM und 5. HPM. Zwischen dem dritten und dem vierten Reinigungsschritt kann eine weitere Sequenz durchgeführt werden, nämlich Down-Stream-Asher und DHF, wobei diese Schritte mehrmals wiederholt werden können.The Removal of the formed Metallarsenide and optionally in the silicon diffused arsenic is represented by the following sequence carried out 1st SPM, 2nd APM, 3rd DHF, 4th APM and 5th HPM. Between the third and the fourth cleaning step, another sequence can be carried out namely down-stream asher and DHF, these steps being repeated several times.
Als das arsenhaltige Mittel eignet sich insbesondere Arsenwasserstoff, der sich zu Arsen und Wasserstoff bei einer ge eigneten Temperatur zersetzt, wobei die Temperatur so gehalten wird, dass das Arsen in das Silizium kaum diffundiert. Die Temperatur hängt von der Auswahl des arsenhaltigen Mittels ab und bewegt sich normalerweise zwischen 400 und 600°C.When the arsenic agent is particularly suitable arsine, which turns to arsenic and hydrogen at a suitable temperature decomposed, keeping the temperature so that the arsenic hardly diffused into the silicon. The temperature depends on the selection of the arsenic-containing agent and moves normally between 400 and 600 ° C.
Das Verfahren kann bei jedem Druck ausgefürt werden, wobei aus praktischen Gründen ein Druck zwischen 4·103 und 133·103 Pascal sinnvoll ist. In Abhängigkeit der Temperatur und des Drucks, beträgt die Beheizungszeit in der Regel zwischen 10 und 120 Minuten.The process can be carried out at any pressure, for practical reasons, a pressure between 4 · 10 3 and 133 · 10 3 Pascal is useful. Depending on the temperature and the pressure, the heating time is usually between 10 and 120 minutes.
Beispiel 1example 1
Entfernung von Metallspuren aus ProduktwafernRemoval of metal traces from product wafers
MOS-Produktwafer werden vor der Gate-Oxidation der Arsenbehandlung unterzogen. Dazu werden alle Implantationen ausgeführt, die letzte Lackmaske im Down-Stream-Sauerstoffplasma entfernt, eine SPM-Reinigung und danach eine kurze DHF-Reinigung zur Freilegung des Siliziums durchgeführt. Anschließend erfolgt die Arsenbehandlung in einer üblichen LPCVD-Anlage, indem eine übliche Gasmischung von 0,7 % Arsenwasserstoff in Wasserstoff 30 Minuten lang bei 4·103 Pascal und 500°C auf die Wafer einwirkt. Nach langsamer Abkühlung, Stickstoffspülung und Entladung erfolgen die Reinigungen der Wafer, das heißt die Entfernung der gebildeten Metallarsenide und des überschüssigen Arsens, in der Sequenz: 1. SPM, 2. APM, 3. DHF, 4. APM und 5. HPM. Auf diesen gereinigten Scheiben erfolt jetzt die Gate-Oxidation und die folgenden Prozessschritte.MOS product wafers are subjected to arsenic treatment prior to gate oxidation. For this purpose, all implantations are performed, the last resist mask in the down-stream oxygen plasma removed, an SPM cleaning and then a short DHF cleaning to expose the silicon carried out. Subsequently, the arsenic treatment is carried out in a conventional LPCVD system by a standard gas mixture of 0.7% arsine in hydrogen for 30 minutes at 4 x 10 3 Pascal and 500 ° C acts on the wafer. After slow cooling, nitrogen purge, and discharge, the wafers are cleaned, that is, the removal of the formed metal arsenides and excess arsenic, in the sequence: 1. SPM, 2. APM, 3. DHF, 4. APM, and 5. HPM. On these cleaned slices now the gate oxidation and the following process steps take place.
Beispiel 2Example 2
Entfernung von Metallspuren aus Produktwafern bei höherer TemperaturRemoval of metal traces from product wafers at higher temperature
Wie Beispiel 1, nur dass die Gasmischung bei 700°C auf die Wafer einwirkt. Nch langsamer Abkühlung, Stickstoffspülung und Entladung erfolgen die Reinigungen der Wafer, das heißt die Entfernung der gebildeten Metallarsenide und des überschüssigen etwas in das Silizium diffundierten Arsens, in der Sequenz: 1. SPM, 2. APM, 3. DHF, 4. Down-Stream-Asher, 5. DHF, 6. Down-Stream-Asher, 7. DHF, 8. Down-Stream-Asher, 9. DHF, 10. APM und 11. HPM. Auf diesen gereinigten Schreiben erfolgt jetzt die Gate-Oxidation und die folgenden Prozessschritte.As Example 1, except that the gas mixture acts at 700 ° C on the wafer. nch slow cooling, nitrogen purge and unloading done the cleaning of the wafer, that is the distance of the formed metal arsenides and excess something in the silicon in the sequence: 1. SPM, 2. APM, 3. DHF, 4. Downstream Asher, 5th DHF, 6th Down Stream Asher, 7th DHF, 8th Down Stream Asher, 9th. DHF, 10th APM and 11th HPM. On this cleaned letter takes place now the gate oxidation and the following process steps.
Beispiel 3Example 3
Entfernung von Metallspuren aus SIMOX-SOI-WafernRemoval of metal traces from SIMOX SOI wafers
SIMOX-SOI-Wafer werden nach der Erzeugung der SOI-Struktur und vor dem ersten Prozessschritt zur Erzeugung von Schaltkreisen der Arsenbehandlung unterzogen. Dazu wird zuerst eine APM-Reinigung zur Entfernung von Partikeln und danach eine kurze DHF-Reinigung zur Freilegung des Siliziums durchgeführt. Anschließend erfolgt die Arsenbehandlung in einer üblichen LPCVD-Anlage, indem eine übliche Gasmischung von 0,7 Arsenwasserstoff in Wasserstoff 30 Minuten lang bei 4·103 Pascal und 500°C auf die Wafer einwirkt. Nach langsamer Abkühlung, Stickstoffspülung und Entladung erfolgen die Reinigungen der Wafer, das heißt die Entfernung der gebildeten Metallarsenide und des überschüssigen Arsens, in der Sequenz: 1. SPM, 2. APM, 3. DHF, 4. APM und 5. HPM. Auf diesen gut gereinigten Scheiben erfolgt jetzt der Aufbau der integrierten Schaltkreise.SIMOX-SOI wafers are subjected to arsenic treatment after the generation of the SOI structure and before the first process step for generating circuits. For this purpose, first an APM cleaning to remove particles and then a brief DHF cleaning to expose the silicon is performed. Subsequently, the arsenic treatment is carried out in a conventional LPCVD system by applying a conventional gas mixture of 0.7 arsenic hydrogen in hydrogen for 30 minutes at 4 × 10 3 Pascal and 500 ° C on the wafer. After slow cooling, nitrogen purge, and discharge, the wafers are cleaned, that is, the removal of the formed metal arsenides and excess arsenic, in the sequence: 1. SPM, 2. APM, 3. DHF, 4. APM, and 5. HPM. On these well-cleaned discs now the structure of the integrated circuits takes place.
Beispiel 4Example 4
Entfernung von Metallspuren aus Wafern mit einer EPI-SchichtRemoval of metal traces from wafers with an EPI layer
Wafer mit einer EPI-Schicht werden nach Abscheidung der EPI-Schicht der Arsenbehandlung unterzogen. Dazu wird zuerst eine APM-Reinigung zur Entfernung von Partikeln und danach eine kurze DHF-Reinigung zur Freilegung des Siliziums durchgeführt. Anschließend erfolgt die Arsenbehandlung in einer üblichen LPCVD-Anlage, indem eine übliche Gasmischung von 0,7 % Arsenwasserstoff in Wasserstoff 30 Minuten lang bei 4·103 Pascal und 600°C auf die Wafer einwirkt. Nach langsamer Abkühlung, Stickstoffspülung und Entladung erfolgen die Reinigungen der Wafer, das heißt die Entfernung der gebildeten Metallarsenide und des überschüssigen minimal in das Silizium diffundierten Arsens, in der Sequenz: 1. SPM, 2. APM, 3. DHF, 4. APM, 5. DHF, 6. APM, 7. DHF, 8. APM, 9. DHF, 10. APM und 11. HPM. Auf diesen gut gereinigten Scheiben erfolgt jetzt der (weitere) Aufbau der integrierten Schaltkreise.Wafers with an EPI layer undergo arsenic treatment after deposition of the EPI layer. For this purpose, first an APM cleaning to remove particles and then a brief DHF cleaning to expose the silicon is performed. Subsequently, the arsenic treatment is carried out in a conventional LPCVD system by a usual gas mixture of 0.7% arsine in hydrogen for 30 minutes at 4 × 10 3 Pascal and 600 ° C acting on the wafer. After slow cooling, nitrogen purge and discharge, the wafers are cleaned, that is, the removal of the formed metal arsenides and the excess arsenic minimally diffused into the silicon, in the sequence: 1. SPM, 2. APM, 3. DHF, 4. APM, 5. DHF, 6th APM, 7th DHF, 8th APM, 9th DHF, 10th APM and 11th HPM. These well-cleaned disks are now replaced by the (further) structure of the integrated circuits.
VergleichsversuchComparative test
Vier Bor dotierte 9–18 Ohmcm 100 CZ-Wafer im Lieferzustand (Spalte 1) wurden in der VPD-Box mit HF-Gas hydrophobiert und anschließend gleichmäßig auf der Wafervorderseite mit 637 × 1010 Atome/cm2 Kupfer kontaminiert (Spalte 2). Anschließend wurde die aufgebrachte Kupferkontamination mit TRFA überprüft (Spalte 3) und danach mit einem RTP-Schritt von 30 Sekunden bei 1200°C im Sauerstoff-Stickstoff-Gemisch in das Silizium eingetrieben. Danach wurde erneut mit TRFA das Kupfer gemessen, und es zeigte sich, dass das Kupfer eindiffundiert ist (Spalte 4). Danach wurden die Wafer in der VPD-Box mit HF-Gas erneut hydrophobiert und anschließend erfolgte mit Wafer ZT 318062.06 und Wafer ZT 318062.08 die Arsenwasserstoffbehand lung, wobei Wafer ZT 318062.07 und Wafer ZT 318062.09 nicht behandelt wurden. Die Arsenwasserstoffbehandlung war ein stark verkürzter Standard-Gasphasendotierschritt, das heißt die Wafer wurden bei 700°C in reinem Stickstoff eingefahren und dann 10 Minuten lang bei 950°C in 0,7 % AsH3 in H2 bei 4·103 Pascal behandelt.Four boron-doped 9-18 ohmcm 100 CZ wafers as supplied (column 1) were hydrophobicized in the VPD box with HF gas and then uniformly contaminated on the wafer front side with 637 × 10 10 atoms / cm 2 of copper (column 2). Subsequently, the applied copper contamination was checked with TRFA (column 3) and then driven into the silicon with an RTP step of 30 seconds at 1200 ° C. in an oxygen-nitrogen mixture. Thereafter, the copper was measured again with TRFA and the copper was shown to have diffused in (column 4). Thereafter, the wafers in the VPD box were re-hydrophobicized with HF gas and then carried out with wafer ZT 318062.06 and Wafer ZT 318062.08 the Arsenwasserstoffbehand treatment, with wafers ZT 318062.07 and Wafer ZT 318062.09 were not treated. The arsenic hydrogen treatment was a greatly reduced standard gas phase doping step, that is, the wafers were run at 700 ° C in pure nitrogen and then treated for 10 minutes at 950 ° C in 0.7% AsH 3 in H 2 at 4 x 10 3 Pascals.
Anschließend wurden alle Wafer erneut mit TRFA gemessen (Spalte 5). Es zeigte sich, dass Wafer ZT 318062.06 und Wafer ZT 318062.08 mehr als doppelt so viel Kupfer wie Wafer ZT 318062.07 und Wafer ZT 318.062.09 an der Waferoberfläche tragen. Dass auch auf Wafer ZT 318062.07 und Wafer ZT 318062.09 Kupfer zu finden ist, liegt an der bekannten Ausdiffusion von Kupfer. Diese Ausdiffusion von Kupfer wird durch die Arsenbehandlung stark verstärkt. Zum Schluss wurden die TRFA-Werte noch mit VPD-AAS bestätigt. Dass mit VPD-AAS weniger als mit TRFR gefunden wurde, liegt daran, dass man mit VPD-AAS nur die oberste Atomlage sieht, mit TRFA aber bis zu 10 Atomlagen tief sehen kann.Subsequently were all wafers measured again with TRFA (column 5). It was found, that wafer ZT 318062.06 and wafer ZT 318062.08 more than double as much copper as wafer ZT 318062.07 and wafer ZT 318.062.09 the wafer surface wear. That also on wafer ZT 318062.07 and wafer ZT 318062.09 Copper is due to the known outdiffusion of copper. This outdiffusion of copper becomes strong through the arsenic treatment strengthened. Finally, the TRFA values were confirmed with VPD-AAS. That with VPD-AAS less than found with TRFR, this is because you only see the topmost atomic layer with VPD-AAS, but with TRFA until can see to 10 atomic layers deep.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2003132295 DE10332295B4 (en) | 2003-07-16 | 2003-07-16 | Process for removing traces of metal from solid silicon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2003132295 DE10332295B4 (en) | 2003-07-16 | 2003-07-16 | Process for removing traces of metal from solid silicon |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10332295A1 DE10332295A1 (en) | 2005-02-17 |
| DE10332295B4 true DE10332295B4 (en) | 2005-09-01 |
Family
ID=34071710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2003132295 Expired - Fee Related DE10332295B4 (en) | 2003-07-16 | 2003-07-16 | Process for removing traces of metal from solid silicon |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10332295B4 (en) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03195016A (en) * | 1989-12-25 | 1991-08-26 | Nippon Telegr & Teleph Corp <Ntt> | Thermal cleaning method of si substrate; epitaxial growth and heat treatment apparatus |
| US5122482A (en) * | 1989-03-31 | 1992-06-16 | Agency Of Industrial Science & Technology | Method for treating surface of silicon |
| JPH06267826A (en) * | 1993-03-15 | 1994-09-22 | Nikon Corp | Controlling method and equipment for exposure |
| US5725677A (en) * | 1992-01-13 | 1998-03-10 | Fujitsu Limited | Dry cleaning process for cleaning a surface |
| EP0866495A2 (en) * | 1997-03-19 | 1998-09-23 | Chul-Ju Hwang | A method for cleaning wafer surface and a method for forming thin oxide layers |
| US6083413A (en) * | 1995-10-19 | 2000-07-04 | Massachusetts Institute Of Technology | Metals removal process |
| US6544883B2 (en) * | 2000-11-14 | 2003-04-08 | Nec Electronics Corporation | Method of manufacturing semiconductor device |
| US20030082912A1 (en) * | 2000-04-26 | 2003-05-01 | Takehiko Kezuka | Detergent composition |
-
2003
- 2003-07-16 DE DE2003132295 patent/DE10332295B4/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5122482A (en) * | 1989-03-31 | 1992-06-16 | Agency Of Industrial Science & Technology | Method for treating surface of silicon |
| JPH03195016A (en) * | 1989-12-25 | 1991-08-26 | Nippon Telegr & Teleph Corp <Ntt> | Thermal cleaning method of si substrate; epitaxial growth and heat treatment apparatus |
| US5725677A (en) * | 1992-01-13 | 1998-03-10 | Fujitsu Limited | Dry cleaning process for cleaning a surface |
| JPH06267826A (en) * | 1993-03-15 | 1994-09-22 | Nikon Corp | Controlling method and equipment for exposure |
| US6083413A (en) * | 1995-10-19 | 2000-07-04 | Massachusetts Institute Of Technology | Metals removal process |
| EP0866495A2 (en) * | 1997-03-19 | 1998-09-23 | Chul-Ju Hwang | A method for cleaning wafer surface and a method for forming thin oxide layers |
| US20030082912A1 (en) * | 2000-04-26 | 2003-05-01 | Takehiko Kezuka | Detergent composition |
| US6544883B2 (en) * | 2000-11-14 | 2003-04-08 | Nec Electronics Corporation | Method of manufacturing semiconductor device |
Non-Patent Citations (4)
| Title |
|---|
| Istrator, A.A. et al in: MRS Bulletin, June 2000, Vol. 25, Nr. 6, S. 33-38 * |
| Istrator, A.A. et al.; In: MRS Bulletin, June 2000 , Vol. 25, Nr. 6, S. 33-38 |
| Shabani, M.B. et al in: Proc. SPIE, 1999, Vol. 3895, S. 520-525 * |
| Shabani, M.B. et al.; In: Proc. SPIE, 1999, Vol. 3895, S. 520-525 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10332295A1 (en) | 2005-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2822901C2 (en) | Method for manufacturing semiconductor components | |
| DE112012002072B4 (en) | Method for producing an epitaxial silicon wafer, epitaxial silicon wafer and method for producing a solid-state image pickup device | |
| DE1614540C3 (en) | Semiconductor device and method for their production | |
| DE69333078T2 (en) | Semiconductor wafer with low surface roughness and semiconductor device | |
| EP0092540A1 (en) | Method of gettering semiconductor devices | |
| DE112012002437B4 (en) | Process for cleaning a semiconductor wafer | |
| DE69909346T2 (en) | Cleaning solution for electronic components and their use | |
| DE2752439A1 (en) | METHOD FOR PRODUCING SILICON SEMI-CONDUCTOR ARRANGEMENTS USING AN ION IMPLANT AND ASSOCIATED SEMICONDUCTOR ARRANGEMENT | |
| DE69838116T2 (en) | Process for treating a substrate surface and treating agent therefor | |
| US7731801B2 (en) | Semiconductor wafer treatment method and apparatus therefor | |
| DE2519432A1 (en) | METHOD FOR CREATING DOPED BURIED ZONES IN A SEMICONDUCTOR BODY | |
| DE2814695A1 (en) | METHOD OF MANUFACTURING AN INTEGRATED CIRCUIT | |
| DE2839933A1 (en) | INTEGRATED CIRCUIT WITH INSULATING SUBSTRATE | |
| DE10332295B4 (en) | Process for removing traces of metal from solid silicon | |
| WO2012028593A1 (en) | Method for forming a dopant profile | |
| DE3736369C2 (en) | ||
| WO1999063582A2 (en) | Method for producing semiconductor elements | |
| DE112010002935T5 (en) | Epitaxial silicon wafer and method of making the same | |
| DE1178947B (en) | Process for the production of semiconductor components with at least one thin semiconductor layer doped by diffusion | |
| DE3833161B4 (en) | Method for gettering semiconductor devices and semiconductor devices obtained by the method | |
| DE112018002034T5 (en) | Method for analyzing the metal contamination of a silicon wafer and method for producing a silicon wafer | |
| DE4218685A1 (en) | Semiconductor device with long-lasting getter region - comprises sec. defect layer etched in semiconductor substrate | |
| Hokari et al. | Secondary Defect Generation Suppression in Heavily Boron Implanted Silicon Wafers by HCl Oxidation | |
| DE102007021991A1 (en) | Method for manufacturing semiconductor component, involves preparing base substrate and designing porous intermediate layer on surface of base substrate | |
| DE2255150A1 (en) | COMPLEMENTARY MIS SEMI-CONDUCTOR ARRANGEMENT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
| R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
| R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |