DE10346609A1 - Herstellverfahren für einen Flashspeicher - Google Patents
Herstellverfahren für einen Flashspeicher Download PDFInfo
- Publication number
- DE10346609A1 DE10346609A1 DE10346609A DE10346609A DE10346609A1 DE 10346609 A1 DE10346609 A1 DE 10346609A1 DE 10346609 A DE10346609 A DE 10346609A DE 10346609 A DE10346609 A DE 10346609A DE 10346609 A1 DE10346609 A1 DE 10346609A1
- Authority
- DE
- Germany
- Prior art keywords
- film
- gate
- oxide film
- semiconductor substrate
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000003647 oxidation Effects 0.000 title claims abstract description 28
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 title claims abstract description 16
- 230000015654 memory Effects 0.000 title claims description 11
- 238000005530 etching Methods 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 238000007667 floating Methods 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 4
- 238000000926 separation method Methods 0.000 claims 2
- 238000005498 polishing Methods 0.000 claims 1
- 125000000453 2,2,2-trichloroethyl group Chemical group [H]C([H])(*)C(Cl)(Cl)Cl 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 9
- 238000002955 isolation Methods 0.000 description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- UOCLXMDMGBRAIB-UHFFFAOYSA-N 1,1,1-trichloroethane Chemical compound CC(Cl)(Cl)Cl UOCLXMDMGBRAIB-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Es wird ein Oxidationsprozess für eine Flashspeicher offenbart. Es wird ein Seitenwand-Oxidationsprozess unter Verwendung eines Mischgases aus O¶2¶ und TCA ausgeführt, um die Isolation des potenzialfreien Gates zu verstärken und den Effekt zu verhindern, dass die Dicke der Seitenwand des Oxidfilms innerhalb des dielektrischen Films (24) erhöht ist, und um auch den Effekt zu verhindern, dass die Dicke der Seitenwand des Tunneloxidfilms (12) erhöht ist.
Description
- HINTERGRUND DER ERFINDUNG Gebiet der Erfindung
- Die Erfindung betrifft ein Herstellverfahren für ein Halbleiterbauteil, und genauer gesagt betrifft sie ein Verfahren zum Herstellen von Seitenwand-Oxidfilmen zum Schützen einer Gateelektrode an der Seitenwand der Gateelektrode in einer Flashspeicherzelle.
- Im Allgemeinen wird, beim Herstellen von Flashspeichern, nachdem die Gateelektrode hergestellt wurde, ein Trocken-Oxidationsprozess unter Verwendung von O2 für die Gate-Seitenwand ausgeführt, um Ätzschäden zu kompensieren, wie sie dann erlitten werden, wenn das potenzialfreie Gate isoliert wird und das Gate geätzt wird. Dabei ist es aus dem Gesichtspunkt der Seitenwand-Verstärkung und der Kompensation von Ätzschäden von Vorteil, die durch Seitenwandoxidation hergestellten Seitenwand-Oxidfilme dick auszubilden. Um einen dicken Seitenwand-Oxidfilm herzustellen, ist jedoch ein Oxidationsprozess für lange Zeit auszuführen. Dadurch tritt ein Smilingeffekt dahingehend auf, dass die Dicke eines ersten und eines zweiten Oxidfilms und eines Tunneloxidfilms innerhalb des dielektrischen Films mit einer Struktur mit einem ersten Oxidfilm/einem Nitridfilm/einem zweiten Oxidfilm (Oxid/Nitrid/Oxid, ONO), wie er in weitem Umfang bei Flashspeichern als dielektrischer Film verwendet wurde, um die Seitenwände herum erhöht ist. Dies betrifft eine Beeinträchtigung der Eigenschaften des Bauteils.
- ZUSAMMENFASSUNG DER ERFINDUNG
- Demgemäß wurde die Erfindung dazu erdacht, eines oder mehrere Probleme auf Grund von Beschränkungen und Nachteilen gemäß der einschlägigen Technik wesentlich zu lindern.
- Es ist eine Aufgabe der Erfindung, ein Verfahren zum Herstellen eines Halbleiterbauteils zu schaffen, mit dem ein Smilingeffekt dadurch verhindert werden kann, dass in einem Seitenwand-Oxidationsmodus ein Trocken-Oxidationsprozess unter Verwendung eines zweckdienlichen Mischungsverhältnisses von O2 und TCA (Trichlorethan, C2H2Cl3) ausgeführt wird.
- Zusätzliche Vorteile, Aufgaben und Merkmale der Erfindung werden teilweise in der folgenden Beschreibung dargelegt, und teilweise gehen sie für den Fachmann aus einem Studium des Folgenden vor, oder sie ergeben sich aus dem Ausüben der Erfindung. Die Ziele und andere Vorteile der Erfindung können mittels der Struktur realisiert und erreicht werden, wie sie in der schriftlichen Beschreibung und den zugehörigen Ansprüchen sowie den beigefügten Zeichnungen speziell dargelegt ist.
- Um diese Ziele und andere Vorteile zu erreichen und gemäß dem Zweck der Erfindung, wie sie realisiert wurde und hier in weitem Umfang beschrieben ist, ist ein erfindungsgemäßes Verfahren zum Herstellen eines Flashspeichers dadurch gekennzeichnet, dass es die folgenden Schritte aufweist: Bereitstellen eines Halbleitersubstrats, auf dem eine Gateelektrode mit einem Tunneloxidfilm, einem potenzialfreien Gate, einem dielektrischen Film und einem Steuergate hergestellt wird; und Ausführen eines Trockenoxidationsprozesses unter Verwendung eines Mischgases aus O2 und C2H2Cl3 zum Ausbilden von Seitenwand-Oxidfilmen an den Seitenwänden einer Gateelektrode, um Schäden durch einen Ätzprozess zum Herstellen der Gateelektrode zu kompensieren und die Isolierung des potenzialfreien Gates zu verstärken.
- Gemäß einem anderen Gesichtspunkt der Erfindung ist es zu beachten, dass sowohl die vorstehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung der Erfindung beispielhaft und erläuternd sind und für eine weitere Erläuterung der beanspruchten Erfindung dienen sollen.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Die obigen und anderen Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden detaillierten Beschreibung der bevorzugten Ausführungsformen der Erfindung in Verbindung mit den beigefügten Zeichnungen ersichtlich.
-
1A und1B sind Schnittansichten von Halbleiterbauteilen zum Erläutern eines Verfahrens zum Herstellen des Bauteils gemäß einer bevorzugten Ausführungsform der Erfindung; -
2A und2B sind REM(Rasterelektronenmikroskop)-Fotografien, die zeigen, dass an der Seitenwand einer Gateelektrode unter Verwendung von nur herkömmlichem O2-Gas Seitenwand-Oxidfilme ausgebildet werden; und -
3A und3B sind REM(Rasterelektronenmikroskop)-Fotografien, die zeigen, dass Seitenwand-Oxidfilme an der Seitenwand einer Gateelektrode unter Verwendung eines Mischgases aus O2und TCA gemäß einer bevorzugten Ausführungsform der Erfindung hergestellt werden. - DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
- Nun wird detailliert auf die bevorzugten Ausführungsformen der Erfindung Bezug genommen, zu denen Beispiele in den beigefügten Zeichnungen dargestellt sind, in denen gleiche Bezugszahlen dazu verwendet sind, dieselben oder ähnliche Teile zu kennzeichnen.
- Die
1A und1B sind Schnittansichten von Halbleiterbauteilen zum Erläutern eines Verfahrens zum Herstellen des Bauteils gemäß einer bevorzugten Ausführungsform der Erfindung. - Gemäß der
1A wird auf einem Halbleitersubstrat10 ein Abschirm-Oxidfilm (nicht dargestellt) hergestellt, der als Pufferschicht zum Verhindern von Kristalldefekten an der Oberfläche des Substrats oder zur Oberflächenbearbeitung und Ionenimplantation dient. Dann wird Ionenimplantation zum Ausbilden eine Wanne ausgeführt. - Nachdem der Abschirm-Oxidfilm entfernt wurde, werden ein Tunneloxidfilm
12 , ein erster Polysiliciumfilm14 und ein Unterlage-Nitridfilm (nicht dargestellt) sequenziell abgeschieden. Der Unterlage-Nitridfilm, der erste Polysiliciumfilm14 , der Tunneloxidfilm12 und das Halbleitersubstrat20 werden dann sequenziell durch ISO(Isolations)-Maskenstrukturierung geätzt, um dadurch einen Graben (nicht dargestellt) von STI(shallow trench isolation = Isolation durch einen flachen Graben)-Struktur auszubilden, um einen aktiven Bereich einen Feldbereich zu definieren. - Dabei wird der erste Polysiliciumfilm
14 durch Abscheiden eines Films aus undotiertem amorphem Silicium mit niedrigem Oxidationswiderstand mit einer Dicke von 250 – 500 Å (25 – 50 nm) mittels chemischer Dampfabscheidung (CVD) Niederdruck-CVD (LPCVD), plasmaverstärktem CVD (PECVD) oder Atmosphärendruck-CVD (APCVD) bei einer Temperatur von 480 – 550°C und einem Druck von 0,1 – 3,0 Torr (0,1 – 3,0 hPa) hergestellt. - Um die Ecken des Grabens abzurunden, wird ein Trocken- oder ein Nass-Oxidationsprozess zum Kompensieren von Ätzschäden an der Graben-Seitenwand von STI(shallow trench isolation)-Struktur ausgeführt. Als Nächstes wird auf der gesamten Struktur ein Hochtemperatur-Oxidfilm (HTO) dünn abgeschieden, und dann wird bei hoher Temperatur ein Dichtungsprozess ausgeführt, um einen Auskleidungs-Oxidfilm (nicht dargestellt) auszubilden. Es ist zu beachten, dass der obige Prozess des Abscheidens des Auskleidungs-Oxidfilms weggelassen werden kann, um den Prozess zu vereinfachen. Dann wird ein Oxidfilm (nicht dargestellt) aus einem Plasma hoher Dichte (HDP) auf der gesamten Struktur abgeschieden, um das Innere des Grabens aufzufüllen. Danach wird ein Polierprozess unter Verwendung des Unterlage-Nitrierfilms als Stoppschicht ausgeführt, um den HDP-Oxidfilm
20 und den Auskleidungs-Oxid film auf dem Unterlage-Nitridfilm zu entfernen. So wird ein Isolationsfilm zum Isolieren der Bauteile ausgebildet. - Es wird ein Nitrid-Abziehprozess unter Verwendung von Phosphorsäure (H3PO4) zum Ätzen des Unterlage-Nitridfilms ausgeführt. Dann wird ein vorbehandelnder Reinigungsprozess unter Verwendung DHF zum Entfernen eines nativen Oxidfilms und der auf dem ersten Polysiliciumfilm
14 ausgebildeten Rückstände ausgeführt. Nachdem auf der gesamten Struktur ein zweiter Polysiliciumfilm16 abgeschieden wurde, wird ein Strukturierprozess zum Herstellen eines potenzialfreien Gates18 ausgeführt, das aus dem Tunneloxidfilm12 und dem ersten und dem zweiten Polysiliciumfilm14 und16 besteht. - Dabei wird der zweite Polysiliciumfilm
16 dadurch hergestellt, dass ein Film aus amorphem Silicium, in den P mit einer Konzentration von 5,0·1019 – 1,5.1020 Atomen/ccm eindotiert ist, mit einer Dicke von 1000 – 3000 Å (100 – 300 nm) durch CVD, LP-CVD, PE-CVD oder AP-CVD unter Verwendung von SiH4 oder Si2H6 und PH3-Gas mit einer Temperatur von 480 – 550°C und einem Druck von 0,1 – 3,0 Torr (0,1 – 3,0 hPa) abgeschieden wird. - Auf der gesamten Struktur wird entlang ihrer Stufe ein dielektrischer Film
24 hergestellt, der über die ONO(erster Oxidfilm20 – Nitridfilm21 – zweiter Oxidfilm22 ; SiO2-Si3N4-SiO2)-Struktur verfügt. Dann werden sequenziell ein dritter Polysiliciumfilm26 , der ein Materialfilm zum Ausbilden des Steuergates ist, und ein Wolframsilicid(WSix)film28 hergestellt. Nachdem auf dem Wolframsilicidfilm28 ein Hartmaskenfilm32 hergestellt wurde, wird ein Strukturierprozess zum Ausbilden eines Hartmaskenmusters ausgeführt. Dann wird ein Selbstausrichtungs-Ätzprozess unter Verwendung des Hartmaskenmusters als Ätzmaske ausgeführt, um den Wolframsilicidfilm28 , den dritten Polysiliciumfilm26 und den dielektrischen Film24 zu entfernen, um dabei ein aus dem dritten Polysiliciumfilm26 und dem Wolframsilicidfilm28 bestehendes Steuergate30 auszubilden. - Andernfalls werden der Tunneloxidfilm
12 und der erste und der zweite Polysiliciumfilm14 und16 für ein potenzialfreies Gate sequenziell auf dem Halbleitersubstrat10 abgeschieden, auf dem der Isolierfilm (nicht dargestellt) ausgebildet ist. Dann wird ein Strukturierprozess zum Ätzen des zweiten Polysiliciumfilms16 , des ersten Polysiliciumfilms14 und des Tunneloxidfilms12 ausgeführt, um das potenzialfreie Gate18 zu bilden. - Der dielektrische Film
24 , der dritte Polysiliciumfilm26 , ein Metallfilm (Wolframsilicidfilm28 ) und der Hartmaskenfilm32 der ONO-Struktur werden sequenziell auf der gesamten Struktur hergestellt. Dann wird ein Strukturierprozess zum Ätzen des Hartmaskenfilms32 , des Metallfilms28 , des dritten Polysiliciumfilms26 und des dielektrischen Films24 ausgeführt, um dadurch eine Flashspeicherzelle einschließlich des Steuergates30 auszubilden. - Der Fachmann erkennt, dass die Erfindung nicht auf die obigen Ausführungsformen beschränkt ist, sondern dass die Gateelektrode der Flashspeicher mit dem Tunneloxidfilm, dem potenzialfreien Gate, dem dielektrischen Gate und dem Steuergate durch Prozesse verschiedener Arten zum Herstellen von Flashspeichern hergestellt werden könnte.
- Gemäß der
1B wird ein Seitenwand-Oxidationsprozess zum Ausbilden von Seitenwand-Oxidfilmen34 zum Kompensieren von Schäden aus einem Ätzprozess zum Herstellen einer Gateelektrode und zum Isolieren des potenzialfreien Gates18 an der Seitenwand der Gateelektrode des Flashspeichers ausgeführt. - Genauer gesagt, wird vor dem Seitenwand-Oxidationsprozess ein Vorbehandlungsprozess unter Verwendung von SC-1 (standard cleaning – 1), das NH4OH, H2O2 und H2O enthält, ausgeführt, um Verluste des Tunneloxidfilms
12 und der Oxidfilme20 und22 zu verhindern, die den dielektrischen Film24 der ONO-Struktur bilden. Dann wird ein Trocken-Oxidationsprozess unter Verwendung eines Mischgases aus O2 und TCA ausgeführt, um Seitenwand-Oxidfilme34 an den Seitenwänden der Gateelektrode im Flashspeicher auszubilden. Als Nächstes wird das Halbleitersubstrat10 , an dem die Gateelektrode ausgebildet wird, in eine Kammer für einen Oxidationsprozess auf einer Temperatur von 600 – 750°C geladen. Dann erfolgt Oxidation in solcher Weise, dass Seitenwand-Oxidfilme34 von 30 – 100 Å (3 – 10 nm) Dicke am Halbleitersubstrat10 ausgebildet werden, was durch Erhöhen der Temperatur innerhalb der Kammer bis auf 750 – 950°C und anschließendes Einleiten von O2-Gas mit 1 – 10 slm und TCA(C2H2C13)-Gas von 0,1 – 1 slm in die Kammer erfolgt. Danach wird die Temperatur innerhalb der Kammer abgesenkt und dann wird das Halbleitersubstrat10 der Kammer entnommen. Durch diese Vorgehensweise kann eine Seitenwandoxidation in kürzerer Zeit als bei der herkömmlichen Seitenwandoxidation nur unter Verwendung von O2-Gas realisiert werden, wenn Seitenwand-Oxidfilme34 derselben Dicke herzustellen sind, da die Seitenwandoxidation gleichmäßig ausgeführt wird, jedoch Silicium innerhalb der ONO-Struktur und des Tunneloxidfilms auf Grund der hohen Reaktionsgeschwindigkeit (schnelle Ausbildung des Oxidfilms) durch das TCA-Gas weniger oxidiert wird. So ist es möglich, den Smilingeffekt betreffend die ONO-Struktur und den Tunneloxidfilm zu minimieren. Ferner konnte das Ladungsaufrechterhaltevermögen des Bauteils verbessert werden, da die Oxidation am vorderen Abschnitt der Oberseite des potenzialfreien Gates, der durch den Einfluss scharf ausgebildet wurde, wie er vorlag, wenn das Gate geätzt wurde, gleichmäßig herbeigeführt wird, um für eine Oxidation betreffend die Seitenwand dicke vom selben Wert zu führen. Die Oxidationsgeschwindigkeit unter Verwendung von TCA-Gas ist um 10% höher als die bei Oxidation nur unter Verwendung von O2-Gas. - Die
2A und2B sind AEM(Rasterelektronenmikroskop)fotografien, die zeigen, dass ein Seitenwand-Oxidfilm alleine unter Verwendung von herkömmlichem O2-Gas an der Seitenwand einer Gateelektrode hergestellt wird. Die3A und3B sind REM(Rasterelektronenmikroskop)fotografien, die zeigen, dass ein Seitenwand-Oxidfilm an der Seitenwand einer Gateelektrode unter Verwendung eines Mischgases aus O2 und TCA gemäß einer bevorzugten Ausführungsform der Erfindung hergestellt wird. - Es wird auf die
2A ,2B ,3A und3B Bezug genommen, von denen die2A und3A REM-Fotografien der Seitenwand-Oxidfilme sind, die im Bereich des dielektrischen Films der ONO-Struktur hergestellt wurden. Die2B und3B sind REM-Fotografien der Seitenwand-Oxidfilme, die im Bereich des Tunneloxidfilms hergestellt wurden. Die2A und2B veranschaulichen REM-Fotografien, bei denen Seitenwand-Oxidationsprozesse unter Verwendung von Targets von 30 Å (3 nm) bzw. 50 Å (5 nm) unter Verwendung nur von O2-Gas bei einer Temperatur von 850°C ausgeführt werden. Die3A und3B veranschaulichen REM-Fotografien, bei denen Seitenwand-Oxidationsprozesse unter Verwendung von Targets von 30 Å (3 nm) bzw. 50 Å (5 nm) unter Verwendung eines Mischgases aus O2 und TCA bei einer Temperatur von 850°C ausgeführt wurden. Aus der2A ist es erkennbar, dass der Oxidfilm nicht mit ausreichender Dicke an der Seitenwand des dielektrischen Films ausgebildet wird und dass die gesamten Seitenwand-Oxidfilme instabil sind (nicht mit gleichmäßiger Dicke ausgebildet sind). Demgegenüber ist es aus der3A erkennbar, dass die Seitenwand-Oxidfilme mit ausreichender Dicke an den Seitenwänden des dielektrischen Films ausgebildet sind und dass die Seitenwand-Oxidfilme mit durchgehend gleichmäßiger Dicke ausgebildet sind. Ferner ist es aus der2B erkennbar, dass nicht nur der Oxidfilm mit ausreichender Dicke an der Seitenwand des Tunneloxidfilms ausgebildet ist, sondern dass auch die Seitenwand-Oxidfilme ausreichender Dicke nicht an den Seitenwänden des ersten Polysiliciumfilms auf dem Seitenwand-Oxidfilm ausgebildet sind. Demgegenüber ist es aus der3B erkennbar, dass die Seitenwand-Oxidfilme ausreichender Dicke nicht nur an den Seitenwänden des Tunneloxidfilms sondern auch der Seitenwand des ersten Polysiliciumfilms ausgebildet sind. - Wie oben beschrieben, zeigt die Erfindung einen vorteilhaften Effekt dahingehend, dass sie den Effekt verhindern kann, dass die Dicke der Seitenwand des Oxidfilms innerhalb des dielektrischen Films erhöht ist, was durch Ausführen eines Seitenwand-Oxidationsprozesses unter Verwendung eines Mischgases aus O2 und TCA erfolgt. Auch zeigt die Erfindung einen neuen Effekt dahingehend, dass sie dadurch für eine Toleranz des Kopplungsverhältnisses sorgen kann, dass sie den Effekt verhindert, dass die Gesamtdicke des Oxidfilms innerhalb des dielektrischen Films durch einen Oxidationsprozess erhöht ist.
- Ferner zeigt die Erfindung eine neuen Effekt dahingehend, dass sie die Gesamtbetriebscharakteristik des Bauteils durch Verstärken der Isolation des potenzialfreien Gates verbessern kann und einen Effekt dahingehend verhindern kann, dass die Dicke der Seitenwand des Tunneloxidfilms erhöht ist, was durch einen Seitenwand-Oxidationsprozess unter Verwendung eines Mischgases aus O2 und TCA erfolgt.
- Die vorstehenden Ausführungsformen sind nur beispielhaft, und sie nicht als die Erfindung beschränkend auszulegen. Die vorliegenden Lehren können leicht bei anderen Vorrichtungs typen angewandt werden. Die Beschreibung der Erfindung soll veranschaulichend sein und den Schutzumfang der Ansprüche nicht beschränken. Dem Fachmann sind viele Alternativen, Modifizierungen und Variationen ersichtlich.
Claims (5)
- Oxidationsprozess für einen Flashspeicher, mit den folgenden Schritten: (a) Bereitstellen eines Halbleitersubstrats, auf dem eine Gateelektrode mit einem Tunneloxidfilm, einem potenzialfreien Gate, einem dielektrischen Film und einem Steuergate hergestellt wird; und (b) Ausführen eines Trockenoxidationsprozesses unter Verwendung eines Mischgases aus O2 und C2H2Cl3 zum Ausbilden von Seitenwand-Oxidfilmen an den Seitenwänden einer Gateelektrode, um Schäden durch einen Ätzprozess zum Herstellen der Gateelektrode zu kompensieren und die Isolierung des potenzialfreien Gates zu verstärken.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt (b) Folgendes aufweist: – Einbringen des Halbleitersubstrats in eine Abscheidungskammer; – Erhöhen der Temperatur innerhalb der Abscheidungskammer auf eine erste Temperatur; – Einleiten von O2-Gas mit 1 – 10 slm sowie von C2H2Cl3-Gas von 0,1 – 1 slm in die Abscheidungskammer auf der ersten Temperatur, um einen Seitenwand-Oxidfilm auszubilden; und – Entnehmen des Halbleitersubstrats aus der Abscheidungskammer.
- Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die erste Temperatur 750 – 950°C beträgt.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Seitenwand-Oxidfilme mit einer Dicke von 3 – 10 nm hergestellt werden.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt (a) Folgendes aufweist: – sequenzielles Herstellen eines Tunneloxidfilms, eines ersten Polysiliciumfilms und eines Unterlage-Nitridfilms auf dem Halbleitersubstrat; – Ätzen des Unterlage-Nitridfilms, des ersten Polysiliciumfilms, des Tunneloxidfilms und des Halbleitersubstrats mittels eines Strukturierprozesses, um innerhalb des Halbleitersubstrats einen Graben auszubilden; – Abscheiden eines Oxidfilms auf der gesamten Struktur einschließlich des Grabens, und anschließendes Polieren des Oxidfilms in solcher Weise, dass der Unterlage-Nitridfilm freigelegt wird; – Ätzen des Unterlage-Nitridfilms und anschließendes Abscheiden eines zweiten Polysiliciumfilms auf der gesamten Struktur; – Strukturieren des zweiten Polysiliciumfilms, um ein potenzialfreies Gate auszubilden; – Abscheiden eines dielektrischen Films auf der gesamten Struktur entlang der Stufe derselben; und – Herstellen eines Materialfilms auf einem Steuergate auf dem dielektrischen Film, und anschließendes Ausführen eines Strukturierprozesses zum Ausbilden des Steuergates.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0081254A KR100482747B1 (ko) | 2002-12-18 | 2002-12-18 | 플래시 메모리 소자의 제조 방법 |
KR2002/81254 | 2002-12-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10346609A1 true DE10346609A1 (de) | 2004-07-01 |
DE10346609B4 DE10346609B4 (de) | 2010-04-15 |
Family
ID=32464595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10346609A Expired - Fee Related DE10346609B4 (de) | 2002-12-18 | 2003-10-07 | Verfahren zum Herstellen von Seitenwand-Oxidfilmen an einer Seitenwand einer Gateelektrode in einer Flash-Speicherzelle |
Country Status (5)
Country | Link |
---|---|
US (1) | US6790728B1 (de) |
JP (1) | JP2004200660A (de) |
KR (1) | KR100482747B1 (de) |
DE (1) | DE10346609B4 (de) |
TW (1) | TWI246746B (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100538884B1 (ko) * | 2004-03-30 | 2005-12-23 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 제조방법 |
JP2006186245A (ja) * | 2004-12-28 | 2006-07-13 | Tokyo Electron Ltd | トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体 |
KR100781033B1 (ko) * | 2005-05-12 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
KR100751685B1 (ko) * | 2005-06-20 | 2007-08-23 | 주식회사 하이닉스반도체 | 게이트 형성 방법 |
KR100927751B1 (ko) * | 2006-03-16 | 2009-11-20 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
KR100815968B1 (ko) * | 2007-05-17 | 2008-03-24 | 주식회사 동부하이텍 | 반도체 소자 제조 방법 |
KR100981530B1 (ko) * | 2008-05-26 | 2010-09-10 | 주식회사 하이닉스반도체 | 반도체 소자 및 이의 제조 방법 |
US20090309150A1 (en) * | 2008-06-13 | 2009-12-17 | Infineon Technologies Ag | Semiconductor Device And Method For Making Semiconductor Device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0405205A2 (de) * | 1989-06-12 | 1991-01-02 | Seiko Instruments Inc. | Verfahren zur Herstellung einer MOS-Typ-Halbleiteranordnung |
EP0461764A2 (de) * | 1990-06-13 | 1991-12-18 | WaferScale Integration Inc. | EPROM-Matrix mit virtueller Erdung |
US5327378A (en) * | 1992-03-04 | 1994-07-05 | Waferscale Integration, Inc. | Easily manufacturable compact EPROM |
US5393686A (en) * | 1994-08-29 | 1995-02-28 | Taiwan Semiconductor Manufacturing Company | Method of forming gate oxide by TLC gettering clean |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5151375A (en) * | 1990-06-13 | 1992-09-29 | Waferscale Integration, Inc. | EPROM virtual ground array |
US5258333A (en) * | 1992-08-18 | 1993-11-02 | Intel Corporation | Composite dielectric for a semiconductor device and method of fabrication |
JP3967440B2 (ja) * | 1997-12-09 | 2007-08-29 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
US6207991B1 (en) * | 1998-03-20 | 2001-03-27 | Cypress Semiconductor Corp. | Integrated non-volatile and CMOS memories having substantially the same thickness gates and methods of forming the same |
US6124157A (en) * | 1998-03-20 | 2000-09-26 | Cypress Semiconductor Corp. | Integrated non-volatile and random access memory and method of forming the same |
JP2002198446A (ja) * | 2000-12-27 | 2002-07-12 | Fujitsu Ltd | 半導体記憶装置とその製造方法 |
-
2002
- 2002-12-18 KR KR10-2002-0081254A patent/KR100482747B1/ko not_active IP Right Cessation
-
2003
- 2003-07-09 TW TW092118711A patent/TWI246746B/zh not_active IP Right Cessation
- 2003-07-10 US US10/617,057 patent/US6790728B1/en not_active Expired - Fee Related
- 2003-10-07 DE DE10346609A patent/DE10346609B4/de not_active Expired - Fee Related
- 2003-11-14 JP JP2003385310A patent/JP2004200660A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0405205A2 (de) * | 1989-06-12 | 1991-01-02 | Seiko Instruments Inc. | Verfahren zur Herstellung einer MOS-Typ-Halbleiteranordnung |
EP0461764A2 (de) * | 1990-06-13 | 1991-12-18 | WaferScale Integration Inc. | EPROM-Matrix mit virtueller Erdung |
US5327378A (en) * | 1992-03-04 | 1994-07-05 | Waferscale Integration, Inc. | Easily manufacturable compact EPROM |
US5393686A (en) * | 1994-08-29 | 1995-02-28 | Taiwan Semiconductor Manufacturing Company | Method of forming gate oxide by TLC gettering clean |
Also Published As
Publication number | Publication date |
---|---|
US6790728B1 (en) | 2004-09-14 |
TW200411848A (en) | 2004-07-01 |
KR100482747B1 (ko) | 2005-04-14 |
JP2004200660A (ja) | 2004-07-15 |
DE10346609B4 (de) | 2010-04-15 |
KR20040054917A (ko) | 2004-06-26 |
TWI246746B (en) | 2006-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60312467T2 (de) | Vorrichtung zum verhindern der seitlichen oxidation in einem transistor unter verwendung einer ultradünnen sauerstoffdiffusionsbarriere | |
DE3628488C2 (de) | Verfahren zur Herstellung von Isolationsstrukturen in MOS-Bauelementen | |
DE10222083B4 (de) | Isolationsverfahren für eine Halbleitervorrichtung | |
DE4142469B4 (de) | Verfahren zur Erzeugung und zur Entfernung von temporären Siliziumdioxid-Strukturen | |
DE102005021190B4 (de) | Verfahren zur Herstellung eines Flash-Speicherbauelements und Flash-Speicherbauelement | |
DE10345346B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind | |
DE102014119006B4 (de) | Halbleitervorrichtung mit einer Isolationsstruktur in einer Aussparung in einem Halbleitersubstrat und Verfahren zum Bilden derselben | |
DE19963674A1 (de) | Oxynitrid-Gatterdielektrikum und Verfahren zur Formierung | |
DE102012222385A1 (de) | Ätzzusammensetzung und Verfahren zum Herstellen einer Halbleitereinrichtung, in welcher die Ätzzusammensetzung eingesetzt wird | |
DE10360537A1 (de) | Tiefe Isolationsgräben | |
DE19860780A1 (de) | Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung | |
DE10258787A1 (de) | Verfahren zum Herstellen eines selbstausgerichteten potenzialfreien Gates in einer Flashspeicherzelle | |
DE10235793B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung (MOS-Transistor) | |
DE102004054818B4 (de) | Verfahren zum reversiblen Oxidationsschutz von Mikro-Bauelementen | |
DE10341576B4 (de) | Verfahren zum Herstellen einer vertikalen Hartmaske | |
DE102004057978A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements durch Benutzung von Radikalen - Oxidation | |
DE10256978B4 (de) | Verfahren zum Herstellen einer Flashspeicherzelle | |
DE10346609A1 (de) | Herstellverfahren für einen Flashspeicher | |
DE102004060669A1 (de) | Verfahren zum Bilden einer Wandoxidschicht und einer Isolationsschicht in einem Flashspeicherbauelement | |
DE10211898A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE102005022574A1 (de) | Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren | |
DE19852763B4 (de) | Verfahren zur Herstellung eines Graben-Kondensators | |
EP1504471A1 (de) | Schichtanordnung sowie speicheranordnung | |
DE102016124264A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE102004060446B4 (de) | Verfahren zum Bilden einer Gate-Elektrode in einem nicht volatilen Speicherbauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
8127 | New person/name/address of the applicant |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140501 |