DE10346609B4 - Verfahren zum Herstellen von Seitenwand-Oxidfilmen an einer Seitenwand einer Gateelektrode in einer Flash-Speicherzelle - Google Patents

Verfahren zum Herstellen von Seitenwand-Oxidfilmen an einer Seitenwand einer Gateelektrode in einer Flash-Speicherzelle Download PDF

Info

Publication number
DE10346609B4
DE10346609B4 DE10346609A DE10346609A DE10346609B4 DE 10346609 B4 DE10346609 B4 DE 10346609B4 DE 10346609 A DE10346609 A DE 10346609A DE 10346609 A DE10346609 A DE 10346609A DE 10346609 B4 DE10346609 B4 DE 10346609B4
Authority
DE
Germany
Prior art keywords
film
sidewall
oxide film
semiconductor substrate
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10346609A
Other languages
English (en)
Other versions
DE10346609A1 (de
Inventor
Cha Deok Ichon Dong
Keoun II Ichon Han
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE10346609A1 publication Critical patent/DE10346609A1/de
Application granted granted Critical
Publication of DE10346609B4 publication Critical patent/DE10346609B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Abstract

Oxidationsprozess für einen Flashspeicher, mit den folgenden Schritten:
– sequenzielles Herstellen eines Tunneloxidfilms (12), eines ersten Polysiliciumfilms (14) und eines Unterlage-Nitridfilms auf einem Halbleitersubstrat (10);
– Ätzen des Unterlage-Nitridfilms, des ersten Polysiliciumfilms (14), des Tunneloxidfilms (12) und des Halbleitersubstrats (10) mittels eines Strukturierprozesses, um innerhalb des Halbleitersubstrats (10) einen Graben auszubilden;
– Abscheiden eines Oxidfilms (20) auf der gesamten Struktur einschließlich des Grabens, und anschließendes Polieren des Oxidfilms (20) in solcher Weise, dass der Unterlage-Nitridfilm freigelegt wird;
– Ätzen des Unterlage-Nitridfilms und anschließendes Abscheiden eines zweiten Polysiliciumfilms (16) auf der gesamten Struktur;
– Strukturieren des zweiten Polysiliciumfilms (16), um ein potenzialfreies Gate (18) auszubilden;
– Abscheiden eines dielektrischen Films (24) auf der gesamten Struktur entlang der Stufe derselben; und
– Herstellen eines Materialfilms auf einem Steuergate (30) auf dem dielektrischen Film (24), und anschließendes Ausführen eines Strukturierprozesses zum Ausbilden einer Gateelektrode; und...

Description

  • Die Erfindung betrifft ein Herstellverfahren für ein Halbleiterbauteil, und genauer gesagt betrifft sie ein Verfahren zum Herstellen von Seitenwand-Oxidfilmen zum Schützen einer Gateelektrode an der Seitenwand der Gateelektrode in einer Flashspeicherzelle.
  • Im Allgemeinen wird, beim Herstellen von Flashspeichern, nachdem die Gateelektrode hergestellt wurde, ein Trocken-Oxidationsprozess unter Verwendung von O2 für die Gate-Seitenwand ausgeführt, um Ätzschäden zu kompensieren, wie sie dann erlitten werden, wenn das potenzialfreie Gate isoliert wird und das Gate geätzt wird. Dabei ist es aus dem Gesichtspunkt der Seitenwand-Verstärkung und der Kompensation von Ätzschäden von Vorteil, die durch Seitenwandoxidation hergestellten Seitenwand-Oxidfilme dick auszubilden. Um einen dicken Seitenwand-Oxidfilm herzustellen, ist jedoch ein Oxidationsprozess für lange Zeit auszuführen. Dadurch tritt ein Smilingeffekt dahingehend auf, dass die Dicke eines ersten und eines zweiten Oxidfilms und eines Tunneloxidfilms innerhalb des dielektrischen Films mit einer Struktur mit einem ersten Oxidfilm/einem Nitridfilm/einem zweiten Oxidfilm (Oxid/Nitrid/Oxid, ONO), wie er in weitem Umfang bei Flashspeichern als dielektrischer Film verwendet wurde, um die Seitenwände herum erhöht ist. Dies betrifft eine Beeinträchtigung der Eigenschaften des Bauteils.
  • Die EP 0 405 205 A2 beschreibt ein Verfahren zum Herstellen einer MOS-Typ-Halbleitervorrichtung. Bei der Herstellung eines potentialfreien Speichertransistors wird in einem ersten Schritt eine Gateoxidschicht auf einem Siliciumsubstrat über einem p-dotierten Kanalbereich gebildet. In einem weiteren Schritt wird eine potentialfreie Gateelektrode gebildet, auf welcher aufeinanderfolgend eine Isolierschicht und ein Steuergate ausgebildet werden. Weiter werden ein Sourcebereich und ein Drainbereich durch Innendotierung gebildet, in dem die Gateoxidschicht mit den daraufliegenden Gateelektroden als Maske verwendet wird. Nach Ausbildung einer Isolierschicht wird die gebildete Struktur einer Wärmebehandlung bei 850°C bis 1000°C in einer Sauerstoffumgebung, welches HCl enthält, unterzogen, um Chlor in der Gateoxidschicht einzudiffundieren, um die Anzahl von Elektronenfallen zu reduzieren. Hierbei wird Trichlorethan und HCl verwendet.
  • Die EP 0 461 764 A2 beschreibt einen EPROM. Bei der Herstellung von potentialfreien Gates wird eine Sandwich-Struktur aus Oxid-Nitrid-Oxid für ein Dielektrikum zwischen einer ersten Schicht aus polykristallinem Silicium und einer zweiten Schicht aus polykristallinem Silicium gebildet. Die erste Schicht aus polykristallinem Silicium wird auf eine Dicke von etwa 15 nm bei etwa 1075°C durch Oxidation gebildet. Falls gewünscht, kann Trichlorethan während der Oxidation verwendet werden, um die Qualität des entstehenden Oxids zu verbessern. Danach wird Siliciumnitrid mit einer Dicke von etwa 15 nm abgeschieden und dann wird das Siliciumnitrid einer Nassoxidation unterzogen, um Oxid mit einer Dicke von etwa 3 nm bis 5 nm auf dem Nitrid zu erhalten.
  • Die US 5 327 378 A beschreibt einen Herstellungsprozess für einen EPROM. Bei diesem EPROM wird eine Sandwich-Struktur aus Oxid-Nitrid-Oxid für ein Dielektrikum zwischen einer ersten Schicht aus polykristallinem Silicium und einer zweiten Schicht aus polykristallinem Silicium gebildet. Um die Sandwich-Struktur zu bilden, wird die erste Schicht aus polykristallinem Silicium mit einer Dicke von etwa 15 nm bei 1075°C gebildet. Falls gewünscht, kann Trichlorethan während der Oxidation verwendet werden, um die Qualität des Oxids zu verbessern. Danach wird Siliciumnitrid mit einer Dicke von etwa 15 nm unter Verwendung von Si3N4 bei etwa 700°C abgeschieden. Dann wird die Siliciumnitridschicht einer Nassoxidation unterzogen, um etwa 3 nm bis 5 nm Oxidschicht auf dem Nitrid auszubilden.
  • Die US 5 258 333 A beschreibt ein zusammengesetztes Dielektrikum für eine Halbleitervorrichtung und ein entsprechendes Herstellungsverfahren. Nach der Herstellung des zusammengesetzten Dielektrikums aus einer Siliciumnitridschicht und einer Hochtemperaturoxidschicht wird eine Trockenoxidation mit Trichlorethan durchgeführt. Hierfür wird das Substrat mit den zusammengesetzten Dielektrikum in einen Temperofen bei einer Temperatur von 800°C bis 920°C für 20 bis 90 Minuten in einer Sauerstoffathmosphäre enthaltend 9% Trichlorethan einer Wärmebehandlung unterzogen. Der Reoxidationsprozess reduziert und optimiert die verbleibende Konzentration von Stickstoff und Wasserstoff in dem isolierenden Substrat und in der Silicium/Isolatorgrenzfläche. Der Trockenoxidationsschritt reduziert die Anzahl der Elektronenfallen und Grenzflächenstörstellen in der dielektrischen Schicht.
  • Die US 5 151 375 A beschreibt einen EPROM. Bei diesem EPROM wird eine Sandwich-Struktur aus Oxid-Nitrid-Oxid für ein Dielektrikum zwischen einer ersten Schicht aus polykristallinem Silicium und einer zweiten Schicht aus polykristallinem Silicium gebildet. Um die Sandwich-Struktur zu bilden, wird die erste Schicht aus polykristallinem Silicium mit einer Dicke von etwa 15 nm bei 1075°C gebildet. Falls gewünscht, kann Trichlorethan während der Oxidation verwendet werden, um die Qualität des Oxids zu verbessern. Danach wird Siliciumnitrid mit einer Dicke von etwa 15 nm unter Verwendung von Si3N4 bei etwa 700°C abgeschieden. Dann wird die Siliciumnitridschicht einer Nassoxidation unterzogen, um etwa 3 nm bis 5 nm Oxidschicht auf dem Nitrid auszubilden.
  • Demgemäß wurde die Erfindung dazu erdacht, eines oder mehrere Probleme auf Grund von Beschränkungen und Nachteilen gemäß der einschlägigen Technik wesentlich zu lindern.
  • Es ist eine Aufgabe der Erfindung, ein Verfahren zum Herstellen eines Halbleiterbauteils zu schaffen, mit dem ein Smilingeffekt verhindert werden kann.
  • Diese Aufgabe wird durch den Oxidationsprozess für einen Flashspeicher nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen gelöst.
  • Insbesondere wird die Aufgabe dadurch gelöst, dass in einem Seitenwand-Oxidationsmodus ein Trocken-Oxidationsprozess unter Verwendung eines zweckdienlichen Mischungsverhältnisses von O2 und TCA (Trichlorethan, C2H3Cl3) ausgeführt wird.
  • Die obigen und anderen Aufgaben und Vorteile der Erfindung werden aus der folgenden detaillierten Beschreibung der bevorzugten Ausführungsformen der Erfindung in Verbindung mit den beigefügten Zeichnungen ersichtlich.
  • 1A und 1B sind Schnittansichten von Halbleiterbauteilen zum Erläutern eines Verfahrens zum Herstellen des Bauteils gemäß einer bevorzugten Ausführungsform der Erfindung;
  • 2A und 2B sind REM(Rasterelektronenmikroskop)-Fotografien, die zeigen, dass an der Seitenwand einer Gateelektrode unter Verwendung von nur herkömmlichem O2-Gas Seitenwand-Oxidffilme ausgebildet werden; und
  • 3A und 3B sind REM(Rasterelektronenmikroskop)-Fotografien, die zeigen, dass Seitenwand-Oxidfilme an der Seitenwand einer Gateelektrode unter Verwendung eines Mischgases aus O2 und TCA gemäß einer bevorzugten Ausführungsform der Erfindung hergestellt werden.
  • Nun wird detailliert auf die bevorzugten Ausführungsformen der Erfindung Bezug genommen, zu denen Beispiele in den beigefügten Zeichnungen dargestellt sind, in denen gleiche Bezugszahlen dazu verwendet sind, dieselben oder ähnliche Teile zu kennzeichnen.
  • Die 1A und 1B sind Schnittansichten von Halbleiterbauteilen zum Erläutern eines Verfahrens zum Herstellen des Bauteils gemäß einer bevorzugten Ausführungsform der Erfindung.
  • Gemäß der 1A wird auf einem Halbleitersubstrat 10 ein Abschirm-Oxidfilm (nicht dargestellt) hergestellt, der als Pufferschicht zum Verhindern von Kristalldefekten an der Oberfläche des Substrats oder zur Oberflächenbearbeitung und Ionenimplantation dient. Dann wird Ionenimplantation zum Ausbilden eine Wanne ausgeführt.
  • Nachdem der Abschirm-Oxidfilm entfernt wurde, werden ein Tunneloxidfilm 12, ein erster Polysiliciumfilm 14 und ein Unterlage-Nitridfilm (nicht dargestellt) sequenziell abgeschieden. Der Unterlage-Nitridfilm, der erste Polysiliciumfilm 14, der Tunneloxidfilm 12 und das Halbleitersubstrat 20 werden dann sequenziell durch ISO(Isolations)-Maskenstrukturierung geätzt, um dadurch einen Graben (nicht dargestellt) von STI(shallow trench isolation = Isolation durch einen flachen Graben)-Struktur auszubilden, um einen aktiven Bereich einen Feldbereich zu definieren.
  • Dabei wird der erste Polysiliciumfilm 14 durch Abscheiden eines Films aus undotiertem amorphem Silicium mit niedrigem Oxidationswiderstand mit einer Dicke von 25–50 nm mittels chemischer Dampfabscheidung (CVD) Niederdruck-CVD (LPCVD), plasmaverstärktem CVD (PECVD) oder Atmosphärendruck-CVD (APCVD) bei einer Temperatur von 480–550°C und einem Druck von 0,1–4,0 hPa hergestellt.
  • Um die Ecken des Grabens abzurunden, wird ein Trocken- oder ein Nass-Oxidationsprozess zum Kompensieren von Ätzschäden an der Graben-Seitenwand von STI(shallow trench isolation)-Struktur ausgeführt. Als Nächstes wird auf der gesamten Struktur ein Hochtemperatur-Oxidfilm (HTO) dünn abgeschieden, und dann wird bei hoher Temperatur ein Dichtungsprozess ausgeführt, um einen Auskleidungs-Oxidfilm (nicht dargestellt) auszubilden. Es ist zu beachten, dass der obige Prozess des Abscheidens des Auskleidungs-Oxidfilms weggelassen werden kann, um den Prozess zu vereinfachen. Dann wird ein Oxidfilm (nicht dargestellt) aus einem Plasma hoher Dichte (HDP) auf der gesamten Struktur abgeschieden, um das Innere des Grabens aufzufüllen. Danach wird ein Polierprozess unter Verwendung des Unterlage-Nitrierfilms als Stoppschicht ausgeführt, um den HDP-Oxidfilm 20 und den Auskleidungs-Oxid film auf dem Unterlage-Nitridfilm zu entfernen. So wird ein Isolationsfilm zum Isolieren der Bauteile ausgebildet.
  • Es wird ein Nitrid-Abziehprozess unter Verwendung von Phosphorsäure (H3PO4) zum Ätzen des Unterlage-Nitridfilms ausgeführt. Dann wird ein vorbehandelnder Reinigungsprozess unter Verwendung DHF zum Entfernen eines nativen Oxidfilms und der auf dem ersten Polysiliciumfilm 14 ausgebildeten Rückstände ausgeführt. Nachdem auf der gesamten Struktur ein zweiter Polysiliciumfilm 16 abgeschieden wurde, wird ein Strukturierprozess zum Herstellen eines potenzialfreien Gates 18 ausgeführt, das aus dem Tunneloxidfilm 12 und dem ersten und dem zweiten Polysiliciumfilm 14 und 16 besteht.
  • Dabei wird der zweite Polysiliciumfilm 16 dadurch hergestellt, dass ein Film aus amorphem Silicium, in den P mit einer Konzentration von 5,0·1019–1,5·1020 Atomen/ccm eindotiert ist, mit einer Dicke von 100–300 nm durch CVD, LP-CVD, PE-CVD oder AP-CVD unter Verwendung von SiH4 oder Si2H6 und PH3-Gas mit einer Temperatur von 480–550°C und einem Druck von 0,1–4,0 hPa abgeschieden wird.
  • Auf der gesamten Struktur wird entlang ihrer Stufe ein dielektrischer Film 24 hergestellt, der über die ONO(erster Oxidfilm 20 – Nitridfilm 21 – zweiter Oxidfilm 22; SiO2-Si3N4-SiO2)-Struktur verfügt. Dann werden sequenziell ein dritter Polysiliciumfilm 26, der ein Materialfilm zum Ausbilden des Steuergates ist, und ein Wolframsilicid(WSix)film 28 hergestellt. Nachdem auf dem Wolframsilicidfilm 28 ein Hartmaskenfilm 32 hergestellt wurde, wird ein Strukturierprozess zum Ausbilden eines Hartmaskenmusters ausgeführt. Dann wird ein Selbstausrichtungs-Ätzprozess unter Verwendung des Hartmaskenmusters als Ätzmaske ausgeführt, um den Wolframsilicidfilm 28, den dritten Polysiliciumfilm 26 und den dielektrischen Film 24 zu entfernen, um dabei ein aus dem dritten Polysiliciumfilm 26 und dem Wolframsilicidfilm 28 bestehendes Steuergate 30 auszubilden.
  • Andernfalls werden der Tunneloxidfilm 12 und der erste und der zweite Polysiliciumfilm 14 und 16 für ein potenzialfreies Gate sequenziell auf dem Halbleitersubstrat 10 abgeschieden, auf dem der Isolierfilm (nicht dargestellt) ausgebildet ist. Dann wird ein Strukturierprozess zum Ätzen des zweiten Polysiliciumfilms 16, des ersten Polysiliciumfilms 14 und des Tunneloxidfilms 12 ausgeführt, um das potenzialfreie Gate 18 zu bilden.
  • Der dielektrische Film 24, der dritte Polysiliciumfilm 26, ein Metallfilm (Wolframsilicidfilm 28) und der Hartmaskenfilm 32 der ONO-Struktur werden sequenziell auf der gesamten Struktur hergestellt. Dann wird ein Strukturierprozess zum Ätzen des Hartmaskenfilms 32, des Metallfilms 28, des dritten Polysiliciumfilms 26 und des dielektrischen Films 24 ausgeführt, um dadurch eine Flashspeicherzelle einschließlich des Steuergates 30 auszubilden.
  • Der Fachmann erkennt, dass die Erfindung nicht auf die obigen Ausführungsformen beschränkt ist, sondern dass die Gateelektrode der Flashspeicher mit dem Tunneloxidfilm, dem potenzialfreien Gate, dem dielektrischen Gate und dem Steuergate durch Prozesse verschiedener Arten zum Herstellen von Flashspeichern hergestellt werden könnte.
  • Gemäß der 1B wird ein Seitenwand-Oxidationsprozess zum Ausbilden von Seitenwand-Oxidfilmen 34 zum Kompensieren von Schäden aus einem Ätzprozess zum Herstellen einer Gateelektrode und zum Isolieren des potenzialfreien Gates 18 an der Seitenwand der Gateelektrode des Flashspeichers ausgeführt.
  • Genauer gesagt, wird vor dem Seitenwand-Oxidationsprozess ein Vorbehandlungsprozess unter Verwendung von SC-1 (standard cleaning – 1), das NH4OH, H2O2 und H2O enthält, ausgeführt, um Verluste des Tunneloxidfilms 12 und der Oxidfilme 20 und 22 zu verhindern, die den dielektrischen Film 24 der ONO-Struktur bilden. Dann wird ein Trocken-Oxidationsprozess unter Verwendung eines Mischgases aus O2 und TCA ausgeführt, um Seitenwand-Oxidfilme 34 an den Seitenwänden der Gateelektrode im Flashspeicher auszubilden. Als Nächstes wird das Halbleitersubstrat 10, an dem die Gateelektrode ausgebildet wird, in eine Kammer für einen Oxidationsprozess auf einer Temperatur von 600–750°C geladen. Dann erfolgt Oxidation in solcher Weise, dass Seitenwand-Oxidfilme 34 von 3–10 nm Dicke am Halbleitersubstrat 10 ausgebildet werden, was durch Erhöhen der Temperatur innerhalb der Kammer bis auf 750–950°C und anschließendes Einleiten von O2-Gas mit 1–10 slm und TCA(C2H3Cl3)-Gas von 0,1–1 slm in die Kammer erfolgt. Danach wird die Temperatur innerhalb der Kammer abgesenkt und dann wird das Halbleitersubstrat 10 der Kammer entnommen. Durch diese Vorgehensweise kann eine Seitenwandoxidation in kürzerer Zeit als bei der herkömmlichen Seitenwandoxidation nur unter Verwendung von O2-Gas realisiert werden, wenn Seitenwand-Oxidfilme 34 derselben Dicke herzustellen sind, da die Seitenwandoxidation gleichmäßig ausgeführt wird, jedoch Silicium innerhalb der ONO-Struktur und des Tunneloxidfilms auf Grund der hohen Reaktionsgeschwindigkeit (schnelle Ausbildung des Oxidfilms) durch das TCA-Gas weniger oxidiert wird. So ist es möglich, den Smilingeffekt betreffend die ONO-Struktur und den Tunneloxidfilm zu minimieren. Ferner konnte das Ladungsaufrechterhaltevermögen des Bauteils verbessert werden, da die Oxidation am vorderen Abschnitt der Oberseite des potenzialfreien Gates, der durch den Einfluss scharf ausgebildet wurde, wie er vorlag, wenn das Gate geätzt wurde, gleichmäßig herbeigeführt wird, um für eine Oxidation betreffend die Seitenwand dicke vom selben Wert zu führen. Die Oxidationsgeschwindigkeit unter Verwendung von TCA-Gas ist um 10% höher als die bei Oxidation nur unter Verwendung von O2-Gas.
  • Die 2A und 2B sind REM(Rasterelektronenmikroskop)fotografien, die zeigen, dass ein Seitenwand-Oxidfilm alleine unter Verwendung von herkömmlichem O2-Gas an der Seitenwand einer Gateelektrode hergestellt wird. Die 3A und 3B sind REM(Rasterelektronenmikroskop)fotografien, die zeigen, dass ein Seitenwand-Oxidfilm an der Seitenwand einer Gateelektrode unter Verwendung eines Mischgases aus O2 und TCA gemäß einer bevorzugten Ausführungsform der Erfindung hergestellt wird.
  • Es wird auf die 2A, 2B, 3A und 3B Bezug genommen, von denen die 2A und 3A REM-Fotografien der Seitenwand-Oxidfilme sind, die im Bereich des dielektrischen Films der ONO-Struktur hergestellt wurden. Die 2B und 3B sind REM-Fotografien der Seitenwand-Oxidfilme, die im Bereich des Tunneloxidfilms hergestellt wurden. Die 2A und 2B veranschaulichen REM-Fotografien, bei denen Seitenwand-Oxidationsprozesse unter Verwendung von Targets von 3 nm bzw. 5 nm unter Verwendung nur von O2-Gas bei einer Temperatur von 850°C ausgeführt werden. Die 3A und 3B veranschaulichen REM-Fotografien, bei denen Seitenwand-Oxidationsprozesse unter Verwendung von Targets von 3 nm bzw. 5 nm unter Verwendung eines Mischgases aus O2 und TCA bei einer Temperatur von 850°C ausgeführt wurden. Aus der 2A ist es erkennbar, dass der Oxidfilm nicht mit ausreichender Dicke an der Seitenwand des dielektrischen Films ausgebildet wird und dass die gesamten Seitenwand-Oxidfilme instabil sind (nicht mit gleichmäßiger Dicke ausgebildet sind). Demgegenüber ist es aus der 3A erkennbar, dass die Seitenwand-Oxidfilme mit ausreichender Dicke an den Seitenwänden des dielektrischen Films ausgebildet sind und dass die Seitenwand-Oxidfilme mit durchgehend gleichmäßiger Dicke ausgebildet sind. Ferner ist es aus der 2B erkennbar, dass nicht nur der Oxidfilm mit ausreichender Dicke an der Seitenwand des Tunneloxidfilms ausgebildet ist, sondern dass auch die Seitenwand-Oxidfilme ausreichender Dicke nicht an den Seitenwänden des ersten Polysiliciumfilms auf dem Seitenwand-Oxidfilm ausgebildet sind. Demgegenüber ist es aus der 3B erkennbar, dass die Seitenwand-Oxidfilme ausreichender Dicke nicht nur an den Seitenwänden des Tunneloxidfilms sondern auch der Seitenwand des ersten Polysiliciumfilms ausgebildet sind.
  • Wie oben beschrieben, zeigt die Erfindung einen vorteilhaften Effekt dahingehend, dass sie den Effekt verhindern kann, dass die Dicke der Seitenwand des Oxidfilms innerhalb des dielektrischen Films erhöht ist, was durch Ausführen eines Seitenwand-Oxidationsprozesses unter Verwendung eines Mischgases aus O2 und TCA erfolgt. Auch zeigt die Erfindung einen neuen Effekt dahingehend, dass sie dadurch für eine Toleranz des Kopplungsverhältnisses sorgen kann, dass sie den Effekt verhindert, dass die Gesamtdicke des Oxidfilms innerhalb des dielektrischen Films durch einen Oxidationsprozess erhöht ist.
  • Ferner zeigt die Erfindung eine neuen Effekt dahingehend, dass sie die Gesamtbetriebscharakteristik des Bauteils durch Verstärken der Isolation des potenzialfreien Gates verbessern kann und einen Effekt dahingehend verhindern kann, dass die Dicke der Seitenwand des Tunneloxidfilms erhöht ist, was durch einen Seitenwand-Oxidationsprozess unter Verwendung eines Mischgases aus O2 und TCA erfolgt.

Claims (4)

  1. Oxidationsprozess für einen Flashspeicher, mit den folgenden Schritten: – sequenzielles Herstellen eines Tunneloxidfilms (12), eines ersten Polysiliciumfilms (14) und eines Unterlage-Nitridfilms auf einem Halbleitersubstrat (10); – Ätzen des Unterlage-Nitridfilms, des ersten Polysiliciumfilms (14), des Tunneloxidfilms (12) und des Halbleitersubstrats (10) mittels eines Strukturierprozesses, um innerhalb des Halbleitersubstrats (10) einen Graben auszubilden; – Abscheiden eines Oxidfilms (20) auf der gesamten Struktur einschließlich des Grabens, und anschließendes Polieren des Oxidfilms (20) in solcher Weise, dass der Unterlage-Nitridfilm freigelegt wird; – Ätzen des Unterlage-Nitridfilms und anschließendes Abscheiden eines zweiten Polysiliciumfilms (16) auf der gesamten Struktur; – Strukturieren des zweiten Polysiliciumfilms (16), um ein potenzialfreies Gate (18) auszubilden; – Abscheiden eines dielektrischen Films (24) auf der gesamten Struktur entlang der Stufe derselben; und – Herstellen eines Materialfilms auf einem Steuergate (30) auf dem dielektrischen Film (24), und anschließendes Ausführen eines Strukturierprozesses zum Ausbilden einer Gateelektrode; und – Ausbilden von Seitenwand-Oxidfilmen (34) an den Seitenwänden der Gateelektrode durch Ausführen eines Trockenoxidationsprozesses unter Verwendung eines Mischgases aus O2 und C2H3Cl3, wobei die Seitenwand-Oxidfilme (34) Schäden durch einen Ätzprozess zum Herstellen der Gateelektrode kompensieren und die Isolierung des potenzialfreien Gates (18) verstärken.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Ausbildens von Seitenwand-Oxidfilmen Folgendes aufweist: – Einbringen des Halbleitersubstrats (10) in eine Abscheidungskammer; – Erhöhen der Temperatur innerhalb der Abscheidungskammer auf eine erste Temperatur; – Einleiten von O2-Gas mit 1–10 slm sowie von C2H3Cl3-Gas von 0,1–1 slm in die Abscheidungskammer auf der ersten Temperatur, um einen Seitenwand-Oxidfilm (34) auszubilden; und – Entnehmen des Halbleitersubstrats (10) aus der Abscheidungskammer.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die erste Temperatur 750–950°C beträgt.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Seitenwand-Oxidfilme (34) mit einer Dicke von 3–10 nm hergestellt werden.
DE10346609A 2002-12-18 2003-10-07 Verfahren zum Herstellen von Seitenwand-Oxidfilmen an einer Seitenwand einer Gateelektrode in einer Flash-Speicherzelle Expired - Fee Related DE10346609B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2002/81254 2002-12-18
KR10-2002-0081254A KR100482747B1 (ko) 2002-12-18 2002-12-18 플래시 메모리 소자의 제조 방법

Publications (2)

Publication Number Publication Date
DE10346609A1 DE10346609A1 (de) 2004-07-01
DE10346609B4 true DE10346609B4 (de) 2010-04-15

Family

ID=32464595

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10346609A Expired - Fee Related DE10346609B4 (de) 2002-12-18 2003-10-07 Verfahren zum Herstellen von Seitenwand-Oxidfilmen an einer Seitenwand einer Gateelektrode in einer Flash-Speicherzelle

Country Status (5)

Country Link
US (1) US6790728B1 (de)
JP (1) JP2004200660A (de)
KR (1) KR100482747B1 (de)
DE (1) DE10346609B4 (de)
TW (1) TWI246746B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100538884B1 (ko) * 2004-03-30 2005-12-23 주식회사 하이닉스반도체 플래쉬 메모리소자의 제조방법
JP2006186245A (ja) * 2004-12-28 2006-07-13 Tokyo Electron Ltd トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体
KR100781033B1 (ko) * 2005-05-12 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100751685B1 (ko) * 2005-06-20 2007-08-23 주식회사 하이닉스반도체 게이트 형성 방법
KR100927751B1 (ko) * 2006-03-16 2009-11-20 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
KR100815968B1 (ko) * 2007-05-17 2008-03-24 주식회사 동부하이텍 반도체 소자 제조 방법
KR100981530B1 (ko) * 2008-05-26 2010-09-10 주식회사 하이닉스반도체 반도체 소자 및 이의 제조 방법
US20090309150A1 (en) * 2008-06-13 2009-12-17 Infineon Technologies Ag Semiconductor Device And Method For Making Semiconductor Device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0405205A2 (de) * 1989-06-12 1991-01-02 Seiko Instruments Inc. Verfahren zur Herstellung einer MOS-Typ-Halbleiteranordnung
EP0461764A2 (de) * 1990-06-13 1991-12-18 WaferScale Integration Inc. EPROM-Matrix mit virtueller Erdung
US5151375A (en) * 1990-06-13 1992-09-29 Waferscale Integration, Inc. EPROM virtual ground array
US5258333A (en) * 1992-08-18 1993-11-02 Intel Corporation Composite dielectric for a semiconductor device and method of fabrication
US5327378A (en) * 1992-03-04 1994-07-05 Waferscale Integration, Inc. Easily manufacturable compact EPROM
US5393686A (en) * 1994-08-29 1995-02-28 Taiwan Semiconductor Manufacturing Company Method of forming gate oxide by TLC gettering clean

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3967440B2 (ja) * 1997-12-09 2007-08-29 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6207991B1 (en) * 1998-03-20 2001-03-27 Cypress Semiconductor Corp. Integrated non-volatile and CMOS memories having substantially the same thickness gates and methods of forming the same
US6124157A (en) * 1998-03-20 2000-09-26 Cypress Semiconductor Corp. Integrated non-volatile and random access memory and method of forming the same
JP2002198446A (ja) * 2000-12-27 2002-07-12 Fujitsu Ltd 半導体記憶装置とその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0405205A2 (de) * 1989-06-12 1991-01-02 Seiko Instruments Inc. Verfahren zur Herstellung einer MOS-Typ-Halbleiteranordnung
EP0461764A2 (de) * 1990-06-13 1991-12-18 WaferScale Integration Inc. EPROM-Matrix mit virtueller Erdung
US5151375A (en) * 1990-06-13 1992-09-29 Waferscale Integration, Inc. EPROM virtual ground array
US5327378A (en) * 1992-03-04 1994-07-05 Waferscale Integration, Inc. Easily manufacturable compact EPROM
US5258333A (en) * 1992-08-18 1993-11-02 Intel Corporation Composite dielectric for a semiconductor device and method of fabrication
US5393686A (en) * 1994-08-29 1995-02-28 Taiwan Semiconductor Manufacturing Company Method of forming gate oxide by TLC gettering clean

Also Published As

Publication number Publication date
US6790728B1 (en) 2004-09-14
KR20040054917A (ko) 2004-06-26
DE10346609A1 (de) 2004-07-01
JP2004200660A (ja) 2004-07-15
TWI246746B (en) 2006-01-01
TW200411848A (en) 2004-07-01
KR100482747B1 (ko) 2005-04-14

Similar Documents

Publication Publication Date Title
DE60312467T2 (de) Vorrichtung zum verhindern der seitlichen oxidation in einem transistor unter verwendung einer ultradünnen sauerstoffdiffusionsbarriere
DE102005030065B4 (de) Festphasenepitaxie verwendendes Halbleiterbauelement und Verfahren zur Herstellung desselben
DE19963674B4 (de) Verfahren zur Ausbildung eines Oxynitridgatedielektrikums, Oxynitridgatedielektrikum und darauf angeordneter Gatestapel
DE10222083B4 (de) Isolationsverfahren für eine Halbleitervorrichtung
DE10163345B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE112015000701T5 (de) Verfahren zum Herstellen eines Ladungseinfang-Gate-Stapels unter Verwendung eines CMOS-Prozessflusses
DE102005021190B4 (de) Verfahren zur Herstellung eines Flash-Speicherbauelements und Flash-Speicherbauelement
DE102004013928A1 (de) Grabenisolation mit dotierter Oxid-Grabenfüllung
DE10258787B4 (de) Verfahren zum Herstellen eines selbstausgerichteten potenzialfreien Gates in einer Flashspeicherzelle
DE10064067A1 (de) Verfahren zur Herstellung von Halbleitereinrichtungskondensatoren
DE4337889A1 (de) Verfahren zum Herstellen eines Kondensators in einer Halbleiterspeichervorrichtung
DE10235793B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung (MOS-Transistor)
DE10341576B4 (de) Verfahren zum Herstellen einer vertikalen Hartmaske
DE10346609B4 (de) Verfahren zum Herstellen von Seitenwand-Oxidfilmen an einer Seitenwand einer Gateelektrode in einer Flash-Speicherzelle
DE10211898A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102004057978A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements durch Benutzung von Radikalen - Oxidation
DE10350354B4 (de) Orientierungs-unabhängige Oxidation von nitriertem Silizium
DE102004060669A1 (de) Verfahren zum Bilden einer Wandoxidschicht und einer Isolationsschicht in einem Flashspeicherbauelement
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
DE10158706B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19731857C2 (de) Verfahren zur Dotierung eines Polysiliciumbereiches mit Phosphor
DE102004060446B4 (de) Verfahren zum Bilden einer Gate-Elektrode in einem nicht volatilen Speicherbauelement
DE10064068B4 (de) Verfahren zur Herstellung von Kondensatoren von Halbleitereinrichtungen
DE10354814B4 (de) Verfahren zum Bilden einer Gate-Elektrode in einem Halbleiterbauelement
US7132328B2 (en) Method of manufacturing flash memory device

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140501