DE112004003009T5 - Nicht-flüchtiger Speicher und Verfahren zum Festlegen von Information eines Nicht-flüchtigen Speichers - Google Patents

Nicht-flüchtiger Speicher und Verfahren zum Festlegen von Information eines Nicht-flüchtigen Speichers Download PDF

Info

Publication number
DE112004003009T5
DE112004003009T5 DE112004003009T DE112004003009T DE112004003009T5 DE 112004003009 T5 DE112004003009 T5 DE 112004003009T5 DE 112004003009 T DE112004003009 T DE 112004003009T DE 112004003009 T DE112004003009 T DE 112004003009T DE 112004003009 T5 DE112004003009 T5 DE 112004003009T5
Authority
DE
Germany
Prior art keywords
volatile memory
information
memory area
operation information
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112004003009T
Other languages
English (en)
Other versions
DE112004003009B4 (de
Inventor
Shozo Kasugai Kawabata
Mitsuhiro Kasugai Nagao
Kenta Kasugai Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion Japan Ltd
Spansion LLC
Original Assignee
Spansion Japan Ltd
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion Japan Ltd, Spansion LLC filed Critical Spansion Japan Ltd
Publication of DE112004003009T5 publication Critical patent/DE112004003009T5/de
Application granted granted Critical
Publication of DE112004003009B4 publication Critical patent/DE112004003009B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Abstract

Verfahren zum Festlegen einer Information eines nicht-flüchtigen Speichers, der einen nicht-flüchtigen Speicherbereich, in welchen Operationsinformation geschrieben ist, und einen flüchtigen Speicherbereich, in welchen die Operationsinformation, die in dem nicht-flüchtigen Speicherbereich abgelegt ist, gespeichert wird, wenn die Versorgungsspannung angelegt wird, aufweist, wobei das Verfahren zum Festlegen der Information des nicht-flüchtigen Speichers die Schritte umfasst:
Neubeschreiben des nicht-flüchtigen Speicherbereichs, wenn die Operationsinformation eingestellt oder aktualisiert wird; und
Speichern der Operationsinformation in dem flüchtigen Speicherbereich auf der Grundlage eines Logiksignals entsprechend der Operationsinformation, das so bewahrt wird, dass ein Logikverarbeitungsprozess ausgeführt werden kann, wenn das Neubeschreiben beendet ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Verfahren zum Festlegen bzw. Einstellen von Betriebsinformationen eines nicht-flüchtigen Speichers und betrifft insbesondere eine Technik zur Speicherung von Betriebsinformation bzw. Operationsinformation in einem nichtflüchtigen Speicherbereich und Speichern der Information in einem flüchtigen Speicherbereich bei Anliegen der Versorgungsspannung.
  • HINTERGRUND DER ERFINDUNG
  • In dem Halbleiterbauelement, das im Patentdokument 1 (unten angegeben) offenbart ist, wird ein Bereich zum Festlegen von Anfangsdaten für die Speicherung von Anfangseinstellungen für ein Speicherzellenarray 110 vorgesehen, das aus elektrisch wiederbeschreibbaren nicht-flüchtigen Speicherzellen aufgebaut ist, wie in 7 gezeigt ist. Ein Adressenregister für fehlerhafte Spalten 190 ist vorgesehen, um Adressen für fehlerhafte Spalten, die entsprechenden fehlerhafte Spalten entsprechen, zu speichern, die in dem Speicherzellenarray 110 vorhanden sind. Des Weiteren sind Einstellungsdatenregister 210, 220 vorgesehen, um Einstellungsdaten zu speichern, die zum Erzeugen diverser Spannungen in einer inneren Spannungserzeugungsschaltung 200 verwendet werden, und Einstellungsdaten zu speichern, die zum Erzeugen diverser Zeitablaufpulse in einer Zeitgeberschaltung 220 verwendet werden.
  • Durch einen Scheibentest werden Einstellungsdaten für diverse Spannungen, die in der internen Spannungserzeugungsschaltung 200 erzeugt werden und Einstellungsdaten für diverse Zeitablaufpulse, die in der Zeitgeberschaltung 220 erzeugt werden, in den Einstellungsdatenregistern 210, 230 festgelegt, und es werden Adressen für fehlerhafte Spalten in dem Adressenregister für fehlerhafte Spalten 190 abgelegt.
  • Der Inhalt des Datensatzes in den Einstellungsdatenregistern 210, 230 und in dem Adressenregister für fehlerhafte Spalten 190 wird als Anfangseinstellung in dem Datenbereich für die Anfangseinstellung des Speicherzellenarrays 110 gespeichert, das als nicht-flüchtiger Speicher aufgebaut ist.
  • In der Bildeingabeeinrichtung, die in Patentdokument 2 (unten angegeben) offenbart ist, wird, wenn der Einschalter eingeschaltet wird, um dem System Leistung zuzuführen, eine Prüfung durchgeführt, um zu bestimmen, ob eine Anforderung für das Aktualisieren von Steuerinformationen von einer entfernten Steuereinheit oder einem extern angeschlossenen Computer eingespeist wurde, wie in 8 gezeigt ist (S100 und S200). Wenn ein Aktualisierungsanforderung vorliegt, wird Steuerinformation, die in dem RAM gespeichert ist, aktualisiert oder es wird eine neue Steuerinformation in dem RAM abgelegt, und die Daten für das Ausführen der Aktualisierung wird in einer speziellen Stelle des RAMs gespeichert (S300).
  • Wenn die Leistung abgeschaltet wird, wird der RAM durchsucht, um das Vorhandensein oder das Fehlen von aktualisierten Steuerinformationen zu prüfen (S500). Wenn eine Aktualisierung vorgenommen wird, wird die in dem RAM gespeicherte Steuerinformation dann in ein EEPROM geschrieben (S600). Eine Spannungserhaltungsschaltung ist so gestaltet, dass eine Systemspannung der Leistungsquelle für eine gewisse Zeitdauer erhalten bleibt, bis zumindest der Prozess S600 nach dem Ausschalten abgeschlossen ist.
    • [Patentdokument 1] ungeprüfte japanische Patentoffenlegungsschrift Nr. 2002-117699
    • [Patentdokument 2] ungeprüfte japanische Patentoffenlegungsschrift Nr. H8(1996)-125914
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Probleme, die die Erfindung lösen soll
  • Die Patentdokumente 1, 2 beziehen sich auf Techniken zum Schreiben diverser Einstell- und Steuerinformationen in das Speicherzellenarray 110 oder in das EEPROM entsprechend den Erfordernissen, nachdem diese in diversen Registern gespeichert sind, etwa den Einstellungsdatenregistern 210, 230 und dem Adressenregister für fehlerhafte Spalten 190, und dem RAM.
  • Jedoch benötigen diese Verfahren manchmal eine lange Zeitdauer, da das Speicherzellenarray 110 und der EEPROM durch nicht-flüchtige Speicherzellen aufgebaut sind und eine wiederholte Anlegung einer spezifizierten Vorspannung für das erneute Schreiben von Daten erforderlich ist. Als Folge davon bestehen Konflikte zwischen der Einstell/Steuerinformation, die in den Registern und dem RAM gespeichert ist, und der Einstell/Steuerinformation, die in dem Speicherzellenarray 110 und dem EEPROM gespeichert wird, bis die Einstell/Steuerinformation der Register und des RAMs in dem Speicherzellenarray 110 und dem EEPROM gespeichert ist. Wenn das Wiederschreiben von Daten in den nichtflüchtigen Speicherzellen verlängert wird, besteht die Wahrscheinlichkeit, dass diese Konflikte hinsichtlich der Einstell- und Steuerinformation weiterhin bestehen bleiben. Dies ist proble matisch, da instabile Bedingungen im Hinblick auf die Schaltungsfunktion über eine längere Zeitdauer bestehen bleiben.
  • Hinsichtlich des Neu- bzw. Wiederschreibens von Daten in die nicht-flüchtigen Speicherzellen unterscheidet sich der Programmablauf (d. h. das Neuschreiben zum Ändern von Daten auf "0") von der Löschoperation (d. h. das Neuschreiben zum Ändern der Daten in "1") im Hinblick auf die Vorspannung, die an den nicht-flüchtigen Speicherzellen angelegt wird, die Referenzschwellwertspannung, die in der Verifizierungsoperation zur Beurteilung einer Neubeschreibungsbedingung angewendet wird, und im Hinblick auf die Operationsabfolge beim Neuschreiben. Wenn daher das Neuschreiben sowohl das Ändern von Daten (1) in Daten (0) und das Ändern von Daten (0) in Daten (1) beinhaltet, müssen Programmieroperation und Löschoperation ausgeführt werden, was zu einer weiter verlängerten Zeitdauer für das Neuschreiben führt. Dies führt zu einer weiteren Verlängerung des Zustands, in welchem der Konflikt hinsichtlich der Einstell- und Steuerinformation besteht und folglich besteht ein instabiler Zustand im Hinblick auf die Schaltungsfunktion über eine längere Zeitdauer hinweg.
  • Das Patentdokument 1 betrifft eine Technik zum Speichern von Einstellinformationen (beispielsweise interne Einstellspannung und Zeitablaufpulse) und von Redundanzadresseninformationen (z. B. Adressen von defekten Spalten) in nicht-flüchtigen Speicherzellen durch einen Hersteller, wenn ein Scheibentest vor der Auslieferung durchgeführt wird. Dort wird jedoch nicht ein Einstellen der Konfigurationsinformation durch den Anwender erwähnt (z. B. Schreibschutzinformation). Die Anwendung der Technik des Patentdokuments 1 für die Anwenderkonfigurationsinformation verursacht Probleme dahingehend, dass die Zeitdauer, während welcher ein Konflikt hinsichtlich der Anwenderkonfigurationsinformation zwischen den diversen Registern und den nicht-flüchtigen Speicherzellen besteht, relativ lang ist.
  • Gemäß dem Patentdokument 2 wird das Aktualisieren der Steuerinformation auf Anforderung akzeptiert, wohingegen das Speichern der aktualisierten Steuerinformation in dem EEPROM ausgeführt wird, wenn die Leistungsquelle ausgeschaltet ist. Daher wird eine spannungserhaltende Schaltung für das Beibehalten der Energie vorgesehen, um diese nach dem Abschalten der Leistungsquelle zu versorgen. Dies führt jedoch zu dem Nachteil, dass zum Zuführen der Leistung nach dem Abschalten der Leistungsquelle Kondensatorelemente und andere Bauelemente erforderlich sind, um die Energie zu speichern, und eine Schaltung notwendig ist, um die Spannung auf einen spezifizierten Spannungswert zu halten, während Leistung zugeführt wird. Es ist vorstellbar, dass Energie über einen längeren Zeitraum zugeführt werden muss, abhängig von der Zeit, die zum Speichern der Daten in dem EEPROM erforderlich ist, und von der Informationsmenge, die zu speichern ist. Dies führt zu dem Problem, dass die Kondensatorelemente etc. mit relativ großer Baugröße und eine Regelschaltung etc. zum Beibehalten eines spezifizierten Spannungswertes vorgesehen sind, wodurch sich ein größerer Schaltungsaufbau und eine erhöhte Stromaufnahme ergeben.
  • Es ist auch vorstellbar, dass Einstell/Steuerinformationen zu einem flüchtigen Datenspeicherbereich, etwa einem RAM und Registern übertragen werden, nachdem diese in den nicht-flüchtigen Speicherbereich geschrieben sind. In diesem Falle ist eine Lesezugriffssteuerung zum Lesen der Einstell/Steuerinformation aus dem nicht-flüchtigen Speicherbereich erforderlich. Das heißt, es besteht ein Bedarf für eine Auslesezeit, um die Einstell/Steuerinformationen aus dem nicht-flüchtigen Speicherbereich auszulesen, nachdem diese Informationen in den nicht-flüchtigen Speicherbereich geschrieben wurden, um diese dann in dem flüchtigen Speicherbereich abzulegen. Dies führt nachteiligerweise zu einer Verzögerung beim Aktualisieren der Einstell/Steuerinformationen, die in dem flüchtigen Datenspeicher enthalten sind.
  • Mittel zum Lösen der Probleme
  • Die Erfindung zielt darauf ab, mindestens eines der zuvor im "Hintergrund der Erfindung" beschriebenen Probleme zu lösen, und eine erste Aufgabe der Erfindung besteht darin, ein Verfahren zum Festlegen bzw. Einstellen von Information eines nicht-flüchtigen Speichers und einen entsprechenden nicht-flüchtigen Speicher bereitzustellen, wobei die Operations- bzw. Betriebsinformation für den nicht-flüchtigen Speicher in einem nicht-flüchtigen Speicherbereich gespeichert wird, und während die Energiezufuhr eingeschaltet ist, die gleiche Operationsinformation in dem nicht-flüchtigen Speicherbereich festgelegt und in einem flüchtigen Datenspeicherbereich gespeichert wird, wobei sich das Verfahren und der nichtflüchtige Speicher dadurch auszeichnen, dass wenn die Operationsinformation festgelegt bzw. eingestellt oder aktualisiert wird, die Operationsinformation in dem flüchtigen Datenspeicherbereich ohne Verzögerung gespeichert werden kann, nachdem der nicht-flüchtige Speicherbereich erneut beschrieben wurde.
  • Um die obige Aufgabe zu lösen, wird erfindungsgemäß ein Verfahren zum Einstellen bzw. Festlegen von Information eines nicht-flüchtigen Speichers bereitgestellt, der einen nichtflüchtigen Speicherbereich enthält, in welchem Operationsinformationen hineingeschrieben werden, und einen flüchtigen Speicherbereich aufweist, in welchem die in dem nichtflüchtigen Speicherbereich gespeicherte Operationsinformation gespeichert wird, während die Versorgungsspannung anliegt, wobei das Verfahren zum Einstellen von Information des nicht-flüchtigen Speichers die Schritte umfasst: Neubeschreiben des nicht-flüchtigen Speichers, wenn die Operationsinformation festgelegt oder aktualisiert wird; und Speichern der Operationsinformation in dem flüchtigen Speicherbereich auf der Grundlage eines Logiksignals, das der Operationsinformation entspricht, das so beibehalten wird, dass ein Logikprozess ausgeführt werden kann, wenn der Schritt des Neubeschreibens endet.
  • Gemäß einem weiteren Aspekt der Erfindung wird ein nicht-flüchtiger Speicher bereitgestellt, der umfasst: einen nicht-flüchtigen Speicherbereich, in welchem Operationsinformation gespeichert wird und, wenn die Operationsinformation eingestellt bzw. festgelegt oder aktualisiert wird, die Operationsinformation neu geschrieben wird; einen flüchtigen Speicherbereich, der mit dem nicht-flüchtigen Speicherbereich gekoppelt ist, um die Operationsinformation darin zu speichern, während Leistung dem nicht-flüchtigen Speicher zugeführt wird; und eine Unterscheidungseinheit, die ein Logiksignal ausgibt, infolgedessen ein Logikprozess entsprechend der Operationsinformation ausgeführt werden kann, wenn das Neubeschreiben des nicht-flüchtigen Speicherbereichs endet, wobei die Unterscheidungseinheit mit dem flüchtigen Speicherbereich verbunden ist und die Operationsinformation in dem flüchtigen Speicherbereich auf der Grundlage des von der Unterscheidungseinheit ausgegebenen Logiksignals gespeichert wird.
  • In dem Verfahren zum Einstellen der Information des nicht-flüchtigen Speichers und in dem erfindungsgemäßen nicht-flüchtigen Speicher besitzt dieser einen nicht-flüchtigen Speicherbereich zum Speichern von Betriebs- bzw. Operationsinformation, und einen flüchtigen Speicherbereich zum Speichern der Operationsinformation, die in dem nicht-flüchtigen Speicherbereich gespeichert ist, während Leistung zugeführt wird. Zum Festlegen bzw. Einstellen oder Aktualisieren der Betriebsinformation wird zunächst das Neubeschreiben des nicht-flüchtigen Speichers ausgeführt und nach dem Abschluss des Neubeschreibens wird ein Logiksignal, das der eingestellten oder aktualisierten Operationsinformation entspricht, so beibehalten, dass dieses logisch verarbeitbar ist. Auf Grundlage des Logiksignals wird die Operationsinformation in dem flüchtigen Speicherbereich gespeichert. In diesem Falle wird das logisch verarbeitbare Logiksignal von einer Unterscheidungseinheit entsprechend der Operationsinformation ausgegeben.
  • Wirkungen der Erfindung
  • Da die Operationsinformation, die festzulegen bzw. einzustellen oder zu aktualisieren ist, zunächst in dem nicht-flüchtigen Speicherbereich gespeichert wird und bei Beendigung des Speicherns erfindungsgemäß ein Logiksignal entsprechend der Operationsinformation bewahrt wird, so dass dieses logisch verarbeitbar ist, ist es nicht notwendig, die Zugriffsoperation zum Auslesen der Operationsinformation für den nicht-flüchtigen Speicherbereich erneut auszuführen, wenn die Operationsinformation des nicht-flüchtigen Speicherbereichs in dem flüchtigen Speicherbereich gespeichert wird. Folglich kann eine Reihe von Vorgängen zum Einstellen/Aktualisieren von Operationsinformationen rasch ausgeführt werden, wobei die Prozesse die Schritte umfassen: Speichern der Operationsinformation in dem nichtflüchtigen Speicherbereich und Speichern der Operationsinformation in dem flüchtigen Speicherbereich.
  • Betriebsbedingungen für den nicht-flüchtigen Speicher während der Phase, in der die Spannung eingeschaltet ist, werden entsprechend der Operationsinformation festgelegt, die in dem flüchtigen Speicherbereich gespeichert sind. Wenn die Operationsinformation in einer Phase mit zugeführter Leistung geändert wird, kann der Inhalt des flüchtigen Speicherbereichs aktualisiert werden, so dass dieser die Betriebsweise der Schaltung ohne Verzögerung wiedergibt, nachdem das vorhergehende Speichern der Operationsinformation in dem nicht-flüchtigen Speicherbereich abgeschlossen ist. Dadurch wird nicht nur das Problem gelöst, dass die Dauer des Konflikts zwischen dem Inhalt des flüchtigen Speicherbereichs und dem Inhalt des nicht-flüchtigen Speicherbereichs sehr lang wird, wenn zuerst der Inhalt des flüchtigen Speicherbereichs geändert wird, und dass die Steuerung des Neubeschreibens des nicht-flüchtigen Speicherbereichs nach dem Abschalten der Leistungsquelle erforderlich ist, sondern es wird auch eine Änderung der Operationsinformation ohne Verzögerung ermöglicht, und daher kann eine rasche Änderung der Betriebsbedingungen herbeigeführt werden.
  • Wenn ferner die Operationsinformation festgelegt bzw. eingestellt oder aktualisiert wird, gibt es keine Notwendigkeit, die Operationsinformation, die in dem flüchtigen Speicherbereich zu speichern ist, erneut aus dem nicht-flüchtigen Speicher auszulesen, wodurch die Stromaufnahme aufgrund des Auslesezugriffes verringert wird. Somit kann die Stromaufnahme beim Vorgang des Einstellens oder Aktualisierens der Operationsinformation verringert werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Blockschaltungsansicht gemäß einer ersten Ausführungsform.
  • 2 zeigt ein erstes anschauliches Beispiel eines Selektors bzw. einer Auswahleinheit gemäß der ersten Ausführungsform.
  • 3 zeigt ein zweites anschauliches Beispiel einer Auswahleinheit der ersten Ausführungsform.
  • 4 ist ein Zeitablaufdiagramm eines Programmiervorgangs gemäß der ersten Ausführungsform.
  • 5 ist ein Schaltungsblockdiagramm gemäß einer zweiten Ausführungsform.
  • 6 ist ein Schaltungsdiagramm, in der ein flüchtiger Speicherbereich gemäß der zweiten Ausführungsform und dessen Teil gezeigt ist, in welchem die Schreibsteuerung für den flüchtigen Speicherbereich ausgeführt wird.
  • 7 ist ein Schaltungsblockdiagramm eines Halbleiterbauelements gemäß dem Patentdokument 1.
  • 8 ist ein Funktionsflussdiagramm des Patentdokuments 2.
  • 9 ist eine detaillierte Schaltungsdarstellung des flüchtigen Speicherbereichs 25 gemäß der ersten Ausführungsform.
  • 10 zeigt ein drittes anschauliches Beispiel der Auswahleinheit der ersten Ausführungsform.
  • 11 zeigt eine Dekodierschaltung für Y-Dekodiersignale SEL-Y(i) (i = 0 bis 7).
  • 12 ist eine (Nachschlag-) Tabelle mit Sektoradressen, Operationsinformation der zweiten Art und Speicherzellen des nicht-flüchtigen Speicherbereichs.
  • 13 ist eine (Nachschlag-) Tabelle, die die Sektoradressen, Operationsinformation der ersten Art und die Speicherzellen des nicht-flüchtigen Speicherbereichs zeigt.
  • 14 ist ein Zeitablaufdiagramm, in dem der Vorgang des Auslesens der Operationsinformation der ersten Art und der zweiten Art nach dem Einschalten einer Leistungsquelle gemäß der ersten Ausführungsform gezeigt ist.
  • 15 ist ein Zeitablaufdiagramm, das den Vorgang des Programmierens der Operationsinformation eines Sektors 0 gemäß der ersten Ausführungsform zeigt.
  • 16 ist ein Zeitablaufdiagramm, das den Vorgang des Löschens der Operationsinformation aus Sektoren gemäß der ersten Ausführungsform zeigt.
  • BESTE ART ZUM AUSFÜHREN DER ERFINDUNG
  • Es wird nun auf die 1 bis 6 und die 9 bis 16 verwiesen, um ein Verfahren zum Herstellen bzw. Festlegen der Information eines nicht-flüchtigen Speichers und einen entsprechenden nicht-flüchtigen Speicher detailliert gemäß bevorzugter Ausführungsformen der Erfindung zu beschreiben.
  • In einem nicht-flüchtigen Speicher werden Betriebsbedingungen entsprechend den diversen Arten an Operationsinformation festgelegt, während die Schaltung betrieben wird. Es gibt zwei wesentliche Arten von Betriebsinformation.
  • Die erste Art an Betriebsinformation wird festgelegt durch den Hersteller in der Fabrik und ist erforderlich, um den nicht-flüchtigen Speicher spezifizierte Operationen ausführen zu lassen. Zu Beispielen der ersten Art an Operationsinformation gehören: (i) Information zum Einstellen von Vorspannungswerten, die in diversen Operationen, etwa bei der Programmierung, der Löschung und des Auslesens verwendet werden; (ii) Information zum Einstellen von Zeitabläufen in diesen Operationen; (iii) Information zum Einstellen der Schwingfrequenz eines eingebauten Oszillators; und (iv) Information über redundante Adressen für ein Redundanzschema defekter Speicherzellen. Derartige Operationsinformationen werden in Testprozessen vor der Auslieferung festgelegt.
  • Die zweite Art von Operationsinformation wird von dem Anwender entsprechend dem Verwendungsstatus festgelegt und ist erforderlich, um einen nicht-flüchtigen Speicher anwendungsgemäß entsprechend der Funktion des Systems anzupassen, in welchem der nichtflüchtige Speicher eingebaut wird. Beispielsweise sind die folgenden Fälle vorstellbar: (i) das Speicherzellenarray des nicht-flüchtigen Speichers wird in spezifizierte Bereiche aufgeteilt und es wird festgelegt, ob das Neubeschreiben für jeden Bereich möglich ist oder nicht, und (ii) es wird ein Schreibschutz für jeden so genannten Sektor oder jede Gruppe aus Sektoren festgelegt. Es ist auch möglich, Information über die Durchführbarkeit/Nicht-Durchführbarkeit des Neubeschreibens der Operationsinformation festzulegen. Ein weiterer vorstellbarer Fall besteht darin, dass zum Beschränken der freien Wiederbeschreibung eine Funktion festgelegt wird, die das Neubeschreiben lediglich dann erlaubt, wenn ein spezifi zierter Code eingegeben und akzeptiert wird. Diese Funktionen und die spezifizierte Kodierung werden von dem Anwender festgelegt.
  • In einem nicht-flüchtigen Speicher müssen die obigen Arten an Operationsinformation nach dem Ausschalten der Versorgungsspannung beibehalten werden. Sofern die erste Art an Operationsinformation nicht beibehalten wird, kann die Schaltungsfunktion gemäß den Fabrikvoreinstellungen nicht beibehalten werden, so dass Schwierigkeiten auftreten, etwa eine Beeinträchtigung des Leistungsverhaltens oder sogar eine Situation entsteht, in der das Bauteil nicht funktioniert. Wenn die zweite Art an Operationsinformation nicht beibehalten wird, könnte dies zu einem Fehler im Verhalten und der Funktion des Systems führen, in welchem der nicht-flüchtige Speicher installiert ist. Dabei müssen die Operationsinformationen, die von dem Hersteller oder dem Anwender festgelegt bzw. eingestellt werden, in dem nicht-flüchtigen Speicherbereich gespeichert werden.
  • Die in dem nicht-flüchtigen Speicherbereich abgelegte Operationsinformation wird in geeigneter Weise entsprechend dem Betriebszustand des nicht-flüchtigen Speichers abgefragt, wodurch die gewünschte Schaltungsfunktion realisiert wird. Eine derartige Operationsinformation muss abgerufen werden, wann immer die Leistungsquelle eingeschaltet wird, um die gewünschten Betriebsbedingungen und Festlegungen ohne Verzögerung gemäß dem Betriebszustand sicherzustellen.
  • Die erstgenannte Betriebsinformation ist verknüpft mit dem Einstellen der Vorspannungswerte, der Einstellung von Operationszeitabläufen, der Einstellung der Oszillatorfrequenz des eingebauten Oszillators, den redundanten Adressen, etc. Schaltungskonstanten müssen beim Einschalten der Leistungsversorgung festgelegt werden. Die interne Spannungserzeugungsschaltung, diverse Zeitgeberschaltungen, der eingebaute Oszillator etc., müssen mit diversen Schaltungskonstanten ohne Verzögerung beim Einschalten der Leistungsquelle versorgt werden, so dass diese die eingestellten Spannungswerte, Operationszeitabläufe und Oszillatorfrequenz annehmen können. Hinsichtlich der Information über die redundanten Adressen ist es ratsam, ohne Verzögerung zu bestimmen, ob das Redundanzschema für die eingespeiste Adresseninformation möglich ist, und daher muss die Information über redundante Adressen hinsichtlich fehlerhafter Speicherzellen ohne Verzögerung beim Einschalten der Leistungsversorgung bereitgestellt werden.
  • Die Operationsinformation der zuletzt genannten Art ist mit Informationen verknüpft, etwa der Schreibschutzinformation, einer Information über die Einschränkung des Neubeschreibens und einer speziellen Kodierungsinformation für eine vorliegende Neuschreiberlaubnis.
  • Es daher wünschenswert, dass die Operationsinformation ohne Verzögerung in Reaktion auf einen entsprechenden Zugriff bereitgestellt wird.
  • Aus dem obigen Grund verwenden einige nicht-flüchtige Speicher eine zweistufige Konfiguration, die aus einem nicht-flüchtigen Speicherbereich und aus einem flüchtigen Speicherbereich aufgebaut ist, um die Operationsinformation zu bewahren. Der nicht-flüchtige Speicherbereich wird verwendet, um die Operationsinformation zu speichern und um einen Verlust nach dem Ausschalten der Leistungsversorgung zu verhindern. In einer Phase, während welcher die Leistung zugeführt wird, wird die Operationsinformation von dem nichtflüchtigen Speicherbereich in den flüchtigen Speicherbereich übertragen und in diesem gespeichert, so dass dieser beim Betrieb der Schaltung ohne Verzögerung bereitsteht. Dieser Datentransfer wird in Reaktion auf das Einschalten der Leistungszufuhr oder auf einen Reset-Vorgang zum Initialisieren des nicht-flüchtigen Speichers ausgeführt. Während Leistung zugeführt wird, werden diverse Betriebsbedingungen auf der Grundlage der Operationsinformation, die in dem flüchtigen Speicherbereich abgelegt ist, bestimmt. Wenn ferner die Operationsinformation, die in dem nicht-flüchtigen Speicherbereich abgelegt ist, aktualisiert (geändert) wird während einer Phase mit eingeschalteter Versorgungsspannung, wird die von außerhalb des nicht-flüchtigen Speichers eingespeiste Operationsinformation (aktualisierte Information) in dem nicht-flüchtigen Speicher gespeichert (dies bedeutet, dass die in den Speicherzellen des nicht-flüchtigen Speicherbereichs gespeicherte Information vor dem "Aktualisieren" aktualisiert wird), und anschließend wir die gleiche aktualisierte Information in dem flüchtigen Speicherbereich gespeichert. Wenn daher die Operationsinformation in einer Phase mit Leistungsversorgung aktualisiert wird, werden diverse Betriebsbedingungen auf der Grundlage der aktualisierten Operationsinformation, die in dem flüchtigen Speicherbereich abgelegt ist, festgelegt.
  • Dies bewirkt, dass in dem nicht-flüchtigen Speicher während des Betriebs der Schaltung nach dem Einschalten der Versorgungsspannung oder jedes Mal, wenn eine Operation in dieser Phase angefordert wird, die Operationsinformation ohne Verzögerung abgerufen wird, so dass die gewünschte Schaltungsfunktion ausgeführt werden kann.
  • Im Weiteren besitzt die zweistufige Speicherkonfiguration, die aus einem nicht-flüchtigen Speicherbereich und einem flüchtigen Speicherbereich aufgebaut und für einen nichtflüchtigen Speicher vorgesehen ist, die folgenden Merkmale. Die zweistufige Speicherkonfiguration soll unterschiedlich sein zu dem Cache-System, das eine Mehrebenen-Speicherkonfiguration aufweist, die aus einem Hauptspeicher und einem Cache-Speicher in einem Computersystem aufgebaut ist, so dass die zweistufige Speicherkonfiguration solche Funk tionen und Effekte aufweist, die sich von jenen des Cache-Systems unterscheiden. Der Hauptspeicher ist aus einem Speicher, etwa DRAM, gebaut, wohingegen der Cache-Speicher aus einem Speicher, etwa einem SRAM aufgebaut ist. Im Allgemeinen bestehen diese Speicher aus flüchtigen Speicherelementen.
  • Ein Mehrebenen-Speichersystem in einem Computersystem ist so ausgebildet, dass ein Speicherzugriff mit hoher Geschwindigkeit verwirklicht wird. Ein Teil des Hauptspeichers ist mit einem Cache-Speicher, etwa einem SRAM, versehen, der Zugriff mit hoher Geschwindigkeit und ein Auslesen von Daten bzw. Schreiben von Daten mit hoher Geschwindigkeit in dem Cache-Speicher ausführen kann. Wenn die Verschiebung eines Zugriffbereichs oder die Menge der in den Cache-Speicher geschriebenen Daten einen spezifizierten Pegel erreicht, wird das Auslesen von Daten aus einem neuen Datenbereich des Hauptspeichers in den Cache-Speicher initiiert und der Inhalt des Cache-Speichers wird in den Hauptspeicher unter Anwendung eines geeigneten Zeitablaufs geschrieben. Bei Anforderung eines Zugriffs von außen auf die Speichereinrichtung wird, wenn diese Anforderung den Adressenraum, der in dem Cache-Speicher enthalten ist, trifft, der Cache-Speicher mit dem externen I/O (Eingang/Ausgang) verbunden, so dass ein Zugriff mit hoher Geschwindigkeit ermöglicht wird. Aus diesem Grund ist der Cache-Speicher mit dem externen I/O verbunden.
  • Im Gegensatz zu dem obigen Speichersystem besitzt die zweistufige Speicherkonfiguration, die für den nicht-flüchtigen Speicher vorgesehen ist, die folgenden Merkmale.
  • In dem obigen Speicher wird der nicht-flüchtige Speicherbereich vorgesehen, um die Operationsinformation nach dem Abschalten der Versorgungsspannung zu bewahren, wohingegen die Ausführung von Operationen mit hoher Geschwindigkeit während einer Phase mit Spannungsversorgung erforderlich ist, Jedoch ist die Zugriffsgeschwindigkeit des nichtflüchtigen Speicherbereichs nicht ausreichend hoch, um in einigen Fällen die Schaltungsfunktion sicherzustellen. Um dies sicherzustellen, wird der flüchtige Speicherbereich vorgesehen, wodurch die begrenzte Zugriffsgeschwindigkeit des nicht-flüchtigen Speicherbereichs kompensiert wird. Daher ist die zweistufige Speicherkonfiguration aus dem nichtflüchtigen Speicherbereich, der die Operationsinformation nach dem Abschalten der Versorgungsspannung bewahren kann, und dem flüchtigen Speicherbereich, der die Operationsinformation der internen Schaltung mit hoher Geschwindigkeit während der Phase mit Spannungsversorgung zuführen kann, aufgebaut.
  • Die gleiche Operationsinformation wird in dem nicht-flüchtigen Speicherbereich gespeichert, unabhängig von dem EIN/AUS-Zustand für die Versorgungsspannung, und nach dem Einschalten der Versorgungsspannung wird die Operationsinformation in den flüchtigen Speicherbereich übertragen, um damit das Bestimmen der Betriebsbedingung für die Schaltungsfunktion festzulegen. Daher besitzen der nicht-flüchtige Speicherbereich zum Speichern der Operationsinformation und der flüchtige Speicherbereich zum Speichern der Operationsinformation die gleiche Speicherkapazität.
  • Der Ablauf zum neuen Festlegen bzw. Einstellen oder Aktualisieren der Operationsinformation ist so festgelegt, dass die Operationsinformation zunächst in dem nicht-flüchtigen Speicherbereich abgelegt wird und dann in dem flüchtigen Speicherbereich gespeichert wird. Die zum Neuschreiben der Operationsinformation des nicht-flüchtigen Speicherbereichs erforderliche Zeit ist länger als die Zeit, die zum erneuten Beschreiben des flüchtigen Speicherbereichs erforderlich ist. Der Grund dafür liegt darin, dass der nicht-flüchtige Speicherbereich einen physikalischen Datenspeichermechanismus aufweist, beispielsweise das Einfangen und Abgeben von Ladungen in Bezug auf die potenzialfreien Gates der nichtflüchtigen Speicherzellen, wohingegen der flüchtige Speicherbereich einen elektrischen Mechanismus aufweist. Gemäß dem zuvor angegebenen unidirektionalen Ablauf zum Festlegen oder Aktualisieren wird festgelegte oder aktualisierte Operationsinformation, die in dem flüchtigen Speicherbereich abgelegt ist, der Schaltung zur Verfügung gestellt, nachdem das Speichern in dem nicht-flüchtigen Speicherbereich abgeschlossen ist, wodurch die Zeitdauer vermieden wird, während welcher der Inhalt des nicht-flüchtigen Speicherbereichs mit dem Inhalt des flüchtigen Speicherbereichs in Konflikt steht, so dass eine fehlerhafte Schaltungsoperation vermieden werden kann. Entsprechend dem obigen unidirektionalen Ablauf zum Festlegen bzw. Einstellen oder Aktualisieren ist der flüchtige Speicherbereich nicht mit dem externen I/O verbunden, sondern empfängt die gesamte festgelegte oder aktualisierte Information aus dem nicht-flüchtigen Speicherbereich. Die interne Schaltung, die die Operationsinformation erfordert, empfängt diese, wie sie von dem flüchtigen Speicherbereich ausgegeben wird.
  • Der zuvor erläuterte nicht-flüchtige Speicher unterscheidet sich von dem Cache-System dahingehend, dass der zuerst genannte die zweistufige Speicherkonfiguration aufweist, die aus dem nicht-flüchtigen Speicherbereich und dem flüchtigen Speicherbereich aufgebaut ist, während das zuletzt genannte flüchtige Speicher verwendet. Während der nichtflüchtige Speicher so aufgebaut ist, dass der nicht-flüchtige Speicherbereich und der flüchtige Speicherbereich die gleiche Speicherkapazität aufweisen, ist ferner in dem Cache- System der Aufbau so, dass ein Teil des Hauptspeichers der Cache-Speicher ist. Während der nicht-flüchtige Speicher derart aufgebaut ist, dass der Ablauf zum Festlegen oder Aktualisieren der Operationsinformation unidirektional oder nur in einer Richtung erfolgt, d. h. von dem nicht-flüchtigen Speicherbereich zu dem flüchtigen Speicherbereich, ist der Aufbau des Cache-Systems derart, dass Information in beiden Richtungen zwischen dem Hauptspeicher und dem Cache-Speicher ausgetauscht wird. Während der nicht-flüchtige Speicher so aufgebaut ist, dass der nicht-flüchtige Speicherbereich mit dem externen I/O (Eingang/Ausgang) verbunden ist und der flüchtige Speicher nicht mit dem externen I/O verbunden ist, ist das Cache-System so aufgebaut, dass der Cache mit dem externen I/O verbunden ist.
  • Der nicht-flüchtige Speicherbereich zum Speichern der Operationsinformation kann die gleiche nicht-flüchtige Speicherzellenkonfiguration aufweisen, wie das Speicherzellenarray des nicht-flüchtigen Speichers, wobei das Speicherzellenarray einen Adressenraum repräsentiert, der als Speicherbereich fungiert, der vom Anwender benötigt wird. In diesem Falle kann der nicht-flüchtige Speicherbereich in dem gleichen Bereich wie der nicht-flüchtige Speicher untergebracht werden oder kann in einem anderen Bereich als der nicht-flüchtige Speicher untergebracht werden. Beim Anordnen in dem gleichen Bereich kann beispielsweise ein Wannengebiet bzw. Potenzialtopfgebiet gemeinsam benutzt werden. Das gemeinsame Nutzen eines zugewiesenen Bereichs vermeidet die Notwendigkeit für eine Grenze zwischen dem nicht-flüchtigen Speicherbereich und dem Speicherzellenarray des nicht-flüchtigen Speichers, so dass der Speicher ohne Einschränkungen in kompakter Weise aufgebaut werden kann. Für die nicht-flüchtigen Speicherzellen des nicht-flüchtigen Speicherbereichs und die nicht-flüchtigen Speicherzellen des Speicherzellenarrays ist es möglich, eine Konfiguration zu verwenden, in der Bitleitungen und Wortleitungen separiert sind oder eine Konfiguration, in der Bitleitungen und Wortleitungen durch gemeinsame Leitungen gebildet sind. Wenn die Konfiguration, in der die Bitleitungen und/oder die Wortleitungen getrennt sind, eingesetzt wird, können der nicht-flüchtige Speicherbereich und das Speicherzellenarray unabhängig und gleichzeitig angesprochen werden. Insbesondere kann die in dem nicht-flüchtigen Speicherbereich zu speichernde Operationsinformation aktualisiert werden, ohne dass der normale Zugriff auf den Adressenraum unterbrochen wird, der als ein Speicherbereich für den Anwender dient. Wenn die Konfiguration verwendet wird, in der die Bit/Wortleitungen durch gemeinsame Leitungen gebildet sind, können der Reihen/Spalten-Kodierer, die Lese/Neubeschreibungssteuereinheit, etc. gemeinsam von dem nicht-flüchtigen Speicherbereich und dem Speicherzellenarray genutzt werden, und daher kann ein verbesserter Grad an Integration erreicht werden.
  • Der flüchtige Speicherbereich kann unter Anwendung einer Zwischenspeicherschaltung (Latch) und einer Registerschaltung aufgebaut werden. Wenn der flüchtige Speicherbereich durch eine zwischenspeichernde Schaltung oder/und eine Registerschaltung aufgebaut ist, kann dieser in der Nähe eines Schaltungsblocks angeordnet sein, der die Operationsinformation erfordert, so dass die Operationsinformation zu jeder Zeit ausgelesen und ausgegeben werden kann. Diese Anordnung wird geeigneterweise zum Speichern von Operationsinformation eingesetzt, etwa von Schaltungskonstanten und redundanten Adressen, die die erste Art an Operationsinformation sind, auf die während einer Phase mit anliegender Versorgungsspannung nach dem Einschalten der Leistungsversorgung zugegriffen wird, um damit gewünschte Betriebsbedingungen sicherzustellen. Die Zwischenspeicherschaltung und die Registerschaltung sind im so genannten peripheren Schaltungsbereich angeordnet, in welchem ein Schaltungsblock, der aus einer logischen Steuerschaltung zum Steuern des Speicherarrays des nicht-flüchtigen Speichers aufgebaut ist, angeordnet ist. Das Schaltungsanordnungsmuster der Elemente des peripheren Schaltungsbereichs besitzt eine größere Linienbreite und größere Abstände als die Speicherzellen. Der Grund dafür besteht darin, dass die Speicherzellen die Redundanzfunktion aufweisen, wohingegen die Logiksteuerschaltung nicht mit der Redundanzfunktion versehen ist. Daher werden die Zwischenspeicherschaltung und die Registerschaltung mit einer größeren Linienbreite und mit einem größeren Abstand aufgebaut.
  • Wenn der flüchtige Speicherbereich eine RAM-Konfiguration besitzt, in der flüchtige Speicherzellen in einem Array durch Wortleitungen und Bitleitungen angeordnet sind und das Auslesen und Schreiben von Daten entsprechend der Adressenzuordnung bewirkt wird, kann dieser in geeigneter Weise in Fällen verwendet werden, in denen große Mengen an Operationsinformationsdaten gespeichert werden. In Fällen, in denen die Anzahl an Bereichen, in denen die Schreibschutzfunktion festgelegt wird, groß ist, wenn der nicht-flüchtige Speicher in seiner Kapazität und der Anzahl der vorgesehenen Sektoren anwächst, kann die Schreibschutzinformation, die die zweite Art an Operationsinformation repräsentiert, in dem RAM gespeichert werden. In diesem Fall ist es ratsam, dass die RAM-Konfiguration ein Layout-Muster mit geringen Abständen (was im Wesentlichen äquivalent zu dem Speicherzellenarray eines nicht-flüchtigen Speichers ist), etwa wie bei einem SRAM, aufweist. Da die Anzahl der Bits der Operationsinformation wesentlich kleiner ist als die Anzahl der Speicherzellen in dem nicht-flüchtigen Speicher, ist die Redundanzfunktion im Wesentlichen für den SRAM im Hinblick auf die Defektdichte nicht erforderlich. Wenn ferner der SRAM in der peripheren Schaltung angeordnet ist, kann dieser die Operationsinformation mit hoher Geschwindigkeit einer Schaltung zuführen, die diese Operationsinformation be nötigt. Da der Flächenbedarf der Elemente des SRAM wesentlich kleiner ist als der der Zwischenspeicherschaltung und der Registerschaltung, die mit großer Linienbreite und großen Abständen gestaltet sind, kann eine reduzierte Chipgröße erreicht werden.
  • Wenn die nicht-flüchtigen Speicherzellen, die den nicht-flüchtigen Speicherbereich bilden, mit neuer Operationsinformation beschrieben werden, wird die Programmieroperation oder die Löschoperation in Gang gesetzt. Diese Neubeschreibungsoperationen werden ausgeführt durch Änderungen der Schwellwertspannung der nicht-flüchtigen Speicherzellen, wobei die Änderungen durch das Abführen/Einführen von Ladungen in die schwebenden Gates durch Anlegen einer Vorspannung an die entsprechenden Anschlüsse der nichtflüchtigen Speicherzellen hervorgerufen werden. Das Abführen/Einbringen von Ladungen wird bewerkstelligt, indem das physikalische Phänomen des FN-Tunnelns oder des Einfangs heißer Elektronen eingesetzt wird. Gewünschte Schwellwertfluktuationen können nicht durch Anlegen einer einzelnen Vorspannung erreicht werden. Im Allgemeinen wird das Anlegen einer Vorspannung mehr als einmal ausgeführt, um das Abführen oder Einführen von Ladungen zu erreichen. Die Variationsbreite der Schwellwertspannung wird durch das Anlegen von Vorspannungen erreicht und entsprechend variieren die Eigenschaften der nicht-flüchtigen Speicherzellen. Im Allgemeinen wird eine Verifizierungsoperation zum Erkennen des Neubeschreibungszustands jedes Mal ausgeführt, nachdem eine Vorspannung angelegt wird. Der Neubeschreibungszustand wird beurteilt, indem in den nichtflüchtigen Speicherzellen gespeicherte Daten, die erneut zu schreiben sind, ausgelesen werden (Kandidaten für das Neubeschreiben), wobei dies mittels der Verifizierungsoperation geschieht.
  • In der in 1 gezeigten ersten Ausführungsform ist ein Fall gezeigt, in welchem gelesene neu zu schreibende Daten aus den nicht-flüchtigen Speicherzellen in dem flüchtigen Speicherbereich in der Verifizierungsoperation gespeichert werden, die jedes Mal ausgeführt wird, wenn die Neubeschreibungsoperation an dem nicht-flüchtigen Speicherbereich ausgeführt wird. Das Speichern von Daten in dem flüchtigen Speicherbereich wird auf der Grundlage des logischen Signals ausgeführt, das von einem Verifizierfühlerverstärker gesendet wird, immer wenn die Verifizierungsoperation nach dem Neubeschreiben ausgeführt wird, wobei das Logiksignal der Operationsinformation entspricht, die wiederholt bewahrt wird, um damit logisch verarbeitbar zu sein. Alternativ wird das Speichern der Daten in dem flüchtigen Speicherbereich auf der Grundlage eines Logiksignals ausgeführt, das von einem Verifizierfühlerverstärker gesendet wird, wenn die Verifizierung erfolgreich ist, wobei das Logiksignal den zu bewahrenden Operationsinformationen entspricht und logisch verarbeitbar ist.
  • In dem nicht-flüchtigen Speicherbereich 11 sind die nicht-flüchtigen Speicherzellen MC in der Reihenrichtung und Spaltenrichtung angeordnet, wodurch eine Matrix gebildet wird. Mehrere nicht-flüchtige Speicherzellen, die selektiv angesteuert werden, sind in der Reihenrichtung ausgerichtet, entsprechend den jeweiligen Wortleitungen WLTR, WLWP, die von Worttreibern 13 angesteuert werden. In der ersten Ausführungsform sind die Worttreiber 13, 13 in Reaktion auf Auswahlsignale SEL-TR und SEL-WP gesteuert. Es wird angenommen, dass die Wortleitung WLTR durch das Auswahlsignal SEL-TR aktiviert wird und die Einstellinformation zum Einstellen der Betriebsbedingung der Schaltung in den nichtflüchtigen Speicherzellen MC gespeichert ist, die von der Wortleitung WLTR ausgewählt werden. In ähnlicher Weise wird die Wortleitung WLWP von dem Auswahlsignal SEL-WP angesteuert und die Schreibschutzinformation zum Einstellen des Zulassens/Nicht-Zulassens für das Neubeschreiben eines spezifizierten Bereichs (nicht gezeigt) des Speicherzellenarrays (beispielsweise Sektoren) ist in den nicht-flüchtigen Speicherzellen MC gespeichert, die durch die Wortleitung WLWP ausgewählt werden.
  • Die nicht-flüchtigen Speicherzellen MC in der gleichen Spalte sind durch eine Bitleitung verbunden, die sich in der Spaltenrichtung erstreckt. Die Bitleitungen sind in Bitleitungsgruppen BL(1) bis (BL(M) eingeteilt, wovon jede aus N Bitleitungen aufgebaut ist und als Basiseinheit für den Zugriff dient. Die Bitleitungsgruppen BL(1) bis BL(M) sind mit einer Datenleitung D2 mit einer Breite von N Bits über einen Y-Dekodierer 15 verbunden. Der Y-Dekodierer 15 besitzt eine NMOS-Transistorgruppe für jede der Bitleitungsgruppen BL(1) bis BL(M). Die NMOS-Transistorgruppen sind vorgesehen, um den Dekodieren 15 mit der Datenleitung D2 mit einer Breite von N Bit zu verbinden. Die NMOS-Transistorgruppen des Y-Dekodierers 15 werden durch Y-Dekodiersignale SEL-Y(1) bis SEL-Y(M) angesteuert, so dass diese unabhängig in den leitenden Zustand versetzt werden können. Jede der Bitleitungsgruppen BL(1) bis BL(M) ist mit der Datenleitung D2 verbunden.
  • Die Datenleitung D2 ist mit einem Lesefühlerverstärker (nicht gezeigt) verbunden, so dass der Lesezugriff auf Daten über eine Datenleitung D1, die mit einem Datenanschluss verbunden ist, mittels einer Vorspannungssteuerschaltung 17 bewerkstelligt wird. Die Datenleitung D2 ist ebenso mit einem Verifizierfühlerverstärker 19 verbunden.
  • Die Vorspannungssteuerschaltung 17 ist eine Steuerschaltung, die ausgebildet ist, in Reaktion auf ein Programmierbefehlssignal PG(j) Q = 1 bis N) oder auf ein Löschbefehlssignal ER anzuweisen, ob ein Neubeschreibungsoperationsmodus den Programmiervorgang oder den Löschvorgang kennzeichnet, und um eine Vorspannung von der Datenleitung D2 an die Drainanschlüsse der nicht-flüchtigen Speicherzellen MC über die Bitleitungen anzulegen. Das Programmierbefehlssignal PG Q) und das Löschbefehlssignal ER werden von einem Befehlsdekodierer 16 ausgegeben. Nachdem ein Befehlssignal CMD dem Befehlsdekodierer 16 von außen eingespeist wird, wird das Befehlssignal CMD dekodiert, so dass das Programmierbefehlssignal PG(j) oder das Löschbefehlssignal ER ausgegeben werden.
  • Bei der Programmieroperation wird eine Bitposition festgelegt, an der die Programmieroperation an einem erwarteten Datenwert auszuführen ist, der der Datenleitung eingespeist wurde, und entsprechend der Position der entsprechenden Bitleitung der entsprechenden Bitleitungsgruppe wird das Programmierbefehlssignal PG(j) Q = 1 bis N) aktiviert. Dabei wird eine Vorspannung an entsprechende Datenleitungen D2 angelegt. Beim Löschvorgang wird, da eine Stapellöschung bzw. eine Sektorenlöschung ausgeführt wird, eine Vorspannung gemeinsam an die Datenleitungen D2 mit der Breite N Bit angelegt. Nachdem die Vorspannung für eine spezifizierte Zeitdauer angelegt ist, wird ein Verifiziersignal PGV/ERV an den Verifizierfühlerverstärker 19 ausgegeben.
  • Der Verifizierfühlerverstärker 19 verstärkt die Speicherinformation, die aus der Datenleitung D2 über den Y-Dekodierer 15 ausgelesen wurde und in der nicht-flüchtigen Speicherzellen MC, die neu beschrieben werden, gespeichert ist. In Reaktion auf das Verifizierbefehlssignal PGV für die Programmieroperation oder auf das Verifizierbefehlssignal ERV für die Löschoperation, die von der Vorspannungssteuerschaltung 17 jedes Mal ausgegeben werden, wenn die Vorspannung angelegt wird, werden Referenzspeicherzellen mit jeweils einer entsprechenden Schwellwertspannung ausgewählt und die ausgelesenen Daten werden verstärkt.
  • Die verstärkten Daten werden einer Komparatorschaltung 21 und einem flüchtigen Speicherbereich 25 über eine Datenleitung D3 eingespeist. Die erwarteten Daten werden der Komparatorschaltung 21 über die Datenleitung D1 eingespeist und mit den ausgelesenen Daten verglichen, die von dem Verifizierfühlerverstärker 19 verstärkt und ausgegeben werden. Wenn die ausgelesenen Daten mit den erwarteten Daten nach dem Ende des Neubeschreibens übereinstimmen, gibt die Komparatorschaltung 21 ein Übereinstimmungssignal MCH aus.
  • Daten, die aus den nicht-flüchtigen Speicherzellen MC ausgelesen werden, werden in dem Speicherbereich des flüchtigen Speicherbereichs 25 über die Datenleitungen D3 gespeichert, wobei der Speicherbereich durch einen Selektor bzw. eine Auswahleinheit 23 ausgewählt wird. Der Auswahleinheit 23 werden das Verifizierbefehlssignal PGV/ERV, das während der Programmier-/Löschoperation erzeugt wird, das Auswahlsignal SEL-TR oder SEL-WP und das Y-Dekodiersignal SEL-Y(i) (i = 1 bis M) eingespeist. Für jede nichtflüchtige Speicherzelle MC, die mit der Bitleitungsgruppe BL(i) des nicht-flüchtigen Speicherbereichs 11 verbunden ist, der durch das Auswahlsignal SEL-TR oder SEL-WP und das Y-Dekodiersignal SEL-Y(i) ausgewählt ist, wird ein Dekodiersignal STR(i) oder SWP(i) ausgegeben, das eine Speicherposition des flüchtigen Speicherbereichs 25 angibt. In diesem Falle wird das Dekodiersignal STR(i) oder SWP(i) in Reaktion auf das Verifizierbefehlssignal PGV/ERV ausgegeben. Durch Ausgeben des Verifizierbefehlssignals PGV/ERV werden die ausgelesenen Daten (d. h. das Logiksignal entsprechend der Operationsinformation, das so zu bewahren ist, dass dieses logisch verarbeitbar ist), die von dem Verifizierfühlerverstärker 19 verstärkt werden, in dem flüchtigen Speicherbereich 25 gespeichert.
  • Anstelle des oder zusätzlich zu dem Verifizierbefehlssignal PGV/ERV wird das Übereinstimmungssignal MCH, das von der Komparatorschaltung 21 ausgegeben wird, eingespeist. Dadurch wird die Neubeschreibungsoperation abgeschlossen und wenn die Speicherinformation, die in jeder neu zu beschreibenden nicht-flüchtigen Speicherzelle MC gespeichert ist, mit erwarteten Daten übereinstimmt, wird das Dekodiersignal STR(i)/SWP(i) ausgegeben. Das Speichern von Operationsinformation in dem flüchtigen Speicherbereich 25 wird ausgeführt, wenn das Neubeschreiben abgeschlossen ist und wenn eine nicht notwendige Speicheroperation nicht ausgeführt wird. So kann eine unnötige Schaltungsaktivität vermieden werden, wodurch die Stromaufnahme reduziert wird.
  • In 1 gibt "i" (= 1 bis M) die Anzahl der Bitleitungsgruppen BL(i) an. Beispielsweise können acht Gruppen (M = 8) verwendet werden. "j" repräsentiert die Bitbreite der Bitleitungen, die eine Bitleitungsgruppe bilden, sowie die Bitbreite der Datenleitungen D1, D2 und D3. Beispielsweise kann eine Bitbreite von 16 (N = 16) verwendet werden.
  • In der in 1 gezeigten ersten Ausführungsform wird, wenn die Einstellinformation oder die Schreibschutzinformation, die in dem nicht-flüchtigen Speicherbereich 11 gespeichert ist, neu geschrieben wird, die Speicherinformationen, die aus den nicht-flüchtigen Speicherzellen MC, die neu zu beschreiben sind, ausgelesen werden, in den nicht-flüchtigen Speicherbereich 25 mittels der Verifizieroperation geschrieben, die nach dem Anlegen einer Vorspannung während der Neubeschreibungsoperation ausgeführt wird. Dies vermei det, dass das Auslesen von Daten aus dem nicht-flüchtigen Speicherbereich 11 durch einen Lesefühlerverstärker (nicht gezeigt) nach dem Abschluss des Neubeschreibens gestört wird, wenn die Operationsinformation, die in dem nicht-flüchtigen Speicherbereich 11 gespeichert ist, in dem flüchtigen Speicherbereich 25 abgelegt wird. Als Folge davon kann die Lesezeit reduziert werden.
  • Das Speichern von Daten in dem flüchtigen Speicherbereich 25 kann mehr als einmal in Reaktion auf das Verifizierbefehlssignal PGV/ERV ausgeführt werden, wenn dieses mehr als einmal wiederholt wird. Alternativ können die ausgelesenen Daten, wenn das Ende des Neubeschreibungsvorgangs bestätigt ist, in Reaktion auf das Übereinstimmungssignal MCH gespeichert werden, das durch einen Vergleich mit den erwarteten Daten erhalten wird. In dem zuletzt genannten Falle besteht keine Notwendigkeit, die Speicherinformation vor dem Neuschreiben zu speichern, die den Inhalt einer nicht-flüchtigen Speicherzelle MC, die gerade neu beschrieben wird, wiedergibt. Dies verringert unnötige Schaltungsvorgänge, was zu einer Verringerung der Stromaufnahme führt.
  • 2 und 3 zeigen anschauliche Beispiele der Auswahleinheit 23. Das Auswahlsignal SEL-TR oder SEL-WP und das Y-Dekodierungssignal des SEL-Y(i) (i = 1 bis M) werden NAND-Gattern gemeinsam eingespeist. Den NAND-Gattern wird gemeinsam ein ausgegebenes Zeitablaufsignal T eingespeist. Im Zeitpunkt, an dem das Ausgabezeitablaufsignal T aktiviert wird durch einen Übergang in den hohen Pegel, wird eines der Dekodiersignale STR(i)/SWP(i), das von dem Auswahlsignal SEL-TR oder SEL-WP und dem Y-Dekodiersignal SEL-Y(i) ausgewählt wird, aktiviert und geht auf hohen Pegel und wird ausgegeben.
  • Im Falle der 2 wird das Verifizierbefehlssignal PGV/ERV einer Logikoperation "ODER" mittels einem NOR-Gatter und einem Inverter unterzogen, und es wird einem NAND-Gatter zusammen mit dem Übereinstimmungssignal MCH eingespeist, so dass das Ausgabezeitablaufsignal T durch den Inverter als Signal ausgegeben wird, das einer ODER-Operation unterzogen wurde. Mit dem Ablauf des Ausgebens eines Befehls für die Verifizierungsoperation unabhängig von der Programmieroperation oder der Löschoperation wird das Ausgabezeitablaufsignal T ausgegeben, vorausgesetzt, dass der Neubeschreibungsvorgang als abgeschlossen erkannt wurde. Die ausgelesenen Daten, über die das Ende des Neubeschreibungsvorgangs bestätigt wurde, werden in dem flüchtigen Speicherbereich 25 in unveränderter Form gespeichert. Mit diesem Ablauf für die Beendigung des Neubeschreibens wird das Ausgabezeitablaufsignal T lediglich einmal ausgegeben und das Speichern der Daten wird ausgeführt.
  • Im Falle der 3 wird das Ausgabezeitablaufssignal T als das Signal ausgegeben, das sich aus der Logikverknüpfung ODER des Verifizierbefehlssignals PGV/ERV über das NOR-Gatter und den Inverter ergibt. Immer wenn eine Anweisung für die Verifizieroperation unabhängig von der Programmieroperation und der Löschoperation ausgegeben wird, wird das Ausgabezeitablaufsignal T ausgegeben. Für jedes Anlegen einer Vorspannung werden die ausgelesenen Daten, über der Status des Neubeschreibens bestätigt wurde, in den flüchtigen Speicherbereich 25 gespeichert. Mit dem Ändern des Neubeschreibens wird das Speichern der neubeschriebenen Daten ausgeführt.
  • 4 zeigt ein Zeitablaufdiagramm der Programmieroperation für Operationsinformationen. Genauer gesagt, 4 zeigt ein Zeitablaufdiagramm für den Fall, in welchem die Auswahleinheit 23 die in 2 gezeigte Konfiguration aufweist. Ein Programmierbefehl zum Einstellen bzw. Festlegen von Operationsinformation, etwa die Einstellinformation für das Einstellen von Betriebsbedingungen und die Schreibschutzinformation, wird zusammen mit der Adresseninformation ADD empfangen (in Fällen, in denen die Operationsinformation die Schreibschutzinformation ist, gibt die Adresseninformation ADD Sektoren an, in denen der Schreibschutz durchzuführen ist). In Reaktion auf den Programmierbefehl werden das Auswahlsignal SEL-TR oder SEL-WP und das Y-Dekodiersignal SEL-Y(i) (i = 1 bis M) entsprechend der Operationsinformation ausgegeben.
  • Vor dem Programmiervorgang werden Daten in den nicht-flüchtigen Speicherzellen MC, die durch die Auswahlsignals SEL-TR, SEL-WP ausgewählt wurden, mit der Bitleitungsgruppe BL(i) (i = 1 bis M), die durch das Y-Dekodiersignal SEL-Y(i) (9 = 1 bis M) ausgewählt ist, durch den Verifizierfühlerverstärker 19 ausgelesen, wenn das Verifizierbefehlssignal PGV auf hohen Pegel geht. Jeder ausgelesene Datenpunkt wird mit den erwarteten Daten in der Komparatorschaltung 21 verglichen und anschließend wird eine Prüfung auf Bit-Basis durchgeführt, um zu bestimmen, ob jede nicht-flüchtige Speicherzelle MC in einem programmierten Zustand ist.
  • Als Ergebnis der Bestimmung wird die Programmoperation an den nicht-flüchtigen Speicherzellen MC ausgeführt, die nicht in dem programmierten Zustand sind. Die Bitleitung, mit der jede nicht-flüchtige Speicherzelle MC verbunden ist, ist lediglich eine der N Bitleitungen innerhalb der Bitleitungsgruppe BL(i). Diese Bitleitung wird durch das Programmierbefehlssignal PG(j) (j = 1 bis N) ausgewählt und es wird eine Vorspannung zum Programmieren an diese angelegt. Nach Anlegen der Vorspannung werden Daten aus der nicht-flüchtigen Speicherzelle MC mittels des Verifizierbefehlssignals PGV im hohen Pegel ausgelesen und mit den erwarteten Daten verglichen. Bis eine Übereinstimmung als Ergeb nis des Vergleichs auftritt, werden das Anlegen der Vorspannung und der Vergleich der Daten abwechselnd und wiederholt ausgeführt. Während die in der nicht-flüchtigen Speicherzellen MC gespeicherten Daten, die Kandidaten für die Programmieroperation sind, mit den erwarteten Daten verglichen werden, werden das Anlegen der Vorspannung und die Programmieroperation sequenziell ausgeführt. Wenn die ausgelesenen Daten mit den erwarteten Daten übereinstimmen, wird bestimmt, dass die Programmieroperation abgeschlossen ist und das Übereinstimmungssignal MCH wird mit hohem Pegel ausgegeben. In Reaktion auf das Übereinstimmungssignal MCH geht das Dekodiersignal STR(i)/SWP(i) in hohen Pegel über und wird ausgegeben. Beim Ausgeben des Übereinstimmungssignals MCH werden die ausgelesenen Daten in dem flüchtigen Speicherbereich 25, der durch Dekodiersignal STR(i)/SWP(i) ausgewählt ist, gespeichert.
  • Obwohl der Zeitablauf der Auswahleinheit 23 mit der in 3 gezeigten Konfiguration nicht in den Zeichnungen dargestellt ist, gehen das Y-Dekodiersignal SEL-Y(i) (i = 1 bis M) und das Dekodiersignal STR(i)/SWP(i), das von dem Auswahlsignal SEL-TR/SEL-WP ausgewählt wird, für die Ausgabe in den hohen Pegel über, wobei dies jedes Mal stattfindet, wenn das Verifizierbefehlssignal PGV in den hohen Pegel übergeht. In jeder Verifizieroperation nach dem Anlegen der Vorspannung wird das Dekodiersignal STR(i)/SWP(i) ausgegeben, und die ausgelesenen Daten werden in den flüchtigen Speicherbereich 25 gespeichert.
  • Obwohl ein Zeitablauf für den Löschvorgang, der sich auf die Operationsinformation bezieht, nicht in den Zeichnungen dargestellt ist, wird der Löschvorgang in ähnlicher Weise wie die zeitliche Abfolge des Programmiervorgangs ausgeführt, mit der Ausnahme, dass alle nicht-flüchtigen Speicherzellen MC des nicht-flüchtigen Speicherbereichs 11 gleichzeitig gelöscht werden und sich die Vorspannung zum Löschen von der Vorspannung für das Programmieren unterscheidet. Genauer gesagt, während das Y-Dekodiersignal SEL-Y(i) (i) = 1 bis M) kontinuierlich erhöht wird, wird die Löschoperation an den nicht-flüchtigen Speicherzellen MC, die mit der Bit-Leitungsgruppe BL(i) selektiert sind, die mit jedem Y-Dekodiersignal SEL-Y(i) ausgewählt wird, durchgeführt. Ähnlich zu 4 werden das Anlegen einer Vorspannung für das Löschen in Reaktion auf das Löschbefehlssignal ER und die nachfolgende Verifizieroperation in Reaktion auf das Verifizierbefehlssignal ERV wiederholt ausgeführt. Wenn die ausgelesenen Daten mit den erwarteten Daten übereinstimmen, wird die Löschoperation als beendet erkannt, so dass das Übereinstimmungssignal MCH mit hohem Pegel ausgegeben wird. In Reaktion auf das Ausgeben des Übereinstimmungssignals MCH gehen das Y-Dekodiersignal SEL-Y(i) und das Dekodiersignal STR(i)/SWP(i), das durch das Auswahlsignal SEL-TR/SEL-WP ausgewählt ist, in den hohen Pegel über und diese werden ausgegeben. Die ausgelesenen Daten werden, wenn das Übereinstimmungssignal MCH ausgegeben wird, in dem flüchtigen Speicherbereich 25 gespeichert, der durch das Dekodiersignal STR(i)/SWP(i) ausgewählt ist.
  • Wie bei dem Programmiervorgang ist es auch ersichtlich bei dem Löschvorgang möglich, das Dekodiersignal STR(i)/SWP(i) auszugeben und die ausgelesenen Daten in den flüchtigen Speicherbereich 25 zu speichern, jedes Mal, wenn die Verifizieroperation nachfolgend zum Anlegen der Vorspannung ausgeführt wird.
  • Wenn die in den nicht-flüchtigen Speicherzellen MC gespeicherten Daten während des Neubeschreibens nicht invertiert werden, werden die vorhergehenden Daten ausgelesen. Wenn das Neubeschreiben noch nicht abgeschlossen ist, ist es vorteilhaft, dass der nichtflüchtige Speicherbereich auf der Grundlage der Operationsinformation vor deren Änderung arbeitet und der flüchtige Speicherbereich ebenso fortfährt, die vorhergehende Operationsinformation zu speichern. Selbst wenn die durch die Verifizieroperation ausgelesenen Daten in dem flüchtigen Speicherbereich gespeichert werden, während das Schreiben noch nicht beendet ist, bleibt der Speicherinhalt unverändert und die festgelegte Operationsinformation wird nicht geändert.
  • Eine anfängliche Festlegung bzw. Einstellung der Operationsinformation wird aus dem nicht-flüchtigen Speicherbereich in den flüchtigen Speicherbereich übertragen und darin gespeichert, wobei dies in Reaktion auf das Einschalten der Versorgungsspannung geschieht. Es sei nun auf die 9 bis 15 verwiesen, um detaillierter die Ausführungsform aus 1 zu beschreiben, die diese Funktion aufweist.
  • 9 ist eine detaillierte Ansicht der Schaltung des in 1 gezeigten flüchtigen Speicherbereichs 25. Wie nachfolgend mit Bezug zu 10 beschrieben ist, ist der flüchtige Speicherbereich 25 so aufgebaut, dass die aus einer nicht-flüchtigen Speicherzelle MC ausgelesenen Daten, die zu dem Verifizierfühlerverstärker 19 über die Datenleitung D3 gesendet werden, in einem Speichergebiet gespeichert werden, das so ausgewählt wird, wie dies in einer dritten anschaulichen Ausführungsform der Auswahleinheit 23 beschrieben ist, wie sie in 1 gezeigt ist. In 9 werden in dem ausgewählten flüchtigen Speicherbereich Transistoren N10, N11 elektrisch leitend und die Information auf der Datenleitung D3 wird in eine Zwischenspeicherschaltung L10 übertragen und dort gemäß dem Dekodiersignal STR(i)/SWP(i) bewahrt, das die Speicherposition in dem nicht-flüchtigen Speicherbereich angibt. Ein Transistor N12 ist ein Kompensationselement für den N-Kanal-Transistor N10 und kompensiert einen Abfall der Ausgangsspannung des Transistors N10 in Bezug auf den Schwellwert, wenn die Information auf der Datenleitung D3 "1" ist, so dass die Dateninversion in der Zwischenspeicherschaltung L10 beschleunigt wird. Wenn ein P-Kanal-Transistor parallel zu N10 angeordnet ist, ist N12 nicht erforderlich.
  • 10 zeigt das dritte anschauliche Beispiel der Auswahl 123, die in 1 gezeigt ist, wobei M = 8 ist. Dieses Beispiel gilt für eine Auswahlschaltung zum Auswählen des in 9 gezeigten flüchtigen Speicherbereichs. Es wird lediglich der zu 2 unterschiedliche Teil erläutert. In 10 ist die Auswahleinheit 23 mit einem logischen Gatter N100 ausgestattet, dem ein Einschalterkennungssignal POR eingespeist wird. In Reaktion auf das Einschalten der Versorgungsspannung wird das Einschalterkennungssignal POR aktiviert und Operationsinformationen werden sequenziell von dem nicht-flüchtigen Speicherbereich in den flüchtigen Speicherbereich übertragen und in den flüchtigen Speicherbereichen sequenziell verarbeitet, wobei diese durch das Auswahlsignal SEL-TR/SEL-WP und das Y-Dekodiersignal SEL-Y(i) ausgewählt sind.
  • Das heißt, die Initialisierung der Operationsinformation nach dem Einschalten der Versorgungsspannung wird mittels der Funktion der Auswahleinheit bewerkstelligt, die von den Logikgattern N100, N103 aktiviert wird. Wenn das Neubeschreiben der Operationsinformation durch den Anwender ausgeführt wird, ermöglichen es die Logikgatter N101, N102, N103, dass die Auswahleinheit so funktioniert, wie dies in ähnlicher Weise in 2 zuvor beschrieben ist. Dabei ist das Signal VERIFY bzw. "Verifizieren", das in 10 gezeigt ist, ein Ausgangssignal, das durch die logische Verknüpfung „oder" des Verifizierbefehlssignals PGV und ERV über das NOR-Gatter und den Inverter erhalten wird.
  • Wie in 11 gezeigt ist, wird das Y-Dekodiersignal SEL-Y(i) (i = 0 bis 7) aus der logischen ODER-Verknüpfung des Dekodierlogikausgangssignals (später beschrieben) jeder der Sektoradressen SA(0) bis SA(6) und dem Auswahlsignal SEL-TR/SEL-WP erzeugt.
  • 12 ist eine Tabelle aus Sektoradressen, der zweiten Art an Operationsinformation und den Speicherzellen des nicht-flüchtigen Speicherbereichs. Diese Tabelle zeigt, in welcher Spaltenadresse (SEL-Y (i) (i = 0 bis 7)) auf der Wortleitung WLWP des nicht-flüchtigen Speicherbereichs und in welchem I/O (D2(0) bis (15)) jeder Sektoradresse SA(0) bis SA (6) die Schutzinformationen (d.h. die zweite Art an Operationsinformation), die jeden Sektor kennzeichnet, gespeichert sind. In diesem Beispiel sind 128 Sektoren, bestehend aus dem 0ten bis zu dem 127ten Sektor, vorgesehen. Wenn z.B. der Sektor 0 programmiert ist, wird SEL-Y(0) ausgewählt und das Programmieren wird lediglich auf D2(0) von dem 16 Datenbussen ausgeführt.
  • 13 ist eine Tabelle von Sektoradressen der ersten Art an Operationsinformation und von den Speicherzellen des nicht-flüchtigen Speicherbereichs. Diese Tabelle zeigt, in welcher der Spaltenadressen auf der Wortleitung WLTR des nicht-flüchtigen Speicherbereichs und in welchem I/O jede der Sektoradressen SA(0) bis SA(6) die Einstellinformationen (d.h. die erste Art an Operationsinformation) in jedem Sektor gespeichert sind. In diesem Beispiel besitzt die Einstellinformation 128 Bit, bestehend aus dem 0ten bis zu den 127ten Bit. In diesem Fall werden diese Sektoradressen zum Adressieren verwendet, wenn die Einstellungsdaten programmiert werden. Das Neubeschreiben der ersten Art an Operationsinformation oder der zweiten Art an Operationsinformation wird an dem nicht-flüchtigen Speicherbereich ausgeführt. Die erste Art an Operationsinformation oder die zweite Art an Operationsinformation wird aus dem nicht-flüchtigen Speicherbereich ausgelesen und in den flüchtigen Speicherbereich gespeichert, wenn die Versorgungsspannung eingeschaltet wird. Daher liest die Schaltung, die unter Anwendung der Schutzinformation oder der Einstellinformation betrieben wird, die Operationsinformation nicht direkt aus dem nichtflüchtigen Speicherbereich aus, wie dies durch die Gegebenheiten vorgegeben ist, sondern funktioniert so, dass die Operationsinformation, die durch den flüchtigen Speicherbereich bewahrt wird, ausgelesen wird. Wie die Schaltung funktioniert, ist in 14 gezeigt.
  • 14 ist ein Zeitablauf des Vorgangs des Auslesens der ersten Art oder der zweiten Art an Operationsinformation nach dem Einschalten der Versorgungsspannung gemäß der ersten Ausführungsform. Das Einschalterkennungssignal POR ist ein Signal, das auf hohen Pegel geht, wenn die in dem nicht-flüchtigen Speicherbereich gespeicherte Information ausgelesen und in dem flüchtigen Speicherbereich gespeichert wird, während die Versorgungsquelle des Bauelements zum Starten des Bauelements eingeschaltet wird. In diesem Beispiel wird das SEL-TR hochpegelig unmittelbar nach dem Anlaufen; SEL-Y(i) (i = 0 bis 7) werden sequenziell ausgewählt; und die redundante Adresseninformation und die Einstellinformation werden aus dem nicht-flüchtigen Speicherbereich ausgelesen und in dem flüchtigen Speicherbereich gespeichert. Anschließend wird SEL-WP hochpegelig, so dass die Schutzinformation aus dem nicht-flüchtigen Speicherbereich ausgelesen und in dem flüchtigen Speicherbereich gespeichert wird.
  • Die Sektorschutzinformation, die in dem flüchtigen Speicherbereich abgelegt ist, wird ständig auf den Signalleitungen WP(0) bis WP(127) ausgegeben, und die redundante Adresseninformation und die Einstellinformation werden ständig über Signalleitungen TR(0) bis TR(127) ausgegeben. Die Schaltungen, die auf der Grundlage der obigen Information betrieben werden, können ihre Funktion ausüben, indem ständig diese Signale abgefragt werden. Wenn beispielsweise der Sektor 0 programmiert oder gelöscht wird, kann zunächst die Operationsinformation von WP(0) abgefragt werden. Im geschützten Zustand wird die Steuerung so ausgeführt, dass das Programmieren oder Löschen verboten wird. Wenn die Einstellinformation für den Oszillatorbetrieb TR(0) bis TR(2) zugewiesen ist, wird die Frequenz gemäß dem Zustand von TR(0) bis TR(2) geändert.
  • 15 zeigt beispielhaft die Signalform des Programmiervorgangs, der an der Operationsinformation des Sektors 0 gemäß der ersten Ausführungsform ausgeführt wird. Diese Operation dient zum Ändern der Daten der nicht-flüchtigen Speicherzelle von "1" auf "0", wobei die nicht-flüchtige Speicherzelle die Operationsinformation enthält, die dem Sektor 0 des nicht-flüchtigen Speicherbereichs entspricht. Da in diesem Falle die Programmieroperation beibehalten werden muss, selbst wenn die Versorgungsspannung abgeschaltet wird, wird die Programmieroperation an der zuvor zugewiesenen Adresse des nicht-flüchtigen Speicherbereichs ausgeführt. Im Falle des Sektors 0 wird SEL-Y(0) ausgewählt und der Programmiervorgang wird an dem I/O ausgeführt, der mit D2(0) aus den 16 Bit-Leitungen verbunden ist, die mit der Wortleitung WLWP verbunden sind, die durch SEL-WP ausgewählt sind. Anschließend wird die Verifizieroperation ausgeführt, um zu Verifizieren, ob das Programmieren abgeschlossen ist oder nicht, indem tatsächlich Daten aus dem nichtflüchtigen Speicherbereich ausgelesen werden, und die obige Programmoperation wird wiederholt, bis die Verifizierung erfolgreich ist. Wenn die Verifizierung erfolgreich war, kann der Inhalt des neu beschriebenen nicht-flüchtigen Speicherbereichs in dem flüchtigen Speicherbereich gespeichert werden, so dass die neu beschriebene Operationsinformation unmittelbar aktuell, indem SWP(0) hochpegelig wird und die Daten in den flüchtigen Speicher geschrieben werden, da die ausgelesenen Daten zu diesem Zeitpunkt bereits auf dem Datenbus D3 durch einen Verifizierverstärker ausgegeben sind. Die Redundanzinformation und die Einstellinformation werden in der gleichen Weise programmiert.
  • 16 zeigt die Signalform des Löschvorgangs, der an der Operationsinformation von Sektoren gemäß der ersten Ausführungsform ausgeführt wird. Anders als die zuvor beschriebene Programmieroperation ist die Löschoperation ein Stapelvorgang bzw. eine gemeinsame Operation, d.h., die Operationsinformation aller Sektoren wird gleichzeitig gelöscht. Genauer gesagt, Daten, die in den 128 nicht-flüchtigen Speicherzellen zur Speicherung der Operationsinformation enthalten sind, wobei die Speicherzellen den Sektoren des nichtflüchtigen Speicherbereichs entsprechen, werden gleichzeitig von "0" auf "1" geändert. Da her wird die Verifizieroperation ebenso an der Operationsinformation aller Sektoren ausgeführt, die dem Löschvorgang unterzogen werden. Ähnlich zu der Programmieroperation wird verifiziert, ob das Löschen abgeschlossen ist oder nicht, indem tatsächlich Daten aus dem nicht-flüchtigen Speicherbereich ausgelesen werden, und die Löschoperation wird wiederholt, bis die Verifizierung erfolgreich ist. Wenn die Verifizierung erfolgreich ist, können, da die zu diesem Zeitpunkt ausgelesenen Daten bereits auf dem Datenbus D3 durch den Verifizierverstärker ausgegeben sind, die Inhalte des neu beschriebenen nichtflüchtigen Speicherbereichs in den flüchtigen Speicherbereich gespeichert werden, so dass die neu geschriebene Operationsinformation unmittelbar aktuell ist, indem SWP hochpegelig gesetzt wird und die Daten in dem flüchtigen Speicherbereich gespeichert werden. Diese Löschoperation wird an der Schutzinformation aller Sektoren ausgeführt. Die Redundanzinformation und die Einstellinformation können in der gleichen Weise gelöscht werden.
  • Die in 5 gezeigte zweite Ausführungsform betrifft einen Fall, in welchem Daten, die entsprechend einem die Neubeschreibung anweisenden Signal bestimmt sind, in den flüchtigen Speicherbereich bei Abschluss der Neubeschreibungsoperation gespeichert werden, indem die Tatsache ausgenutzt wird, dass Daten nach dem Neubeschreiben entsprechend den Arten der Neubeschreibungsoperation bestimmt sind, die an dem nicht-flüchtigen Speicherbereich ausgeführt werden. Genauer gesagt, die Richtung des Übertragens von Neubeschreibungsdaten in einen nicht-flüchtigen Speicher wird so bestimmt, dass das Neubeschreiben so ausgeführt wird, dass Daten von "1" auf "0" geändert werden, wenn die Programmieroperation betrachtet wird, und das Daten von "0" auf "1" geändert werden, wenn eine Löschoperation betrachtet wird. Dieses Merkmal des Neubeschreibens von nicht-flüchtigen Speicherzellen wird ausgenutzt. Nachdem ein Befehlssignal CMD dem Befehlsdekodierer 16 von außen eingespeist wurde, wird das Befehlssignal CMD dekodiert und ein Programmierbefehlssignal PG(j) oder ein Löschbefehlssignal ER werden ausgegeben. Das Programmierbefehlssignal PG(j) oder das Löschbefehlssignal ER werden durch den Befehlsdekodierer 16 als ein Logiksignal entsprechend der Operationsinformation bewahrt, die somit so bewahrt wird, dass diese logisch verarbeitbar ist, und die Invertierung der Speicherdaten des flüchtigen Speichers wird gesteuert.
  • 5 zeigt ein Blockschaltbild der zweiten Ausführungsform, wobei eine Auswahleinheit 27 anstelle der Auswahleinheit 23, die in dem Blockschaltbild (1) der ersten Ausführungsform gezeigt ist, und eine Transferdatenerzeugungseinheit 29 vorgesehen sind.
  • Der Auswahleinheit 27 werden das Auswahlsignal SEL-TR/SEL-WP, das Y-Dekodierungssignal SEL-Y(i) (i = 1 bis M), das Programmierbefehlssignal PG(j) (j = 1 bis N) und das Übereinstimmungssignal MCH, das von der Komparatorschaltung 21 ausgegeben wird, eingespeist. Das Dekodiersignal STR(i)/SWP(i), das die Speicherposition des flüchtigen Speicherbereichs 25 angibt, wird für jede nicht-flüchtige Speicherzelle MC ausgegeben, die mit der Bit-Leitungsgruppe BL(i) des nicht-flüchtigen Speicherbereichs 11 verbunden ist, wobei die Bit-Leitungsgruppe durch das Auswahlsignal SEL-TR/SEL-WP und das Y-Dekodiersignal SEL-Y(i) ausgewählt wird. Im Falle der Programmieroperation wird die Bit-Leitung, die mit der nicht-flüchtigen Speicherzelle MC verbunden ist, die zu programmieren ist (Kandidat für das Programmieren) aus den N-Bitleitungen ausgewählt, die in der Bit-Leitungsgruppe BL(i) enthalten sind. In diesem Fall wird das Dekodiersignal STR(i)/SWP(i) zu der Zeit ausgegeben, wenn das Übereinstimmungssignal MCH in den hohen Pegel übergeht. Bei Abschluss des Neuschreibens wird die Datenspeicherposition in dem flüchtigen Speicherbereich 25 angegeben.
  • In der Transferdatenerzeugungseinheit 29 werden das Übereinstimmungssignal MCH und das Programmierbefehlssignal PG 8j) (j = 1 bis N) oder das Löschbefehlssignal ER empfangen und zusammen mit dem Ausgeben des Übereinstimmungssignals MCH werden die Daten entsprechend den N-Bitleitungen, die die Bit-Leitungsgruppe BI(i) bilden, ausgegeben. Die Daten in dem programmierten Zustand werden entsprechend den Bit-Leitungen erzeugt, die mit den nicht-flüchtigen Speicherzellen MC, die zu beschreiben sind, aus den N-Bit-Leitungen verbunden sind. Im Falle des Löschvorgangs werden Daten in einem gelöschten Zustand entsprechend allen Bit-Leitungen, die die Bit-Leitungsgruppe BL(i) bilden, erzeugt.
  • Dies ermöglicht es der Auswahleinheit 27, das Dekodiersignal STR(i)/SWP(i) entsprechend dem Kandidaten zum Neubeschreiben in Reaktion auf das Ausgeben des Übereinstimmungssignals MCH, das den Abschluss des Neubeschreibungsvorgangs angibt, auszugeben; und ermöglicht es der Transferdatenerzeugungseinheit 29, die Daten entsprechend dem Neubeschreibungsvorgang gemäß der Bit-Position des Kandidaten für das Neubeschreiben auszugeben.
  • 6 zeigt ein Schaltungsbeispiel zur Realisierung des flüchtigen Speicherbereichs 25, der Auswahleinheit 27 und der Transferdatenerzeugungseinheit 29. Dieses Schaltbild zeigt den Schaltungsaufbau zum Speichern eines einzelnen Daten-Bits.
  • Der flüchtige Speicherbereich 25 besitzt eine Schieberegister-Konfiguration, in der zwei Zwischenspeicherschaltungen L1, L2 über das Transfergatter T2 verbunden sind. Der Eingangsanschluss D ist mit der Zwischenspeicherschaltung L1 über das Transfergatter T1 verbunden, wohingegen die Zwischenspeicherschaltung L2 mit einem Ausgangsanschluss Q verbunden ist. Obwohl dies in den Zeichnungen nicht gezeigt ist, ist der flüchtige Speicherbereich 25 so aufgebaut, dass der Ausgangsanschluss Q jedes flüchtigen Speicherbereichs mit dem Eingangsanschluss D des nächsten flüchtigen Speicherbereichs 25 verbunden ist, wodurch eine mehrstufige, in Reihe geschaltete Konfiguration gebildet wird, in der ein sequenziellere Datentransfer ausgeführt werden kann, beginnend von dem Eingangsanschluss des flüchtigen Speicherbereichs 25 in der ersten Stufe. Wenn die Versorgungsspannung eingeschaltet wird, wird die in dem nicht-flüchtigen Speicherbereich 11 enthaltene Operationsinformation durch den Eingangsanschluss D in der ersten Stufe ausgelesen und sequenziell in den flüchtigen Speicherbereich 25 übertragen und gespeichert.
  • In der Zwischenspeicherschaltung L1 ist ein PMOS-Transistor P1 zwischen einem Speicherknoten N1 und einer Versorgungsspannung VCC angeschlossen, und ein NMOS-Transistor N1 ist zwischen dem Speicherknoten N1 und dem Massepotenzial angeschlossen. In der Zwischenspeicherschaltung L2 ist ein PMOS-Transistor P2 zwischen einem Speicherknoten N2 und der Versorgungsspannung VCC angeschlossen, und ein NMOS-Transistor N2 ist zwischen dem Speicherknoten N2 und dem Massepotenzial angeschlossen. Ein Inverter I1 ist zwischen dem Gate-Anschluss des NMOS-Transistors N2 und dem Gate-Anschluss des PMOS-Transistor P1 angeschlossen. Ein Inverter I2 ist mit dem Gate-Anschluss des NMOS-Transistor N1 und dem Gate-Anschluss des PMOS-Transistor P2 verbunden. Die PMOS-Transistoren P1, P2, die NMOS-Transistoren N1, N2 und die Inverter I1, I2 bilden die Transferdatenerzeugungseinheit 29.
  • Die Auswahleinheit 27 ist aus einer Dekodiereinheit zum Programmieren 27A zum Ansteuern des NMOS-Transistors N2 und des Inverters I2 und einer Dekodiereinheit zum Löschen 27B zum Ansteuern des NMOS-Transistor N2 und des Inverters I1 aufgebaut. In der zuerst genannten Einheit, d.h. der Dekodiereinheit zum Programmieren 27A, werden das Programmierbefehlssignal PG(j = 1 bis N), das Übereinstimmungssignal MCH, das Auswahlsignal SEL-TR oder SEL-WP und eines der Signale aus dem Y-Dekodiersignal SEL-Y(i) (i = 1 bis M) in das NAND-Gatter eingespeist. Aus dem NAND-Gatter wird über den Inverter ein dekodiertes Signal ausgegeben. In der zuletzt genannten Einheit, d.h. der Dekodiereinheit für das Löschen 27B werden das Löschbefehlssignal ER und das Übereinstimmungssignal MCH dem NAND-Gatter eingespeist, aus welchem ein dekodiertes Signal über den Inverter ausgegeben wird.
  • In der Dekodiereinheit für das Programmieren 27A wird eine Bit-Leitungsgruppe BL(i) (i = 1 bis M) entsprechend dem Y-Dekodiersignal SEL-Y(i) ausgewählt, und die Positionen in der Reihenrichtung der nicht-flüchtigen Speicherzellen MC, die mit der ausgewählten Bit-Leitungsgruppe BL(i) verbunden sind, werden entsprechend dem Auswahlsignal SEL-TR oder SEL-WP festgelegt. In Reaktion auf das Programmierbefehlssignal PG Q) wird nun die zu programmierende nicht-flüchtige Speicherzelle MC bestimmt, wobei diese aus den ausgewählten nicht-flüchtigen Speicherzellen MC ausgewählt wird. Die nicht-flüchtigen Speicherzellen MC, die in dem nicht-flüchtigen Speicherbereich 11 angeordnet sind, besitzen jeweils den flüchtigen Speicherbereich 25. Unter den Dekodiereinheiten für das Programmieren 27A, die entsprechend für die flüchtigen Speicherbereiche 25 vorgesehen sind, wird eine einzelne Dekodiereinheit für das Programmieren 27A aktiviert, um damit ein hochpegeliges Signal entsprechend der obigen Kombination aus Signalen auszugeben nach der Ausgabe des hochpegeligen Übereinstimmungssignals MCH, so dass der NMOS-Transistor N1 und der PMOS-Transistor P2 elektrisch leitend werden. In dem Speicherknoten N1 wird ein tiefpegeliges Signal und in dem Speicherknoten N2 wird ein hochpegeliges Signal gespeichert. Der Ausgangsanschluss Q des flüchtigen Speicherbereichs 25 wird so angesteuert, dass ein Signal mit tiefem Pegel ausgegeben wird, und die Daten "0", die den programmierten Zustand kennzeichnen, werden sodann ausgegeben.
  • In der Dekodiereinheit für das Programmieren 27B werden alle nicht-flüchtigen Speicherzellen MC, die in dem nicht-flüchtigen Speicherbereich 11 angeordnet sind, gleichzeitig gelöscht. Daher müssen alle zugeordneten flüchtigen Speicherbereiche 25 die Daten "1", die eine gemeinsame Löschbedingung angeben, enthalten, unabhängig von dem Y-Dekodiersignal SEL-Y(i) und den Auswahlsignalen SEL-TR, SEL-WP. Alle Dekodiereinheiten für das Programmieren 27B, die jeweils für die flüchtigen Speicherbereiche 25 vorgesehen sind, werden aktiviert, um damit ein hochpegeliges Signal auszugeben, woran sich die Ausgabe des hochpegeligen Übereinstimmungssignals MCH anschließt, so dass der NMOS-Transistor N2 und der PMOS-Transistor P1 elektrisch leitend werden. Hochpegelige Signale und tiefpegelige Signale werden in dem Speicherknoten N1 bzw. dem Speicherknoten N2 gespeichert und alle Ausgangsanschlüsse Q der flüchtigen Speicherbereiche 25 werden so angesteuert, dass ein hochpegeliges Signal ausgegeben wird und die Daten "1", die einen gelöschten Zustand angeben, werden ausgegeben.
  • Hier ist der Verifizierfühlerverstärker 19 ein Beispiel der Unterscheidungseinheit und des Verstärkers, und die von dem Fühlerverstärker 19 verstärkten und ausgegebenen Daten sind ein Beispiel des Logiksignals entsprechend der Operationsinformation, das so bewahrt wird, dass es logisch verarbeitbar ist. Der Befehlsdekodierer 16 ist ein Beispiel der Unterscheidungseinheit und der Neubeschreibungssteuereinheit, und das Programmierbefehls signal PG Q) und das Löschbefehlssignal ER, die von dem Befehlsdekodierer 16 ausgegeben werden, sind Beispiele des logischen Signals entsprechend der Operationsinformation, das zur logischen Verarbeitung beibehalten wird. Die Komparatorschaltung 21 ist ein Beispiel einer Übereinstimmungsbeurteilungseinheit oder einer Einheit zur Beurteilung der Abgeschlossenheit. Die Transferdatenerzeugungseinheit 29 ist ein Beispiel einer Neubeschreibungsinformationsanweisungseinheit.
  • Wenn die in der nicht-flüchtigen Speicherzelle MC gespeicherten Daten während des Neubeschreibens nicht invertiert werden, sind die Operationsinformationen, die in dem flüchtigen Speicherbereich durch das Übereinstimmungssignal MCH gespeichert sind, das den Abschluss des Neubeschreibungsvorgangs angibt, weiterhin die vorhergehenden Daten. Wenn der Neubeschreibungsvorgang noch nicht abgeschlossen ist, ist es ratsam, dass der nicht-flüchtige Speicherbereich entsprechend der Operationsinformation vor der Änderung arbeitet.
  • Wie aus der vorhergehenden Beschreibung deutlich wird, wird die Operation des Speicherns von Daten in dem nicht-flüchtigen Speicherbereich 11 zuvor ausgeführt, wenn in der vorliegenden Ausführungsform die Operationsinformation, etwa die Einstellinformation oder die Schreibschutzinformation nach dem Einschalten der Versorgungsspannung festgelegt wird oder während einer Phase mit Versorgungsspannung aktualisiert wird. In der ersten Ausführungsform sind die aus der neu beschriebenen nicht-flüchtigen Speicherzelle MC ausgelesenen Daten bereits zu dem Verifizierfühlerverstärker 19 gesendet, bevor die Datenspeicherung beendet ist, so dass die ausgelesenen Daten an den flüchtigen Speicherbereich 25 in Reaktion auf das Ausgeben des Übereinstimmungssignals MCH übertragen werden können, das den Abschluss des Neubeschreibens angibt. Gemäß der zweiten Ausführungsform ist das Wiederbeschreiben die Programmieroperation oder die Löschoperation und die Logikwerte der neu beschriebenen Daten sind von vorne herein bekannt. Genauer gesagt, bei Abschluss der Programmieroperation werden die neu geschriebenen Daten "0" und bei Abschluss der Löschoperationen werden die neu geschriebenen Daten "1". Daher kann der Logikwert der Daten nach dem Wiederbeschreiben entsprechend dem Programmierbefehlssignal PG(j) (j = 1 bis N) oder entsprechend dem Löschbefehlssignal ER festgelegt werden, so dass die bestimmten Daten in dem flüchtigen Speicher 25 vorher in Reaktion auf das Ausgeben des Übereinstimmungssignals MCH, das den Abschluss des Wiederbeschreibvorgangs angibt, gespeichert werden können.
  • Der Auslesezugriffsvorgang zum Auslesen von Operationsinformation aus dem nichtflüchtigen Speicherbereich 11 wird nur dann initiiert, wenn die Versorgungsspannung ein geschaltet ist oder wenn eine Reset-Operation zum Initialisieren des nicht-flüchtigen Speichers ausgeführt wird. Wenn eine Aktualisierung und desgleichen der Operationsinformation während einer Phase mit anliegender Versorgungsspannung bewirkt wird, kann das Speichern der Operationsinformation in dem flüchtigen Speicherbereich 25 ausgeführt werden, ohne dass die in dem nicht-flüchtigen Speicherbereich 11 gespeicherten Daten erneut ausgelesen werden. Somit wird ein erneutes Auslesen an Operationsinformation aus dem nicht-flüchtigen Speicherbereich 11 unnötig, was zu einer Verringerung der Zeitdauer führt, die zur Aktualisierung von Operationsinformationen erforderlich ist. Ferner kann die Zeitdauer, die zum Speichern von Redundanzadresseninformationen und diversen Arten von Einstellinformationen zum Zeitpunkt der Bauteilprüfung bei der Auslieferung des nichtflüchtigen Speichers erforderlich ist und folglich die Zeitdauer, die für die Inspektion während der Auslieferung erforderlich ist, reduziert werden. Nach der Installation in einem Anwendungssystem können die Festlegungen bzw. Einstellungen der Operationsinformation, etwa der Schreibschutzinformation, entsprechend den Erfordernissen des Systems geändert werden, und in dieser Situation kann die Aktualisierungszeitdauer reduziert werden.
  • Im Zuge des Fortschritts von nicht-flüchtigen Speichern mit großer Kapazität und großem Leistungsvermögen ist es vorstellbar, dass die Anzahl der fehlerhaften Speicherzellen, die ein Redundanzersetzungsschema erfordern, zunimmt und die Anzahl an Unterteilungen (beispielsweise Sektoren) in dem Speichergebiet zunimmt, in welchem die Schreibschutzfunktion anzuwenden ist. Es ist auch vorstellbar, dass die Anzahl an Schaltungsfunktionen, die eine Einstellung der Betriebsbedingungen erfordern, größer wird. Des Weiteren ist es vorstellbar, dass die Menge der Operationsinformation, etwa der Redundanzadresseninformation, der Schreibschutzinformation, und diverse Arten an Einstellinformationen, die in dem nicht-flüchtigen Speicherbereich zu speichern ist, zunimmt. In diesem Falle ermöglicht es das Bereitstellen der Speicherfunktion für die Operationsinformation der vorliegenden Ausführungsform, rasch das Einstellen bzw. Festlegen oder Aktualisieren der Operationsinformation auszuführen.
  • Wenn Operationsinformation, die den Betriebszustand der Schaltung bestimmt, während einer Phase mit Versorgungsspannung geändert wird, kann der Inhalt des flüchtigen Speicherbereichs 25 aktualisiert werden und die aktualisierten Daten geben die Schaltungsfunktion ohne Verzögerung wieder, wobei dies nach Beendigung des Speicherns der Daten in dem nicht-flüchtigen Speicherbereich 11 erfolgt. Da es unnötig ist, den Lesezugriff nach der Speicherung der Operationsinformation in dem nicht-flüchtigen Speicherbereich 11 auszuführen, ist keine Leistungsaufnahme mit der Lesezugrifffunktion verbunden. Des Weiteren kann die Stromaufnahme beim Festlegen und Aktualisieren der Operationsinformation reduziert werden.
  • Es ist offensichtlich, dass die Erfindung nicht notwendigerweise auf die speziellen, hierin gezeigten Ausführungsformen beschränkt ist und dass diverse Änderungen und Modifizierungen an den offenbarten Ausführungsformen durchgeführt werden können, ohne von dem Grundgedanken und dem Schutzbereich der Erfindung abzuweichen.
  • Obwohl die Erfindung im Hinblick auf ein Beispiel erläutert ist, in der die Einstellinformation oder die Schreibschutzinformation zuerst in dem nicht-flüchtigen Speicherbereich und anschließend in dem flüchtigen Speicherbereich gespeichert wird, ist die Erfindung nicht darauf eingeschränkt. Die Erfindung ist auch auf andere Arten an Operationsinformationen, etwa die Redundanzadresseninformation, anwendbar.
  • Zu Beispielen der zweiten Art an Operationsinformation gehören Leseschutzinformation, Auslesebeschränkungsinformation, Zuweisungskodierungen für eine gegebene Leseerlaubnis, etc.
  • Zusammenfassung
  • NICHT-FLÜCHTIGER SPEICHER UND VERFAHREN ZUM FESTLEGEN VON INFORMATION EINES NICHT-FLÜCHTIGEN SPEICHERS
  • Ein Verifizierfühlerverstärker 19 liest Daten aus einer nicht-flüchtigen Speicherzelle aus, die neu zu beschreiben ist. Die ausgelesenen Daten werden mit erwarteten Daten in einer Komparatorschaltung 21 verglichen. Bei Beendigung des Neubeschreibens gibt die Komparatorschaltung 21 ein Übereinstimmungssignal MCH aus. Eine Auswahleinheit 23 gibt ein Dekodiersignal STR(i) oder SWP(i) aus, das eine flüchtige Daten enthaltende Einheit 25 kennzeichnet, entsprechend der nicht-flüchtigen Speicherzelle MC, die neu zu beschreiben ist. Entsprechend einem Verifizierbefehlssignal PGV/ERV werden die von dem Verifizierfühlerverstärker 19 ausgelesenen Daten in dem flüchtige Daten bewahrenden Bereich 25 gespeichert. Die Steuerung wird mit einem Übereinstimmungssignal MCH anstelle des Verifizierbefehlssignals PGV/ERV ausgeführt, wodurch die Daten in dem die flüchtigen Daten bewahrenden Bereich 25 bei Beendigung des Neubeschreibungsvorgangs gespeichert werden. Daher besteht kein Bedarf, die Operationsinformation erneut aus dem nichtflüchtigen Speicherbereich auszulesen.

Claims (15)

  1. Verfahren zum Festlegen einer Information eines nicht-flüchtigen Speichers, der einen nicht-flüchtigen Speicherbereich, in welchen Operationsinformation geschrieben ist, und einen flüchtigen Speicherbereich, in welchen die Operationsinformation, die in dem nicht-flüchtigen Speicherbereich abgelegt ist, gespeichert wird, wenn die Versorgungsspannung angelegt wird, aufweist, wobei das Verfahren zum Festlegen der Information des nicht-flüchtigen Speichers die Schritte umfasst: Neubeschreiben des nicht-flüchtigen Speicherbereichs, wenn die Operationsinformation eingestellt oder aktualisiert wird; und Speichern der Operationsinformation in dem flüchtigen Speicherbereich auf der Grundlage eines Logiksignals entsprechend der Operationsinformation, das so bewahrt wird, dass ein Logikverarbeitungsprozess ausgeführt werden kann, wenn das Neubeschreiben beendet ist.
  2. Verfahren zum Festlegen der Information des nicht-flüchtigen Speichers gemäß Anspruch 1, wobei der Schritt des Neubeschreibens die Schritte aufweist: Anlegen der Vorspannung an den nicht-flüchtigen Speicherbereich; und Auslesen von gespeicherter Information, die die gespeicherte Information in dem nicht-flüchtigen Speicherbereich ist und die durch den Schritt des Anlegens der Vorspannung neu geschrieben wird, wobei das Logiksignal entsprechend der Operationsinformation die gespeicherte Information ist und der flüchtige Speicherbereich die gespeicherte Information speichert.
  3. Verfahren zum Festlegen der Information des nicht-flüchtigen Speichers gemäß Anspruch 2, wobei die Schritte des Anlegens einer Vorspannung und des Auslesens abwechselnd und wiederholt ausgeführt werden, bis die Operationsinformation in den nicht-flüchtigen Speicherbereich geschrieben ist, und wobei der Schritt des Speicherns der gespeicherten Information in den flüchtigen Speicherbereich umfasst: Speichern der gespeicherten Information in dem flüchtigen Speicherbereich jedes Mal, wenn der Schritt des Auslesens ausgeführt wird.
  4. Verfahren zum Festlegen der Information des nicht-flüchtigen Speichers nach Anspruch 2, mit dem Schritt: Bestimmen einer Übereinstimmung zwischen der gespeicherten Information, die im Schritt des Auslesens auszulesen ist, und der Operationsinformation, und wobei die gespeicherte Information in den flüchtigen Speicherbereich auf der Grundlage des Schrittes des Bestimmens einer Übereinstimmung gespeichert wird.
  5. Verfahren zum Festlegen der Information des nicht-flüchtigen Speichers nach Anspruch 1, wobei der Schritt des Neubeschreibens des nicht-flüchtigen Speicherbereichs umfasst: Neubeschreiben des nicht-flüchtigen Speicherbereichs gemäß einem Neubeschreibungsbefehlssignal, wenn die Operationsinformation eingestellt oder aktualisiert wird, wobei das Verfahren ferner den Schritt umfasst: Bestimmen, ob der Schritt des Neubeschreibens abgeschlossen ist, und wobei das Logiksignal entsprechend der Operationsinformation das Neubeschreibungsbefehlssignal ist.
  6. Verfahren zum Festlegen der Information des nicht-flüchtigen Speichers nach Anspruch 5, das ferner den Schritt umfasst: Bestimmen der Operationsinformation, die in dem flüchtigen Speicherbereich zu speichern ist, entsprechend dem Neubeschreibungsbefehlssignal.
  7. Verfahren zum Festlegen der Information des nicht-flüchtigen Speichers gemäß Anspruch 5, wobei das Neubeschreibungsbefehlssignal ein Programmierbefehlssignal oder ein Löschbefehlssignal ist.
  8. Verfahren zum Festlegen der Information des nicht-flüchtigen Speichers nach Anspruch 1, das ferner den Schritt umfasst: Übertragen der Operationsinformation, die in dem nicht-flüchtigen Speicherbereich enthalten ist, in den flüchtigen Speicherbereich durch Schreiben der Operationsinformation in den flüchtigen Speicherbereich, wenn die Versorgungsspannung eingeschaltet wird.
  9. Nicht-flüchtiger Speicher mit: einem nicht-flüchtigen Speicherbereich, in dem Operationsinformation gespeichert wird und, wenn die Operationsinformation eingestellt oder aktualisiert wird, die Operationsinformation neu geschrieben wird; einem flüchtigen Speicherbereich, der mit dem nicht-flüchtigen Speicherbereich verbunden ist, um die Operationsinformation zu speichern, wenn eine Versorgungsspannung an den nicht-flüchtigen Speicher angelegt ist; und einer Unterscheidungseinheit, die ein Logiksignal ausgibt, an welchem ein logischer Verarbeitungsprozess entsprechend der Operationsinformation ausgeführt werden kann, wenn das Neubeschreiben des nicht-flüchtigen Speicherbereichs endet, wobei die Unterscheidungseinheit mit dem flüchtigen Speicherbereich verbunden ist und die Operationsinformation in dem flüchtigen Speicherbereich auf der Grundlage des von der Unterscheidungseinheit ausgegebenen Logiksignals gespeichert wird.
  10. Nicht-flüchtiger Speicher nach Anspruch 9, der ferner einen Verstärker umfasst, der mit der Unterscheidungseinheit und dem nicht-flüchtigen Speicherbereich zum Auslesen gespeicherter Information in dem nicht-flüchtigen Speicherbereich und zum Bereitstellen der gespeicherten Information für die Unterscheidungseinheit verbunden ist, wobei das von der Unterscheidungseinheit auszugebende Logiksignal die gespeicherte Information ist, die durch den Verstärker auszulesen ist, und wobei der flüchtige Speicherbereich die gespeicherte Information speichert.
  11. Nicht-flüchtiger Speicher nach Anspruch 10, wobei das Neubeschreiben des nichtflüchtigen Speicherbereichs abwechselnd und wiederholt ausgeführt wird, bis die gespeicherte Information, die von dem Verstärker auszulesen ist, mit der Operationsinformation übereinstimmt, und die gespeicherte Information in dem flüchtigen Speicherbereich jedes Mal gespeichert wird, wenn der Verstärker die gespeicherte Information ausliest.
  12. Nicht-flüchtiger Speicher nach Anspruch 10, der ferner eine Übereinstimmungsbeurteilungseinheit aufweist, die bestimmt, ob die gespeicherte Information, die von dem Verstärker auszulesen ist, mit der Operationsinformation übereinstimmt, und ein Übereinstimmungsergebnis erzeugt, und wobei der flüchtige Speicherbereich mit der Übereinstimmungsbeurteilungseinheit verbunden ist und die gespeicherte Information in dem flüchtigen Speicherbereich auf der Grundlage des Übereinstimmungsergebnisses speichert.
  13. Nicht-flüchtiger Speicher nach Anspruch 9, der ferner umfasst: eine Neubeschreibungssteuereinheit, die mit der Unterscheidungseinheit verbunden ist, um das Neubeschreiben entsprechend der Übertragungsrichtung der Operationsinformation, die einzustellen oder zu aktualisieren ist, steuert; und eine Abschlussbeurteilungseinheit, die mit der Neubeschreibungssteuereinheit verbunden ist, um zu bestimmen, ob das Neubeschreiben des nicht-flüchtigen Speicherbereichs abgeschlossen ist, und wobei die Unterscheidungseinheit mit der Neubeschreibungssteuereinheit verbunden ist, und das von dieser auszugebende Logiksignal ein Neubeschreibungsbefehlssignal ist, wobei das Neubeschreibungsbefehlssignal entsprechend einer Übertragungsrichtung der Operationsinformation gesetzt ist, und wobei der flüchtige Speicherbereich mit der Abschlussbeurteilungseinheit verbunden ist und die Operationsinformation entsprechend dem Neubeschreibungsbefehlssignal in dem flüchtigen Speicherbereich gemäß einer Festlegung durch die Abschlussbeurteilungseinheit gespeichert wird.
  14. Nicht-flüchtiger Speicher nach Anspruch 13, der ferner umfasst: eine Neubeschreibungsinformationsbefehlseinheit, die mit dem flüchtigen Speicherbereich und der Unterscheidungseinheit verbunden ist, um die Speicherung der Operationsinformation in dem flüchtigen Speicherbereich entsprechend dem Neubeschreibungsbefehlssignal zu steuern.
  15. Nicht-flüchtiger Speicher nach Anspruch 13, wobei die Unterscheidungseinheit ein Neubeschreibungsbefehlssignal ausgibt, das ein Programmierbefehlssignal oder ein Löschbefehlssignal ist.
DE112004003009T 2004-10-26 2004-10-26 Nicht-flüchtiger Speicher und Verfahren zum Festlegen von Information eines Nicht-flüchtigen Speichers Active DE112004003009B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/015830 WO2006046281A1 (ja) 2004-10-26 2004-10-26 不揮発性記憶装置の情報設定方法、および不揮発性記憶装置

Publications (2)

Publication Number Publication Date
DE112004003009T5 true DE112004003009T5 (de) 2007-10-31
DE112004003009B4 DE112004003009B4 (de) 2011-12-01

Family

ID=36227533

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004003009T Active DE112004003009B4 (de) 2004-10-26 2004-10-26 Nicht-flüchtiger Speicher und Verfahren zum Festlegen von Information eines Nicht-flüchtigen Speichers

Country Status (7)

Country Link
US (1) US7120050B2 (de)
JP (1) JP4499111B2 (de)
CN (1) CN100530433C (de)
DE (1) DE112004003009B4 (de)
GB (1) GB2434674B (de)
TW (1) TWI395229B (de)
WO (1) WO2006046281A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394708B1 (en) * 2005-03-18 2008-07-01 Xilinx, Inc. Adjustable global tap voltage to improve memory cell yield
WO2008010258A1 (fr) * 2006-07-18 2008-01-24 Spansion Llc Dispositif de stockage non volatil et son procédé de commande d'effacement
US7463527B2 (en) * 2006-11-13 2008-12-09 Abb Technology Ag Method and apparatus for collecting data related to the status of an electrical power system
US7460415B2 (en) * 2006-12-15 2008-12-02 Spansion Llc Drain voltage regulator
US7876638B2 (en) * 2007-09-11 2011-01-25 Micron Technology, Inc. Storing operational information in an array of memory cells
US8891294B2 (en) * 2012-09-07 2014-11-18 Being Advanced Memory Corporation Multilevel differential sensing in phase change memory
KR20160105100A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 불휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
CN106328059B (zh) * 2016-09-07 2017-10-27 京东方科技集团股份有限公司 用于电学补偿的存储器中数据更新的方法和装置
US10613864B2 (en) 2018-03-16 2020-04-07 Texas Instruments Incorporated Processor with hardware supported memory buffer overflow detection
CN109857147B (zh) * 2019-03-19 2021-10-22 北京特种机械研究所 一种pgv视觉扫描头自动跟随控制电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5511211A (en) * 1988-08-31 1996-04-23 Hitachi, Ltd. Method for flexibly developing a data processing system comprising rewriting instructions in non-volatile memory elements after function check indicates failure of required functions
JP2986570B2 (ja) * 1991-03-05 1999-12-06 富士通株式会社 半導体記憶装置
JPH08125914A (ja) * 1994-10-26 1996-05-17 Canon Inc 画像入力装置
JP3730381B2 (ja) * 1997-10-21 2006-01-05 株式会社東芝 半導体記憶装置
JP3578265B2 (ja) * 1999-11-19 2004-10-20 日本電気株式会社 不揮発性メモリへのデータ書き込み方法および情報処理装置ならびに記録媒体
US20010032318A1 (en) * 1999-12-03 2001-10-18 Yip Kun Wah Apparatus and method for protecting configuration data in a programmable device
JP2002015584A (ja) 2000-06-29 2002-01-18 Sanyo Electric Co Ltd 不揮発性メモリのリードプロテクト回路
JP4413406B2 (ja) * 2000-10-03 2010-02-10 株式会社東芝 不揮発性半導体メモリ及びそのテスト方法
JP2002150789A (ja) 2000-11-09 2002-05-24 Hitachi Ltd 不揮発性半導体記憶装置
JP2003044457A (ja) 2001-07-27 2003-02-14 Hitachi Ltd データプロセッサ
JP4138291B2 (ja) 2001-10-19 2008-08-27 スパンション エルエルシー 不揮発性半導体記憶装置及びその制御方法
JP2004039055A (ja) 2002-07-01 2004-02-05 Toshiba Corp 不揮発性半導体記憶装置
JP2004342187A (ja) 2003-05-14 2004-12-02 Renesas Technology Corp 半導体集積回路及びマイクロコンピュータ
WO2006011216A1 (ja) * 2004-07-29 2006-02-02 Spansion Llc 不揮発性記憶装置の情報設定方法、不揮発性記憶装置、およびそれらを搭載したシステム

Also Published As

Publication number Publication date
GB2434674A (en) 2007-08-01
US7120050B2 (en) 2006-10-10
CN101088128A (zh) 2007-12-12
DE112004003009B4 (de) 2011-12-01
GB0708999D0 (en) 2007-06-20
TWI395229B (zh) 2013-05-01
JPWO2006046281A1 (ja) 2008-05-22
US20060098496A1 (en) 2006-05-11
JP4499111B2 (ja) 2010-07-07
CN100530433C (zh) 2009-08-19
TW200625332A (en) 2006-07-16
GB2434674B (en) 2009-12-16
WO2006046281A1 (ja) 2006-05-04

Similar Documents

Publication Publication Date Title
DE19860871B4 (de) Leistungsunabhängiger Halbleiterspeicherbaustein und Verfahren zur Ansteuerung von dessen Wortleitungen
DE60132830T2 (de) Neuartiges verfahren und struktur zur effizienten datenverifizierungsoperation für nichtflüchtige speicher
DE60130437T2 (de) Simultane mehrbankoperation für flash-speicher
DE102006014558B4 (de) Flashspeicherbauelement
DE102006001492B4 (de) Halbleiterspeicheranordnung und Verfahren zum Betreiben einer Halbleiterspeicheranordnung
DE19615956C2 (de) Ein nicht-flüchtiger, an einen DRAM-Bus anschließbarer Halbleiterspeicher und Verfahren zu dessen Betrieb
DE102006016247A1 (de) Speicher, Datenverarbeitungssystem, Steuereinheit und Steuerverfahren
DE4233248C2 (de) Nicht-flüchtige Halbleiterspeichereinrichtung und Verfahren zum blockweisen Löschen von Daten in einer nicht-flüchtigen Halbleiterspeichereinrichtung
DE102005035084B4 (de) Speicherbauelemente und Programmierverfahren
DE102004056088B4 (de) Speichersystem mit Flashspeicher
DE19983565B4 (de) Interner Auffrisch-Modus für eine Flash-Speicherzellenmatrix
DE69835635T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
DE102008002237B4 (de) Verfahren zum Prüfen einer nichtflüchtigen Speichervorrichtung
DE112010000955T5 (de) NAND-Flasharchitektur mit mehrstufiger Zeilendecodierung
DE102005038861B4 (de) Flash-Speicher mit reduzierter Abmessung und Verfahren für den Zugriff auf diesen
DE112005003436B4 (de) Halbleiterbauelement, Adressenzuordnungsverfahren und Verifizierungsverfahren
DE60012081T2 (de) Nichtflüchtige Halbleiterspeicheranordnung, die eine Datenleseoperation während einer Datenschreib/lösch-Operation erlaubt
DE102005033165A1 (de) Nichtflüchtiges Speicherbauelement, Programmier- und Schreibverfahren
DE102004060349A1 (de) Seitenpuffer einer nichtflüchtigen Speichervorrichtung und Verfahren zum Programmieren und Lesen einer nichtflüchtigen Speichervorrichtung
DE102007041845A1 (de) Verfahren zum Betreiben eines integrierten Schaltkreises mit mindestens einer Speicherzelle
DE102005028130A1 (de) Seitenpuffer sowie zugehöriges Betriebsverfahren
DE102005063166A1 (de) Nicht-flüchtiges Speicherelement und Verfahren zur Programmierüberprüfung in einem nicht-flüchtigen Speicherelement
DE112004003005B4 (de) Nicht-Flüchtiges Speicherbauelement
DE112004003009B4 (de) Nicht-flüchtiger Speicher und Verfahren zum Festlegen von Information eines Nicht-flüchtigen Speichers
DE60218009T2 (de) Halbleiterspeichervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120302