DE112005001489T5 - Atomlagenabgeschiedene Tantal enthaltende Haftschicht - Google Patents

Atomlagenabgeschiedene Tantal enthaltende Haftschicht Download PDF

Info

Publication number
DE112005001489T5
DE112005001489T5 DE112005001489T DE112005001489T DE112005001489T5 DE 112005001489 T5 DE112005001489 T5 DE 112005001489T5 DE 112005001489 T DE112005001489 T DE 112005001489T DE 112005001489 T DE112005001489 T DE 112005001489T DE 112005001489 T5 DE112005001489 T5 DE 112005001489T5
Authority
DE
Germany
Prior art keywords
tantalum
adhesive layer
opening
layer
containing adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112005001489T
Other languages
English (en)
Inventor
Steven W. Portland Johnston
Kerry Portland Spurgin
Brennan L. Portland Peterson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112005001489T5 publication Critical patent/DE112005001489T5/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Abstract

Verfahren zur Herstellung eines Kontakts, welches umfasst:
Bereitstellen von mindestens einer dielektrischen Schicht;
Bilden von mindestens einer Öffnung, die sich durch die mindestens eine dielektrische Schicht erstreckt, wobei die Öffnung durch mindestens eine Seite definiert ist;
Atomlagenabscheiden einer Tantal enthaltenden Haftschicht auf die mindestens eine Öffnungsseite; und
Ablagern von mindestens einem Leitermaterial, um die Öffnung zu füllen und an die Tantal enthaltende Haftschicht anzugrenzen.

Description

  • AUSGANGSSITUATION DER ERFINDUNG
  • Gebiet der Erfindung:
  • Eine Ausführungsform der vorliegenden Erfindung betrifft die Herstellung mikroelektronischer Geräte. Im Besonderen betrifft eine Ausführungsform der vorliegenden Erfindung eine Tantal enthaltende Haftschicht für Metallkontakte, die mittels Atomlagenabscheidung zur Minimierung des Kontaktwiderstands und Maximierung des leitenden Materials mit niedrigem Widerstand innerhalb des Kontakts abgeschieden ist.
  • Stand der Technik:
  • Die Mikroelektronikindustrie erzielt weiterhin enorme Fortschritte bei Technologien, die bei einer gleichermaßen erheblichen Reduzierung des Stromverbrauchs sowie der Gehäusegröße eine Zunahme der Dichte sowie der Komplexität integrierter Schaltungen ermöglichen. Die heutige Halbleitertechnologie ermöglicht Einzelchip-Mikroprozessoren mit vielen Millionen Transistoren, die bei Geschwindigkeiten von 10 (oder sogar mehreren hundert) MIPS (Millionen von Befehlen pro Sekunde) arbeiten, die in verhältnismäßig kleinen, luftgekühlten Gehäusen für mikroelektronische Geräte eingebaut sind. Diese Transistoren sind im Allgemeinen mittels Leiterbahnen und Kontakten, durch die elektronische Signale übermittelt und/oder empfangen werden, miteinander oder mit Vorrichtungen, die sich außerhalb des mikroelektronischen Gerätes befinden, verbunden.
  • Ein Verfahren, das für die Bildung von Kontakten verwendet wird, ist als "Damascene-Verfahren" bekannt. In einem typischen Damascene-Verfahren wird ein Fotolackmaterial auf einem dielektrischen Material gemustert, und das dielektrische Material durch die Fotolackstruktur durchgeätzt, um eine Öffnung zu bilden, die sich bis zu einem Source-Bereich oder einem Drain-Bereich eines darunter liegenden Transistors erstreckt. Das Fotolackmaterial wird danach entfernt (gewöhnlich mit Hilfe eines Sauerstoffplasmas) und eine Haftschicht kann innerhalb der Öffnung abgelagert werden, um eine Delamination zwischen dem dielektrischen Material und einem nachträglich aufgebrachten Leitermaterial zu verhindern. Die Öffnung wird danach mit dem Leitermaterial (wie beispielsweise Metall oder Legierungen davon), gewöhnlich durch Abscheidung, aufgefüllt. Zum Beispiel kann eine Titannitrid-Haftschicht in einer Dicke von 60–90 Ångström in einer Öffnung mit einem Durchmesser von ca. 70–80 nm (65-nm-Technologieknoten) in einem chemischen Gasphasenabscheidungsprozess aufgebracht werden, wobei die restliche Öffnung danach mit Wolfram aufgefüllt wird. Die Haftschicht kann ferner eine mögliche Beschädigung des dielektrischen Materials während der Abscheidung des Leitermaterials verhindern. Wie in dem Fachmann bekannt ist, verhindert zum Beispiel eine Titannitrid-Haftschicht, dass die dielektrische Schicht (wie zum Beispiel Silikondioxid) durch ein Wolframhexafluoridgas, das für die Abscheidung von Wolfram verwendet wird, beschädigt wird. Die so entstandene Struktur wird gewöhnlich mit einem Verfahren planarisiert, das unter der Bezeichnung CMP (chemisch-mechanisches Polieren) bekannt ist, bei dem das Leitermaterial und die Haftschicht, welche sich nicht in der Öffnung befinden, von der Oberfläche des dielektrischen Materials entfernt werden, um den Kontakt zu bilden.
  • Es versteht sich natürlich, dass das Leitermaterial aufgrund des höheren elektrischen Widerstands der Haftschicht gegenüber dem Leitermaterial über eine ausreichend große Querschnittsfläche innerhalb des Kontakts verfügen muss, um Signale effektiv leiten zu können. Da jedoch Transistoren mit jedem nachfolgenden Technologieknoten kleiner werden, nehmen die Kontaktgeometrien ab (d. h. "proportionale Verkleinerung"). Daher wird eine Haftschicht mit einer Dicke von 60–90 Ångström, wie zuvor beschrieben, problematisch. Zum Beispiel beträgt die Kontaktgeometrie (d. h. die Breite) bei dem 45-nm-Technologieknoten ungefähr 60 nm. Daraus folgt, dass eine Haftschicht mit einer Dicke von 90 Angström etwa 30% der Kontaktbreite einnimmt. Des Weiteren beträgt zum Beispiel die Kontaktgeometrie bei dem 30-nm-Technologieknoten ca. 40 nm. Daraus folgt, dass eine Haftschicht mit einer Dicke von 90 Ångström etwa 45% der Kontaktbreite einnimmt. Anhand dieser beiden Beispiele wird für den Fachmann erkennbar, dass die restliche Kontaktbreite wahrscheinlich keine Querschnittsfläche des Leitermaterials innerhalb des Kontakt hervorbringt, die ausreichend ist, um ein zuverlässiges Signal effektiv zu leiten.
  • Folglich wäre es vorteilhaft, eine Vorrichtung und ein Verfahren zur Bildung einer Haftschicht zu entwickeln, die eine effektive Verkleinerung von Kontakten ermöglichen, da sich die Größe der Transistoren mit jedem neuen Technologieknoten reduziert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Während am Ende dieser Patentbeschreibung Ansprüche folgen, in denen die vorliegende Erfindung aufgezeigt und explizit beansprucht wird, werden dem Leser die Vorteile dieser Erfindung noch deutlicher durch die nachfolgende Beschreibung unter Bezugnahme auf die zugehörigen Zeichnungen vor Augen geführt. Es zeigen:
  • 1 eine seitliche Querschnittsansicht eines Abschnitts einer Mehrfachtransistoreneinheit, die von mindestens einer dielektrischen Schicht überzogen ist, gemäß der vorliegenden Erfindung;
  • 2 eine seitliche Querschnittsansicht des Transistors aus 1, wobei sich die Öffnungen durch die dielektrische Schicht hindurch erstrecken, um einen Abschnitt von mindestens einer Transistoreinheit, wie zum Beispiel einen Source- und/oder Drain-Bereich, offen zu legen, gemäß der vorliegenden Erfindung;
  • 3 eine seitliche Querschnittsansicht des Transistors aus 2, wobei eine Haftschicht innerhalb der Öffnungen aufgebracht ist, gemäß der vorliegenden Erfindung;
  • 4 eine seitliche Querschnittsansicht des Transistors aus 3, wobei sich ein Leitermaterial innerhalb der Öffnungen über, neben der Haftschicht befindet, gemäß der vorliegenden Erfindung;
  • 5 eine seitliche Querschnittsansicht des Transistors aus 4, wobei das Leitermaterial, das sich nicht innerhalb der Öffnung befindet, entfernt wird, gemäß der vorliegenden Erfindung;
  • 6 eine grafische Darstellung des Kontaktwiderstands im Vergleich mit der Haftschichtdicke und -art gemäß der vorliegenden Erfindung;
  • 7 eine seitliche Querschnittsansicht einer weiteren Ausführungsform, wobei die Kontakte durch eine einzige dielektrische Schicht gebildet werden, gemäß der vorliegenden Erfindung;
  • 8 eine seitliche Querschnittsansicht einer weiteren Ausführungsform, wobei die Kontakte durch Zwischenschicht-Dielektrikumsschichten hindurch gebildet sind, gemäß der vorliegenden Erfindung;
  • 9 eine Schrägansicht eines Handgeräts, in das eine mikroelektronische Baugruppe integriert ist, gemäß der vorliegenden Erfindung; und
  • 10 eine Schrägansicht eines Computersystems, in das eine mikroelektronische Baugruppe der vorliegenden Erfindung integriert ist, gemäß der vorliegenden Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG DER DARGESTELLTEN AUSFÜHRUNGSFORM
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die beispielhaft spezielle Ausführungsformen veranschaulichen, in welchen die Erfindung praktiziert werden kann. Die Beschreibung der Ausführungsformen ist ausreichend detailliert, damit der Fachmann die Erfindung praktizieren kann. Es versteht sich, dass sich die verschiedenen Ausführungsformen der Erfindung ungeachtet ihrer Unterschiede nicht zwangsläufig gegenseitig ausschließen. Zum Beispiel kann ein hierin beschriebenes spezifisches Merkmal, eine Struktur oder Eigenschaft in Verbindung mit einer Ausführungsform in anderen Ausführungsformen realisiert werden, ohne dabei vom Wesen und Umfang der Erfindung abzuweichen. Des Weiteren versteht sich, dass der Ort oder die Anordnung einzelner Elemente innerhalb jeder offenbarten Ausführungsform variiert werden kann, ohne dadurch vom Wesen und Umfang der Erfindung abzuweichen. Folglich ist die nachfolgende detaillierte Beschreibung nicht einschränkend zu verstehen, und der Umfang der vorliegenden Erfindung ist lediglich durch die beigefügten sachgemäß ausgelegten Ansprüche zusammen mit allen Entsprechungen, zu denen die Ansprüche berechtigen, definiert. Gleiche Bezugszeichen in den Zeichnungen beziehen sich auf gleiche oder ähnliche Funktionen in den verschiedenen Ansichten.
  • 1 stellt eine allgemeine Transistoreinheit 100 dar, die einen ersten aktiven Bereich 102 und einen zweiten aktiven Bereich 104 umfasst, die mittels einer Isolationsstruktur 106 voneinander getrennt sind, die als flache Grabenisolationsstruktur dargestellt ist. Der erste aktive Bereich 102 umfasst einen ersten Transistor 112, der einen Source-Bereich 114 und einen Drain-Bereich 116 umfasst, die in ein mikroelektronisches Substrat 108, wie zum Beispiel einen Siliziumwafer, implantiert sind. Ein Gate 122 befindet sich zwischen dem ersten Transistor-Source-Bereich 114 und dem ersten Transistor-Drain-Bereich 116. Wie dem Fachmann bekannt ist, umfasst das erste Transistorgate 122 ein Gate-Dielektrikum 124, eine Gate-Elektrode 126, einen Gate-Deckel 128 sowie Gate-Abstandshalter 132 und 132'.
  • Der zweite aktive Bereich 104 umfasst einen zweiten Transistor 142, der einen Source-Bereich 144 und einen Drain-Bereich 146 umfasst, die in ein mikroelektronisches Substrat 108 implantiert sind. Ein Gate 152 befindet sich zwischen dem zweiten Transistor-Source-Bereich 144 und dem zweiten Transistor-Drain-Bereich 146. Wie dem Fachmann bekannt ist, umfasst das zweite Transistorgate 152 ein Gate-Dielektrikum 154, eine Gate-Elektrode 156, einen Gate-Deckel 158 sowie Gate-Abstandshalter 162 und 162'.
  • Eine erste dielektrische Schicht 164, wie beispielsweise Silikondioxid, kohlenstoffdotiertes Oxid oder vergleichbare Materialien, wird über dem ersten Transistorgate 122, dem ersten Transistor-Source-Bereich 114, dem ersten Transistor-Drain-Bereich 116, dem zweiten Transistor-Gate 142, dem zweiten Transistor-Source-Bereich 144 und dem zweiten Transistor-Drain-Bereich 146 abgelagert. Eine zweite dielektrische Schicht 166, wie beispielsweise Silikondioxid, kohlenstoffdotiertes Oxid oder vergleichbare Materialien, kann über der ersten dielektrischen Schicht 164 abgelagert werden.
  • Wie in 2 gezeigt ist, erstreckt sich mindestens eine Öffnung, die als Öffnungen 172 und 172' gekennzeichnet sind, durch die erste dielektrische Schicht 164 und die zweite dielektrische Schicht 166 und ist durch mindestens eine Seite, die als Seiten 170 und 170' der Öffnungen 172 bzw. 172' gekennzeichnet sind, definiert. Die Öffnungen 172 und 172' erstrecken sich von einer ersten Oberfläche 168 der zweiten dielektrischen Schicht 166 bis zu mindestens einem Abschnitt mindestens eines der Source- und Drain-Bereiche und legen diese frei, und sind als sich bis zum ersten Drain-Bereich 116 bzw. zweiten Transistor-Source-Bereich 144 erstreckend dargestellt. Die Öffnungen 172 und 172' können unter Verwendungen eines beliebigen bekannten Verfahrens gebildet werden, einschließlich Lithographietechniken und Fräsen, ohne jedoch darauf beschränkt zu sein.
  • Eine Siliziumschicht 174 kann auf mindestens einem der Source- oder Drain-Bereiche gebildet werden und ist in der Zeichnung auf dem zweiten Transistor-Source-Bereich 144 dargestellt. Die Siliziumschicht 174 kann durch Sputtern eines geeigneten Metalls, wie beispielsweise Nickel, Kobalt, Titan, Platin oder vergleichbare Materialien, und Tempern bei einer geeigneten Temperatur, wie beispielsweise zwischen ungefähr 300°C und 500°C, gebildet werden.
  • Wie in 3 gezeigt ist, wird eine Tantal enthaltende Haftschicht 176 über der ersten Oberfläche 168 der zweiten dielektrischen Schicht durch Atomlagenabscheidung innerhalb mindestens einer der Öffnungen 172 und 172' und einem Abschnitt von mindestens einem der Source-Bereiche und der Drain-Bereiche (als zweiter Source-Bereich 144 und erster Drain-Bereich 116 gekennzeichnet) gebildet. Die Tantal enthaltende Haftschicht 176 kann Tantalnitrid, Tantalkarbid, Tantalkarbonitrid, TaCxNySizOw (wobei x, y, z und w kleiner sind als 1) oder vergleichbare Substanzen enthalten, ohne jedoch darauf beschränkt zu sein. Bei der Atomlagenabscheidung handelt es sich um ein oberflächenkontrolliertes Verfahren zur schichtweisen Aufbringung dünner Filme mit Atomlagengenauigkeit. Jede in dem sequentiellen Prozess gebildete Atomlage kann eine Folge von gesättigten oberflächenkontrollierten chemischen Reaktionen sein, wobei dem Substrat gasförmige Precursoren zugeführt werden und mit einem Reduktionsmittel zur Reaktion gebracht werden, wobei das System gespült werden kann und der Prozess solange wiederholt werden kann, bis eine gewünschte Dicke erzielt wird. Für die Abscheidung von Tantal enthaltenden Materialien können metallische Precursoren, wie zum Beispiel Pentakis(dimethylamido)tantal, tert-Butylimidotris(diethylamido)tantal sowie vergleichbare Substanzen in Verbindung mit einem Ammoniakreduktionsmittel verwendet werden. Sowohl Pentakis(dimethylamido)tantal als auch tert-Butylimidotris(diethylamido)tantal können auch mittels Wasserstoff in einer plasmagestützten Atomlagenabscheidung oder mittels Silan reduziert werden, sofern Silizium in der daraus entstehenden Tantal enthaltenden Haftschicht erwünscht ist. Eine thermisch gestützte Atomlagenabscheidung der Tantal enthaltenden Haftschicht 176 kann unter Verwendung eines inerten Trägergases, wie zum Beispiel Argon oder Stickstoff, in Verbindung mit einer Kammer mit einem Druck von zwischen ca. 0,1 und 50 Torr und einer Temperatur von zwischen ca. 200°C und 350°C durchgeführt werden. Die Dicke der Tantal enthaltenden Haftschicht 176 kann auf jede beliebige Dicke kontrolliert werden. In einer Ausführungsform kann die Dicke zwischen ca. 5 Ångström und 25 Ångström auf den Öffnungsseiten 170 und 170' betragen. Der Begriff "Atomlagenabscheidung" kann sich auf das zuvor beschriebene thermisch gestützte Verfahren oder eine beliebige Technik zur Atomlagenabscheidung beziehen und kann die plasmagestützte Atomlagenabscheidung und die ionengestützte Atomlagenabscheidung umfassen.
  • Wie in 4 gezeigt ist, wird mindestens ein Leitermaterial 178, wie zum Beispiel Wolfram oder Kupfer (ohne darauf beschränkt zu sein), auf die Tantal enthaltende Haftschicht 176 aufgebracht und werden die Öffnungen 172 und 172' (wie in 2 dargestellt) damit gefüllt. Die Abscheidung des Leitermaterials 178 kann unter Verwendung eines beliebigen bekannten Verfahrens erfolgen, einschließlich der chemischen Gasphasenabscheidung, plasmagestützten chemischen Gasphasenabscheidung, physikalischen Abscheidung oder vergleichbarer Verfahren, ohne darauf beschränkt zu sein. Zum Beispiel kann Wolfram in einem chemischen Gasphasenabscheidungsprozess unter Verwendung von Wolframhexafluorid abgeschieden werden. In einem solchen Prozess fungiert die Tantal enthaltende Schicht nicht nur als eine Haftschicht, sondern auch als eine Sperrschicht, die verhindert, dass das Fluor des Wolframhexafluorids mit dem Silizium innerhalb einer dielektrischen Schicht oder dem mikroelektronischen Substrat 108 reagiert. Folglich stellt das Leitermaterial 178 einen elektrischen Kontakt mit dem Source-Bereich 144 und dem Drain-Bereich 116 her.
  • Wie in 5 gezeigt ist, werden ein Abschnitt des Leitermaterials 178 und ein Abschnitt der Tantal enthaltenden Haftschicht 176, die an die erste Oberfläche 168 der zweiten dielektrischen Schicht angrenzt, beispielsweise durch chemisch-mechanisches Polieren, Ätzen oder ein vergleichbares Verfahren, entfernt, wobei das Leitermaterial 178 und die Tantal enthaltende Haftschicht 176 innerhalb der Öffnungen 172 und 172' (wie in 2 gezeigt ist) verbleiben, um die Kontakte 180 bzw. 180' zu bilden.
  • Die beschriebene Ausführungsform kann zu einer Minderung des spezifischen Widerstands des gesamten Kontakts führen, indem der prozentuale Anteil der Kontaktstruktur, welche mit dem leitenden Metall gefüllt ist, erhöht wird. Da des Weiteren die Bildung der mittels Atomlagenabscheidung aufgebrachten Tantal enthaltenden Haftschicht 176 und die Abscheidung des Leitermaterials 178 in einer herkömmlichen Kammer zur chemischen Gasphasenabscheidung durchgeführt werden kann, ergibt sich die Möglichkeit, die beiden Verfahren in einem Werkzeug zu integrieren, um die Komplexität des Prozessablaufs zu reduzieren und die Gesamtfertigungskosten für die Kontakte 180 und 180' zu senken.
  • Es hat sich in Experimenten gezeigt, dass eine 10 Ångström dicke Tantal enthaltende Schicht, die mittels Atomlagenabscheidung aufgebracht wird, den Kontaktwiderstand eines Kupferkontakts der 65-nm-Generation im Vergleich zu einer ungefähr 130 Ångström dicken Tantal enthaltenden Schicht, die mittels physikalischer Gasphasenabscheidung hergestellt wird, um über 60% reduzieren kann. Die chemische Zusammensetzung der Tantal enthaltenden Schicht kann ca. 10% Sauerstoff, ca. 25% Kohlenstoff und einen restlichen Anteil aus Tantal und Stickstoff (nachfolgend gemeinsam mit "TaN" bezeichnet) umfassen. 6 zeigt ein Schaubild, das die errechneten Schätzungen bezüglich des Kontaktwiderstands (Ohm/sq) darstellt, wobei "2 × 30 TiN" für zwei 30 Ångström dicke Schichten aus Titannitrid steht, die mittels chemischer Gasphasenabscheidung aufgebracht werden, "1 × 43" für eine 43 Ångström dicke Schicht aus Titannitrid steht, die mittels chemischer Gasphasenabscheidung aufgebracht wird, " 20A ALD TaN" für eine 20 Ångström dicke Tantal enthaltende Schicht steht, die mittels Atomlagenabscheidung aufgebracht wird, und "15A ALD TaN" für eine 15 Ångström dicke Tantal enthaltende Schicht steht, die mittels Atomlagenabscheidung aufgebracht wird. Wie das Schaubild in 6 zeigt, führt bei einem 45-nm-Technologieknoten eine 15 Ångström dicke Tantal enthaltende Haftschicht, die mittels Atomlagenabscheidung aufgebracht wird, zu einem Kontaktwiderstand von ca. 76 Ohm/sq gegenüber einem Kontaktwiderstand von 243 Ohm/sq bei der 2 × 30 Titannitrid-Haftschicht, die mittels chemischer Gasphasenabscheidung aufgebracht wird, und bei einem 30-nm-Technologieknoten zu einem Kontaktwiderstand von etwa 103 Ohm/sq im Vergleich zu einem Kontaktwiderstand von 861 Ohm/sq für die 2 × 30 Titannitrid-Haftschicht, die mittels chemischer Gasphasenabscheidung aufgebracht wird. Die berechneten Annahmen für das Schaubild in 6 sind wie folgt: 0.13-μm-Technologieknoten-Kontakte mit einer Höhe von 300 nm und einem Durchmesser von 160 nm, 90-nm-Technologieknoten-Kontakte mit einer Höhe von 200 nm und einem Durchmesser von 110 nm, 65-nm-Technologieknoten-Kontakte mit einer Höhe von 110 nm und einem Durchmesser von 70 nm, 45-nm-Technologieknoten-Kontakte mit einer Höhe von 100 nm und einem Durchmesser von 50 nm, und 30-nm-Technologieknoten- Kontakte mit einer Höhe von 70 nm und einem Durchmesser von 35 nm, wobei alle Kontakte über ein Wolframleitermaterial mit einem spezifischen Widerstand von 20 μOhm-cm verfügen.
  • Es versteht sich natürlich, dass die vorliegende Erfindung in einer Vielfalt von Strukturen und Konfigurationen, wie beispielsweise durch eine einzige dielektrische Schicht 182, wie in 7 gezeigt, praktiziert werden kann. Wie in 8 gezeigt ist, kann die vorliegende Erfindung des Weiteren beispielsweise zur Bildung der Kontakte 184 und 184' durch eine erste dielektrische Zwischenschicht 186 hindurch, welche die angrenzenden Kontakte 188 und 188' und/oder Bahnen 192 in oder auf einer zweiten dielektrischen Zwischenschicht 186' kontaktiert, verwendet werden, wie Fachleute erkennen werden. Es wird eine Bahn 192' gezeigt, die den Kontakt 188' der zweiten dielektrischen Zwischenschicht mit dem Kontakt 180' verbindet.
  • Wie in 9 gezeigt ist, können die Gehäuse, die unter Verwendung der Haftschicht der vorliegenden Erfindung gebildet werden, in einem Handgerät 210 wie beispielsweise einem Mobiltelefon oder einem PDA-Computer eingesetzt werden. Das Handgerät 210 kann ein externes Substrat 220 umfassen, das über mindestens eine mikroelektronische Gerätebaugruppe 230 einschließlich Prozessoren (CPUs), Chipsets, Speicherbausteine, ASICs und dergleichen verfügt, ohne jedoch darauf beschränkt zu sein, die innerhalb eines Gehäuses 240 über mindestens eine Tantal enthaltende Haftschicht verfügt, die mittels Atomlagenabscheidung aufgebracht wird, wie zuvor beschrieben worden ist. Das externe Substrat 220 kann an verschiedene periphere Geräte einschließlich eines Eingabegerätes, wie beispielsweise einer Tastatur 250, und eines Anzeigegerätes, wie beispielsweise eines LCD-Bildschirms 260, angeschlossen werden.
  • Ferner können die mikroelektronischen Gerätebaugruppen, die mit der Haftschicht der vorliegenden Erfindung gebildet werden, in einem in 10 gezeigten Computersystem 310 verwendet werden. Das Computersystem 310 kann ein externes Substrat oder eine Grundplatine 320 umfassen, welches bzw. welche über mindestens eine mikroelektronische Gerätebaugruppe 330 einschließlich Prozessoren (CPUs), Chipsets, Speicherbausteine, ASICs und dergleichen verfügt, ohne jedoch darauf beschränkt zu sein, die innerhalb des Gehäuses oder Rahmens 340 über mindestens eine Tantal enthaltende Haftschicht verfügt, die mittels Atomlagenabscheidung aufgebracht wird, wie zuvor beschrieben worden ist. Das externe Substrat oder die externe Grundplatine 320 kann an verschiedene periphere Geräte einschließlich Eingabegeräte, wie beispielsweise einer Tastatur 350 und/oder Maus 360, und eines Anzeigegeräts, wie beispielsweise eines CRT-Bildschirms 370, angeschlossen werden.
  • Es versteht sich, dass die somit ausführlich beschriebenen Ausführungsformen der vorliegenden Erfindung, die durch die angehängten Patentansprüche definiert wird, nicht durch bestimmte Angaben gemäß der obigen Beschreibung beschränkt werden, da viele offensichtliche Variationen hiervon möglich sind, ohne vom Wesen und Umfang der Erfindung abzuweichen.
  • Zusammenfassung
  • Vorrichtung und Verfahren zur Herstellung einer atomlagenabgeschiedenen Tantal enthaltenden Haftschicht in zumindest einem dielektrischen Material in der Formung eines Metalls, wobei die atomlagenabgeschiedene Tantal enthaltende Haftschicht ausreichend dünn ist, um den Kontaktwiderstand zu minimieren und um die Gesamtquerschnittsfläche von Metall zu minimieren, einschließlich, jedoch nicht beschränkt auf Wolfram im Kontakt.

Claims (28)

  1. Verfahren zur Herstellung eines Kontakts, welches umfasst: Bereitstellen von mindestens einer dielektrischen Schicht; Bilden von mindestens einer Öffnung, die sich durch die mindestens eine dielektrische Schicht erstreckt, wobei die Öffnung durch mindestens eine Seite definiert ist; Atomlagenabscheiden einer Tantal enthaltenden Haftschicht auf die mindestens eine Öffnungsseite; und Ablagern von mindestens einem Leitermaterial, um die Öffnung zu füllen und an die Tantal enthaltende Haftschicht anzugrenzen.
  2. Verfahren nach Anspruch 1, wobei das Atomlagenabscheiden der Tantal enthaltenden Haftschicht das Bereitstellen eines metallischen Precursors aus Pentakis(dimethylamido)tantal und eines Ammoniakreduktionsmittels umfasst.
  3. Verfahren nach Anspruch 1, wobei das Atomlagenabscheiden der Tantal enthaltenden Haftschicht das Bereitstellen eines metallischen Precursors aus tert-Butylimidotris(diethylamido)tantal und eines Ammoniakreduktionsmittels umfasst.
  4. Verfahren nach Anspruch 1, wobei das Atomlagenabscheiden der Tantal enthaltenden Haftschicht das Deponieren einer Schicht aus TaCx(NySizOw) umfasst, wobei x, y, z, sowie w kleiner sind als 1.
  5. Verfahren nach Anspruch 1, wobei das Atomlagenabscheiden der Tantal enthalten Haftschicht auf die mindestens eine Öffnungsseite ein Atomlagenabscheiden der Tantal enthaltenden Haftschicht auf der mindestens einen Öffnungsseite in einer Dicke zwischen ca. 5 und 25 Ångström umfasst.
  6. Verfahren nach Anspruch 1, wobei das Ablagern des mindestens einen Leitermaterials, um die Öffnung zu füllen und an die Tantal enthaltende Schicht anzugrenzen, das Ablagern von Wolfram umfasst, um die Öffnung zu füllen und an die Tantal enthaltende Haftschicht anzugrenzen.
  7. Verfahren nach Anspruch 1, wobei das Bereitstellen von mindestens einer dielektrischen Schicht das Bereitstellen von mindestens einer dielektrischen Schicht auf einem mikroelektronischen Substrat umfasst.
  8. Verfahren nach Anspruch 7, wobei das Bilden von mindestens einer Öffnung, die sich durch die mindestens eine dielektrische Schicht erstreckt, das Bilden von mindestens einer Öffnung umfasst, die sich durch die mindestens eine dielektrische Schicht bis zu einem Drain-Bereich eines Transistors erstreckt, der in und auf dem mikroelektronischen Substrat gebildet ist.
  9. Verfahren nach Anspruch 7, wobei das Bilden von mindestens einer Öffnung, die sich durch die mindestens eine dielektrische Schicht erstreckt, ein Bilden von mindestens einer Öffnung umfasst, die sich durch die mindestens eine dielektrische Schicht bis zu einem Source-Bereich eines Transistors erstreckt, der in und auf dem mikroelektronischen Substrat gebildet ist.
  10. Eine Vorrichtung, welche umfasst: ein Leitermaterial, das sich durch mindestens eine dielektrische Schicht erstreckt; und eine Tantal enthaltende Haftschicht, die sich zwischen dem Leitermaterial und der mindestens einen dielektrischen Schicht befindet, wobei die Tantal enthaltende Haftschicht eine Dicke von zwischen ca. 5 und 25 Ångström hat.
  11. Vorrichtung nach Anspruch 10, wobei die Tantal enthaltende Haftschicht TaCxNySizOw umfasst und wobei x, y, z, und w kleiner sind als 1.
  12. Vorrichtung nach Anspruch 10, wobei das Leitermaterial Wolfram umfaßt.
  13. Vorrichtung nach Anspruch 10, die ferner ein mikroelektronisches Substrat umfasst, das mindestens eine Transistoreinheit darauf und darin aufweist, wobei die Transistoreinheit einen Source-Bereich und einen Drain-Bereich umfasst, die in das mikroelektronische Substrat implantiert sind.
  14. Vorrichtung nach Anspruch 13, wobei das Leitermaterial einen elektrischen Kontakt mit mindestens einem Source-Bereich und einem Drain-Bereich herstellt.
  15. Vorrichtung, die unter Verwendung des Verfahrens gebildet wird, umfassend: Bereitstellen von mindestens einer dielektrischen Schicht; Bilden von mindestens einer Öffnung, die sich durch die mindestens eine dielektrische Schicht erstreckt, wobei die Öffnung durch mindestens eine Seite definiert ist; Atomlagenabscheiden einer Tantal enthaltenden Haftschicht auf der mindestens einen Öffnungsseite; und Ablagern von mindestens einem Leitermaterial, um die Öffnung zu füllen und an die Tantal enthaltende Haftschicht anzugrenzen.
  16. Vorrichtung nach Anspruch 15, wobei das Atomlagenabscheiden der Tantal enthaltenden Haftschicht das Bereitstellen eines metallischen Precursors aus Pentakis(dimethylamido)tantal und eines Ammoniakreduktionsmittels umfasst.
  17. Vorrichtung nach Anspruch 15, wobei das Atomlagenabscheiden der Tantal enthaltenden Haftschicht das Bereitstellen eines metallischen Precursors aus tert-Butylimidotris(diethylamido)tantal und eines Ammoniakreduktionsmittels umfasst.
  18. Vorrichtung nach Anspruch 15, wobei die Tantal enthaltende Haftschicht TaCxNySizOw umfasst, und wobei x, y, z, und w kleiner sind als 1.
  19. Vorrichtung nach Anspruch 15, wobei das Atomlagenabscheiden der Tantal enthaltenden Haftschicht auf der mindestens einen Öffnungsseite ein Atomlagenabscheiden der Tantal enthaltenden Haftschicht auf der mindestens einen Öffnungsseite in einer Dicke zwischen ca. 5 und 25 Ångström umfasst.
  20. Vorrichtung nach Anspruch 15, wobei das Ablagern von mindestens einem Leitermaterial, um die Öffnung zu füllen und an die Tantal enthaltende Schicht anzugrenzen, das Ablagern von Wolfram umfasst, um die Öffnung zu füllen und an die Tantal enthaltende Haftschicht anzugrenzen.
  21. Vorrichtung nach Anspruch 15, wobei das Bereitstellen von mindestens einer dielektrischen Schicht das Bereitstellen von mindestens einer dielektrischen Schicht auf einem mikroelektronischen Substrat umfasst.
  22. Vorrichtung nach Anspruch 21, wobei das Bilden von mindestens einer Öffnung, die sich durch die mindestens eine dielektrische Schicht erstreckt, das Bilden von mindestens einer Öffnung umfasst, die sich durch die mindestens eine dielektrische Schicht bis zu einem Drain-Bereich eines Transistors erstreckt, der sich benachbart zum mikroelektronischen Substrat befindet.
  23. Vorrichtung nach Anspruch 21, wobei das Bilden von mindestens einer Öffnung, die sich durch die mindestens eine dielektrische Schicht erstreckt, das Bilden von mindestens einer Öffnung umfasst, die sich durch das mindestens eine dielektrische Schicht bis zu einem Source-Bereich eines Transistors erstreckt, der sich benachbart zum mikroelektronischen Substrat befindet.
  24. Elektronisches System, welches umfasst: ein externes Substrat innerhalb eines Gehäuses; und mindestens ein Mikroelektronikvorrichtungsgehäuse, das an dem externen Substrat befestigt ist und mindestens einen Kontakt aufweist, umfassend: ein Leitermaterial, das sich durch mindestens eine dielektrische Schicht erstreckt; und eine Tantal enthaltende Haftschicht zwischen dem Leitermaterial und der mindestens einen dielektrischen Schicht, wobei die Tantal enthaltende Haftschicht eine Dicke von zwischen ca. 5 und 25 Ångström hat; und ein Eingabegerät, welches mit dem externen Substrat verbunden ist; und ein Anzeigegerät, welches mit dem externen Substrat verbunden ist.
  25. System nach Anspruch 24, wobei die Tantal enthaltende Haftschicht TaCxNySizOw umfasst und wobei x, y, z, und w kleiner sind als 1.
  26. System nach Anspruch 24, wobei das Leitermaterial Wolfram umfaßt.
  27. System nach Anspruch 24, wobei das mindestens eine Mikroelektronikvorrichtungsgehäuse des Weiteren ein mikroelektronisches Substrat umfasst, das mindestens eine Transistoreinheit darauf und darin aufweist, wobei die Transistoreinheit einen Source-Bereich und einen Drain-Bereich umfasst, die in das mikroelektronische Substrat implantiert sind.
  28. System nach Anspruch 27, wobei das Leitermaterial einen elektrischen Kontakt mit mindestens einem Source-Bereich und einem Drain-Bereich herstellt.
DE112005001489T 2004-06-30 2005-06-28 Atomlagenabgeschiedene Tantal enthaltende Haftschicht Ceased DE112005001489T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/883,357 2004-06-30
US10/883,357 US7605469B2 (en) 2004-06-30 2004-06-30 Atomic layer deposited tantalum containing adhesion layer
PCT/US2005/023277 WO2006004927A1 (en) 2004-06-30 2005-06-28 Atomic layer deposited tantalum containing adhesion layer

Publications (1)

Publication Number Publication Date
DE112005001489T5 true DE112005001489T5 (de) 2007-05-24

Family

ID=34980392

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112005001489T Ceased DE112005001489T5 (de) 2004-06-30 2005-06-28 Atomlagenabgeschiedene Tantal enthaltende Haftschicht

Country Status (7)

Country Link
US (2) US7605469B2 (de)
KR (2) KR101205072B1 (de)
CN (1) CN1977373A (de)
DE (1) DE112005001489T5 (de)
GB (1) GB2442993B (de)
TW (1) TWI302727B (de)
WO (1) WO2006004927A1 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US7955972B2 (en) * 2001-05-22 2011-06-07 Novellus Systems, Inc. Methods for growing low-resistivity tungsten for high aspect ratio and small features
US7605469B2 (en) 2004-06-30 2009-10-20 Intel Corporation Atomic layer deposited tantalum containing adhesion layer
US7772114B2 (en) * 2007-12-05 2010-08-10 Novellus Systems, Inc. Method for improving uniformity and adhesion of low resistivity tungsten film
US8053365B2 (en) 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
US8395168B2 (en) * 2008-06-06 2013-03-12 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Semiconductor wafers and semiconductor devices with polishing stops and method of making the same
US8058170B2 (en) 2008-06-12 2011-11-15 Novellus Systems, Inc. Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
US8551885B2 (en) * 2008-08-29 2013-10-08 Novellus Systems, Inc. Method for reducing tungsten roughness and improving reflectivity
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US20100267230A1 (en) 2009-04-16 2010-10-21 Anand Chandrashekar Method for forming tungsten contacts and interconnects with small critical dimensions
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US8709948B2 (en) * 2010-03-12 2014-04-29 Novellus Systems, Inc. Tungsten barrier and seed for copper filled TSV
CN113862634A (zh) 2012-03-27 2021-12-31 诺发系统公司 钨特征填充
US9034760B2 (en) 2012-06-29 2015-05-19 Novellus Systems, Inc. Methods of forming tensile tungsten films and compressive tungsten films
US8975184B2 (en) 2012-07-27 2015-03-10 Novellus Systems, Inc. Methods of improving tungsten contact resistance in small critical dimension features
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US11348795B2 (en) 2017-08-14 2022-05-31 Lam Research Corporation Metal fill process for three-dimensional vertical NAND wordline
CN112262457A (zh) 2018-05-03 2021-01-22 朗姆研究公司 在3d nand结构中沉积钨和其他金属的方法

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3107165A (en) * 1961-10-12 1963-10-15 Nat Res Corp Purification of tantalum metal by reduction of the oxygen content by means of carbon
US5835732A (en) 1993-10-28 1998-11-10 Elonex Ip Holdings, Ltd. Miniature digital assistant having enhanced host communication
US6153519A (en) * 1997-03-31 2000-11-28 Motorola, Inc. Method of forming a barrier layer
JP2000049116A (ja) * 1998-07-30 2000-02-18 Toshiba Corp 半導体装置及びその製造方法
US6284655B1 (en) * 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
US6204204B1 (en) * 1999-04-01 2001-03-20 Cvc Products, Inc. Method and apparatus for depositing tantalum-based thin films with organmetallic precursor
US6337151B1 (en) * 1999-08-18 2002-01-08 International Business Machines Corporation Graded composition diffusion barriers for chip wiring applications
US6635939B2 (en) * 1999-08-24 2003-10-21 Micron Technology, Inc. Boron incorporated diffusion barrier material
US6319766B1 (en) * 2000-02-22 2001-11-20 Applied Materials, Inc. Method of tantalum nitride deposition by tantalum oxide densification
US6627995B2 (en) * 2000-03-03 2003-09-30 Cvc Products, Inc. Microelectronic interconnect material with adhesion promotion layer and fabrication method
AU2002232844A1 (en) * 2000-12-06 2002-06-18 Angstron Systems, Inc. System and method for modulated ion-induced atomic layer deposition (mii-ald)
US6951804B2 (en) * 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
KR100466309B1 (ko) 2002-05-21 2005-01-13 삼성전자주식회사 반도체 장치의 금속층 형성 방법 및 장치
KR20030025494A (ko) 2001-09-21 2003-03-29 삼성전자주식회사 루테늄막과 금속층간의 콘택을 포함하는 반도체 장치 및그의 제조 방법
US6936906B2 (en) * 2001-09-26 2005-08-30 Applied Materials, Inc. Integration of barrier layer and seed layer
US20030059538A1 (en) * 2001-09-26 2003-03-27 Applied Materials, Inc. Integration of barrier layer and seed layer
US7049226B2 (en) * 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
US20030057526A1 (en) * 2001-09-26 2003-03-27 Applied Materials, Inc. Integration of barrier layer and seed layer
CN1319146C (zh) 2001-10-26 2007-05-30 应用材料公司 作为用于铜金属化的阻挡层的原子层沉积氮化钽和α相钽
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6645853B1 (en) * 2001-12-05 2003-11-11 Advanced Micro Devices, Inc. Interconnects with improved barrier layer adhesion
US7081271B2 (en) * 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
KR100805843B1 (ko) * 2001-12-28 2008-02-21 에이에스엠지니텍코리아 주식회사 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
US6972267B2 (en) * 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
US7091131B2 (en) * 2002-03-21 2006-08-15 Micron Technology, Inc. Method of forming integrated circuit structures in silicone ladder polymer
US6846516B2 (en) * 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
TW541659B (en) 2002-04-16 2003-07-11 Macronix Int Co Ltd Method of fabricating contact plug
US7041335B2 (en) 2002-06-04 2006-05-09 Applied Materials, Inc. Titanium tantalum nitride silicide layer
US7910165B2 (en) * 2002-06-04 2011-03-22 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
US6838125B2 (en) * 2002-07-10 2005-01-04 Applied Materials, Inc. Method of film deposition using activated precursor gases
US6794284B2 (en) * 2002-08-28 2004-09-21 Micron Technology, Inc. Systems and methods for forming refractory metal nitride layers using disilazanes
US6784096B2 (en) * 2002-09-11 2004-08-31 Applied Materials, Inc. Methods and apparatus for forming barrier layers in high aspect ratio vias
US7262133B2 (en) * 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
US6974768B1 (en) * 2003-01-15 2005-12-13 Novellus Systems, Inc. Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
JP2004303328A (ja) * 2003-03-31 2004-10-28 Fuji Photo Film Co Ltd 磁気記録媒体
US7276441B1 (en) * 2003-04-15 2007-10-02 Lsi Logic Corporation Dielectric barrier layer for increasing electromigration lifetimes in copper interconnect structures
US7311946B2 (en) * 2003-05-02 2007-12-25 Air Products And Chemicals, Inc. Methods for depositing metal films on diffusion barrier layers by CVD or ALD processes
US7211508B2 (en) * 2003-06-18 2007-05-01 Applied Materials, Inc. Atomic layer deposition of tantalum based barrier materials
US7030430B2 (en) * 2003-08-15 2006-04-18 Intel Corporation Transition metal alloys for use as a gate electrode and devices incorporating these alloys
US6960675B2 (en) * 2003-10-14 2005-11-01 Advanced Technology Materials, Inc. Tantalum amide complexes for depositing tantalum-containing films, and method of making same
US7098150B2 (en) * 2004-03-05 2006-08-29 Air Liquide America L.P. Method for novel deposition of high-k MSiON dielectric films
JP4503356B2 (ja) * 2004-06-02 2010-07-14 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
US7605469B2 (en) 2004-06-30 2009-10-20 Intel Corporation Atomic layer deposited tantalum containing adhesion layer
KR100602087B1 (ko) * 2004-07-09 2006-07-14 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
JP2006120713A (ja) * 2004-10-19 2006-05-11 Tokyo Electron Ltd 成膜方法
US20060121307A1 (en) * 2004-10-22 2006-06-08 Tokyo Electron Limited Film deposition method
US20060102895A1 (en) * 2004-11-16 2006-05-18 Hendrix Bryan C Precursor compositions for forming tantalum-containing films, and tantalum-containing barrier films and copper-metallized semiconductor device structures
JP5053543B2 (ja) * 2005-02-02 2012-10-17 東ソー株式会社 タンタル化合物、その製造方法、タンタル含有薄膜、及びその形成方法
US7314835B2 (en) * 2005-03-21 2008-01-01 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US7435454B2 (en) * 2005-03-21 2008-10-14 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US7341959B2 (en) * 2005-03-21 2008-03-11 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US20060213437A1 (en) * 2005-03-28 2006-09-28 Tokyo Electron Limited Plasma enhanced atomic layer deposition system
US8163087B2 (en) * 2005-03-31 2012-04-24 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US7338901B2 (en) * 2005-08-19 2008-03-04 Tokyo Electron Limited Method of preparing a film layer-by-layer using plasma enhanced atomic layer deposition
US7521356B2 (en) * 2005-09-01 2009-04-21 Micron Technology, Inc. Atomic layer deposition systems and methods including silicon-containing tantalum precursor compounds
KR100727258B1 (ko) * 2005-12-29 2007-06-11 동부일렉트로닉스 주식회사 반도체 장치의 박막 및 금속 배선 형성 방법
US8795771B2 (en) * 2006-10-27 2014-08-05 Sean T. Barry ALD of metal-containing films using cyclopentadienyl compounds
US8026168B2 (en) * 2007-08-15 2011-09-27 Tokyo Electron Limited Semiconductor device containing an aluminum tantalum carbonitride barrier film and method of forming
US8053365B2 (en) * 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines

Also Published As

Publication number Publication date
US7605469B2 (en) 2009-10-20
GB0620833D0 (en) 2006-12-13
TWI302727B (en) 2008-11-01
CN1977373A (zh) 2007-06-06
US20090155998A1 (en) 2009-06-18
KR101170860B1 (ko) 2012-08-02
KR101205072B1 (ko) 2012-11-26
TW200616143A (en) 2006-05-16
KR20070027650A (ko) 2007-03-09
US7601637B2 (en) 2009-10-13
GB2442993A (en) 2008-04-23
WO2006004927A1 (en) 2006-01-12
KR20110131321A (ko) 2011-12-06
US20060003581A1 (en) 2006-01-05
GB2442993B (en) 2010-10-27

Similar Documents

Publication Publication Date Title
DE112005001489T5 (de) Atomlagenabgeschiedene Tantal enthaltende Haftschicht
DE102015107271B4 (de) Zwei- oder mehrteilige Ätzstoppschicht in integrierten Schaltungen
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE112006003206B4 (de) Verfahren zum Ausbilden einer Halbleiteranordnung
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE112005001593T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer High-K-Gate-Dielektrikumschicht und einer Metall-Gateelektrode
DE102009006798B4 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE112009000670T5 (de) Metallgatterstruktur und Verfahren zum Herstellen derselben
DE102008007001A1 (de) Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102005052001B4 (de) Halbleiterbauelement mit einem Kontaktpfropfen auf Kupferbasis und ein Verfahren zur Herstellung desselben
DE102005024912A1 (de) Technik zur Herstellung von kupferenthaltenden Leitungen, die in einem Dielektrikum mit kleinem ε eingebettet sind, durch Vorsehen einer Versteifungsschicht
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102009010844B4 (de) Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
DE102010040071B4 (de) Verfahren zur Wiederherstellung von Oberflächeneigenschaften empfindlicher Dielektrika mit kleinem ε in Mikrostrukturbauelementen unter Anwendung einer in-situ-Oberflächenmodifizierung
DE102010063294B4 (de) Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen
DE102014109352B4 (de) Zusammengesetzte kontaktstöpsel-struktur und verfahren zur herstellung
DE102005004384A1 (de) Verfahren zur Herstellung einer definierten Vertiefung in einer Damaszener-Struktur unter Verwendung eines CMP Prozesses und eine Damaszener-Struktur
DE102007020266B3 (de) Halbleiterstruktur mit einem elektrisch leitfähigen Strukturelement und Verfahren zu ihrer Herstellung
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen
DE102007004884A1 (de) Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht
DE102004003863B4 (de) Technik zur Herstellung eingebetteter Metallleitungen mit einer erhöhten Widerstandsfähigkeit gegen durch Belastung hervorgerufenen Materialtransport

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20130608