DE112006000229T5 - Nicht-planare MOS-Struktur mit einer Strained-Channel-Region - Google Patents

Nicht-planare MOS-Struktur mit einer Strained-Channel-Region Download PDF

Info

Publication number
DE112006000229T5
DE112006000229T5 DE112006000229T DE112006000229T DE112006000229T5 DE 112006000229 T5 DE112006000229 T5 DE 112006000229T5 DE 112006000229 T DE112006000229 T DE 112006000229T DE 112006000229 T DE112006000229 T DE 112006000229T DE 112006000229 T5 DE112006000229 T5 DE 112006000229T5
Authority
DE
Germany
Prior art keywords
silicon
gate
germanium
silicon germanium
nanometers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112006000229T
Other languages
English (en)
Other versions
DE112006000229B4 (de
Inventor
Brian Portland Doyle
Suman Beaverton Datta
Been-Yih Lake Oswego Jin
Robert Beaverton Chau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112006000229T5 publication Critical patent/DE112006000229T5/de
Application granted granted Critical
Publication of DE112006000229B4 publication Critical patent/DE112006000229B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

Nicht-planarer Transistor, umfassend:
einen Silizium-Germanium-Körper, der auf einem Substrat ausgebildet und vom Substrat elektrisch isoliert ist,
ein beanspruchtes Silizium, das auf dem Silizium-Germanium-Körper ausgebildet ist;
ein Gate-Dielektrikum, das auf dem beanspruchten Silizium ausgebildet ist;
ein Gate, das auf dem Gate-Dielektrikum ausgebildet ist; und
eine Source und einen Drain, die im beanspruchten Silizium ausgebildet sind.

Description

  • Gegenstand der Erfindung
  • Ausführungsformen der Erfindung betreffen eine Transistorstruktur und insbesondere eine nicht-planare Transistorstruktur, die einen Strained Channel einschließt.
  • Hintergrund der Erfindung
  • Die herkömmliche planare Metalloxid-Halbleiter (Metal oxide semiconductur (MOS))-Transistortechnik nähert sich bei bestimmten Transistorenmerkmalen grundsätzlichen physikalischen Grenzen, zu deren Überwindung es notwendig sein wird, alternative Werkstoffe, Verarbeitungsverfahren und/oder Transistorstrukturen einzusetzen, um zu einer weiteren Verbesserung der Transistorenleistung entsprechend dem Moore'schen Gesetz beizutragen.
  • Eine nicht-planare MOS-Struktur ist ein solcher Paradigmenwechsel. Eine besondere nicht-planare MOS-Struktur ist ein nicht-planarer Tri-Gate-Transistor. Ein Tri-Gate-Transistor verwendet eine dreidimensionale Gatter(Gate)-Struktur, die es elektrischen Signalen ermöglicht, entlang der Oberseite des Transistor-Gates und entlang der beiden vertikalen Seitenwände des Gates geleitet zu werden. Die Leitung entlang dreier Seiten des Gates ermöglicht neben anderen Verbesserungen höhere Steuerströme, schnellere Schaltgeschwindigkeiten und kürzere Gate-Längen, wobei gleichzeitig die Transistorleistung erhöht und weniger Substratbereich gegenüber einer planaren MOS-Struktur eingenommen wird. Die Tri-Gate-Struktur vermindert weiterhin die Größe des Kriechstroms, ein typisches Problem der immer kleiner werdenden Planaren MOS-Vorrichtungen, durch eine Verbesserung der Short-Channel-Eigenschaften des Transistors.
  • Ein weiterer Paradigmenwechsel schließt den Einsatz beanspruchter (strained) Halbleiterwerkstoffe für verschiedene Teile eines Transistors ein. Zusätzliche Ausübung von Zug- oder Druckbelastung auf ein Halbleitergitter (abhängig von der jeweiligen Anwendung) erhöht die Trägerbeweglichkeit innerhalb des beanspruchten (strained) Halbleiters. Insbesondere erhöht sich für einen NMOS-Baustein, der Zugbelastung auf einen Halbleiter überträgt, die Elektronenbeweglichkeit (d.h. des dominierenden Ladungsträgers in einem NMOS-Baustein). Die erhöhte Trägerbeweglichkeit ermöglicht wiederum einen höheren Steuerstrom und entsprechend höhere Schaltgeschwindigkeiten.
  • Kurzbeschreibung der Zeichnungen
  • 1: Querschnittsdarstellung eines Silizium-auf-Isolator (Silicon on insulator (SOI))-Substrats;
  • 2: Darstellung des Substrats nach 1 und von beanspruchten Silizium-Germanium und Silizium mit einem Wasserstoffimplantat für das Smart-Cut-Verfahren;
  • 3: Querschnittsdarstellung des Substrats nach 2 nach der Smart-Cut-Ausbildung von beanspruchtem Silizium-Germanium und Silizium;
  • 4: Querschnittsdarstellung des Substrats nach 3 nach dem Vergüten zur Bildung von entspanntem Silizium-Germanium;
  • 5: Querschnittsdarstellung des Substrats nach 4 nach der Obenflächenstrukturierung des entspannten Silizium-Germaniums;
  • 6: Querschnittsdarstellung des Substrats nach 5 nach der Ausbildung von beanspruchtem Silizium auf dem entspannten Silizium-Germanium;
  • 7: Querschnittsdarstellung des Substrats nach 6 nach der Ausbildung eines Gate-Dielektrikums und eines Gates zur Ausbildung einer nicht-planaren MOS-Struktur einschließlich eines Strained Channels;
  • 8: Perspektivische Darstellung des Substrats nach 7;
  • 9: Perspektivische Darstellung nach 8 nach einer Implantation zur Formung von Source- und Drain-Zonen.
  • Detaillierte Beschreibung
  • Ausführungsformen einer nicht-planaren MOS-Transistorstruktur mit einer Strained-Channel-Region werden beschrieben. Es wird nun im Einzelnen Bezug auf eine Beschreibung dieser Ausführungsformen, wie in den Zeichnungen dargestellt, genommen. Mit der Beschreibung der Ausführungsformen im Zusammenhang mit diesen Zeichnungen ist nicht beabsichtigt, diese auf die hierin offengelegten Zeichnungen zu beschränken. Im Gegenteil ist beabsichtigt, alle Alternativen, Änderungen und Äquivalente in Geist und Reichweite der beschriebenen Ausführungsformen abzudecken, wie sie durch die begleitenden Ansprüche definiert sind.
  • Einfach ausgedrückt ist eine Ausführungsform eine nicht-planare MOS-Transistorstruktur einschließlich einer Strained-Channel-Region. Die Kombination einer nicht-planaren MOS-Transistorstruktur und insbesondere eines NMOS-Tri-Gate-Transistors mit den Vorteilen eines Strained Channels ergibt verbesserten Transistorsteuerstrom, erhöhte Schaltgeschwindigkeit und verminderten Kriechstrom für eine vorgegebene Gate-Länge, Gate-Breite, und Betriebsspannung gegenüber einer nicht-planaren MOS-Struktur ohne Strained Channel oder einer planaren MOS-Struktur einschließlich Strained Channel.
  • 1 ist eine Querschnittsdarstellung eines Silizium-auf-Isolator (SOI)-Substrats. SOI-Substrate sind in Fachkreisen dafür bekannt, daß sie neben anderen Merkmalen die Transistorleistung steigern, indem sie die Kapazität reduzieren, die sich in einer Verbindungskondensatorschicht zwischen Störstellenschichten (z. B. dotierten Source- und Drain-Zonen einer planaren MOS-Struktur) und einem Substrat entwickelt. Zum Beispiel umfaßt Substrat 100 in einer Ausführungsform Silizium. Auf dem Substrat 100 befindet sich ein vergrabenes Oxid 101. In einer Ausführungsform umfaßt das vergrabene Oxid Siliziumdioxid. Auf dem vergrabenen Oxid 101 befindet sich Silizium 102. Die SOI-Substrate sind im Handel erhältlich und schließen Silizium-102-Schichten in einer Stärke von etwa 500 Angström ein. Bei einer Ausführungsform wird das Silizium 102 auf ungefähr zwischen 20 und 100 Angström abgeflacht und poliert (z. B. durch chemisch-mechanisches Polieren oder CMP), um den Verbindungskondensatorbereich weiter zu verkleinern. Es versteht sich jedoch, daß sich die SOI-Kombination von Substrat 100, vergrabenem Oxid 101 und Silizium 102 auch durch Separierung mittels implantiertem Sauerstoff (SIMOX), BESOI (bonded-and-etched-back SOI) oder Wasserstoffimplantat vor dem BESOI-Verfahren (Smart Cut) bewirken läßt, wie in Fachkreisen bekannt ist.
  • 2 veranschaulicht das Substrat 100 der Querschnittsdarstellung der 1, umfassend beanspruchtes (strained) Silizium-Germanium 201 und Silizium 202 vor der Smart-Cut-Übertragung von beiden auf Silizium 201, wie in Fachkreisen bekannt ist und von SOITEC entwickelt wurde. Eine besondere Anwendung des Smart-Cut-Verfahrens umfaßt, eine Schicht von beanspruchtem (strained) Silizium-Germanium 201 auf Silizium 202 als ein separates Substrat aufzubauen, das eine große Schicht an galvanisch aktivem Silizium 202 umfaßt, wie in 2 dargestellt ist. Eine hohe Dosis (d. h. 1017/cm2) Wasserstoff wird auf eine Tiefe entweder in dem beanspruchten Silizium-Germanium 201 benachbarten Silizium 202 oder auf eine Tiefe innerhalb der Silizium-Germanium-Schicht 201 implantiert, wie durch das Wasserstoffimplantat 203 (gezeigt als innerhalb des Siliziums 202 aufgebracht) veranschaulicht. Das separate, aus Silizium 202 und beanspruchtem Silizium-Germanium 201 bestehende Substrat wird mit dem Substrat 100, das vergrabenes Oxid 101 und Silizium 102 umfaßt, in Kontakt gebracht. Insbesondere werden die Oberflächen von Silizium 102 und beanspruchtem Silizium-Germanium 201 durch chemisch hydrophobe Bindung nach einer Hochtemperaturtempern zusammengefügt. Anders gesagt bindet sich das beanspruchte Silizium-Germanium 201 durch kovalente Kräfte an das Silizium 102. Bei einer Ausführungsform dauert das Tempern (anneal) bei ungefähr zwischen 800° C und 900° C ungefähr 1 Stunde. Das Tempern erzeugt weiterhin auf der Grundlage einer hohen Dosis an Wasserstoffimplantat 203 im Silizium 202 eine in der Tiefe geschwächte Schicht von Silizium 202. Da die Bindungskräfte zwischen dem Silizium 102 und dem beanspruchten Silizium-Germanium 201 stärker sind, als was die in der Tiefe des Wasserstoffimplantats 203 geschwächte Region des Siliziums 202 aushalten kann, kann der galvanisch aktive Teil des Siliziums 202 (oder des Silizium-Germaniums 201 und Siliziums 202, falls sich das Wasserstoffimplantat 203 im Silizium-Germanium 201 befindet) abgespalten werden und hinterläßt die in 3 dargestellte Struktur. Bei einer Ausführungsform kann das verbleibende Silizium 202 (oder Silizium-Germanium 201) chemisch-mechanisch poliert werden, um eine geeignete Silizium-202-(oder Silizium-Germanium-201)-Oberfläche für anschließende Verarbeitungsschritte auszubilden.
  • Silizium und Germanium haben dieselbe Gitterstruktur; die Gitterkonstante von Germanium ist jedoch 4,2%ig größer als die Gitterkonstante von Germanium (die Gitterkonstante von Silizium beträgt 5,43 Angström, während die Gitterkonstante von Germanium 5,66 Angström beträgt). Eine Silizium-Germaniumlegierung Si1-xGex,x = 0,0 bis 1,0, hat eine monoton ansteigende Gitterkonstante a, x zunehmend von 0,0 auf 1,0. Das Aufbringen einer dünnen Schicht von Silizium auf dem Silizium-Germanium erzeugt, da die darunter liegende Silizium-Germanium-Gitterstruktur das Gitter der dünn aufgebrachten Siliziumschicht zwingt, eine Siliziumschicht mit Zugspannung, da das kleinere Siliziumgitter sich an dem größeren Silizium-Germanium-Gitter ausrichtet. Ebenso kann eine dünne Silizium-Germaniumlage mit Druckspannung auf einer Siliziumschicht aufgebaut werden. Allerdings tendieren die aufgebrachten Schichten von beanspruchtem Material dazu, mit wachsender Dicke zu ihrer materialeigenen Gitterstruktur zurückzukehren.
  • 4 stellt den Querschnitt des Substrats 100 von 3 nach einem Tempern (anneal) bei hoher Temperatur von langer Dauer dar. Bei einer Ausführungsform erfolgt das Tempern bei ungefähr zwischen 800° C und 1100° C für ungefähr 1 Sekunde bis 3 Stunden. Bei einem Tempern einer Ausführungsform beträgt die Temperatur ungefähr 1000°C, und die Dauer beträgt ungefähr 2 Stunden. Während des langdauernden Temperns bei hoher Temperatur diffundiert das Germanium vom beanspruchten Silizium-Germanium 201 in das Silizium 102 und Silizium 202. Da sich das Germanium mit einer ungefähr konstanten Konzentration durch das beanspruchte Silizium 201, Silizium 102 und Silizium 202 diffundiert, bildet es entspanntes Silizium-Germanium 401 aus. Da durch das benachbarte Silizium keine Druckspannung mehr bewirkt wird, nimmt die Gitterkonstante des entspannten Silizium-Germaniums 401 auf der Basis der Germaniumkonzentration im entspannten Silizium-Germanium 401 zu. Bei einer Ausführungsform hat das entspannte Silizium-Germanium 401 einen Germaniumkonzentrationbereich von ungefähr 5% bis 80% (d. h., ungefähr 5% bis 80% der Siliziumgitterplätze werden von Germanium eingenommen). Bei einer Ausführungsform hat das entspannte Silizium-Germanium 401 eine Germaniumkonzentration von ungefähr 15%. Das entspannte Silizium-Germanium 401 kann, basierend auf der Vortemperdotierung von Silizium 102, beanspruchtem Silizium-Germanium 201, Silizium 202 oder einer Kombination davon (oder, bei einer Ausführungsform, einem separaten Dotierverfahren für entspanntes Silizium-Germanium 401) mit jedem in Fachkreisen bekannten p-Dotierungsmaterial dotiert werden. Das Konzentrationsniveau der p-Dotierung kann bei einer Ausführungsform des entspannten Silizium-Germaniums 401 ungefähr zwischen undotiert und 6·1019/cm3 sein. Bei einer Ausführungsform ist das Konzentrationsniveau der p-leitenden Dotierung des entspannten Silizium-Germaniums 401 ungefähr 1017/cm3.
  • 5 stellt einen Querschnitt des Substrats 100 von 4 nach dem lithographischen Strukturieren des entspannten Silizium-Germaniums 401 zum Ausbilden einer Rippe 501 aus entspanntem Silizium-Germanium dar. Die Rippe 501 aus entspanntem Silizium-Germanium läßt sich durch jedes in Fachkreisen bekanntes Verfahren zum Strukturieren von Silizium-Germanium strukturieren. Bei einer Ausführungsform wird die Rippe aus entspanntem Silizium-Germanium durch ein in Fachkreisen bekanntes Trockenverfahren zum Ätzen von Silizium (dry silicon etch process) strukturiert. Nach dem lithographischen Strukturieren hat die Silizium-Germanium-Rippe 501 einer Ausführungsform einen ungefähr rechteckigen Querschnitt, da das lithographische Strukturieren im Wesentlichen anisotrop ist und im Wesentlichen vertikale Seitenwände der Rippe aus entspanntem Silizium-Germanium 501 erzeugt. Bei einer weiteren, jedoch nicht dargestellten Ausführungsform hat die Rippe aus entspanntem Silizium-Germanium 501 einen im Wesentlichen trapezförmigen Querschnitt, wobei ihre obere Fläche einen kleineren Seitenabstand als ihre dem vergrabenen Oxid 101 benachbarte Basis hat. Sowohl bei der im Wesentlichen rechteckigen als auch bei der im Wesentlichen trapezförmigen Ausführungsform umfaßt die Rippe aus entspanntem Silizium-Germanium 501 eine obere Wand und zwei Seitenwände, deren Breiten- und Höhenabmessungen ungefähr zwischen 25% und 100% der Transistor-Gatelänge betragen, und ihre Form kann von im Wesentlichen hoch und dünn bis zu im Wesentlichen kurz und breit variieren. Bei noch weiteren, ebenfalls nicht dargestellten Ausführungsformen hat die Rippe aus entspanntem Silizium-Germanium 501 andere geometrische Querschnitte, die zusätzliche Seitenwände umfassen oder im Wesentlichen halbkugelförmig sein können.
  • 6 stellt einen Querschnitt des Substrats 100 von 5 nach der Ablagerung von beanspruchtem Silizium 601 dar. Wie oben bemerkt, ist die Gitterkonstante des entspannten Silizium-Germaniums der Rippe 501 größer als die Gitterkonstante von Silizium. Wenn eine dünne Schicht von Silizium auf der Rippe 501 von entspanntem Silizium-Germanium ausgebildet wird, wird das Siliziumgitter sich an dem Gitter des entspannten Silizium-Germaniums der Rippe 501 ausrichten, um beanspruchtes Silizium auszubilden, vorausgesetzt, daß das Silizium ausreichend dünn ist. Da die Gitterkonstante des entspannten Silizium-Germaniums der Rippe 501 größer ist als die von Silizium, zeigt das anschließend ausgebildete beanspruchte Silizium 601 Zugspannung, weil sich das kleinere Siliziumgitter dehnt, um sich dem Gitter des entspannten Silizium-Germaniums der Rippe 501 anzupassen. Wie bemerkt, erhöht die Zugspannung die Trägerbeweglichkeit im beanspruchten Silizium 601, welches die Channel-Region eines nicht-planaren MOS-Transistors einer Ausführungsform umfaßt.
  • Beanspruchtes Silizium 601 kann durch jedes in Fachkreisen bekanntes Verfahren zum Aufbringen von kristallinem Silizium aufgebracht werden. Bei einer Ausführungsform wird das beanspruchte Silizium 601 mit selektiver Epitaxie abgelagert, so daß das Silizium nur auf der Oberfläche des entspannten Silizium-Germaniums der Rippe 401 und nicht auf der Oberfläche des vergrabenen Oxids wächst 101, die während des Strukturierens des entspannten Silizium-Germaniums der Rippe 501 ungeschützt ist. Beispielsweise verwendet in einer Ausführungsform ein Niederdruck-CVD (Chemical Vapor Deposition)-Verfahren einer Ausführungsform Silan (SiH4) Disilane (Si2H4), Dichlorsilan (SiH2Cl2) und Trichlorsilan (SiHCl3) als eine Siliziumquelle und HCL als ein Ätzungsgas für selektives Wachstum. Bei einer Ausführungsform beträgt der Druck der Abscheidekammer ungefähr zwischen 500 Millitorr und 500 Torr; die Temperatur des Substrats 100 beträgt ungefähr zwischen 400 °C und 1100 °C, und der gesamte Präkursorgasdurchsatz beträgt ungefähr zwischen 10 cm3/sek. und 1000 cm3/sek.. Es versteht sich, daß die Abscheidebedingungen je nach der Größe der Abscheidekammer variieren können. Es versteht sich weiterhin, daß die epitaktische Abscheidung im Wesentlichen ein farbiges Einkristall-Silizium 601 ausbildet.
  • Bei einer Ausführungsform wird das beanspruchte Silizium 601 mit einem p-leitenden Dotierungsmaterial dotiert. Bei einer Ausführungsform reicht das Konzentrationsniveau der p-leitenden Dotierung des beanspruchten Siliziums 601 von ungefähr undotiert bis zu 6·1019/cm3. Es versteht sich, daß das beanspruchte Silizium 601 durch jedes in Fachkreisen bekanntes Dotierungsverfahren dotiert werden kann. Insbesondere läßt sich das beanspruchte Silizium 601 während seiner Ablagerung an Ort und Stelle durch Integrieren von Dotierungs-Präkursormaterial in das Niederdruck-CVD-Verfahren einer Ausführungsform dotieren. Das beanspruchte Silizium 601 kann alternativ durch Ausdiffundierung oder Implantat dotiert werden.
  • Wie bemerkt, hat der Querschnitt der Rippe 501 aus entspanntem Silizium-Germanium von einer Ausführungsform eine obere Wand und zwei Seitenwände. Es ist wichtig zu beachten, daß das beanspruchte Silizium 601 auf der oberen Wand und auf beiden Seitenwänden der Rippe aus entspanntem Silizium-Germanium 501 in für jede Fläche im Wesentlichen einförmiger Dicke aufgebracht wird. Das beanspruchte Silizium 601 einer Ausfühungsform hat auf der oberen Wand und an den Seitenwänden eine im Wesentlichen einförmige Dicke von ungefähr zwischen 2 Nanometern und 10 Nanometern. Bei einer Ausführungsform beträgt die Dicke des beanspruchten Siliziums 601 ungefähr zwischen 4 und 5 Nanometern. Bei einer Ausführungsform ermöglicht die Dicke des beanspruchten Siliziums 601 tief verarmte oder vollständig verarmte Channel-Bedingungen, wie Fachkreisen ersichtlich ist.
  • 7 stellt einen Querschnitt des Substrats 100 von 6 nach der Abscheidung eines Gate-Dielektrikums 701 und eines Gatters (Gate) 702 dar, um einen nicht-planaren Tri-Gate-Transistor-Querschnitt zu veranschaulichen. Bei einer Ausführungsform umfaßt das Gate-Dielektrikum 701 Siliziumdioxid. Bei einer weiteren Ausführungsform umfaßt das Gate-Dielektrikum 701 ein Material hoher Dielektrizitätskonstante, wie Hafniumoxid, Hafniumsilikat, Lanthanoxid, Lanthanaluminat, Zirkonoxid, Zirkonsilikat, Tantaloxid, Titanoxid, Barium-Strontium-Titanat, Bariumtitanat, Strontiumtitanat, Yttriumoxid, Aluminiumoxid, Blei-Scandium-Tantanat oder Blei-Zink-Niobat. Das Gate-Dielektrikum 701 kann mittels jedes in Fachkreisen zum Abscheiden eines Gate-Dielektrikums 701 bekannten Verfahrens abgelagert werden.
  • Bei einer Ausführungsform ist die Abscheidung des Gate-Dielektrikums 701 eine unstrukturierte Abscheidung. Nach der Abscheidung des Gate-Dielektrikums 701 wird ein Gate 702 aufgebracht. Bei einer Ausführungsform umfaßt das Gate 702 polykristallines Silizium, polykristallines Silizium mit einer Metallschicht an der Schnittstelle des high-k-Gate-Dielektrikums 701 oder ein vollständiges Metall-Gate. Bei einer Ausführungsform ist die Gate-702-Abscheidung eine unstrukturierte Abscheidung. Bei einer Ausführungsform, bei der die Abscheidungen Gate-Dielektrikum 701 und Gate 702 unstrukturierte Abscheidungen sind, wird jede geätzt, um Bereiche von beanspruchtem Silizium 601 freizulegen, die danach die Source und den Drain des nicht-planaren Tri-Gate-Transistors einer Ausführungsform ausbilden werden. Anzumerken ist, daß sich das Gate 702 und darunterliegendes Gate-Dielektrikum 701 einer Ausführungsform über alle Seiten (bei einer Ausführungsform die obere Wand und beide Seitenwände) der Rippe 501 aus entspanntem Silizium-Germanium einschließlich des darauf ausgebildeten beanspruchten Siliziums 501 erstrecken.
  • Bei einer (nicht dargestellten) alternativen Ausführungsform grenzt das Gate 702 nur an die Seitenwände der Rippe 501 des entspannten Silizium-Germaniums und erstreckt sich nicht über die obere Wand der Rippe 501 des entspannten Silizium-Germaniums. Das beanspruchte Silizium 601 kann über die ganze exponierte Oberfläche (d. h. obere Wand und beide Seitenwände) der Rippe 501 aus entspanntem Silizium-Germanium oder nur an den beiden Seitenwänden der Silizium-Germanium-Rippe 501 ausgeformt werden. Ebenso läßt sich das Gate-Dielektrikum 701 auf der ganzen exponierten Oberfläche (d. h. der oberen Wand und beiden Seitenwänden) des auf der Rippe 501 aus entspanntem Silizium-Germanium oder auf den beiden Seitenwänden des beanspruchten Siliziums 601 ausbilden. Bei einer derartigen Anordnung ähnelt der nicht-planare Transistor einer Ausführungsform einem FinFET mit Channel-Regionen des beanspruchten Siliziums 601.
  • 8 ist eine perspektivische Darstellung des Substrats 100 von 7, umfassend vergrabenes Oxid 101, Rippe 501 aus entspanntem Silizium-Germanium, beanspruchtes Silizium 601, Gate-Dielektrikum 701 und Gate 702. Bei einer Ausführungsform wurde die unstrukturierte Abscheidung des Gate-Dielektrikums 701 und des Gates 702 geätzt, um die Rippe 501 aus entspanntem Silizium-Germanium, wie oben beschrieben, freizulegen. Es versteht sich, daß eine Rippe aus entspanntem Silizium-Germanium 501 für viele Gates 702 funktionieren kann und daß ein Gate 702 mit vielen Rippen 501 aus entspanntem Silizium-Germanium zusammenwirken kann, um einen Verband von nicht-planaren Tri-Gate-MOS-Transistoren zu erzeugen.
  • 9 stellt eine perspektivische Ansicht von 8 einschließlich eines Implantats 901 zur Ausbildung einer Source 902 und eines Drains 903 dar. In Fachkreisen gut bekannt für die Ausbildung von Source und Drain für einen MOS-Transistor, vermindert das Implantat 901 (z. B. ein Implantat aus n-leitendem Dotierungsmaterial für eine NMOS-Vorrichtung) weiterhin den Kontaktwiderstand zwischen sowohl der Source 902 als auch dem Drain 903 mit anschließend gefertigten Metallkontakten, um die Leistung des nicht-planaren Tri-Gate-MOS-Transistors einer Ausführungsform zu verbessern.
  • Die resultierende Struktur einer Ausführungsform ist ein nicht-planarer Tri-Gate-MOS-Transistor, der einen Channel aus beanspruchtem Silizium 601 umfaßt. Wie angemerkt, erhöht die Zugspannung auf dem beanspruchten Silizium 601 die Elektronen- und Löcherbeweglichkeit innerhalb des Gitters des beanspruchten Siliziums 601 zur Fertigung eines NMOS-Bausteins mit verbesserten Leistungsmerkmalen. Weiterhin erlaubt bei einer Ausführungsform die Dicke des beanspruchten Siliziums 601 tief verarmte oder vollständig verarmte Bedingungen zur Reduzierung des Kriechstroms, während sich der NMOS-Baustein in einem Sperrzustand (d. h. Anreicherungsbetrieb mit Nullspannung am Gate) befindet.
  • Fachleute werden die Eleganz einer Ausführungsform erkennen, die eine nicht-planare MOS-Transistorstruktur mit einem Strained-Channel-Material zur Verbesserung der Transistorleistung kombiniert.
  • Zusammenfassung
  • Eine Ausführungsform ist eine nicht-planare MOS-Transistorstruktur mit einer Strained-Channel-Region. Die Kombination einer nicht-planaren MOS-Transistorstruktur, und insbesondere der eines NMOS-Tri-Gate-Transistors, mit den Vorteilen des Strained Channels verbessert Transistorsteuerstrom und Schaltgeschwindigkeit und vermindert den Kriechstrom für eine gegebene Gate-Längenbreite gegenüber einer nicht-planaren MOS-Struktur mit einem Channel ohne Straining, oder einer planaren MOS-Struktur mit Strained Channel.

Claims (22)

  1. Nicht-planarer Transistor, umfassend: einen Silizium-Germanium-Körper, der auf einem Substrat ausgebildet und vom Substrat elektrisch isoliert ist, ein beanspruchtes Silizium, das auf dem Silizium-Germanium-Körper ausgebildet ist; ein Gate-Dielektrikum, das auf dem beanspruchten Silizium ausgebildet ist; ein Gate, das auf dem Gate-Dielektrikum ausgebildet ist; und eine Source und einen Drain, die im beanspruchten Silizium ausgebildet sind.
  2. Der nicht-planare Transistor nach Anspruch 1, wobei der Silizium-Germanium-Körper eine Germaniumkonzentration von ungefähr zwischen 5% und 80% umfaßt.
  3. Der nicht-planare Transistor nach Anspruch 2, dadurch gekennzeichnet, daß der Silizium-Germanium-Körper eine Germaniumkonzentration von ungefähr 15% umfaßt.
  4. Der nicht-planare Transistor nach Anspruch 1, wobei das Gate-Dielektrikum ein Material umfaßt, das aus der Gruppe ausgewählt ist, die aus Siliziumdioxid, Hafniumoxid, Hafniumsilikat, Lanthanoxid, Lanthanaluminat, Zirkonoxid, Zirkonsilikat, Tantaloxid, Titanoxid, Barium-Strontium-Titanat, Bariumtitanat, Strontiumtitanat, Yttriumoxid, Aluminiumoxid, Blei-Scandium-Tantanat und Blei-Zink-Niobat besteht.
  5. Der nicht-planare Transistor nach Anspruch 1, wobei das Gate ein Material umfaßt, das aus der Gruppe ausgewählt ist, die aus Polysilizium, Metall und einer Kombination daraus besteht.
  6. Der nicht-planare Transistor nach Anspruch 1, wobei der Silizium-Germanium-Körper einen im Wesentlichen rechteckigen Querschnitt hat und das beanspruchte Silizium auf der oberen Wand und an beiden Seitenwänden des Silizium-Germanium-Körpers ausgebildet ist.
  7. Der nicht-planare Transistor nach Anspruch 1, wobei der Silizium-Germanium-Körper einen im Wesentlichen trapezförmigen Querschnitt hat und das beanspruchte Silizium auf der oberen Wand und an beiden Seitenwänden des Silizium-Germanium-Körpers ausgebildet ist.
  8. Der nicht-planare Transistor nach Anspruch 1, wobei das beanspruchte Silizium eine Dicke von ungefähr zwischen 2 Nanometern und 10 Nanometern hat.
  9. Der nicht-planare Transistor nach Anspruch 8, wobei das beanspruchte Silizium eine Dicke von ungefähr zwischen 4 Nanometern und 5 Nanometern hat.
  10. Tri-Gate-Transistor, umfassend: eine auf einem Isolator ausgebildete Silizium-Germanium-Rippe, wobei die Silizium-Germanium-Rippe eine obere Fläche und zwei Seitenwandflächen einschließt; eine Strained-Silizium-Schicht, die auf der oberen Fläche und den beiden Seitenwandflächen der Silizium-Germanium-Rippe ausgebildet ist; ein Gate-Dielektrikum, das auf der Strained-Silizium-Schicht ausgebildet ist; ein Gate, das auf dem Gate-Dielektrikum ausgebildet ist, wobei sich das Gate über die obere Fläche der Silizium-Germanium-Rippe erstreckt; und eine Source und einen Drain, das in der Strained-Silizium-Schicht ausgebildet sind.
  11. Der Tri-Gate-Transistor nach Anspruch 10, wobei die Silizium-Germanium-Rippe eine Germaniumkonzentration von ungefähr zwischen 5% und 80% umfaßt.
  12. Der Tri-Gate-Transistor nach Anspruch 11, wobei die Silizium-Germanium-Rippe eine Germaniumkonzentration von ungefähr 15% umfaßt.
  13. Der Tri-Gate-Transistor nach Anspruch 10, wobei die Strained-Silizium-Schicht eine Dicke von ungefähr zwischen 2 Nanometern und 10 Nanometern aufweist.
  14. Der Tri-Gate-Transistor nach Anspruch 13, wobei die Strained-Silizium-Schicht eine Dicke von ungefähr zwischen 4 Nanometern und 5 Nanometern aufweist.
  15. Verfahren, umfassend: Ausbilden von Silizium-Germanium auf einem Silizium-auf-Isolator-Substrat; Tempern des Silizium-Germaniums zum Spannungsfreimachen des Silizium-Germaniums; Ausbilden einer Rippe im entspannten Silizium-Germanium, wobei die Rippe eine obere Fläche und zwei Seitenwandflächen einschließt; und Ausbilden von beanspruchtem Silizium auf der oberen Fläche und den beiden Seitenwandflächen der Rippe.
  16. Das Verfahren nach Anspruch 15, wobei das Tempern des Silizium-Germaniums weiterhin umfaßt, daß Germanium in das Silizium des Siliziums-auf-Isolator-Substrat eindiffundiert.
  17. Das Verfahren nach Anspruch 16, weiterhin umfassend: Ausbilden eines Gate-Dielektrikums auf der Strained-Silizium-Schicht, wobei das Gate-Dielektrikummaterial aus der Gruppe ausgewählt ist, die aus Siliziumdioxid, Hafniumoxid, Hafniumsilikat, Lanthanoxid, Lanthanaluminat, Zirkonoxid, Zirkonsilikat, Tantaloxid, Titanoxid, Barium-Strontium-Titanat, Bariumtitanat, Strontiumtitanat, Yttriumoxid, Aluminiumoxid, Blei-Scandium-Tantanat und Blei-Zink-Niobat besteht.
  18. Das Verfahren nach Anspruch 17, weiterhin umfassend: Ausbilden eines Gates auf dem Gate-Dielektrikum, wobei das Gate-Material aus der Gruppe ausgewählt ist, die aus Polysilizium, Metall und einer Kombination davon besteht.
  19. Das Verfahren nach Anspruch 18, weiterhin umfassend: Dotieren des beanspruchten Siliziums, um eine Source und einen Drain auszubilden.
  20. Vorrichtung, umfassend: einen Tri-Gate-Transistor einschließlich einer Strained-Channel-Siliziumregion.
  21. Die Vorrichtung nach Anspruch 20, wobei die Strained-Channel-Siliziumregion eine Dicke von ungefähr zwischen 2 Nanometern und 10 Nanometern aufweist.
  22. Die Vorrichtung nach Anspruch 21, wobei die Strained-Channel-Siliziumregion eine Dicke von ungefähr zwischen 4 Nanometern und 5 Nanometern aufweist.
DE112006000229.5T 2005-01-18 2006-01-04 Nicht-planare MOS-Struktur mit einer Strained-Channel-Region und Verfahren zur Herstellung einer solchen Struktur Expired - Fee Related DE112006000229B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/039,197 US7193279B2 (en) 2005-01-18 2005-01-18 Non-planar MOS structure with a strained channel region
US11/039,197 2005-01-18
PCT/US2006/000378 WO2006078469A1 (en) 2005-01-18 2006-01-04 Non-planar mos structure with a strained channel region

Publications (2)

Publication Number Publication Date
DE112006000229T5 true DE112006000229T5 (de) 2007-11-08
DE112006000229B4 DE112006000229B4 (de) 2016-04-14

Family

ID=36295351

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006000229.5T Expired - Fee Related DE112006000229B4 (de) 2005-01-18 2006-01-04 Nicht-planare MOS-Struktur mit einer Strained-Channel-Region und Verfahren zur Herstellung einer solchen Struktur

Country Status (8)

Country Link
US (2) US7193279B2 (de)
JP (1) JP5408880B2 (de)
KR (1) KR100903902B1 (de)
CN (1) CN101142688B (de)
DE (1) DE112006000229B4 (de)
GB (1) GB2437867B (de)
TW (1) TWI309091B (de)
WO (1) WO2006078469A1 (de)

Families Citing this family (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
KR100625175B1 (ko) * 2004-05-25 2006-09-20 삼성전자주식회사 채널층을 갖는 반도체 장치 및 이를 제조하는 방법
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7470951B2 (en) * 2005-01-31 2008-12-30 Freescale Semiconductor, Inc. Hybrid-FET and its application as SRAM
FR2881877B1 (fr) * 2005-02-04 2007-08-31 Soitec Silicon On Insulator Transistor a effet de champ multi-grille a canal multi-couche
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7538351B2 (en) * 2005-03-23 2009-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an SOI structure with improved carrier mobility and ESD protection
FR2885733B1 (fr) * 2005-05-16 2008-03-07 St Microelectronics Crolles 2 Structure de transistor a trois grilles
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7960791B2 (en) * 2005-06-24 2011-06-14 International Business Machines Corporation Dense pitch bulk FinFET process by selective EPI and etch
US7400031B2 (en) * 2005-09-19 2008-07-15 International Business Machines Corporation Asymmetrically stressed CMOS FinFET
US7452768B2 (en) * 2005-10-25 2008-11-18 Freescale Semiconductor, Inc. Multiple device types including an inverted-T channel transistor and method therefor
US8513066B2 (en) * 2005-10-25 2013-08-20 Freescale Semiconductor, Inc. Method of making an inverted-T channel transistor
US7575975B2 (en) * 2005-10-31 2009-08-18 Freescale Semiconductor, Inc. Method for forming a planar and vertical semiconductor structure having a strained semiconductor layer
US7615806B2 (en) 2005-10-31 2009-11-10 Freescale Semiconductor, Inc. Method for forming a semiconductor structure and structure thereof
US7341916B2 (en) * 2005-11-10 2008-03-11 Atmel Corporation Self-aligned nanometer-level transistor defined without lithography
KR100734304B1 (ko) * 2006-01-16 2007-07-02 삼성전자주식회사 트랜지스터의 제조방법
EP1833094B1 (de) * 2006-03-06 2011-02-02 STMicroelectronics (Crolles 2) SAS Herstellung eines flachen leitenden Kanals aus SiGe
JP2007299951A (ja) * 2006-04-28 2007-11-15 Toshiba Corp 半導体装置およびその製造方法
US7648853B2 (en) * 2006-07-11 2010-01-19 Asm America, Inc. Dual channel heterostructure
US7999251B2 (en) * 2006-09-11 2011-08-16 International Business Machines Corporation Nanowire MOSFET with doped epitaxial contacts for source and drain
US7452758B2 (en) * 2007-03-14 2008-11-18 International Business Machines Corporation Process for making FinFET device with body contact and buried oxide junction isolation
US7821061B2 (en) 2007-03-29 2010-10-26 Intel Corporation Silicon germanium and germanium multigate and nanowire structures for logic and multilevel memory applications
US7932542B2 (en) * 2007-09-24 2011-04-26 Infineon Technologies Ag Method of fabricating an integrated circuit with stress enhancement
CN100570823C (zh) * 2007-11-06 2009-12-16 清华大学 一种使用缩颈外延获得低位错密度外延薄膜的方法
US7629643B2 (en) * 2007-11-30 2009-12-08 Intel Corporation Independent n-tips for multi-gate transistors
KR100920047B1 (ko) * 2007-12-20 2009-10-07 주식회사 하이닉스반도체 수직형 트랜지스터 및 그의 형성방법
US8129749B2 (en) * 2008-03-28 2012-03-06 Intel Corporation Double quantum well structures for transistors
US8278687B2 (en) * 2008-03-28 2012-10-02 Intel Corporation Semiconductor heterostructures to reduce short channel effects
KR101505494B1 (ko) * 2008-04-30 2015-03-24 한양대학교 산학협력단 무 커패시터 메모리 소자
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8053838B2 (en) * 2008-06-26 2011-11-08 International Business Machines Corporation Structures, fabrication methods, design structures for strained fin field effect transistors (FinFets)
US7833891B2 (en) * 2008-07-23 2010-11-16 International Business Machines Corporation Semiconductor device manufacturing method using oxygen diffusion barrier layer between buried oxide layer and high K dielectric layer
US7884354B2 (en) * 2008-07-31 2011-02-08 Intel Corporation Germanium on insulator (GOI) semiconductor substrates
US7979836B2 (en) * 2008-08-15 2011-07-12 International Business Machines Corporation Split-gate DRAM with MuGFET, design structure, and method of manufacture
US7781283B2 (en) * 2008-08-15 2010-08-24 International Business Machines Corporation Split-gate DRAM with MuGFET, design structure, and method of manufacture
US8237195B2 (en) * 2008-09-29 2012-08-07 Fairchild Semiconductor Corporation Power MOSFET having a strained channel in a semiconductor heterostructure on metal substrate
US8184472B2 (en) * 2009-03-13 2012-05-22 International Business Machines Corporation Split-gate DRAM with lateral control-gate MuGFET
JP5645368B2 (ja) * 2009-04-14 2014-12-24 株式会社日立製作所 半導体装置およびその製造方法
KR101089659B1 (ko) 2009-06-03 2011-12-06 서울대학교산학협력단 돌출된 바디를 저장노드로 하는 메모리 셀 및 그 제조방법
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
JP5829611B2 (ja) * 2009-09-30 2015-12-09 三重富士通セミコンダクター株式会社 電界効果トランジスタ及びその製造方法
US8021949B2 (en) * 2009-12-01 2011-09-20 International Business Machines Corporation Method and structure for forming finFETs with multiple doping regions on a same chip
US8440998B2 (en) 2009-12-21 2013-05-14 Intel Corporation Increasing carrier injection velocity for integrated circuit devices
US8633470B2 (en) * 2009-12-23 2014-01-21 Intel Corporation Techniques and configurations to impart strain to integrated circuit devices
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
CN102468303B (zh) * 2010-11-10 2015-05-13 中国科学院微电子研究所 半导体存储单元、器件及其制备方法
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
KR101891373B1 (ko) 2011-08-05 2018-08-24 엠아이이 후지쯔 세미컨덕터 리미티드 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
TWI499006B (zh) * 2011-10-07 2015-09-01 Etron Technology Inc 動態記憶體結構
CN103137671B (zh) * 2011-12-02 2015-06-24 中芯国际集成电路制造(上海)有限公司 多栅极场效应晶体管及其制作方法
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
KR101835655B1 (ko) * 2012-03-06 2018-03-07 삼성전자주식회사 핀 전계 효과 트랜지스터 및 이의 제조 방법
US8872284B2 (en) * 2012-03-20 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with metal gate stressor
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
CN103367432B (zh) * 2012-03-31 2016-02-03 中芯国际集成电路制造(上海)有限公司 多栅极场效应晶体管及其制造方法
CN103515209B (zh) * 2012-06-19 2017-07-14 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN103515420B (zh) * 2012-06-26 2016-06-29 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US9136383B2 (en) 2012-08-09 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9190346B2 (en) 2012-08-31 2015-11-17 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US9817928B2 (en) 2012-08-31 2017-11-14 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
CN104854698A (zh) 2012-10-31 2015-08-19 三重富士通半导体有限责任公司 具有低变化晶体管外围电路的dram型器件以及相关方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9379018B2 (en) 2012-12-17 2016-06-28 Synopsys, Inc. Increasing Ion/Ioff ratio in FinFETs and nano-wires
US8847324B2 (en) * 2012-12-17 2014-09-30 Synopsys, Inc. Increasing ION /IOFF ratio in FinFETs and nano-wires
US8957476B2 (en) * 2012-12-20 2015-02-17 Intel Corporation Conversion of thin transistor elements from silicon to silicon germanium
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
CN103915483B (zh) * 2012-12-28 2019-06-14 瑞萨电子株式会社 具有被改造以减少漏电流的沟道芯部的场效应晶体管及制作方法
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US8951870B2 (en) * 2013-03-14 2015-02-10 International Business Machines Corporation Forming strained and relaxed silicon and silicon germanium fins on the same wafer
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
GB2549911A (en) * 2013-06-26 2017-11-01 Intel Corp Conversion of thin transistor elements from silicon to silicon germanium
CN103413828A (zh) * 2013-07-18 2013-11-27 清华大学 多边形沟道层多栅结构隧穿晶体管及其形成方法
US8952420B1 (en) 2013-07-29 2015-02-10 Stmicroelectronics, Inc. Method to induce strain in 3-D microfabricated structures
US9496397B2 (en) 2013-08-20 2016-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. FinFet device with channel epitaxial region
US8951850B1 (en) 2013-08-21 2015-02-10 International Business Machines Corporation FinFET formed over dielectric
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
US9099559B2 (en) 2013-09-16 2015-08-04 Stmicroelectronics, Inc. Method to induce strain in finFET channels from an adjacent region
JP6235325B2 (ja) * 2013-12-10 2017-11-22 株式会社東芝 電界効果トランジスタ及びその製造方法、半導体デバイス及びその製造方法
EP3084834A4 (de) * 2013-12-16 2017-08-02 Intel Corporation Gespannte doppelte mantelschichten für halbleiterbauelemente
US9196710B2 (en) * 2014-02-11 2015-11-24 GlobalFoundries, Inc. Integrated circuits with relaxed silicon / germanium fins
US20150255555A1 (en) * 2014-03-05 2015-09-10 Globalfoundries Inc. Methods of forming a non-planar ultra-thin body device
US9443963B2 (en) 2014-04-07 2016-09-13 International Business Machines Corporation SiGe FinFET with improved junction doping control
US9985030B2 (en) 2014-04-07 2018-05-29 International Business Machines Corporation FinFET semiconductor device having integrated SiGe fin
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
KR101628197B1 (ko) 2014-08-22 2016-06-09 삼성전자주식회사 반도체 소자의 제조 방법
KR102255174B1 (ko) * 2014-10-10 2021-05-24 삼성전자주식회사 활성 영역을 갖는 반도체 소자 및 그 형성 방법
WO2016060337A1 (ko) * 2014-10-13 2016-04-21 한국과학기술원 전계 효과 트랜지스터의 제조 방법
US9614057B2 (en) * 2014-12-30 2017-04-04 International Business Machines Corporation Enriched, high mobility strained fin having bottom dielectric isolation
US9543323B2 (en) * 2015-01-13 2017-01-10 International Business Machines Corporation Strain release in PFET regions
KR102310080B1 (ko) * 2015-03-02 2021-10-12 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9954107B2 (en) * 2015-05-05 2018-04-24 International Business Machines Corporation Strained FinFET source drain isolation
US9607901B2 (en) 2015-05-06 2017-03-28 Stmicroelectronics, Inc. Integrated tensile strained silicon NFET and compressive strained silicon-germanium PFET implemented in FINFET technology
FR3036847A1 (fr) * 2015-05-27 2016-12-02 St Microelectronics Crolles 2 Sas Procede de realisation de transistors mos a largeur de canal augmentee, a partir d'un substrat de type soi, en particulier fdsoi, et circuit integre correspondant
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
US9680018B2 (en) * 2015-09-21 2017-06-13 International Business Machines Corporation Method of forming high-germanium content silicon germanium alloy fins on insulator
US9601385B1 (en) * 2016-01-27 2017-03-21 International Business Machines Corporation Method of making a dual strained channel semiconductor device
US9748404B1 (en) * 2016-02-29 2017-08-29 International Business Machines Corporation Method for fabricating a semiconductor device including gate-to-bulk substrate isolation
US9871139B2 (en) * 2016-05-23 2018-01-16 Samsung Electronics Co., Ltd. Sacrificial epitaxial gate stressors
CN108010880A (zh) * 2016-10-31 2018-05-08 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
WO2018182749A1 (en) * 2017-04-01 2018-10-04 Intel Corporation Germanium-rich channel transistors including one or more dopant diffusion barrier elements
WO2020150482A1 (en) * 2019-01-16 2020-07-23 The Regents Of The University Of California Wafer bonding for embedding active regions with relaxed nanofeatures
CN111509048A (zh) * 2020-04-28 2020-08-07 上海华力集成电路制造有限公司 N型鳍式晶体管及其制造方法

Family Cites Families (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346834A (en) 1988-11-21 1994-09-13 Hitachi, Ltd. Method for manufacturing a semiconductor device and a semiconductor memory device
KR930003790B1 (ko) 1990-07-02 1993-05-10 삼성전자 주식회사 반도체 장치의 캐패시터용 유전체
JP3202223B2 (ja) 1990-11-27 2001-08-27 日本電気株式会社 トランジスタの製造方法
US5292670A (en) 1991-06-10 1994-03-08 Texas Instruments Incorporated Sidewall doping technique for SOI transistors
JP2572003B2 (ja) 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
JPH0793441B2 (ja) 1992-04-24 1995-10-09 ヒュンダイ エレクトロニクス インダストリーズ カンパニー リミテッド 薄膜トランジスタ及びその製造方法
EP0623963A1 (de) 1993-05-06 1994-11-09 Siemens Aktiengesellschaft MOSFET auf SOI-Substrat
US6730549B1 (en) 1993-06-25 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
JP3460863B2 (ja) 1993-09-17 2003-10-27 三菱電機株式会社 半導体装置の製造方法
GB2295488B (en) 1994-11-24 1996-11-20 Toshiba Cambridge Res Center Semiconductor device
US5716879A (en) 1994-12-15 1998-02-10 Goldstar Electron Company, Ltd. Method of making a thin film transistor
US5658806A (en) 1995-10-26 1997-08-19 National Science Council Method for fabricating thin-film transistor with bottom-gate or dual-gate configuration
JP3376211B2 (ja) * 1996-05-29 2003-02-10 株式会社東芝 半導体装置、半導体基板の製造方法及び半導体装置の製造方法
US5817560A (en) 1996-09-12 1998-10-06 Advanced Micro Devices, Inc. Ultra short trench transistors and process for making same
US5827769A (en) 1996-11-20 1998-10-27 Intel Corporation Method for fabricating a transistor with increased hot carrier resistance by nitridizing and annealing the sidewall oxide of the gate electrode
JPH1140811A (ja) 1997-07-22 1999-02-12 Hitachi Ltd 半導体装置およびその製造方法
US5963817A (en) * 1997-10-16 1999-10-05 International Business Machines Corporation Bulk and strained silicon on insulator using local selective oxidation
US6351040B1 (en) 1998-01-22 2002-02-26 Micron Technology, Inc. Method and apparatus for implementing selected functionality on an integrated circuit device
US6097065A (en) 1998-03-30 2000-08-01 Micron Technology, Inc. Circuits and methods for dual-gated transistors
US6380558B1 (en) 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6252284B1 (en) 1999-12-09 2001-06-26 International Business Machines Corporation Planarized silicon fin device
JP3846706B2 (ja) 2000-02-23 2006-11-15 信越半導体株式会社 ウエーハ外周面取部の研磨方法及び研磨装置
US6483156B1 (en) 2000-03-16 2002-11-19 International Business Machines Corporation Double planar gated SOI MOSFET structure
US20020011612A1 (en) 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP4044276B2 (ja) 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6562665B1 (en) 2000-10-16 2003-05-13 Advanced Micro Devices, Inc. Fabrication of a field effect transistor with a recess in a semiconductor pillar in SOI technology
US7163864B1 (en) 2000-10-18 2007-01-16 International Business Machines Corporation Method of fabricating semiconductor side wall fin
US6413802B1 (en) 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6716684B1 (en) 2000-11-13 2004-04-06 Advanced Micro Devices, Inc. Method of making a self-aligned triple gate silicon-on-insulator device
US6396108B1 (en) 2000-11-13 2002-05-28 Advanced Micro Devices, Inc. Self-aligned double gate silicon-on-insulator (SOI) device
US7115954B2 (en) 2000-11-22 2006-10-03 Renesas Technology Corp. Semiconductor device including stress inducing films formed over n-channel and p-channel field effect transistors and a method of manufacturing the same
JP2002198368A (ja) 2000-12-26 2002-07-12 Nec Corp 半導体装置の製造方法
JP3488914B2 (ja) * 2001-01-19 2004-01-19 名古屋大学長 半導体装置製造方法
US6475890B1 (en) 2001-02-12 2002-11-05 Advanced Micro Devices, Inc. Fabrication of a field effect transistor with an upside down T-shaped semiconductor pillar in SOI technology
US6475869B1 (en) 2001-02-26 2002-11-05 Advanced Micro Devices, Inc. Method of forming a double gate transistor having an epitaxial silicon/germanium channel region
FR2822293B1 (fr) 2001-03-13 2007-03-23 Nat Inst Of Advanced Ind Scien Transistor a effet de champ et double grille, circuit integre comportant ce transistor, et procede de fabrication de ce dernier
JP2002298051A (ja) 2001-03-30 2002-10-11 Mizuho Bank Ltd ポイント交換サービス・システム
SG112804A1 (en) 2001-05-10 2005-07-28 Inst Of Microelectronics Sloped trench etching process
US6635923B2 (en) 2001-05-24 2003-10-21 International Business Machines Corporation Damascene double-gate MOSFET with vertical channel regions
US6960806B2 (en) * 2001-06-21 2005-11-01 International Business Machines Corporation Double gated vertical transistor with different first and second gate materials
JP2003017508A (ja) 2001-07-05 2003-01-17 Nec Corp 電界効果トランジスタ
US6689650B2 (en) 2001-09-27 2004-02-10 International Business Machines Corporation Fin field effect transistor with self-aligned gate
JP2003158250A (ja) * 2001-10-30 2003-05-30 Sharp Corp ＳｉＧｅ／ＳＯＩのＣＭＯＳおよびその製造方法
US20030085194A1 (en) 2001-11-07 2003-05-08 Hopkins Dean A. Method for fabricating close spaced mirror arrays
US7385262B2 (en) 2001-11-27 2008-06-10 The Board Of Trustees Of The Leland Stanford Junior University Band-structure modulation of nano-structures in an electric field
US6657259B2 (en) 2001-12-04 2003-12-02 International Business Machines Corporation Multiple-plane FinFET CMOS
US6610576B2 (en) 2001-12-13 2003-08-26 International Business Machines Corporation Method for forming asymmetric dual gate transistor
KR100442089B1 (ko) 2002-01-29 2004-07-27 삼성전자주식회사 노치된 게이트 전극을 갖는 모스 트랜지스터의 제조방법
KR100458288B1 (ko) 2002-01-30 2004-11-26 한국과학기술원 이중-게이트 ＦｉｎＦＥＴ 소자 및 그 제조방법
US20030151077A1 (en) 2002-02-13 2003-08-14 Leo Mathew Method of forming a vertical double gate semiconductor device and structure thereof
JP3782021B2 (ja) 2002-02-22 2006-06-07 株式会社東芝 半導体装置、半導体装置の製造方法、半導体基板の製造方法
US6635909B2 (en) 2002-03-19 2003-10-21 International Business Machines Corporation Strained fin FETs structure and method
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6680240B1 (en) 2002-06-25 2004-01-20 Advanced Micro Devices, Inc. Silicon-on-insulator device with strained device film and method for making the same with partial replacement of isolation oxide
JP2004079887A (ja) * 2002-08-21 2004-03-11 Renesas Technology Corp 半導体装置
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US7163851B2 (en) 2002-08-26 2007-01-16 International Business Machines Corporation Concurrent Fin-FET and thick-body device fabrication
US6800910B2 (en) 2002-09-30 2004-10-05 Advanced Micro Devices, Inc. FinFET device incorporating strained silicon in the channel region
JP4546021B2 (ja) * 2002-10-02 2010-09-15 ルネサスエレクトロニクス株式会社 絶縁ゲート型電界効果型トランジスタ及び半導体装置
US6706571B1 (en) 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
US6611029B1 (en) 2002-11-08 2003-08-26 Advanced Micro Devices, Inc. Double gate semiconductor device having separate gates
US6787439B2 (en) 2002-11-08 2004-09-07 Advanced Micro Devices, Inc. Method using planarizing gate material to improve gate critical dimension in semiconductor devices
US6855990B2 (en) * 2002-11-26 2005-02-15 Taiwan Semiconductor Manufacturing Co., Ltd Strained-channel multiple-gate transistor
US6709982B1 (en) 2002-11-26 2004-03-23 Advanced Micro Devices, Inc. Double spacer FinFET formation
US6686231B1 (en) 2002-12-06 2004-02-03 Advanced Micro Devices, Inc. Damascene gate process with sacrificial oxide in semiconductor devices
US6645797B1 (en) 2002-12-06 2003-11-11 Advanced Micro Devices, Inc. Method for forming fins in a FinFET device using sacrificial carbon layer
US6794718B2 (en) 2002-12-19 2004-09-21 International Business Machines Corporation High mobility crystalline planes in double-gate CMOS technology
WO2004059726A1 (en) 2002-12-20 2004-07-15 International Business Machines Corporation Integrated antifuse structure for finfet and cmos devices
US6762483B1 (en) * 2003-01-23 2004-07-13 Advanced Micro Devices, Inc. Narrow fin FinFET
US6803631B2 (en) * 2003-01-23 2004-10-12 Advanced Micro Devices, Inc. Strained channel finfet
US7304336B2 (en) 2003-02-13 2007-12-04 Massachusetts Institute Of Technology FinFET structure and method to make the same
US6855606B2 (en) 2003-02-20 2005-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-rod devices
US6921913B2 (en) 2003-03-04 2005-07-26 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel transistor structure with lattice-mismatched zone
US6828628B2 (en) * 2003-03-05 2004-12-07 Agere Systems, Inc. Diffused MOS devices with strained silicon portions and methods for forming same
US6716690B1 (en) 2003-03-12 2004-04-06 Advanced Micro Devices, Inc. Uniformly doped source/drain junction in a double-gate MOSFET
JP4563652B2 (ja) 2003-03-13 2010-10-13 シャープ株式会社 メモリ機能体および微粒子形成方法並びにメモリ素子、半導体装置および電子機器
US6844238B2 (en) 2003-03-26 2005-01-18 Taiwan Semiconductor Manufacturing Co., Ltd Multiple-gate transistors with improved gate control
US20040191980A1 (en) 2003-03-27 2004-09-30 Rafael Rios Multi-corner FET for better immunity from short channel effects
US6764884B1 (en) 2003-04-03 2004-07-20 Advanced Micro Devices, Inc. Method for forming a gate in a FinFET device and thinning a fin in a channel region of the FinFET device
TWI231994B (en) * 2003-04-04 2005-05-01 Univ Nat Taiwan Strained Si FinFET
JP3835759B2 (ja) * 2003-04-08 2006-10-18 株式会社日立製作所 車両外施設・車両間通信装置及び車両外施設・車両間通信システム並びに車両外施設・車両間通信装置を用いた通信方法
US6867433B2 (en) * 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US6838322B2 (en) * 2003-05-01 2005-01-04 Freescale Semiconductor, Inc. Method for forming a double-gated semiconductor device
JP4105044B2 (ja) * 2003-06-13 2008-06-18 株式会社東芝 電界効果トランジスタ
US7812340B2 (en) * 2003-06-13 2010-10-12 International Business Machines Corporation Strained-silicon-on-insulator single-and double-gate MOSFET and method for forming the same
US7045401B2 (en) 2003-06-23 2006-05-16 Sharp Laboratories Of America, Inc. Strained silicon finFET device
US20040262683A1 (en) 2003-06-27 2004-12-30 Bohr Mark T. PMOS transistor strain optimization with raised junction regions
US6960517B2 (en) 2003-06-30 2005-11-01 Intel Corporation N-gate transistor
US6921982B2 (en) 2003-07-21 2005-07-26 International Business Machines Corporation FET channel having a strained lattice structure along multiple surfaces
KR100487566B1 (ko) * 2003-07-23 2005-05-03 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 형성 방법
EP1519420A2 (de) * 2003-09-25 2005-03-30 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Halbleiterbauelement mit mehrfachem Gate und diesbezügliches Herstellungsverfahren
US6835618B1 (en) 2003-08-05 2004-12-28 Advanced Micro Devices, Inc. Epitaxially grown fin for FinFET
US7355253B2 (en) * 2003-08-22 2008-04-08 International Business Machines Corporation Strained-channel Fin field effect transistor (FET) with a uniform channel thickness and separate gates
US6955969B2 (en) * 2003-09-03 2005-10-18 Advanced Micro Devices, Inc. Method of growing as a channel region to reduce source/drain junction capacitance
US7183137B2 (en) 2003-12-01 2007-02-27 Taiwan Semiconductor Manufacturing Company Method for dicing semiconductor wafers
US7388258B2 (en) 2003-12-10 2008-06-17 International Business Machines Corporation Sectional field effect devices
US7705345B2 (en) * 2004-01-07 2010-04-27 International Business Machines Corporation High performance strained silicon FinFETs device and method for forming same
US7385247B2 (en) * 2004-01-17 2008-06-10 Samsung Electronics Co., Ltd. At least penta-sided-channel type of FinFET transistor
EP1566844A3 (de) 2004-02-20 2006-04-05 Samsung Electronics Co., Ltd. Mehrfach-Steuerelektroden Transistor und dessen Herstellungsmethode
US7060539B2 (en) * 2004-03-01 2006-06-13 International Business Machines Corporation Method of manufacture of FinFET devices with T-shaped fins and devices manufactured thereby
US6881635B1 (en) * 2004-03-23 2005-04-19 International Business Machines Corporation Strained silicon NMOS devices with embedded source/drain
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US8450806B2 (en) * 2004-03-31 2013-05-28 International Business Machines Corporation Method for fabricating strained silicon-on-insulator structures and strained silicon-on insulator structures formed thereby
US20050224797A1 (en) 2004-04-01 2005-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS fabricated on different crystallographic orientation substrates
US7023018B2 (en) * 2004-04-06 2006-04-04 Texas Instruments Incorporated SiGe transistor with strained layers
US20050230763A1 (en) * 2004-04-15 2005-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a microelectronic device with electrode perturbing sill
US8669145B2 (en) * 2004-06-30 2014-03-11 International Business Machines Corporation Method and structure for strained FinFET devices
US7348284B2 (en) * 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US20060138548A1 (en) * 2004-12-07 2006-06-29 Thunderbird Technologies, Inc. Strained silicon, gate engineered Fermi-FETs

Also Published As

Publication number Publication date
CN101142688B (zh) 2012-05-23
US7531393B2 (en) 2009-05-12
DE112006000229B4 (de) 2016-04-14
WO2006078469A1 (en) 2006-07-27
US7193279B2 (en) 2007-03-20
GB0714637D0 (en) 2007-09-05
US20060157794A1 (en) 2006-07-20
GB2437867B (en) 2008-07-09
TWI309091B (en) 2009-04-21
KR20070089743A (ko) 2007-08-31
TW200711157A (en) 2007-03-16
JP2008527742A (ja) 2008-07-24
US20060157687A1 (en) 2006-07-20
JP5408880B2 (ja) 2014-02-05
GB2437867A (en) 2007-11-07
KR100903902B1 (ko) 2009-06-19
CN101142688A (zh) 2008-03-12

Similar Documents

Publication Publication Date Title
DE112006000229B4 (de) Nicht-planare MOS-Struktur mit einer Strained-Channel-Region und Verfahren zur Herstellung einer solchen Struktur
DE112005000704B4 (de) Nicht-planarer Bulk-Transistor mit verspanntem Kanal mit erhöhter Mobilität und Verfahren zur Herstellung
DE102006012416B4 (de) Halbleiterbauelement (FET) mit einem runden Nano-Leitungstransistorkanal
DE112005003843B4 (de) Verfahren zum Ausbilden einer Halbleiter-Transistorstruktur und Halbleiter-Transistorstruktur
DE112012000310B4 (de) SILICIUM-NANORÖHREN-MOSFET und HERSTELLUNGSVERFAHREN
DE102012105737B4 (de) FinFET-Bauelement und Verfahren zu dessen Herstellung
DE10339920B4 (de) Verfahren zum Herstellen eines integrierten Schaltungs-Feldeffekttransistors
DE112012005166B4 (de) Verfahren und Struktur zum Bilden von On-Chip-Kondensatoren hoher Qualität mit ETSOI-Transistoren
DE112004002310B4 (de) Trench-Metalloxid-Halbleiter-Feldeffekttransistor mit geschlossenen Zellen und Verfahren zum Herstellen
DE102006062862B4 (de) Verfahren zum Herstellen von Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden
DE112005003584B4 (de) Verfahren zum Herstellen eines Trench-Metalloxid-Halbleiter-Feldeffekttransistors
DE102014113946B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
EP0809860B1 (de) Verfahren zur Herstellung einer SCHICHTSTRUKTUR MIT EINER SILICID-SCHICHT
DE102014113741B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten
DE102006016550B4 (de) Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben
DE112004002633B4 (de) Verfahren zur Herstellung eines Steg-Feldeffekttransistors
DE112020000199B4 (de) Herstellungsverfahren für einen Transistorkanal mit vertikal gestapelten Nanoschichten, die durch finnenförmige Brückenzonen verbunden sind
DE102014107325A1 (de) Halbleiterbauelement
DE102012217491A1 (de) Verringerung der parasitären Kapazität in FinFETs durch Verwendung eines Luftspalts
DE102015117320A1 (de) Halbleitervorrichtung und deren herstellungsverfahren
DE4212829A1 (de) Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren
DE102014204114A1 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt
AT504551A2 (de) Struktur und verfahren zum bilden einer sich lateral erstreckenden dielektrikumschicht in einem trench-gate-fet
EP0993049A1 (de) Vertikaler Feldeffekttransistor mit ringförmigem Graben-Gate und Verfahren zu dessen Herstellung
DE112020000212B4 (de) Verfahren zur herstellung eines transistorkanals mit vertikal gestapelten nanoschichten, die durch finnenförmige brückenzonen verbunden sind

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee