DE112007000574B4

DE112007000574B4 - System und Verfahren zur asymmetrischen Steuerung einer bidirektionalen Hochgeschwindigkeitssignalführung

Info

Publication number: DE112007000574B4
Application number: DE112007000574T
Authority: DE
Inventors: Gerald R. Talbot; Stephen R. Polzin
Original assignee: GlobalFoundries Inc
Current assignee: MediaTek Inc
Priority date: 2006-03-06
Filing date: 2007-02-20
Publication date: 2013-11-28
Anticipated expiration: 2027-02-21
Also published as: GB2448651A; US20070208819A1; TW200801961A; DE112007000574T5; GB2448651B; WO2007102981A2; CN101416435B; CN101416435A; WO2007102981A3; TWI421699B; JP2009529289A; GB0815491D0; KR20080100843A; US7729465B2

Abstract

System (10) mit: einem Folgegerät (110); und einem Hauptgerät (105), das mit dem Folgegerät verbunden und ausgebildet ist, die Datenübertragung zwischen dem Hauptgerät und dem Folgegerät zu steuern; wobei das Hauptgerät ausgebildet ist, die Sendeeigenschaften nach dem adaptiven Modifizieren von Empfängereigenschaften auf der Grundlage von Information, die von dem Folgegerät empfangen wird, adaptiv zu modifizieren; und wobei das Hauptgerät ausgebildet ist, eine Phasenjustierung eines Empfängerabtasttaktsignals des Hauptgeräts in Abhängigkeit von der Information, die von dem Folgegerät bereitgestellt wird, adaptiv zu modifizieren, wobei die von dem Folgegerät bereitgestellte Information eine zyklische Redundanzcodierungs-(CRC)Information enthält, die über einen oder mehrere unidirektionale CRC-Datenwege (112) gesendet wird, und wobei die CRC-Information den Daten entspricht, die von dem Hauptgerät über mehrere bidirektionale Datenwege (114) gesendet werden.

Description

Technisches Gebiet
Diese Erfindung betrifft Kommunikationsverbindungen und betrifft insbesondere die Kommunikation über bidirektionale Verbindungen.
Hintergrund der Erfindung
In vielen Systemen werden konventionelle bidirektionale Hochgeschwindigkeitssignalschemata eingesetzt, in denen der Aufwand zum Steuern der Amplitude und Phase der Signale, die über einen Kanal gesendet werden, in gleicher Weise zwischen den jeweiligen Enden einer Kommunikationsverbindung aufgeteilt sind. In derartigen Systemen ist die Steuerung der Verbindung symmetrisch ausgebildet, so dass der Sender und Empfänger an jeweiligem Ende der Verbindung eine sehr ähnliche Funktionsweise beinhalten.
Ein Beispiel eines derartigen Systems ist ein Speichersystem, in welchem ein komplexes Hauptgerät bzw. Master-Gerät (beispielsweise Speichersteuerung) und einfachere Folgegeräte bzw. Slave-Geräte (beispielsweise Speicherbauelemente) vorgesehen sind. Die bidirektionalen Datenübertragungen entsprechen dabei Schreibdaten, wenn zu dem Folgegerät übertragen wird, und Lesedaten, wenn ausgehend von dem Folgegerät übertragen wird. Um Übertragungen mit hohen Datenraten zu ermöglichen, ist eine Taktphasenwiderherstellungsfunktion in dem Empfänger an jedem Ende des bidirektionalen Datenbusses eingerichtet. Für Kanäle mit einem ausgeprägt starken Frequenzverlust oder Reflektionen wird der Kanal entzerrt bzw. angepasst, um ein „Schließen” eines Datenauges auf Grund der Wirkung von Zwischensymbolsteuerungen (ISI) zu vermeiden. Des weiteren besitzen Verbindungen, die hohe Datenübertragungsraten aufweisen, eine ausgeprägte Wahrscheinlichkeit für das Auftreten von Bitfehlern. Somit wird auch ein Mittel zum Fehlererkennen typischerweise eingerichtet. Wie zuvor angegeben ist, werden diese Funktionen konventioneller Weise an beiden Enden der Verbindung eingerichtet. Es ist jedoch wünschenswert, die Folgegeräte bzw. die untergeordneten oder Slave-Geräte zu vereinfachen, wobei die Steuerung der analogen Eigenschaften der Datensignalformen, die in beiden Richtungen übertragen werden, beibehalten wird.
Die US 2005/0057292 A1 offenbart ein Verfahren zum Steuern eines Haupt- und Folgegerätsystems mittels Hauptgerätsynchronisation.
Die US 2005/0276261 A1 offenbart ein Verfahren zum Kalibrieren eines Kommunikationskanals, der ein erstes und ein zweites Gerät koppelt, mittels Rückkopplung über einen Hilfskanal.
Überblick über die Offenbarung
Die Aufgabe der vorliegenden Erfindung wird durch das System nach Anspruch 1 und das Verfahren nach Anspruch 5 gelöst.
Kurze Beschreibung der Zeichnungen
1 ist eine Blockansicht einer Ausführungsform eines Systems mit einer asymmetrischen Steuerung eines bidirektionalen Datenaustausches.
2 ist eine Ansicht, in der detailliertere Aspekte einer Ausführungsform des Folgegeräts aus 1 gezeigt sind.
3 ist ein Flussdiagramm, das die Funktionsweise der in den 1 und 2 gezeigten Ausführungsformen beschreibt.
4 ist eine Blockansicht, die weitere Details der Ausführungsform des Systems aus 1 mit einer Verwürfelungs- und Entwürfelungslogik zeigt.
5 ist eine Ansicht, die eine Ausführungsform einer beispielhaften Codierung über eine Bytegruppe zeigt.
6 ist eine Ansicht, die eine Ausführungsform des Codierens einer maskierten Schreiboperation darstellt.
7 ist eine Ansicht einer Ausführungsform eines unsymmetrischen geschalteten bidirektionalen Signalführungsschemas.
Obwohl die Erfindung diversen Modifizierungen und alternativen Formen unterliegen kann, sind spezielle Ausführungsformen beispielhaft in den Zeichnungen gezeigt und werden nachfolgend detaillierter beschrieben. Zu beachten ist, dass der Ausdruck „kann” durchgängig in dieser Anmeldung als im Sinne von „möglich” verwendet wird (d. h., hat die Möglichkeit zu, ist in der Lage zu), und nicht im Sinne von „erforderlich” (d. h. muss).
Art bzw. Arten zum Ausführen der Erfindung
1 ist eine Blockansicht einer Ausführungsform eines Systems mit einer asymmetrischen Steuerung eines bidirektionalen Datenaustausches. Das System 10 umfasst eine Hauptsteuerung bzw. eine Mastersteuerung 105, die mit Neben- oder Folgegeräten bzw. Slave-Geräten 110a bis 110n über mehrere Signalwege und eine Verbindungsanordnung 150 verbunden ist. Wie gezeigt, enthalten die Signalwege bidirektionale (bidir) Datenwege 114, Befehlswege 116 und zyklisch Redundanzcodierungs-(CRC) und augenstatistische Informationswege 112. Zu beachten ist, dass das Folgegerät 110n anzeigen soll, das eine beliebige Anzahl an Folgegeräten verwendet werden kann. Zu beachten ist ferner, dass Komponenten, die eine Referenzzahl und einen Buchstaben aufweisen, auch nur durch die Zahl alleine genannt werden können. Beispielsweise kann das Folgegerät 110a auch als Folgegerät 110 bezeichnet werden, sofern dies angebracht ist.
In der dargestellten Ausführungsform enthält die Hauptsteuerung 105 eine Sendeeinheit 106, eine Empfangseinheit 107 und eine Steuereinheit 108, die mit der Sendeeinheit 106 und der Empfangseinheit 107 verbunden ist. In einer Ausführungsform ist das System 10 beispielsweise ein Speichersubsystem. Die Hauptsteuerung 105 kann eine Speichersteuerung sein und die Folgeräte 110a bis 110n können Speichereinrichtungen sein, etwa Bauelemente aus der Familie der dynamischen Speicher mit wahlfreiem Zugriff (DRAM), um ein Beispiel zu nennen. Die Verbindungsanordnung 150 kann ein Verbindungselement sein, etwa wie es auf einem Speicher mit wahlfreiem Speichermodul anzutreffen ist, das mehrere Speicherbausteine aufweist, etwa die Folgegeräte 110. Des weiteren können die Befehlswege 116 Adressen- und Steuerinformation übertragen, und die bidirektionalen Datenwege 114 können Daten in beide Richtungen übertragen. Die CRC- und Augenstatistikwege 112 übertragen CRC-Information von dem Folgegerät 110 zu dem Hauptgerät 105. Wie in Verbindung mit der Beschreibung der 2 detaillierter dargestellt ist, können die CRC- und Augenstatistikwege 112 auch eine Datensignalphaseninformation, die von dem Folgegerät 110 erzeugt wird, übertragen. Zu beachten ist, dass im Allgemeinen das System 10 eine beliebige Art eines Systems repräsentiert, das bidirektionale Datenwege verwendet.
In einer Ausführungsform enthält der CRC- und Augenstatistikweg 112 zwei Signalwege, obwohl eine beliebige Anzahl an Signalwegen verwendet werden kann. Die bidirektionalen Datenwegen 114 enthalten eine Reihe von 8-Bit-(Byte-breite) Datenwege. Beispielsweise ist der volle Datenweg 64 Bits breit, wobei der Datenweg auch in Teile mit Größe eines Bytes unterteilt sein kann, und der vollständige Datenweg kann eine beliebige Anzahl an Datenbits aufweisen und kann in Bereiche mit unterschiedlicher Größe eingeteilt sein.
Wie zuvor angegeben ist, wird in vielen konventionellen Systemen die bidirektionale Hochgeschwindigkeitskommunikation durch Implementieren von Steuerfunktionen, etwa die Taktphasenwiederherstellung, die Kanalentzerrung, die Fehlererkennung und dergleichen in beiden Kommunikationseinrichtungen gesteuert. Wie jedoch detaillierter nachfolgend beschrieben ist, wird das Folgegerät 110 vereinfacht. Die Hauptsteuerung 105 enthält damit eine Steuerfunktion, die dynamisch und adaptiv die Signaleigenschaften (beispielsweise Phase und Entzerrung und Spannungsoffset, etc.) übertragener Daten auf der Grundlage von Informationen, die von dem Folgegerät 110 erhalten wurden, einstellt, um das Folgegerät 110 in die Lage zu versetzen, die Daten in korrekter Weise zu lesen. Des weiteren kann die Hauptsteuerung 105 die internen Empfängereigenschaften so einstellen, dass das Hauptgerät 105 Daten, die von dem Folgegerät 110 gesendet werden, empfängt.
Insbesondere erfordern die Unsicherheiten bei der Verzögerung in dem Übertragungsweg für unterschiedliche Signale bei hohen Datenraten in einem Bus eine Phaseneinstellung pro Bit eines Abtasttaktsignals des Empfängers. Um eine Verwendung dieser Schaltung in dem Folgegerät 110 zu vermeiden, kann die Hauptsteuerung 105 die Phase seines gesendeten Signals einstellen, so dass diese zu dem Abtasttaktsignal justiert ist, das innerhalb des Folgegeräts erzeugt wird, wodurch aufwendige Phasenverschiebungsschaltungen in dem Folgeräte vermieden werden können.
Somit erhält die Sendeeinheit 106 Information von dem Folgegerät 110, die verwendet werden kann, um die Sendephase einzustellen. Das Folgegerät 110 umfasst eine Augenstatistik- und CRC-Erzeugungslogik 118, die statistische Werte über die Randposition von Datenübergängen sammelt unter Anwendung eines Phasendetektors (in 2 gezeigt), der manchmal auch als „bang-bang-Phasendetektor” bezeichnet wird. Die „Früh/Spät-Signale” aus diesem Detektor können integriert werden und werden der Hauptsteuerung 105 über unidirektionale CRC-Signalwege 112 zugeleitet. In einer Ausführungsform sendet das Folgegerät 110 diese Information zu der Hauptsteuerung 105 für jede empfangene „Bitspur” oder Datenweg.
Des weiteren ist bei hohen Datenraten die Wahrscheinlichkeit dafür, dass ein Folgegerät 110 oder die Hauptsteuerung 105 einen Bitfehler empfängt, sehr ausgeprägt. Daher ist es erforderlich, Übertragungen mit einer Fehlererkennungscodierung zu benutzen, die in robuster Weise Mehrfachbitfehler innerhalb eines geschützten Blocks erkennen kann. Wenn ein Fehler auf der Verbindung in beliebiger Richtung erkannt wird, kann die Hauptsteuerung 105 den Fehler durch Wiederholen des Vorgangs korrigieren.
In einer Ausführungsform wird eine CRC-Codierung verwendet, um eine Mehrfachbitfehlererkennung zu ermöglichen. Insbesondere berechnet, wie in 2 gezeigt ist, zur Vereinfachung in dem Folgegerät und zum Berichten von Fehlern an die Hauptsteuerung 105 das Folgegerät 110 eine CRC auf der Grundlage der Daten, die es erzeugt, oder der Daten, die es empfängt. Um daher die CRC-Information zurück zur Hauptsteuerung 105 zu übertragen, werden eine oder mehrere unidirektionale CRC-Signalwege 112 verwendet. Wie in 2 gezeigt ist, berechnet eine CRC-Erzeugungseinheit 230 die CRC auf der Grundlage ihrer internen Daten und sendet die CRC-Daten zurück an die Hauptsteuerung 105.
In einer Ausführungsform wird die CRC-Information berechnet und parallel mit den Daten für eine Übertragung von dem Folgegerät 110 zu der Hauptsteuerung 105 gesendet, so dass die CRC zur selben Zeit wie der zu schützende Datenblock verfügbar ist, wenn dieser die Hauptsteuerung 105 erreicht.
Zu beachten ist, dass bei einer Übertragung von der Hauptsteuerung 105 an das Folgegerät 110 es eine gewisse inhärente Verzögerung durch das Folgegerät 110 beim internen Empfangen der Daten, dem Berechnen der CRC und dem Senden dieser CRC an die Hauptsteuerung 105 geben kann. Wie jedoch nachfolgend im Zusammenhang mit der 5 beschrieben ist, kann diese Verzögerung mit einer Lücke überbrückt werden, die in den Datenbus bei einer Busübertragung „lesen zu schreiben” und „schreiben zu lesen” eingefügt wird.
2 ist eine Ansicht, die detailliertere Aspekte einer Ausführungsform des in 1 gezeigten Folgegeräts darstellt. Das Folgegerät 110 enthält die Logik 118, die einen Dateneingangspuffer 209 aufweist, der mit einem Signalweg der bidir-Datenwege 114 verbunden ist, und mit einem Eingang eines Flip-Flops 208 verbunden ist. Der Ausgang des FF 208 ist mit einer Folgegerätkernlogik 205 verbunden. Ein Datenausgangssignal der Folgegerätkernlogik 255 ist ferner mit einem Eingang eines FF 206 verbunden. Der Ausgang des FF 206 ist mit einem Datenausgangspuffer verbunden, der mit dem gleichen Signalweg verbunden ist. Der Eingang eines FF 207 ist ferner mit dem Signalweg der bidir-Daten 114 verbunden. Der Ausgang des FF 207 ist mit einer Augenberechnungseinheit 225 verbunden. Der Ausgang der Augenberechnungseinheit 225 ist mit einem einzelnen Eingang eines Multiplexers 205 verbunden. Die Signale „Daten ein” und „Daten aus” sind mit einer CRC-Einheit 230 verbunden, deren Ausgang wiederum mit einem weiteren Eingang des Multiplexers 250 verbunden ist. Der Ausgang des Multiplexers 250 ist mit dem Eingang des FF 205 verbunden. Der Ausgang des FF 205 ist mit einem Puffer 201 verbunden, der mit einem einzigen Signalweg der CRC- und Augenstatistiksignalwege 112 verbunden ist. Es wird ein Folgegerätabtasttaktsignal jedem Takteingang der FF 205 bis 208 zugeleitet.
In der dargestellten Ausführungsform tasten die FF 207 und FF 208 das analoge Spannungssignal am Ausgang des Puffers 209 an der Flanke bzw. am Rand und im Zentrum des Datensignals entsprechend ab. Diese beiden Abtastwerte sind die Eingangssignale für die Augenberechnungseinheit 225, die diverse statistische Werte über das empfangene Datenauge berechnet. Um die Phase der von der Hauptsteuerung 105 gesendeten Daten einzustellen, wird jeder Übergang am Rand in einem Zähler/Register 226 innerhalb der Augenberechnungseinheit 225 aufaddiert. In einer Ausführungsform führen frühe Flanken und späte Flanken zu einer Erhöhung bzw. Herabsetzung des Registers 226, das einen skalierten Index für die Phase der Sendedaten bereitstellt. Wie nachfolgend beschrieben ist, können zusätzliche statistische Werte angesammelt werden, um die Senderentzerrung und die Eingangsempfängeroffseteinstellung der Hauptsteuerung 105 einzustellen.
In einer Ausführungsform wird die Phaseninformation für jeden empfangenen Datenbitübergang angesammelt. Diese Phaseninformation kann über eine 16-Bit-Sequenz pro Datenweg angesammelt werden. Das Register 226 kann ein Vier-Bit-Zähler sein, der in Abhängigkeit davon, ob der Übergang spät oder früh ist, erhöht oder verringert wird. Das Folgegerät 110 sendet ein einzelnes Bit pro Datenweg zurück zu der Hauptsteuerung 105 pro 16-Bit-Sequenz, um anzugeben, ob der Vier-Bit-Zählerwert positiv oder negativ ist. Nach dem Empfangen der Übergangsfehlerinformation kann die Steuereinheit 108 ferner diese Übergangsinformation integrieren, um die Phase der gesendeten Daten zu steuern. Die Sendeeinheit 106 kann die Phase der gesendeten Daten einstellen oder modifizieren, bis das Folgegerät 110 auf die Daten eingerastet ist.
Wie zuvor angegeben ist, kann die Hauptsteuerung 105 die Empfängerschaltung so einstellen, dass diese die von dem Folgegerät 110 gesendeten Daten in korrekter Weise empfängt. In einer Ausführungsform enthält die Empfangseinheit 107 eine Abtasttakteinstelllogik 103, die einen „bang-bang-Phasendetektor” ähnlich zu dem in 2 gezeigten Phasendetektor aufweist. Wenn die Hauptsteuerung 105 Daten von dem Folgegerät 110 empfängt, verwendet die Empfangseinheit 107 den „bang-bang-Phasendetektor”, um ihren eigenen lokalen Abtasttakt einzustellen, so dass in besserer Weise die von dem Folgegerät 110 gesendeten Daten empfangen werden. Dies ist detaillierter in Verbindung mit der 3 dargelegt.
Zusätzlich zur Phaseneinstellung der gesendeten Daten und zur Einstellung des Empfangsabtasttaktsignals innerhalb der Empfangseinheit 107 ist es notwendig, die Datenwegkanäle zu entzerren. Insbesondere müssen auf Grund der Verluste der hohen Frequenzen des Kanals und/oder auf Grund von Reflektionen, die durch die mehreren Folgegeräte 110, die mit dem gleichen Kanal verbunden sind (wie in 1 gezeigt ist), hervorgerufen werden, die Datenwege entzerrt werden. Die Entzerrung der Datenwege kann den Öffnungsgrad des Auges in der Empfängerlogik des Folgegeräts 110 optimieren. Somit enthält in einer Ausführungsform die Sendeeinheit 106 eine Phasen- und Entzerreinheit 103, die einen Filter mit finiter Impulsantwort (FIR) mit mehreren Koeffizienten aufweist, um ihre Digital/Analog-Wandlerausgangsstufe anzusteuern.
In einer Ausführungsform werden die Koeffizienten für den FIR-Filter trainiert oder adaptiv an die Eigenschaften für jeden einzelnen Datenweg angepasst. Um es der Sendeeinheit 106 zu ermöglichen, ihre Entzerrung einzustellen, empfängt die Hauptsteuerung 105 eine Fehlerinformation von dem Folgegerät 110, die der ISI entspricht, die von jedem Eingang des Folgegeräts 110 „gesehen wird”.
Um die Logik zu vereinfachen oder zu reduzieren, die innerhalb des Folgegeräts 110 benötigt wird, wird die Logik 118 innerhalb des Folgegeräts 110 ebenfalls von der Entzerrereinheit 103 in der Sendeeinheit 106 verwendet, wobei die Datenphase abgetastet wird, um zu bestimmen, wie gut die Entzerrung des Kanals erfolgt. Um das Folgegerät 110 in die Lage zu versetzen, einen Fehlerwert der empfangenen Augenamplitude zu erzeugen, sendet die Hauptsteuerung 105 Befehle an das Folgegerät 110, die das Folgegerät 110 veranlassen, seinen Eingangsempfangsschwellwert um einen gewissen Betrag zu ändern. Dieser Offset kann so gewählt sein, dass auf einem korrekt entzerrten Kanal eine Fehlerrate von ungefähr 50% besteht und eine Abweichung von dieser 50% Fehlerrate der Hauptsteuerung 105 anzeigt, das ein Fehler in der Entzerrung vorliegt, die es an der Sendeeinheit 106 vornimmt. Wie alternativ in 2 gezeigt ist, kann die Hauptsteuerung 105 einen Empfangsschwellwert bereitstellen, indem dieser direkt dem Folgegerät 110 über einen weiteren Signalweg in der Schnittstelle zugeführt wird.
In einer Ausführungsform sendet die Hauptsteuerung 105 Blöcke mit 16 Bits und das Folgegerät 110 berichtet den Wert, der für das 15. Bit dieses aktuellen 16-Bit-Blocks ermittelt wurde. Die Hauptsteuerung 105 sendet Zufallsdaten für alle Datenbits in diesem Block mit Ausnahme des 15. Bits, das einen vorbestimmten Wert aufweist, der so gewählt ist, dass dieser mit dem Offsetwert übereinstimmt, den das Folgegerät 110 in seinem Empfänger verwendet. Da die Hauptsteuerung auch die Datenwerte kennt, die sie sendet, kann sie diese Datenwerte für jeden einzelnen Koeffizienten verwenden, um den Wert jedes Koeffizienten in Abhängigkeit von dem Vorzeichen des Fehlerbits, das von dem Folgegerät 110 zurückgegeben wird, einzustellen. Die Sendekoeffizienten werden dann unter Anwendung eines Algorithmus trainiert, etwa beispielsweise dem Vorzeichen-Vorzeichen-LMS-Anpassungsalgorithmus. Die Anzahl der zu trainierenden Koeffizienten ist eine Funktion der Länge des Endbereichs der Impulsantwort des Kanals.
In einer Ausführungsform wird in der Hauptsteuerung 105 ein Entscheidungsrückkopplungsentzerrer (DFE) mit vier Abgriffen verwendet, um eine Impulsantwort zu korrigieren, die Nullen in der Übertragungsantwort des Kanals aufweist, die Reflektionen auf Grund der Anschlussleitungen der Folgegeräte enthält, die auf Grund des Mehrfachdatenbusses notwendig sind. Es ist jedoch zu beachten, dass in anderen Ausführungsformen eine beliebige Anzahl an Abgriffen verwendet werden kann, um beispielsweise Reflektionen zu berücksichtigen, die durch einen Umlauf in dem Kanal hervorgerufen werden.
3 ist ein Flussdiagramm, das die Funktionsweise der in 1 und 2 gezeigten Ausführungsformen beschreibt. Insbesondere ist, wie zuvor beschrieben ist, die Hauptsteuerung ausgebildet, ihre Sende- und Empfangseigenschaften so adaptiv zu modifizieren, dass sie Daten sendet, die in korrekter Weise von dem Folgegerät empfangen werden, und dass sie in korrekter Weise Daten empfängt, die von dem Folgegerät gesendet werden.
Es sei gemeinsam auf die 1 bis 3 verwiesen, wobei zu Beginn im Block 300 in 3 nach einem Rücksetzzustand oder nach einem Einschalten die Empfangseinheit 107 der Hauptsteuerung 105 so eingestellt wird, dass sie mindestens zwei Datenwege der CRC-Wege 112 empfängt. Folglich schreibt die Hauptsteuerung 105 ein bekanntes erstes Übungsmuster an eine vorbestimmte Stelle innerhalb des Folgegeräts 110 (Block 305). In Reaktion auf die Schreiboperation erzeugt das Folgegerät 110 eine CRC auf der Grundlage der über die CRC-Wege 112 empfangenen Daten und sendet die CRC. Die Hauptsteuerung 105 empfängt die CRC und bestimmt, ob die Empfangseinheit 107 auf die CRC-Daten eingerastet ist (Block 310). Wenn die Hauptsteuerung nicht auf die CRC-Daten eingerastet ist, veranlasst die Steuereinheit 108, dass die Phase und die Entzerrung für die Empfangseinheit 103 eingestellt werden (Block 311) und dass das Schreibmuster erneut gesendet wird (Block 305).
Wenn die Hauptsteuerung 105 erkennt, dass die Empfangseinheit 107 auf die CRC-Daten eingerastet ist (Block 310), versucht die Hauptsteuerung 105, die Sendeeinheit 106 zu trainieren, um Daten zu senden, die das Folgegerät 110 korrekt empfangen kann. D. h., die Hauptsteuerung 105 sendet ein Übungsmuster an das Folgegerät 110 (Block 315). In einer Ausführungsform ist das zweite Übungsmuster ein Muster, das ggf. keine Entzerrung der Datenwege erfordert. Beispielsweise wird ein Muster, etwa 11001100b verwendet. Auf der Grundlage der CRC-Daten und von Flanken mit Statistikwerten, die von dem Folgegerät 110 empfangen werden, bestimmt die Hauptsteuerung 105, ob das Folgegerät 110 in korrekter Weise auf die Schreibdaten eingerastet ist (Block 320). Wenn die Hauptsteuerung 105 bestimmt, dass das Folgegerät nicht auf die Daten eingerastet ist, veranlasst die Steuereinheit 108, dass die Phase der gesendeten Daten eingestellt wird, und das Muster wird erneut gesendet (Block 315).
Wenn jedoch die CRC und die Augenstatistikinformation angeben, dass das Folgegerät 110 auf die gesendeten Daten eingerastet ist (Block 320), versucht die Hauptsteuerung 105, die Datenwege der bidir-Datenwege 114 zu entzerren. In einer Ausführungsform sendet die Hauptsteuerung 105 ein drittes Übungsmuster an das Folgegerät 110 (Block 325) über die bidir-Datenwege 114. In einer Ausführungsform ist das dritte Muster ein im stärkeren Grade zufälliges Muster. Wiederum kann auf der Grundlage der empfangenen CRC-Daten die Hauptsteuerung 105 bestimmen, ob die Koeffizienten eines Vorwärtskopplungsentzerrers (FFE) mit mehreren Abgriffen konvergieren (Block 330). Des weiteren kann sich die Phasenjustierung der gesendeten Daten während der Einstellung der Koeffizienten ändern, so dass die Phase erneut geprüft wird und unter Anwendung des Übungsmusters 2 eingestellt wird (Block 335 und 340). Wie somit gezeigt ist, kann die Hauptsteuerung 105 die Koeffizienten anpassen und die Phase iterativ überwachen, bis beide Koeffizienten konvergieren, und somit ist die Phase der übertragenen Daten justiert (Block 330).
Sobald die Phase der gesendeten Daten justiert ist und die Datenwege der gesendeten Daten entzerrt sind, können die Eigenschaften der Empfangseinheit 107 eingestellt und zuverlässig an die Empfangsdaten auf den bidir-Datenwegen 114 angepasst werden. Folglich sendet die Hauptsteuerung 105 ein viertes Muster, das z. B. in einer Speicherstelle (nicht gezeigt) in dem Folgegerät 110 zu speichern ist (Block 345). Die Hauptsteuerung 105 führt nachfolgend eine Operation aus, um das vierte Muster aus dem Folgegerät 110 auszulesen. Da das Muster bekannt ist, kann die Steuereinheit 108 die Phase und die Entzerrung der Empfangseinheit 106 so einstellen, dass die von dem Folgegerät 110 gesendeten Daten zuverlässig empfangen werden (Block 350). Wenn die Hauptsteuerung 105 bestimmt, dass der Empfänger noch nicht trainiert ist (Block 355), veranlasst die Hauptsteuerung 105 weitere Leseoperationen der Musterdaten und es wird eine weitere Einstellung vorgenommen (Block 350). Sobald die Empfangseinheit 106 angepasst ist, beginnt das System 10 mit der normalen Funktion, während welcher die Hauptsteuerung 105 Lese- und Schreiboperationen im Zusammenhang mit dem Folgegerät 110 ausführt.
Im weiteren Ablauf kann gemäß dem Block 360 während des normalen Betriebs des Systems 10 die Phase sich langsam ändern. Die Phasenjustierung kann kontinuierlich durch die Hauptsteuerung 105 geprüft werden, solange es Leseoperationen und Schreiboperation gibt und Daten auf den Datenwegen ausgetauscht werden. Jedoch können lange Lücken im Busverkehr dazu führen, dass die Phase in unerkannter Weise sich verändert. Wenn es eine Lücke in den Lese- und Schreiboperationen gibt, die eine vorbestimmte Zeitdauer überschreitet, kann die Hauptsteuerung 105 Platzhalterschreib- und Lesezyklen ausführen, um die Phase der Sendeeinheit 106 und der Empfangseinheit 107 angepasst zu halten. Insbesondere kann in einer Ausführungsform die Steuereinheit 108 die Zeitdauer, die zwischen aufeinanderfolgenden Leseoperationen und zwischen aufeinanderfolgenden Schreiboperationen verstrichen ist (Block 362), unter Anwendung von Zeitgebern messen, um nur ein Beispiel zu nennen. Wenn der Schreibzeitgeber abläuft (eine zu lange Zeitspanne zwischen zwei Schreiboperationen tritt auf) (Block 363), veranlasst die Steuereinheit 108 einen oder mehrere Platzhalterschreibzyklen, die das Schreiben des zweiten Übungsmusters als Folgegerät 110 beinhalten. Auf der Grundlage der empfangenen CRC und der Augenstatistikwerte veranlasst die Steuereinheit 108, dass die Phase der Sendeeinheit 106 eingestellt wird (Block 365).
Wenn in ähnlicher Weise der Lesezeitgeber abläuft (es tritt eine zu große Zeitspanne zwischen zwei Lesevorgängen auf) (Block 366), veranlasst die Steuereinheit 108 einen oder mehrere Platzhalterlesezyklen, die das Lesen des vierten Übungsmusters aus dem Folgegerät 110 beinhalten. Die Steuereinheit 108 veranlasst, dass die Phase der Empfangseinheit 107 eingestellt wird (Block 367). Sobald eine Anpassung oder Überprüfung stattgefunden hat, kann die Funktion in normaler Weise weitergehen, wie dies im Block 361 der Fall ist. Zu beachten ist, dass in anderen Ausführungsformen die Hauptsteuerung 105 auf Grund anderer Faktoren als der zu langen verstrichenen Zeit entsprechende Platzhalterlese- und Schreibzyklen veranlassen kann. Beispielsweise kann die Hauptsteuerung 105 ein erneutes Trainieren der Sendeeinheit 106 und der Empfangseinheit 107 auf der Grundlage von Fehlerraten empfangener Daten oder CRC-Bits initiieren.
Eingangsoffsetkorrektur des Folgegeräts
Durch Ändern der Polarität des Offsets, der in dem Empfänger des Folgegeräts 110 verwendet wird, kann die Hauptsteuerung 105 bestimmen, ob es einen Voreinstellungswert in der Fehlerrate für eine logische 1 gegenüber einer logischen 0 gibt, wie sie in dem 15. Bit einer 16-Bit-Sequenz ermittelt wird. Dieser Voreinstellungswert kann einen Eingangsoffset in dem Empfänger des Folgegeräts 110 angeben. Die Hauptsteuerung 105 kann den Offset kompensieren, indem ihre gesendete Signalform nach oben oder nach unten verschoben wird. In einer Ausführungsform korrigiert die Sendeeinheit 106 in einem Bereich von bis zu ±50 mV des Eingangsoffsets eines Folgegeräts.
Datenverwürfelung bzw. Datenchiffrierung
Wenn Daten mit hohen Datenraten über einen Verlust behafteten Kanal übertragen werden, besitzen gewisse Datenmuster eine höhere Wahrscheinlichkeit gegenüber anderen Datenmustern, dass Bitfehler erzeugt werden. Des weiten bestehen die meisten interessierenden Kanäle aus mehreren parallelen Kabeln, die ein ausgeprägtes Übersprechen zwischen den Datenwegen in dem Bus besitzen. Dieses Übersprechen kann hervorgerufen werden, indem eine Kopplung zwischen parallelen Leitern auf einer Leiterplatte, eine Kopplung über Arrays, Verbinder, Gehäuse, Sockel und dergleichen stattfindet. In ähnlicher Weise kann im Falle eines unsymmetrischen geschalteten Systems das Übersprechen das Ergebnis mehrerer Ausgänge sein, die gleichzeitig geschaltet werden.
4 ist eine Blockansicht, die eine Ausführungsform des Systems aus 1 zeigt, wobei eine Verwürfelungslogik gezeigt ist. Zu beachten ist, dass zusätzlich zu der nachfolgend beschriebenen Funktion die Hauptsteuerung 105 aus 4 auch alle Funktionen der Hauptsteuerung 105 aus 1 besitzen kann. In gleicher Weise kann das Folgegerät 110 der 4 ebenfalls alle Funktionen des Folgegeräts 110 aus 1 besitzen. Der Einfachheit halber werden diese Funktionen hier jedoch nicht mehr wiederholt. Da nicht sichergestellt ist, dass die zu übertragenden Daten zufällig sind, gibt es eine Möglichkeit, dass ein an sich geschädigtes Datenmuster auf einer betroffenen Leitung überfragen und den entsprechenden „aggressiven Einwirkungen” auf diese Leitung ausgesetzt wird. Um dies zu vermeiden, was ansonsten eine unerwünschte Erhöhung der Bitfehlerrate auf der Verbindung hervorrufen würde, werden die Daten auf jedem Weg verwürfelt. In einer Implementierung werden die Daten mit einem Ausgangssignal einer pseudozufälligen Binärsequenz (PRBS) unter Anwendung einer exklusiv-oder-(XOR)Funktion kombiniert.
In einer Ausführungsform enthalten die Hauptsteuerung 105 und das Folgegerät 110 identische PRBS-Generatoren, die während des Trainings initialisiert werden können. Abhängig von der Richtung des Datenflusses verwürfelt ein Ende der Verbindung Daten mit der bekannten PRBS und das andere entwürfelt diese mit ihrem lokalen PRBS-Generator. Folglich enthält die Hauptsteuerung 105 einen Verwürfler/Entwürfler 405, der einen PRBS-Generator 410 aufweist, der mit einem XOR-Block 415 gekoppelt ist. In ähnlicher Weise umfasst das Folgegerät 110 einen Verwürfler/Entwürfler 430, der einen PRBS-Generator 435 aufweist, der mit einem XOR-Block 440 gekoppelt ist.
Um eine Korrelation zwischen den Datenwegen zu vermeiden, wird jeder Weg mit einer anderen PRBS verwürfelt, wodurch in effektiver Weise im Frequenzbereich jegliche „pathologisch” schlechten Übersprechdatenmuster „verschmiert” werden und es somit möglich ist, die Auswirkungen statistisch mit Normalverteilungen zu bewerten. Das Verwürfeln der Daten kann auch hilfreich sein, um sicherzustellen, dass die erzeugten Datenmuster im Frequenzbereich als spektral weiß erscheinen, so dass der LMS-Anpassungsalgorithmus keine voreingestellten statistischen Werte für einen der Abgriffskoeffizienten besitzt, die gerade angepasst werden.
In einer Ausführungsform wird zur Minimierung der Implementierungskosten jeder PRBS-Generator 410 und 435 auf Grundlage eines Haupt-PRBS-Generators eingerichtet, der mehrere Abzweigungen aufweist. Ein unterschiedlicher Generatorabgriff kann mit Daten von jedem Datenweg mittels XOR verknüpft werden, um eine nicht-überlappende PRBS pro Datenweg zu erzeugen. Die Auswahl von Abgriffen kann so getroffen werden, dass der Unterschied zwischen den in allen Wegen verwendeten Sequenzen maximal wird.
In Ausführungsformen, in denen das Folgegerät 110 eine Speichereinrichtung ist, können Daten in dem verwürfelten Zustand gespeichert werden, wodurch die Kosten zur Einrichtung einer Verwürfelung in den Speichergeräten vermieden werden. Um sicherzustellen, dass die Hauptsteuerung 105 die verwürfelten Daten decodieren kann, wird ein Verwürfelungssaatausdruck aus einer Prüfsumme der Speicheradresse der Daten berechnet, so dass die über den Bus übertragenen Daten statistisch zufällig bleiben, selbst für häufig auftretende sequenzielle Speicherzugriffsmuster.
In einer Implementierung wird eine Prüfsumme der Adresse erzeugt, indem die Verwürfler-PRBS mit der Adresse des Blockes, auf den zuzugreifen ist, voreingeladen wird und anschließend der PRBS-Generator um eine gewisse festgelegte Zahl an Stufen verschoben wird, wodurch die Adresse zufällig gemacht wird, um eine einzigartige Saat für jeden Block aus Daten zu erzeugen, die von und zu dem Speicher übertragen werden. Zu beachten ist, dass in einem System, in welchem eine kritische Wortreihenfolge verwendet wird, auch berücksichtigt werden muss, dass sichergestellt ist, dass das Entwürfeln die Verschiebung berücksichtigen muss, die auftritt, wenn Zugriff auf die erste Adresse nicht an einer Blockgrenze auftritt. In derartigen Fällen wird ein geeignet verschobenes Verwürfelungsmuster für diesen Block aus Daten berechnet.
Es sollte auch beachtet werden, dass beim Speichern von verwürfelten Daten in Speichergeräten der Zugriff auf die Speichersteuerregister nicht üblicherweise verwürfelt ist. Daher kann es wünschenswert sein sicherzustellen, dass die Übertragungen der Steuerinformation sich ebenfalls wie zufällige Daten verhalten, indem in geeigneter Weise die Änderung der Bitwerte der Steuerregister des Speichergeräts definiert wird, um die Wahrscheinlichkeit der pathologisch schlechten Datenmuster zu minimieren. Beispielsweise können die Steuerregisterbits des Speichergeräts so geändert werden, dass eine logische 1 einen Sachverhalt an einer einzelnen Bitstelle repräsentiert, während sie in einer anderen Speicherstelle eine umgekehrte Bedeutung besitzt. Folglich können die Bits mit dem gleichen logischen Wert so verteilt werden, dass sie zufälliger erscheinen.
Die Verringerung der Verweilzeit zwischen Folgegerät und Hauptsteuerung
Um eine geeignete Fehlerabdeckung aus der CRC zu erhalten, wobei der Einfluss auf die Buseffizienz minimiert ist, werden die Daten in Blöcke aufgeteilt, über die die CRC berechnet wird. Bei einer Übertragung von einem Folgegerät 110 zu der Hauptsteuerung 105 kann die Richtigkeit der Daten in dem Block nicht festgestellt werden, bis nicht der gesamte Datenblock und die CRC empfangen werden. Dies erhöht jedoch die Verweilzeit bzw. Prozesszeit für den Bereich des Blockes, der ein kritisches Wort für den weiteren Ablauf in dem System sein kann.
5 zeigt ein Diagramm, in welchem eine beispielhafte Codierung über eine Bytegruppe gezeigt ist. In einer Ausführungsform wird das kritische Wort zusätzlich geschützt, indem eine zusätzliche zeileninterne Fehlercodierung eingebaut wird, die zwischen dem kritischen Wort und dem Rest des Blockes eingefügt wird. Wie beispielsweise in 5 gezeigt ist, kann die zusätzliche Fehlererkennungsinformation eingerichtet werden, indem das kritische Wort (beispielsweise Byte 0) zu Beginn des Blockes wiederholt wird. Durch zweimaliges Senden des kritischen Wortes kann die Hauptsteuerung 105 prüfen, dass jedes Bit der beiden Kopien identisch ist und kann somit die Fehlerrate für das kritische Wort deutlich verringern, wodurch es möglich ist, das kritische Wort als gültig zu behandeln, bevor die vollständige CRC für den Block eingetroffen ist. Anders ausgedrückt, während des Lesevorgangs sendet das Folgegerät 110 das kritische Wort während der ersten beiden Takte oder Bitzeiten des Leseblocks.
In der in 5 gezeigten Ausführungsform schützen zwei CRC-Signalwege 8 Datenwege unter Anwendung einer Sequenz aus 16 Bits. Um Platz zu schaffen für die beiden Kopien des kritischen Wortes wird das Byte 3 auf den CRC-Wegen während der ersten vier Takte des Leseblocks ausgegeben. Dies ermöglicht ferner, dass die CRC nach der Bereitstellung des kritischen Wortes berechnet wird. Bei einem Schreibvorgang benötigt die Berechnung der CRC einen längeren Zeitraum und somit sind 12 Bitzeiten für diese Berechnung zulässig und die Überlappung tritt bei einer Schreib-Lese-Umkehrung in Form der Verzögerung der Busfunktionsumkehr auf. Zu beachten ist, dass die CRC nicht die Richtung zwischen Leseoperationen und Schreiboperationen ändert. Wie gezeigt erzeugt diese Codierung eine gewisse zusätzliche Bandbreite, die verwendet werden kann, um Schreibdatenaugenstatistikwerte auszugeben. Ferner ist zu beachten, dass wenn es mehr als ein Folgegerät gibt, es notwendig sein kann, eine Lücke (d. h. eine Pause) einzufügen, wenn die Hauptsteuerung 105 das Folgegerät ändert, mit dem es gerade einen Lesevorgang oder einen Schreibvorgang ausführt.
Laufzeitverzögerungssteuerung über eine Bytegruppe hinweg
Um die Komplexität im Folgegerät 110 und der Hauptsteuerung 105 zu verringern, kann die Laufzeitverzögerung zwischen Datenwegen in einer Bytegruppe beim Aufbau des Folgegeräts 110, der Hauptsteuerung 105 und der Platinen-Routenführung berücksichtigt werden. In einer Ausführungsform kann eine maximale Laufzeitdifferenz zwischen Bits innerhalb einer Bytegruppe auf weniger als 0,1 Ul bei 3,2 Gb/s eingestellt werden, wodurch es möglich ist, die unterschiedlichen Datenwege in der Gruppe im Hinblick auf die Entzerrung als gleich zu behandeln.
Durch Steuern der Laufzeitverzögerung auf diese Weise kann das Rauschen, das durch das gleichzeitige Schalten von Ausgängen (SSO) hervorgerufen wird, in genauer Weise zu dem empfangenen Datenaugenrand justiert ist, wodurch dessen Einfluss auf das „Schließen” des Datenauges minimiert wird. Dies bietet jedoch keine Verringerung von SSO Auswirkungen auf Empfangs-CRC-Daten der Hauptsteuerung, wenn diese sendet und es ergibt sich ein zusätzlicher Grad an Komplexität in der Hauptsteuerung, um in korrekter Weise das resultierende kleinere Datenauge zu empfangen. Dies kann jedoch von der Hauptsteuerung umgangen werden, indem diese eine externe Differenzspannung für die Eingangsempfänger, die intern abgeschlossen ist und auf die Signalmasse der CRC-Empfangsbits bezogen ist, verwendet. Wenn dies der Fall ist, kann das SSO-Rauschen in ein Gleichtaktrauschen umgewandelt werden und kann somit durch den Eingangsempfänger für die CRC-Bits unterdrückt werden.
Schreiboperationen im Bytemodus in ein Speicherelement
In einigen Speicheranwendungen ist es wünschenswert, eine Byte-Schreibfähigkeit zwischen einer Speichersteuerung und einem Speichergerät zu unterstützen, um eine Lese/Modifizier/Schreib-Operation für eine sequenzorientierte Transaktion zu vermeiden. In Ausführungsformen, in denen die Hauptsteuerung 105 eine Speichersteuerung ist und das Folgegerät 110 ein Speicherbauelement repräsentiert, können Byteschreiboperationen unter Anwendung einer maskierten Schreiboperation eingerichtet werden. 6 ist ein Diagramm, das eine Ausführungsform einer maskierten Schreiboperation darstellt. Die zusätzliche Bandbreite für das maskierte Schreiben wird erreicht, indem den Schreibnutzdaten eine kurze Sequenz aus 8 Bits vorangestellt wird, die die Maskeninformation enthalten.
Da die Hauptsteuerung 105 im Allgemeinen den Inhalt des Speichers, der zu modifizieren ist, nicht kennt, könnte ein Bitfehler in der Maskeninformation dazu führen, dass Daten in dem Speicher in nicht korrekter Weise modifiziert werden. Um diese Problematik zu umgehen, sendet die Hauptsteuerung 105 die Maskeninformation in vier aufeinanderfolgenden Bitzeiten und das Folgegerät 110 verwendet die dritte Bitzeit, um die Daten abzutasten. Insbesondere wird in einer Ausführungsform sichergestellt, dass die dritte Bitzeit auf Grund der Gerätespezifikation stabil ist. Zu beachten ist jedoch, dass in anderen Ausführungsformen die Maskeninformation entsprechend einer anderen Anzahl aus aufeinanderfolgenden Bitzeiten übertragen werden kann. Andere Bitzeiten können dazu als stabil vorausgesetzt werden und das Folgegerät 110 kann die stabile Bitzeit zur Abtastung der Daten verwenden.
Unsymmetrische Schalt-I/O-Topologie
7 ist eine Ansicht einer Ausführungsform eines Systems mit einem unsymmetrischen bidirektionalen Schaltsignalschema. Im Falle unsymmetrischer Schaltsignalschemata, etwa das System aus 1, sind die Minimierung der I/O Eingangsflächenkapazität und die Steuerung der chipinternen VDD kritische Entwurfsparameter. Ein Sender mit Einfachspannungsmodus und ein Empfängerabschluss kombiniert mit einem chipinternen Längs-Regler stellen einen guten Kompromiss zwischen Leistungsaufnahme und einer vereinfachten I/O-Struktur dar.
Folglich enthält das System 700 ein integriertes Schaltungs-(IC)Bauelement 701, das mit einem IC-Bauelement 711 über einen Bus 114 mit mehreren bidirektionalen Signalwegen verbunden ist. Für jeden der bidirektionalen Signalwege enthält das IC 701 eine Treiberschaltung, die mit einem Signalweg verbunden ist. Wie in 7 gezeigt ist, sind beispielhafte Treiberschaltungen als Einrichtungen I/O 601, 602 und 603 dargestellt, obwohl lediglich die Details des Geräts I/O 601 der Einfachheit halber gezeigt sind. Das Bauelement I/O 601 verkörpert eine Treiberschaltung in komplementärer Metalloxidhalbleitertechnologie (CMOS), wobei Transistoren T1 und T2 enthalten sind. Der tx [0] Eingang ist mit dem Eingang der Treiberschaltung verbunden. Der Ausgang ist mit dem Signalweg des Busses 714 und dem Empfangssignalweg rx [0] verbunden. Zu beachten ist, dass die Treiberschaltungen 602 und 603 im Wesentlichen die gleiche Schaltung wie das Bauelement I/O 601 aufweisen.
In der dargestellten Ausführungsform ist das Bauelement I/O 601 ein spannungsgesteuerter Treiber mit einem Spannungshub von ungefähr VDD/2 für eine Übertragungsleitung (beispielsweise der Signalweg von 714), der durch einen im Wesentlichen äquivalenten Treiber (beispielsweise Bauelement I/O 613) abgeschlossen ist, der die chipinterne Anschlussfläche auf Masse zieht, wodurch der Empfänger nach Masse hin abgeschlossen ist. Zu beachten ist, dass in der dargestellten Ausführungsform die Versorgungsspannungen für die beiden IC-Bauelemente (Chips) unterschiedliche Spannungen etwa 1,5 Volt und 1,0 Volt sein können, um ein Beispiel zu nennen.
Das IC 701 enthält ferner eine Längsreglerschaltung, die als Klemme 604 bezeichnet ist, die die Übergänge in der chipinternen VDD erkennt, die über die durchschnittliche DC-Spannung hinausgehen. Des weiteren ist eine Leistungsbereitstellungsschleife mit Induktivitäten L1, L2 und einer Spannungsquelle V1 gezeigt. Zu beachten ist, dass die Induktivitäten L1 und L2 ein Modell intrinsischer Induktivitäten repräsentieren, die durch das Gehäuse, die Drahtlänge, etc. hervorgerufen werden können, und die Spannungsquelle V1 repräsentiert ein Modell der VDD-Versorgung.
Wenn die VDD-Änderungen über die durchschnittliche DC-Spannung hinausgehen, schaltet der Verstärker A1 den Transistor T3 ein, der den Stromfluss durch die induktive Leistungszufuhrschleife (beispielsweise L1, V1, L2) aufrecht erhält. Dies stabilisiert wirksam Überschwinger in der positiven Spannung. Diese Klemmung in Verbindung mit den übertragenen verwürfelten Daten (wie dies zuvor beschrieben ist) kann das chipinterne VDD-Rauschen um mehr als 50% in einigen Ausführungsformen verringern. Um das Rauschen während einer Busrichtungsumkehr zu minimieren (beispielsweise Übergänge von Lesen zu Schreiben und von Schreiben zu Lesen) wird der Klemmtransistor T3 für eine kurze Zeitdauer vor dem Aktivieren des Schaltens des Senders eingeschaltet. Dies zieht Strom von dem chipinternen VDD-Entkopplungskondensator C1, wodurch der Anstieg des Stromes bewirkt wird, der durch die Leistungszufuhrschleife fließt. Der Klemmtransistor T3 wird ausgeschaltet, bevor das erste Bit übertragen wird, was ein induktives Ausschwingen der chipinternen VDD hervorrufen kann, wodurch der Längsregler 604 eine Stabilisierung vornimmt, wodurch ein vernachlässigbarer chipinterner VDD-Abfall sichergestellt ist, wenn der Sender hochläuft.
Wie gezeigt, umfasst das IC-Bauelement 711 im Wesentlichen identische Schaltungen und arbeitet daher im Wesentlichen in der gleichen Weise wie das IC-Bauelement 701. Folglich wird die Funktionsweise des IC-Bauelements 711 nicht weiter im Hinblick auf die Kürze der Beschreibung dargelegt.
Zu beachten ist, dass die mittlere Leistung des schaltenden I/O durch diese Technik nicht wesentlich geändert wird, wohingegen ein Treiber, der konstant Strom von der Versorgung zieht, um eine 1 oder eine 0 zu erzeugen, ungefähr das 2-fache der mittleren Schaltleistung verbrauchen kann.
Zu beachten ist, dass das IC 701 und das IC 711, die in 7 gezeigt sind, anschaulicher Natur für zwei beliebige Einrichtungen sind, die ein bidirektionales Signalschema zwischen zwei Chips verwenden. Jedoch sind in einer Ausführungsform das IC 701 und das IC 711 repräsentativ für die Hauptsteuerung 105 und das Folgegerät 110, wie sie in den zuvor mit Bezug zu den Beschreibungen der 1 bis 6 angegebenen Ausführungsformen dargestellt sind.
Obwohl die Ausführungsformen detailliert beschrieben sind, können dennoch zahlreiche Variationen und Modifizierungen sich für den Fachmann beim Studium der vorliegenden Offenbarung ergeben. Es ist beabsichtigt, dass die folgenden Patentansprüche so interpretiert werden, dass sie alle derartigen Variation und Modifizierungen umfassen.
Industrielle Anwendbarkeit
Diese Erfindung ist im Allgemeinen auf Mikroprozessoren anwendbar.

Claims

System (10) mit: einem Folgegerät (110); und einem Hauptgerät (105), das mit dem Folgegerät verbunden und ausgebildet ist, die Datenübertragung zwischen dem Hauptgerät und dem Folgegerät zu steuern; wobei das Hauptgerät ausgebildet ist, die Sendeeigenschaften nach dem adaptiven Modifizieren von Empfängereigenschaften auf der Grundlage von Information, die von dem Folgegerät empfangen wird, adaptiv zu modifizieren; und wobei das Hauptgerät ausgebildet ist, eine Phasenjustierung eines Empfängerabtasttaktsignals des Hauptgeräts in Abhängigkeit von der Information, die von dem Folgegerät bereitgestellt wird, adaptiv zu modifizieren, wobei die von dem Folgegerät bereitgestellte Information eine zyklische Redundanzcodierungs-(CRC)Information enthält, die über einen oder mehrere unidirektionale CRC-Datenwege (112) gesendet wird, und wobei die CRC-Information den Daten entspricht, die von dem Hauptgerät über mehrere bidirektionale Datenwege (114) gesendet werden.
System nach Anspruch 1, wobei die von dem Folgegerät bereitgestellte Information eine Datenaugeninformation enthält, die über den einen oder die mehreren unidirektionalen CRC-Datenwege gesendet wird, wobei die Datenaugeninformation einer Randposition von Datensignalübergängen entspricht, die von dem Folgegerät auf den mehreren bidirektionalen Datenwegen empfangen werden.
System nach Anspruch 2, wobei das Hauptgerät ausgebildet ist, eine Phasenjustierung von Daten, die von dem Hauptgerät über die mehreren bidirektionalen Datenwege gesendet werden, in Abhängigkeit von der CRC-Information und der Datenaugeninformation adaptiv zu modifizieren.
System nach Anspruch 2, wobei das Hauptgerät ausgebildet ist, ein vorbestimmtes Muster zu dem Folgegerät zu senden und Datenwegentzerrungskoeffizienten adaptiv in dem Hauptgerät für jeden Weg der mehreren bidirektionalen Datenwege auf der Grundlage der entsprechenden CRC-Information und der Datenaugeninformation adaptiv zu modifizieren.
Verfahren mit: Steuern des Datentransfers zwischen einem Hauptgerät (105) und einem Folgegerät (110) durch das Hauptgerät; adaptives Modifizieren von Sendeeigenschaften nachfolgend zu einem adaptiven Modifizieren von Empfängereigenschaften auf der Grundlage von Information, die von dem Folgegerät bereitgestellt wird, durch das Hauptgerät; und adaptives Modifizieren einer Phasenjustierung eines Empfängerabtasttaktes des Hauptgerätes in Abhängigkeit von der Information, die von dem Folgegerät bereitgestellt wird, durch das Hauptgerät, wobei die von dem Folgegerät bereitgestellte Information eine zyklische Redundanzcodierungs-(CRC)Information enthält, die über einen oder mehrere unidirektionale CRC-Datenwege (112) gesendet wird, wobei die CRC-Information Daten entspricht, die von dem Hauptgerät über mehrere bidirektionale Datenwege (114) gesendet werden.
Verfahren nach Anspruch 5, wobei die von dem Folgegerät bereitgestellte Information Datenaugeninformation enthält, die über einen oder den mehreren unidirektionalen CRC-Datenwege gesendet wird, wobei die Datenaugeninformation einer Randposition von Datensignalübergängen entspricht, die von dem Folgegerät auf den mehreren bidirektionalen Datenwegen empfangen werden.
Verfahren nach Anspruch 6, das ferner umfasst: adaptives Modifizieren einer Phasenjustierung von Daten, die von den Hauptgerät über die mehreren bidirektionalen Datenwege gesendet werden, abhängig von der CRC-Information und der Datenaugeninformation durch das Hauptgerät.
Verfahren nach Anspruch 6, das ferner umfasst: Senden eines vorbestimmten Musters durch das Hauptgerät an das Folgegerät und adaptives Modifizieren von Datenwegentzerrungskoeffizienten in dem Hauptgerät für jeden Weg der mehreren bidirektionalen Datenwege auf der Grundlage der entsprechenden CRC-Information und der Datenaugeninformation.