DE112010003578T5 - Elektronische Bauteil-Submounts mit thermisch leitfähigen Durchführungen undlichtemittierende Bauteile mit denselben - Google Patents

Elektronische Bauteil-Submounts mit thermisch leitfähigen Durchführungen undlichtemittierende Bauteile mit denselben Download PDF

Info

Publication number
DE112010003578T5
DE112010003578T5 DE112010003578T DE112010003578T DE112010003578T5 DE 112010003578 T5 DE112010003578 T5 DE 112010003578T5 DE 112010003578 T DE112010003578 T DE 112010003578T DE 112010003578 T DE112010003578 T DE 112010003578T DE 112010003578 T5 DE112010003578 T5 DE 112010003578T5
Authority
DE
Germany
Prior art keywords
thermally conductive
substrate
submount
feedthrough
alumina
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112010003578T
Other languages
English (en)
Inventor
Peter S. Andrews
Theodore LOWES
Robert D. Underwood
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of DE112010003578T5 publication Critical patent/DE112010003578T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/642Heat extraction or cooling elements characterized by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3677Wire-like or pin-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/641Heat extraction or cooling elements characterized by the materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Abstract

Ein Submount für ein elektronisches Bauteil, umfassend ein elektrisch isolierendes Substrat mit einer ersten und einer zweiten Oberfläche und einer Dicke zwischen der ersten und der zweiten Oberfläche, eine thermisch leitfähige Anschlussfläche auf der ersten Oberfläche des Substrates und eine thermisch leitfähige Durchführung, die sich von der ersten Oberfläche zu der zweiten Oberfläche des Substrates erstreckt und eine Länge aufweist, die geringer als die Dicke des Substrates ist. Die thermisch leitende Durchführung hat eine thermische Leitfähigkeit, die geringer als diejenige des Substrates ist. Verfahren zum Bilden von Submounts sind ebenfalls beschrieben.

Description

  • GEBIET DER ERFINDUNG
  • Die Erfindung betrifft ein elektronisches Bauteilgehäuse, insbesondere Submounts für elektronische Bauteile wie etwa Halbleiterlichtemittierende Bauteile.
  • HINTERGRUND
  • Elektronische Festkörperbauteile können auf Submounts befestigt werden, die eine mechanische Unterstützung, eine elektrische Verbindung sowie eine Wärmeabfuhr wie auch andere Funktionen für die elektronischen Bauteile bieten. So lassen sich beispielsweise Festkörper-Lichtquellen wie -lichtemittierende Halbleiterdioden auf Submounts befestigen, wie dies in der US-Vorabveröffentlichung Nr. 2007/0253209 beschrieben ist, die auf die Anmelderin der vorliegenden Erfindung übertragen wurde, und auf die hiermit voll und ganz Bezug genommen wird. Die Submounts können weiterhin in Gehäusen vorgesehen werden, die Schutz, Farbselektion, Fokussierung oder dergleichen für durch das durch das lichtemittierende Bauteil emittierte Licht bieten. Ein lichtemittierendes Festkörperbauteil kann beispielsweise eine organische oder anorganische lichtemittierende Diode (LED) sein. Einige Gehäuse für lichtemittierende Dioden sind in den US-Vorabveröffentlichungen Nr. 2004/0079957 , 2004/0126913 und 2005/0269587 beschrieben, die auf die Anmelderin der vorliegenden Erfindung übertragen wurden, und auf die hiermit voll und ganz Bezug genommen wird.
  • Submounts auf Aluminiumoxidbasis für elektronische Bauteile können unter Verwendung von Aluminiumoxidplatten im Grünzustand geformt werden. Ein Aluminiumoxidband im Grünzustand, das formbar ist, lässt sich in verschiedene Gestalten pressformen sowie stanzen, schneiden oder bohren, um Durchführungen oder andere Merkmale darin zu erzeugen. Unter Bezugnahme auf 1 kann beispielsweise ein Submount 5 zum Befestigen eines elektronischen Bauteiles durch Stanzen oder Bohren von Durchführbohrungen 12 in einem Substrat aus Aluminiumoxid 10 im Grünzustand geformt werden. Der hier verwendete Ausdruck „Substrat” bezieht sich auf eine Schicht aus einem Material, das für ein Objekt wie ein elektronisches Bauteil mechanische Unterstützung bietet. Ein Submount umfasst ein Substrat und bietet daher auch Unterstützung für ein elektronisches Bauteil, jedoch kann ein Submount auch Eigenschaften aufweisen, die elektrische Verbindungen schaffen, wie Chipbefestigungs-Anschlussflächen, elektrische Leiterbahnen und so weiter, Merkmale, die thermische Energie abführen, Merkmale, die eine optische Funktion haben, wie Reflektoren und/oder Linsen und/oder andere Funktionen. Die Durchführungsöffnungen 12 lassen sich mit leitfähigem Material 14 wie Kupfer oder Aluminium beschichten und/oder füllen und das Aluminiumoxidband 10 im Grünzustand sowie die Durchführungen 12, 14 können gemeinsam gebrannt werden, um das Aluminiumoxidband 10 im Grünzustand in ein Aluminiumoxidsubstrat 10 umzuwandeln. Kontakt-Anschlussflächen 16, 18, die elektrisch die Durchführungen 12, 14 anschließen, lassen sich auf gegenüberliegenden Seiten des Aluminiumoxidsubstrats 10 bilden, beispielsweise durch Beschichten oder Strukturieren von metallischen Leiterbahnen. Auf diese Weise lassen sich elektrisch und thermisch leitende Bahnen von einer Seite des Substrates zur anderen Seite bilden.
  • ZUSAMMENFASSUNG
  • Ein Submount für ein elektronisches Bauteil gemäß einiger Ausführungsformen weist ein elektrisch isolierendes Substrat mit einer ersten und einer zweiten Oberfläche mit einer Dicke zwischen der ersten und der zweiten Oberfläche auf, eine thermisch leitfähige Anschlussfläche auf der ersten Oberfläche des Substrates und eine elektrisch inaktive thermisch leitfähige Durchführung, die sich von der ersten Oberfläche des Substrates zu der zweiten Oberfläche des Substrates erstreckt und eine Länge aufweist, die geringer als die Dicke des Substrates ist. Die thermisch leitfähige Durchführung hat eine höhere thermische Leitfähigkeit als die thermische Leitfähigkeit des Substrates. Die thermisch leitfähige Durchführung kann die thermisch leitfähige Anschlussfläche berühren.
  • Die thermisch leitfähige Durchführung kann einen langgestreckten Graben in der ersten Oberfläche des Substrates aufweisen. Bei einigen Ausführungsformen kann die thermisch leitfähige Durchführung eine Bohrung im Substrat mit rechteckigen oder sechseckigen Querschnitten umfassen.
  • Der Submount kann weiterhin eine zweite elektrisch inaktive thermisch leitfähige Durchführung, die sich von der zweiten Oberfläche des Substrates zu der ersten Oberfläche des Substrates erstreckt, mit einer zweiten Länge aufweisen, die geringer als die Dicke des Substrates ist und die elektrisch gegen die erste leitfähige Durchführung isoliert ist. Die zweite thermisch leitfähige Durchführung hat weiterhin eine höhere thermische Leitfähigkeit als das Substrat.
  • Eine Summe der Längen der ersten und zweiten thermisch leitfähigen Durchführungen kann größer als die Dicke des Substrates sein und Wärme kann von der thermisch leitfähigen Anschlussfläche seitlich über das elektrisch isolierende Substrat zwischen der ersten thermisch leitfähigen Durchführung und der zweiten thermisch leitfähigen Durchführung in einen Überlappungsbereich zwischen der ersten thermisch leitfähigen Durchführung und der zweiten thermisch leitfähigen Durchführung gekoppelt werden.
  • Der Submount kann weiterhin eine zweite thermisch leitfähige Anschlussfläche auf der zweiten Oberfläche des Substrates aufweisen, in Kontakt mit der zweiten thermisch leitfähigen Durchführung. Die zweite thermisch leitfähige Durchführung kann bei manchen Ausführungsformen einen langgestreckten Graben in der zweiten Oberfläche des Substrates aufweisen. Bei anderen Ausführungsformen kann die zweite thermisch leitfähige Durchführung eine ringförmige Gestalt in dem Substrat aufweisen, das die erste thermisch leitfähige Durchführung umgibt. Bei einigen Ausführungsformen kann die zweite thermisch leitfähige Durchführung einen kreisförmigen oder viereckigen Querschnitt aufweisen. In gleicher Weise kann die erste thermisch leitfähige Durchführung eine ringförmige Gestalt mit einem kreisförmigen oder viereckigen Querschnitt aufweisen.
  • Der Submount kann weiterhin ein eingebettetes thermisch leitfähiges Element im Substrat aufweisen. Das eingebettete thermisch leitfähige Element kann eine thermisch leitfähige Schicht umfassen, die sich parallel zur zweiten Fläche des Substrates erstreckt. Das eingebettete elektrisch leitfähige Element kann mit der thermisch leitfähigen Durchführung in Kontakt stehen.
  • Der Submount kann weiterhin ein zweites eingebettetes thermisch leitfähiges Element im Substrat aufweisen, das eine thermisch leitfähige Schicht umfasst, die sich parallel zur zweiten Fläche des Substrates erstreckt. Die erste eingebettete thermisch leitfähige Schicht kann mit der ersten thermisch leitfähigen Durchführung in Kontakt stehen und die zweite eingebettete thermisch leitfähige Schicht kann mit der zweiten thermisch leitfähigen Durchführung in Kontakt stehen. Das erste und das zweite eingebettete thermisch leitfähige Element können elektrisch gegeneinander durch das Substrat isoliert sein und Wärme von der thermisch leitfähigen Fläche kann lateral durch das elektrisch isolierende Substrat zwischen dem ersten eingebetteten thermisch leitfähigen Element und dem zweiten eingebetteten thermisch leitfähigen Element gekoppelt werden.
  • Der Submount kann weiterhin ein eingebettetes thermisch leitfähiges Element im Substrat aufweisen, das elektrisch gegen die erste leitfähige Durchführung isoliert ist. Das eingebettete thermisch leitfähige Element kann eine thermisch leitfähige Schicht aufweisen, die sich parallel zur zweiten Schicht des Substrates erstreckt. Eine zweite thermisch leitfähige Fläche kann sich auf der zweiten Fläche des Substrates befinden und eine thermisch leitfähige Bahn auf einer Seite des Substrates kann das eingebettete thermisch leitfähige Element und die zweite thermisch leitfähige Fläche miteinander verbinden.
  • Das Substrat kann eine Dicke von etwa 0,3 bis 3 mm aufweisen, und die thermisch leitfähige Durchführung kann eine Länge von etwa 0,1 bis 2 mm aufweisen, und ein Aspekt-Verhältnis von 1 bis 10 aufweisen, definiert als Verhältnis der Tiefe der Durchführung zu der Breite der Durchführung an der Fläche des Substrates. Die thermisch leitfähige Durchführung kann eine Länge von etwa 1/3 bis 4/5 der Dicke des Substrates aufweisen.
  • Die thermisch leitfähige Durchführung kann ein sich verjüngendes Profil aufweisen, das im Bereich der ersten Fläche des Substrates breiter ist und mit zunehmender Tiefe in dem Substrat enger wird.
  • Die erste thermisch leitfähige Durchführung kann ein rechteckiges Profil aufweisen und eine Weite von wenigstens etwa 0,05 bis etwa 1 mm aufweisen.
  • Verfahren zum Bilden eines Submounts für ein elektronisches Bauteil gemäß einiger Ausführungsformen umfassen ein Bereitstellen eines elektrisch isolierenden Substrats mit einer ersten und einer zweiten Oberfläche und einer Dicke zwischen der ersten und der zweiten Oberfläche, ein Bilden einer thermisch leitfähigen Anschlussfläche auf der ersten Oberfläche des Substrates, und ein Bilden einer elektrisch inaktiven thermisch leitfähigen Durchführung, die mit der thermisch leitfähigen Anschlussfläche in Kontakt steht und sich zwischen der ersten Oberfläche des Substrates zu der zweiten Oberfläche des Substrates erstreckt und eine Länge aufweist, die geringer als die Dicke des Substrates ist.
  • Die Verfahren können weiterhin das Bilden einer zweiten elektrisch inaktiven thermisch leitfähigen Durchführung umfassen, die sich von der zweiten Oberfläche des Substrates zur ersten Oberfläche des Substrates erstreckt und die eine zweite Länge aufweist, die geringer als die Dicke des Substrates ist und elektrisch gegen die erste thermisch leitfähige Durchführung isoliert ist.
  • Das Bilden der thermisch leitfähigen Durchführung kann ein Bilden der thermisch leitfähigen Durchführung in dem Substrat mittels Laserabtragen umfassen. Das Substrat kann Aluminiumoxid aufweisen und das Laserabtragen der thermisch leitfähigen Durchführung in das Substrat kann die Verwendung eines CO2-Lasers umfassen.
  • Verfahren zum Bilden eines Submounts für ein elektronisches Bauteil gemäß der Erfindung, umfassend gemäß weiterer Ausführungsformen ein Bereitstellen von ersten und zweiten Aluminiumoxidbändern im Grünzustand, ein Bilden einer ersten Mehrzahl von Durchführungsöffnungen in dem ersten Aluminiumoxidband im Grünzustand und einer zweiten Mehrzahl von Durchführungsöffnungen in dem zweiten Aluminiumoxidband im Grünzustand, ein wenigstens teilweises Füllen der ersten und der zweiten Mehrzahl von Durchführungsöffnungen mit thermisch leitfähigem Material mit einer thermischen Leitfähigkeit größer als die thermische Leitfähigkeit des Aluminiumoxids, ein In-Kontakt-Bringen des ersten und des zweiten Aluminiumoxidbandes im Grünzustand, sodass die erste Mehrzahl von Durchführungsöffnungen und die zweite Mehrzahl von Durchführungsöffnungen lateral gegeneinander versetzt sind. Die Verfahren beinhalten ferner eine Wärmebehandlung des ersten und des zweiten Aluminiumoxidbandes im Grünzustand, um das erste und das zweite Aluminiumoxidband im Grünzustand in ein Aluminiumoxidsubstrat zu verschmelzen, das erste elektrisch inaktive, thermisch leitfähige Durchführungen, gebildet durch thermisch leitfähiges Material in der ersten Mehrzahl von Durchführungsöffnungen und zweite elektrisch inaktive thermisch leitfähige Durchführungen, gebildet durch das thermisch leitfähige Material in der zweiten Mehrzahl von Durchführungsöffnungen, umfasst. Die ersten und die zweiten elektrisch inaktive thermisch leitfähigen Durchführungen sind elektrisch gegeneinander isoliert.
  • Die Verfahren können weiterhin das Bereitstellen eines dritten Aluminiumoxidbandes im Grünzustand sowie das Bilden einer dritten Mehrzahl von Durchführungsöffnungen und einer vierten Mehrzahl von Durchführungsöffnungen in dem dritten Aluminiumoxidband im Grünzustand umfassen. Das In-Kontakt-Bringen des ersten und des zweiten Aluminiumoxidbandes im Grünzustand miteinander kann beinhalten, dass das erste und das zweite Aluminiumoxidband im Grünzustand mit dem dritten Aluminiumoxidsubstrat im Grünzustand zwischen dem ersten und dem zweiten Aluminiumoxidsubstrat im Grünzustand in Kontakt gebracht werden, sodass die erste Mehrzahl von Durchführungsöffnungen mit der dritten Mehrzahl von Durchführungsöffnungen und die zweite Mehrzahl von Durchführungsöffnungen mit der vierten Mehrzahl von Durchführungsöffnungen fluchten.
  • Ein lichtemittierendes Bauteil gemäß einiger Ausführungsformen umfasst einen Submount für ein elektronisches Bauteil, umfassend ein elektrisch isolierendes Substrat mit einer ersten und einer zweiten Oberfläche und mit einer Dicke zwischen der ersten und der zweiten Oberfläche, eine thermisch leitfähige Anschlussfläche auf der ersten Oberfläche des Substrates und eine thermisch leitfähige Durchführung, die sich von der ersten Oberfläche des Substrates zu der zweiten Oberfläche des Substrates erstreckt und eine Länge aufweist, die geringer als die Dicke des Substrates ist. Die thermisch leitfähige Durchführung hat eine höhere thermische Leitfähigkeit als die thermische Leitfähigkeit des Substrats. Ein lichtemittierendes Festkörperbauteil befindet sich auf der thermisch leitfähigen Anschlussfläche.
  • Ein Submount für ein elektronisches Bauteil gemäß weiterer Ausführungsformen umfasst ein elektrisch isolierendes Substrat mit einer ersten und einer zweiten Oberfläche und einer Dicke zwischen der ersten und der zweiten Oberfläche, eine thermisch leitfähige Anschlussfläche auf der ersten Oberfläche des Substrates und ein eingebettetes thermisch leitfähiges Element in dem Substrat, das gegen die thermisch leitfähige Anschlussfläche elektrisch isoliert ist. Das eingebettete thermisch leitfähige Element umfasst eine thermisch leitfähige Schicht, die sich parallel zur zweiten Oberfläche des Substrates erstreckt und eine größere thermische Leitfähigkeit als die thermische Leitfähigkeit des Substrates aufweist. Eine zweite thermisch leitfähige Anschlussfläche befindet sich auf der zweiten Oberfläche des Substrates, und eine thermisch leitfähige Bahn auf der zweiten Oberfläche des Substrates verbindet das eingebettete thermisch leitfähige Element und die zweite thermisch leitfähige Anschlussfläche.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Querschnittsansicht eines herkömmlichen Submounts für ein elektronisches Bauteil.
  • 2 ist eine Querschnittsansicht eines Submount gemäß einiger Ausführungsformen.
  • 3A ist eine Querschnittsansicht eines Submounts gemäß einiger Ausführungsformen.
  • Die 3B, 3c, 3D und 3E sind ebene Querschnittsansichten entlang der Linie A-A' des Submounts von 3A.
  • Die 4A, 4A und 4C veranschaulichen Verfahren zum Bilden von Submounts gemäß einiger Ausführungsformen.
  • 5A ist eine Querschnittsansicht eines Submounts gemäß einiger Ausführungsformen.
  • Die 5B, 5C, 5D und 5E sind ebene Querschnittsansichten entlang der Linie B-B' des Submounts von 5A.
  • Die 6A, 6B, 6C, 6D, 6E und 6F sind Querschnittsansichten von Submounts gemäß einiger Ausführungsformen.
  • Die 7A, 7B und 7C veranschaulichen Verfahren zum Bilden von Submounts gemäß einiger Ausführungsformen.
  • Die 8A und 8B veranschaulichen Verfahren zum Bilden von Submounts gemäß einiger Ausführungsformen.
  • Die 9 und 10 veranschaulichen Verfahren zum Bilden von Submounts gemäß einiger Ausführungsformen.
  • Die 11, 12 und 13 sind Querschnittsansichten von Submounts gemäß einiger Ausführungsformen.
  • EINZELBESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Im Folgenden werden Ausführungsformen der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in welchen Ausführungsformen der Erfindung gezeigt sind. Die Erfindung kann jedoch auf unterschiedliche Weise ausgestaltet sein und ist nicht einschränkend auf die hier gezeigten Ausführungsformen beschränkt. Die Ausführungsformen werden stattdessen nur dazu dargestellt, dass die Offenbarung sorgfältig und vollständig ist und den Aufgabenbereich der Erfindung vermittelt. Gleiche Ziffern bezeichnen generell gleiche Elemente.
  • Obwohl die Ausdrücke erster, zweiter usw. hier verwendet werden, um verschiedenen Elemente zu bezeichnen, so versteht es sich, dass diese Elemente nicht auf diese Ausdrücke beschränkt sind. Die Ausdrücke dienen lediglich dazu, ein Element von einem anderen zu unterscheiden. So könnte beispielsweise ein erstes Element als zweites bezeichnet werden, und gleichermaßen ein zweites Element als erstes, ohne vom Rahmen der Erfindung abzuweichen. Wie hier verwendet, umfasst der Ausdruck „und/oder” jegliche sowie alle Kombinationen eines oder mehrerer der beigefügten aufgeführten Gegenstände.
  • Die hierin verwendete Terminologie dient nur zum Beschreiben bestimmter Ausführungsformen, aber nicht zum Beschränken der Erfindung. Wie hier angewandt, dienen die Einzahlformen „ein” und „der, die, das” dazu, auch die Pluralformen einzuschließen, es sei denn, dass sich aus dem Zusammenhang deutlich etwas anderes ergibt. Es versteht sich ferner, dass die Ausdrücke „enthält”, „enthalten”, „einschließt” und/oder „einschließend” wann immer verwendet die Anwesenheit von angegeben Merkmalen, ganze Zahlen, Schritte, Operationen, Elemente und/oder Komponenten bedeutet, jedoch nicht die Anwesenheit oder das Hinzufügen eines oder mehrerer anderer Merkmale, ganze Zahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen hiervon ausschließt.
  • Wenn nicht anderweitig definiert, haben alle Ausdrücke (eingeschlossen technische und wissenschaftliche Ausdrücke), die hierin verwendet werden, dieselbe Bedeutung wie allgemein von einem Fachmann verstanden, auf welche sich die Erfindung bezieht. Es versteht sich weiterhin, dass hier verwendete Ausdrücke jene Bedeutung haben, die mit dem Zusammenhang der Beschreibung und der einschlägigen Technik im Einklang stehen und nicht in einem idealisierten oder übermäßig formalen Sinn zu verstehen sind, wenn nicht ausdrücklich derart definiert.
  • Wird auf ein Element wie eine Schicht, einen Bereich oder ein Substrat Bezug genommen als „auf” oder sich erstreckend „auf” ein anderes Element, so versteht es sich, dass dies unmittelbar auf oder sich erstreckend auf den anderen Element oder entsprechenden Elementen ebenfalls vorliegen kann. Wird auf ein Element im Gegensatz hierzu Bezug genommen als „direkt auf” oder sich erstreckend „direkt auf” ein anderes Element, so sind keine abweichenden Elemente vorhanden. Wird auf ein Element als „verbunden” oder „angeschlossen” an ein anderes Element, so versteht es sich, dass es an das andere Element oder dieses ersetzende Elemente angeschlossen oder verbunden sein kann. Wird im Gegensatz hierzu auf ein Element Bezug genommen als „direkt verbunden” oder „direkt angeschlossen” an das andere Element, so sind keine abweichenden Elemente vorhanden.
  • Ausdrücke wie „unter”, „über”, „oberer”, „unterer”, „horizontal”, „seitlich”, „vertikal”, „unterhalb”, „über”, „auf” usw. können hierin verwendet werden, um eine Beziehung eines Elementes, einer Schicht oder eines Bereiches zu einem anderen Element, einer anderen Schicht oder einem anderen Bereich als in den Figuren dargestellt zu beschreiben. Es versteht sich, dass diese Ausdrücke dazu dienen, unterschiedliche Ausrichtungen der Baueinheit zusätzlich zur Ausrichtung wiederzugeben, die in anderen Figuren gezeigt ist.
  • Ausführungsformen der Erfindung sind hierin unter Bezugnahme auf Querschnittsdarstellungen beschrieben, die schematische Veranschaulichungen idealisierter Ausführungsformen (und dazwischen befindlicher Strukturen) der Erfindung sind. Die Dicke von Schichten und Bereichen in den Zeichnungen kann aus Gründen der Klarheit übertrieben dargestellt sein. Abweichungen von Formen der Darstellungen, zum Beispiel zufolge von Herstellungstechniken und/oder Toleranzen, können vorkommen. So sind Ausführungsformen der Erfindung nicht als Beschränkung auf bestimmte Formen von Bereichen zu verstehen, die hierin gezeigt sind, sondern sie umfassen Abweichungen der Formen, die sich beispielsweise aus der Herstellung ergeben. So hat beispielsweise ein implantierter Bereich, der als rechteckig dargestellt ist, typischerweise gerundete oder kurvige Merkmale und/oder einen Gradienten der Implantierkonzentration an seien Kanten, statt einer bestimmten Änderung von implantierten zu nicht-implantierten Bereichen. In gleicher Weise kann ein durch Implantieren gebildeter eingebetteter Bereich zu einer Implantierung in dem Bereich zwischen dem eingebetteten Bereich und der Fläche, über welcher die Implantierung stattfindet, führen. Die in den Figuren dargestellten Bereiche sind schematisch, und ihre Gestalt darf nicht dahingehend verstanden werden, dass eine tatsächliche Gestalt eines Bereiches oder eines Bauteils bedeutet, und soll somit nicht den Schutzumfang der Erfindung beschränken.
  • 2 ist eine Querschnittsansicht eines Submounts 100 gemäß einiger Ausführungsformen. Wie hier gezeigt, umfasst ein Submount 100 ein elektrisch isolierendes Substrat 110 mit einer ersten Oberfläche 111A und einer zweiten Oberfläche 111B gegenüber der ersten Oberfläche 111A. Eine erste thermisch leitfähige Anschlussfläche 116 ist auf der ersten Oberfläche 111A des Substrates 110 gebildet. Eine zweite thermisch leitfähige Anschlussfläche 118 ist auf der zweiten Oberfläche 111B des Substrates 110 gebildet.
  • Eine erste Mehrzahl thermisch leitfähiger Durchführungen 112 (hier als thermische Durchführungen 112 bezeichnet) erstreckt sich von der ersten Oberfläche 111A des Substrates 110, jedoch nicht vollständig durch das Substrat 110. Somit erstrecken sich die thermischen Durchführungen 112 in das Substrat 110 von der ersten Oberfläche 111A um eine Strecke, die kleiner als die Dicke des Substrates 110 zwischen der ersten Oberfläche 111A und der zweiten Oberfläche 111B ist. Die thermisch leitfähigen Durchführungen 112 sind wenigstens teilweise gefüllt und/oder beschichtet mit einem thermisch leitfähigen Material 114, das sich in direktem Kontakt und in thermischer Verbindung mit der thermisch leitfähigen Anschlussfläche 116 auf der ersten Oberfläche 111A des Substrates 110 befindet.
  • Die thermischen Durchführungen 112 können elektrisch inaktiv sein. Das heißt, dass sie in manchen Ausführungsformen nicht als stromführend ausgelegt sind und kein anderes Merkmal des Submounts 100 verbinden, um eine Stromführung zur Leitung von Strom zu bilden. Da die thermischen Durchführungen 112 bei einigen Ausführungsformen nicht stromführend sind, wird innerhalb der thermischen Durchführungen 112 selbst keine Wärme erzeugt. Stattdessen leiten die thermischen Durchführungen Wärme, die außerhalb der thermischen Durchführungen 112 erzeugt worden ist.
  • Eine zweite Mehrzahl von thermisch leitfähigen Durchführungen 113 erstreckt sich von der zweiten Oberfläche 111B des Substrates 110 in das Substrat 110 zur ersten Oberfläche 111A des Substrates 110. Die zweite Mehrzahl thermisch leitfähiger Durchführungen 113 kann in direktem Kontakt und in thermischer Verbindung mit der thermisch leitfähigen Anschlussfläche 118 auf der zweiten Anschlussfläche 111B des Substrates 110 stehen.
  • Die erste und die zweite thermisch leitfähige Anschlussfläche 116, 118 und die erste und die zweite thermisch leitfähige Durchführung 112, 113 können, aber müssen nicht elektrisch leitfähig sein. Bei manchen Ausführungsformen können die erste und die zweite thermisch leitfähige Anschlussfläche 116, 118 und die erste und die zweite thermisch leitfähige Durchführung 112, 113 ein Material wie Kupfer und/oder Aluminium umfassen, die sowohl thermisch als auch elektrisch leitfähig sind. Jedoch sind die ersten thermisch leitfähigen Durchführungen 112 elektrisch gegen die zweiten thermisch leitfähigen Durchführungen 113 durch das Substrat 110 isoliert.
  • Die erste und die zweite thermisch leitfähige Durchführung 112, 113 kann den thermischen Widerstand zwischen der ersten thermisch leitfähigen Anschlussfläche 116 und der zweiten thermisch leitfähigen Anschlussfläche herabsetzen, sodass Wärme, erzeugt durch ein elektronisches Bauteil 120, angeordnet auf der ersten thermisch leitfähigen Anschlussfläche 116, besser abgeführt werden kann, ohne einen unerwünschten elektrischen Weg zwischen der ersten thermisch leitfähigen Anschlussfläche 116 und der zweiten thermisch leitfähigen Anschlussfläche 118 zur Verfügung zu stellen. Die thermische Leitfähigkeit der thermisch leitfähigen Durchführungen 112, 113 kann erheblich größer als die thermische Leitfähigkeit des Substrates 110 sein. Die Nähe der thermisch leitfähigen Durchführung 112, 113 verringert die Strecke, welche die Wärme durch das thermisch widerstandsfähigere Material des Substrates 110 durchlaufen muss. Wie bekannt, ist der thermische Widerstand proportional zur Dicke des Materials, durch welches die Wärme hindurchtritt. Die thermisch leitfähigen Durchführungen verringern die effektive Strecke zwischen den thermisch leitfähigen Anschlussflächen 116, 118 und damit den thermischen Widerstand des Submounts 110.
  • Wie in 2 gezeigt, kann die erste Mehrzahl thermisch leitfähiger Durchführungen 112 lateral gegen die zweite Mehrzahl thermisch leitfähiger Durchführungen 113 versetzt sein und die erste und die zweite thermisch leitfähige Durchführung können in vertikaler Richtung einander überlappen (das heißt in einer Richtung senkrecht zur ersten und zweiten Oberfläche 111A, 111B des Substrates 110). Die erste leitfähige Durchführung 112 kann eine Länge L1 und die zweite leitfähige Durchführung 113 kann eine Länge L2 haben, und die Summe der Längen L1 und L2 kann größer als die Dicke des Substrates 110 zwischen der ersten Oberfläche 111A und der zweiten Oberfläche 111B des Substrats sein.
  • Die erste und die zweite thermisch leitfähige Durchführung 112, 133 können gegen jedes andere Element in dem Substrat 110 außer den entsprechenden Anschlussflächen 116, 118, an welche sie angeschlossen sind, isoliert sein und können daher derart gestaltet sein, dass kein elektrischer Strom durch die thermisch leitfähigen Durchführungen 112, 113 fließt. Somit können die Durchführungen 112, 113 beispielsweise nicht dazu verwendet werden, elektrische Verbindungen im Substrat zu Bilden, wie etwa elektronische Verbindungen auf mehreren Ebenen („multi-level connections”). Die Durchführungen 112, 113 sind daher verschieden von elektrischen Verbindungsleitungen, wie sie bei elektronischen Mehrschichtsubstraten verwendet werden.
  • Wie weiterhin in 2 gezeigt können auf einer der thermisch leitfähigen Anschlussflächen 116, 118 ein oder mehrere elektronische Bauteile 120 angeordnet werden, wie eine lichtemittierende Halbleiterdiode, eine Halbleiter-Laserdiode und/oder andere elektronische Bauteile, wie etwa auf der thermisch leitfähigen Anschlussfläche 116 auf der ersten Oberfläche 111A des Substrats 110. Bei anderen Ausführungsformen kann das elektronische Bauteil 120 ein Festkörper-Beleuchtungsbauteil sein, das mittels einer Bonddrahtverbindung über einen Bonddraht 122 zu einer Bonddrahtanschlussfläche 126 auch auf der ersten Oberfläche 111A des Substrates 110 verbunden sein kann. Das Bauteil 120 ist eingeschlossen von einer Kuppel 123 aus einem Material wie Silikon, Epoxidharz oder dergleichen als Schutz gegen mechanische Einflüsse oder Umwelteinflüsse, zur Indexanpassung, als Linsenfunktion oder für andere Funktionen. Die Kuppel 123 kann weiterhin mit einem Phosphor wie Yttrium-Aluminium-Granat (YAG) beschichtet sein und/oder in der Kuppel 123 eingeschlossen sein, um eine Wellenlängenumwandlung des vom elektronischen Bauteil 120 emittierten Lichts zu erzeugen. Weitere Elemente wie ein elektrostatischer Entladeschutz, Reflektoren, Diffusoren und so weiter können auf dem Substrat 110 angeordnet oder in diesem gebildet sein.
  • Es versteht sich, dass ein Festkörper-Leuchtbauteil wie eine Festkörper-LED eine erhebliche Wärmemenge erzeugen kann. So arbeiten beispielsweise Festkörper-LEDs bei Strömen von 1000 mA oder mehr bei einer Vorwärtsspannung von 3,3 V, was zu einer erheblichen Leistungsabfuhr aus einem einzelnen Chip führt. Sind mehrere Chips auf einem einzigen Substrat zusammen angeordnet, sind die Anforderungen an die Wärmeabfuhr noch größer. Um das Bauteil auf einer akzeptablen Betriebstemperatur zu halten, kann es wünschenswert sein, für den Submount einen Wärmeübertragungsweg vorzusehen, der Wärme aus dem Halbleiterbauteil 120 abführt und diese in einen Bereich niedrigerer Temperatur leitet, wie eine externe Wärmesenke, von der die Wärme abgeführt werden kann.
  • Die Durchführungen 12 in 1 lassen sich als eine solche thermische Abfuhr verwenden. Es kann aber auch wünschenswert sein, das elektrische Bauteil 122 elektrisch isoliert gegen den Boden des Substrates 110 zu halten. Deswegen ist bei manchen Ausführungsformen eine elektrisch leitende Verbindung zwischen der ersten Oberfläche 111A des Substrates 110 und der zweiten Oberfläche 111B des Substrates 110 und/oder zwischen der thermisch leitfähigen Anschlussfläche 116 der ersten Oberfläche 111A des Substrates 110 und der zweiten thermisch leitfähigen Anschlussfläche 118 auf der zweiten Oberfläche 111B des Substrates 110 nicht wünschenswert. Demgemäß sind bei manchen Ausführungsformen thermisch leitfähige Durchführungen 112, 113 vorgesehen, die miteinander nicht in elektrisch leitender Verbindung stehen. Die thermische Übertragung durch das Substrat 110 wird gesteigert durch Bilden der Durchführungen 112, 113, da diese den Wärmepfad zwischen der ersten thermisch leitenden Anschlussfläche 116 durch das Substrat 110 zur zweiten thermisch leitenden Anschlussfläche 118 verkürzen. Insbesondere dann, wenn die thermisch leitfähigen Durchführungen einander überlappen, kann der Wärmepfad zwischen den ersten Durchführungen 112 zu den zweiten Durchführungen 114 signifikant verkürzt werden verglichen zu dem Wärmepfad, der sonst zwischen der ersten Oberfläche 111A des Substrates 110 zu der zweiten Oberfläche 111B des Substrates 110 besteht. Der effektive Wärmepfad zwischen der ersten und der zweiten Durchführung 112, 113 lässt sich zu einem lateralen Pfad zwischen den überlappenden Bereichen einander benachbarter Durchführungen 112, 113 verkürzen und die thermische Übertragung zwischen den benachbarten Durchführungen 112, 113 kann durch einen lateralen Wärmepfad 120 stattfinden, so wie in 2 gezeigt.
  • Bei einigen Ausführungsformen kann das thermisch leitfähige Material 114, 115 bei der ersten und der zweiten Mehrzahl von Durchführungen 112, 113 ein thermisch hochleitfähiges Material wie Kupfer und/oder Aluminium umfassen.
  • Die thermische Leitfähigkeit, gemessen in W/(m K), ist die Eigenschaft eines Materials, die dessen Fähigkeit zur Wärmeleitung wiedergibt. Insbesondere Metalle sind thermisch hochleitfähig, da frei bewegliche Valenzelektronen nicht nur elektrischen Strom, sondern auch Wärmeenergie übertragen. „Thermisch hochleitfähig” bezieht sich hierbei auf ein Material, dessen thermische Leitfähigkeit größer als etwa 50 W/(m K) ist. Insbesondere Aluminium hat eine thermische Leitfähigkeit, die größer ist als etwa 200 W/(m K), während Kupfer eine thermische Leitfähigkeit aufweist, die größer als etwa 300 W/(m K) ist. Im Gegensatz hierzu hat Aluminiumoxid eine thermische Leitfähigkeit von nur 40 W/(m K). Man weiß, dass die thermische Leitfähigkeit eines Materials mit der genauen Zusammensetzung des besagten Materials variiert, desgleichen mit der Temperatur des Materials. Die thermische Leitfähigkeit von Materialien wird üblicherweise bei einer Normtemperatur von 20°C gemessen.
  • 3A ist eine Querschnittsansicht eines Submounts 100 gemäß einiger Ausführungsformen. Die 3B bis 3E sind planare Querschnittsansichten gemäß der Linie A-A' in 3A. Wie in 3B veranschaulicht, lassen sich die erste und die zweite Mehrzahl thermisch leitfähiger Durchführungen 112, 113 als langgestreckte Gräben im Substrat 110 bilden. Das Ausbilden thermisch leitfähiger Durchführungen 112, 113 als langgestreckte Gräben kann den Wärmeübergang zwischen den Durchführungen und damit die Wärmeabfuhr von dem elektronischen Bauteil 120 steigern. Die Wärmetransfer (das heißt, die thermische Übertragung) lässt sich zum Beispiel verbessern, wenn die thermisch leitfähigen Durchführungen 112, 113 entsprechend flache Oberflächen 112A, 113A haben, die in einer lateralen Ebene in dem Substrat einander zugewandt sind.
  • Bei anderen Ausführungsformen, veranschaulicht in den 3C bis 3E, sind die erste und die zweite Mehrzahl thermisch leitfähiger Durchführungen 112, 113 als Pfosten oder Pfeiler gebildet, die einen quadratischen (3C), kreisförmigen (3D), sechseckigen (3E) oder anderen regelmäßigen oder unregelmäßigen geometrischen Querschnitt haben. Der Wärmetransfer lässt sich insbesondere dann verbessern, wenn die Durchführungen 112, 113 Querschnitte wie einen quadratischen oder einen sechseckigen Querschnitt haben, mit entsprechend flachen Oberflächen 112A, 113A, die einander zugewandt sind.
  • Die 4A bis 4C veranschaulichen Verfahren des Bildens eines Submounts gemäß einiger Ausführungsformen. 4A zeigt ein Substrat 110', das Durchführungen 112' und 113' aufweist. Die Durchführungsöffnungen 112' und 113' erstrecken sich von der oberen Oberfläche 111A, 111B in das Substrat 110'. Das Substrat 110' lässt sich aus Aluminiumoxid (im Grünzustand oder in anderer Form), aus Aluminiumnitrid, aus undotiertem Silizium, aus FR4PCB oder jeglichem anderen elektrisch isolierenden Material bilden. Bei Ausführungsformen, bei welchem das Substrat 110' aus Aluminiumoxid im Grünzustand gebildet ist, lassen sich die Durchführungsöffnungen 112', 113' durch Stanzen, Pressen, Schneiden, Bohren oder anderweitig herstellen. Bei Ausführungsformen, bei welchem das Substrat 110' Aluminiumoxid, Aluminiumnitrid oder andere keramische Materialien umfasst, können die Durchführungsöffnungen 112', 113' durch Bohren, Fräsen und/oder Laserabtragen in dem Substrat 110' gebildet werden.
  • Insbesondere lässt sich ein Laserabtragen von Aluminiumoxid unter Verwendung eines fokussierten Laserstrahles mit einer Wellelänge von 10,6 μm wie eines CO2- oder ähnlichen Industrielasers durchführen. Eine Durchführungsöffnung mit einem sich verjüngenden Profil kann erzeugt werden, das im Bereich der ersten Oberfläche des Substrates weiter ist und mit zunehmender Tiefe sich verengt, so wie in 4A gezeigt. Das sich verjüngende Profil der Durchführungen erlaubt eine dichtere Anordnung der Durchführungen und damit eine Verbesserung des Wärmetransfers zwischen den Durchführungen.
  • Bei einigen Ausführungsformen kann das Substrat 110' eine Dicke von etwa 0,3 mm bis 3 mm aufweisen und die Durchführungsöffnungen 112', 113' können sich in eine Tiefe von wenigstens etwa 0,1 mm bis 2,0 mm erstrecken, bei einigen Ausführungsformen etwa 0,25 mm, und eine Weite von etwa 0,05 mm der Öffnung haben. Bei einer Ausführungsform können die Durchführungsöffnungen eine Länge von etwa 1/3 bis 4/5 der Dicke des Substrates 110 aufweisen. Bei einigen Ausführungsformen können die Durchführungsöffnungen 112', 113' einander vertikal überlappen, und zwar um etwa 0,18 bis 1,8 mm oder etwa 60% der Substratdicke.
  • Die Durchführungsöffnungen 112', 113' können derart ausgebildet sein, dass sie ein Aspektverhältnis aufweisen, definiert als Verhältnis der Tiefe der Durchführungsöffnung zur Weite der Öffnung an der Oberfläche des Substrates, von etwa 1 bis etwa 10, in manchen Fällen etwa 5. Das Vorsehen von Durchführungsöffnungen mit dem genannten Aspektverhältnis erlaubt es, die Öffnungen im Wesentlichen mit thermisch leitfähigem Material zu füllen, welches die thermischen Leitungseigenschaften der resultierenden Struktur verbessern.
  • Bei der Ausführungsform gemäß 4B ist eine Schicht 132 aus thermisch hochleitendem Material auf die obere Oberfläche 111A des Substrates 110' abgeschieden, während eine Schicht 130 thermisch hochleitfähigen Materiales auf der unteren Fläche 111B des Substrates 110' abgeschieden ist. Das Abscheiden und Strukturieren thermisch hochleitfähigen Materiales wie Kupfer und/oder Aluminium ist bestens bekannt. Insbesondere wird ein elektrolytisches Beschichten angewandt, um eine Keimschicht zu bilden, beispielsweise aus Titan. Es können Metalle wie Kupfer, Aluminium, Nickel, Gold, ENIG (ENIG = electroless nickel-gold) und so weiter auf die Keimschicht aufgebracht werden, um wenigstens teilweise die Durchführungsöffnungen 112', 113' zu füllen. Damit werden thermisch leitfähige Durchführungen 112, 113 geschaffen, die sich partiell in das Substrat 110 hineinerstrecken. Das thermisch leitfähige Material 132, 130 kann mit einer Dicke von etwa 50 μm bis etwa 100 μm abgeschieden werden, insbesondere mit einer Dicke von etwa 75 μm.
  • Im Anschluss an das Abscheiden können die Schichten 130, 132 gereinigt, geglättet und/oder poliert werden, um geeignete ebene Flächen zu bilden und hierauf elektrische Bauteile anzuordnen und/oder den Submount an einer Komponente zu befestigen, wie an einer Wärmesenke, so wie in 4C gezeigt.
  • 5A ist eine Querschnittsansicht eines Submounts 100A gemäß weiterer Ausführungsformen der Erfindung. Die 5B und 5C sind planare Querschnittsansichten der Struktur von 5A entlang der Schnittlinie B-B'. 5D und 5E sind planare Querschnittsansichten von Submounts gemäß weiterer Ausführungsformen.
  • Wie in den 5B und 5C gezeigt, können die ersten thermisch leitfähigen Durchführungen 112 so konfiguriert sein, wie in den vorausgegangenen Ausführungsformen. Eine zweite thermisch leitfähige Durchführung 213 kann als einzelnes Element vorgesehen werden, mit einem im Wesentlichen ringförmigen oder quadratischen Querschnitt, wie in den 5B und 5C gezeigt. Sie können wenigstens teilweise die erste Mehrzahl thermisch leitenden Durchführungen 112 in einer Ebene umgeben, in welcher die ersten leitenden Durchführungen 112 und die zweiten leitenden Durchführungen 213 einander überlappen.
  • Wie in den 5D und 5E gezeigt, kann die erste leitende Durchführung auch als einzelnes Element 212 vorgesehen werden, mit einem im Wesentlichen ringförmigen oder quadratischen Querschnitt, der sich in das Substrat 110 erstreckt und die zweite leitfähige Durchführung 213 überlappt.
  • Die 6A bis 6D sind Querschnittsansichten, die Submounts gemäß weiterer Ausführungsformen zeigen. Beispielsweise bei dem Submount 100B, dargestellt in 6A, sind die erste Mehrzahl thermisch leitfähiger Durchführungen 112 und die zweite Mehrzahl thermisch leitfähiger Durchführungen 113 vertikal zueinander ausgerichtet, sind die erste Mehrzahl thermisch leitfähiger Durchführungen 112 und die zweite Mehrzahl thermisch leitfähiger Durchführungen 113 vertikal miteinander ausgerichtet und sie. überlappen sich in jeglicher horizontaler Ebene des Substrates 110 nicht. Die thermische Verbindung zwischen der ersten Mehrzahl thermisch leitfähiger Durchführungen 112 und der zweiten Mehrzahl thermisch leitfähiger Durchführungen 113 kann jedoch durch die gegenseitige Nähe der Durchführungen verbessert werden, was gleichwohl den thermischen Widerstand des Submount 100B relativ zu einem Submount ohne thermisch leitende Durchführungen verringert.
  • 6B veranschaulicht ein Submount 100C gemäß weiterer Ausführungsformen, bei welchen die erste Mehrzahl thermisch leitfähiger Durchführungen 112 und die zweite Mehrzahl thermisch leitfähiger Durchführungen 113 einen im Wesentlichen rechteckigen Querschnitt aufweist, beispielsweise erzeugt durch Stanzen, Stempeln und/oder Bohren eines Aluminiumoxidbandes im Grünzustand vor dem Erwärmen. Die Durchführungen 112, 113 können eine Weite von 0,01 mm bis etwa 0,2 mm aufweisen, bei einigen Ausführungsformen wenigstens 0,05 mm, um den Wämetransfer zu erleichtern. 6B zeigt ferner, dass die thermische Übertragung zwischen der ersten Mehrzahl leitfähiger Durchführungen 112 und der zweiten Mehrzahl leitfähiger Durchführungen 113 verbessert werden kann durch Steigern des Überlappungsmaßes OL der ersten Mehrzahl leitfähiger Durchführungen 112 und der zweiten Mehrzahl leitfähiger Durchführungen 113. Die thermische Übertragung kann ebenfalls verbessert werden durch Verringern des lateralen Abstandes d zwischen einander benachbarten Durchführungen der ersten Mehrzahl von leitfähigen Durchführungen 112 und der zweiten Mehrzahl von leitfähigen Durchführungen 113. Weiterhin veranschaulicht 6B, dass die Längen L1 und L2 der ersten Mehrzahl thermisch leitfähiger Durchführungen 112 und der zweiten Mehrzahl thermisch leitfähiger Durchführungen 113 jeweils größer sein kann, als die Gesamtdicke t des Substrates zwischen dessen ersten Fläche 111A und dessen zweiten Fläche 111B.
  • Der Mitte-zu-Mitte-Abstand s der thermischen Durchführungen 112, 113 kann 0,3 mm oder weniger betragen, sodass der Abstand d zwischen einander benachbarten Durchführungen 112, 113 geringer als 0,15 mm sein kann, was die thermische Übertragung zwischen einander benachbarten Durchführungen 112 und 113 steigert.
  • Bei einigen Ausführungsformen kann das Substrat 110 0,3 mm bis 3 mm dick sein. Die thermischen Durchführungen 112, 113 können Längen L1, L2 von wenigstens der halben Dicke des Substrates 110 aufweisen, obwohl die thermischen Durchführungen 112, 113 bei einigen Ausführungsformen Längen aufweisen können, die weniger als die halbe Dicke des Substrates 110 betragen.
  • Bei einigen Ausführungsformen können die thermischen Durchführungen 112, 113 einander in vertikaler Richtung um etwa 0,18 mm bis etwa 1,8 mm überlappen (OL) und/oder um etwa 60% der Substratdicke.
  • Wie man aus 6c erkennt, kann ein Submount 100D bei einigen Ausführungsformen eine erste Mehrzahl thermisch leitfähiger Durchführungen 112 und eine zweite Mehrzahl thermisch leitfähiger Durchführungen 113 umfassen, die lateral versetzt sind, jedoch sich nicht in einer horizontalen Ebene überlappen. (das heißt, in der vertikalen Richtung). 6D zeigt einen Submount 100E gemäß weiterer Ausführungsformen, bei welchem die erste Mehrzahl thermisch leitfähiger Durchführungen 112 und die zweite Mehrzahl thermisch leitfähiger Durchführungen 113 vertikal miteinander ausgerichtet sind, jedoch in einer Horizontalebene des Substrates 110 einander nicht überlappen. Es versteht sich jedoch, dass Durchführungen in dem Submount 100D wie in 6D gezeigt die mechanische Integrität des Submounts 100D verringern.
  • 6E zeigt einen Submount 100F gemäß weiteren Ausführungsformen, bei welchem eine Mehrzahl thermischer Durchführungen 112 sich von einer ersten Seite 111A des Substrates 110 zu der zweiten Seite 111B des Substrates 110 erstreckt. Die thermischen Durchführungen 112 haben Längen, die geringer als die Dicke des Substrates 110 sind.
  • 6F zeigt ein Submount 100G gemäß weiterer Ausführungsformen, bei welchem sich eine Mehrzahl thermischer Durchführungen 113 von einer zweiten Seite 111B des Substrates 110 zur ersten Seite 111A des Substrates 110 erstreckt, auf dem sich eine thermisch leitfähige Anschlussfläche 116 befindet, die derart gestaltet ist, dass sie eine LED aufnimmt. Die thermischen Durchführungen 113 haben Längen, die geringer als die Dicke des Substrates 110 sind.
  • Die 7A bis 7C veranschaulichen Verfahren zum Bilden von Submounts gemäß einiger Ausführungsformen. 7A zeigt eine Mehrzahl erster Durchführungen 112', gebildet aus einem Aluminiumoxidband 110A im Grünzustand und eine Mehrzahl zweiter Durchführungen 113', gebildet aus einem zweiten Aluminiumoxidband 110B im Grünzustand. Die erste Mehrzahl von Durchführungen 112' im ersten Aluminiumoxidband 110A im Grünzustand kann lateral gegen die zweite Mehrzahl von Durchführungen 113' im zweiten unbehandelten Aluminiumoxidband 110B versetzt sein.
  • Die in 7B gezeigten ersten und zweiten Durchführungen 112', 113' können mit einem thermisch leitfähigen Material gefüllt sein, zum Beispiel ein Metall, und die ersten und zweiten Aluminiumoxidbänder 110A und 110B im Grünzustand können miteinander verschmolzen sein. Sie können beispielsweise miteinander mittels Ausrichtungsdurchführungen oder anderer Mittel ausgerichtet sein und zusammengepresst sein. Die resultierende Struktur kann gebrannt werden, beispielsweise auf einer Temperatur von über 1000°C, sodass die beiden Aluminiumoxidbänder 110A, 110B im Grünzustand miteinander verschmelzen, um ein Spinell-Aluminiumoxidsubstrat 110 zu bilden, so wie in 7C veranschaulicht. Das verschmolzene Substrat 110 umfasst eine erste Mehrzahl thermisch leitender Durchführungen 112, die sich von der ersten Seite 111A des Substrates 110 in das Substrat 110 erstrecken, und eine zweite Mehrzahl thermisch leitender Durchführungen 113, die sich von einer zweiten Seite 111B des Substrates 110 in das Substrat 110 hineinerstrecken.
  • Die 8A und 8B veranschaulichen Verfahren zum Bilden eines Submounts gemäß weiterer Ausführungsformen, bei welchen Aluminiumoxidbänder 110A, 110B, 110C im Grünzustand verwendet werden. Das erste Aluminiumoxidband 110A im Grünzustand umfasst eine erste Mehrzahl thermisch leitfähiger Durchführungen 112A und ein zweites Aluminiumoxidband 110B im Grünzustand umfasst eine zweite Mehrzahl thermisch leitfähiger Durchführungen 113A, die lateral gegen die erste Mehrzahl leitfähiger Durchführungen 112A im ersten Aluminiumoxidband 110A im Grünzustand versetzt sind.
  • Ein drittes Aluminiumoxidband 110 im Grünzustand ist zwischen dem ersten und dem zweiten Aluminiumoxidband 110A, 110B im Grünzustand vorgesehen. Das dritte Aluminiumoxidband 110C im Grünzustand umfasst eine dritte Mehrzahl thermisch leitfähiger Durchführungen 112B, die vertikal ausgerichtet sind mit der ersten Mehrzahl elektrisch leitfähiger Durchführungen 112A im ersten Substrat 110A im Grünzustand, und eine vierte Mehrzahl thermisch leitfähiger Durchführungen 113B, die vertikal ausgerichtet sind zu der zweiten Mehrzahl thermisch leitfähiger Durchführungen 113A im zweiten Aluminiumoxidband 110B im Grünzustand.
  • Das erste, zweite und dritte Aluminiumoxidband 110A bis 110C im Grünzustand werden gegeneinander gepresst und erhitzt, sodass das erste, zweite und dritte Aluminiumoxidband 110A bis 110C im Grünzustand miteinander verschmelzen, um ein einziges Aluminiumoxidsubstrat 110 zu bilden. Die erste Mehrzahl thermisch leitfähiger Durchführungen 112A kann mit der dritten Mehrzahl thermisch leitfähiger Durchführungen 112B verschmolzen werden, um eine Mehrzahl thermisch leitfähiger Durchführungen 112 im verschmolzenen Substrat 110 zu bilden. In gleicher Weise kann die zweite Mehrzahl thermisch leitfähiger Durchführungen 113A mit der vierten Mehrzahl thermisch leitfähiger Durchführungen 113B verschmolzen werden, um eine Mehrzahl thermisch leitfähiger Durchführungen 113 im verschmolzenen Aluminiumoxidsubstrat 110 zu bilden.
  • Die 9 und 10 zeigen Submounts und Verfahren zum Bilden einiger weiterer Ausführungsformen. 9 zeigt zum Beispiel ein erstes Aluminiumoxidband 110A im Grünzustand. Eine Mehrzahl thermisch leitfähiger Durchführungen 112 kann im ersten Aluminiumoxidband 110A im Grünzustand gebildet werden. Ein thermisch leitfähiges Element 117, beispielsweise aus thermisch leitfähigem Metall, kann auf einer Seite des ersten Aluminiumoxidbandes 110A im Grünzustand vorgesehen werden. In gleicher Weise kann ein Aluminiumoxidband 110B im Grünzustand vorgesehen werden, mit einer oder mehreren, hindurchgehenden thermisch leitfähigen Durchführungen 113, die mit einem zweiten thermisch leitfähigen Element 119 auf einer Seite des zweiten Aluminiumoxidbandes 110B im Grünzustand in Verbindung stehen. Bei einigen Ausführungsformen kann benachbart wenigstens einem der thermisch leitfähigen Elemente 117, 119 ein Vorsprung 122 auf wenigstens einer der Aluminiumoxidbänder 110A, 110B im Grünzustand angeformt werden. Das erste und das zweite thermisch leitfähige Element 117, 119 kann derart gestaltet werden, dass es eine Dicke hat von mehr als etwa 100 μm, was die thermische Verbindung zwischen den Elementen im vollendeten Submount verbessert.
  • Werden das erste und das zweite Aluminiumoxidband im Grünzustand miteinander in Kontakt gebracht und erhitzt, so verschmelzen das erste und das zweite Aluminiumoxidband 110A, 110B im Grünzustand, um gemeinsam ein einziges Aluminiumoxidsubstrat 110 zu bilden, umfassend thermisch leitfähige Elemente 117, 119, die hierin eingebettet sind. Wie in 10 gezeigt, kann das erste thermisch leitfähige, eingebettete Element 117 in direkter thermischer Verbindung einer thermisch leitfähigen Anschlussfläche 116 auf einer ersten Seite 111A des Substrates 110 über die erste Anzahl thermisch leitfähiger Durchführungen 112 in Verbindung stehen, während das zweite thermisch leitfähige eingebettete Element 119 in direkter thermischer Übertragung mit einer thermisch leitfähigen Anschlussfläche 118 auf der zweiten Seite 111B des Substrates 110 durch die zweite Mehrzahl thermisch leitfähiger Durchführungen 113 steht.
  • Das erste thermisch leitfähige eingebettete Element 117 und das zweite thermisch leitfähige eingebettete Element 119 stehen in indirekter thermischer Übertragung miteinander über den lateralen Abstand d1 durch das Substrat 110.
  • Obgleich die ersten thermischen Durchführungen 112 in Kontakt mit dem ersten thermisch leitfähigen eingebetteten Element 117 stehen und die zweiten thermischen Durchführungen 113 mit dem zweiten thermisch leitfähigen eingebetteten Element 119 stehen, können die ersten und die zweiten thermische Durchführung 112, 113 elektrisch inaktiv bleiben, da auch die eingebetteten Elemente 117, 119 so ausgelegt sind, dass sie keinen elektrischen Strom führen.
  • Bei einigen Ausführungsformen sowie zum Beispiel bei dem Submount 100G in 11 ist nur ein einziges eingebettetes thermisch leitfähiges Element 119 vorgesehen, welches mit der zweiten thermisch leitfähigen Anschlussfläche 118 durch das Substrat 110 über die Strecke d2 in thermischer Übertragung steht.
  • Weitere Ausführungsformen sind in 12 gezeigt, worin ein Submount 100H gezeigt ist. Der Submount 100H umfasst eine erste Mehrzahl thermisch leitfähiger Durchführungen 112, die sich von einer ersten Seite 111A des Substrates 110 zu einer zweiten Seite 111B des Substrates 110 erstrecken. Die erste Mehrzahl thermisch leitfähiger Durchführungen 112 steht in direktem Kontakt mit einer ersten thermisch leitfähigen Anschlussfläche 116 auf der ersten Seite 111A des Submount 110 und erstreckt sich zur zweiten Seite 111B des Submounts 110. Eine oder mehrere eingebettete thermisch leitfähige Elemente 117 sind innerhalb des Substrates 110 gemäß den oben beschriebenen Verfahren gebildet. Weiterhin sind die eingebetteten thermisch leitfähigen Bereiche 117 an die zweite thermisch leitfähige Anschlussfläche 118 auf der zweiten Seite 111B des Substrates 110 angeschlossen, und zwar mittels thermisch leitfähiger Elemente 128, die sich entlang der Seitenwände 111C des Substrates 110 zwischen den eingebetteten thermisch leitfähigen Elementen 117 und der zweiten thermisch leitfähigen Anschlussfläche 118 erstrecken.
  • 13 zeigt weitere Ausführungsformen mit einem Submount 100J. Der Submount 100H umfasst eine oder mehrere eingebettete thermisch leitfähige Elemente 117, gebildet innerhalb des Substrates 110 gemäß den oben beschriebenen Verfahren. Weiterhin sind die eingebetteten thermisch leitfähigen Bereiche 117 an die zweite thermisch leitfähige Anschlussfläche 118 auf der zweiten Seite 111B des Substrates 110 mittels thermisch leitfähiger Elemente 128 angeschlossen, die sich entlang Seitenwänden 111C des Substrates 110 zwischen den eingebetteten thermisch leitfähigen Elementen 117 und der zweiten thermisch leitfähigen Anschlussfläche 118 erstrecken. In dem Submount 100J gibt es jedoch keine thermisch leitfähigen Durchführungen 112, die sich von der ersten Seite 111A des Substrates 110 in das Substrat 110 hineinerstrecken. Die thermische Leitung von der ersten thermisch leitfähigen Anschlussfläche 116 zur zweiten thermisch leitfähigen Anschlussfläche 118 kann dennoch gesteigert werden, aufgrund der Anwesenheit der eingebetteten thermisch leitfähigen Bereiche 117.
  • Es wurden zahlreiche unterschiedliche Ausführungsformen hierin offenbart, in Verbindung mit der Beschreibung und den Zeichnungen. Es wäre eine unnötige Wiederholung und verwirrend, jede Kombination und Unterkombination dieser Ausführungsformen zu beschreiben und zu zeigen. Demgemäß lassen sich sämtliche Ausführungsformen auf jegliche Weise kombinieren. Die Beschreibung und die Zeichnungen stellen eine vollständige Beschreibung aller Kombinationen und Unterkombinationen der Ausführungsformen dar, desgleichen bezüglich der Art und Weise und des Verfahrens zur Herstellung und Verwendung, und dienen der Stützung der Ansprüche bezüglich jeglicher Kombinationen oder Unterkombinationen.
  • Obgleich gewisse Ausführungsformen unter Bezugnahme auf Submounts für Festkörper-Beleuchtungsbauteile beschrieben sind, so kann doch ein Submount gemäß der Erfindung angewandt werden zum Aufnehmen oder zum Befestigen anderer elektronische Bauteile wie Leistungs- und/oder Mikrowellen-Halbleiterbauteile, die große Mengen Wärme erzeugen.
  • In den Zeichnungen und der Beschreibung sind typische Ausführungsformen der Erfindung offenbart. Obgleich bestimmte Ausdrücke verwendet werden, sind diese in allgemeinem und beschreibendem Sinne zu verstehen und nicht zum Zwecke der Beschränkung des Umfanges der Erfindung, so wie in den Ansprüchen dargelegt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2007/0253209 [0002]
    • US 2004/0079957 [0002]
    • US 2004/0126913 [0002]
    • US 2005/0269587 [0002]

Claims (27)

  1. Submount für ein elektronisches Bauteil umfassend: ein elektrisch isolierendes Substrat mit einer ersten und einer zweiten Oberfläche und mit einer Dicke zwischen der ersten und der zweiten Oberfläche; eine thermisch leitende Anschlussfläche auf der ersten Oberfläche des Substrates; und eine elektrisch inaktive thermisch leitfähige Durchführung, die sich von der ersten Oberfläche des Substrates in Richtung der zweite Oberfläche des Substrates erstreckt und eine Länge aufweist, die geringer als die Dicke des Substrates ist, wobei die thermisch leitfähig Durchführung eine größere thermische Leitfähigkeit als die thermische Leitfähigkeit des Substrates aufweist.
  2. Submount nach Anspruch 1, wobei die thermisch leitfähige Durchführung in Kontakt mit der thermisch leitfähigen Anschlussfläche steht.
  3. Submount nach Anspruch 1, wobei die thermisch leitfähige Durchführung einen langgestreckten Graben in der ersten Oberfläche des Substrates aufweist.
  4. Submount nach Anspruch 1, wobei die thermisch leitfähige Durchführung eine Öffnung im Substrat mit einem viereckigen oder sechseckigen Querschnitt aufweist.
  5. Submount nach Anspruch 1, wobei die thermisch leitfähige Durchführung eine erste thermisch leitfähige Durchführung mit einer ersten Länge aufweist und der Submount weiterhin umfasst: eine zweite elektrisch inaktive, thermisch leitfähige Durchführung, die sich von der zweiten Oberfläche des Substrates in Richtung der ersten Oberfläche des Substrates erstreckt, eine zweite Länge aufweist, die geringer als die Dicke des Substrates ist und die gegen die erste thermisch leitfähige Durchführung isoliert ist; wobei die zweite thermisch leitfähige Durchführung eine höhere thermische Leitfähigkeit als das Substrat aufweist.
  6. Submount nach Anspruch 5, wobei die Summe aus der ersten Länge und der zweiten Länge größer als die Dicke, des Substrates ist und wobei Wärme von der thermisch leitfähigen Anschlussfläche lateral durch das elektrisch isolierende Substrat zwischen der ersten thermisch leitfähigen Durchführung und der zweiten thermisch leitfähigen Durchführung in einen Überlappungsbereich zwischen der ersten thermisch leitfähigen Durchführung und der zweiten thermisch leitfähigen Durchführung gekoppelt wird.
  7. Submount nach Anspruch 5, wobei die thermisch leitfähige Anschlussfläche eine erste thermisch leitfähige Anschlussfläche aufweist und der Submount weiterhin eine zweite thermisch leitfähige Anschlussfläche auf der zweiten Oberfläche des Substrates und in Kontakt mit der zweiten thermisch leitfähigen Durchführung aufweist.
  8. Submount nach Anspruch 5, wobei die zweite thermisch leitfähige Durchführung einen langgestreckten Graben in der zweiten Oberfläche des Substrates aufweist.
  9. Submount nach Anspruch 5, wobei die zweite thermisch leitfähige Durchführung eine ringförmige Gestalt in dem Substrat aufweist, das die erste thermisch leitfähige Durchführung umgibt.
  10. Submount nach Anspruch 9, wobei die zweite thermisch leitfähige Durchführung einen kreisförmigen oder quadratischen Querschnitt aufweist.
  11. Submount nach Anspruch 10, wobei die erste thermisch leitfähige Durchführung eine ringförmige Gestalt von kreisförmigem oder quadratischem Querschnitt aufweist.
  12. Submount nach Anspruch 5, weiterhin umfassend erste und zweite eingebettete thermisch leitfähige Elemente in dem Substrat, wobei das erste und das zweite eingebettete thermisch leitfähige Element thermisch leitfähige Schichten umfassen, die sich parallel zu der zweiten Oberfläche des Substrates erstrecken, wobei die erste eingebettete thermisch leitfähige Schicht in Kontakt mit der ersten thermisch leitfähigen Durchführung steht, und die zweite eingebettete thermisch leitfähige Schicht in Kontakt mit der zweiten thermisch leitfähigen Durchführung steht, und wobei das erste und das zweite eingebettete thermisch leitfähige Element durch das Substrat elektrisch voneinander isoliert und derart gestaltet sind, dass Wärme von der thermisch leitfähigen Anschlussfläche lateral durch das elektrisch isolierende Substrat zwischen dem ersten eingebetteten thermisch leitfähigen Element und dem zweiten eingebetteten thermisch leitfähigen Element gekoppelt wird.
  13. Submount nach Anspruch 1, weiterhin umfassend ein eingebettetes thermisch leitfähiges Element im Substrat, wobei das eingebettete thermisch leitfähige Element eine thermisch leitfähige Schicht umfasst, die sich parallel zu der zweiten Oberfläche des Substrates erstreckt.
  14. Submount nach Anspruch 13, wobei das eingebettete elektrisch leitfähige Element in Kontakt mit der thermisch leitfähigen Durchführung steht.
  15. Submount nach Anspruch 1, weiterhin umfassend: ein eingebettetes thermisch leitfähiges Element im Substrat, das elektrisch gegen die erste leitfähige Durchführung isoliert ist, wobei das eingebettete thermisch leitfähige Element eine thermisch leitfähige Schicht umfasst, die sich parallel zu der zweiten Oberfläche des Substrats erstreckt; eine zweite thermisch leitfähige Anschlussfläche auf der zweiten Oberfläche des Substrates; und eine thermisch leitfähige Bahn auf einer Seitenfläche des Substrates, welche das eingebetteten thermisch leitfähige Elemente und die zweiten thermisch leitfähigen Anschlussfläche verbindet.
  16. Submount nach Anspruch 1, wobei das Substrat eine Dicke von etwa 0,3 bis 3 mm aufweist und wobei die thermisch leitfähige Durchführung eine Länge von etwa 0,1 bis 2 mm sowie ein Aspekt-Verhältnis von etwa 1 bis 10 aufweist.
  17. Submount nach Anspruch 1, wobei die thermisch leitfähige Durchführung eine Länge von etwa 1/3 bis etwa 4/5 der Dicke des Substrates aufweist.
  18. Submount nach Anspruch 1, wobei die thermisch leitfähige Durchführung ein sich verjüngendes Profil aufweist, das im Bereich der ersten Oberfläche des Substrates weiter ist und sich mit zunehmender Tiefe im Substrat verengt.
  19. Submount nach Anspruch 1, wobei die erste thermisch leitfähige Durchführung ein Rechteckprofil aufweist und eine Weite von wenigstens 0,5 mm bis etwa 1 mm aufweist.
  20. Verfahren zum Bilden eines Submounts für ein elektronisches Bauteil, wobei das Verfahren umfasst: Bereitstellen eines elektrisch isolierenden Substrats, das eine erste und eine zweite Oberfläche und eine Dicke zwischen der ersten und der zweiten Oberfläche aufweist; Bilden einer thermisch leitenden Anschlussfläche auf der ersten Oberfläche des Substrates; und Bilden einer elektrisch inaktiven thermisch leitfähigen Durchführung, die in Kontakt mit der thermisch leitfähigen Anschlussfläche steht und die sich von der ersten Oberfläche des Substrates zu der zweiten Oberfläche des Substrates erstreckt und eine Länge aufweist, die geringer als die Dicke des Substrates ist.
  21. Verfahren nach Anspruch 20, weiterhin umfassend: Bilden einer zweiten elektrisch inaktiven thermisch leitfähigen Durchführung, die sich von der zweiten Oberfläche des Substrats in Richtung der ersten Oberfläche des Substrats erstreckt, eine zweite Länge aufweist, die kleiner als die Dicke des Substrates ist, und elektrisch gegen die erste thermisch leitfähige Durchführung isoliert ist.
  22. Verfahren nach Anspruch 20, wobei das Bilden der thermisch leitfähigen Durchführung ein Laserabtragen der thermisch leitfähigen Durchführung in das Substrat umfasst.
  23. Verfahren nach Anspruch 22, wobei das Substrat Aluminiumoxid umfasst, und wobei das Laserabtragen der thermisch leitfähigen Durchführung in das Substrat ein Laserabtragen unter Verwendung eines CO2-Lasers umfasst.
  24. Verfahren zum Bilden eines Submounts für ein elektronisches Bauteil, wobei das Verfahren umfasst: Bereitstellen eines ersten und eines zweiten Aluminiumoxidbandes im Grünzustand; Bilden einer ersten Mehrzahl von Durchführungsöffnungen in dem ersten Aluminiumoxidband im Grünzustand und einer zweiten Mehrzahl von Durchführungsöffnungen in dem zweiten Aluminiumoxidband im Grünzustand; wenigstens teilweises Füllen der ersten und der zweiten Mehrzahl von Durchführungsöffnungen mit einem thermisch leitfähigen Material, das eine thermische Leitfähigkeit aufweist, die größer als die thermische Leitfähigkeit von Aluminiumoxid ist; Verbringen des ersten und des zweiten Aluminiumoxidbandes im Grünzustand in Kontakt, sodass die erste Mehrzahl von Durchführungsöffnungen und die zweite Mehrzahl von Durchführungsöffnungen lateral gegeneinander versetzt sind; und Wärmebehandeln des ersten und des zweiten Aluminiumoxidbandes im Grünzustand, um das erste und das zweite Aluminiumoxidband im Grünzustand in ein Aluminiumoxidsubstrat zu überführen, umfassend erste elektrisch inaktive thermisch leitfähige Durchführungen, gebildet vom thermisch leitfähigen Material in der ersten Mehrzahl von Durchführungsöffnungen, und zweite elektrisch inaktive thermisch leitfähige Durchführungen, gebildet aus thermisch leitfähigem Material in der zweiten Mehrzahl von Durchführungsöffnungen, wobei die erste und die zweite elektrisch inaktive thermisch leitfähige Durchführungsöffnung gegeneinander elektrisch isoliert sind.
  25. Verfahren nach Anspruch 24, weiterhin umfassend: Bereitstellen eines dritten Aluminiumoxidbandes im Grünzustand; und Bilden einer dritten Mehrzahl von Durchführungsöffnungen und einer vierten Mehrzahl von Durchführungsöffnungen im dritten Aluminiumoxidband im Grünzustand; wobei das Verbringen des ersten und des zweiten Aluminiumoxidbandes im Grünzustand in Kontakt miteinander ein Verbringen des ersten und des zweiten Aluminiumoxidbandes im Grünzustand in Kontakt mit dem dritten Aluminiumoxidband im Grünzustand zwischen dem ersten und dem zweiten Aluminiumoxidsubstrat im Grünzustand umfasst, sodass die erste Mehrzahl von Durchführungsöffnungen mit der dritten Mehrzahl von Durchführungsöffnungen ausgerichtet ist und die zweite Mehrzahl von Durchführungsöffnungen mit der vierten Mehrzahl von Durchführungsöffnungen ausgerichtet ist.
  26. Lichtemittierendes Baiteil, umfassend: einen Submount für ein elektronisches Bauteil, umfassend ein elektrisch isolierendes Substrat mit einer ersten und einer zweiten Oberfläche und einer Dicke zwischen der ersten und der zweiten Oberfläche, eine thermisch leitfähige Anschlussfläche auf der ersten Oberfläche des Substrates, und einer thermisch leitfähige Durchführung, die sich von der ersten Oberfläche des Substrats zu der zweiten Oberfläche des Substrats erstreckt und eine Länge aufweist, die geringer als die Dicke des Substrates ist, wobei die thermisch leitfähige Durchführung eine höhere thermische Leitfähigkeit als das Substrat aufweist; und ein lichtemittierendes Festkörper-Bauteil auf der thermisch leitfähigen Anschlussfläche.
  27. Submount für ein elektronisches Bauteil, umfassend: ein elektrisch isolierendes Substrat, umfassend eine erste und eine zweite Oberfläche mit einer Dicke zwischen der ersten und der zweiten Oberfläche; eine thermisch leitfähige Anschlussfläche auf der ersten Oberfläche des Substrates; ein eingebettetes thermisch leitfähiges Element im Substrat, elektrisch isoliert gegen die thermisch leitfähige Anschlussfläche, wobei das eingebettete thermisch leitfähige Element eine thermisch leitfähige Schicht aufweist, die sich parallel zur zweiten Oberfläche des Substrates erstreckt, wobei das eingebettete thermisch leitfähige Element eine größere thermische Leitfähigkeit als das Substrat aufweist; eine zweite thermisch leitfähige Anschlussfläche auf der zweiten Oberfläche des Substrates; und eine thermisch leitfähige Bahn auf einer Seitenfläche des Substrates, die das eingebettete thermisch leitfähige Element mit der zweiten thermisch leitfähigen Anschlussfläche verbindet.
DE112010003578T 2009-09-08 2010-08-17 Elektronische Bauteil-Submounts mit thermisch leitfähigen Durchführungen undlichtemittierende Bauteile mit denselben Withdrawn DE112010003578T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/555,218 US8410371B2 (en) 2009-09-08 2009-09-08 Electronic device submounts with thermally conductive vias and light emitting devices including the same
US12/555,218 2009-09-08
PCT/US2010/045713 WO2011031417A2 (en) 2009-09-08 2010-08-17 Electronic device submounts with thermally conductive vias and light emitting devices including the same

Publications (1)

Publication Number Publication Date
DE112010003578T5 true DE112010003578T5 (de) 2012-09-06

Family

ID=43067231

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010003578T Withdrawn DE112010003578T5 (de) 2009-09-08 2010-08-17 Elektronische Bauteil-Submounts mit thermisch leitfähigen Durchführungen undlichtemittierende Bauteile mit denselben

Country Status (4)

Country Link
US (1) US8410371B2 (de)
CN (1) CN102612744A (de)
DE (1) DE112010003578T5 (de)
WO (1) WO2011031417A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018113996A1 (de) * 2018-06-12 2019-12-12 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5243975B2 (ja) * 2008-02-04 2013-07-24 新光電気工業株式会社 熱伝導部材を有する半導体パッケージ放熱用部品及びその製造方法
US8248803B2 (en) * 2010-03-31 2012-08-21 Hong Kong Applied Science and Technology Research Institute Company Limited Semiconductor package and method of manufacturing the same
GB201105499D0 (en) * 2011-03-31 2011-05-18 Juice Technology Ltd Electrical device
WO2012164426A1 (en) 2011-06-01 2012-12-06 Koninklijke Philips Electronics N.V. A light emitting module comprising a thermal conductor, a lamp and a luminaire
US10043960B2 (en) * 2011-11-15 2018-08-07 Cree, Inc. Light emitting diode (LED) packages and related methods
US20150159958A1 (en) * 2012-05-28 2015-06-11 Shikoku Instrumentation Co., Ltd. High-efficiency heat exchanger and high-efficiency heat exchange method
JP6029912B2 (ja) * 2012-09-25 2016-11-24 スタンレー電気株式会社 半導体発光素子
CN103032848B (zh) * 2013-01-09 2015-02-18 深圳市华星光电技术有限公司 液晶显示装置、背光模组、印刷电路板及其制造方法
DE102013219369A1 (de) * 2013-09-26 2015-03-26 Osram Opto Semiconductors Gmbh Elektronische Anordnung und Verfahren zur Herstellung einer elektronischen Anordnung
KR20160013706A (ko) * 2014-07-28 2016-02-05 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP6367640B2 (ja) * 2014-07-30 2018-08-01 日本特殊陶業株式会社 配線基板
DE102014216194B3 (de) * 2014-08-14 2015-12-10 Robert Bosch Gmbh Schaltungsträger mit einem Wärmeleitelement, Verbindungsanordnung mit einem Schaltungsträger und Verfahren zum Abführen von Verlustwärme
JP6476703B2 (ja) * 2014-09-30 2019-03-06 日亜化学工業株式会社 セラミックスパッケージ、発光装置及びそれらの製造方法
CN104333971A (zh) * 2014-10-14 2015-02-04 深圳市华星光电技术有限公司 一种印刷电路板及显示装置
US20160105949A1 (en) * 2014-10-14 2016-04-14 Shenzhen China Star Optoelectronics Technology Co. Ltd. Printed circuit board and display device
US9184112B1 (en) 2014-12-17 2015-11-10 International Business Machines Corporation Cooling apparatus for an integrated circuit
US9472483B2 (en) 2014-12-17 2016-10-18 International Business Machines Corporation Integrated circuit cooling apparatus
CN105006515B (zh) * 2015-06-04 2018-01-19 佛山市南海区联合广东新光源产业创新中心 一种led芯片散热结构
US20160374203A1 (en) * 2015-06-19 2016-12-22 Mersen Usa Newburyport-Ma, Llc Printed circuit board via fuse
CN109923650B (zh) * 2016-08-03 2022-07-05 固体紫外有限公司 具有提高的导热性的耐应变管芯附着和制造方法
US10283688B2 (en) 2016-08-22 2019-05-07 Nichia Corporation Light emitting device
US10230212B1 (en) * 2017-12-22 2019-03-12 Cisco Technology, Inc. Method and apparatus to prevent laser kink failures
WO2020066665A1 (ja) * 2018-09-27 2020-04-02 京セラ株式会社 配線基板および電気装置
US11189766B2 (en) 2019-01-16 2021-11-30 Creeled, Inc. Light emitting diode packages
CN112435974B (zh) * 2019-02-22 2022-07-19 西安航思半导体有限公司 高强度dfn封装半导体器件
CN112420532B (zh) * 2019-02-22 2022-07-19 西安航思半导体有限公司 无引脚dfn封装器件的封装工艺
CN113574974A (zh) * 2020-01-31 2021-10-29 迅达科技公司 具有工程化的热路径的印刷电路板组件以及制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040079957A1 (en) 2002-09-04 2004-04-29 Andrews Peter Scott Power surface mount light emitting die package
US20040126913A1 (en) 2002-12-06 2004-07-01 Loh Ban P. Composite leadframe LED package and method of making the same
US20050269587A1 (en) 2004-06-04 2005-12-08 Loh Ban P Power light emitting die package with reflecting lens and the method of making the same
US20070253209A1 (en) 2006-04-27 2007-11-01 Cree, Inc. Submounts for semiconductor light emitting device packages and semiconductor light emitting device packages including the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097089A (en) * 1998-01-28 2000-08-01 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package, metal plate for said package, and method of producing copper-clad board for said package
US3948706A (en) * 1973-12-13 1976-04-06 International Business Machines Corporation Method for metallizing ceramic green sheets
US4302625A (en) * 1980-06-30 1981-11-24 International Business Machines Corp. Multi-layer ceramic substrate
US4539058A (en) * 1983-12-12 1985-09-03 International Business Machines Corporation Forming multilayer ceramic substrates from large area green sheets
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
US4731701A (en) * 1987-05-12 1988-03-15 Fairchild Semiconductor Corporation Integrated circuit package with thermal path layers incorporating staggered thermal vias
US5113315A (en) * 1990-08-07 1992-05-12 Cirqon Technologies Corporation Heat-conductive metal ceramic composite material panel system for improved heat dissipation
WO1998015980A1 (fr) * 1996-10-10 1998-04-16 Samsung Electronics Co., Ltd. Circuit integre hybride et de grande puissance
FR2796801B1 (fr) * 1999-07-23 2001-10-05 Valeo Electronique Assemblage du type comportant une carte a circuit imprime et une semelle formant drain thermique disposes sur une embase formant radiateur
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
KR100438786B1 (ko) * 2002-04-23 2004-07-05 삼성전자주식회사 저전력 고효율의 액정표시장치 구동 전압 발생 회로 및 그방법
US6657311B1 (en) * 2002-05-16 2003-12-02 Texas Instruments Incorporated Heat dissipating flip-chip ball grid array
US6930885B2 (en) * 2002-12-23 2005-08-16 Eastman Kodak Company Densely packed electronic assemblage with heat removing element
US7495322B2 (en) * 2003-05-26 2009-02-24 Panasonic Electric Works Co., Ltd. Light-emitting device
JP4028474B2 (ja) * 2003-11-20 2007-12-26 ミヨシ電子株式会社 高周波モジュール
EP1990834B1 (de) * 2007-05-10 2012-08-15 Texas Instruments France Lokale Integration eines nichtlinearen Blechs in integrierten Schaltpaketen für ESD/EOS-Schutz
TW200915505A (en) * 2007-09-29 2009-04-01 Kinik Co Packaging carrier with high heat-dissipation and method for manufacturing the same
KR101491138B1 (ko) * 2007-12-12 2015-02-09 엘지이노텍 주식회사 다층 기판 및 이를 구비한 발광 다이오드 모듈

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040079957A1 (en) 2002-09-04 2004-04-29 Andrews Peter Scott Power surface mount light emitting die package
US20040126913A1 (en) 2002-12-06 2004-07-01 Loh Ban P. Composite leadframe LED package and method of making the same
US20050269587A1 (en) 2004-06-04 2005-12-08 Loh Ban P Power light emitting die package with reflecting lens and the method of making the same
US20070253209A1 (en) 2006-04-27 2007-11-01 Cree, Inc. Submounts for semiconductor light emitting device packages and semiconductor light emitting device packages including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018113996A1 (de) * 2018-06-12 2019-12-12 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement

Also Published As

Publication number Publication date
US20110056734A1 (en) 2011-03-10
US8410371B2 (en) 2013-04-02
CN102612744A (zh) 2012-07-25
WO2011031417A3 (en) 2011-07-07
WO2011031417A2 (en) 2011-03-17

Similar Documents

Publication Publication Date Title
DE112010003578T5 (de) Elektronische Bauteil-Submounts mit thermisch leitfähigen Durchführungen undlichtemittierende Bauteile mit denselben
DE102005045587B4 (de) Baugruppe mit einem Licht emittierenden Halbleiterelement
DE3390103C2 (de)
EP2223337B1 (de) Optoelektronisches bauelement und herstellungsverfahren für ein optoelektronisches bauelement
DE102012002605B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102010009456A1 (de) Strahlungsemittierendes Bauelement mit einem Halbleiterchip und einem Konversionselement und Verfahren zu dessen Herstellung
DE102013101262A1 (de) Optoelektronisches Leuchtmodul, optoelektronische Leuchtvorrichtung und Kfz-Scheinwerfer
EP3262728A1 (de) Verfahren zum herstellen eines diodenlasers und diodenlaser
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102010051286A1 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
EP2297780B1 (de) Optoelektronisches modul mit einem trägersubstrat und einer mehrzahl von strahlung emittierenden halbleiterbauelementen und verfahren zu dessen herstellung
DE102005055293A1 (de) Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip
WO2019179769A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE112008004171T5 (de) Verfahren zum Herstellen von Substraten für eine Baugruppe mit lichtemittierendem Element sowie Baugruppe mit lichtemittierendem Element unter Verwendung eines derartigen Substrats
DE102013108808B4 (de) Verfahren zur Herstellung eines Kohlenstoff/Metall-Verbundstoffs und Verfahren zur Herstellung einer Halbleiterelementanordnung
WO2016156329A1 (de) Optoelektronischer halbleiterchip, optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE112008004058T5 (de) Substrat für Baugruppe mit lichtemittierendem Element und Baugruppe mit lichtemittierendem Element
DE112015005127B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102008029191A1 (de) Beleuchtungseinrichtung zur Hinterleuchtung eines Displays sowie ein Display mit einer solchen Beleuchtungseinrichtung
DE102012101463A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und derart hergestelltes optoelektronisches Bauelement
DE112017000841T5 (de) Halbleiterlaser-lichtquelleneinrichtung
DE102011101052A1 (de) Substrat mit elektrisch neutralem Bereich
DE102008034708A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013111977A1 (de) Optoelektronischer Halbleiterchip und Anordnung mit mindestens einem solchen optoelektronischen Halbleiterchip
WO2013083334A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils

Legal Events

Date Code Title Description
R163 Identified publications notified
R082 Change of representative

Representative=s name: TBK, DE

R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20140807

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee