DE1549532B1 - Unterbrechungs direktorschaltwerk fuer eine datenverarbei tungsanlage mit mehreren rechenanlagen und mehreren peri pheren geraeten - Google Patents

Unterbrechungs direktorschaltwerk fuer eine datenverarbei tungsanlage mit mehreren rechenanlagen und mehreren peri pheren geraeten

Info

Publication number
DE1549532B1
DE1549532B1 DE1967S0111484 DES0111484A DE1549532B1 DE 1549532 B1 DE1549532 B1 DE 1549532B1 DE 1967S0111484 DE1967S0111484 DE 1967S0111484 DE S0111484 A DES0111484 A DE S0111484A DE 1549532 B1 DE1549532 B1 DE 1549532B1
Authority
DE
Germany
Prior art keywords
signal
code
register
computer system
dsc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1967S0111484
Other languages
English (en)
Other versions
DE1549532C2 (de
Inventor
Ralph Arthur Quosig
Norman Lee Viss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sperry Corp
Original Assignee
Sperry Rand Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sperry Rand Corp filed Critical Sperry Rand Corp
Publication of DE1549532B1 publication Critical patent/DE1549532B1/de
Application granted granted Critical
Publication of DE1549532C2 publication Critical patent/DE1549532C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control

Description

Die Erfindung betrifft ein Unterbrechungs-Direk- . können; zumindest ein Teil dieser Befehle kann in torschaltwerk für Datenverarbeitungsanlagen mit η der einen Rechenanlage ausgeführt werden, während unabhängig arbeitenden Rechenanlagen und m un- zugleich die anderen Rechenanlagen andere Aufabhängig arbeitenden, je einen Satz von unterbrechen- gaben übernehmen. Die Notwendigkeit, eine Aufgabe den, peripheren Geräten steuernden Leitwerken, von 5 auszuführen, kann sich aus einer Berechnung in der dem eine Verbindung zwischen demmit dem höchsten Rechenanlage, aus der Beendigung einer Aufgabe Unterbrechungsvorrang arbeitenden Gerät und der und der Auswahl der nächsten, aus einer Zeitfest-Rechenanlage mit dem niedrigsten Unterbrechbar- Setzung oder einer von außen wahrgenommenen keitsgrad zwecks Datenaustausch herstellbar ist. Unterbrechungsbedingung ergeben. Eine Unter-
Wie an sich bekannt ist, kann eine Rechenanlage io brechung stellt eine Folge von Ereignissen in der als Maschine betrachtet werden, die eine Reihe durch Rechenanlage dar, die auftritt, wenn die laufende Befehle gelenkter Operationen ausführt. Die Rechen- Befehlsfolge (Aufgabe) selbsttätig abgebrochen und anlagen einer bestimmten Art weisen ein Rechen- eine neue Befehlsfolge eingeleitet und bearbeitet wird, werk, von dem die Daten rechnerisch und logisch be- Vom Zeitpunkt des Abbruches bis zu dem Augenarbeitet werden, eine Eingabe-Ausgabe-Schaltung 15 blick, in dem die Rechenanlage zum Punkt des Abzur Übertragung von Daten und/oder Befehlen zum braches oder zu der neuen Befehlsfolge zurückkehrt, bzw. vom Rechenwerk, ein Leitwerk zur Zeitfest- die während der Bearbeitung eines Unterbrechungssetzung der inneren Operationen und zur Steuerung signals festgelegt wird, befindet sie sich hinsichtlich der Befehlsausführungen und einen Speicher auf, der der Ausführung der laufenden Aufgabe im Zustand zumindest vorübergehend die Daten- und/oder Be- 20 der Unterbrechung.
fehlswörter aufbewahrt. Es ist bekannt, den zur Unterbrechung auffordern-
Ein datenverarbeitendes System mit mehreren den Signalen in diesem System einen Vorrang zuzu-Rechenanlagen verfügt als Gesamtrechensystem, wie ordnen. Eine typische Möglichkeit, den Vorrang an sich bekannt ist, über mehrere unabhängig in Be- dieser Unterbrechungssignale vorzugeben, besteht trieb setzbare Rechenanlagen, die einzeln zu einem 25 darin, dem übertragenden Eingabe-Ausgabe-Kanal einzigen, gemeinschaftlich adressierbaren Speicher- eine Nummer zuzuweisen, die den Grad des Untersystem Zugang haben. Die Zusammenfassung mehre- brechungsvorganges angibt. Die numerische Bezeichrer Rechenanlagen in der Systemorganisation stellt nung des Kanals zeigt also die Reihenfolge des Vorein wichtiges Hilfsmittel zur Anpassung neuer ranges an. Beispielsweise würde das im Kanal 5 zur Rechenautomaten an neu auftauchende Anwendungs- 30 Unterbrechung auffordernde Signal gegenüber dem bereiche und zur Steigerang der maximalen Aus- im Kanal 12 auftretenden Untertrechungssignal nutzung der einzelnen Bauteile dar. Die einzelnen einen Vorrang besitzen und zuerst "zur BeärFeitung Rechenanlagen treffen in einem solchen Gesamt- ausgewählt werden. Hierbei werden aber weder die system die Hauptentscheidungen;, sie greifen einzeln in einem gegebenen Zeitpunkt auszuführende Aufnach den im Zentralspeicher aufbewahrten Befehlen 35 gäbe noch mögliche, sich ändernde Bedingungen im und legen die Reihenfolge ihrer Ausführung fest. Der Gesamtsystem berücksichtigt. Beispielsweise kann Befehlssteuerteil des Leitwerkes verschlüsselt die aus wegen einer Folgenbildung ein Gerät, daß an einen dem gemeinsamen Speicher ausgelesenen Befehls- Eingabe-Ausgabe-Kanal höherer Nummer angewörter und gibt Befehlssignale aus, die die auszu- schlossen ist, tatsächlich eine Bedienung vor einem führenden Operationen steuern. Die Rechenanlage 40 Gerät benötigen, an dem ein Kanal mit niederer benutzt ihren eigenen Indexspeicher, um die Operan- Nummer liegt. Mit anderen Worten ausgedrückt, denadressen in den Befehlen zu modifizieren, und fehlen einem solchen Unterbrechungssystem mit fordert dann die Datenwörter aus dem gemeinsamen festem Vorrang die vielseitigen Anwendungsmöglich-Speichersystem über den Datenzugriffssteuerteil des keiten, da es keine dynamischen Änderungen des Leitwerkes an. Die wiedererlangten Datenworte wer- 45 festgelegten Vorranges zuläßt, der dem unterbrechenden zum Rechenwerk der Rechenanlage gesendet, wo den Gerät gewährt wird.
sie zur Ausführung der Befehle, also der Rechen- Aus der Zeitschrift: »Proceedings of the Eastern
operationen verwendet werden. Andere Befehle be- Computer Conference«, Ausgabe von 9. bis 13. Dewirken, daß der Inhalt des Rechenwerkes in der zember 1957, S. 129 und 130, ist es bekannt, das zur Rechenanlage im gemeinsamen Speicherteil unter- 50 Unterbrechung auffordernde Signal zum Setzen eines gebracht wird. Die Rechenanlagen sind normaler- Flipflops eines insgesamt 64 Flipflops enthaltenden weise in sich synchronisiert, aber arbeiten unter sich Anzeigeregisters zu benutzen. Um den Vorrang unter asynchron. Die Steuerung des Gesamtsystems basiert den Unterbrechungsbedingungen bzw. Signalen festauf Bedarfsanforderungen und Stromzugriffsmöglich- zulegen, wählt eine Identifiziereinrichtung die niedkeiten, also nicht auf einer synchronen Zeitfestset- 55 rigste Bitposition des Anzeigeregisters aus. Auch zung. Bei dieser Arbeitsweise können die Rechen- hier ist der Vorrang durch feste Positionen der Unteroperationen in den verschiedenen Rechenanlagen brechungssignale im Anzeigeregister definiert. Jedem gleichzeitig ausgeführt werden, wobei, wenn notwen- Flipflop des Anzeigeregisters ist ein Flipflop dig, jede Rechenanlage zum gemeinsamen Speicher eines Abschirmregisters parallel geschaltet, das Zugriff erhält; ein solcher Zugriff ist nur durch eine 6o vom Bedienenden des Rechenautomaten gemäß Zugriffsmöglichkeit zum Speicher im Zeitpunkt des dem von ihm gewünschten Programm gesetzt bzw. Bedarfs gegeben. Die Eingabe-Ausgabe-Vorgänge zurückgestellt wird. Wenn das betreffende Flipflop laufen normalerweise über das gemeinsame Speicher- dieses Registers gesetzt ist, soll die Unterbrechung system, also nicht direkt von der Rechenanlage zum der gerade auszuführenden Aufgabe tatsächlich beperipheren Gerät. 65 wirkt werden; bei zurückgestelltem Flipflop des Ab-
Im System mit mehreren Rechenanlagen liegen schirmregisters wird die Unterbrechungsbedingung, normalerweise mehrere durchzuführende Aufgaben d. h. der Setzzustand des parallelliegenden Flipflops vor, die je als Folge von Befehlen betrachtet werden des Anzeigeregisters wirkungslos gemacht. Auf diese
Weise kann der Bedienende über das Abschirmregister den Vorrang der Unterbrechung, der durch die Nummer bzw. den Ort des Flipflops im Anzeigeregister festgesetzt ist, gemäß dem von ihm eingegebenen Programm abgeändert werden. — Andrerseits ist es aus derselben Literaturstelle bekannt, auch die Zeiten, in denen eine Unterbrechung erlaubt ist, dadurch festzusetzen, daß in jedem Befehl ein gesondertes Bit vorgesehen wird, das angibt, ob Unterbrechungen am Schluß dieses Befehls zulässig sind oder nicht. Während der Befehlsausführung in der betreffenden Rechenanlage besteht folglich zu bestimmten Zeiten die Möglichkeit, die Ausführung der gerade laufenden Aufgabe zu unterbrechen, während zu anderen Zeiten dies nicht der Fall ist. Diese Möglichkeit bezeichnet man auch als »Unterbrechbarkeit« einer Rechenanlage, so daß das jedem Befehl zugeordnete Bit die Unterbrechbarkeit 1 oder 0 ausdrückt.
Die Basis für die vorliegende Erfindung bildet die Überlegung, daß den von jeder Rechenanlage auszuführenden Aufgaben eine unterschiedliche Dringlichkeit zugeordnet werden kann, was, reziprok ausgedrückt, ein Maß oder einen Grad an Unterbrechbarkeit der betreffenden Rechenanlage bedeutet, der beliebige Zahlenwerte zwischen den bekannten Unterbrechbarkeiten von 1 und 0 annehmen kann.
Der Erfindung liegt die Aufgabe zugrunde, ein Unterbrechungsdirektorschaltwerk anzugeben, in dem der unterschiedliche Grad an Unterbrechbarkeit der Aufgabenausführung von parallelliegenden Rechenanlagen dazu ausgenutzt wird, irgendwelche Totzeiten im Betrieb dieser Anlagen möglichst auszuschalten.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß jeder der η Rechenanlagen ein Register, das einen ihren augenblicklichen Unterbrechbarkeitsgrad angebenden Code aufnimmt, und jedem der m Leitwerke ein Register zugeordnet ist, das einen Code des augenblicklichen Unterbrechungsvorganges eines zugeordneten peripheren Gerätes aufnimmt, daß von einem Rechenanlagenwähler die den Code ihres Unterbrechbarkeitsgrades enthaltenden Register abfühlbar sind und ein codiertes Signal, das die Rechenanlage mit dem niedrigsten Unterbrechbarkeitsgrad anzeigt, zu dieser Rechenanlage zurückführbar ist, daß von einem Leitwerkwähler die den Code des Unterbrechungsvorranges enthaltenden Register abfühlbar sind und ein codiertes Signal, das das Leitwerk mit dem höchsten Unterbrechungsvorrang anzeigt, zu diesem angezeigten Leitwerk zurückführbar ist, und daß von der angezeigten Rechenanlage ein die Unterbrechung annehmendes Signal zum angezeigten Leitwerk übertragbar ist.
Um die Behandlung der Unterbrechungsbedingungen möglichst günstig zu gestalten, wird von jeder Rechenanlage ein Unterbrechbarkeitsgrad für die laufend auszuführende Aufgabe aufgestellt, der dem übrigen System dadurch zur Verfügung gestellt wird, daß ein codiertes Steuerwort, das als Unterbrechbarkeitsindex // bezeichnet wird, in einem Register untergebracht wird, auf das das übrige System zugreifen kann. Wenn die Ausführung der Aufgabe innerhalb der Rechenanlage geändert wird, wird der Unterbrechbarkeitsindexcode ebenfalls geändert. Dieser bildet eine ständige Anzeige hinsichtlich des Zustandes der Rechenanlage. Wenn der Unterbrechbarkeitsindex aller Rechenanlagen des Systems ausgewertet wird, entsteht eine Angabe, welche Rechenanlage in einem gegebenen Zeitpunkt am besten unterbrochen werden kann. Der Unterbrechbarkeitsgrad liegt somit zwischen einer stets unterbrechbaren, leer laufenden Rechenanlage und einer solchen, die auf keinen Fall unterbrochen werden darf, also praktisch aus dem Unterbrechungssystem ausgeschlossen ist. In ähnlicher Weise kann jedem unterbrechenden Gerät eine unterschiedliche Dringlichkeit zugeordnet sein. Es wird also ein Unterbrechungsvorrang/P aufgestellt, der in Abhängigkeit von der Art des unterbrechenden Gerätes einer Einstellung unterliegt. Der Unterbrechungsvorrang IP, der vom unterbrechenden Gerät festgelegt wird, wird als Codewort dem übrigen System zur Verfügung gestellt; er kann in einem Bereich zwischen dem Fall, daß nur bei einem relativ inaktiven System eine Unterbrechung erfolgt, und demjenigen Fall liegen, in dem alle Rechenanlagen mit Ausnahme der gesperrten unterbrochen werden. Die Art und Weise, wie die Unterbrechbarkeitsindex- und Unterbrechungsvorrangcodes gefunden werden, gehört nicht zur Erfindung.
Wenn die zuvor erläuterten Eingangsgrößen, nämlich die Unterbrechbarkeitsindexwerte für alle Rechenanlagen und der Unterbrechungsvorrang für alle unterbrechenden Geräte berücksichtigt werden, besteht die Funktion der angegebenen Schaltung darin, den niedrigsten Unterbrechbarkeitsindexcode (also die Rechenanlage, die für eine Unterbrechung am empfänglichsten ist) auszuwählen und an sie von den unterbrechenden Geräten aus den höchsten Unterbrechungsvorrangcode heranzubringen. Oder anders ausgedrückt, besteht die Funktion der angegebenen Schaltung darin, das mit dem größten Vorrang unterbrechende Gerät mit der am günstigsten verfügbaren Rechenanlage zusammenzubringen. Sobald dies erfolgt ist, wird die entsprechend festgestellte Rechenanlage benachrichtigt, daß eine Unterbrechungsbedingung erwünscht ist. Die Anlage vergleicht dann ihren Unterbrechbarkeitsindex- mit dem empfangenen Unterbrechungsvorrangcode. Falls der erstere kleiner als der letztere ist, nimmt sie die Unterbrechungsbedingung an. Im Falle der Gleichheit und des Größerseins weist sie die Unterbrechungsbedingung zurück.
Wesentlich ist somit eine Schaltung, von der die für eine Unterbrechung empfänglichste Rechenanlage ausgewählt wird und diese Anlage mit dem unterbrechenden Gerät zusammengebracht wird, das den größten Unterbrechungsvorrang hat. Außerdem kann die für die Unterbrechung vorgesehene Rechenanlage entsprechend dem Zustand der dann gerade ausgeführten Aufgabe die Unterbrechung zurückweisen.
In diesem sogenannten »frei laufenden« System kann eine beliebige Aufgabe völlig oder teilweise von einer beliebigen Rechenanlage parallel mit anderen Aufgaben ausgeführt werden, wobei eine überwachende oder übergeordnete Steuerung dieser Arbeitsform vorgesehen ist. Am Ende der Aufgabe steht es der Rechenanlage frei, selbst eine neue Aufgabe zu bestimmen. Da den Rechenanlagen eine Spezialisierung fehlt, spricht man von einer Rechenanlagen-Äquivalenz. Dies bedeutet nicht, daß die eine Anlage unbedingt mit der nächsten übereinstimmt, sondern nur, daß alle Rechenanlagen zur Ausführung einer beliebigen Aufgabe dieselben Fähigkeiten besitzen müssen. Bei der hier vorliegenden, äquivalen-
ten Rechenanlagenorganisation liegt der einzige funk- arbeiten ist. Diese Zuordnung erfolgt auf Grund des tionelle Unterschied zwischen den Rechenanlagen in Zustandes der Rechenanlage im Augenblick der dem Inhalt ihrer örtlichen Speicher. Unterbrechung. Auf Grund des Unterbrechbarkeits-
Die Unterbrechungssignale, die von der angegebe- index // aus den Rechenanlagen und des Unternen Schaltung verarbeitet werden, treten unabhängig β brechungsvorranges IP aus dem Eingabe-Ausgabevon den gerade auszuführenden Aufgaben, auf. Das Leitwerk führt das Unterbrechungs-Direktorschalt-Auftreten eines solchen Signals ist also "nicht von werk drei grundlegende Operationen aus:
einer speziellen Rechenanlage abhängig, sondern 1. die Wahl der Rechenanlage mit dem niedrigsten steht nur mit der Aufgabe in Beziehung, die der Unterbrechbarkeitsindexcode,
Steuerung des Eingabe-Ausgabe-Untersystems züge- io 2. die Wahl der Anforderung zur Unterbrechung ordnet wird, das dieses Signal erzeugte. Eigentlich ist mit dem größten Unterbrechungsvorrangcode
das Unterbrechungssignal aus der Eingabe-Ausgabe- und
Vorrichtung ein Startsignal, mit dem die Herstellung 3. das Abfragen der gewählten Rechenanlage, falls eines zusätzlichen Befehlsweges beginnt. Wie jedoch der Unterbrechungsvorrangcode größer als der
bemerkt sei, braucht eine arbeitende Rechenanlage 15 Unterbrechbarkeitsindexcode der Rechenanlage nicht veranlaßt zu werden, das Unterbrechungssignal ist.
zu bearbeiten, falls Alle Anforderungen zur Unterbrechung laufen
' A) genügend Rechenanlagen zur Bearbeitung aller durch ein Eingabe-Ausgabe-Leitwerk hindurch oder
verfügbaren Aufgaben vorhanden sind und falls werden von diesem eingeleitet. Wenn das Anforde-
B) der Unterbrechungssignalweg nicht einen höhe- 20 rungssignal erzeugt wird, speichert das zugehörige ren Vorrang als die gerade ausgeführte Aufgabe Eingabe-Ausgabe-Leitwerk das Unterbrechungszuhat. ... Standwort in einem Pufferteil, des Hauptspeichers.
In diesem System ist das. Ansprechen auf den Jedem dieser Leitwerke ist sein eigener Pufferteil optimalen Vorrang die. richtige Reaktion auf eine zugeordnet, der mehrere Listen enthält, die je zu Belastung durch einen sich ändernden Aufgabenvor- 25 einem gegebenen Unterbrechungsvorrangcode gerang. Falls das System η Rechenanlagen besitzt, ge- hören. Entsprechend diesem Code des anfordernden, hört zum Ansprechen auf den optimalen Vorrang, unterbrechenden Gerätes wird das erzeugte Zudaß von t Aufgaben, die in einem gegebenen Zeit- Standswort in der passenden Liste untergebracht und punkt gerade laufen können, die« Aufgaben gerade im Pufferteil gespeichert, der dem betreffenden Leitmit dem höchsten Vorrang vom System ausgeführt 30 werk zugeordnet ist. Diese Speicherung findet stets werden. Unter der Bedingung, daß jeder möglichen statt; selbst wenn mehrere Unterbrechungssignale Aufgabe ein Gewicht zugeordnet ist, müssen die mit demselben Code/P aus demselben Eingabe-Aufgaben derart ausgewählt werden, daß die Summe Ausgabe-Leitwerk stammen, wird das Zustandswort der Gewichte der gerade laufenden t Aufgaben bei mehrmals hintereinander in die Liste eingeschrieben, einem Maximum liegt. Diese Summe der t Gewichte 35 Die Leitwerke überwachen alle Anforderungssignale oder Vorrangwerte stellt den Vorrang des Gesamt- zur Unterbrechung aus den zugeordneten peripheren systems dar. Ein Teil der Arbeit, den Vorrang des Geräten und bieten dem Unterbrechungs-Direktor-Gesamtsystems ins Maximum zu bringen, liegt in schaltwerk den größten gefundenen Code IP an. Das der Aufgabensteuerungsroutine, die jedoch keinen Unterbrechungs-Direktorschaltwerk überwacht sei-Teil der Erfindung bildet. Die Unterbrechungssignale 40 nerseits alle Eingabe-Ausgabe-Leitwerke und erkönnen jedoch nicht im normalen Aufgabensteuer- wartet den größten Code/P. Da es eine Abtastung mechanismus vorgesehen sein. Die Reaktion des durchführt, werden von ihm alle Eingabe-Ausgabe-Systems auf eine Anforderung zur Unterbrechung Leitwerke angewiesen, ihre Unterbrechungsvorrangdurch ein Eingabe-Ausgabe-Gerät muß nämlich codeleitungen unverändert zu lassen, während sie derart sein, daß noch ein Reingewinn aus dem sich 45 geprüft werden. Sobald es das Leitwerk mit dem ergebenden Vorrang des, Gesamtsystems auftritt, größten CodeIP bestimmt hat, gibt es die anderen falls die Rechenanlage unterbrochen werden sollte. Leitwerke frei, befiehlt aber weiterhin die Aussper-Wenn sich kein solcher Gewinn ergibt, soll keine rung des gewählten Eingabe-Ausgabe-Leitwerkes. Rechenanlage unterbrochen werden. Dies erstreckt Falls mehrere Leitwerke denselben größten Code IP sich auch auf den Fall, daß die Rechenanlage selbst 50 anbieten, wird entsprechend einem vorgegebenen dann nicht unterbrochen werden sollte, um einen Schema ein Leitwerk auf Grund seiner Verbindung möglichen Gewinn oder Verlust im Vorrang des Ge- mit dem System ausgewählt. Der Unterbrechbarkeitssamtsystems ,auszuwerten. Um. ein Ansprechen auf indexcode 27 der gewählten Rechenanlage wird dann den optimalen Vorrang sicherzustellen, wenn ein mit dem ausgesuchten Unterbrechungsvorrangcode/P Unterbrechungssignal auftritt, wird ein Steuermecha- 55 verglichen. Wegen der asynchronen Beziehung zwinismus benutzt, der die Wirkung der Unterbrechung sehen den Rechenanlagen und dem Unterbrechungsauf den Vorrang des Gesamtsystems vorausbestimmt. Direktorschaltwerk wird die endgültige Entscheidung, Er soll unabhängig arbeiten und für seinen Aufbau die Aufgabe zu unterbrechen, von der ausgewählten keine der Rechenanlagen benötigen. Wenn der Rein- Rechenanlage selbst getroffen. Diese Rechenanlage gewinn vorhergesehen wird, soll die Unterbrechung 60 könnte nämlich ihren Unterbrechbarkeitsindexcode// derart erfolgen, daß der größte Reingewinn erzielt in der kurzen Zeitspanne zwischen ihrer Wahl und wird. , dem Angebot des Aufforderungssignals zur Unter-
Der ALGOL für die Auswahl der Rechenanlage brechung abgeändert haben. Die endgültige Entschei- und die Unterbrechungssignale ist in Verbindung mit dung der Rechenanlage erfolgt durch einen Vergleich dem Unterbrechungs-Direktorschaltwerk erläutert. 65 .des enthaltenen Code /P und ihres laufenden, eigenen
Dieses ordnet den Rechenanlagen die Unter- Codes II, worauf die Anlage an das Direktorschaltbrechung der betreffenden Aufgaben zu und wählt werk ein Annahme- oder Zurückweisungssignal zudas unterbrechende, periphere Gerät aus, das zu be- rückgibt. Im Falle des Annahmesignals gibt das
7 8
Direktorschaltwerk eine Bestätigung an das betref- gen zu einem Kreis verbreitert, in dem die Anzahl fende Eingabe-Ausgabe-Leitwerk ab, und nur zu der zum Kabel zusammengefaßten Leiter genannt ist. diesem Zeitpunkt ist der Befehl zur Serien-Parallel- In Fig. 1 zeigt ein vereinfachtes logisches Block-Umsetzung an das Leitwerk freigegeben. Während schaltbild ein System mit mehreren Rechenanlagen, das Leitwerk unverändert bleibt, werden die umge- 5 für die ein Unterbrechungs-Direktorschaltwerk40 setzten Signale nur auf die Ausgangsleitungen zum vorgesehen ist. Der zentrale Teil dieses Systems ist Direktorschaltwerk gegeben. In seinem Innern hat ein Modulspeichersystem 10, das ein Adressier- und das Leitwerk die Freiheit, zusätzliche Anforderungs- Schaltwerk 12 aufweist, das den Zugriff auf das gesignale zur Unterbrechung anzunehmen und die mit wünschte adressierbare Speicherregister lenkt und diesen in Beziehung stehenden Zustandswörter in den io den Zugriff aus den Rechenanlagen und Eingabeentsprechenden Listen des Hauptspeichers unterzu- Ausgabe-Leitwerken steuert, wenn mehrere Zugriffe bringen. Ein Eingabe-Ausgabe-Leitwerk erinnert sich, hintereinanderliegen. Ein Abschnitt des Speicherwelche zusätzliche Anforderung den größten Vor- systems 10 besteht aus einer später zu erläuternden rang IP in dieser Zwischenzeit hatte; sobald die An- Unterbrechungspufferliste 14. Der Aufbau dieses nahmebestätigungssignale aus dem Unterbrechungs- 15 Systems 10 bildet keinen Teil der Erfindung. In Direktorschaltwerk empfangen sind, wird diese An- jedem Fall kann es mit allen Rechenanlagen Nachforderung im Sinne einer Anwartschaft dieses Leit- richten austauschen. Alle Speichermodule sprechen Werkes auf die Wahl während des nächsten Wahl- auf die Anforderungen zum Lesen und Schreiben von zyklus an das Direktorschaltwerk weitergegeben. Daten aus den Rechenanlagen und den Eingabe-Aus-Falls infolge eines Unterbrechungsversuches die 20 gabe-Leitwerken an und besitzen die Fähigkeit, Rechenanlage ein Zurückweisungssignal abgibt, tritt Schlangen aus gleichzeitigen Anforderungen von den dieselbe Folge von Ereignissen ein, und das Direktor- Rechenanlagen und den Eingabe-Ausgabe-Leitwerschaltwerk beginnt bloß einen weiteren Auswahl- ken aufzulösen.
zyklus. Wenn die ursprüngliche Anforderung noch Der Einfachheit halber sind drei Rechenanlagen 1, einen maximalen Unterbrechungsvorrang besitzt, be- 25 2 und η als identische Einheiten wiedergegeben, obschränkt sich der Wahlzyklus auf eine Suche nach wohl sie in der Praxis unterschiedliche Rechenfähigeiner anderen Rechenanlage, die unterbrochen wer- keiten aufweisen können. Sie alle enthalten ein den kann. Wie man erkennt, besteht bei der Heran- Rechenwerk zur Ausführung arithmetischer und führung der Unterbrechungs-Anforderungssignale zu logischer, durch ein Befehlsprogramm geleiteter Opeden unabhängig arbeitenden Rechenanlagen eine 30 rationen an den Operanden; ein Leitwerk sorgt für völlig asynchrone Wandelbarkeit, und das Gesamt- die Zeitfestsetzung im inneren Betrieb der Rechensystem arbeitet jederzeit innerhalb der Rechenkapa- anlage und für die Befehlszuordnung und -ausfühzitäten der Rechenanlagen optimal. rung; ein Eingabe-Ausgabe-Teil übermittelt mit Hilfe
Ein Ausführungsbeispiel der Erfindung ist in der eines Mehrleiterkabels 16, 18 bzw. 20 die Daten-Zeichnung dargestellt und wird im folgenden näher 35 und Befehlswörter parallel zum bzw. vom Speicherbeschrieben Es zeigt system 10. Über diese Kabel gelangen die Wörter zu-
Fig. 1 ein Blockschaltbild des Gesamtsystems mit erst in das Adressier- und Schaltwerk 12 bzw. umge-
dem Unterbrechungs-Direktorschaltwerk und mehre- kehrt vom Speichersystem 10 in die Rechenanlagen
ren Rechenanlagen, 1? 2 bzw. n. Alle Rechenanlagen besitzen je ein
Fig. 2 die Werte des Unterbrechbarkeitsindex- 40 Steuerregister DSC1, DSC2 bzw. DSCn für den Zu-
und Unterbrechungsvorrangcodes, stand des Kennungsteils, dessen einer Abschnitt einen
Fig. 3 eine logische Blockdarstellung für einen zugehörigen UnterbrechbarkeitsindexH1, H2 bzw.//„
Vergleich des gewählten Unterbrechbarkeitsindex- speichert. Dieses Register bildet eine Quelle für die
codes mit dem gewählten Unterbrechungsvorrang- Anzeige des Arbeitszustandes der Rechenanlage. Wie
code, 45 erinnert sei, gibt das Operationsprogramm, gemäß
Fig. 4a bis 4g hier verwendete logische Glieder, dem gerade eine Aufgabe ausgeführt wird, denUnter-
Fig. 5a und 5b, die gemäß der Fig. 5c zusam- brechbarkeitsindexcode// vor, der den Unterbrechmenzusetzen sind, das Blockschaltbild des Abschnittes barkeitsgrad der Rechenanlage angibt. Die betreffendes Direktorschaltwerkes, der der Wahl der Rechen- den Unterbrechbarkeitsindexcodes stehen dem Unteranlage dient, 50 brechungs-Direktorschaltwerk 40 zur Auswertung zur
F i g. 6 eine Prüffolge zur Auswahl einer Rechen- Verfügung. Im vorliegenden Fall sind die letzteren
anlage, Codes aus drei binären Digits aufgebaut und werden
Fig. 7a und 7b, die gemäß der Fig. 7c zusam- auf drei parallele Leiter gelegt. Die restlichen Zu-
menzufügen sind, ein logisches Blockschaltbild des Standscodes in den Steuerregistern DSC sind für die
Abschnittes des Direktorschaltwerkes, in dem die 55 Arbeitsweise der Erfindung bedeutungslos. Von
Leitwerke gewählt werden, und größter Wichtigkeit ist es zu verstehen, daß die
Fig. 8 ein logisches Blockschaltbild des Rechen- Unterbrechbarkeitsindexcodes der betreffenden Re-
anlagenkomparators. chenanlagen Änderungen unterworfen sind und stän-
In den Blockschaltbildern bedeuten ausgezogene dig in Abhängigkeit von der zu einem gegebenen Pfeile eine Schaltungsverbindung oder die Laufrich- 60 Zeitpunkt auszuführenden Aufgabe auf den neuesten tung von Impulsen, die mit der Steuerungsrichtung Stand gebracht werden. Ein weiterer Teil der Rechenübereinstimmt. Das 1-Signal ist positiv und liegt etwa anlagen, der die Unterbrechungssignale bearbeitet, ist auf dem Erdpotential, während das 0-Signal auf einer als Eingabevorrangregister /P1- bezeichnet, das den negativen Spannung von etwa —4,5 V gehalten wird. gewählten Unterbrechungscode mit dem größten Die der Datenübertragung dienenden Kabel sind als 65 festgestellten Vorrang in Form von drei Digits spei-Leitungen wiedergegeben, an deren einem Ende sich chert. Schließlich enthält die Rechenanlage einen eine Pfeilspitze befindet, die die Richtung des Daten- Komparator, von dem der Unterbrechbarkeitsindexsignalflusses angibt. An einer Stelle sind die Leitun- code und der Unterbrechungsvorrangcode parallel
9 10
empfangen werden, um diese "hinsichtlich ihrer rela- Leitwerke 28 und 26 sind über je .ein Kabel 34 bzw. tiven Größe auszuwerten. 36 am Adressier- und Schaltwerk 12 angeschlossen;
In der Fig. 2 sind die benutzten Unterbrechbar- -sie besitzen gemein Unterbreehungsvorrangregister IP1 keitsindex- und Unterbrechungsvorrangcodes aufge- fezw. IP2 aus 4rei bistabilen Stufen, das den größten tragen, in denen nur eine der drei möglichen Digit- 5 Unterbrechungsvorrang für die zugehörigen periphepositionen eine logische Eins besitzt, also als aktiv ren Geräte speichert. Die Steuerschaltung in diesen betrachtet werden kann. Der Unterbrechbarkeits- Leitwerken bewertet die zugeordneten peripheren indexcode 00Q2 gibt an, daß die "Rechenanlage leer Geräte und stellt einen Code auf, der den größten läuft, also keine Aufgabe ausführt. Umgekehrt be- Unterbrechungsvorrang -unter den unterbrechenden deutet dieser Code, daß diese Rechenanlage für eine 10 Geräten festlegt und dann von diesen angefordert Unterbrechungsanforderung am empfänglichsten ist. -wird. Obgleich die Rechenanlagen die Eingabe-Aus-Am anderem Ende der Skala steht der Code 10O2, gabe-Operationen einleiten, werden die Steuerung der angibt, daß die Rechenanlage unter allen Um- und die Aufrechterhaltung der verschiedenen Operaständen nicht unterbrochen werden kann. Diese Be- tionen von den Leitwerken übernommen. Die letztedingung kann beispielsweise auftreten, wenn die -15 ren können gleichzeitig mehrere Eingabe-Ausgabe-Rechenanlage außer Betrieb gesetzt ist oder wenn sie Operationen überwachen, die beispielsweise über eine Aufgabe ausführt, die für das Gesamtsystem jeden-Kanal zu den äußeren Untersystemen laufen, so kritisch ist, daß keine Unterbrechung geduldet -Von.denäüßeren^zugeördnetenUntersystemen empwerden kann. Zwischen diese beiden Grenzen fallen fangen die Leitwerke alle -'Unterbrechungssignale,
die Codes 00I2 (hinsichtlieh des Unterbrechbarkeits- '30 Im gestrichelten Block 40 (F tg. 3) ist das Untergrades hinter dem Rechenanlagenleerlauf) und 01O2, Tjrechungs-Direktorschaltwerk mit den Hauptfunkder für eine entspxechend geringere Unterbrechbar- tionskomponenten wiedergegeben, die an eine keit gilt. Dieser Bereich von Codes kann natürlich Rechenanlage eine Unterbrechungsbedingung herausgedehnt werden, wenn mehr Abstufungen an anbringen; die Anlage bestimmt also, ob sie die Unterbreehbarkeiten erwünscht sind. «5 -Unterbrechung annehmen soll oder nicht. Von ihr
Am unteren Ende der Vorrangskala befindet sich wird der Unterbrechbarkeitsindexeode//^ /J2 oder der Unterbrechungsvorrangcode 00O2, der anzeigt, Hn gespeichert, der aus einer Signalgruppe (Fig. 2) daß eine Unterbrechung des Systems in keine Weise besteht,-die ihren Unterbrechbarkeitsgrad angibt. Ein .kritisch ist. Er würde sich bloß auf die Ausführung Rechenanlagenwähler 42 bearbeitet die empfange-•einer Aufgabe beziehen, wenn alle anderen Aufgaben 30 nen Indexcodes und wählt Währendeines vorgegebebereits bearbeitet sind. Am anderen Ende der Skala nen -Arbeitszyklus den -Indexwert der geringsten .gibt der Code 10Q2 die Bedingung des größten Vor- Unterbrechbarkeit -aus, so daß er einen gewählten rangs an. Wenn einem unterbrechenden Gerät dieser Unterbrechbarkeitsindex H1 über ein Kabel 44 ausCode zugeordnet ist, bedeutet das, daß auch alle geben kann. Nacheinander werden mehrere Unter-Jiicht unterbrechbaren Rechenanlagen diesen Vor- 35 bxechungsvorrangcödes in Form von Signalgruppen, rangcode erkennen. Zwischen diesen Grenzen befin- die den Unterbrechungsvorrang eines zugeordneten, den sich die Vorrangcodes 00I2, der dem Code mit unterbrechenden ^Gerätes angeben, über eine K-abelkleinstem Vorrang am nächsten ist, und OlO2,- dessen -verbindung 48 von-einem Wähler 46 empfangen, der Vorrang nur etwas kleiner als der größte ist. Natur- das unterbrechende Gerät mit dem größten Vorrang lieh kann der Bereich dieser Codes ebenfalls ausge- 40 bestimmt. Das Unterbrechungs-Direktorschaltwerk dehnt werden. 40 weist die spezielle Reehenanlage an,-daß sie den
In dem Gesamtsystem der Fig. 1 werden mehrere Vergleich zwischen ihrem Unterbrechbarkeitsindex Peripheriegeräte benutzt; diese können Magnetband- H1 und einem gewählten Unterbrechungsvorrangcode .Transporteinheiten, Magnettrommeln, Lochbandäb- IP1 in einem Komparator 50 durchführen soll. Sotaster, Locher, Lochkartenabfühler und -stanzein- 45 bald feststeht, daß der gewählte Unterbrechbarkeitsrichtungen, Integrieranlagen, Linienaufzeichnungs- indexcode7/reine geringere'Größe als der gewählte geräte in einem X, Y-Koordinatensystem, einen Ar- Unterbrechungsvorrangcode IPj aufweist, erscheint in beitsablauf steuernde Sensoren oder Werkzeugma- einem Leiter 52 ein Signal, das angibt, daß die Unterschinensysteme sein. Auf diese Weise sollen nur brechungsbedingung von der Reehenanlage angeeinige Aufgaben angedeutet werden, die vom Ge- 50 nommen ist. In denjenigen Fällen, in denen der samtsystem mit mehreren Rechenanlagen übernom- Unterbrechbarkeitsindex//; gleich oder größer als men, also abverlangt werden können. Zwei Sätze der gewählte Unterbrechungsvorrangindex IP1 ist, Hesolcher peripherer Geräte sind dargestellt; wenn eine fert die Reehenanlage auf einem Leiter 54 ein Signal, Unterbrechung notwendig ist, sollen die verschiede- von dem das System angewiesen wird, die Unternen peripheren Geräte mit unterschiedlicher Dring- 55 brechung zurückzuweisen, da die gerade ausgeführte lichkeit ansprechen. Aufgabe wichtiger als die geforderte, zu bearbeitende
Den beiden Sätzen 1 und 2 peripherer Geräte 22 Unterbrechungsbedingung ist. Wie bemerkt sei, ist und 24 ist je ein Leitwerk 26 bzw. 28 zugeordnet. jeder Reehenanlage der Komparator 50 zugeordnet, Beispielsweise werden die Signale vom Leitwerk über und die Annahme- und Zurückweisungsleitungen 52 ein Kabel 30 bzw. 32 einer Bandtransporteinheit zu- 60 und 54 verbinden diese Anlagen mit dem Untergeleitet und über ein anderes Kabel zurückbefördert. brechungs-Direktorschaltwerk 40. Bei einem anders-Obgleich nur die beiden Leitwerke 26 und 28 gezeigt artigen System kann im Direktorschaltwerk eine einsind, können m Leitwerke vorgesehen sein. Ihre zige Vergleichsschaltung untergebracht sein, wobei Funktion besteht darin, Steuerwörter an die periphe- entsprechende, die Wahl anzeigende Leitungen zu ren Geräte zu richten. Mit ihrer Hilfe soll die Form 65 den Rechenanlagen laufen. Das letztere System hat der Datensignale aus dem Speichersystem 10 an die natürlich einen niedrigeren Gesamtwirkungsgrad und Form angepaßt werden, die von dem speziellen spricht langsamer an.
peripheren Gerät ausgenutzt werden kann. Diese Nach Fig. 1 ist ein Rechenanlagenwähler60 über
11 12
je ein Kabel 62, 64 bzw. 66 aus drei Leitern mit dem und Steuerwerk 74 die Rechenanlagen und Leitwerke Abschnitt// des SteuerregistersDSC aller Rechen- erneut abgetastet. Es geht jedoch keine Unteranlagen verbunden. Über je ein weiteres Dreileiter- brechungsbedingung verloren, da die Leitwerke die kabel 70 bzw. 72 ist außerdem ein Leitwerkwähler 68 Zustandsworte für eine spätere Bearbeitung in der an dem Leitwerk 26 bzw. 28 angeschlossen. Ein 5 Unterbrechungspufferliste 14 speichern. Im Speicher-Zeitgabe- und Steuerwerk 74 sorgt für die Steue- system 10 können 16 Listen 0 bis 15 für jedes Leitrung und Durchgabe aller Signale durch alle Korn- werk und jeden Unterbrechungsvorrang vorgesehen ponenten des Direktorschaltwerkes 40 in der richti- sein; hierdurch soll nur veranschaulicht werden, daß gen Reihenfolge. Eine die Reihenfolge der Rechen- der Bereich der Unterbrechungsvorrangcodes sich anlagenabtastung festsetzende Schaltung76 wird in io über weit mehr als nur vier Niveaus (Fig. 2) er- <3ang gesetzt und gibt über ein Steuerkabel 78 Si- strecken kann. Von der inneren Schaltung des Leitgnale ab, die die Arbeitsfolge des Rechenanlagen- Werkes wird das Zustandswort erzeugt, das die Art Wählers 60 bei der Auswertung der Unterbrechbar- des unterbrechenden Gerätes identifiziert und die keitsindexcodes festsetzen. Die Funktion des Rechen- Information liefert, die die Rechenanlage benötigt, anlagenwählers 60 besteht darin, alle Unterbrech- 15 um die auf diesen Zustandswörtern basierte Aufgabe barkeitsindexcodes zu untersuchen und den niedrig- auszuwählen und auszuführen. Das Zustandswort isten numerischen Wert festzustellen. Hiemach wird wird in der entsprechenden Liste gemäß dem Vorein die gewählte Rechenanlage anzeigendes Signal Tangcode IP der Anforderung und in dem Pufferteil über einen Leiter 80 an einen Satz Gatter 82 abgege- gespeichert, der mit dem unterbrechenden Leitwerk ben, in dem bei dieser Ausführungsform für jede ao in Beziehung steht. Das Zustandswort wird immer Rechenanlage sieben Gatter vorgesehen sind. Die -aufbewahrt; falls mehrere Anforderungen zur Untervon diesen Gattern 82 abgegebenen Signale laufen brechung mit demselben Code/P aus demselben •über je -ein Siebenleiterkabel 84, 86 oder 88 zur Leitwerk vorliegen sollten, bilden die Zustandswörter Rechenanlage 1, 2 oder n. Nachdem die Rechenan- in der entsprechenden Liste eine Warteschlange.
Jage mit dem niedrigsten Unterbrechbarkeitsindex- ^s In den Fig. 4a bis 4g sind verschiedene verwencode ermittelt ist, wird ein Signal vom Rechenan- dete logische Verknüpfungsarten dargestellt, die an lagenwähler 60 über einen Leiter 80-1, 80-2 oder sich bekannt sind.
■80-n zum Komparator der gewählten Rechenanlage Die Fig. 5a und 5b, die entsprechend der Fig. 5c
geleitet. Gleichzeitig mit -dem Abtasten der Unter- zusammengefügt werden müssen, zeigen den Abbrechbarkeitsindexcodes wird von einer Abtaststeuer- 3° schnitt 60, 74, 76 des Unterbrechungs-Direktorschaltschaltung 92 über eine Steuerleitung 94 die Arbeite- Werkes 40, der die Rechenanlage 1, 2 oder η wählt, folge des Leitwerkwählers 68 festgelegt, der die Die Wahlfolgeschaltung 76 übernimmt die Einschal-Unterbrechungsvorrangcodes/P aus den betreffenden tung, die Prüfung der Codes// in ihrer Reihenfolge Leitwerken vergleicht und den Code mit dem höcli- und schließlich die Wahl der richtigen Rechensten Vorrang ermittelt, der dann in seinem Register 35 anlage 1, 2 oder n. Ein Ringzähler mit mehreren 96 gespeichert und von dort aus über ein Dreileiter- Stufen Γ0, Tl, Tl, Tn und Tn + 1 gibt die kabel 98 zu den Gattern 82 geleitet wird. Der Leit- Reihe nach je ein Schaltsignal an der betreffenwerkzähler68 führt außerdem ein Erregungssignal den 1-Klemme ab. Wie bemerkt sei, darf nur ein über einen Leiter 100 oder 102, deren Anzahl der solches Signal in einer Leitung auftreten; wenn Zahl der Leitwerke entspricht, einem Leitwerkver- 40 ein Vorsehubimpuls über eine Leitung 150 empschlüsseler 104 zu, in dem das einzelne Signal in fangen wird, schiebt der Ringzähler das Signal zur einen Code aus vier Digits umgesetzt wird, der das nächsten Stufe und löscht automatisch die zuvor betreffende Leitwerk anzeigt und über ein Sechs- -gesetzte Stufe. Im Zeitgabe- und Steuerwerk 74 sind Jeiterkabel 106 in die Gatter 82 eintritt. Dieser Code eine Quelle regelmäßig wiederkehrender Impulse und aus vier Digits und der Vorrangcode IP1 aus drei 45 ein Zeitgeber (nicht gezeigt) enthalten, der beim Digits, der vom Register 96 herankommt, bilden ein Starten eines Prüfzyklus einen Impuls auf eine EinWort aus sieben Digits, das über das Kabel 84, 86 schallleitung 152 legt, der den Zähler in den Anoder 88 zur ermittelten Rechenanlage übertragen fangszustand zurückbringt, und nachfolgend über wird. Der Leitwerkwähler 68 gibt das einzelne Signal die Leitung 150 die Vorschubimpulse abgibt, die den über den Leiter 100-1 oder 102-1 auch an mehrere 50 aktiven Zustand des Ringzählers von Stufe zu Stufe Annahmegatter 108 ab, die den Leitwerken 26 und weiterschalten. Die Impulserzeugung dieser Art ist 28 zugeordnet sind und das Signal über einen Leiter an sich bekannt, zumal sich die Wiederholungsfre-110 bzw. 112 zum gewählten Leitwerk bringen. quenz, die Polung und die Impulsform je nach dem
Wie in Verbindung mit der F i g. 3 erläutert ist, verwendeten Schaltwerk ändern können. Vom Zeitwerden in der ausgewählten Rechenanlage der Unter- 55 gäbe- und Steuerwerk werden außerdem Steuerimbrechbarkeitsindexcode und der eingehende Vor- pulse gebildet, die über eine Leitung 154 zur Abrangcode in den Komparator eingespeist. Falls ihr taststeuerschaltung 92 (Fig. 7 a) lauf en.
Unterbrechbarkeitsindex H1 kleiner als der gewählte Der Speicherabschnitt für den Unterbrechbarkeits-
Vorrang IP1 ist, läuft das Annahmesignal über einen indexcode // des Registers DSC in den Rechenan-Leiter 114, 116 oder 118 von der Rechenanlage 1, 2 60 lagen ist mit drei Flipflops bestückt. In der weiteren oder η zu den Annahmegattern 108. Falls festgestellt Beschreibung werden daher die Digits des Unterwird, daß der gewählte Unterbrechbarkeitsindexcode brechbarkeitsindexcodes // mit den Buchstaben C, gleich oder größer als der eingehende Vorrangcode B, A und die des Unterbrechungsvorrangcodes IP mit ist, weist die gewählte Rechenanlage die Unter- F, E, D bezeichnet. Der Code H1 wird von dort über brechungsbedingung dadurch zurück, daß sie über 65 das Kabel 62 Prüfgattern 160, der Code H2 über das eine Leitung 120, 122 oder 124 dem Zeitgabe- und Kabel 64 Prüfgattern 162 und der Code Hn über das Steuerwerk 74 das Zurückweisungssignal zuführt. In- Kabel 66 Prüfgattern 164 zugeführt. Mit den Prüffolge dieser Zurückweisung werden vom Zeitgabe- gatternl60 ist eine Prüfleitung PLl, mit den Prüf-
13 14
gattern 162 eine Prüfleitung PL 2 und mit den Prüf- über einen Draht 214 als Schaltsignal zu den iV-Gliegatter 164 eine Prüfleitung PLn verbunden; diese dem 198, 200 und 202 gibt, um den neuen Code // Prüfleitungen werden von den Ringzählerstufen der ins T-Register einzulassen.
Reihe nach erregt und lassen dabei die Codes H1, /Z2 Innerhalb eines gestrichelten Blockes 220 ist ein
bzw. Hn in die Auswertschaltung ein. Alle Digits A ,5 die Rechenanlagen identifizierendes Register, oder (Fig. 2) laufen in ein UND-Glied 166, alle Digits B auch P-Register benannt, ausführlich wiedergegeben^ in ein UND-Glied 168 und alle Digits C in ein UND- das mehrere Flipflops FF-Pl, FF-P 2 und FF-Pn Glied 170 hinein. Die von diesen UND-Gliedern ab- und die zugehörigen Ein- und Ausgangsgatter enthält, gegebenen Signale sind gegenüber den eingelassenen Die Setzklemme des Flipflop FF-Pl. wird von einem Digits der betreffenden Codes // invertiert. Falls der io iV-Glied 222 gespeist, das das Signal aus der Prüf-Code H1 = IGO2 ist, ist das Ausgangssignal des UND- leitung PLl und das +PS-Signal empfängt. Dem-Gliedes 170 ein 0-Signal; die beiden anderen UND- entsprechend ist der Setzklemme des Flipflops FF-P 2 Glieder 166 und 168 geben zugleich ein 1-Signal ab, ein iV-Glied224 vorgeschaltet, das das +PS-Signal wenn ein Signal über die Prüfleitung PLl den Prüf- und das Signal aus der Prüleitung2 aufnimmt. In gattern 160 zugeleitet wird. 15 gleicher Weise erhält ein iV-Glied 226 das +PS-
In einem gestrichelten Block 172 ist ein Prüf- Signal und das Einschaltsignal aus der Prüfleitung oder T-Register eingeschlossen, das aus drei Flip- PLn. Falls der gerade abgetastete Code// einen flops FF-TA, FF-TB und FF-TC aufgebaut ist. Seine geringeren Wert als der zuvor abgetastete Code // Funktion besteht darin, den Zustand der Prüffolge hat, ist das +PS-Signal in der Leitung 204 positiv, festzuhalten. Wenn alle Flipflops in den 1-Zustand 20 Nur wenn die PS-Leitung positiv ist, soll der Ingebracht werden, wird das T-Register eingeschaltet, halt des P-Registers 220 abgeändert werden. Die was dadurch geschieht, daß die Stufe Γ0 des Ring- Funktion des P-Registers besteht darin festzuzuhalzählers ein Signal auf die Einschaltleitung 174 legt. ten, welche Rechenanlage zu einem gegebenen Zeit-Dieses Signal gelangt als 0-Signal an alle Setzklem- punkt den niedrigsten Wert des Codes // entmen der T-Registerflipflops. Nach der Einschaltung 25 sprechend der in den 1-Zustand gebrachten Stufe hat. zeigt das Γ-Register 172 stets den niedrigsten festge- Beispielsweise wird bei der anfänglichen Abtastung stellten Code // an, der zum Vergleich mit allen während der Prüfperiode 1 ein +PS-Signal abgenachfolgenden Codes // benutzt wird. Wenn ein leitet, da der Code // = 10O2 ist, so daß ein 1-Signal neuer Code// eine geringere Größe als der augen^- der PS-Leitung neben dem in der PrüfleitungPLl blicklich vom T-Register angezeigte hat, wird der 30 aufgeprägt wird. Infolgedessen wird vom iV-Glied Inhalt des T-Registers abgeändert, das diesen neu 222 ein 0-Signal an die Setzeingangsklemme des festgestellten, geringeren Wert aufnimmt. Wenn Flipflops FF-Pl weitergegeben, von dem dieses in höherwertige Codes // wahrgenommen werden, bleibt den 1-Zustand gebracht wird. Weil die Signale in den das Γ-Register unverändert. Prüfleitungen PL 2 und PLn fehlen, werden die ande-
Eine in einem gestrichelten Block 176 eingerahmte 35 ren Flipflops des P-Registers nicht beeinflußt. In dem Vergleichsschaltung ist aus iV-Gliedern 178, 180, 182 Falle, daß bei einer weiteren Prüfung festgestellt wird, und 183 und einem N'-Glied 184 zusammengesetzt. daß der Wert des Codes// geringer als der zuvor Die Ausgangsklemme des UND-Gliedes 170 ist über abgelesene ist, liefert das JV'-Glied 184 ein +PS-einen Draht 186 mit der einen Eingangsldemme der Signal, das in Verbindung mit dem Signal in der dann iV-Glieder 178, 180 und 182, das UND-Glied 168 40 erregten Prüfleitung das entsprechende Flipflop des über einen Draht 188 mit der einen Klemme der P-Registers setzt. Alle Flipflops des P-Registers weriV-Glieder 180 und 182 und das UND-Glied 166 den von einem iV-Glied230 an der betreffenden über einen Draht 190 mit dem iV-Glied 182 verbun- Löscheingangsklemme gelöscht. Falls beispielsweise den. Die eine Ausgangsklemme des Flipflops TC, TB das Flipflops FF-Pl in den 1-Zustand gebracht ist, bzw. TA des T-Registers ist über einen Draht 192, 45 wird einem ^-Verzögerungsglied 228 ein 1-Signal 194 bzw. 196 an die andere Eingangsklemme des zugeführt, das seinerseits zum iV-Glied 230 gelangt. iV-Gliedes 178, 180 bzw. 183 der Vergleichsschaltung Das vom Verzögerungsglied 228 gelieferte 1-Signal 176 angeschlossen. Die Digits des abgetasteten Codes bewirkt gemeinsam mit dem +PS-Signal und dem // werden über den Draht 186, 188 bzw. 190 zu dann empfangenen Signal TPl (wenn der nachfoleinem /-Glied 193, 195 bzw. 197 geleitet. Diese Si- 50 gende Code // einen geringeren Wert als der zuvor gnale werden dort invertiert und an ein iV-Glied 198, eingespeiste hat), daß in die Löscheingangsklemme 200 bzw. 202 weitergegeben, das an der Setzklemme des Flipflop FF-Pl ein 0-Signal eintritt und dieses der Flipflops des T-Registers angeschlossen ist. In löscht. Alle Stufen des P-Registers arbeiten in ähnder Vergleichsschaltung 176 nimmt das iV'-Glied 184 licher Weise, damit nur ein Flipflop des P-Registers die Signale aus den iV-Gliedern 178, 180, 182 und 55 zu einem gegebenen Zeitpunkt gesetzt ist und daauf und gibt ein +PS-Signal auf eine Leitung durch die auszuwählende Rechenanlage anzeigt. 204. Wenn der Code // eine geringere Größe als der- Die 1-Ausgangsklemme der Flipflops des P-Regi-
jenige hat, der im T-Register angezeigt wird, erscheint sters 220 steht mit einem iV-Glied 232, 234 bzw. 236 in der Leitung 204 ein positives 1-Signal, das in ein in Verbindung, an dessen anderer Eingangsklemme D !-Verzögerungsglied 206 hineinläuft, das über 60 die Wahlleitung liegt, die von der Stufe Tn+ 1 des seine Ausgangsklemme und einen Draht 208 nach Ringzählers gespeist wird. Wenn also der Ringzähler einem vorgegebenen Zeitintervall ein der Zeitfest- alle Stufen Tl, T2 und Tn durchlaufen hat, sind Setzung dienendes Signal TPl einem /-Glied 210 zu- alle Codes // geprüft, und die Zeitspanne, in der die führt, das seinerseits mit den Löscheingangsklemmen Stufe Tn + 1 gesetzt wird, steht zum Einlassen der aller Flipflops des T-Registers in Verbindung steht. 65 Unterbrechungsvorrangcodes in die gewählte Rechen-Das Signal TPl tritt auch in ein D2-Verzögerungs- anlage zur Verfügung. Wie einleuchtet, ist nur eins glied 212 ein, das nach einer gegebenen Zeitspanne der TV-Glieder 232, 234 und 236 erregt, nämlich das, einen der Zeitfestsetzung dienenden Impuls TP 2 das mit dem einen gesetzten Flipflop verbunden ist..
15 16
Folglich läuft ein Schaltsignal über einen Leiter des Wert des Codes// aussucht, wählt der Leitwerk-Kabels 80 zum gewählten Satz Gatter 82. Wie der wähler 68 den höchsten numerischen Wert des Code desjenigen Leitwerkes, der über das Kabel 106 Codes IP aus. Die Schaltung zur Durchführung diein alle Gatter 82 hineinläuft, und der Code IPb der ser Wahl ist der des Rechenanlagenwählers ähnlich,
im Kabel 98 herankommt, bestimmt wird, sei später 5 Die Abtaststeuerschaltung 92 der Leitwerke wird in Verbindung mit der F i g. 7 erläutert. Falls der von den Impulsen des Zeitgabe- und Steuerwerkes 74 Code H2 während des Abtastzyklus den niedrigsten gesteuert, die über die Einschaltleitung 152 und die numerischen Wert besitzt, wird von einem aktiven Vorschubimpulsleitung 154 (Fig.5a) empfangen Signal im Leiter 80-2 die Rechenanlage 2 gewählt, werden. In ihr ist ebenfalls ein Ringzähler mit Stufen und die Gatter, die mit der zweiten Stufe des P-Regi- io SO, Sl, S 2, Sm und Sm + 1 enthalten. Nur eine diesters 220 verbunden sind, geben den Code IP und ser Stufen ist zu einem gegebenen Zeitpunkt erregt, den das Leitwerk angebenden Code über das Kabel während alle anderen 1-Ausgangsklemmen abge-86 aus. Die anderen Gatter 82 sind abgeschaltet. schaltet sind. Der Leitwerkwähler 68, der in Fig. 7b
Da der Code // = 00O2 den niedrigsten Unter- in einem gestrichelten Block dargestellt ist, wird unbrechbarkeitsgrad der zugehörigen Rechenanlage an- 15 mittelbar von den Leitwerken 26 und 28 gespeist, die zeigt und da kein anderer Code einen geringeren ihren betreffenden Code IP abgeben. Zur Aufbewah-Wert besitzen kann, ist Vorsorge getroffen, daß der rung dieses Codes enthält das Leitwerk 26 Flipflops Prüfzyklus bei der Wahrnehmung dieses Code be- FF-Fl, FF-El und FF-D1 und das andere Leitwerk endet wird. Die O-Ausgangsklemmen des Γ-Registers 28 Flipflops FF-F 2, FF-E 2 und FF-D 2, die über das 172 stehen deshalb mit einem 2V-Glied 240 in Ver- 20 Kabel 70 bzw. 72 an je einen von einem gestrichelten bindung. Wenn alle Stufen des Γ-Registers in den Block umgebenen Satz Abtastglieder 250 bzw. 252 0-Zustand gebracht sind, wird allen Eingangsklem- angeschlossen sind. Mit allen Gliedern des Blockes men dieses 2V-Gliedes ein 1-Signal aufgeprägt; wenn 250 ist eine Abtastleitung ALI und mit allen Gliedas Schaltsignal aus einem /^-Verzögerungsglied dern des Blockes 252 eine Abtastleitung AL 2 ver-241 empfangen wird, wird in einer Leitung 242 ein 25 bunden. In ähnlicher Weise angeordnete Ausgangs-O-Ausgangssignal einem iV'-Glied 244 zugeleitet, das klemmen der Abtastglieder 250 und 252 sind je mit unmittelbar ein Wahlsignal bewirkt. Der Prüfzyklus einem TV'-Glied 258-D, 256-1? bzw. 254-i7 verbunden, wird beendet, wenn dasselbe 0-Signal über eine Leitung Das /Pz-Register 96 ist aus Flipflops FF-Fi, FF-Ei
246 weiterläuft, um die weitere Erregung der Vor- und FF-Di aufgebaut und nimmt an den Setzeinschubimpulse während der Zeitspanne zu blockieren, 3° gangsklemmen S das Ausgangssignal aus einem in der die Wahl der Rechenanlage abgeschlossen wird. iV-Glied 264, 262 bzw. 260 auf. Die Löscheingangs-
Nach der Beschreibung des Rechenanlagenwählers klemmen L dieser Flipflops sind an einem UND-sei nun ein Beispiel für eine Prüffolge an Hand der Glied 266 angeschlossen, an dessen einer Eingangs-Fig. 6 erläutert. In der ersten, mit »Zeitgabe« über- klemme eine Abtastrückstelleitung aus der Abtastschriebenen Spalte sind die Prüfimpulsperioden und 35 steuerschaltung 92 der Leitwerke liegt. Das Signal ein Beispiel des Codes// angegeben, der während der erregten Abtastrückstelleitung erscheint als der betreffenden Periode ausgewertet wird. Im Ein- 0-Signal am UND-Glied 266, das dann ein 0-Signal schaltzyklus wird das Γ-Register 172 in den 1-Zu- den Löschklemmen der Flipflops des /Pi-Registers stand und das P-Register 220 in den 0-Zustand ge- aufprägt und dieses Register löscht. Vom letzteren bracht. Während der Prüfperiode 1 ergibt der 4° wird der höchste Wert des Codes IP gespeichert, der Code H1 = 10O2 ein +PS-Signal, das am Ausgang in einem gegebenen Augenblick während eines Abdes TV'-Gliedes 184 auftritt. Um den Code 10O2 anzu- tastzyklus ausgelesen wird. Die eine Eingangsklemme geben, werden das Γ-Register und die Stufe FF-Pl des TV-Gliedes 260 ist über einen Leiter 268 mit dem des P-Registers in den 1-Zustand gebracht. In der Ausgang des TV'-Gliedes 258-D verbunden. In ähn-Prüfperiode 2 besitzt der Code/Z2 denWert VOnOOl2. 45 licher Weise besteht eine Verbindung 270 zwischen bei einem Vergleich der Codes H2 und /Z1 stellt sich dem TV'-Glied 2S6-E und dem TV-Glied 262 und eine heraus, daß der Code H2 eine geringere Größe als H1 Verbindung 272 zwischen dem TV'-Glied 254-F und aufweist. Dementsprechend wird das +PS-Signal dem iV-Glied 264.
erzeugt; das Γ-Register wird so gesetzt, daß der Code Eine Vergleichsschaltung 274 weist mehrere
00I2 ausgelesen wird, und die Stufe P2 des P-Regi- 50 TV-Glieder 276, 278 und 280 und ein TV'-Glied 282 sters wird in den 1-Zustand gebracht. Während der auf. Ein Leiter 284 führt von der 0-Ausgangsklemme «-ten Prüfperiode wird der Code Hn = 01O2 ausge- des Flipflops FF-Fi zu der einen Eingangsklemme wertet, der größer als 00I2 ist. Dementsprechend wird aller zuvor genannten TV-Glieder, während die 0-Ausein —PS-Signal, also ein 0-Signal hervorgerufen, gangsklemme des Flipflops FF-Ei über einen Leiter und das T- und P-Register bleiben unverändert. Da 55 286 nur mit den beiden TV-Gliedern 276 und 278 und die n-te Prüfperiode den Prüfzyklus beendet, wird die 0-Ausgangsklemme des Flipflops FF-Di über während der Zeit Tn+ 1 die zugehörige Rechen- einen Leiter 288 nur mit einer gesonderten Eingangsanlage dadurch ausgewählt, daß der Inhalt des klemme des TV-Gliedes 276 verbunden sind. Die Aus-P-Registers aufgegeben wird. In diesem Beispiel wird gangsklemme des iV'-Gliedes 258-D steht über den die Rechenanlage 2 gewählt, da die Stufe P 2 als letzte 60 Leiter 268 außerdem mit einer weiteren Eingangs-Stufe in den 1-Zustand gebracht wurde. klemme des TV-Gliedes 276, die Ausgangsklemme des
In den Fig.7a und 7b, die sich gemäß der TV'-Gliedes256-/5 über die Verbindung270 mit einer Fig. 7c zusammenfügen lassen, ist der Leitwerk- gesonderten Eingangsklemme des TV-Gliedes 278 und wähler 68 (Fig. 1) des Unterbrechungs-Direktor- die Ausgangsklemme des TV'-Gliedes 2S4-F über die Schaltwerkes 40 ausführlich dargestellt, dessen Funk- 65 Verbindung 272 mit einer gesonderten Eingangstion zu der des Rechenanlagenwählers 60 umgekehrt klemme des TV-Gliedes 280 in Verbindung. Das ist. Wenn also während eines Abtastzyklus der TV'-Glied282 empfängt das Ausgangssignal der drei Rechenanlagenwähler den niedrigsten numerischen TV-Glieder 276, 278 und 280 und gibt über einen
17 18
Leiter 290 ein Signal ab, das die Übereinstimmung verbunden, während die Löscheingangsklemmen vom des Codes/F, der aus dem Leitwerk in den Leitwerk- Impuls + TCl beaufschlagt werden, der über die wähler 68 eingelassen ist, mit dem Wert anzeigt, der Leitung 294 herankommt. Diese Flipflops werden zuvor im /Pz-Register 96 eingespeist ist. Beim ersten dann stets gelöscht, wenn ein Code /P wahrgenom-Vergleich ist natürlich der Inhalt des /Pz-Registers „5 men wird, der größer als der zuvor gewählte Code IP auf Null eingestellt, und zum Vergleich mit zukünf- ' ist. Nach dem Löschen wird der Impuls + TCl über tigen Codes IP wird jeder Code IP, der aus dem den Leiter 300 den Gattern 324 zugeführt, um den Leitwerk ausgelesen wird und sich von Null unter- neuen Code in diese Flipflops einzulassen. Das 1-Ausscheidet, ins /Pz-Register eingebracht, Das Signal aus gangssignal aller Flipflops wird über das Kabel 106 dem iV'-Glied 282 ist nur unter der Bedingung positiv, io in die Wahlgatter 82 (F i g. 5 a) eingelassen,
daß der gerade abgetastete Code/P einen größeren . Nach der vorangehenden Beschreibung der Wahl Wert als der im /Pz'-Register 96 gespeicherte Code der Rechenanlage und der Leitwerke sei der Komhat. Das positive Signal läuft zu einem Verzögerungs- parator der Rechenanlagen an Hand der F i g. 8 erglied 292, das nach einer vorgegebenen Zeitspanne läutert. Ihre Funktion besteht darin, einen Vergleich über einen Leiter 294 ein der Zeitfestsetzung dienen- 15 des gegenwärtigen Unterbrechbarkeitsindexcode II des Signal + TCl abgibt. Letzteres wird einem der betreffenden Rechenanlage mit dem Unter-Z-Glied 296 zugeführt, in dem es invertiert und ans brechungsvorrangcode IP aus dem Unterbrechungs-UND-Glied 266 abgegeben wird, so daß schließlich Direktorschaltwerk (F i g. 3) anzustellen. Das Regidas /Pz-Register gelöscht wird, damit die neue An- ster DSC aller Rechenanlagen enthält einen Abschnitt gäbe des höheren Code IP gespeichert werden kann. 20 zum Speichern des zugehörigen Code H1 und einen Der Impuls +TCl wird außerdem einem Verzöge- weiteren Abschnitt zum Aufbewahren des aus dem rungsgüed 298 zugeleitet, das nach einer vorgegebe- Unterbrechungs-Direktorschaltwerk empfangenen nen Zeitspanne über einen Leiter 300 einen weiteren Codes /P7-. Der erstere Abschnitt ist aus drei Flip-Impuls + TC 2 hervorruft, der in die iV-Glieder 260, flops FF-Aj, FF-Bj und FF-Cj und der letztere aus 262 und 264 eintritt, damit der höherwertige Code IP 25 drei Flipflops, nämlich FF-Di, FF-Ei und FF-Fi aufim /Pz-Register 96 untergebracht werden kann. gebaut, die in je einem gestrichelten Block 350 bzw.
In dem hier benutzten l-aus-3-Codiersystem hat 352 enthalten sind. Bei dieser Betrachtung bedeutet der Code IP = 10O2 den größten Unterbrechungsvor- der Buchstabej die gewählte der η Rechenanlagen rang. Wenn ein solcher Code ausgelesen wird, und i das gewählte der m verfügbaren Leitwerke, brauchen keine weiteren Codes ausgewertet zu wer- 30 Wenn sich die auszuführende Aufgabe ändert, werden, da dieser Wert nicht überschritten werden kann. den die Flipflops 350 von den Rechenanlagen ständig Um diese Situation auszunutzen und Berechnungszeit auf den neuesten Stand gebracht. Diese Funktion einzusparen, kann der Abtastzyklus beim Ablesen gehört nicht zur Erfindung und sei nicht weiter erläudieses maximalen Codes beendet werden. Hierzu ist tert. Der Abschnitt 352 des Registers DSC wird durch die 1-Ausgangsklemme des Flipflops FF-Fi über 35 die Erregung der betreffenden Gatter 82 (F i g. 5 a einen Leiter 302 mit einem /-Glied 304 in Verbin- und 5 b) gesetzt. Die gewählte Rechenanlage 7 wird dung gebracht, von dem aus ein Signal in einem Lei- vom Unterbrechungs-Direktorschaltwerk 40 dadurch ter 306 zu einem /'/'-Glied 308 läuft. Die aus diesem festgelegt, daß ein aktives Signal auf die die Wahl des Glied 308 austretende Leitung ist zu allen Kompa- Leitwerkes angebende Leitung (Fig. 7a) und auf die ratoren (F i g. 8) der Rechenanlagen geführt, um die 4° Wahlleitung 8Ο-7 gelegt wird, das in ein UND-Glied letzteren anzuweisen, daß sie aus dem Rechenan- 354 hineinläuft. Das die Wahl angebende Signal wird lagenwähler 60 ein Wahlsignal erwarten können. Die allen mit dem Direktorschaltwerk 40 verbundenen Leitung aus dem iV'-Glied 308 wird entweder erregt, Rechenanlagen 1, 2 und η zugeführt, aber nur die wenn der Abtastzyklus beendet wird, oder wenn der gewählte Rechenanlage 7 erhält das zusätzliche Signal Code IP den maximalen Wert besitzt. Das im Leiter 45 aus dem steuernden UND-Glied 354. In einem Block 306 auftretende Signal wird außerdem allen Abtast- 356 ist eine Vergleichsschaltung gezeigt, die aus gliedern der Abtaststeuerschaltung 92 zugeführt, um UND-Gliedern 358, 360, 362 und 363 und einem diese abzuschalten. ODER-Glied 364 aufgebaut ist. Die Ausgangsklem-
Das 1-Ausgangssignal aller Stufen des /Pz'-Regi- men dieser UND-Glieder bilden die Eingangsklem-
sters 96 wird über das Kabel 98 den Wahlgattem 82 5° men des ODER-Gliedes 364. Das vom UND-Glied
zugeführt (Fig. 5 aund 5b). 354 gelieferte Schaltsignal läuft über eine Leitung
In einem gestrichelten Block ist der Leitwerkver- 366 zu der einen Eingangsklemme dieser UND-Glie-
schlüsseler 104 dargestellt, der 16 Leitwerke bear- der 358, 360, 362 und 363. Die 0-Ausgangsklemme
beiten kann, der also einen l-aus-16-Code in einen des Flipflops FF-Cj ist über einen Draht 368 an einer
geraden numerischen Code aus vier Bits umsetzt. In 55 weiteren Eingangsklemme der zuvor bezeichneten
einem Block 310 sind die möglichen Abtastsignal- UND-Glieder angeschlossen, während die 0-Aus-
kombinationen der Leitwerke dargestellt. Die Signal- gangsldemme des Flipflops FF-Bj über einen Leiter
leitungen mit einem offenen Ende sollen die Fähig- 370 nur mit den UND-Gliedern 358, 360 und 363
keit des Verschlüsselers 104 andeuten, daß er mehr und die 0-Ausgangsklemme des Flipflops FF-Aj über
als die drei näher dargestellten Abtastperioden bear- 60 einen Draht 372 nur noch mit den UND-Gliedern
beiten kann. Die Abtastleitung ALI ist mit einem 358 und 363 in Verbindung steht. Die 1-Ausgangs-
N'-Glied 312, die Abtastleitung AL 2 mit einem klemme des Flipflops FF-Fi ist über einen Draht 374
iV'-Glied 314 und die Abtastleitung ALm mit mit einer weiteren Eingangsldemme des UND-Glie-
iV'-Gliedern 316, 318, 320 und 322 verbunden. des 362, die 1-Ausgangsklemme des Flipflops FF-Ei
Innerhalb eines weiteren gestrichelten Blockes 324 65 über einen Draht 376 mit dem UND-Glied 360 und
sind mehrere Gatter zur Speisung von Flipflops die 1-Ausgangsklemme des Flipflops FF-Di mit dem
FF-Ol, FF-02, FF-03 und FF-04 enthalten. Die Gat- UND-Glied 358 verbunden. Die 0-Ausgangsklemmen
ter 324 sind mit den Setzklemmen dieser Flipflops aller Flipflops im /Pz'-Abschnitt 352 des Registers

Claims (12)

19 20
DSC sind über je einen Draht 380, 382 bzw. 384 an an, daß die Unterbrechung unter der Bedingung zuje einer gesonderten Eingangsklemme des UND-Glie- rückgewiesen ist, daß die Rechenanlage gewählt ist; des 363 angeschlossen. Die Funktion dieser UND- vom Signal in der Leitung 394-1 ist hierbei festgelegt, Glieder 358, 360 und 362 besteht darin, einen Ver- daß die vorgegebenen Anforderungen für die Untergleich des Codes //,· und des Codes IP1 durchzufüh- 5 brechung nicht erfüllt sind. In diesem Fall führt das ren, falls der Code IP1 größer als Null ist. Unter die- UND-Glied 400 sein Zurückweisungssignal über eine sen Bedingungen nimmt die gewählte Rechenanlage Leitung 406 dem Zeitgabe- und Steuerwerk 74 zu, nur ein Unterbrechungssignal an, wenn ihr Code IL1 das einen neuen Abtast- und Prüfzyklus einleitet. Dieeinen kleineren Wert als der Code /P1- hat. Hiervon ses Werk 74 setzt die Zeit zur erneuten Einschaltung gibt es eine Ausnahme, wenn nämlich der Code // io des Abtastzyklus in einer Annahmefolge fest, nachden Wert 00O2 aufweist, also ein Leerlauf angezeigt dem die Signale genügend Zeit hatten, durch die wird und ein Unterbrechungssignal von geringem Annahmeschaltung zu laufen, und das entsprechende Vorrang verarbeitet wird, das den Code IP = 00O2 Leitwerk bemerken konnte, daß es angenommen ist. besitzt. Im Normalfalle würde die Vergleichsschal- Mit Hilfe des zusätzlichen Unterbrechungs-Direktung bewirken, daß eine leer laufende Rechenanlage 15 torschaltwerkes in diesem System mit mehreren diese Unterbrechung von minimalem Vorrang zu- Rechenanlagen, das diejenige Anlage, die ein Unterrückweist, was natürlich nicht erwünscht ist. Um brechungssignal verarbeiten soll, auf Grund der reladieses Problem zu lösen, wird im Falle einer Nullein- tiven Werte des Unterbrechbarkeitsindex- und Unterstellung des Codes//;· und des Codes IP1 ein Ver- brechungsvorrangcodes und nicht durch Drahtvergleich in dem UND-Glied 363 angestellt. Bei einer 20 bindungen zwischen der speziellen Anlage und den Übereinstimmung wird das letztere erregt und ein Leitwerken auswählt, wird für das System ein hohes Annahmesignal erzeugt. In einem speziellen Fall Maß an Freiheit und Verwendbarkeit erhalten. Das kann der Code IP = 00O2 als Unterbrechungsbedin- Übermaß an Bauteilen, das bei der Auswahl der gung nicht erwünscht sein. Eine solche Situation er- Rechenanlagen in üblicher Weise benötigt wird, wird gibt sich, falls das System arbeiten soll, wenn gewisse 25 von diesem Direktorschaltwerk stark vermindert, spezielle Aufgaben ein Zustandswort in die ent- Wenn eine Rechenanlage auf Grund ihrer leeren Aufsprechende Tabelle des Speichersystems 10 hinein- gabenliste feststellt, daß sie all ihre Aufgaben erledigt bringen, aber selbst eine leer laufende Rechenanlage hat, schaltet sie bloß auf ein spezielles Zeitprogramm nicht unterbrechen würde. Solche Aufgaben gehen um, erklärt zugleich dem System, daß sie leer läuft, dem System nicht verloren, da sie bloß von dem lei- 30 und vermindert ihren Unterbrechbarkeitsindex auf tenden Programm innerhalb einer Rechenanlage in Null. Die Rechenanlage braucht diese Zustandsände-Gang gebracht werden. Um eine solche Betriebsart rung den anderen Anlagen nicht unmittelbar mitzuzu erreichen, braucht nur das UND-Glied 363 dem teilen. Im Hinblick auf die Programmausführung der Komparator der Rechenanlagen entnommen zu wer- Anlage werden auch O-Programmschritte benötigt, den, so daß kein Signal unabhängig davon entsteht, 35 um festzulegen, daß die leer laufende Anlage als welcher Code U1 vorhanden ist, wenn der Code nächste zur Bearbeitung des nächsten Unter- IPi = 00O2 ist. Das Ausgangssignal des ODER-Glie- brechungssignals gewählt wird. Ein weiterer Vorteil des 364 läuft über einen Draht 390 zu einem /-Glied ist, daß im Gesamtsystem verdrahtete Vorrangan-392. Falls die Annahmebedingung besteht, also der Ordnungen fehlen. Die Möglichkeit, die Werte der Code //;· geringer als der Code IP1 ist oder die bei- 40 Codes // und IP zu handhaben, läßt eine Anpassung den Codes gleich null sind, entsteht in der Leitung in der Rechenanlagensteuerung zu, ohne daß in den 390 ein 1-Signal, das vom /-Glied 392 invertiert wird leitenden Routinen ein großes Maß an Vertauschun- und als 0-Signal an einem Punkt 394 erscheint. Zu gen notwendig ist. Die Auswahl der auszuführenden den Annahmegattern 108 gehören TV'-Glieder 396 Aufgaben wird durch ein Programm gelenkt, ist dyna- und 398, die von Signalen aus dem Leitwerkwähler 45 mischen Änderungen unterworfen und braucht für 68 erregt werden, die das gewählte Leitwerk anzei- eine Anwendung auf ein spezielles System mit mengen. Dementsprechend werden sie vom Leitwerk 26 reren Rechenanlagen nicht beschnitten zu werden, über den Draht 100-1 dem iV'-Glied 396 und vom Die Auswahl der Rechenanlage zur Bearbeitung der Leitwerk 28 über den Draht 102-1 dem W-GIied 398 Unterbrechungssignale wird vom Direktorschaltwerk zugeführt. Wenn somit ein 0-Annahmesignal und das 50 unter Anwendung programmgesteuerter Parameter Wahlsignal auftreten, legt das iV'-Glied 396 oder 398 geleitet. Ferner kann garantiert werden, daß eine Aufein Bestätigungssignal auf die Leitung 110 bzw. 112. gäbe auf keinen Fall unterbrochen wird, falls der Von diesem Bestätigungssignal wird das gewählte Unterbrechbarkeitsindex auf den größten Wert ein-Leitwerk 26 oder 28 angewiesen, daß seine Umset- gestellt wird, wobei gewährleistet ist, daß die Unterzungssperre beseitigt werden kann und zusätzliche 55 brechungszustandswörter während der Ausführung Codes IP dem Unterbrechungs-Direktorschaltwerk 40 einer solchen kritischen Aufgabe im Hauptspeicher zur Auswertung angeboten werden können. Außer- aufbewahrt werden und nicht verlorengehen. Falls dem wird angezeigt, daß das Unterbrechungssignal z. B. eine Rechenanlage ausfällt oder zur Wartung angenommen ist und von der gewählten Rechen- aus dem System herausgenommen werden muß, kann anlage j bearbeitet wird. Das Signal des /-Gliedes 392 60 das System auf elegante Weise dadurch verkleinert läuft außerdem durch einen Draht 394-1 zu einem werden, daß der Unterbrechbarkeitsindexcode für UND-Glied 400. Das UND-Glied 354 gibt sein Signal eine solche Rechenanlage einfach auf einen Maximalzusätzlich über den Draht 366 an ein Verzögerungs- wert eingestellt wird, wodurch sie aus den Unterglied 402 ab. In dem Falle, daß eine Rechenanlage brechungsfolgen ausgeschlossen wird,
gewählt ist, erscheint an der Ausgangsklemme des 65
Patpntamnriirhp·
Verzögerungsgliedes 402 ein Signal, das über einen ratentansprucne.
Draht 404 zur anderen Eingangsklemme des UND- 1. Unterbrechungsdirektorschaltwerk für eine
Gliedes 400 läuft. Die beiden Eingangssignale zeigen Datenverarbeitungsanlage mit η unabhängig ar-
beitenden Rechenanlagen und mit m unabhängig arbeitenden, je einen Satz von unterbrechenden, peripheren Geräten steuernden Leitwerken, von dem eine Verbindung zwischen dem mit dem höchsten Unterbrechungsvorrang arbeitenden Gerät und der Rechenanlage mit dem niedrigsten Unterbrechbarkeitsgrad zwecks Datenaustausch herstellbar ist, dadurch gekennzeichnet, daß jeder der η Rechenanlagen (1, 2 ... ri) ein Register (DSC1, DSC2 ... DSCn), das einen ihren augenblicklichen Unterbrechbarkeitsgrad angebenden Code (H1, /Z2... bzw. Hn) aufnimmt, und jedem der m Leitwerke (26, 28 ... m) ein Register (/P1, /P2 ... bzw. IP1n) zugeordnet ist, das einen Code des augenblicklichen Unterbrechungs-Vorranges eines zugeordneten peripheren Geräts aufnimmt, daß von einem Rechenanlagenwähler (60) die die Code (/Z1, H2 ... oder Un) ihres Unterbrechbarkeitsgrades enthaltenden Register (DSC1, DSC2.. . DSCn) abfühlbar sind und ein codiertes Signal, das die Rechenanlage (1, 2... oder ri) mit dem niedrigsten Unterbrechbarkeitsgrad (//y) anzeigt, zu dieser Rechenanlage zurückführbar ist, daß von einem Leitwerkwähler (68) die den Code des Unterbrechungsvorranges enthaltenden Register (/P1, /P2... IP1n) abfühlbar sind und ein codiertes Signal, das das Leitwerk (26, 28 ... m) mit dem höchsten Unterbrechungsvorrang anzeigt, zu diesem angezeigten Leitwerk zurückführbar ist, und daß von der angezeigten Rechenanlage ein die Unterbrechung annehmendes Signal zum angezeigten Leitwerk übertragbar ist.
2. Schaltwerk nach dem Anspruch 1, dadurch gekennzeichnet, daß das die Unterbrechung annehmende Signal Annahmegattern (108) zuführbar ist, über die das codierte, das Leitwerk (26 oder 28) mit dem höchsten Unterbrechungsvorrang anzeigende Signal zu diesem zurückführbar ist.
3. Schaltwerk nach dem Anspruch 1 oder 2, dadurch gekennzeichnet, daß der abgefühlte Code (/P,-) des höchsten Unterbrechungsvorranges über Gatter (82), die von dem codierten Signal des Rechenanlagenwählers (60) betätigbar sind, der Rechenanlage (1, 2 ... oder ri) zuführbar ist, von deren Register der Code (Hj) des niedrigsten Unterbrechbarkeitsgrades abgefühlt ist, und daß von einem Komparator (50) der zugeführte Code (IPi) des höchsten Unterbrechungsvorranges mit dem im zugehörigen Register (DSC1, DSC2... oder DSCn) festgehaltenen Code (Hj) des niedrigsten Unterbrechbarkeitsgrades vergleichbar und entweder das die Unterbrechung annehmende Signal oder ein die Unterbechung zurückweisendes Signal abgebbar ist.
4. Schaltwerk nach dem Anspruch 3, dadurch gekennzeichnet, daß das die Unterbrechung zurückweisende Signal einem Zeitgabe- und Steuerwerk (74) zuführbar ist, das den Rechenanlagenwähler (60) und den Leitwerkwähler (68) zur erneuten Abfühlung der Register (DSC1, DSC2 ... DSCn bzw. /P1, /P2... IP1n) in Gang setzt.
5. Schaltwerk nach dem Anspruch 3, dadurch gekennzeichnet, daß dem Leitwerkwähler (68) ein Verschlüsseier (104) nachgeschaltet ist, der das codierte, das Leitwerk mit dem höchsten Unterbrechungsvorrang anzeigende Signal aufnimmt und umsetzt, und daß das umgesetzte Signal über die Gatter (82) derjenigen Rechenanlage (1, 2 ... oder ri) zuführbar ist, von der der Code (Hj) des niedrigsten Unterbrechbarkeitsgrades abgefühlt ist.
6. Schaltwerk nach dem Anspruch 1, dadurch gekennzeichnet, daß an den Ausgangsklemmen der Register (DSC1, DSC2... DSCn) der Rechenanlagen (1, 2... ri) je ein UND-Glied liegt, daß mit den zweiten Eingangsklemmen derjenigen UND-Glieder, die demselben Register (Z)1SC1, DSC2 ... oder DSCn) nachgeschaltet sind, eine Prüfleitung (1, 2... oder ri) verbunden ist, daß von einer Wahlfolgeschaltung (76) alle Prüf leitungen (PLl, PL 2 ... PLn) der Reihe nach erregbar sind, daß ferner an den Ausgangsklemmen der Register (/P1, IP2 ... IPm) der Leitwerke (26, 28 ... m) je ein UND-Glied Hegt, daß mit den zweiten Eingangsldemmen derjenigen UND-Glieder, die demselben Register (IP1, IP2 ... oder IP1n) nachgeschaltet sind, eine Abtastleitung (ALI, AL2 ... oder ALm) verbunden ist, daß von einer Abtaststeuerschaltung (92) alle Abtastleitungen (ALI, ALI... ALm) der der Reihe nach erregbar sind und daß die Wahlfolgeschaltung (76) und die Abtaststeuerschaltung (92) von einem Zeitgabe- und Steuerwerk (74) weiterschaltbar sind.
7. Schaltwerk nach den Ansprüchen 1 und 6, dadurch gekennzeichnet, daß der Rechenanlagenwähler (60) ein T-Register (172), in das bei der Erregung der ersten Prüf leitung (PLl) der Inhalt des ersten Registers (Z)1S1C1) einspeisbar ist, und eine Vergleichsschaltung (176) enthält, die mit den Ausgangsklemmen des J-Registers (172) und mit den an den Ausgangsklemmen der Register (DSC1, DSC2 ... DSCn) liegenden UND-Gliedern (160, 162, 164) verbunden ist, daß bei der Erregung der weiteren Prüf leitungen (PL 2 ... bzrw. PLn) von der Vergleichsschaltung (176) ein Signal (+PS) in dem Falle abgebbar ist, daß der Inhalt des weiteren Registers (DSC2 ... oder DSCn) kleiner als der gerade im Γ-Register (172) festgehaltene Inhalt ist, daß mit Hilfe dieses Signals (+PS) der kleinere Inhalt des weiteren Registers in das Γ-Register (172) einspeisbar ist und daß die Prüfleitungen (PLl, PLI... oder Pin) über je ein UND-Glied (222, 224, 226), dessen zweiter Eingangsklemme das Signal (+PS) zuführbar ist, an je einer Stufe(FF-P1, FF-P2... oder FF-Pn) eines Rechenanlagenidentifizierregisters (220) anschließbar sind, an dessen Ausgangsklemmen das codierte Signal erscheint, das die Rechenanlage (1, 2 ... oder ri) mit dem niedrigsten Unterbrechbarkeitsgrad anzeigt.
8. Schaltwerk nach den Ansprüchen 6 und 7, dadurch gekennzeichnet, daß die Wahlfolgeschaltung (76) η nach Art eines Ringzählers hintereinandergeschaltete Stufen (Tl, Γ2 .... Tn), die der Reihe nach erregbar sind und an deren Ausgangsklemmen die Prüfleitungen (PLl, PL 2 ... PLn) liegen, und eine weitere Stufe (Tn + 1) enthält, deren Ausgangsklemme parallel an den einen Eingangsldemmen von UND-Gliedern (232, 234, 236) angeschlossen ist, die mit ihren zweiten Eingangsklemmen den Stufen (FF-P1, FF-P2 ... FF-Pn) des Identifizierregisters (220) nachgeschaltet sind.
9. Schaltwerk nach den Ansprüchen 7 und 8, dadurch gekennzeichnet, daß an den Ausgangsklemmen der Stufen (FF-TA- FF-TB, FF-TC) des T-Registers (172) eine UND-Schaltung (240) angeschlossen ist und daß der weiteren Stufe (Tn + 1) des Ringzählers ein UND-Glied (244) unmittelbar nachgeschaltet ist, dessen zweite Eingangsklemme mit dem Ausgang der UND-Schaltung (240) verbunden ist.
10. Schaltwerk nach den Ansprüchen 1 und 6, dadurch gekennzeichnet, daß der Leitwerkwähler (68) ein /Pz-Register (96), in das bei der Erregung der ersten Abtastleitung (/4Ll) der Inhalt des ersten Registers (/P1) einspeisbar ist, und eine Vergleichsschaltung (274) enthält, die mit den Ausgangsklemmen des /Pz-Registers (96) und mit den an den Ausgangsklemmen der Register (IP1, IP2 ... IPm) liegenden UND-Gliedern verbunden ist, daß bei der Erregung der weiteren Abtastleitungen (AL 2... bzw. ALm) von der Vergleichsschaltung (274) ein Signal (+TCl) in dem Falle abgebbar ist, daß der Inhalt des weiteren Registers (/P2 ... oder IPm) größer als der gerade im /Pi-Register (96) festgehaltene Inhalt ist, daß mit Hilfe dieses Signals (+TCl) der größere Inhalt des weiteren Registers (/P2 ... oder IPm)
in das /Pi-Register (96) einspeisbar ist und daß die Abtastleitungen (ALI, AL2 .. .ALm) über je ein UND-Glied, dessen zweiter Eingangsklemme das zeitlich vergrößerte Signal (+TCl) zuführbar ist, an je einer Stufe (I/OLl, I/OL2 ... I/O Lm) eines Leitwerk-Identifizierungsregisters anschließbar sind, an dessen Ausgangsklemmen das codierte Signal erscheint, das das Leitwerk (26 oder 28) mit dem höchsten Unterbrechungsvorrang anzeigt.
11. Schaltwerk nach den Ansprüchen 6 und 10, dadurch gekennzeichnet, daß die Abtaststeuerschaltung (92) m nach Art eines Ringzählers hintereinandergeschaltete Stufen (51, 52... Sm), die der Reihe nach einzeln erregbar sind und an deren Ausgangsklemmen die Abtastleitungen (ALI, AL2...ALm) liegen, und eine weitere Stufe (Sm + 1) enthält, deren Ausgangsklemme parallel an den einen Eingangsklemmen von UND-Gliedern (396, 398) anschließbar ist, die mit ihren zweiten Eingangsklemmen den Stufen (I/O Ll, I/O L 2 ...) des Leitwerk-Identifizierungsregisters nachgeschaltet sind.
12. Schaltwerk nach den Ansprüchen 10 und 11, dadurch gekennzeichnet, daß an einer Ausgangsklemme der ranghöchsten Stufe (FF-Fi) des /PZ-Registers (96) eine UND-Schaltung (308) angeschlossen ist, die der weitereren Stufe (5m + 1) des Ringzählers unmittelbar nachgeschaltet ist.
Hierzu 3 Blatt Zeichnungen 109 532/318
DE1549532A 1966-08-26 1967-08-23 Unterbrechungs-Direktorschalrwerk für eine Datenverarbeitungsanlage mit mehreren Rechenanlagen und mehreren perpheren Geräten Expired DE1549532C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US57534566A 1966-08-26 1966-08-26

Publications (2)

Publication Number Publication Date
DE1549532B1 true DE1549532B1 (de) 1971-08-05
DE1549532C2 DE1549532C2 (de) 1978-10-05

Family

ID=24299943

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1549532A Expired DE1549532C2 (de) 1966-08-26 1967-08-23 Unterbrechungs-Direktorschalrwerk für eine Datenverarbeitungsanlage mit mehreren Rechenanlagen und mehreren perpheren Geräten

Country Status (5)

Country Link
US (1) US3421150A (de)
DE (1) DE1549532C2 (de)
FR (1) FR1594524A (de)
GB (1) GB1145806A (de)
SE (1) SE326855B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2606210A1 (de) * 1975-02-18 1976-09-09 Sperry Rand Corp Die prioritaet im vorgriff zuteilende schaltung
DE3013064A1 (de) * 1979-04-12 1980-11-06 Sperry Corp Pufferspeicher fuer die datenuebertragung

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1462636C3 (de) * 1966-04-30 1974-08-29 Kabel- Und Metallwerke Gutehoffnungshuette Ag, 3000 Hannover Schaltungsanordnung zur Erfassung von Datea
US3810105A (en) * 1967-10-26 1974-05-07 Xerox Corp Computer input-output system
US3593300A (en) * 1967-11-13 1971-07-13 Ibm Arrangement for automatically selecting units for task executions in data processing systems
US3541520A (en) * 1967-12-18 1970-11-17 Ibm Time-sharing arrangement
US3573736A (en) * 1968-01-15 1971-04-06 Ibm Interruption and interlock arrangement
US3614742A (en) * 1968-07-09 1971-10-19 Texas Instruments Inc Automatic context switching in a multiprogrammed multiprocessor system
US3611307A (en) * 1969-04-03 1971-10-05 Ibm Execution unit shared by plurality of arrays of virtual processors
US3629854A (en) * 1969-07-22 1971-12-21 Burroughs Corp Modular multiprocessor system with recirculating priority
US3643227A (en) * 1969-09-15 1972-02-15 Fairchild Camera Instr Co Job flow and multiprocessor operation control system
US3648252A (en) * 1969-11-03 1972-03-07 Honeywell Inc Multiprogrammable, multiprocessor computer system
FR2072386A5 (de) * 1969-11-25 1971-09-24 Olivetti & Co Spa
US3648253A (en) * 1969-12-10 1972-03-07 Ibm Program scheduler for processing systems
NL182178C (nl) * 1970-04-01 1988-01-18 Digital Equipment Corp Dataeenheid met een adresseerbaar opslagorgaan.
US3710324A (en) * 1970-04-01 1973-01-09 Digital Equipment Corp Data processing system
US3665404A (en) * 1970-04-09 1972-05-23 Burroughs Corp Multi-processor processing system having interprocessor interrupt apparatus
US3665415A (en) * 1970-04-29 1972-05-23 Honeywell Inf Systems Data processing system with program interrupt priority apparatus utilizing working store for multiplexing interrupt requests
US3651272A (en) * 1970-06-05 1972-03-21 Bell Telephone Labor Inc Program controlled key telephone system for automatically connecting unanswered calls to stations
DE2048119C3 (de) * 1970-09-30 1978-09-07 Siemens Ag, 1000 Berlin U. 8000 Muenchen Anordnung und Verfahren zur Steuerung der Datenübertragung zwischen externen Geräten und einer Datenverarbeitungsanlage
SE347826B (de) * 1970-11-20 1972-08-14 Ericsson Telefon Ab L M
US3676861A (en) * 1970-12-30 1972-07-11 Honeywell Inf Systems Multiple mask registers for servicing interrupts in a multiprocessor system
US3715729A (en) * 1971-03-10 1973-02-06 Ibm Timing control for a multiprocessor system
GB1394431A (en) * 1971-06-24 1975-05-14 Plessey Co Ltd Multiprocessor data processing system
US3939455A (en) * 1971-10-01 1976-02-17 Hitachi, Ltd. Microprocessor having an interface for connection of external devices
US3710351A (en) * 1971-10-12 1973-01-09 Hitachi Ltd Data transmitting apparatus in information exchange system using common bus
US3812469A (en) * 1972-05-12 1974-05-21 Burroughs Corp Multiprocessing system having means for partitioning into independent processing subsystems
US3812463A (en) * 1972-07-17 1974-05-21 Sperry Rand Corp Processor interrupt pointer
FR2208553A5 (de) * 1972-11-29 1974-06-21 Inst Francais Du Petrole
US4015242A (en) * 1972-11-29 1977-03-29 Institut Francais Du Petrole, Des Carburants Et Lubrifiants Et Entreprise De Recherches Et D'activities Petrolieres Elf Device for coupling several data processing units to a single memory
JPS4995548A (de) * 1973-01-12 1974-09-10
US3792448A (en) * 1973-05-21 1974-02-12 Burroughs Corp Failsoft peripheral exchange
IT988956B (it) * 1973-06-12 1975-04-30 Olivetti & Co Spa Governo multiplo
US4073005A (en) * 1974-01-21 1978-02-07 Control Data Corporation Multi-processor computer system
US3984819A (en) * 1974-06-03 1976-10-05 Honeywell Inc. Data processing interconnection techniques
US4030072A (en) * 1974-12-18 1977-06-14 Xerox Corporation Computer system operation and control
US4006466A (en) * 1975-03-26 1977-02-01 Honeywell Information Systems, Inc. Programmable interface apparatus and method
US4000487A (en) * 1975-03-26 1976-12-28 Honeywell Information Systems, Inc. Steering code generating apparatus for use in an input/output processing system
US4028664A (en) * 1975-03-26 1977-06-07 Honeywell Information Systems, Inc. Apparatus for dispatching data of the highest priority process having the highest priority channel to a processor
US4001783A (en) * 1975-03-26 1977-01-04 Honeywell Information Systems, Inc. Priority interrupt mechanism
JPS5837585B2 (ja) * 1975-09-30 1983-08-17 株式会社東芝 ケイサンキソウチ
IT1055645B (it) * 1975-10-24 1982-01-11 Elsag Multielaboratore elettronico associativo per elabobazioni multiple contemporanee di dati in tempo reale
JPS5841538B2 (ja) * 1975-12-04 1983-09-13 株式会社東芝 マルチプロセツサシステム ノ ユウセンセイギヨホウシキ
US4318174A (en) * 1975-12-04 1982-03-02 Tokyo Shibaura Electric Co., Ltd. Multi-processor system employing job-swapping between different priority processors
US4126895A (en) * 1975-12-29 1978-11-21 International Standard Electric Corporation Data processing system with monitoring and regulation of processor free time
US4035780A (en) * 1976-05-21 1977-07-12 Honeywell Information Systems, Inc. Priority interrupt logic circuits
JPS52149932A (en) * 1976-06-09 1977-12-13 Fujitsu Ltd Channel interrupt control system
JPS52149931A (en) * 1976-06-09 1977-12-13 Fujitsu Ltd Channel interuption control
JPS533750A (en) * 1976-06-30 1978-01-13 Fujitsu Ltd Input-output interruption point selection control system
US4152761A (en) * 1976-07-28 1979-05-01 Intel Corporation Multi-task digital processor employing a priority
US4080649A (en) * 1976-12-16 1978-03-21 Honeywell Information Systems Inc. Balancing the utilization of I/O system processors
US4199811A (en) * 1977-09-02 1980-04-22 Sperry Corporation Microprogrammable computer utilizing concurrently operating processors
US4319321A (en) * 1979-05-11 1982-03-09 The Boeing Company Transition machine--a general purpose computer
NL7907179A (nl) * 1979-09-27 1981-03-31 Philips Nv Signaalprocessorinrichting met voorwaardelijke- -interrupteenheid en multiprocessorsysteem met deze signaalprocessorinrichtingen.
US4271468A (en) * 1979-11-06 1981-06-02 International Business Machines Corp. Multiprocessor mechanism for handling channel interrupts
US4394727A (en) * 1981-05-04 1983-07-19 International Business Machines Corporation Multi-processor task dispatching apparatus
US4800521A (en) * 1982-09-21 1989-01-24 Xerox Corporation Task control manager
US4630197A (en) * 1984-04-06 1986-12-16 Gte Communication Systems Corporation Anti-mutilation circuit for protecting dynamic memory
DE3481945D1 (de) * 1984-08-17 1990-05-17 Amdahl Corp Datenverarbeitungssystem mit logischen prozessormitteln.
US4967342A (en) * 1984-08-17 1990-10-30 Lent Robert S Data processing system having plurality of processors and channels controlled by plurality of system control programs through interrupt routing
FR2610745B1 (fr) * 1987-02-07 1994-05-27 Nec Corp Systeme de commande de priorite de processus
US4959781A (en) * 1988-05-16 1990-09-25 Stardent Computer, Inc. System for assigning interrupts to least busy processor that already loaded same class of interrupt routines
GB8815042D0 (en) * 1988-06-24 1988-08-03 Int Computers Ltd Data processing apparatus
EP0419723B1 (de) * 1989-09-29 1995-01-11 Siemens Nixdorf Informationssysteme Aktiengesellschaft Verfahren und Unterbrechungssteuerung zur Behandlung von Unterbrechungsanforderungen bei Ein-/Ausgabeoperationen in einem virtuellen Maschinensystem
JPH03156559A (ja) * 1989-11-14 1991-07-04 Nec Corp マルチプロセッサシステムに於ける割込み処理方式
US5283888A (en) * 1991-08-27 1994-02-01 International Business Machines Corporation Voice processing interface unit employing virtual screen communications for accessing a plurality of primed applications
US5613126A (en) * 1994-05-31 1997-03-18 Advanced Micro Devices, Inc. Timer tick auto-chaining technique within a symmetrical multiprocessing system
US5619647A (en) * 1994-09-30 1997-04-08 Tandem Computers, Incorporated System for multiplexing prioritized virtual channels onto physical channels where higher priority virtual will pre-empt a lower priority virtual or a lower priority will wait
GB2302743B (en) * 1995-06-26 2000-02-16 Sony Uk Ltd Processing apparatus
US5850555A (en) * 1995-12-19 1998-12-15 Advanced Micro Devices, Inc. System and method for validating interrupts before presentation to a CPU
US5894578A (en) * 1995-12-19 1999-04-13 Advanced Micro Devices, Inc. System and method for using random access memory in a programmable interrupt controller
US5850558A (en) * 1995-12-19 1998-12-15 Advanced Micro Devices System and method for referencing interrupt request information in a programmable interrupt controller
JP2996183B2 (ja) * 1996-08-16 1999-12-27 日本電気株式会社 Dma機能を備えたデータ処理装置
US6112243A (en) * 1996-12-30 2000-08-29 Intel Corporation Method and apparatus for allocating tasks to remote networked processors
US6009484A (en) * 1997-02-28 1999-12-28 Ncr Corporation Priority-based I/O task processing in computers
TWI497419B (zh) * 2011-10-20 2015-08-21 Via Tech Inc 電腦裝置及其中斷任務分配方法
US11922161B2 (en) 2022-03-07 2024-03-05 Bank Of America Corporation Scheduling a pausable automated process in a computer network
US11792135B2 (en) 2022-03-07 2023-10-17 Bank Of America Corporation Automated process scheduling in a computer network

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1190704B (de) * 1961-03-24 1965-04-08 Sperry Rand Corp Rechenanlage
FR1404678A (fr) * 1963-05-31 1965-07-02 Automatic Telephone & Elect Perfectionnements aux systèmes de traitement d'information

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL136146C (de) * 1957-12-09
US3200380A (en) * 1961-02-16 1965-08-10 Burroughs Corp Data processing system
US3308443A (en) * 1964-05-04 1967-03-07 Gen Electric Data processing unit for providing serial or parallel data transfer under selective control of external apparatus
US3331055A (en) * 1964-06-01 1967-07-11 Sperry Rand Corp Data communication system with matrix selection of line terminals
US3333252A (en) * 1965-01-18 1967-07-25 Burroughs Corp Time-dependent priority system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1190704B (de) * 1961-03-24 1965-04-08 Sperry Rand Corp Rechenanlage
FR1404678A (fr) * 1963-05-31 1965-07-02 Automatic Telephone & Elect Perfectionnements aux systèmes de traitement d'information

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2606210A1 (de) * 1975-02-18 1976-09-09 Sperry Rand Corp Die prioritaet im vorgriff zuteilende schaltung
DE3013064A1 (de) * 1979-04-12 1980-11-06 Sperry Corp Pufferspeicher fuer die datenuebertragung

Also Published As

Publication number Publication date
SE326855B (de) 1970-08-03
US3421150A (en) 1969-01-07
GB1145806A (en) 1969-03-19
FR1594524A (de) 1970-06-08
DE1549532C2 (de) 1978-10-05

Similar Documents

Publication Publication Date Title
DE1549532B1 (de) Unterbrechungs direktorschaltwerk fuer eine datenverarbei tungsanlage mit mehreren rechenanlagen und mehreren peri pheren geraeten
DE1499288B2 (de) Datenverarbeitungsanlage
DE3300262C2 (de)
DE3300260C2 (de)
DE3300263C2 (de)
DE1524209B2 (de) Programmgesteuerte datenverarbeitungsanlage
DE2244402A1 (de) Datenverarbeitungsanlage
DE1474062B2 (de) Datenverarbeitungsanlage mit einer anzahl von pufferspeichern
DE2015971A1 (de) Datenverarbeitungssystem zur Verarbeitung eines Stromes mehrfacher Operanden
DE1499194A1 (de) Speichersystem
DE1549474C3 (de) Anordnung In einer elektronischen digitalen Datenverarbeitungsanlage zur Ausführung eines ersten Befehls und gleichzeitigen Decodierung eines folgenden Befehls
EP0062141B1 (de) Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem
DE2335991B2 (de) Schaltung zur Lenkung eines zur Unterbrechung einer von mehreren Befehls-Recheneinheiten auffordernden Signals
DE1524151B1 (de) Schaltung zur Steuerung der Zugriffsrangfolge in einer Datenverarbeitungsanlage.
DE1191145B (de) Elektronische Zifferrechenmaschine
DE1524181B2 (de) Auswahlvorrichtung fuer ein und ausgabegeraete einer daten verarbeitungsanlage
DE2120289A1 (de) Gesteuerte Pause in einer Datenverarbeitungsanlage
DE1762205C3 (de) Schaltungsanordnung für ein elektronisch gesteuertes Selbstwählamt
DE1801847B2 (de) Programmablaufsteuerwerk fuer eine durch ein gespeichertes programm gesteuerte datenverarbeitungs , insbesondere fern meldevermittlungsanlage
DE2051696B2 (de) Programmgesteuerte datenverarbeitungsanlage
DE1805623B2 (de) Prüfeinrichtung für Selbstwählämter mit zentraler elektronischer Steuerung durch einen Rechner
DE2833048A1 (de) Schaltungsanordnung zur aufnahme und abgabe von informationsdaten und signalisierungsdaten bei einer programmgesteuerten vermittlungszentrale
DE60013023T2 (de) Methode und Einheit zum Steuern der Ausgabe-Ordnung von temporär gespeicherten Daten oder Objekten
DE3223565C2 (de)
DE1499288C (de) Datenverarbeitungsanlage

Legal Events

Date Code Title Description
EGA New person/name/address of the applicant
8339 Ceased/non-payment of the annual fee