DE1616438B2 - Integrierte Schaltung, Verwendung dieser Schaltung und Verfahren zu ihrer Herstellung - Google Patents
Integrierte Schaltung, Verwendung dieser Schaltung und Verfahren zu ihrer HerstellungInfo
- Publication number
- DE1616438B2 DE1616438B2 DE1616438A DEJ0035964A DE1616438B2 DE 1616438 B2 DE1616438 B2 DE 1616438B2 DE 1616438 A DE1616438 A DE 1616438A DE J0035964 A DEJ0035964 A DE J0035964A DE 1616438 B2 DE1616438 B2 DE 1616438B2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- elements
- switching elements
- integrated circuit
- zones
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Description
ken wird aber eine optimale Packungsdichte nicht erreicht.
Die genormten Schaltelemente auf den Halbleiterflächen werden entsprechend gewissen Regeln angeordnet,
während die Verbindungen zwischen diesen Elementen keinen derartigen Regeln folgen (z. B.
USA.-Patent 3312871). Diese Technik erfordert die
Zuteilung eines bestimmten Teiles der Halbleiterflächen für die Verbindungen, so daß die Packungsdichte nicht
optimal ist. Außerdem wird der Herstellungsprozeß sehr oft dadurch kompliziert, daß zusätzliche Verbindungskreuzungen
vorgesehen werden müssen. Wenn eine Unterfunktion sehr oft wiederholt werden muß, so
daß die Anordnung von logischen Schaltelementen der Unterfunktion und die Zwischenverbindungen wiederholt
werden können, werden sowohl logische Schaltelemente als auch die Funktions-Zwischenverbindungen
entsprechend neu angeordnet, um die Packungsdichte zu steigern und den Zwischenverbindungsabstand zur
Erreichung einer besonderen Unterfunktion möglichst klein zu halten. In bezug auf andere Unterfunktionen
weist eine derartige Technik jedoch keinerlei Normung \ auf, was zur Erreichung kurzer Konstruktionszeiten
wesentlich ist.
Es sind ferner zur Anpassung an unterschiedliche Anwendungen geeignete integrierte Schaltungen bekannt,
die mehrere voneinander isolierte Leiterebenen mft ^orthogonal zueinander verlaufenden Leitungen
aufweisen (Electronics, Bd. 40, Nr. 4 vom 20. Februar 1967, Seiten 157 bis 164). Mit Hilfe dieser Leitungsverbindungen
werden auf einem Halbleiterplättchen unterschiedliche logische Schaltelemente, wie z. B.
NAND-Schaltungen, NOR-Schaltungen oder EXKLU-SIV-ODER-Schaltungen
erzeugt. Diese Anordnung weist die obenerwähnten Nachteile auf, die daraus resultieren, daß die Herstellung der unterschiedlichen
Schaltelemente und ihre Kopplung untereinander verschiedenartige Leitungsverbindungen erfordern,
welche die Herstellung erschweren und einer Erhöhung der Packungsdichte entgegenstehen.
Aufgabe der Erfindung ist es, eine integrierte Schaltung anzugeben, die lange Leitungsverbindungen
sowie Leitungsverbindungen unterschiedlicher Grundstruktur vermeidet sowie auf mehrschichtige Leiterebenen
verzichtet und dadurch eine einfachere Herstellung, eine erhöhte Packungsdichte sowie eine hohe Arbeitsgeschwindigkeit gestattet. Die Lösung dieser Aufgabe
ist im kennzeichnenden Teil des Patentanspruchs 1 angegeben.
Aufgabe der Erfindung ist es auch, eine vorteilhafte
Anwendung der integrierten Schaltung nach Anspruch 1 sowie ein vorteilhaftes Verfahren zu ihrer Herstellung
anzugeben. Die Merkmale zur Lösung dieser Aufgabe sind in den Ansprüchen 5 und 6 enthalten.
Nachfolgend ist ein Ausführungsbeispiel der Erfindung anhand von Zeichnungen erläutert. Es zeigt
Fig. IA ein schematisiertes Schaltbild eines NOR-Elements,
das aus einer Anordnung von NPN-Feldeffekt-Transistoren
mit isolierter Steuerelektrode besteht,
F i g. IB eine Draufsicht auf ein NOR-Element gemäß
Fig. IA, in integrierter Schaltungstechnik, -
Fig.2 ein Blockschaltbild einer einzelnen Bitstelle
einer Addierer-Akkumulator-Anordnung, bestehend aus NOR-Elementen,
F i g. 3A eine Draufsicht auf die Addierer-Akkumulator-Anordnung gemäß F i g. 2, integrierter Schaltungstechnik,
F i g. 3B eine Schnittdarstellung entlang der Linie B-B
von F i g. 3A. ·
Das in Fig. IA gezeigte NOR-EIement enthält eine
parallele Anordnung von NPN-Feldeffekttransistoren 1,3 ... N mit isolierten Steuerelektroden 1,3,... N, von
denen jeder eine Eingangseinheit darstellt, die mit einem als Belastung dienenden NPN-Feldeffekttransistor
5 in Reihe geschaltet ist. Jeder Eingangstransistor 1, 3,.;; N enthält eine D-Zone (Drainzone), eine S-Zone
(Sourcezone) und G-Elektrode (Steuerelektrode). Die
ίο Ausgangsklemme 7 liegt an der Verbindung der S-Zone
des Lasttransistors 5 mit den D-Zonen der Eingangstransistoren 1,3,... N. Die D-Zone des Lasttransistors 5
ist mit der Stromquelle + VS verbunden, die S-Zonen der Eingangstransistoren 1, 3, ... N sind geerdet Die
G-Elektrode des Lasttransistors 5 ist mit der Vorspannungsquelle
+ VB verbunden. Die Eingangstransistoren 1,3 ... Nsowie der Lasttransistor 5 können, wie in der
Darstellung in Fig. IB gezeigt, auf demselben Halbleiterplättchen gebildet werden, das mit einer negativen
Versorgungsspannung - VT (F i g. 3B) verbunden ist.
Die Steuerelektrode Gder Eingangstransistoren 1,3...
N ist mit den jeweiligen Eingangsklemmen 9 verbunden, auf die das logische Eingangssignal gegeben wird.
Wenn das in F i g. 1 dargestellte NOR-Element auf einem Halbleiterplättchen aus P-Material integriert ist,
können gemäß der Darstellung in F i g. IB die S- und die
D-Zonen der Eingangstransistoren 1,3.. .N durch zwei
parallele N-Diffusionen 11 und 13 gebildet werden. Der
Teil 15 der Halbleiterfläche zwischen der S-Zone 11 und
der D-Zone 13 bildet den Eingangskanal des NOR-EIementes,
auf dem die Eingangstransistoren 1, 3 ... N durch metallische Steuerelektroden 17, 19 ... M
definiert sind, jede der Steuerelektroden 17, 19 ... M und der Teil des Eingangskanals 15, zu dem sie gehört,
stellt einen bestimmten Feldeffekttransistor dar. Normalerweise sind die Steuerelektroden 17,19 ...Mvom
Eingangskanal 15 durch eine dünne, nicht dargestellte Isolierschicht getrennt, wobei die jeweiligen Längen der
Diffusionsstreifen 11 und 13 so sind, daß sie der erforderlichen Anzahl von Steuerelektroden entspricht.
Die logischen Eingangssignale werden auf die Steuerelektroden 17,19... Λ/über die jeweiligen metallischen
Leiter 21 gegeben, die über der dünnen, nicht dargestellten Isolierschicht liegen.
Eine weitere N-Diffusionszone 23, die von der Diffusionszone 13 der Eingangstransistoren 1, 3 ... N
einen gewissen Abstand hat, stellt die D-Zone des Lasttransistors 5 dar. Sie ist über den metallischen
Leiter 25 mit der Stromquelle + VS verbunden. Die
so Steuerelektrode 27 ist deckungsgleich mit dem Kanal zwischen der Diffusionszone 13 und der N-Diffusionszone
23 dargestellt. Sie ist mit der Vorspannungsquelle + VB über den metallischen Leiter 29 verbunden. Der
wirksame Widerstand des Lasttransistors 5 erscheint dann im wesentlichen linear. Andererseits könnte die
Steuerelektrode 27 auch mit der Stromquelle + VS
verbunden werden. " ' '"
■-': : ■v-^-viv^iv*"?·
Die Arbeitsweise eines NÖR-Elementes gemäß den
Darstellungen in den F i g. 1A und 1B kann mit der eines
Spannungsteilers verglichen werden, wobei jeder Eingangstransistor 1, 3 ... Nmit dem Lasttransistor 5
einen solchen Spannungsteiler bildet. Im Ruhezustand ist die Steuerelektrode G abgeschaltet und es fließt
grundsätzlich kein Quellenstrom Isd- Der Lasttransistor 5 ist nur etwas leitend, wobei der effektive Widerstand
durch die Größe der Vorspannung + VB bestimmt wird. Dementsprechend ist der Spannungspegel an der
Ausgangsklemme 7 im wesentlichen gleich der Versor-
gungsspannung + VS und entspricht dem »Ein«-Zustand einer Steuerelektrode. Wenn eine Steuerelektrode
G ein Signal erhält, wird der Strom zwischen Quelle (S) und Abfluß (D) des Feldeffekt-Transistors durch
einen Oberflächenleitmechanismus auf Grund des elektrischen Feldes erhöht, das durch die Steuerelektrode
;im Zustand: »Ein« erzeugt wird und die Mehrheitsträgerdichte auf der. Halbleiteroberfläche moduliert.
Dementsprechend ist der betreffende Eingangstransistor
1, 3 .:. N'm Fig. IB leitend. Die Spannung an der
£>-Zone 13 und an der Ausgangsklemme 7 ist bestimmt
durch die zugehörige Steilheit gm des Lasttransistors 5
und . den Wert des leitenden Eingangstransistors. Demzufolge geht der Spannungspegel an der Ausgangsklemme
7 im wesentlichen auf Erdpotential zurück. Die Erzeugung der Spannungspegel.»Ein« an der Ausgangsklemme 7, wenn keine der Steuerelektroden der
Eingangstransistoren 1, 3 ..-.:.,· N 'eingeschaltet ist, bzw.
»Aus«, wenn eine oder mehrere der Steuerelektroden eingeschaltet sind, bedeutet eine logische NOR-Funk-
•Die in Fig.2 gezeigte Anordnung verwendet
NOR-Elemente zur Erzeugung einer komplexen logischen Funktion. Sie enthält sowohl kombinatorische wie
sequentielle Schaltungen. F i g. 2 zeigt eine Bitposition, z. B. Position 2 einer Addier-Akkumulätions-Anordnung.
Die weiteren Bitpositionen der Anordnung sind genau#gleich wie die gezeigte Schaltung. Die Signale aus
den jeweiligen Bitpositionen sind durch entsprechende
Beschriftung gekennzeichnet.
Der Additionsteil umfaßt NOR-Elemente I bis VI und addiert binäre Ziffern Ai und Bi zusammen mit dem
binären Übertragseingang Gi von der Bitposition 1. Der
Akkumulator-Teil enthält die NOR-Elemente VII bis XII und empfängt die Summenzahl vom Additionsteil
am NOR-Element VII gleichzeitig mit dem Taktimpuls, wenn die Leitungen S2 (SET) sowie R2 (RESET)
signalfrei i sind. Die Einzelheiten der Funktion dieser Schaltungen sind dem Fachmann klar ersichtlich und
brauchen hier nicht erklärt zu werden. ;
Die F i g. 3A und 3B zeigen eine Draufsicht bzw. einen Querschnitt der in Fig.2 gezeigten Addier-Akkumulations-Schaltung
in integrierter Ausführung. Um einen Vergleich zwischen den F i g. 2, 3A und 3B zu
ermöglichen, wurden die .D-Zonen der NOR-Elemente I bis XII und die damit verbundenen einzelnen Signalleitungen
an ihren Verbindungsstellen durch die Zugangsöffnungen in der Isolierschicht durch entsprechende
logische Funktionen gekennzeichnet. Die die extern erzeugten Signale heranführenden Signalleitungen
wurden ebenfalls entsprechend gekennzeichnet. Die integrierte Schaltungsanordnung enthält ein Grunddiffusionsmuster
39 mit zwei Diffusionszonen 41 und 43, die die Versorgungsspannung + VS und ein Bezugspotential,
z.B. Erde, auf die NOR-Elemente I bis XII verteilen. In gegenseitigem Abstand und parallel zu den
Halbleiterzonen 41 und 43 laufen die mit S!und D
bezeichneten Source- und Drainzonen für jedes der NOR-Elemente I bis XII. Weitere Diffusionszonen für
die Stromversorgung und Erdung 41' und 43' können in einem Abstand und parallel zu den Halbleiterzonen 41
und 43 gebildet werden. Dadurch ist jede beliebige Anzahl von spiegelbildlichen Anordnungen 45 und 47
des Grunddiffusionsmusters 39, die lediglich teilweise dargestellt sind, möglich. Stromversorgung oder Erdung
sowie andere Unterfunktionen, z. B. andere Additions-Akkumulatoranordnungen, können dabei gemeinsam
ausgeführt werden. Im Diffusionsmuster 39 bildet jede Sourcezone S einen Ausläufer der gemeinsamen
geerdeten Diffusionszone 43. Jede Drainzone D enthält einen rechtwinkligen Ausläufer, und die Halbleiteroberfläche
zwischen einem solchen Ausläufer und der Stromversorgungszone 41 ist der Ausgang des entspre-.
chenden NOR-EIementes.; Die Halbleiteroberfläche zwischen jeder Sourcezone 5 und der Drainzone D ist
der .Eingangskanal für ein NOR:E!ement und kann jede
beliebige Anzahl von Eingängen,d.h. Elektrodenmetal-:
ίο lisierungen, tragen. Jeder Teil des Eingangskanals eines
NOR-EIementes kann als Eingang benutzt werden. Die Eingangstransistoren für jedes der NOR-Elemente I bis
XII sind auf dem Eingangskanal verteilt und können die Verbindungen der Drainzone D der NOR-Elemente mit
Eingangstransistoren , von /anderen. .NOR-Elementen
Die Anzahl von parallelen Diffusionszonen in einem
Grunddiffusionsmuster : hängt von der Anzahl; der
NOR-Elemente ab, die zur Durchführung einer bestimmten komplexen logischen Funktion erforderlich
sind. Um z.B. die NOR-Elemente I bis XII zu bilden, enthält das Grunddiffusionsmuster 39 sechs Sourcezonen
5 und 12 Drainzonen D, wobei jede Sourcezone 5
für zwei nebeneinanderliegende NOR-Elemente gemeinsam ist. Durch Erhöhung der Anzahl von Source-
und Drainzonen S und D kann jede beliebige Anzahl von NOR-Elementen vorgesehen werden. Die Diffusionszonen
für die Stromversorgung und Erdung 41 bzw. 43 werden dann entsprechend ausgelegt. -, ■
Die in den Fig.3A und 3B gezeigten Grunddiffusionsmuster
39,45 und 47 können durch herkömmliche Diffusionsverfahren unter Verwendung photolithographisch hergestellter Diffusionsmasken aus Siliziumdioxid
gleichzeitig erstellt werden. ■ ■ -
Die Diffusionsmaske aus Siliziumdioxid wird abgeätzt und das Plättchen 48 einer neuen Oxydation unterworfen,
um wieder eine vollständige Siliziumdioxidschicht 49 von gleichförmiger Dicke zu bilden. Die Dicke der
Siliziumschicht 49 ist nicht kritisch, sollte jedoch
ausreichen, um ein Feldeffektübersprechen auf den Eingangskanal eines NOR-EIementes zu verhindern,
wenn eine erregte Signalleitung quer darüberläuft.
Wenn die Silizium-Dioxydschicht 49 geformt ist, wird die gewünschte Schaltung für eine bestimmte komplexe
logische Funktion durch ein Verfahren aus zwei ^., Schritten auf das Diffusionsmuster 39 aufgetragen.
Jeder dieser Schritte ist mit herkömmlicher Technik durchführbar. So wird z. B. mit Hilfe einer Photomaske
durch Teilätzung die Dicke der Siliziumdioxidschicht 49 an den Stellen 51 reduziert, an denen Eingänge für jedes
der NOR-Elemente I bis XII festgelegt werden sollen (s. hierzu F i g. 3B). Dann wird mit Hilfe der entsprechend
aufgebrachten Photomaske ein Muster von Zugangsöffnungen 53 (siehe Fig.3B) durch die Siliziumdioxid-
schicht zu den Halbleiterzonen für die Stromversorgung 41 und 41' zu den Halbleiterzonen für die Erdung 43'
und 43 und zu den Drainzonen D geätzt. Die Photomasken für die Teilätzung und die Durchätzung
richten sich nach der gewünschten Anordnung der Eingänge und Ausgänge sowie der für die gewünschten
komplexen logischen Funktionen nötigen Verbindungen. Man sieht, daß die NOR-Elemente I bis XII in
beliebiger Reihenfolge in der eindimensionalen Reihe liegen können und daß für eine bestimmte komplexe
logische Funktion vielerlei Anordnungen von Signalleitungen möglich sind.
Die logische Schaltung wird durch eine Metallisierung vollendet. Die Zuleitung zu den Steuerelektroden der
Eingänge für jedes NOR-Element I bis XII, die Ausgänge 5 sowie die Verbindung der Ausgangsdiffusion
D jedes NOR-Elementes und des Eingangs von einem oder mehreren anderen NOR-Elementen werden
festgelegt, desgleichen die notwendigen Verbindungen zur Stromversorgung 41 bzw. 41' und zur Erdung 43
bzw. 43'. Eingangstransistoren verschiedener NOR-Elemente, die mit einer bestimmten Drainzone D eines
anderen NOR-Elementes verbunden werden sollen, werden vorzugsweise so ausgerichtet, daß die verbindende
Signalleitung in einer geraden Linie geführt werden kann. In den F i g. 3A und 3B sind z. B. die durch
die Metallisierungen 55 und 57 der NOR-Elemente V und VI bestimmten Eingangstransistoren so ausgerichtet,
daß die Signalleitung P\G> eine gerade Linie darstellL Auch die durch die Metallisierungen 59,61 und
63 der NOR-Elemente VIII, X und XII festgelegten Eingangstransistoren sind so ausgerichtet, daß die
Leitung SET 2 eine gerade Linie bildet. Natürlich müssen Signalleitungen nicht notwendigerweise gerade
Linien bilden und können z. B. rechtwinklige Biegungen enthalten, die nicht dargestellt sind, um nicht ausgerichtete
Eingangstransistoren verschiedener NOR-Elemente miteinander zu verbinden.
Die Eingänge sind am Eingangskanal der entsprechenden NOR-Elemente I bis XII stufenförmig so
angeordnet, daß Signalleitungen dazwischen hindurch und iiber dickere Teile der Siliziumdioxidschicht 49
laufen können, um die nötigen leitenden Verbindungen herzustellen. Die durch die Metallisierungen 65 und 67
der Steuerelektroden festgelegten Eingangstransistoren sind z. B. am Eingangskanal des NOR-Elementes VII so
angeordnet, daß die Signalleitung SET 2 die durch die Metallisierung der Steuerelektroden 59, 61 und 63
definierten Eingangstransistoren mit den NOR-Elementen VIII, X und XII sowie die Signalleitung G2 die
Drainzone des NOR-Elementes VII mit den durch die Metallisierungen 69 und 71 der Steuerelektroden
definierten Eingangstransistoren bzw. mit den NOR-Elementen VIII und XII verbindet. Weiterhin sind die
durch die Metallisierung der Steuerelektroden 73 und 75 dem NOR-Element X und die durch die Metallisierung
der Steuerelektroden 77 und 69 dem NOR-Element VIII zugeordneten Eingänge so verteilt, daß die Signalleitung
F2 über die jeweiligen Eingangskanäle laufen kann
und die Drainzone D des NOR-Elementes X mit den Metallisierungen 89,83 und 85, die die Eingänge für die
NOR-Elemente VII bzw. IX und XI festlegen, verbinden kann. Es ist zu beachten, daß eine Signalleitung, die eine
Drainzone D und einen oder mehrere Eingänge für die NOR-Elemente I bis XII verbindet und in der
eindimensionalen Reihe z. B. als Signal B2 definiert ist,
auf dickeren Teilen der Siliziumdioxidschicht 49 und über dem Grunddiffusionsmuster liegt Die Eingänge
der NOR-Elemente I bis XII sowie die Signalleitungen sind so angeordnet, daß die Signalleitungen einander
nicht kreuzen und die ganze Verbindungsanordnung in einer Metallisierungsebene festgelegt ist
Um die gerade gewünschte Leiterverbindung auf das Grunddiffusionsmuster 39 aufzubringen, wird eine
dünne nicht dargestellte Metallschicht, z. B. aus Aluminium, zuerst auf die ganze Fläche der Siliziumdioxidschicht
39 und auch in die Zugangslöcher 53 gelegt und das gewünschte Muster für die Metallisierung der
Steuerelektroden und für die Signalleitungen durch die bekannte Photoätztechnik erzeugt Danach können die
entsprechenden äußeren Verbindungen, die durch die Pfeile angedeutet sind, angebracht werden. Natürlich
können die Eingangs- und Ausgangssignale einer komplexen logischen Schaltungsanordnung, die z. B.
durch das Grunddiffusionsmuster 39 festgelegt ist, auch von anderen komplexen logischen Anordnungen, z. B.
die durch die Grunddiffusionsmuster 45 und 47 festgelegten, empfangen oder auf diese gegeben
werden.
In der in Fig.3B gezeigten Anordnung können die
NOR-Elemente I bis VI in beliebiger Folge so angeordnet werden, daß die Längen der Signalleitungen,
die zur Schaltung der gewünschten komplexen logischen Funktion erforderlich sind sowie die Ausdehnung
des Grunddiffusionsmusters 39 so klein wie möglich gehalten werden. Die Signalleitungen können
auch so angeordnet_werden, daß zwei oder mehrere Leitungen, z.B. PiCb, fy und SET2 in derselben
horizontalen Linie verlaufen, wodurch die Höhe des Grunddiffusionsmusters 39 sehr klein gehalten wird.
Das oben beschriebene Verfahren zur Erzeugung komplexer Schaltungsanordnungen mit hoher Pakkungsdichte
aus einem Grunddiffusionsmuster kann natürlich auch für Sonderfälle verwendet werden. Wenn
z. B. eines oder mehrere NOR-Elemente einen sehr hohen Eingangs-Verzweigungsfaktor (FAN-IN) aufweist,
können zwei oder mehr im Grunddiffusionsmuster festgelegte Drainzonen D auf einer Signalleitung
und einer für eine dieser Ausgangsdiffusionen vorgesehenen Lasteinheit 5 zusammengeschaltet werden. Wenn
außerdem ein logisches Ausgangssignal zum Treiben einer ausnahmsweise hohen Belastung erforderlich ist,
kann man durch Parallelschaltung von zwei oder mehreren Drainzonen D und den entsprechenden
Eingängen stärkere Treibersignale erzeugen. In einer derartigen Anordnung werden das Verhältnis Länge zur
Breite des betreffenden Schaltelementes und - der zugehörigen Lasteinheit und infolgedessen auch die
Leistung gesteigert.
Hierzu 2 Blatt Zeichnungen
809 528/9
Claims (6)
1. Integrierte Schaltung mit einer Anzahl einander benachbarter, den gleichen Grundaufbau aufweisender
Schaltelemente, die aus einer gemeinsamen Substratplatte aus Halbleitermaterial eines ersten
Leitungstyps und aus Halbleiterzonen und Verbindungsleitungen bestehen, welche als Diffusionsbereiche
eines zweiten Leitungstyps oder als Metallisierungsbereiche ausgebildet sind, gekennzeichnet
durch eine orthogonale Struktur, derart, daß die Halbleiterzonen /5, D) der Schaltelemente in
einer ersten Richtung dicht benachbart angeordnet sind und eine langgestreckte, sich in der zweiten
Richtung ausdehnende Form (39) aufweisen, und durch eine Gruppe von in der ersten Richtung
verlaufenden und in der zweiten Richtung nebeneinander angeordneten leitenden Verbindungen (S 2,
B 2, P2C1 etc.), die zur Ausgangs-/Eingangskopplung
der Schaltelemente untereinander entsprechend der zu erzeugenden Signalverknüpfung sowie als Signalein-
und -ausgänge dienen.
2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die leitenden Verbindungen
(S 2, 52, P2Ci etc.) von den Halbleiterzonen (S, D)
durch eine isolierende Schicht getrennt sind und durch Durchbrüche (53) oder kapazitätserhöhende
Vertiefungen (51) mit ausgewählten Teilen der Halöieiterzonen verbunden sind.
3. Integrierte Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die den gleichen
Grundaufbau aufweisenden Schaltelemente logische NOR-Elemente sind, von denen jedes durch einen
Feldeffekttransistor mit langgestreckten Source- (S) und Drainzonen (D) gebildet wird, der auf eine
Belastung (5) arbeitet und über dessen Kanal (15) eine der Anzahl der für die jeweilige Verwendung
benötigten Eingänge (9) entsprechende Zahl von isolierten Steuerelektroden (59, 69, 77) angebracht
ist.
4. Integrierte Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Belastung (5) aus einem
Feldeffekttransistor (5) besteht, der eine Halbleiterzone (13) mit dem das NOR-Element bildenden
Feldeffekttransistor (11,13,17,19) gemeinsam hat.
5. Verwendung der integrierten Schaltung nach einem oder mehreren der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß mehrere NOR-Elemente zu einer Addierer-Akkumulator-Anordnung verbunden
sind für den Einsatz in einem Datenverarbeitungsgerät.
6. Verfahren zur Herstellung der integrierten Schaltung nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, daß die Halbleiterzonen als langgestreckte Diffusionsbereiche, von denen
wenigstens einzelne untereinander zusammenhängen, in ein Halbleitersubstrat so eingebracht werden,
daß sie eng nebeneinander liegen, daß das Substrat mit einer isolierenden Schicht bedeckt wird, daß
danach durch Teilätzung die Dicke der isolierenden Schicht am Ort der Eingänge der zu erzeugenden
logischen Schaltelemente reduziert und am Ort der Stromzuführung zu den Halbleiterzonen entfernt
wird, und daß anschließend ein einschichtiges, aus Leiterzügen bestehendes Metallisierungsmuster aufgebracht
wird, dessen Leiterzüge sich mit den Halbleiterzonen in Kontakt befinden.
Die Erfindung betrifft eine integrierte Schaltung mit einer Anzahl einander benachbarter, den gleichen
"Grundaufbau aufweisender Schaltelemente, die aus einer gemeinsamen Substratplatte aus Halbleitermaterial
eines ersten Leitungstyps und aus Halbleiterzonen und Verbindungsleitungen bestehen, welche als Diffusionsbereiche
eines, zweiten Leitungstyps oder als Metallisierungsbereiche ausgebildet sind. Die Erfindung
betrifft des weiteren-eine Anwendung einer derartigen Schaltung sowie ein Verfahren zu ihrer Herstellung.
Bei der Entwicklung von komplexen und teuren elektronischen Apparaturen strebt die Industrie die
Serienfertigung hoher Stückzahlen aktiver Schaltungselemente an, die eine Mehrzahl von Funktionen erfüllen
können. Die Bemühungen sind auf eine stets kleinere Bauweise aktiver Elemente gerichtet, um einmal die
Stückkosten zu reduzieren und zum anderen die Zuverlässigkeit und die Energieausnutzung vom Standpunkt
des Systems zu verbessern. Die Sub-Mikrominiatür-Bauweise
genügt auch den an derartige Systeme gestellten Geschwindigkeitsanforderungen besser, da
die Länge elektrischer Verbindungen und Signalnetze zwischen den einzelnen aktiven Schaltelementen
reduziert werden kann. Gegenwärtig entwickelt die Industrie komplexe Anordnungen derartiger Schaltungen
mit Hunderten von logischen Schaltelementen auf einem Halbleiterplättchen von z. B. 25 mm2.
Mit der Herstellung solcher Schaltungen sind zahlreiche Probleme verbunden. Dem Bestreben,
logische Schaltelemente hoher Packungsdichte zur Durchführung komplexer logischer Funktionen auf viele
verschiedene Arten miteinander zu verbinden und so komplette Untersystemfunktionen zu lösen, waren
bisher enge Grenzen gesetzt. Dieser Umstand führte zu einer wesentlichen Reduktion der Packungsdichte
und/oder Erhöhung der Herstellungszeit, da ein beträchtlicher Bereich der Oberfläche der Halbleiterplättchen
für Verbindungswege freigestellt werden mußte, wenn ein gewisser Grad an Vereinheitlichung
zur Vereinfachung der Serienherstellung notwendig war.
Die bekannten Fertigungstechniken streben eine optimale Packungsdichte bei »nach Maß gearbeiteten«
Schaltungen und Auslegungen an, in denen jedes logische Schaltelement und jede funktionell Zwischenverbindung
leicht erreichbar auf der Halbleiterfläche liegt. Die Entwicklung und Konstruktion einer solchen
Schaltungsanordnung erfordert viel Zeit und lohnt sich nur dann, wenn hohe Stückzahlen und ein hoher
so Flexibilitätsgrad der Verbindungsanordnung erreicht wird. Bei kleinen Stückzahlen stehen derartige Techniken
nicht zur Verfügung. Man greift daher zur Normung logischer Schaltelemente und verwendet z. B. ausschließlich
NOR-Elemente. So können genormte logisehe Schaltelemente in einer koordinierten Folge auf
der Halbleiterfläche angeordnet werden, wobei der Abstand zwischen den Schaltelementen für die Verbindungen
zur Verfügung steht. Beim Stand der Technik werden bei der Integration logischer Schaltelemente im
großen Maßstab zwischen 60 und 70% der verfügbaren Halbleiterfläche für die funktioneilen Verbindungen
benötigt. Das Verbindungsmuster zwischen genormten logischen Schaltelementen, die in einer koordinierten
Reihe angeordnet sind, kann durch Computer erzeugt werden. Dazu werden bestimmte Gruppierungen von
genormten logischen Schaltelementen, die einer besonderen Funktion entsprechen, ausgewählt und ein festes
Verbindungsmuster erstellt. Bei diesen beiden Techni-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US62539467A | 1967-03-23 | 1967-03-23 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1616438A1 DE1616438A1 (de) | 1971-04-08 |
DE1616438B2 true DE1616438B2 (de) | 1978-07-13 |
DE1616438C3 DE1616438C3 (de) | 1979-03-15 |
Family
ID=24505873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1616438A Expired DE1616438C3 (de) | 1967-03-23 | 1968-03-19 | Integrierte Schaltung, Verwendung dieser Schaltung und Verfahren zu ihrer Herstellung |
Country Status (8)
Country | Link |
---|---|
US (1) | US3475621A (de) |
BE (1) | BE710632A (de) |
CH (1) | CH471472A (de) |
DE (1) | DE1616438C3 (de) |
FR (1) | FR1555059A (de) |
GB (1) | GB1193025A (de) |
NL (1) | NL167278C (de) |
SE (1) | SE341760B (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4813994B1 (de) * | 1968-03-15 | 1973-05-02 | ||
US3576984A (en) * | 1968-08-09 | 1971-05-04 | Bunker Ramo | Multifunction logic network |
US3604944A (en) * | 1970-04-09 | 1971-09-14 | Hughes Aircraft Co | Mosfet comparator circuit |
FR2198267B1 (de) * | 1972-06-30 | 1977-07-29 | Ibm | |
US3832574A (en) * | 1972-12-29 | 1974-08-27 | Ibm | Fast insulated gate field effect transistor circuit using multiple threshold technology |
JPS51147982A (en) * | 1975-06-13 | 1976-12-18 | Nec Corp | Integrated circuit |
US4006492A (en) * | 1975-06-23 | 1977-02-01 | International Business Machines Corporation | High density semiconductor chip organization |
US4319396A (en) * | 1979-12-28 | 1982-03-16 | Bell Telephone Laboratories, Incorporated | Method for fabricating IGFET integrated circuits |
US4377849A (en) * | 1980-12-29 | 1983-03-22 | International Business Machines Corporation | Macro assembler process for automated circuit design |
US4880754A (en) * | 1987-07-06 | 1989-11-14 | International Business Machines Corp. | Method for providing engineering changes to LSI PLAs |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3258644A (en) * | 1966-06-28 | Light emitting display panels | ||
NL282779A (de) * | 1961-09-08 | |||
US3136897A (en) * | 1961-09-25 | 1964-06-09 | Westinghouse Electric Corp | Monolithic semiconductor structure comprising at least one junction transistor and associated diodes to form logic element |
BE637327A (de) * | 1962-09-27 | |||
BE643857A (de) * | 1963-02-14 | |||
US3289093A (en) * | 1964-02-20 | 1966-11-29 | Fairchild Camera Instr Co | A. c. amplifier using enhancement-mode field effect devices |
-
1967
- 1967-03-23 US US625394A patent/US3475621A/en not_active Expired - Lifetime
-
1968
- 1968-02-07 FR FR1555059D patent/FR1555059A/fr not_active Expired
- 1968-02-12 BE BE710632D patent/BE710632A/xx not_active IP Right Cessation
- 1968-03-08 GB GB01299/68A patent/GB1193025A/en not_active Expired
- 1968-03-08 CH CH352468A patent/CH471472A/de not_active IP Right Cessation
- 1968-03-19 DE DE1616438A patent/DE1616438C3/de not_active Expired
- 1968-03-21 NL NL6804063.A patent/NL167278C/xx not_active IP Right Cessation
- 1968-03-22 SE SE3894/68A patent/SE341760B/xx unknown
Also Published As
Publication number | Publication date |
---|---|
CH471472A (de) | 1969-04-15 |
NL167278C (nl) | 1981-11-16 |
SE341760B (de) | 1972-01-10 |
FR1555059A (de) | 1969-01-24 |
US3475621A (en) | 1969-10-28 |
DE1616438A1 (de) | 1971-04-08 |
NL167278B (nl) | 1981-06-16 |
DE1616438C3 (de) | 1979-03-15 |
NL6804063A (de) | 1968-09-24 |
GB1193025A (en) | 1970-05-28 |
BE710632A (de) | 1968-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2542518C3 (de) | ||
DE102004014472B4 (de) | Anwendungsspezifischer integrierter Halbleiter-Schaltkreis | |
DE2403019C2 (de) | ||
DE102014207415B4 (de) | Verfahren zur Herstellung dicht gepackter Standardzellen für integrierte Schaltungsprodukte | |
DE2334405B2 (de) | Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen | |
DE2556274C2 (de) | Programmierbare logische Schaltung | |
DE2754354A1 (de) | Programmierbare logische baugruppenanordnung | |
DE2536270A1 (de) | Mii oeffnungen versehene halbleiterscheibe | |
DE3408747A1 (de) | Universell verwendbare anordnung von bauelementen fuer variable beschaltung | |
DE102008020452B4 (de) | Halbleiterschaltung mit einer Matching-Struktur und Verfahren zur Erzeugung eines Layouts einer Halbleiterschaltung mit einer Matching-Struktur | |
DE1616438C3 (de) | Integrierte Schaltung, Verwendung dieser Schaltung und Verfahren zu ihrer Herstellung | |
DE3248166A1 (de) | Halbleiter-bauelement und verfahren zu seiner herstellung | |
DE2113306A1 (de) | Zugangsschaltungsanordnung fuer eine ausgeglichene Belastung in integrierten schaltungsanordnungen | |
DE2523221A1 (de) | Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung | |
DE3927143A1 (de) | Gate-feld | |
EP0001209A1 (de) | Integrierte Halbleiterschaltung | |
EP0166027B1 (de) | In C-MOS-Technik realisierte Basiszelle | |
EP0596975B1 (de) | Kompakte halbleiterspeicheranordnung und verfahren zu deren herstellung | |
DE4327290C2 (de) | Integrierte Halbleiterschaltung | |
DE3630388A1 (de) | Programmierbare logische anordung | |
DE2540350A1 (de) | Halbleiter-bauelement | |
DE1789138A1 (de) | Aus einheitszellen aufgebaute lsischaltung | |
DE19834234C2 (de) | Integrierter Halbleiterchip mit Füllstrukturen | |
DE2105475C3 (de) | Integrierte Halbleiterschaltung | |
DE3235412A1 (de) | Integrierte halbleiterschaltungsvorrichtung und verfahren zu ihrer herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
EI | Miscellaneous see part 3 | ||
8339 | Ceased/non-payment of the annual fee |