DE1766907B2

DE1766907B2 - Verfahren und schaltungsanordnung zur verschluesselten durchschaltung von nachrichten

Info

Publication number: DE1766907B2
Application number: DE19681766907
Authority: DE
Inventors: Hermann Lawrence Baltimore Blasbalg, Md. (V.St.A.)
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1967-09-15
Filing date: 1968-08-09
Publication date: 1976-01-15
Also published as: FR1605095A; JPS5118764B1; GB1298471A; US3715508A; DE1766907A1

Description

Die Erfindung betrifft Verfahren und Schaltungsanordnungen zur verschlüsselten Durchschaltung von über mindestens einen Eingang einlaufenden Nachrächten über einen Nachrichten-Kanal zu mindestens einem gewünschten Ausgang, wobei die durchzuschaltenden Nachrichten durch Multiplikation oder Modulo-2-Addition mit je einer gegebenen Signalfolge höherer Frequenz zu je einem ersten Zwischensignal verknüpft und zu einer Empfangsstelle übertragen werden und die empfangenen Z'vischcnsignale wiederum durch Multiplikation oder Modulo-2-Addition wie auf der Sendeseite mit je einer zweiten, zur 7ugehörigen ersten identischen Signalfolge zu je einem zweiten Zwischensignal verknüpft werden.

Moderne Nachrichten-Vermittlungsstellen haben die Lösung des Problems der Leitungs- oder der Leitungsgruppendurchschaltung zu höchster Bedeutung gelangen lassen. Nach dem Stande der Technik bekannte Verfahren zur Durchschaltung von Nachrichten weisen häufig den Nachteil auf. daß sie gegenüber Impulsrauschen und Zufallsrauschen sehr anfällig sind und daß sich Störgeräusche und übersprechen dabei sehr unangenehm bemerkbar machen können. Des weiteren haben viele bekannte Verfahren nur eine geringe Absicherung der übertragenen Nachrichten gegenüber nicht erwünschtem Abhören.

Durch die US-Patentschrift 32 04 034 ist ein multiplexicrendes übertragungssystem unter Verwendung orthogonaler Polynome bekanntgeworden. Bei die-

sem System werden gleichzeitig mehrere Nachrichten dem ersten Eingang je eines Multiplizierers zugeführt, wobei die zweiten Eingänge aber dieser Multiplizierer mit den Ausgängen eines Polynom-Signalgenerators verbunden sind. Die von diesem über seine einzelnen Ausgänge abgegebenen Polynom-Signalfolgen stehen zueinander in festen Beziehungen und können nicht willkürlich einzeln zu gewählten Zeitpunkten durch andere Signalfolgen ersetzt werden. Weiter ist hervorzuheben, daß es sich bei den verwendeten Polynom-Signalfolgen um analoge Signale handelt. Das Ergebnis bei der Mischung durch Multiplikation solcher analoger Signalfolgen mil den zugeführten Nachrichten, die analog oder digital sein könnten, werden immer Analogsignale sein. Für die Multiplexierung, d. h. zur Zusammenfassung für die Übertragung über einen gemeinsamen Nachrichtenkanal, kommt entsprechend dem genannten US-Patent lediglich eine lineare Multiplexierung in Betracht. In der Empfangsstelle wird das übertragene Gesamtsignal mit Hilfe eines Polynom-Signalanalysators wieder in einzelne Nachrichten auseinandergefächert, die über Gatterschaltungen und analoge Integrierschaltungen darstellende RC-Netzwerke ;tu verwertbaren Nachrichten zurückverwandelt werden, die den sendeseitig eingegebenen Ursprungsnachrichten entsprechen. Derempfangsseitige Polynom-Signalanalysator besteht wiederum aus einem dem sendeseitigen entsprechenden Polynom-Signalgenerator und daran angeschlossenen Multiplizierern.

Um Rausch- und Ubersprecheinflüsse weitgehend einzuschränken, hat sich die vorliegende Erfindung die Aufgabe gestellt, zur Verknüpfung der einzelnen zu übertragenden Nachrichten keine Analogsignale, sondern digitale Signalfolgen zu verwenden, die zudem in Übereinkunft zwischen Sender und Empfänger zu beliebigen Zeitpunkten durch andere Folgen ersetzt werden können. Damit wird der Geheimhaltung der übertragenen Nachrichten gedient. Zudem befaßt sich die Erfindung weiter mit der Verwendung quasiorthogonaler Signalfolgen, um die Zahl der anwendbaren Codes bei gegebener Codesignalfolgenlänge zu erweitern. Eine weitere Aufgabe ist, die Durchschaltung vorgebildeter Nachrichtengruppen, die selbst nach dem Verfahren, das der Erfindung zugrunde liegt, gewonnen werden, zu beschreiben.

Die Lösung dieser Aufgaben wird erfindungsgemäß dadurch ermöglicht, daß die sende- und empfangsseitig zur Verknüpfung verwendeten Signalfolgen in Form von digitalen Codesignalfolgen von einzelnen Codesignalgeneratoren unter Steuerung eines sendeseitigen zentralen Taktgebers erzeugt werden, wobei die sendeseitigen Codesignalgeneraloren informationsinhaltsmäßig voneinander unabhängig sind und zu Anfang jeder Übertragung ebenso wie ihre empfangsseitigen Partner auf den Beginn einer neuen Codesignalfolgc eingestellt werden können, daß die durchzuschaltenden Nachrichten zwecks Verknüpfung zu ersten Zwischensignalen in festgelegten, konstanten Zeitabschnitten mit zumindest angenähert konstanter Amplitude eingegeben werden, deren Dauer ein Mehrfaches der Periodendauer der verwendeten Codesignalfolgen beträgt, und daß aus den auf der Empfangsseite gebildeten zweiten Zwischensignalen mittels digitaler oder an sich bekannter analoger Integration die sendeseitig eingegebenen Nachrichten wiedergewonnen werden.

Im weiteren wird die Verwendung orthogonaler und auasi-orthogonalcr Codefolgcn präzisiert.

Verfahren zur Nachrichtengruppendurchschaltung sind dadurch gekennzeichnet, daß jede der durchzuschaltenden Nachrichten bereits aus je einer Gruppe von einzelnen Nachrichten besteht, die selbst erfindungsgemäß gebildet werden, und daß am Gruppenempfangsort durch Multiplikation oder Modulo-2-Addition zuerst die Gruppen und in einem weiteren Schritt die einzelnen Nachrichten wiedergewonnen werden. Mit der zweckmäßigen Dimensionierung der ίο Gruppen-Codesignalfrequenzen im Verhältnis zu den Einzel-Codesignalfrequenzen befassen sich weitere Unteransprüche.

Schließlich sind Schaltungsanordnungen angegeben, die der Durchführung der erfindungsgemäßen Verfahren dienen.

Die vorgenannten Aufgaben werden durch die folgende, mehr ins Einzelne gehende Beschreibung von erfindungsgemäßen Ausführungsbeispielen und durch die Zeichnungen näher erläutert. Es zeigt
F i g. 1A ein Beispiel zur Erklärung d_r verschlüsselten Durchschaltung von einer Eingabeleitung zu eine r Ausgabeleitung,

F i g. 1 B die erfindungsgemäße Durchschaltung

unter gleichzeitiger Anhebung des Frequenzbandes, Fig. 2A bis 2E die Signalformen an wichtigen Punkten der Schaltungsanordnung gemäß Fig. IA,

F i g. 3 ein Durchschaltungsbeispiel von mehreren Eingabeleitungen zu einer gleich großen Anzahl von Ausgabeleitungen unter Verwendung linearen Multiplexierens.

Fig. 4A bis 41 die Signalformen an wichtigen Punkten der Schaltungsanordnung gemäß F i g. 3,

F i g. 5 ein Durchschaltungsbeispiel von mehreren Eingabeleitungen zu einer gleich großen Zahl von Ausgabeleitungen unter Verwendung nichtlinearen Multiplexierens,

F i g. 6A die Darstellung einer Durchschaltung Gruppe zu Gruppe entsprechend der Erfindung.

Fig. 6B eine Schaltungsanordnung zur Bildung von Nachrichtengruppen gemäß Fi g. 6 A und

Fig. 7A und 7B Signalformen an verschiedenen Punkten bei der Verbindung Gruppe zu Gruppe gemäß F i g. 6A.

_A<. Synchrone Orthogonal-Schalttechnik

Die Möglichkeit, eine Nachricht erfindungsgemäß von einer ersten Leitung zu einer gewünschten zweiten Leitung zu verbinden, hängt vom Konzept der betrachteten Orthogonalität ab. Zwei diskrete N-dimensionale Größen χ y sind als orthogonal zu bezeichnen, wenn ihr KorrelationskoelTizient r(x. v) = 0 ist.

Der Korrelationskoeffizient solcher Größen ist allgemein darzustellen durch

Wenn χ. y durch Einsen und negative Einsen darzustellen sind, dann ist

r(x. y) = cos Φ . 12)

Φ ist hierin das Argument zwischen χ. γ. Wenn x. y orthogonal sein sollen, dann gilt Φ = -τ 2 und clv.y) = 0. Wenn die Größen x. y binäre Code-

elemente sind, dann ist der Korrelationskoeffizient allgemein gegeben durch

r{x,y) =

A-D

(3)

N ist dabei die Codelänge, d. h. die Zahl von Einsen und Nullen, A ist die Zahl von Übereinstimmungen von χ und y und D die Zahl von Nichtübereinstimmungen von χ und y.

Deshalb ist für zwei Codes, die orthogonal sein sollen, A = D. Diese Bedingung ist nur für eine Codelängc erfüllbar, die ganzzahlig und geradzahlig ist. Wenn die Codelänge eine ungeradzahlige ganze Zahl ist, dann ist die Orthogonalitätsbedingung "5

(4)

Dabei muß D = A + 1 sein. *°

Das Vorgenannte ist eine kurze Zusammenstellung der Theorie orthogonaler Codes. Für eine weiter ins einzelne gehende Beschreibung sei auf »Digital Communications« von S.N. Golomb u.a., Prentice-HaIl, 1964, S. 47 bis 62,hingewiesen

Beschreibung der Fig. IA

Gemäß Fig. IA ist die Grundschallungsanordnung für die Durchschaltung einer Nachricht M von einer Eingabe- zu einer Ausgabeleitung gezeigt. Ein erster Codesignalgenerator CSG1 wird über eine Leitung »Codewahl« durch einen nicht dargestellten Startkreis eingestellt, welcher eine Zeichenfolge in den CSGl eingibt. Der Startkreis kann irgendeine dem Stande der Technik entsprechende Schaltungsanordnung sein, deren Einzelheiten nicht Teil der vorliegenden Erfindung sind. Ein Taktgeber 1 ist über eine Leitung 3 mit dem CSG1 verbunden. Eine erste Eingabeleitung 5, über die eine zu übertragende Nachricht einläuft, ist mit einer Verknüpfungsschaltung 7 verbunden. Der CSG1 ist ebenfalls mit der Verknüpfungsschaltung 7 über eine Leitung 9 verbunden. Die Verknüpfungsschaltung 7 kann z. B. Tür in festgelegten Zeitabschnitten T (F i g. 2A bis 2E) eingegebene Analogdaten eine Multiplizierschaltung oder für digitale Daten ein Modulo-2-Addierer sein.

Die Ausgangsleitung 11 der Verknüpfungsschaltung 7 ist mit "dem ersten Eingang einer zweiten, cmpfangsseitigen Verknüpfungsschaltung 13 verbunden, die der Verknüpfungsschaltung 7 identisch ist. Ein zweiter, empfangsseitiger Codesignalgenerator CSGl' ist mit dem zweiten Eingang der zweiten Verknüpfungsschaltung 13 über eine Leitung 15 verbunden. Der Ausgang der zweiten Verknüpfungsschaltung 13 ist über eine Leitung 17 mit einem Integrator 19 verbunden. Das Ausgangssigna] des Integrators 19 ist die wiedergewonnene Nachricht M, welche über eine Leitung 21 abgegeben wird, die ihrerseits die mit der Eingabeleitung 5 zu verbindende Ausgabelcitung ist. **>

Der CSGl' wird durch eine Phasenanpassungsschaltung 23 über eine Leitung 25 gesteuert. Die PhascnanpassungsschaUung 23 wird über eine Leitung 27 durch den sendeseitigen Taktgeber 1 getaktet und steuert ebenfalls den Integrator 19 über eine Lei- ⁶S tung 29. Die Phasenanpassungsschaltung 23 möge eine Anordnung sein, die dem Stande der Technik entsnricht. Ihre Einzelheiten sind nicht Teil dieser Erfindung. Sie muß der Forderung gerecht werden, daß der CSGl' mit derselben Schrittfrequenz synchron fortgeschaltet wird, wie der CSGl, währenddem der Integrator 19 nur einmal pro Nachrichten-Zeitabschnitt T ausgelesen und zurückgestellt wird. Diese wichtigen Zeitbedingungen seien erwähnt. Sie können den speziellen jeweiligen Anforderungen entsprechend abgewandelt werden, ohne den Rahmen der vorliegenden Erfindung zu sprengen.

In F i g. 2 A ist eine graphische Darstellung der eingegebenen sowohl wie der wiedergewonnenen Nachricht M gezeigt. Diese Nachricht M kann, wie dargestellt, ein in zeitliche Abschnitte aufgeteiltes Analogsignal mit der Abschnittslänge T sein.

Funktion der Schaltungsanordnung gemäß Fig. IA

Vor einer Beschreibung der Funktionen dieser Schaltungsanordnung sollen zuerst die F i g. 2A bis 2 E betrachtet werden. Es sei des weiteren darauf hingewiesen, daß eine solche Schaltungsanordnung sowohl für das Durchschalten von einer Eingabeleitung mit Tiefpaßcharakteristik zu einer ebensolchen Ausgabeleitung als auch zur Verbindung von zwei Leitungen mit Bandpaßcharakteristik verwendet werden kann. Entsprechend ist der Frequenzbereich und die Periodizität des Integrators 19 auszulegen.

In Fig. 2A ist eine vergrößerte Darstellung eines zu übertragenden Nachrichtenabschnittes von der Dauer T dargestellt. Der Codesignalgenerator CSG1 wird zu Beginn über seine Codewahlleitung in eine gewünschte Anfangsstellung gebracht und damit eine orthogonale, quasi-zufällige Codesignalfolge festgelegt. Der CSGl' auf der Empfangsseite wird auf den gleichen Anfangsstand gebracht wie der CSGl auf der Sendeseite. Somit erzeugen beide Codesignalgeneratoren CSGl und CSGV im Takte des Taktgebers 1 gleiche orthogonale Signalfolgen. Währenddem die Nachricht M abschnittsweise über die Leitung 5 eingegeben wird, erzeugt der CSGl durch den Taktgeber 1 getrieben eine Codesignalfolge Cl, welche sich pro Nachrichtenabschnitt T wiederholt. Die CodesignalfolgeCl ist grafisch in Fig. 2B dargestellt als eine Folge +1 + 1 + 1-1-1 + 1-1-1. Dieser Acht-Bit-Code ist lediglich zur Erklärung gewählt. Die Codesignalfolge C1 wird mit allen Bits der Länge T der Nachricht M in der Verknüpfungsschaltung? kombiniert und erzeugt dabei ein Zwischensignal S(f). Fig. 2C zeigt diese Verknüpfung des Nachrichtenabschnittes gemäß F i g. 2A. einei Zwei, mit der CodesignalfolgeCl gemäß Fig. 2B Die gewählte Verknüpfungsschaltung ist dabei ein« Multiplizierschaltung. Gemäß Fig. 2C sind die bei den Eingabegrößen und das Ergebnis wie folgt:

M	2	2	2	2	2	2	2	2
Cl	1	1	1	_ j	-1	1	-1	-1

M Cl 2 2

-2 -2 2 -2 -2

Somit ist das Ergebnis über die Dauer des Zeitab schnittes T +2 + 2 + 2-2-2 + 2-2-2. Dies ist da erste Zwischensignal S(I) und wird über eine Leitun] 1! der zweiten Verknüpfungsschaltung 13 zugeführl Dort wird sie mit der Codesignalfolge Cl vom CSG1 über Leitung 15 gemischt und bildet dabei ein zweite Zwischensignal S'U).

Wie bereits erwähnt, werden die beiden Codesignal generatoren CSG1 und CSG i mit den gleichen Ar

rr\n rnn/i e

fangsbedingungen gestartet, so daß das Ausgangssignal beider gleich ist, nämlich die Codesignalfolge Cl. Es ist wichtig, noch einmal darauf hinzuweisen, daß CSGl und CSGl' beide mit der gleichen Taktgeschwindigkeit fortgeschaltet werden, wobei lediglich eine verzögernde Zeitanpassung gemäß der Länge der Leitung U und der verschiedenen Signal Verzögerungen der einzelnen Bauteile vorzusehen ist. Diese Maßnahmen jedoch fallen unter dem Stande der Technik entsprechende Konstruktionsmaßnahmen und werden im einzelnen nicht weiter erläutert.

Wie bereits genannt, wird das erste Zwischensignal S(t) in der zweiten Verknüpfungsschaltung 13 mit der Codesignalfolge C1 vom CSGl' gemischt. Cl ist noch einmal in Fig. 2D dargestellt und ist '5 ebenso wie in F i g. 2 B +1+1 + 1-1-1 + 1-1-1. Dabei ergibt sich durch Verknüpfung:

= M-Cl = 222-2-22-2-2 Cl = 1 i 1 -1 -1 1 -1 -1

20

(M-Cl)-Cl = 222

2 2

Dabei erscheint der ursprüngliche Nachrichtenabschnitt, eine Zwei, als Signalfolge 22222222 auf der Leitung 17 als Eingangssignal für den Integrator 19. Der Integrator 19 bildet daraus eine Summe und normalisiert diese. Gemäß dem obigen Beispiel ergibt sich eine Summe 16, welche entsprechend der gewählten Acht-Bit-Codesignalfolge durch acht geteilt wird. 16:8 = 2 ist die wiedergewonnene normalisierte Nachricht über die Ausgabeleitung 21 und entspricht der ursprünglich eingegebenen Nachricht M über die Eingabeleitung 5. Diese Funktionen spielen sich nacheinander für jeden einzelnen der aufeinander übertragenen Abschnitte der Nachricht M ab.

Fig. IB zeigt eine erfindungsgemäße Schaltungsanordnung, die für die Durchschaltung von einer Leitung mit Tiefpaßcharakteristik zu einer solchen mit Bandpaßcharakteristik verwendet werden kann. Der Aufbau ist demgemäß der Fig. IA ähnlich, mit einer Ausnahme, daß die Codesignal folge vom CSGl bereits mit der Taktfrequenz über eine Leitung 22 in einer zusätzlichen Verknüpfungsschaltung 8 gemischt und auf das Frequenzband der Bandpaßleilung angehoben wird, bevor sie mit der Nachricht M in der Verknüpfungsschaltung 7 gemischt wird. Im übrigen ist die Phasenanpassungsschaltung 23 wieder so angeordnet, daß sie das Ausgangssignal des CSGl' mit der bereits frequenzmäßig angehobenen Codesignalfolge synchronisiert. Außer der bereits erläuterten Abwandlung bezüglich der Frequenzanhebung arbeitet die Schaltungsanordnung gemäß Fig. IB im wesentlichen ebenso wie die gemäß Fig. IA. Es ist leicht einzusehen, daß die Codesignalfolge C1 vom CSG1 auch mit einem Teilvielfach der Taktgeberfrequenz oder mit einer seiner Harmonischen gemischt werden könnte, um sie in einen höheren Frequenzbereich zu transponieren. Dies kann durch einen dem Stande der Technik entsprechenden Frequenzteiler ^⁰ oder Frequenzvervielfacher erfolgen, der in die Leitung 22 gemäß Fig. IB eingefügt wird.

Beschreibung der F i g. 3 _6s

Die Darstellung einer Schaltungsanordnung, die orthogonale Codesignalfolgen für die Durchschaltung der einzelnen Leitungen einer Eingabeleitungsgruppe zu den einzelnen Leitungen einer Ausgabeleitungsgruppe benutzt, ist durch F i g. 3 gegeben.

Gemäß F i g. 3 ist ein Bündel von Eingabeleitungen 35, 45, 55 und 65 zu erkennen, deren jede eine Nachricht Ml, M2, M3 oder M4 zuführen kann. Diese einzelnen Nachrichten können digital oder in einzelne Abschnitte aufgeteilte Analogsignale sein. Es werden dabei wieder Abschnitte gegebener Länge T vorgesehen. Ebenso ist in F i g. 3 eine Gruppe von Codesignalgeneratoren CSGl, CSG2, CSG3 und CSG4 zu erkennen, deren jeder einer den einzelnen Eingabeleitungen des ersten Bündels zugeteilt ist. Den Codesignalgeneratoren (CSGs) weisen Ausgangsleitungen 33, 43, 53 und 63 auf. Alle einzelnen CSGs dieser Gruppe werden synchron durch einen zentralen Taktgeber über Leitungen CL betrieben. Dieser Taktgeber entspricht dem Taktgeber 1 in den vorbeschriebenen Fig. IA und 1 B. Er ist aus Gründen der Übersichtlichkeit in F i g. 3 nicht mehr dargestellt.

In F i g. 3 ist eine erste Gruppe von Verknüpfungsschaltungen 37, 47, 57 und 67 zu erkennen. Jede einzelne dieser Schaltungen, die Multiplizierschaltungen oder Modulo-2-Addierer sein können, bedient je eine der Eingabeleitungen des ersten Bündels mit je einer Ausgangsleitung der ersten Gruppe von CSGs. Jede einzelne Verknüpfungsschaltung hat ihre eigene Ausgangsleitung. Die Verknüpfungsschaltung 37 ζ. Β. bedient die Eingabeleitung 35 mit der Ausgangsleitung 33 des CSGl und weist eine Ausgangsleitung 39 auf. Die Ausgangsleitungen der anderen drei Verknüpfungsschaltungen 47, 57 und 67 sind die Leitungen 49, 59 und 69.

Ein linearer Multiplexierer 68 ist vorgesehen, welcher z. B. aus einem Kirchhoff-Addierer bestehen kann. Die Ausgangsleitungen der einzelnen Verknüpfungsschaltungen der ersten Gruppe stellen die Eingangslcitungen dieses linearen Netzwerkes dar, welches mit einem Ausgangskanal 70 verbunden ist.

Ein Bündel von Ausgabeleitungen 71, 81. 91 und 101 ist empfangsseitig vorgesehen, auf die die einzelnen Nachrichten des Eingabeleitungsbündel 35—65 durchzuschalten sind. Die Leitung 71 soll z. B. die Nachricht M 2 von Leitung 45 weiterführen, die Leitung 81 die Nachricht M1 von Leitung 35, die Leitung 91 die Nachricht M 3 von Leitung 55. Diese angegebenen Durchschaltungen sollen nur als Beispiel dienen Alle anderen Permutationen und Kombinationen dei Leitungen des Eingabebündels mit den Leitungen de; Ausgabebündels sind möglich.

In Fig. 3 ist empfangsseitig eine zweite Gruppi von Codesignalgeneratoren CSG1', CSG2', CSG3 und CSG4' zu erkennen. Jeder dieser CSGs' hat eim Ausgangsleitung 75, 85, 95 oder 105 und ist eine Leitung des Bündels von Ausgabeleitungen 71-10 zugeordnet. CSGl' ist z.B. der Ausgabeleitung7 zugeordnet, CSG 2' der Ausgabeleitung 81. CSG 3 der Ausgabeleitung91 und CSG4' der Ausgabelei tunglOl. Ebenso ist eine zweite Gruppe von Vei knüpfungsschaltungen 77, 87, 97 und 107 gezeig die wiederum wie sendeseitig Multiplizierschaftungc oder Modulo-2-Addierer sind. Der Ausgangskanal 7 des linearen Multiplexicrers 68 speist die Leitungen Ί. 83, 93 und 103. Jede einzelne der zweiten Gruppe vo Verknüpfungsschaitungen ist an ihrem Eingang m einer dieser Leitungen 73—103 verbunden. Die Au; pangsleitungen der zugehörigen CSGs dieser zweite Gruppe führen jeweils zum zweiten Eingang d< Verknüpfungsschaltungen. Die vier Ausgangslcitui

gen dieser Verknüpfungsschaltungen führen als Eingangsleitungen zu je einem Integrator 79, 89, 99 und 109, deren Ausgänge mit je einer der Ausgabeleitungen der zweiten Gruppe verbunden sind. So führt die Leitung76 zum Eingang des Integrators79, dessen Ausgang mit der Ausgabeleitung 71 verbunden ist. Die Leitung 86 führt über den Integrator 89 zur Ausgabeleitung 81 usw. Es ist darauf hinzuweisen, daß CSGl'—CSG4' synchron angepaßt mit dem die CSGl—CSG4 speisendem Taktgeber in der gleichen Weise betrieben werden, wie CSGl und CSGl' gemäß Fig. IA. Die Synchronisationssteuereingänge der CSGs' gemäß Fig. 3 sind der Einfachheit der zeichnerischen Darstellung wegen ebenfalls nur angedeutet und mit CL bezeichnet. Ebenso weisen die "5 Integratoren 79—109 mit CL bezeichnete Synchronisationseingänge auf; sie arbeiten ebenso wie der Integrator^ gemäß Fig. IA. Schließlich ist für jeden einzelnen CSG' gemäß F i g. 3 eine Codewahlleitung zur Codesignalfolgeeingabe in derselben Weise wie *° für CSGl und CSGl' gemäß Fig. IA gegeben.

Funktion der Schaltungsanordnung gemäß F i g. 3

Die Funktion der Schaltungsanordnung gemäß Fig. 3 wird an Hand der Fig. 4A bis 41 erklärt. Zur Einfachheit soll angenommen werden, daß die Schaltungsanordnung gemäß F i g. 3 eine Nachricht M1 von der Leitung 35 zur Leitung 81 und eine Nachricht M 2 von der Leitung 45 zur Leitung 71 durchschalten soll. Die Nachrichten M3 und M4 können in ähnlicher Weise durchgeschaltet werden, aber sollen bei der Betrachtung aus Vereinfachungsgründen unberücksichtigt bleiben. Ein herausgegriffener Abschnitt der Nachricht M1 von der Dauer T ist in Fig. 4A dargestellt. Dieser Abschnitt hat eine Wertigkeit + 1. Ein gleichzeitiger Abschnitt der Nachricht M 2 mit dem Wert +2 ist in Fig. 4D dargestellt. CSGl und CSG2 werden auf ihre festzulegenden Anfangsstellungei. gebracht, um von ihnen ausgehend zwei Codesignalfolgen C1 und C 2 zu erzeugen, die zueinander orthogonal entsprechend der gegebenen Definition der Orthogonalität sein sollen. Normierte Acht-Bit-Codesignalfolgen sollen verwen-

det werden. Die beiden Codesignalfolgen Cl und C2 sind in den F i g. 4B und 4 E dargestellt.

5 und Cl = +1+1 + 1-1-1+1-1-1

C2 = -1 + 1-1-1 + 1 + 1 + 1-1

A = D gemäß der Forderung nach Gleichung (3) ist somit erfüllt.

Das gegebene Beispiel der Nachricht M1 über die Leitung 35 wird mit der Codesignalfolge C1 vom CSGl über die Leitung 33 in der Verknüpfungsschaltung 37 mit der entsprechenden Taktfrequenz gemischt. Die Nachricht M 2 über die Leitung 45 wird mit der Codesignalfolge C2 vom CSG2 über die Leitung 43 in der Verknüpfungsschaltung 47 gemischt. Die Funktionen sind dabei die folgenden:

Verknüpfungsschaltung 37
Nachricht Ml = 1 1 1 1 11 1 1
Codesignalfolge Cl = 111-1-11-1-1

(MICl) =111-1-11-1-1

Verknüpfungsschaltung 47
Nachricht M2= 22 2 2222 2
Codesignalfolge C2 = -11-1-1111-1
(M2-C2) = -22-2-2222-2

Das Ergebnis dieser Operationen ist, daß jeweils ein ersten Zwischensignal S{t) gebildet und über die entsprechenden Leitungen 39 und 49 abgegeben wird.

Diese Zwischensignale sind graphisch in den Fig. 4C und 4F dargestellt. Im nächsten Schritt weiden diese beiden ersten ZwischensignaleS(f) in einem linearen Multiplexierer 68 überlagert. Das Ergebnis auf dem Ausgangskana! 70 ist eine Gruppe von ersten Zwischensignalen gemäß Fig. 4G. Die Aufgabe des linearen Multiplexierers ist im wesentlichen eine lineare Addition aller ersten Zwischensignale, die auf ihre Eingänge gegeben werden, um daraus eine Gruppe, wie nachstehend gegeben, zu bilden:

(Ml-Cl)

(Ml Cl) =

(M2C2) =

+ (M2-C2) =

1-1-11-1-1

-2 2-2-2 2 2 2-2

-13-1-3 13

1 -3

Angepaßt an CSGl und CSG 2 werden CSGl' und CSG2' mit der gemeinsamen Taktgeberfrequenz gestartet. CSG2' erzeugt dabei die Codesignalfolge Cl, d. h.. dieselbe orthogonale Codesignalfolge wie CSGl, und CSGl' erzeugt die Codesignalfolge C2 wie CSG 2. Dabei erzeugt der CSG' jeder Ausgabeleitung jeweils die gleiche Codesignalfolge, wie der CSG der auf diese Ausgabeleitung durchzuschaltenden Eingabeleitung. Dies ist für den CSG2' dargestellt, der die Codesingalfolge Cl über die Leitung 85 abgibt und diese der Gruppe ersten Zwischensignale über die Leitung 83 überlagert. Die sich dabei ergebende Funktion greift den Anteil aus der Gruppe von ersten Zwischensignalen heraus, der mit der gleichen Codesignalfolge des entsprechenden CSG der zu verbindenden Eingabeleitung verknüpft ist. Für dieses Beispiel spielt sich folgendes ab:

Kanal70: (Ml Cl) + (M2C2) = -1 3 -1 -3 13 1-3

Cl= 11 1-1-11-1-1

Lci!ung86: [!Ml-Cl) + IM2 T2!]f! - ~~3 Z~j 3 -1 3 -!

Das Ergebnis ist in Fig. 41 zu sehen. Es erscheint als zweites Zwischcnsignal S'(f) auf de:' LciUing86. Dieses Signal wird dem Integrator89 zugeführt, der es ebenso integriert und normalisiert, wie der Integrator 19 gemäß Fig. IA. Die wiedergewonnene Nachricht ist ein 1 -Bit. Es ergibt sich nämlich aus

-1+3-1+3-1+3-1+3 eier Wert 8, der normalisiert, d. h. für einen 8stell^;gen Orthogonalcoder durch 8 geteilt, 1 ergibt. De; CSGl' erzeugt die CodesignalfoigeC2, und die entsprechende Wiedergewinnung der Nachricht MI erfolgt in der gleichen Weise wie vorbeschrieben. So wird jede Leitung zu einer anderen Leitung wie beabsichtigt durchgeschaltet.

Beschreibung der F i g. 5

F i g. 5 zeigt eine Schaltungsanordnung, die erfindungsgemäß orthogonale Codesignalfolgen verwendet und bei welcher eine nichtlineare Multiplexierung an Stelle der vorbetrachteten linearen Multiplexierung gemäß F i g. 3 verwendet wird. Die entsprechenden Multiplexierschaltkreise können durch eine Majoritätslogik 102 verkörpert sein. Das Ausgangssignal einer solchen Majoritätslogik 102 über einen Kanal 170 ist eine Eins, wenn die Mehrzahl ihrer Eingangsbits Einsen sind, und ist eine Null, wenn die Mehrzahl ihrer Eingangsbits Nullen sind. Die Funktionen gemäß Fig. 5 sollen mit Verknüpfungsschaltungen 137, 147, 157 und 167 und 177, 187, 197 und 207 erklärt werden, die durch Modulo-2-Addierer verwirklicht sind. Die entsprechenden Dateneingangssignale Ml—M 4 seien digitale Binärbits. Die gemäß F i g. 3 verwendeten Signalbeispiele umfaßten analoge Daten, die zu Kombinationen mit + 1 und — 1 zusammengesetzt wurden und welche Multiplizierschaltungen als Verknüpfungsschaltungen benutzten. Für binäre Digitaldaten, z. B. nur Einsen und Nullen, können Modulo-2-Addierer als Verknüpfungsschaltungen verwendet werden. Ein weiterer Unterschied ist, daß an Stelle von Integratoren auf der Empfangsseite dem Stande der Technik entsprechende Auf/Abzähler wie gezeigt verwendet werden können.

Funktion der Schaltungsanordnung gemäß F i g. 5

Ein Beispiel soll nachstehend gegeben werden. Es sein angenommen, daß ein 1 -Bit der Dauer Γ über eine Eingabeleitung 135 als Teil einer Nachricht M1 eingegeben wird. Des weiteren sei angenommen, daß das gleichzeitig auftretende Bit in der Nachricht Ml eine Null sei und das entsprechende Bit in der Nachricht M 3 eine Eins. Als Beispiel sei weiter angenommen, daß der CSGl eine Codesignalfolge Cl= 11100100 abgibt. CSG2 gäbe eine Codesignalfolge C2'= 11001001 und CSG3 eine Cudesigna!- folgeC3' = 100100Ί ab. Nur drei Nachrichtenbits sollen bei der Erklärung betrachtet werden. Die Nachricht M1 soll zu einer Ausgabeleitung 181 durchgeschaliet werden. Die Nachricht M2 soll zu einer Ausgabeleitung 171 und die Nachricht M 3 zu einer Ausgabeleitung 191 gelangen. Jedes Nachrichtenbit wird in der ihm zugeordneten Verknüpfungsschaltung mit der Codesignalfolge vom zugehörigen CSG modulo-2 addiert. Hierbei ist es auch wichtig, darauf hinzuweisen, daß jede verwendete Codesignalfolge orthogonal zu allen anderen gleichzeitig verwendeten Codesignalfolgen ist. Die Ergebnisse der ersten Verknüpfung sind nachstehend aufgeführt:

Im Modulo-2-Addierer 137 ergibt sich:

Ml = 1 1 1 1 1 1 1 1

Cl = 1 1 10 0 10 0

Leitung 139: Ml © Cl' = 0 0 0 I 10 1 1

Im Modulo-2-Addierer 147 ergibt sich:

M2 = 0 0 0 0 0 0 0 0

C2' = 1 10 0 10 0 1

Leitung 149: MlQ)Cl' =110 0 10 0 1

Im Modulo-2-Addierer 157 ergibt sich:

M3 = 1 1 1 1 1 1 1 1

C3' = 1 0 0 1 0 0 1 1

Leitung 159: M3©C3' = 0 1 10 1 10 0

AHe drei Ergebnissignale werden nichtlinear in der Majoritätslogik 102 zusammengefaßt, über Leitung 139 wird dabei die Folge 00011011, über Leitung 149 die Folge IHX)IOOl und über Leitung 159 die Folge 01101100 in die Majoritätslogik 102 eingegeben. Das Ausgangssignal der Majoritätslogik ist ein erstes Zwischensignal, das der jeweiligen Majorität aller einzelnen Eingangssignale entspricht:

Eingangssignal über Leitung Eingangssignal über Leitung Eingangssignal über Leitung Erstes Zwischensignal über Kanal

0	0	0	I	1 0	1	1
1	1	13	0	1 0	0	1
0	1	1	0	1 I	0	0

0 10 0 10 0

Somit ist die innerhalb des betrachteten Zeitabschnittes T über den Kanal 170 abgegebene Signalfolge 01001001. Dieses erste Zwischensignal wird über die Leitungen 173, 183, 193 und 203 weitergeführt. Wie gemäß Fig. 3 bestimmt jeder einzelne der Codesignalgeneratoren CSGl', CSG2', CSG3' und CSG4' auf der Empfangsseite die Ausgabeleitung, zu der die einzelnen Nachrichten durchgeschaltet werden sollen. CSG2' gibt dieselbe Codesignalfolge ab wie CSGl. CSGl' die gleiche wie CSG2 und CSG3' dieselbe wie CSG3 CSG2' erzeugt die Codesignalfolge Cl, CSGl' die Codesignalfolge C2' und CSG3' die Codesignalfolge C3'. Diese einzelnen Codesignalfolgen werden in Modulo-2-Addierern 187,177 und 197 mit dem über den Kanal 17C einlaufenden ersten Zwischensignal 01001001 verknüpft. Dabei laufen die folgenden Operationen ab:

Im Modulo-2-Addierer 177:

Erstes Zwischensignal über Leitung

C2' über Leitung 175

Erstes Zwischensignal 0 C2' über Leitung 0 0

0 0

10 0 0 0 0 0 0

17 68

Im Modulo-2-Addierer 187:

Erstes Zwischensignal über Leitung

CV über Leitung 185

Erstes Zw^:scheosignal © Cl' über Leitung

Im Modulo-2-Addierer 197:

Erstes Zwischensignal über Leitung

C 3' über Leitung 195

Erstes Zwischensignal © C3' über Leitung 1% 0 1

ι ο

0
1

1	0	1	0	1	1	0	1
0	1	0	0	1	0	0	1
1	0	0	1	0	0	1	1

110 110 10

Die Ausgangssignale der Modulo-2-Addierer 177, 187 und 197 sind somit angegeben. Um auf den entsprechenden Ausgabeleitungen 171, 181 und 191 die ursprünglich eingegebenen Bits wieder abzugeben, ist noch eine normalisierende Polaritätsprüfung durchzurühren; die Auf/Abzähler 179, 189 und 199 hinter den Ausgängen der Modulo-2-Addierer stellen die jeweiligen Differenzen aus Gleichheiten und Ungleichheiten an den Ausgängen der Modulo-2-Addierer fest und normalisieren das Ergebnis. Innerhalb der Ausgangssignale der empfangsseitigen Modulo-2-Addierer sind Nullen als Modulo-2-Ubereinstimmung und Einsen als Modulo-2-Nichtübereinstimmung definiert. Die Auf/Abzähler 179,189 und 199 führen dabei die Funktion (A—DVN durch. Wenn sich eine positive Zahl ergibt, ist das ermittelte Bit eine Null. Wenn sich eine negative Zahl ergibt, ist es eine Eins. Diese Betriebsweise kann als digitale Integration bezeichnet werden. Wenn, wie gemäß Fig. 3, eine übertragung von Analogsignalen abschnittsweise erfolgt wäre, müßten an Stelle der Auf/Abzähler 179, 189 und 199 normale, analog arbeitende Integratoren verwendet werden.

Die Funktionen in den einzelnen Auf/Abzählern sei im folgenden angegeben; ein Bitwert 1 ist dabei gleich D und Bitwert 0 gleich A zu setzen:

Auf/Abzähler 179: 1 0 0 0 0 0 0 0
DAAAAAAA

A-D

7 - 1

_3_

Da das Ergebnis im Auf/Abzähler 179 positiv ist, entspricht die wiedergewonnene Nachricht über die Ausgabeleitung 171 dem O-Bit, welches als Nachricht Ml über die Eingabeleitung 145 eingegeben wurde.

Auf /Abzähler 189:	1	3	0	1	0	1	1	0	1
	D		A	D	A	D	D	A	D
A-D	—	5			1
N	8				4

Da das Ergebnis im Auf/Abzähler 189 negativ ist, entspricht die wiedergewonnene Nachricht über die Ausgabeleitung 181 dem 1-Bit, welches als Nachricht M1 über die Eingabeleitung 135 eingegeben wurde.

Auf/Abzähler 199: 1 10 1 10 10
DDADDADA

entspricht die wiedergewonnene Nachricht üoer die Ausgabeleitung 191 dem 1-Bit, welches als Nachricht

'5 M 3 über die Eingabeleitung 155 eingegeben wurde.

Somit ist eine Schaltungsanordnung beschrieben worden, welche Nachrichten, die über mindestens eine Eingabeleitung zugeführt werden, zu einer gewünschten Ausgabeleitung durchverbindet; dies unter Verwendung orthogonaler CodesignalfoJgen, nichtlinearer Multiplexierung mit Hilfe einer Majoritätslogik und digitaler Integration mittels Auf/Abzählern.

Synchrone Quasi-Orthogonal-Schalttechnik

Bis hierher ist die Erfindung lediglich bezüglich der Verwendung vollorthogonaler Codesignalfolgen zur Durchschaltung beschrieben worden. Die Zahl jeweils zur Verfügung stehender orthogonaler Codefolgen ist jedoch begrenzt. Deshalb kann erfindungsgemäß auch ein etwas weniger idealer Fall durchgeführt werden mit Codesignalfolgen, die einer niedereren Kreuzkorrelationsfunktion entsprechen. Solche Codesignalfolgen mögen als quasi-orthogonal bezeichnet werden. Für eine weiter in einzelne gehende Diskussion von quasi-orthogonaJen Signalfolgen soll die US-PS 34 32 619 genannt werden.

Synchroner Quasi-Orthogonalbetrieb gemäß F i g. 5

Ein Beispiel unter Verwendung quasi-orthogonaler

Codesignalfolgen sei an Hand F i g. 5 erläutert. Die Nachricht M1 soll wiederum von der Eingabeleitung 135 zur Ausgabeleitung 181, die Nachricht M 2 von der Eingabeleitung 145 zur Ausgabeleitung 171 und die Nachricht M3 von der Eingabeleitung 155 zur Ausgabeleitung 191 durchgeschaltet werden. Die Codesignalfolge Cl' sei 11100000, CT sei 11001001 und C3' sei 10011011. Wenn diese Codesignalfolgen mit den Codesignalfolgen Cl', Cl' und C3' des vorangehenden Beispiels verglichen werden, läßt sich er-

kennen, daß bei den nun verwendeten Codesignal· folgen gegenüber den vorangehenden lediglich zurr Teil das vierte oder fünfte Bit invertiert ist. Somit isi keine vollständige Orthogonalität mehr gegeben sondern nur noch eine Quasi-Orthogonalität. Dami laufen die nachstehenden Operationen ab:

Im Modulo-2-Addierer 137:

6o

A-D

3-5

Im Modulo-2-Addierer 147:

M2 = 00000000
C2' = 1 1 0 0 1 0 0 1

O	O	O	I	1	1	1	1
I	1	O	O	1	O	O	1
O	1	1	O	O	1	O	O

17 ¹⁸

Im Modulo-2-Addierer 157:

Λ#3 = 1 1 1 I I M 1

cy = ι ο ο ι ι ο ι ι

Das Ausgangssigna] der Majoritätslogik 102 als erstes Zwischensignal S(D über den Kanal 170 ergibt sich wie folgt:

Eingangssignal über Leitung 139
Eingangssignal über Leitung 149
Eingangssignal über Leitung 159
Erstes Zwischen signal über Kanal 170 0 1 0 0 I 1 0 1

Dieses erste Zwischensignal wird über den Kanal 170 zu den einzelnen Leitungen 173. 183, 193 und 203 übertragen und mit den CodesignaJfolgen der Codesignalgeneratoren der Empfangsseite gemischt. Da u-iederum die Nachricht Ml zur Ausgabeleitung 181 durchgeschaltet werden soll, muß der^UO die CodesignalfolgeCl' abgeben. CSCl' gibt die Codesignalfolge Cl' ab, um die Nachricht M.2 zur Ausgabe citung 171 durchzuschalten. CSG3' erzeugt die Codesignalfolee C3', um die Nachricht M3 zur Ausgabeleitung 191 durchzuschalten. Diese Codesignalfoleen werden, wie vorstehend erläutert, synchron angepaßt mit den Codesignalfolgen auf der Sendeseite erzeugt. Dabei laufen in den Modulo-2-Addierern 177, !87 und 197 der Empfangsseite die folgenden Operationen ab:

Im Modulo-2-Addierer Ϊ77:

Im Modulo-2-Addierer 187: Erstes Zwischensignal über Leitung 183 CV über Leitung 185 Erstes Zwischensignal © Cl' über Leitung 186

Im Modulo-2-Addierer 197:
Erstes Zwischensignal über Leitung 193
C3' über Leitung 195
Erstes Zwischensignal © C3' über Leitung 196 110 10 110

Wenn wiederum eine digitale Integration durchge- „ , . ,, ~ ^ .. _rl ,- ■ ,.

führt wird, läßt sich erkennen, daß das Ausgangs- Durchschaltung Gruppe zu Gruppe gemäß h _Ig. 6A

. , * r/A L. Ii «™ 1 · ■ · · ■ r Fig. 6A zeigt eine Schaltungsanordnung für eine

signal des Auf/Abzahlers 179 +^ .st, wöbe, s.ch auf ^ Leitu^gruppendurchschaltung. Ein Bündel von

der Ausgabeleitung 171 ein wiedergewonnener Bit- Nachrichtengruppen Vl bis V4 soll von einer Gruppe

wert Null ergibt, der der über die Eingabeleitung 145 von Eingabeleitungen 235 bis 265 über einen Kanal

eingegebenen Nachricht M2 entspricht. Ähnlich er- 270zu einer Gruppe von Ausgabeleitungen 271 bis30l

gibt sich an den Ausgängen der Auf/Abzähler 189 durchgeschaltet werden. Der Durchschaltmechanis-

. ._nn ... I _. „. ... .. _A , « mus ist dem der Fig. 3 ähnlich, weist jedoch einige

und 199 jewe.18 -^was Eins-B.ls über die Ausgabe- 55 _wesem,_iche Abänderungen auf, wie nachstehend im

leitungen 181 und Hl entspricht, die auf der Sendeseite Detail beschrieben werden soll. Eine Darstellung, wie

als Nachricht M1 über die Eingabeleitung 135 und als eine Nachrichtengruppe Vl gebildet wird, ist in

Nachricht M3 über die Eingabeleitung 155 zugeführt Fig. 6B gegeben. Fig. 6ß zeigt eine Schallungsan-

wurden. , 6o Ordnung, die der Sendeseile der F i g. 3 entspricht.

Somit ist erklärt, daß das Durchschalten von Lei- Zum Zwecke der Klarheit der Darstellung sind aller-

tung zu Leitung gemäß F i g. 5 bei nichtlincarer Multi- dings nur zwei Nachrichten für die Bildung der

plexierung auch mit quasi-orthogonalcn Codesignal- Gruppe vorgesehen. CSGl gibt eine Codesignal-

folgcn erfolgen kann. Es ist wohl einzusehen, daß folge Cl und CSG2- eine Codesignalfolgc C2 ab:

quasi-orthogonale Codesignalfolgen ebenfalls bei Ii- 65 beide CSGs werden durch den gleichen Taktgeber

nearer Multiplexierung gemäß F i g. 3 und auch in gesteuert. Beide Codesignalfolgen Cl und C2 iim-

den Schallungsanordnungen gemäß Fig. IA und 1 B fassen orthogonale Folgen. Die beiden Nachrichten

angewandt werden können. Ml und Ml werden über EinBahelriinnupn i«

0	I	0	0	1	1	0	1
1	I	0	0	1	0	0	1
1	0	0	0	0	1	0	0
0	]	0	0	1	!	0	1
1	I	1	0	0	0	0	0
1	0	1	0	1	1	0	1
0	I	0	0	1	1	0	1
1	0	0	1	I	0	1	1

und 345 zugeführt und mit ihren entsprechenden Codesignalfolgen C1 und Cl in den Verknüpfungsschaltungen 337 und 347 gemischt. Das Ausgangssignal jeder dieser beiden Schaltungen wird über Leitungen 339 und 349 einem linearen Multiplexierer zugeführt. Dieser lineare Multiplexierer gibt über seine Ausgangsieilung 370 die gebildete Nachrichtengruppe ψ I ab. Wenn in einem betrachteten Zeitabschnitt T als Nachricht Ml ein Wert 1 und im gleichen Zeitabschnitt als Nachricht M 2 ein Wert 2 eingegeben wird, ergibt sich ein Gruppensignal gemäß Fi g. 7A. Dieses Giuppensignal ist im übrigen dem in F i g. 4G gezeigten Signal ähnlich.

Funktion der Schaltungsanordnung gemäß F i g. 6A

In Fig. 6A ist eine Schaltungsanordnung gezeigt, die der gemäß F i g. 3 ähnlich ist. Die Codesignalgeneratoren (CSGl) bis (CSG4) und (CSGl)' bis (cSG4)' werden jedoch durch einen Taktgeber gespeist, der N-mal schneller läuft als der Taktgeber, der die zur Gruppenbildung nach F i g. 6 B benutzten Codesignalgeneratoren treibt. Dabei wird jede vorgebildete Gruppe zusätzlich mit einer Codesignalfolge gemischt, deren Frequenz N-mal höher als die der zur Gruppenbildung verwendeten Codesignalfolge ist. Fig. 7A stellt, wie bereits angedeutet, das Signal der Gruppe ΨI dar. Das erste Bit dieses Gruppensignals kann mit VIl bezeichnet werden. Gemäß F i g. 6 A wird das Gruppensignal über eine Gruppen-Eingabeleitung 235 einer Verknüpfungsschaltung 237 zugeführt. Jeder Zeitabschnitt T des Gruppensignals wird mit einer Codesignalfolge von N Bits gemischt. Synchron einsetzend mit der übertragung des Gruppensignals über die Gruppen-Eingabeleitung 235 wird der Codesignalgenerator (CSGl) mit einem Taktgeber angetrieben, der N-mal schneller ist als der Taktgeber, der die Codesignalgeneratoren gemäß F i g. 6 B antreibt. Dabei erfolgt in jedem Bit-Unterabschnitt (V^yll ... V^y18) des Gruppensignals gemäß F i g. 7 A eine Verknüpfung mit der Codesignalfolge C1 des (CSGl) gemäß Fig. 7B. Dabei ergibt sich ein Gruppen-Zwischensignal über eine Leitung 239. Entsprechendes spielt sich für eine zweite Gruppe Ψ2 mit (CSG 2) und gegebenenfalls mit weiteren durchzuschaltenden Gruppen V3 und Ψ4 ab.

Die einzelnen Gruppen-Zwischensignale werden einem linearen Multiplexierer gemäß F i g. 6A zugeführt und durch ihn zu einem Gruppensignal Ψ G zusammengefaßt und über den Kanal 270 abgegeben. Zwei einzelne Gruppen Ψ\ und Ψ2 mögen betrachtet weiden. Dazu wird angenommen, daß Ψ2 zu einer Ausgabeleitung 271 und Ψ\ zu einer Ausgabeieilung 281 durchgeschaltet werden sollen. (CSGl)' wird auf dieselbe Codesignalfolge wie (CSG 2) eingestellt.

ίο (CSG2)' wird mit (CSGl) identisch eingestellt. Die nun ablaufenden Funktionen sind ähnlich den gemäß F i g. 3 beschriebenen, mit der Ausnahme, daß jetzt Gruppen und nicht mehr einzelne Nachrichten verarbeitet werden. So greift die vom (CSGl)' ausgehende Codesignalfolge z. B. die Gruppe Ψ2 heraus. Ein weiteres Erfordernis ist die Verkürzung der Integrationszeit der Integratoren 279 bis 309. Die Perioden sind hier nicht mehr T lang, sondern nur mehr T/N. Die Schaltungsanordnung gemäß F i g. 6 A arbeitet nach einem ähnlichen Prinzip wie die gemäß Fig. 3, jedoch mit der Maßgabe, daß T die Dauer eines Abschnittes einer Einzelnachrichl isl und TV die Dauer eines Bits der Codesignalfolgen.

Ergänzend sei genannt, daß auch die Schaltungsanordnung gemäß F i g. 6A mit quasi-orthogonalen Codesignalfolgen betrieben werden kann.

Es möge ferner daraufhingewiesen werden, daß die vorbeschriebenen Schaltungsanordnungen mit den darin verwendeten Verfahren als sehr gut abgesicherte Vermitllur.gsschaltungen ausgebildet werden können, indem die einzelnen Codesignalgeneratoren so ausgebildet werden, daß sie sehr lange Codesignalfolgen erzeugen, bevor sie wieder mit dem Anfang ihrer Folge beginnen. Es ist dann Unbefugten, die die betreffenden Codesignalfolgen nicht kennen, kaum möglich, die übertragenen Nachrichten zu entziffern. Gegenüber dem Stande der Technik ist durch die Verwendung von sendeseitigen Codesignalgeneratoren, die informationsinhaltsmäßig voneinander völlig unabhängig situi.

eine besonders wirkungsvolle Chiffrierungsmöglichkeit gegeben. Die Benutzung rein digitaler Codesignalfolgen bietet andererseits gegenüber der Verwendung von analogen Codesignalen den Vorzug größerer Rauschunempfindlichkeit und eine wirksame Vei-

4:> hinderung von Ubersprecherscheinungen.

Hierzu 7 Blatt Zeichnungen

Claims

Patentansprüche:

1766

907

ΐ. Verfahren zur verschlüsselten Durchschaltung von über mindestens einen Eingang einlaufenden Nachrichten über einen Nachrichten-Kanal zu mindestens einem gewünschten Ausgang, wobei die durchzuschaltende(n) Nachricht(en) durch Multiplikation oder Modulo-2-Addition mit (je) einer gegebenen ersten Signalfolge höherer Frequenz zu (je) einem ersten Zwischensignal verknüpft und zu einer Empfangsstelle übertragen wird (werden) und das empfangene Zwischensignal (die empfangenen Zwischensignale) wiederum durch Multiplikation oder Modulo-2-Addition wie auf der Sendeseite mit (je) einer zweiten, zur (zugehörigen) ersten identischen Signalfolge zu (je) einem zweiten Zwischensignal verknüpft wird (werden), dadurch gekennzeichnet, daß die sende- und empfangsseitig zur Verknüpfung verwendeten Signalfolgen in Form von digitalen Codesigna]folgen (Cl- C4 und Cl'-C4') von einzelnen Codesignalgeneratoren (CSGl—CSG4 und CSGl'—CSG4') unter Steuerung eines sendeseitigen zentralen Taktgebers (1) erzeugt werden, wobei die sendeseitigen Codesignalgeneratoren (CSGl—CSG4) informationsinhaltsmäßig voneinander unabhängig sind und zu Anfang jeder übertragung ebenso wie ihre empfangsseitigen Partner (CSGl'—CSG4') auf den Beginn einer neuen Codesignalfolge eingestellt werden können, daß die durchzuschaltende(n) Nachricht(en) (M, Ml bis M 4, ΨI—Ψ4) zwecks Verknüpfung zum (zu) ersten Zwischensignal(en) [S(O] in festgelegten, konstanten Zeitabschnitten (T in F i g. 2A—2E) mit zumindest angenähert konstanter Amplitude eingegeben wird (werden), deren Dauer ein Mehrfaches der Periodendauer (i) der verwendeten Codesignalfolgen (Cl-C4') beträgt, und daß aus dem(den)zweitenZwischensignal(en)[S'(f)]mittels digitaler oder an sich bekannter analoger Integration die sendeseitigeingegebene(n)Nachricht(en) (M, Ml—M4, Vl—Ψ4) wiedergewonnen wird (werden).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Codesignalfolgen (Cl—C4 und Cl'—C4') orthogonale binäre Signalfolgen verwendet werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß Codesignal folgen mit den folgenden Merkmalen verwendet werden:

a) Jede Codesignalfolge besteht aus einer geraden Zahl von binären Elementen.

b) Innerhalb jeder Codesignalfolge ist die Zahl der binären Elemente der einen Wertigkeit gleich der Zahl der binären Elemente der anderen Wertigkeit.

c) Zwei Codesignalfolgen weisen zusammen betrachtet gleichviele Stellen gleicher wie ungleicher Wertigkeit auf.

/Beispiele: +1 +1 +1 -1 -I \ -1 +1 -i -1 +1

oder

1 1 10 0 10 I 10 0 10 0

+1

+1

0 1
4. Verfahren nach Anspruch I, dadurch gekennzeichnet, daß als Codesignalfolgen (Cl-C4 und CY—C4') quasi orthogonale binäre Signalfoigcn verwendet werden, bei denen eine angenäherte Orthogonalität besteht.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß Codesignalfolgen mit den folgenden Merkmalen verwendet werden:

a) Jede Codesignalfolge besteht aus einer geraden oder ungeraden Zahl von binären Elementen.

b) Innerhalb jeder Codesignalfolge ist die Zahl der binären Elemente der einen Wertigkeit angenähert gleich der Zahl der binären Elemente der anderen Wertigkeit.

c) Zwei Codesignalfolgen weisen zusammen betrachtet angenähert gleichviele Stellen gleicher wie ungleicher Wertigkeit auf.

/Beispiel:

1 I 1 0 0 0 0 0 1 1 0 0 1 0 0 1 oder 1 ! 0 0 1 0 0 1 1 0 0 I I 0 I 1

+ 1 -I
6. Verfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß die sendeseitig verwendete(n) Codesignalfolge(n) (Cl—C4) durch Multiplikation oder Modulo-2-Addition mit mindestens einem Hilfssignal (Taktgebersignal) vor der Multiplikation oder Modulo-2-Addition der durchzuschallenden Nachricht (der durchzuschaltenden Nachrichten) (M, Ml—M 4, Ψ1—Ψ4) zu einer Codesignalfolge (zu Codesignalfolgen) angehobener Frequenz transponiert wird (werden).
7. Verfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß jede der durchzuschaltenden Nachrichten bereits aus je einer Gruppe (Ψ1— Ψ4) von einzelnen Nachrichten (Ml, M2) besteht, die nach einem der Verfahren gemäß den vorgenannten Ansprüchen gebildet wird, und daß am Gruppenempfangsort durch Multiplikation oder Modulo-2-Addition zuerst die Gruppen (V⁷I—Ψ4) und in einem weiteren Schritt nach einem der Verfahren gemäß den vorgenannten Ansprüchen die einzelnen Nachrichten (Ml, Ml) wiedergewonnen werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Gruppen-Codesignalfrequenz zur Verknüpfung und Wiedergewinnung der Gruppen (ΨΙ— Ψ4) ein Vielfaches der Einzel-Codesignalfrequenz zur Verknüpfung und Wiedergewinnung der einzelnen Nachrichten (Ml, Ml) ist.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Gruppen-Codesignalfrcquenz /V-mal so groß ist wie die Einzel-Codesignalfrequenz, wobei /V gleich der Zahl der binären Elemente der verwendeten Einzel-Codesignalfolgen ist.
10. Schaltungsanordnung zur Durchführung eines der Verfahren nach einem der Ansprüche I bis 5. bei der eine über eine Eingabeleiliing (5) einlaufende Nachricht (M) (bei der über eine Vielzahl von Eingabeleilungen [35,45,55,65; 135,145, 155, 165] einlaufende Nachrichten [Ml, Ml, M3,

M4]) dem ersten Eingang (je) einer sendeseitigen Verknüpfungsschaltung (7; 37,47,57, 67; 137,147, 157,167) zugeführt wird (werden ι und der Ausgang (die Ausgänge) dieser Verk :üpfungsscha!tung(cn) über einen Kanal (11, 70, 170) (zusammengefaßt) mit einer Empfangsstelle verbunden ist (sind), dadurch gekennzeichnet, daß der Eingang der Empfangsstelle Tür die (jede) durchzuschaltende Nachricht durch den Einganu (je) einer Verknüpfungsschaltung (13; 77, 87, 97, 107; 177, 187, 197, 207) gebildet wird, wobei die Wirkungsweise dieser enipfangsseitigen Verknüpfungsschaltung-(en) mit der der sendeseitigen identisch ist, daß die zweiten Eingänge der sende- und empfangsseitigen Verknüpfungsschaltungen von einzelnen Codesignalgeneratoren (CSG 1—CSG4 und CSGl' bis CSG4') gespeist werden, daß der Taktsteuereingang des (der) sendeseitigen Codesignalgenerators (Codesignalgeneratoren) direkt und der Taktsteuereingang des (der) empfangsseitigen Codesignalgencrators (Codesignalgeneratoren) über eine Phasenanpassungsschaltung (23) mit dem zentralen Taktgeber (1) verbunden sind und daß der Ausgang der empfangsseitigen Verknüpfungsschaltung(en) (13; 77, 87, 97, 107; 177, 187, 197, 207) in an sich bekannter Weise mit dem Signaleingang (je) einer integrierenden Auswerteschaltung (19; 79, 89, 99, 109; 179, 189, 199, 209) verbunden ist, welche an ihrem Ausgang (ihren Ausgängen) die wiedergewonnene!η) Nachricht(en) (M, Ml—M4) abgibt (abgeben).
11. Schaltungsanordnung nach Anspruch 10 für die Durchschaltung analoger oder digitaler Nachrichten, dadurch gekennzeichnet, daß die Verknüpfungsschaltungen (7, 13; 37,47, 57,67, 77,87, 97, 107) auf der Sende- und der Empfangsseile durch je eine an sich bekannte Multiplizierschaltung und die empfangsseitige(n) integrierende(n) Auswerteschaltung(en) pro Ausgabeleitung durch einen Integrator (19; 79, 89. 99, 109) bekannter Bauart verkörpert werden.
12. Schaltungsanordnung nach Anspruch 10 für die Durchschaltung digitaler Nachrichten, dadurch gekennzeichnet, daß die Verknüpfungsschaltungen (137, 147, 157, 167; 177, 187, 197, 207) auf der Sende- und der Empfangsseite durch je einen an sich bekannten Modulo-2-Addierer und die empfangsseitige(n) integrierende(n) Auswerteschaltung(en) pro Ausgabeleitung durch einen analogen Integrator oder durch einen als digitaler Integrator arbeitenden Auf/Abzähler (179, 189, 199, 209) bekannter Bauart verkörpert werden.
13. Schaltungsanordnung nach einem der Ansprüche 10 oder 11, dadurch gekennzeichnet, daß die Zusammenfassung der Ausgangsleitungen (39, 49, 59, 69) der sendeseitigen Verknüpfungsschaltungen (37,47,57,67) mittels eines an sich bekannten Multiplexierers (68) erfolgt, mit dessen Hilfe die Ausgangssignale der sendeseitigen Verknüpfungsschaltungen (37, 47, 57, 67) linear analog addiert werden.
14. Schaltungsanordnung nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß die Zusammenfassung der Ausgangsleilungen (139, 149, 159, 169) der sendeseitigen Verknüpfiingsschaltungen (137, 147, 157, 167) mittels einer an sich bekannten Majoritätslogik (102)erfolgt, welche als Ausgangssignal jeweils einen Binärwert abgibt.

der der Majorität der ihr gleichzeitig eingegebenen Eingangsbinärwerte gleich ist.
15. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 6, dadurch gekennzeichnet, daß eine Grund-Schaltungsanordnung nach einem der Ansprüche 10 bis 14 verwendet wird, bei der sendeseitig in die Zuführungsleitung(en) vom Codesignalgenerator (von den Codesignalgeneratoren) zur Verknüpfungsschaltung (zu den Verknüpfungsschaltungen) (7; 37, 47, 57, 67: 137, 147, 157, 167) (je) eine zusätzliche Verknüpfungsschaltung (8) eingefügt ist, mit deren Hilfe eine Multiplikation oder Modulo-2-Addition der verwendeten Codesignalfolge(n)(Cl—C4) mit mindestens einem Hilfssignal erfolgt.
16. Schaltungsanordnung nach Anspruch 15. dadurch gekennzeichnet, daß als Hilfssignal(e) das Taktsigna) verwendet wird, das auch mit dem Taktsteuereingang der Codesignalgeneratoren (CSGl bis CSG4') verbunden ist.
17. Schaltungsanordnung zur Durchführung eines der Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß den ersten Eingängen der sendeseitigen Verknüpfungsschaltungen (237, 247, 257, 267) je ein zusätzlicher linearer Multiplexierer (Fig. 6B) oder je eine zusätzliche Majoritätslogik vorgeschaltet ist, weiche der Bildung von Nachrichtengruppen (Vl—Ψ4) dienen, und daß den Eingängen dieser zusätzlichen Multiplexierer oder Majoritätslogik-Schaltungen von zusätzlichen Verknüpfungsschaltungen (337, 347) mit Codesignalfolgen von zusätzlichen Codesignalgeneratoren (CSGI, CSG2) zu Gruppen (Vl — '/'4) verknüpfte Nachrichten (Ml, M2) zugeführt werden.