DE1913052C2 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE1913052C2
DE1913052C2 DE1913052A DE1913052A DE1913052C2 DE 1913052 C2 DE1913052 C2 DE 1913052C2 DE 1913052 A DE1913052 A DE 1913052A DE 1913052 A DE1913052 A DE 1913052A DE 1913052 C2 DE1913052 C2 DE 1913052C2
Authority
DE
Germany
Prior art keywords
implanted
layer
source
gate electrode
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1913052A
Other languages
English (en)
Other versions
DE1913052A1 (de
Inventor
Julian Robert Anthony Reigate Surrey Beale
Mukunda Behari Thornton Heath Surrey Das
John Anthony Harrow Middlesex Kerr
David Phytian Stanmore Middlesex Robinson
John Martin Redhill Surrey Shannon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1913052A1 publication Critical patent/DE1913052A1/de
Application granted granted Critical
Publication of DE1913052C2 publication Critical patent/DE1913052C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0925—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising an N-well only in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions

Description

Die Erfindung bezieht sich auf eine Halbleitervorrichtung entsprechend dem Oberbegriff des Patentanspruchs 1.
Eine derartige Halbleitervorrichtung ist aus »Electronics« 7. August 1967, Seiten 162 bis 166 bekannt. Durch diesen Aufbau des Feldeffekttransistors wird eine sehr kleine Rückwirkungskapazität zwischen Drain und Gate erzielt.
Es ist ferner aus der FR-PS 14 80 732 eine Halbleitervorrichtung mit mindestens einem Feldeffekttransistor mit isolierter Gale-Elektrode bekannt, bei dem im Kanalbereich eine dünne Diffusionsschicht aus Dotierungsmaterial vom Leitungstyp des Substrats vorgesehen ist. Diese Schicht bewirkt, daß ein durch die Isolierschicht aus Siliziumdioxid induzierter N-leitender Kanal kompensiert wird. Durch geeignete Wahl der Dotierungsdichte läßt sich die Schwellenspannung des Transistors individuell einstellen, wobei ein Betrieb sowohl im Anreighungsmodus wie auch im Verarmungsmodus möglich ist.
Der Feldeffekttransislor mit isolierter Gate-Elektrode kann eine Anzahl Source-, Drain- und Gate-Elektroden enthalten.
Eine allgemein bekannte Ausführung eines derartigen Transistors ist der Metall-Oxid-Halbleitertransistor, die gewöhnlich als MOST bezeichnet wird. Der Halbleiterkörner oder ein Teil desselben besteht meistens aus Silicium und die Gate-Elektrode ist durch eine isolierende Silicjumoxidschicht vcn der Silicjumoberfläche dieses Körpers getrennt. Beim Betrieb ist die zwischen der Source- und der Drainzone angelegte Spannung derart, daß der PN-Übergang zwischen der Sourcezone und dem benachbarten »Substrat«-Teil des Halbleiterkörpers meistens, aber nicht immer, ohne Vorspannung ist, während der PN-Übergang zwischen der Drainzone und dem benachbarten »Substrat»-Teil
ίο des Halbleiterkörpers in der Sperrichtung vorgespannt ist. Der zwischen der Source- und der Drainzone fließende Strom wird in Abhängigkeit von der zwischen der Sourcezone und der Gate-Elektrode angelegten Spannung geregelt. Im sogenannten Anreicherur.gsmodus, ;n dem eine Spannung geeigneter Polarität an die Gate-Elektrode gelegt wird, wird zwischen der Source- und der Drainzone ein Strom fließen. Bei einer Konfiguration eines Transistors, der im Anreicherungsmodus betrieben werden kann, wird infolge der der Gate-Elektrade zugeführten Spannung eine Oberflächeninversionsschicht vom zweiten Leitungsiyp in einer Zone des Halbleiterkörpers oder eines Teiles desselben vom ersten Leitungstyp gebildet, die in der Nähe der ersten Oberfläche und zwischen der Source- und der Drainzone liegt. Die Ladungsträger durchfließen einen durch die Oberflächeninversionsschicht gebildeten Kanal.
Wenn das Substrat und der Kanalbereich sehr hochohmig ist, dann breitet sich das Verarmungsgebiet um die in Sperrichtung gegen das Substrat vorgespannte Drain-Zone stark aus und kann bei kleinen Kanallängen und höherer Spannung einen unerwünschten Durchgriff des drainseitigen Sperrbereichs zur Source-Zone bedingen. Dadurch wird die Funktion des MOS-Transistors gestört.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Halbleitervorrichtung der eingangs genannten Art so auszugestalten, daß auch bei kleinen Kanallängen ein Durchgriff von der Drain- zur Sourcezone verhindert wird.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Die Erfindung wird nachstehend anhand der beiliegenden schematischen Zeichnungen erläutert. Es zeigt Fig. 1 einen Querschnitt durch einen Teil des Halbleiterkörpers eines Feldeffekttransistors mit isolierter Gate-Elektrode, der bei hohen Frequenzen im Anreicherungsmodus betrieben werden kann,
F i g. 2 einen Querschnitt durch einen Teil des Halbleiterkörpers eines Feldeffekttransistors mit isolierter Torelektrode fur Hochfrequenzbetrieb im Verarmungsmodus.
Der Feldeffekttransistor mit isolierter Gate-Elektrode nach F i g. 1 ist ein MOST mit N-Ieitendem Kanal für Hochfrequenzbetrieb im Anreicherungsgebiet. Der Halbleiterkörper enthält ein P+ -leitendes Substrat 21 mit einem niedrigen spezifischen Widerstand von 0,05 Ω· cm und einer Dicke von 200 μηι und eine epitaktische P -leitende Schicht 22 mit einem hohen spezifischen Widerstand von 15 μίτι ■ cm und einer Dicke von 6 μ m. die auf dem Substrat 21 angebracht ist. Die Schicht 22 hat eine ebene Oberfläche 23, auf der eine Siliciumoxidschicht 24 mit einer Dicke von 0,12 μηι angebracht ist. Zwei N"-leitende Zonen mit niedrigem spezifischem Widerstand erstrecken sich von der Oberfläche 23 her in der P""-Ieitenden Schicht 11.
Die N+-ieitenden Zonen enthalten diffundierte Teile
26 bzw. 27, die durch Diffusion von Phosphor in zwei Oberflächenieilen der Schicht 22 gebildet sind, und ionen-implantierte Teile 28 bzw. 29, die an den Teilen 26 und 27 angrenzen, wobei die Teile 28 und 29 durch Implantation von Phosphorionen in die Oberfläche durch die Siliciumcxidschicht 24 hindurch gebildet sind. Die diffundierten Teile 26 und 27 erstrekken sich in der Schicht 22 in einem Abstand von ca. 1 μπι von der OberHäche 23, während die ionen-implantierten Teile 28 und 29 sich in der Schicht in einem Abstand von 0,3 μ m von der Oberfläche 23 erstrecken. Der Schichtwiderstand der diffundierten Teile 26 und
27 ist ca. 20 Q pro Quadrat und der der ionenimplantierten Teile 28 und 29 ca. 300 Ω pro Quadrat. Die Breite jeder der diffundierten Teile 26 und 27 ist im Querschnitt nach Fig. 3 ca. 15 μπι, während die Breite jedes der ionen-implantierten Teile 28 und 29 ca. 3 μιτι beträgt. Der Abstand zwischen den ionen-implantierten Teilen 28 und 29 beträgt ca. 3 μΐη. Die Teile 28 und 29 befinden sich innerhalb einer P~-leitenden Oberflächenzone 30 mit einem spezifischem Widerstand von 0,75 Q · cm und mit einer Konzentration implantierter Borionen. Die ionen-implantierte Zone 30 wird als ein P"-leitender Film bezeichnet und erstreckt sich in der P -leitenden Schicht 22 mit höherem spezifischen Widerstand in einem Abstand von 0,7 μπι von der Oberfläche 23. Eine P"-leitende Oberflächenzone 31 erstreckt sich über den übrigen Teil der Oberfläche der Schicht außerhalb der Zonen (26, 28) und (27,29) und enthält gleichfalls eine Konzentration implantierter Borionen. Elektroden, die aus Aluminiumschichtteilen 33 und 34 mit einer Dicke von ca. 1 μηι und einer Breite von 5μπιίπι dargestellten Querschnitt bestehen, befinden sich auf den Oberflächenteilen der betreffenden Zonen (26,28) und (27,29), wobei diese Oberflächenteile in Öffnungen in der SiIiciumoxidschicht 24 angebracht sind. Eine aus einem Aluminiumschichtteil 35 mit einer Dicke von 1 μ m und einer Breite von 3 μηη bestehende Gate-Elektrode ist auf der Siliciu (!oxidschicht 24 unmittelbar über der ionen-implantierten P"-leitenden Zone 30 zwischen den ionen-implantierten N+-leitenden Teilen 28 und 29 angebracht.
Bei dieser Vorrichtung für Hochfrequenzbetrieb im Anreicherungsgebiet wird der stromführende Kanal durch Inversion wenigstens desjenigen Teiles des ionen-imolantierten P~-leitenden Filmes 30 gebildet, der sich in der Nähe der Oberfläche 23 zwischen den ionen-implantierten N+-Ieitenden Zonen 28 und 29 befindet. Durch die Anbringung des ionen-implantierten Filmes 30 kann eine innerhalb verhältnismäßig enger Grenzen reproduzierbare Schwellwertspannung für die Vorrichtung erhalten werden. Die Vorrichtung hat eine verhältnismäßig hohe Leistungsverstärkung, weil die effektive Kanallänge gering, und zwar 3 μΐη ist, indem die beschriebene durch eine selbstjustierende Technik erhaltene Konfiguration angewandt wird. Mit diesem Verfahren wird auch ein niedriger Wert der Kapazität zwischen der Gate-Elektrode und der Drain-Elektrode und zwischen der Gate-Elektrode und der Säure-Elektrode erzielt, weil die Überlappung der Gate-Elektrode 35 über den N+-leitenden ionenimplantierten Zonen 28 und 29 nur durch die seitliche Ausbreitung und Kanalisierung der Phosphorionen bedingt wird, welche Überlappung zu beiden Seiten nur 0,25 μΐη oder weniger oeträgt. Die Kapazität zwischen Drainzone und Substrat ist gleichfalls niedrig; bei einer Spannung von 20 V zwischen Drainzone und Substrat wurde ein Wert von 2 x IO3 pF/crrt2 gemessen. Dies ist darauf zurückzuführen, daß bei einer derartigen Spannung zwischen der Drainzone und dem Substrat die Verarmungsschicht, die einen Teil des Übergangs zwischen der N+-Ieitenden Drainzone 27, 29 und der P~"-Ieitenden Zone 22 bildet, sich dem P+-Ieitenden Substrat 21 nähert. Durch das Vorhandensein des P"-leitenden Filmes 30 wird gleichfalls die Ausbreitung dieser Verarmungsschicht in der Zone der Vorrichtung in der Nähe des Kanals beschränkt, so daß Durchgriff" (punch-through) dieser Verarmungsschicht zu der Sourcezone bei einer derartigen Spannung verhindert wird. Dadurch läßt sich einfacher ein geringer Abstand zwischen den Source- und Drainzonen, in diesem Beispiel 3 μπι, erzielen.
Die Herstellung des Triode-MOS-Transistors für Hochfrequenzbetrieb nach Fig. 1 wird nun näher beschrieben, wobei nur die wichtigsten Schritte erwähnt werden. Eine P+-leitende Siiiciumscheibe mit einer Dicke von 200 μηι und einem spezifischen Widerstand von 0.05 Q- cm hat eine optisch flach polierte Hauptfläche. Die Vorrichtung ist derart oiientiert, daß die Hauptfläche zu den <111>-Ebenen parallel verläuft. Eine epitaktische Schicht aus P -leitendem Silicium mit einem spezifischen Widerstand von 15 Ω · cm wird auf eine Hauptfläche aufgewachsen. Die Oberfläche dir Schicht wird optisch flach poliert. Eine Siliciumoxidschicht mit einer Dicke von 0,2 μπι wird auf die Oberfläche der epitaktischen Schicht durch Einwirkung feuchten Sauerstoffes bei 11000C während 15 Minuten aufgewachsen. Öffnungen werden mit Hilfe der üblichen Photomaskierungs- und Ätztechniken in der Siliciumoxidschicht gebildet. Phosphor wird dann in die freigelegten Oberflächenteile zur Bildung der N+-leitenden Zonen 26 und 27 eindiffuniert. Anschließend wird die Siliciumoxidschicht von der Oberfläche entfernt und eine neue Isolierschicht 24 aus Siliciumoxid mit einer Dicke von 0,12 μπι auf die Oberfläche 23 durch Einwirkung feuchten Sauerstoffes bei 11000C während ca. 6 Minuten aufgewachsen. Nach der Wärmebehandlung in feuchtem Sauerstoff kann zur genauen Einstellung der Dicke der Oxidschicht 24 ein Ätzvorgang durchgeführt werden. Dann werden Borionen in die ganze Oberfläche durch die Siliciumoxidschicht 24 hindurch implantiert. Der Körper ist derart orientiert, daß die Oberfläche zu dem Ionenstrahl senkrecht ist. Die Energie beträgt 140 keV und d ie Dotierung ist 2,5 XlO12 at/cm2. Dann wird bei 700° C während 30 Minuten nacherhitzl. Durch die Implantation und Nacherhitzung wird der P" -leitende Film 30, 31 erhalten. Kontaktfenster für die Source- und Drainzonen werden dann in der Schicht 24 gebildet und legen die N+-leitenden Zonen 26 und 27 frei. Eine AIumiriiumschicht mit einer Dicke von 1,0 μ m wird dann auf der ganzen Oberfläche der Isolierschicht und in d^n darin gebildeten Öffnungen niedergeschlagen. Eine Photomaskierungs- und Ätzbehartdlung wird anschließend zum Definieren der Gate-Elektrode 35 und von Teilen der S"urce- und Drain-Elektroden 33,34 durchgeführt. Dann wird ein Phosphorionenimplantations-Autoregistrierungsvorgang zur Bildung der iönenimplantierten Teile 28 und 29 durchgeführt. Die Energie ist 100 keV und die Dotierung beträgt 6 x 1015 at/cm2, wobei die Oberfläche zu der Achse des lonenstrahls senkrecht ist. Tine der Implantation folgende Nacherhitzung wird dann bei 500° C während 30 Minuten durchgeführt. Schließlich werden die Außen-
teile der Source- und Drain-Elektroden mil HiIIe eines l'holomaskierungs-und Atzverl.ihrens gebildet. Dann wird der Körper montiert, worden \ erhindungsdrähte angebracht und wird das Ganze in einer passenden Umhüllung untergebracht. -,
Der Feldeffekttransistor mit isolierter Torelektrode nach Fig. 2 ist ein MOST mit N-Ieitendem Kanal für Ilochfreuqcnzbetricb im Vcrnrmungsgebiet. Seine Bauart ist grundsätzlich gleich der des im Anreicherungsgebiet wirkenden MOS-Transistors mit N-Ieilen- in ucm Kanal nach I ig. I mit dem Unterschied, daß der außerdem einer ionenimplantierten N-Ieiienden F:ilm 37 mit filier Dicke um ca. IU μ in und einem spezifischen Widerstand miii il.l Q cm enthält. Der stromführende Kanal liegt im Film .17. Der N-Ieiiende Film 37 r> liegt in einem I· -leitenden I ilm mit einer Dicke um ca. 0.7μπι und einem spezifischen Widersland von 0.75 Q- cm. Diese Vorrichtung hat eine große Trägerbeweglichkeit und einen hohen Verstärkungsfaktor infolge des Vorhandenseins des ionen-implantierten N-leilenden Filmes 37 und hat ähnliche Vorteile wie die anhand der F i g. I beschriebene im Anreicherimgsmoilus wirkende Vorrichtung in bezug aufdie Kanallänge, die Kapazität zwischen Drain/one und Substrat. Kapazität zwischen Gate-Elektrode und Drainzone und die Verhinderung eines DurchgrilTes (punch-through) zu der Soureez-one der Verarmungsschicht, die einen Teil des Drainzoneniiberganges bildet. Die bei der Herstellung dieser Vorrichtung durchzuführenden Vorgänge sind gleich denen ; .'i der Herstellung der Vorrichtung nach Fig. I mit dem Un' Tschied. daß außerdem l'hosphorioiien zur Bildung des N-Ieiienden Filmes 37 implantiert werden.
T-Iipi-711 1 Rlatt 7j-ichnur\oP.T\

Claims (3)

  1. Patentansprüche;
    L Halbleitervorrichtung mit einem Halbleiterkörper von einem ersten Leitungstyp, enthaltend mindestens einen Feldeffekttransistor mit isolierter Gate-Elektrode mit stark dotierten Source-und Drainzonen vom zweiten Leitungstyp, die sich von einer Oberfläche her im Halbleiterkörper erstrecken und ein an die Oberfläche angrenzendes, zwischen den Source- und Drainzonen liegendes Kanalgebiet begrenzen, das mit einem Isoliermaterial überzogen ist, auf dem die Gate-Elektrode angebracht ist, und wobei die Source- und die Drainzonen wenigstens in dem Gebiet, in dem ihr gegenseitiger Abstand minimal ist, einen Teil mit implantierten Ionen eines den zweiten Leitungstyp bestimmenden Dotierungsmaterials enthalten und die Abmessung der Gate-Elektrode im wesentlichen dem Abstand zwischen diesen Teilen entspricht, dadurch gekennzeichnet, daß die implantierten Teile {28,29) der Source- bzw. Drainzonen (26, 28; 27, 29) von einer ionenimplantierten Schicht (30) vom ersten Leitungstyp umgeben sind.
  2. 2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen den implantierten Teilen (28, 29) eine weitere Oberflächenschicht (37) mit implantierten Ionen, die praktisch auf das Kanalgebiet beschränkt sind, und die dünner ist als die erste Schicht (30), vorhanden ist.
  3. 3. Halbleitervorrichtung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Source- und Drainzonen je einen weiteren, stärker dotierten Teil (26,27) enthalten, der sich bis in das unter der implantierten Schicht (30) liegende Halbleitergebiet (22) erstreckt.
DE1913052A 1968-03-11 1969-03-11 Halbleitervorrichtung Expired DE1913052C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB01845/68A GB1261723A (en) 1968-03-11 1968-03-11 Improvements in and relating to semiconductor devices

Publications (2)

Publication Number Publication Date
DE1913052A1 DE1913052A1 (de) 1969-10-02
DE1913052C2 true DE1913052C2 (de) 1983-06-09

Family

ID=9993746

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1913052A Expired DE1913052C2 (de) 1968-03-11 1969-03-11 Halbleitervorrichtung

Country Status (13)

Country Link
US (1) US3653978A (de)
JP (2) JPS5135835B1 (de)
AT (1) AT311417B (de)
BE (1) BE729657A (de)
CA (1) CA934882A (de)
CH (1) CH505473A (de)
DE (1) DE1913052C2 (de)
DK (1) DK135196B (de)
ES (1) ES385205A1 (de)
FR (1) FR2003656A1 (de)
GB (1) GB1261723A (de)
NL (1) NL162253C (de)
NO (1) NO129877B (de)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1316555A (de) * 1969-08-12 1973-05-09
US3895966A (en) * 1969-09-30 1975-07-22 Sprague Electric Co Method of making insulated gate field effect transistor with controlled threshold voltage
US3988761A (en) * 1970-02-06 1976-10-26 Sony Corporation Field-effect transistor and method of making the same
USRE28500E (en) * 1970-12-14 1975-07-29 Low noise field effect transistor with channel having subsurface portion of high conductivity
US3775191A (en) * 1971-06-28 1973-11-27 Bell Canada Northern Electric Modification of channel regions in insulated gate field effect transistors
GB1345818A (en) * 1971-07-27 1974-02-06 Mullard Ltd Semiconductor devices
JPS5123432B2 (de) * 1971-08-26 1976-07-16
US3728161A (en) * 1971-12-28 1973-04-17 Bell Telephone Labor Inc Integrated circuits with ion implanted chan stops
BE792939A (de) * 1972-04-10 1973-04-16 Rca Corp
US3814992A (en) * 1972-06-22 1974-06-04 Ibm High performance fet
US4017887A (en) * 1972-07-25 1977-04-12 The United States Of America As Represented By The Secretary Of The Air Force Method and means for passivation and isolation in semiconductor devices
JPS4951879A (de) * 1972-09-20 1974-05-20
GB1443434A (en) * 1973-01-22 1976-07-21 Mullard Ltd Semiconductor devices
JPS49105490A (de) * 1973-02-07 1974-10-05
US3872491A (en) * 1973-03-08 1975-03-18 Sprague Electric Co Asymmetrical dual-gate FET
US3867204A (en) * 1973-03-19 1975-02-18 Motorola Inc Manufacture of semiconductor devices
JPS5010083A (de) * 1973-05-23 1975-02-01
US3873372A (en) * 1973-07-09 1975-03-25 Ibm Method for producing improved transistor devices
US3983572A (en) * 1973-07-09 1976-09-28 International Business Machines Semiconductor devices
US3855008A (en) * 1973-08-30 1974-12-17 Gen Instrument Corp Mos integrated circuit process
US3898105A (en) * 1973-10-25 1975-08-05 Mostek Corp Method for making FET circuits
US3874937A (en) * 1973-10-31 1975-04-01 Gen Instrument Corp Method for manufacturing metal oxide semiconductor integrated circuit of reduced size
US4075754A (en) * 1974-02-26 1978-02-28 Harris Corporation Self aligned gate for di-CMOS
US3876472A (en) * 1974-04-15 1975-04-08 Rca Corp Method of achieving semiconductor substrates having similar surface resistivity
US3958266A (en) * 1974-04-19 1976-05-18 Rca Corporation Deep depletion insulated gate field effect transistors
US3912545A (en) * 1974-05-13 1975-10-14 Motorola Inc Process and product for making a single supply N-channel silicon gate device
US4001048A (en) * 1974-06-26 1977-01-04 Signetics Corporation Method of making metal oxide semiconductor structures using ion implantation
US4011105A (en) * 1975-09-15 1977-03-08 Mos Technology, Inc. Field inversion control for n-channel device integrated circuits
US4051504A (en) * 1975-10-14 1977-09-27 General Motors Corporation Ion implanted zener diode
US4125415A (en) * 1975-12-22 1978-11-14 Motorola, Inc. Method of making high voltage semiconductor structure
US4075045A (en) * 1976-02-09 1978-02-21 International Business Machines Corporation Method for fabricating FET one-device memory cells with two layers of polycrystalline silicon and fabrication of integrated circuits containing arrays of the memory cells charge storage capacitors utilizing five basic pattern deliberating steps
US4104784A (en) * 1976-06-21 1978-08-08 National Semiconductor Corporation Manufacturing a low voltage n-channel MOSFET device
US4052229A (en) * 1976-06-25 1977-10-04 Intel Corporation Process for preparing a substrate for mos devices of different thresholds
DE2631873C2 (de) * 1976-07-15 1986-07-31 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand
DE2703877C2 (de) * 1977-01-31 1982-06-03 Siemens Ag, 1000 Berlin Und 8000 Muenchen MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung
US4108686A (en) * 1977-07-22 1978-08-22 Rca Corp. Method of making an insulated gate field effect transistor by implanted double counterdoping
US4350991A (en) * 1978-01-06 1982-09-21 International Business Machines Corp. Narrow channel length MOS field effect transistor with field protection region for reduced source-to-substrate capacitance
US4198252A (en) * 1978-04-06 1980-04-15 Rca Corporation MNOS memory device
US4274105A (en) * 1978-12-29 1981-06-16 International Business Machines Corporation MOSFET Substrate sensitivity control
US4393575A (en) * 1979-03-09 1983-07-19 National Semiconductor Corporation Process for manufacturing a JFET with an ion implanted stabilization layer
WO1981000487A1 (en) * 1979-08-13 1981-02-19 Ncr Co Hydrogen annealing process for silicon gate memory device
JPS56155572A (en) * 1980-04-30 1981-12-01 Sanyo Electric Co Ltd Insulated gate field effect type semiconductor device
US4380774A (en) * 1980-12-19 1983-04-19 The United States Of America As Represented By The Secretary Of The Navy High-performance bipolar microwave transistor
US4506436A (en) * 1981-12-21 1985-03-26 International Business Machines Corporation Method for increasing the radiation resistance of charge storage semiconductor devices
JPS593964A (ja) * 1982-06-29 1984-01-10 Semiconductor Res Found 半導体集積回路
US4575746A (en) * 1983-11-28 1986-03-11 Rca Corporation Crossunders for high density SOS integrated circuits
DE3628754A1 (de) * 1986-08-27 1988-03-17 Nordmende Gmbh Fernsehempfaenger mit einem gehaeuse
JPH0797606B2 (ja) * 1986-10-22 1995-10-18 株式会社日立製作所 半導体集積回路装置の製造方法
DE3708170A1 (de) * 1987-03-13 1988-09-22 Electronic Werke Deutschland Gehaeuse fuer ein geraet der unterhaltungselektronik
US4990974A (en) * 1989-03-02 1991-02-05 Thunderbird Technologies, Inc. Fermi threshold field effect transistor
US5369295A (en) * 1992-01-28 1994-11-29 Thunderbird Technologies, Inc. Fermi threshold field effect transistor with reduced gate and diffusion capacitance
US5440160A (en) * 1992-01-28 1995-08-08 Thunderbird Technologies, Inc. High saturation current, low leakage current fermi threshold field effect transistor
US5525822A (en) * 1991-01-28 1996-06-11 Thunderbird Technologies, Inc. Fermi threshold field effect transistor including doping gradient regions
DE4106533A1 (de) * 1991-03-01 1992-09-03 Electronic Werke Deutschland Gehaeuse fuer einen fernsehempfaenger
US5543654A (en) * 1992-01-28 1996-08-06 Thunderbird Technologies, Inc. Contoured-tub fermi-threshold field effect transistor and method of forming same
US5367186A (en) * 1992-01-28 1994-11-22 Thunderbird Technologies, Inc. Bounded tub fermi threshold field effect transistor
US5786620A (en) * 1992-01-28 1998-07-28 Thunderbird Technologies, Inc. Fermi-threshold field effect transistors including source/drain pocket implants and methods of fabricating same
US5814869A (en) * 1992-01-28 1998-09-29 Thunderbird Technologies, Inc. Short channel fermi-threshold field effect transistors
US5401987A (en) * 1993-12-01 1995-03-28 Imp, Inc. Self-cascoding CMOS device
KR100273291B1 (ko) * 1998-04-20 2001-01-15 김영환 모스 전계 효과 트랜지스터의 제조 방법
JP2005026464A (ja) * 2003-07-02 2005-01-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPWO2007004258A1 (ja) 2005-06-30 2009-01-22 スパンション エルエルシー 半導体装置、およびその製造方法
US8930394B2 (en) * 2010-08-17 2015-01-06 Fujitsu Limited Querying sensor data stored as binary decision diagrams
US9002781B2 (en) 2010-08-17 2015-04-07 Fujitsu Limited Annotating environmental data represented by characteristic functions
US8874607B2 (en) * 2010-08-17 2014-10-28 Fujitsu Limited Representing sensor data as binary decision diagrams
US9138143B2 (en) 2010-08-17 2015-09-22 Fujitsu Limited Annotating medical data represented by characteristic functions
US9176819B2 (en) 2011-09-23 2015-11-03 Fujitsu Limited Detecting sensor malfunctions using compression analysis of binary decision diagrams
US9075908B2 (en) 2011-09-23 2015-07-07 Fujitsu Limited Partitioning medical binary decision diagrams for size optimization

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3328210A (en) * 1964-10-26 1967-06-27 North American Aviation Inc Method of treating semiconductor device by ionic bombardment
DE1439740A1 (de) * 1964-11-06 1970-01-22 Telefunken Patent Feldeffekttransistor mit isolierter Steuerelektrode
US3305708A (en) * 1964-11-25 1967-02-21 Rca Corp Insulated-gate field-effect semiconductor device
US3417464A (en) * 1965-05-21 1968-12-24 Ibm Method for fabricating insulated-gate field-effect transistors
US3388009A (en) * 1965-06-23 1968-06-11 Ion Physics Corp Method of forming a p-n junction by an ionic beam
US3341754A (en) * 1966-01-20 1967-09-12 Ion Physics Corp Semiconductor resistor containing interstitial and substitutional ions formed by an ion implantation method
NL149638B (nl) * 1966-04-14 1976-05-17 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting bevattende ten minste een veldeffecttransistor, en halfgeleiderinrichting, vervaardigd volgens deze werkwijze.
US3413531A (en) * 1966-09-06 1968-11-26 Ion Physics Corp High frequency field effect transistor
US3472712A (en) * 1966-10-27 1969-10-14 Hughes Aircraft Co Field-effect device with insulated gate
US3515956A (en) * 1967-10-16 1970-06-02 Ion Physics Corp High-voltage semiconductor device having a guard ring containing substitutionally active ions in interstitial positions

Also Published As

Publication number Publication date
BE729657A (de) 1969-09-10
AT311417B (de) 1973-11-12
NL162253C (nl) 1980-04-15
NO129877B (de) 1974-06-04
GB1261723A (en) 1972-01-26
US3653978A (en) 1972-04-04
DK135196B (da) 1977-03-14
NL6903441A (de) 1969-09-15
CH505473A (de) 1971-03-31
ES385205A1 (es) 1973-04-01
CA934882A (en) 1973-10-02
FR2003656A1 (de) 1969-11-14
NL162253B (nl) 1979-11-15
DE1913052A1 (de) 1969-10-02
DK135196C (de) 1977-08-29
JPS5134269B1 (de) 1976-09-25
JPS5135835B1 (de) 1976-10-05

Similar Documents

Publication Publication Date Title
DE1913052C2 (de) Halbleitervorrichtung
DE2814973C2 (de) Verfahren zur Herstellung eines Speicher-Feldeffekttransistors
DE2904769C2 (de) V-Nut-MOS-Feldeffekttransistor
DE4112072C2 (de) MIS-Transistor mit hoher Stehspannung und Verfahren zu seiner Herstellung
DE2837028C2 (de)
DE2611338C3 (de) Feldeffekttransistor mit sehr kurzer Kanallange
DE2160427C3 (de)
DE2719314A1 (de) Isolierschicht-feldeffekttransistor
DE2060333C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode
DE3135269A1 (de) Halbleiteranordnung mit herabgesetzter oberflaechenfeldstaerke
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE19954352A1 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE2242026A1 (de) Mis-feldeffekttransistor
DE2932043C2 (de) Feldgesteuerter Thyristor und Verfahren zu seiner Herstellung
DE2326751A1 (de) Halbleiter-speichervorrichtung und feldeffekttransistor, der fuer die verwendung in dieser vorrichtung geeignet ist
DE1965799C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE3047738A1 (de) Halbleiteranordnung
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1614300C3 (de) Feldeffekttransistor mit isolierter Gateelektrode
DE2832154C2 (de)
DE2500047A1 (de) Verfahren zur herstellung von metalloxid-halbleitereinrichtungen
DE2941268C2 (de)
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE1564151C3 (de) Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren
DE2545871A1 (de) Feldeffekttransistor mit verbesserter stabilitaet des schwellwertes

Legal Events

Date Code Title Description
8181 Inventor (new situation)

Free format text: ROBINSON, DAVID PHYTIAN, STANMORE, MIDDLESEX, GB KERR, JOHN ANTHONY, HARROW, MIDDLESEX, GB BEALE, JULIAN ROBERT ANTHONY, REIGATE, SURREY, GB SHANNON, JOHN MARTIN, REDHILL, SURREY, GB DAS, MUKUNDA BEHARI, THORNTON HEATH, SURREY, GB

D2 Grant after examination
8364 No opposition during term of opposition