DE19525428C2

DE19525428C2 - Spektrum-Aufspreiz-Kommunikationssystem

Info

Publication number: DE19525428C2
Application number: DE1995125428
Authority: DE
Inventors: Satoru Ishii; Atsushi Hoshikuki
Original assignee: Futaba Corp
Current assignee: Futaba Corp
Priority date: 1994-07-12
Filing date: 1995-07-12
Publication date: 2000-10-26
Anticipated expiration: 2015-07-13
Also published as: DE19525428A1; JPH0832485A; US5838717A; JP2737655B2

Description

Die Erfindung bezieht sich auf ein DS-FH-SS- Kommunikationssystem.

Ein Kommunikationssystem mit Spektrum-Aufspreizung ("spectrum spread", SS) ist aus dem Stand der Technik bekannt und ein gerichtetes Aufspreizsystem ("direction spread", im folgenden als "DS-System" bezeichnet) ein Frequenz-Sprungsystem ("fre quence hopping", im folgenden als "FH-System" bezeichnet), sowie ein hybrides DS/FH-System mit einer Kombination aus ei nem DS-System und einem FH-System und ähnliches wurde für die Spektrum-Aufspreiz-Kommunikation vorgeschlagen.

Das DS-System ist geeignet, ursprüngliche Daten einer DS-Mo dulation mittels einer Kodesequenz zu unterwerfen, die Auf spreiz-Kodesequenz genannt wird, wodurch eine Kommunikation zustande kommt. Für diesen Zweck ist sie so aufgebaut, daß das Spektrum eines Signal durch DS-Modulation aufgespreizt wird, um die Rausch-Widerstandseigenschaften zu verbessern.

Als eine Kodesequenz zum Aufspreizen des Spektrums des Si gnals wird im allgemeinen eine Pseudorausch-Sequenzkode ("pseudo noise", PN) verwendet.

Das FH-System ist geeignet, eine Kommunikation durch Umschal ten der Frequenzkanäle in einem vorbestimmten Zyklus in einer pseudostatistischen Reihenfolge und in einer vorbestimmten Reihenfolge durchzuführen. Es wird klassifiziert in ein schnelles FH-System und in ein langsames FH-System. Das schnelle FH-System ist geeignet, Daten von einem Bit während der Beibehaltung von einem Frequenzkanal zu übertragen und das langsame FH-System ist geeignet, Daten mit mehreren Bits (Rahmen) während einer Frequenzkanal-Beibehaltung zu übertra gen.

Das Hybrid-DS/FH-System ist geeignet, die Vorteile sowohl des DS-Systems wie auch des FH-Systems zu vereinen und wird im allgemeinen in einer solchen Weise aufgebaut, wie es in Fig. 7 gezeigt ist.

In Fig. 7 bezeichnet Bezugszeichen 102 einen DS-Aufspreiz-Ko degenerator zum Erzeugen eines Aufspreizkodes wie beispiels weise ein PN-Kode oder ähnliches; 103 ist ein DC-Aufspreiz- Vervielfacher zum Vervielfachen einer Eingangsdatensequenz 101 durch den DS-Aufspreizkode, um die Sequenz einer DS-Modu lation zu unterwerfen; 104 ist ein FH-Aufspreiz-Kodegenerator zum Erzeugen eines FH-Aufspreizkodes für jeden Frequenzkanal einer pseudostatistischen Reihenfolge; 105 ist ein FH-Auf spreiz-Vervielfacher zum Vervielfachen der DS-modulierten Da tensequenz durch den FH-Aufspreizkode, um sie einer FH-Modu lation zu unterwerfen; und 106 ist eine Übertragungsantenne, die als Übertragungseinrichtung dient. Alle Komponenten, vom DS-Aufspreiz-Kodegenerator 102 bis zur Übertragungsantenne 106, wirken zusammen und bilden einen Senderabschnitt 100.

Bezugszeichen 111 bezeichnet eine Empfangsantenne; 112 einen inverseen FH-Aufspreiz-Vervielfacher zum Vervielfachen eines Empfangssignals durch einen FH-Aufspreizkode, um diesen einer FH-Modulation zu unterwerfen; 113 ist ein FH-Aufspreiz-Kode generator zum Erzeugen eines FH-Aufspreizkodes, identisch zu dem von dem FH-Aufspreiz-Kodegenerator 104; 114 ist ein DS- Aufspreiz-Kodegenerator zum Erzeugen eines DS-Aufspreizkodes, identisch zu dem von dem DS-Aufspreiz-Kodegenerator 102; und 115 ist ein inverser DS-Aufspreiz-Vervielfacher für eine FH- modulierte Datensequenz durch eine DS-Aufspreiz-Kodesequenz, um diese einer DS-Demodulation zu unterwerfen. Alle Komponen ten, von der Empfangsantenne 111 bis zur DS-Invers-Aufspreiz- Vervielfacher 115, wirken zusammen und bilden einen Empfangs abschnitt 110.

Nun wird die Betriebsweise des Kommunikationssystems von Fig. 7, das wie oben beschrieben aufgebaut ist, mit Bezug auf die Fig. 8A bis 8D und 9 beschrieben.

Die Eingangsdatenfrequenz 101 umfaßt Rahmen, wie es in Fig. 8A gezeigt ist, die jeweils aus einer Anzahl von Bits und Ru heperioden, die zwischen den Rahmen definiert sind, gebildet werden. Die Ruheperiode wird später beschrieben.

Die Eingangsdatenfrequenz 101 wird modifiziert durch einen DS-Aufspreizkode (Fig. 8B) in einem Zyklus für jedes Bit in dem DS-Aufspreiz-Vervielfacher 103, wodurch ein DS-modulier tes Signal C erhalten wird, wie in Fig. 8C gezeigt ist. Der DS-Aufspreizkode, wie er in Fig. 8B vergrößert gezeigt ist, ist so aufgebaut, daß ein Zyklus desselben in einem Muster einer Pulswellenform mit einer Anzahl von Bits gebildet ist und durch eine PN-Kodesequenz dargestellt wird. Die PN-Ko desequenz hat eine Spektrumsaufspreizung in einer Weise, ähn lich zu der des weißen Rauschens, sodaß die DS-Modulation dazu führt, daß die Eingangsdatensequenz spektrumaufgespreizt wird.

Das DS-modulierte Signal C wird dann eingespeist in den FH- Aufspreizkode-Vervielfacher 105, worin es vervielfacht wird mit einem FH-Aufspreizkode, der durch Umänderung der Fre quenzkanäle f1 bis f5 in einer vorbestimmten Pseudoordnung erzeugt wird. Diese Ergebnisse in dem FH-Aufspreiz-Multipli zierer 105 erzeugen ein FH-moduliertes Signal, das einem Fre quenzspringen unterworfen wird, wie es in Fig. 7D gezeigt ist. Insbesondere ein erster Rahmen der Eingangsdatensequenz 101 wird moduliert durch den Frequenzkanal f1 und dann ausge geben. Ähnlich wird ein zweiter Rahmen moduliert durch den Frequenzkanal f2, ein dritter Rahmen wird moduliert durch den Frequenzkanal f3, ein vierter Rahmen wird moduliert durch den Frequenzkanal f4 und ein fünfter Rahmen wird moduliert durch den Frequenzkanal f5 (nicht gezeigt).

Die FH-Modulation, die so ausgeführt wurde, führt dazu, daß das Spektrum der Eingangsdatenfrequenz weiter aufgespreizt wird.

Der FH-Aufspreizkode, der die Frequenzkanäle f1 bis f5 um faßt, wird in einem vorbestimmten Zyklus und Muster wieder holt, in welchem die Frequenzkanäle, die umgeändert werden, vorbestimmt sind in einer Weise, die jeweils unterschiedlich ist, abhängig von den Stationen. Weiterhin sind Ruheperioden zwischen den Frequenzkanälen definiert, die jeweils vorgese hen sind, um sicherzustellen, daß die Ausgabe einer Frequenz von jedem der Frequenzkanäle stabil umgeändert wird, während des Umänderns der Frequenzkanäle.

Die DS-Modulation durch den DS-Aufspreizkode wird in einer solchen Weise ausgeführt, wie es in Fig. 9 gezeigt ist. Ins besondere werden die Grundbanddaten, die Eingangsdaten 101 so definiert, daß sie beispielsweise "010011---" sind, deren Pulswellenform durch die Vergrößerung A in Fig. 9 gezeigt ist. Weiterhin wird der DS-Aufspreizkode wiederholt erzeugt, so daß eine Pulsperiode eines Bits der Grundbanddaten einen Zyklus bildet, wie durch die Vergrößerung B in Fig. 9 gezeigt ist.

Der DS-Aufspreiz-Multiplizierer 103 umfaßt im allgemeinen ein Exklusiv-ODER-Schaltkreis (EX-OR), so daß der DS-Aufspreiz kode davon erzeugt wird, wenn die Grundbanddaten gleich "0" sind, wohingegen er einer Phaseninversion unterworfen wird, wenn die Daten gleich "1" sind. Auf diese Weise erzeugt der DS-Aufspreiz-Multiplizierer 103 eine DS-modulierte Datense quenz, wie durch die Vergrößerung C in Fig. 9 angezeigt ist, die nur invertiert ist, wenn die Grundbanddaten gleich "1" sind.

In dem Empfangsabschnitt 110 wird das Signal, das von dem FH- Aufspreiz-Multiplizierer 105 durch die Übertragungsantenne 106 erzeugt wird, von der Empfangsantenne 111 empfangen und in den inversen FH-Aufspreiz-Multiplizierer 112 eingespeist, welcher das Signal mit einem FH-Aufspreizkode multipliziert, der von dem FH-Aufspreiz-Kodegenerator 113 erzeugt wird. Der FH-Aufspreizkode ist identisch mit dem FH-Aufspreizkode, der von dem FH-Aufspreiz-Kodegenerator 104 des Senderabschnittes 100 erzeugt wird, was zu einer FH-Demodulation durch den in versen FH-Multiplizierer 112 führt.

Die so ausgeführte FH-Demodulation führt dazu, daß der FH-Auf spreizkode in ein Signal demoduliert wird, auf welchem eine DS-Demodulation ausgeführt wird. Die Signal- oder Datensequenz, die man so erhält, wird dann in den inversen DS-Aufspreiz- Multiplizierer 115 eingespeist, und mit einem DS-Aufspreiz kode multipliziert. Insbesondere in dem inversen DS-Auf spreiz-Multiplizierer 115 wird das Signal mit einem DS-Auf spreizkode multipliziert, der von dem DS-Aufspreiz-Kodegene rator 115 erzeugt wird, und identisch mit dem DS-Aufspreiz kode ist, der von dem DS-Aufspreiz-Kodegenerator 102 des Sen derabschnittes 100 erzeugt wird.

Der inverse DS-Aufspreiz-Multiplizierer 112 umfaßt im allge meinen einen Multiplizierer, der von einem EX-OR gebildet wird, und eine Korrelationseinheit, die von einem Integrator zum Integrieren eines Ausgangs des Multiplizierers in einem Zyklus des Aufspreiz-Kodes gebildet wird. Wenn daher die DS- Aufspreizkodes identisch in Phase zueinander sind, erzeugt der Multiplizierer ein Korrelationssignal mit negativer Spitze; wenn dagegen beide in Bezug zueinander in Phase in vertiert sind, wird ein Korrelationssignal mit einer positi ven Spitze erzeugt. Dies wird verwendet zur Ausgabe einer "0" als demodulierte Daten, wenn eine negative Korrelationsspitze ausgegeben wird, und "1", wenn eine positive Korrelations spitze ausgegeben wird. Dadurch können die Grundbanddaten, die von dem Sendeabschnitt 100 übertragen werden, regeneriert werden.

Ein SS-Kommunikationssystem wie beispielsweise ein hybrides DS/FH-Kommunikationssystem, das oben beschrieben wurde, oder andere Systeme ergeben einen Kommunikationsweg, der ein brei tes Frequenzband einnimmt, aufgrund der Aufspreizung eines Spektrums eines Signals. Jedoch ergibt sich eine Verbesserung des S/N aufgrund der Verwendung einer Korrelation zwischen dem FH-Aufspreizkode und dem DS-Aufspreizkode. Weiterhin er laubt eine Anordnung der Kodes orthogonal zueinander zwischen Stationen zu den FH-Aufspreizkode und DS-Aufspreizkode, daß das SS-Kommunikationssystem ein Frequenzband in einer Weise verwendet, die einer Anzahl von Stationen gemeinsam ist. Wei terhin zeigt das SS-Kommunikationssystem verbesserte Rausch widerstandseigenschaften aufgrund der Aufspreizung eines Spektrums eines Signals.

Jedoch besteht bei dem SS-Kommunikationssystem die Möglich keit, daß Daten gelöscht werden, wenn Rauschen in einer be stimmten Frequenz in dem Übertragungsweg auftritt. Dieser Nachteil wird mit Bezug auf Fig. 10 im folgenden beschrieben.

Es wird angenommen, daß eine Datensequenz von einem Sendeab schnitt 100 einer FH-Modulation ausgesetzt wird, was zu einem Springen der Frequenzkanäle führt, wie durch f1, f2, f3, f4, f5, f6, f7, f8, f9, f10, f11, - in Fig. 10 gezeigt ist.

Wenn Rauschen bei einer bestimmten Frequenz in einem Fre quenzband des Frequenzkanals f5 in einem Übertragungsweg auf tritt, bildet das Rauschen ein Interferenzsignal mit Bezug auf den Frequenzkanal f5, wie in Fig. 10 gezeigt ist.

Das Auftreten der Interferenz (im folgenden als "Hit" be zeichnet) führt zu einem Bitfehler, wodurch die Fehlerrate erhöht wird. In dieser Hinsicht führt das Auftreten von Hits in dem langsamen FH-System oder hybriden DS/FH-System zur Übertragung einer Anzahl von Bits eines Rahmes in einem Fre quenzkanal; wenn daher beispielsweise Rauschen mit dem Fre quenzkanal f5 interferiert, dann löscht das System alle Daten in einem Rahmen des Frequenzkanals f5.

Daher ist es erforderlich, Daten identisch zu den gelöschten Daten erneut zu übertragen. Dies erhöht jedoch den Aufwand und führt zu einer Absenkung der Geschwindigkeit, wodurch die Übertragungseffizienz hochgradig beeinträchtigt wird.

Um dieses Problem zu lösen, wurde vorgeschlagen, die Fehler korrektur unter Verwendung eines "read-solomon (RS)"-Kodes oder ähnliches durchzuführen, so daß ein falsches Bit für die Regeneration korrigiert wird. Jedoch ist dies nicht möglich, wenn Daten in dem ganzen Rahmen falsch sind. Außerdem führt ein Fehlerkorrekturkode zur Addition von fehlerkorrigierten Daten zu den übertragenen Daten, wodurch die Redundanz erhöht wird und die Übertragungsgeschwindigkeit vermindert wird.

Aus der DE 36 06 354 A1 ist ein Verfahren zur Übermittlung von Daten über die Leitungen eines Stromnetzes bekannt, wobei zur Verringerung der Fehlerrate bei der Übermittlung dieselbe Information mehrmals zu unterschiedlichen Zeiten und mittels unterschiedlicher Trägerfrequenzen übertragen wird. Die Daten werden durch Phasenumtastung auf die Trägerfrequenz aufmoduliert. Es handelt sich somit um ein FH-System zur Verringerung der Fehlerrate.

Aus "HAGMANNS, ANT Nachrichtentechn. Berichte 1993, Heft 10, Seiten 72 bis 81" ist eine Kombination aus einem DS-SS-Verfahren zur Übertragung im Rahmen eines zellularen ZMDA-Systems. Es handelt sich hierbei um eine DS-FH-SS-Übertragung mit Interleaving, wobei zum Zwecke des Interleavings D-mal wiederholt übertragen wird, was zu einer Aufspreizung der Bandbreite führt. Es soll ein geeignetes Interleaving Verfahren angewendet werden, um in den Diversity-Grad um den Faktor D zu erhöhen. Die gleiche Information wird hierbei mehrfach übertragen.

Aus "MOENECLAEY, AEÜ, Vol. 45 (1991), Seiten 11 bis 17" ist ein hybrides DS-SFH- SSMA-System ohne Interleaving bekannt. Folglich wird bei diesem System das Problem nicht gelöst, das bei der Übertragung einer Information auftritt, wenn eine bestimmte Frequenz gestört ist und dadurch der bei der Frequenz übertragene Informationsblock fehlerhaft übertragen wird.

Aus der DE 40 27 496 A1 ist ein Spreizverfahren mit Hilfe einer Umsetzmatrix bekannt, wobei die Qualität der Übertragung empfängerseitig überwacht wird.

Aus "Electronics Letters 29 (1993) Nr. 5, Seiten 437 und 438" ist ein System bekannt, bei dem zunächst mit einem TRELLIS-Code moduliert wird (TCM), so dann in einem Block- Interleaver ein Interleaving durchgeführt und schließlich vor der Übertragung ein SFH durchgeführt wird. In dem Block-Interleaver werden die codierten Eingangsdaten einem Interleaving unterworfen, das blockweise erfolgt.

"IEEE Journal on Selected Areas in Communications, 8 (1990), Nr. 5, Seiten 823 bis 836" ist eine Kombination aus einem FH-System und Interleaving bekannt, wobei Diversity dem System dadurch zugefügt wird, dass jedes der Symbole mehrfach in verschiedenen Bursts übertragen wird.

Aus "Electronics and Communications in Japan, Part. 1, 75 (1992), N. 4, Seiten 46 bis 57" ist ein DS-SS-Kommunikationssystem mit Chip-Interleaving bekannt. Das FH wird nicht angewendet, so dass auch die damit verbundenen Probleme bei diesem System nicht auftreten.

Aus "AEÜ 33 (1979, Heft 7/8, Seiten 269 bis 277" ist ein kombiniertes FH-DPS-K-System bekannt, wobei Diversity durch Mehrfachübertragung erreicht wird. Als Codierung wird eine fehlercodierte Codierung angewendet.

Bei den vorstehend genannten Beispielen aus dem Stand der Technik, bei denen ein Hybridsystem aus DS und FH hingesetzt wird, tritt das Problem aus, dass Daten aufgrund ein Interferenzsignales bei einer speziellen Frequenz, die als eine der Frequenzen bei dem FH verwendet wird, verloren gehen. Daher werden auch die gleichen Daten mehrfach übertragen bei unterschiedlichen Frequenzen. Mit anderen Worten muss ein Rahmen mehrfach übertragen werden, damit er auf jeden Fall empfängerseitig decodiert werden kann, auch wenn einer der beiden verschiedenen Frequenzen übertragenen Rahmen verloren geht.

Demgegenüber liegt der Erfindung die Aufgabe zugrunde, ein DS-FH-SS- Kommunikationssystem mit Interleaving anzugeben, welches eine Erhöhung in der Fehlerrate von modulierten Daten unabhängig vom Auftreten von Interferenzen oder Hits vermeidet, und eine Verminderung der Übertragungsgeschwindigkeit verhindert.

Zur Lösung dieser Aufgabe ist das erfindungsgemäße S-FH-SS-Kommunikationssystem in der in dem Anspruch angegebenen Weise gekennzeichnet. Durch die Kombination von DS, FH und Interleaving wird in vorteilhafter Weise erreicht, dass die Übertragungsgeschwindigkeit durch das Interleaving nicht beeinträchtigt wird, da bei dem Interleaving die Information oder Blöcke nicht mehrmals übertragen werden müssen, und die Fehlerrate wird niedrig gehalten, weil sie auf dreifache Weise vermindert wird, nämlich durch DS-FH und Interleaving

Bei dem erfindungsgemäßen System werden die einzelnen Chips den verschiedenen Rahmen zugeordnet, die dann bei unterschiedlichen Frequenzen übertragen werden. Ein Feldumsetzer wird zwischen DS und FH-Mulipliziereren verwendet. Auf der Senderseite nimmt der Feldumsetzer ein Chip von jedem Bit der Eingangsdatensequenzen und verteilt die Chips nacheinander auf die verschiedenen Rahmen, die bei den verschiedenen Frequenzen übertragen werden. Die Chips der zweiten Eingangsdatensequenz werden die zweiten Chips in jedem Rahmen usw. Wenn eine Interferenz bei einer speziellen Frequenz auftritt, kann der Rahmen, der bei dieser Frequenz übertragen wird, zerstört werden. Da der Rahmen jedoch nur aus Chips von unterschiedlichen Sequenzen der ursprünglichen Bits besteht, geht nur ein Chip pro Bit verloren, und die restlichen Chips von jedem Bit können zur Rekonstruktion des ursprünglichen Signales verwendet werden, ohne dass die gleiche Information erneut gesendet werden muss. Auch das DS-Verfahren am Eingang ist vorteilhaft, da dadurch der Feldumsetzer vereinfacht wird und effektiver arbeiten kann.

Im folgenden werden bevorzugte Ausführungsformen der Erfin dung in Bezug zu den begleitenden Zeichnungen beschrieben, in welchen:

Fig. 1 ein Blockdiagramm ist, das eine Ausführungsform eines Spektrum-Aufspreiz-Kommunikationssystemes gemäß der Erfindung zeigt;

Fig. 2 ein Zeitdiagramm ist, das eine DS-Modulation in dem Spektrum-Aufspreiz-Kommunikationssystem von Fig. 1 zeigt;

Fig. 3 eine diagrammatische Ansicht ist, die eine Feldkon version in dem Spektrum-Aufspreiz-Kommunikationssy stem von Fig. 1 zeigt;

Fig. 4 eine diagrammatische Ansicht ist, die eine inverse Feldkonversion in dem Spektrum-Aufspreiz-Kommunikati onssystem von Fig. 1 zeigt;

Fig. 5 ein Zeitdiagramm ist, das eine DS-Modulation in dem Spektrum-Aufspreiz-Kommunikationssystem von Fig. 1 zeigt;

Fig. 6(a) und 6(b) jeweils diagrammatische Ansichten sind, die einen Feldkonverter zeigen;

Fig. 7 ein Blockdiagramm ist, das ein konventionelles Spek trum-Aufspreiz-Kommunikationssystem;

Fig. 8 ein Zeitdiagramm ist, das eine DS-Modulation in dem konventionellen Spektrum-Aufspreiz-Kommunikationssy stem von Fig. 7 zeigt;

Fig. 9 ein Zeitdiagramm ist, das eine DS/FH-Modulation in dem konventionellen Spektrum-Aufspreiz-Kommunikati onssystem von Fig. 7 zeigt; und

Fig. 10 eine graphische Darstellung ist, die eine Interferenz in dem konventionellen Spektrum-Aufspreiz-Kommunika tionssystem zeigt.

Mit Bezug auf Fig. 1 bezeichnet Bezugszeichen 2 einen DS-Auf spreiz-Multiplizierer zum Multiplizieren einer Eingangsdaten frequenz 1 mit einem DS-Aufspreizkode-Untersequenz B, um sie einer DS-Modulation zu unterwerfen; Bezugszeichen 3 ist ein DS-Aufspreiz-Kodegenerator zum Erzeugen der DS-Aufspreizko desequenz B, wie beispielsweise ein PN-Kode oder ähnlichem; Bezugszeichen 4 ist ein Feldkonverter zum Konvertieren eines Datenfeldes der DS-modulierten Datensequenz; Bezugszeichen 5 bezeichnet einen FH-Aufspreiz-Kodegenerator zum Erzeugen ei ner FH-Aufspreiz-Kodesequenz mit Frequenzkanälen in einer pseudostatistischen Ordnung; Bezugszeichen 6 ist ein FH-Auf spreiz-Multiplizierer zum Multiplizieren der Datensequenz, von welcher ein Feld konvertiert wird durch die FH-Aufspreiz- Kodesequenz, um die Datensequenz einer FH-Modulation zu un terwerfen; und Bezugszeichen 7 ist eine Sendeantenne, die als eine Sendeeinrichtung wirkt. Auf diese Weise wirken die Kom ponenten von dem DS-Aufspreiz-Multiplizierer 2 bis zur Sende antenne 7 zusammen und bilden einen Senderabschnitt.

Weiterhin bezeichnet Bezugszeichen 8 eine Empfangsantenne, Bezugszeichen 9 einen inversen FH-Aufspreiz-Multiplizierer zum Multiplizieren eines Empfangssignals mit einer FH-Auf spreiz-Kodesequenz, um dieses einer FH-Demodulation zu unter werfen; Bezugszeichen 11 ist ein inverser Feldkkonverter zur Umkehr eines Datenfeldes, das von dem Feldkonverter 4 konver tiert wurde, in ein ursprüngliches Datenfeld F; 12 ist ein DS-Aufspreiz-Kodegenerator zum Erzeugen einer DS-Aufspreiz- Kodesequenz H, identisch mit der des DS-Aufspreiz-Kodegenera tors 3 des Senderabschnitts; und 13 ist ein inverser DS-Auf spreiz-Multiplizierer zum Multiplizieren der Datensequenz, die auf das ursprüngliche Datenfeld F durch die DS-Aufspreiz- Kodesequenz H zurückgeführt wurde, um diese einer DS-Modula tion zu unterwerfen, so daß die Komponenten von der Empfangs antenne 8 bis zum DS-Invers-Multiplizierer zusammenwirken, um einen Empfangsabschnitt zu bilden.

Nun wird die Betriebsweise des Spektrum-Aufspreiz-Kommunika tionssystems der beschriebenen Ausführungsform mit Bezug auf die Fig. 2 bis 6 wie auch Fig. 1 beschrieben. In der be schriebenen Ausführungsform kann die DS-Aufspreizung und die FH-Aufspreizung der Datensequenz im wesentlichen in der glei chen Weise ausgeführt werden, wie bei einem konventionellen Spektrum-Aufspreiz-Kommunikationssystem, wie es mit Bezug auf die Fig. 7-10 schon beschrieben wurde.

Fig. 2 zeigt eine DS-Aufspreizung, die an einer Eingangsda tensequenz oder einer Grundbanddatensequenz (Vergrößerung A) ausgeführt wurde. In Fig. 2 bezeichnet die Abszissenachse die Zeit und ist vergrößert dargestellt aus Gründen der Klarheit, so daß nur die ersten zwei Bits der Grundbanddatensequenz ge zeigt sind.

Wie in Fig. 2 gezeigt ist, erzeugt der DS-Aufspreiz-Kodegene rator 3 eine DS-Aufspreiz-Kodesequenz an einem Zyklus, wäh rend der Periode von einem Bit der Grundbanddatensequenz und der DS-Aufspreiz-Multiplizierer 2 multipliziert die Grund banddatensequenz mit der DS-Aufspreiz-Kodesequenz. Der DS- Aufspreiz-Multiplizierer 2 kann beispielsweise einen EX-OR- Schaltkreis umfassen. Ein erstes Bit der Grundbanddatense quenz ist "0", wie es in Fig. 2 gezeigt ist, so daß die DS- Aufspreiz-Kodesequenz von dem Multiplizierer 2 so wie sie ist ausgegeben wird (Vergrößerung C in Fig. 2); dahingegen ist ein zweites Bit der Grundbanddatensequenz gleich "1", so daß der Multiplizierer 2 die DS-Aufspreiz-Kodesequenz erzeugt, wobei eine Phase der Sequenz invertiert wird, wie es durch die Ver größerung A in Fig. 2 gezeigt ist.

Wenn daher die DS-Aufspreiz-Kodesequenz definiert ist, bei spielsweise als "110010", dann führt die DS-Modulation der zwei Bits "01" der Grundbanddatensequenz durch den DS-Auf spreiz-Multiplizierer 2 zu einer Datensequenz von "11100100001101" wie durch die Vergrößerung C in Fig. 2 ge zeigt ist. Insbesonderre führt die DS-Modulation dazu, daß ein Bit der Grundbanddatensequenz wiedergegeben wird durch sieben Bits der DS-Aufspreiz-Kodesequenz.

Der Ausdruck "ein Chip", der hier verwendet wird, bedeutet ein Bit der DS-Aufspreiz-Kodesequenz, wie durch die Vergröße rung B in Fig. 2 gezeigt ist und daher wird ein Bit der Grundbanddatensequenz wiedergegeben durch sieben Chips.

Im folgenden wird die Datenfeldkonversion, die vom dem Feld konverter 4 durchgeführt, mit Bzeug auf Fig. 3 beschrieben. Fig. 3 zeigt eine DS-modulierte Datensequenz, welche in Feld konverter 4 eingespeist wird, wie durch die Vergrößerung C gezeigt ist. In dem Feldkonverter 4 wird das erste von jedem der sieben Chips der DS-Aufspreizsequenz, welches einen Bit der DS-modulierten Grundbanddatensequenz wiedergibt, gesam melt, um einen ersten FH-Rahmen I zu ergeben.

In der gezeigten Ausführungsform umfaßt der FH-Rahmen 8 Bits, so daß zur Konversion des Feldes der Datensequenz, um einen ersten FH-Rahmen I herzustellen, Daten auf dem ersten Chip der DS-modulierten Datensequenz bei jedem der acht Zyklen er halten werden durch Unterwerfen der acht Bits der Grundband datensequenz einer DS-Modulation gesammelt werden, um einen FH-Rahmen zu ergeben.

Dann werden nur die Daten des zweiten Chips der DS-modulier ten Datensequenz an jedem der acht Zyklen gesammelt, um einen zweiten FH-Rahmen II zu ergeben. Ähnlich werden die Daten auf jedem dritten der sieben Chips der DS-modulierten Datenzse quenz bei jeder der acht Zyklen gesammelt, um einen dritten bis siebten FH-Rahmen III bis VII jeweils zu ergeben.

Die so ausgeführte Feldkonversion der DS-modulierten Datense quenz erlaubt es, einen ersten bis siebten FH-Rahmen I-VII herzuzstellen, die den FH-Aufspreiz-Multiplizierer 6 nachein ander zugeführt werden, so daß der FH-Aufspreiz-Multiplizie rer 6 die FH-Rahmen mit einer FH-Aufspreiz-Kodesequenz 6 mul tipliziert, welche von dem FH-Aufspreiz-Kodegenerator 5 er zeugt wird. Dies führt dazu, daß der FH-Aufspreiz-Multipli zierer 6 ein FH-moduliertes Signal ergibt, welches einem Fre quenzspringen unterworfen wird, wie durch E in Fig. 3 ange zeigt ist.

Insbesondere wird der erste FH-Rahmen I moduliert durch eine Kanalfrequenz f1 und der zweite FH-Rahmen II wird moduliert durch eine Kanalfrequenz f2. Ähnlich werden die dritten bis siebten FH-Rahmen III bis VII moduliert durch die Kanalfre quenzen f3 bis f7, wodurch ein Frequenzkanalmuster mit einer pseudostatistischen Reihenfolge erzeugt wird, wie es in Fig. 3 gezeigt ist.

Ein FH-moduliertes Signal, das von jedem der Kanalfrequenzen f1 bis f7 springen, wird dann von der Sendeantenne 7 des Sen derabschnittes übertragen.

Das FH-modulierte Signal wird dann von der Empfangsantenne 8 empfangen, wobei das Signal durch Bezugszeichen E' in Fig. 4 bezeichnet ist. Das Signal wird dann in den FH-Inverser-Auf spreiz-Multiplizierer 9 eingespeist, welcher das Signal mit einer FH-Aufspreiz-Kodesequenz multipliziert, die die Kanal frequenzen f1 bis f7 umfaßt, welche von den FH-Aufspreiz-Ko degenerator 10 zugeführt wird. Der FH-Aufspreizkode-Multipli zierer läuft gleich zu dem FH-Aufspreizkode, der von dem FH- Aufspreiz-Kodegenerator 5 erzeugt wird, so daß eine FH-demo dulierte Datensequenz von dem FH-inversen Aufspreiz-Multipli zierer 9 erzeugt wird. Die FH-demodulierte Datensequenz wird dann in einen inversen Feldkonverter 11 eingespeist.

Der inverse Feldkonverter 11 sammelt nur die ersten Bits der sieben FH-Rahmen, um sie in die ursprüngliche DS-modulierte Datensequenz (DS-Aufspreiz-Kodesequenz für einen Zyklus) ein zuordnen mittels der so gesammelten sieben Chips. Weiterhin wird nur jedes zweite Bit aufgesammelt, um die sieben Chips einzuordnen, wodurch die ursprüngliche DS-modulierte Datense quenz erhalten wird. In ähnlicher Weise werden nur die vier ten Bits, fünften Bits, sechsten Bits und siebten Bits je weils gesammelt, um die sieben Chips neu, wodurch die ur sprüngliche DS-modulierte Datensequenz erhalten wird.

Die so neuerhaltene Datensequenz ist durch Bezugszeichen F in Fig. 4 angezeigt, worin nur zwei Bits der Grundbanddatense quenz oder vierzehn Chips aus Gründen der Kürze gezeigt sind.

Die so neuangeordnete Datensequenz wird mittels des inversen Feldkonvertes 11 dann in den inversen DS-Aufspreiz-Multipli zierer 13 eingespeist, wodurch die mit einer DS-Aufspreizko desequenz H multipliziert wird, die von dem DS-Aufspreizkode generator 12 erzeugt wird. Dadurch wird die Datensequenz DS- demoduliert, so daß die demodulierten Daten 14 regeneriert werden.

Die DS-Aufspreizkodesequenz, die von dem DS-Aufspreizkodege nerator 12 erzeugt wird, ist identisch mit der DS-Aufspreiz kodesequenz B, die von dem DS-Aufspreizkodegenerator 3 er zeugt wird, und der inverse DS-Aufspreiz-Multiplizierer 13 umfaßt eine Korrelationseinheit mit einem EX-OR und einem In tegrator zum Integrieren eines Ausgangs des EX-OR für einen Zyklus der DS-Aufspreiz-Kodesequenz.

Im folgenden wird die Betriebsweise des inversen DS-Auf spreiz-Multiplizierers 13 mit Bezug auf Fig. 5 beschrieben.

Die Multiplikation der neuangeordneten Datensequenz F mit der DS-Aufspreizkodesequenz H, die von dem DS-Aufspreizkodegene rator 12 erzeugt wird, in dem EX-OR führt zu einem negativen Ausgang, wenn beide identisch in Kode und Phase miteinander sind. Folglich integriert der Integrator den so erhaltenen negativen Wert, so daß eine Korrelationspitze G am Ende eines Zyklus der DS-Aufspreizkodesequenz negativ wird. Eine solche Erzeugung der negativen Korrelationspitze ergibt sich daraus, daß die DS-Aufspreizkodesequenzen multipliziert werden, die identisch in Phase zueinander sind. Weiterhin wird eine Über tragung der selben Phase ausgeführt, wenn die Grundbanddaten sequenz gleich "0" ist, so daß die demodulierte Grundbandda tensequenz gleich "0" ist.

Wenn die DS-Aufspreizkodesequenzen sich voneinander unter scheiden, dann tritt keine Korrelationsspitze auf. Folglich werden keine demodulierten Daten erzeugt.

Wenn die neuangeordnete Datensequenz F und die DS-Aufspreiz kodesequenz H einen identischen Kode, aber eine zu einander inverse Phase haben, wird der Multiplikationsausgang des EX- OR positiv, so daß der Indikator den positiven Wert inte griert.

Wenn die neuangeordnete Datensequenz F und die DS-Aufspreiz kodesequenz H einen identischen Kode haben, aber invers in Phase zueinander sind, wird der Ausgang des EX-OR durch Mul tiplikation positiv, und daher integriert der Integrator den so erhaltenen positiven Wert. Dieses Ergebnis ist eine posi tive Korrelationsspitze G, die am Ende eines Zyklus der DS- Aufspreizkodesequenz auftritt, wie es in Fig. 5 gezeigt ist. Eine solche positive Korrelationsspitze wird erzeugt, wenn DS-Aufspreizkodesequenzen miteinander multipliziert werden, die eine inverse Phase zueinander haben. Die Übertragung der Sequenzen, die invers zueinander sind, wird ausgeführt, wenn die Grundbanddatensequenz gleich "1" ist, so daß die demodu lierte Grundbanddatensequenz gleich "1" ist.

Wenn die DS-Aufspreizkodesequenzen verschieden sind, tritt keine Korrelationsspitze auf, so daß keine demodulierten Da ten erzeugt werden.

Nun wird der Fall besprochen, daß eine Interferenz oder ein Hit in einem bestimmten Frequenzkanal auftritt, und dadurch die Daten des Frequenzkanals verfälscht werden.

Selbst wenn alle Daten in einem FH-Rahmen, die von dem Hit betroffen sind, verfälscht sind, geht nur eine der sieben Chips mit Bezug auf die Grundbanddatensequenz von einem Bit, die nach der inversen Feldkonversion sieben Chips enthält, verloren, weil der FH-Rahmen gebildet wird aus einem Chip für jeden der acht Bits der Grundbanddatensequenz, wie in Fig. 3 gezeigt ist.

Wenn falsche Daten in einem FH-Rahmen demoduliert werden, ohne vorher korrigiert zu sein, tritt eine Korrelationsspitze auf, wie sie durch C in Fig. 5 gezeigt ist, doch ist der Spitzenwert etwas vermindert, weil ein Chip in Bezug auf ein Bit der neuangeordneten Grundbanddatensequenz falsch ist, so daß die Demodulation ausgeführt werden kann, ohne einen Feh ler der Grundbanddatensequenz.

Auf diese Weise erlaubt die beschriebene Ausführungsform, daß ein Bündel Fehler zu einem zufälligen Fehler wird, so daß selbst beim Auftreten eines Hits in einer Anzahl von Fre quenzkanälen und einer Verfälschung einer Anzahl von FH-Rah men die Erhöhung der Fehlerrate der demodulierten Datense quenz ermäßigt wird.

Zusätzlich wird ein Fehlerkorrekturkode ausgeführt, um einen Fehler der Datensequenz nach der inversen Feldkonversionsbe handlung in dem inversen Feldkonverter 11 des Empfangsab schnittes durchzuführen. Diesbezüglich erlaubt die beschrie bene Ausführungsform, daß ein Bündelfehler zu einem statisti schen Fehler wird, so daß selbst ein einfacher Fehlerkorrek turkode zu einer verbesserten Fehlerrate führt.

Die Eingangsdaten können so aufgebaut sein, daß hohe Perioden zwischen dem Rahmen liegen. Jedoch wird eine solche Anordnung von Ruheperioden eliminiert, wenn die Änderung der Fre quenzkanäle mit einer erhöhten Geschwindigkeit ausgeführt wird.

Der Feldkonverter 4 kann in einer solchen Weise aufgebaut sein, wie es beispielsweise in Fig. 6(a) gezeigt ist. In Fig. 6(a) bezeichnen die Bezugszeichen 41 und 42 jeweils einen Random Access Memory (RAM), in welchem 56 Chips einer DS-mo dulierten Datensequenz, die dem Feldkonverter 4 zugeführt werden, abwechselnd gespeichert werden. 43 ist eine R/W-Steu erschaltung zum Steuern des Lesens und Schreibens des RAMs 41 und 42. 44 ist eine Adressentabelle, worin eine Anzahl von Sätzen von Leseradressen oder Schreibadressen, auf welche Be zug genommen wird, während des Lesens oder Schreibens der Rahmen 41 und 42, gespeichert ist.

In dem so aufgebauten Feldkonverter 4 wird eine DS-modulierte Datensequenz beispielsweise in das RAM 41 eingespeist, so daß 56 Chips der Datensequenz in dem RAM 41 in Reihenfolge ge speichert werden unter der Steuerung des R/W-Steuerschalt kreises 43. Die Speicherung führt dazu, daß das RAM 41 eine Speicheranordnung hat, wie es in Fig. 6(b) gezeigt ist. In Fig. 6(b) sind a₁₁, a₁₂, . . . a₁₇; a₂₁, a₂₂. . . a₂₇; . . .; a₈₁, a₈₂. . . a₈₇ in Längsrichtung für jedes entsprechende Bit der Eingangsdatensequenz angeordnet und umfassen 7 Chips, und 8 Chips sind in vertikaler Richtung angeordnet. Auf diese Weise werden 8 Bits der Eingangsdatensequenz in dem RAM 41 gespei chert.

Wenn 56 Chips der Datensequenz so in dem RAM 41 gespeichert sind, wird die nachfolgende Datensequenz in RAM 42 gespei chert, so daß 56 Chips der Datensequenz ebenfalls in RAM 41 gespeichert sind. Die Speicherung wird gesteuert von dem R/W- Steuerschaltkreis.

Gleichzeitig ist das RAM 41 bereit zum Lesen der Datense quenz, so daß die Datensequenz, die in der Leseradresse des R/W-Schaltkreises 43 gespeichert ist, ausgelesen wird. Die hier verwendete Leseradresse ist eine Adresse, welche das Auslesen in vertikaler Richtung ausführt oder eine Adresse, welche das Auslesen der Datensequenz in der Reihenfolge a₁₁, a₂₁, . . . a₈₁; a₁₂, a₂₂--- a₈₂; . . .; a₁₇, a₂₇ . . . a₈₇ wie es in Fig. 6(b) gezeigt ist. Beispielsweise umfaßt die Datense quenz a₁₁, a₂₁ . . . a₈₁ einen ersten Chip für jeden der acht Bits der Eingangsdatensequenz; a₁₂, a₂₂---a₈₂ umfassen je weils einen zweiten Chip desselben; ---; und a₁₇, a₂₇. . . a₈₇ umfasst einen siebten Chip derselben.

Folglich ist zu erkennen, daß die ausgelesene Datensequenz verschieden ist in Bezug auf die Datenanordnung von der ge schriebenen und die Feldkonversion der Datensequenz wird aus geführt in Abhängigkeit von der Reihenfolge der Adressierung der Leseadresse.

Im folgende wird der FH-Rahmen ausführlicher beschrieben in Bezug auf Fig. 3. Der erste Rahmen des FH-Rahmens umfaßt den ersten Cip von jedem der acht Bits der Eingangsdatensequenz, der zweite Rahmen des FH-Rahmens umfaßt den zweiten Chip von jedem der acht Bits, - und der siebte Rahmen umfaßt den siebten Chip von jedem der acht Bits. Wenn daher die Datense quenz, die aus dem RAM 41 ausgelesen wird, für jeden der 8 Chips von oben unterteilt ist und der FH-Rahmen aus jedem der unterteilten Datensequenzen gebildet wird, können die sieben FH-Rahmen erhalten werden, die in Fig. 3 gezeigt sind.

Die Bildung der sieben FH-Rahmen zeigt an, daß alle Datense quenzen aus dem RAM 41 ausgelesen sind. Dies führt dazu, daß die Datensequenz der 56 Chips in das RAM 42 geschrieben wird. Auf diese Weise wird die oben beschriebene Verarbeitung wie derholt, wobei die RAMs 41 und 42 jeweils in den Schreib- und Lesezustand versetzt werden.

Die gezeigte Anordnung der zwei RAMs 41 und 42 erlaubt einen Betrieb, bei welchem eines in einem Lesezustand ist, wohinge gen das andere RAM in einem Schreibzustand ist, so daß die Datensequenz, die nacheinander eingegeben wird, ohne Unter brechung ausgelesen werden kann. Auf diese Weise kann die ge speicherte Datensequenz in einer Weise ausgelesen werden, die eine Ausgabe ohne Unterbrechung erlaubt.

Weiterhin umfaßt die Adressentabelle in Form einer Tabelle die Adressen, die in der Lage sind, die oben beschriebene Feldkonversion auszuführen. Zudem umfaßt die Adressentabelle Adressen in einer vorbestimmten zufälligen Anordnung als ver schiedene Sorten von Tabellen. Die Konversion des Datenfeldes unter Verwendung von jeder der Adressen einer zufälligen An ordnung als eine Leseadresse, erlaubt es, daß ein Bündelfeh ler, der möglicherweise erzeugt wird, aufgrund der Aus löschung des FH-Rahmens, zu einem zufälligen Fehler durch die inverse Feldkonversion wird.

Jede aus der Anzahl von Tabellen kann wahlweise durch ein Ta bellenbestimmungssignal bestimmt werden.

Der inverse Feldkonverter 11 des Empfangsabschnittes kann im wesentlichen in der gleichen Weise aufgebaut werden, wie der oben beschriebene Konverter 4. In dem inversen Feldkonverter 11 umfaßt ein R/W-Steuerabschnitt eine Schreib/Leseadresse, die in umgekehrter Weise zu der Lese/Schreibadresse auf der Seite des Feldkonverters 4 aufgebaut ist. Weiterhin können verschiedene Arten von Adressentabellen als Adressentabelle in dem inversen Feldkonverter 11 im wesentlichen in der glei chen Weise aufgebaut sein, wie in dem Feldkonverter 4.

Zudem kann der Feldkonverter 4 beispielsweise mit Schreibadressen in einer zufälligen Reihenfolge versehen wer den. Dies erlaubt eine statistische Ausführung des Schrei bens, um eine Feldkonversion der Datensequenz während des Schreibens sicherzustellen.

Wie aus dem Vorangegangenen ersichtlich ist, stellt die Er findung eine positive Demodulation von Daten ohne Fehler si cher, selbst wenn Interferenzen oder Hits in einem bestimmten Frequenzkanal auftreten, wodurch die Auslöschung von Daten in dem ganzen Rahmen entstehen kann. Auf diese Weise kann eine Erhöhung der Fehlerrate der demodulierten Daten wirksam ver hindert werden.

Weiterhin wird eine Erhöhung der Fehlerrate abgeschwächt, selbst wenn die Anzahl der Frequenzkanäle, die von dem Hit betroffen sind, erhöht ist, was eine schnelle Erhöhung der Fehlerrate wirksam verhindert.

Weiterhin verhindert die Erfindung vorteilhaft eine Absenkung der Übertragungsgeschwindigkeit, da die Vorsehung eines Bil derkorrekturkodes oder ähnliches vermieden wird.

Selbst wenn ein Fehlerkorrekturkode zugefügt wird, hat die Erfindung die vorteilhaften Eigenschaften einer beträchtli chen Verbesserung der Fehlerrate, selbst mit einem einfachen Korrekturverfahren, weil ein Bündelfehler zu einem statisti schen Fehler werden kann.

Claims

1. DS-FH-SS Kommunikationssystem mit Interleaving, umfassend:

- einen DS-Multiplizierer zum Multiplizieren einer Eingangsdatensequenz mit einer DS-Kodesequenz;
- einem Feldumsetzer zum Umsetzen eines Datenfeldes von jedem einer Anzahl von Eingangsdatensequenzen, die von dem DS-Multiplizierer erzeugt werden, wobei ein Chip der DS-Kodesequenz als Einheit verarbeitet wird und die Eingangsdatensequenzen in Datensequenzen konvertiert werden, in welchen nur ein erster Chip einer Datensequenz für jeden n-ten (n: ganze Zahl größer oder gleich 2) Zyklus entsprechend dem n-ten Bit der Eingangsdatensequenz, nur ein zweiter Chip einer Datensequenz für jeden zweiten Zyklus entsprechend dem zweiten Bit der Eingangsdatensequenz und nur ein m-ter (m: Anzahl der Bits der DS-Kodesequenz) Chip derselben gesammelt wird;
- ein FH-Multiplizierer zum Multiplizieren einer Datensequenz, die von der Feldkonversionseinrichtung erzeugt wird, mit einer FH-Kodesequenz;
- eine Übertragungseinrichtung zum Übertragen eines Signals, das von dem FH- Multiplizierer erzeugt wird;
- eine Empfangseinrichtung zum Empfangen des Signals, das von der Übertragungseinrichtung übertragen würde;
- einen inversen FH-Multiplizierer zum Multiplizieren des empfangenen Signals, das von der Empfangseinrichtung empfangen wurde, mit einer FH-Kodesequenz;
- einen inversen Feldumsetzer zum Umsetzen einer Datensequenz, die von dem inversen FH-Multiplizierer erzeugt wurde, in ein ursprüngliches Datenfeld; und
- ein inverser DS-Multiplizierer zum Multiplizieren einer Datensequenz, die von dem inversen Feldumsetzer neu angeordnet wurde, mit einer DS-Kodesequenz;
- wobei eine Grundbanddatensequenz, die von dem inversen DS-Multiplizierer demoduliert wurde, geliefert wird.