DE19526511A1 - PCB mounting applications of an encapsulated semiconductor package - Google Patents

PCB mounting applications of an encapsulated semiconductor package

Info

Publication number
DE19526511A1
DE19526511A1 DE19526511A DE19526511A DE19526511A1 DE 19526511 A1 DE19526511 A1 DE 19526511A1 DE 19526511 A DE19526511 A DE 19526511A DE 19526511 A DE19526511 A DE 19526511A DE 19526511 A1 DE19526511 A1 DE 19526511A1
Authority
DE
Germany
Prior art keywords
semiconductor device
semiconductor chip
conductive layer
electrode
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19526511A
Other languages
German (de)
Inventor
Tetsuya Ueda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19526511A1 publication Critical patent/DE19526511A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10454—Vertically mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10659—Different types of terminals for the same component, e.g. solder balls combined with leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10696—Single-in-line [SIL] package
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

For a device (1) configured for surface mounting the IC (2), connecting pads (3), and the interconnecting leads (4) joined to the pads are all within the surface of the resin (6) with only the solder bumps (5) that are connected to the leads (4) showing through the surface of the mould. The resin encapsulation may also be used for devices configured for bump-grid array (BGA), zig=zag or ZIP, SVP or other PCB mounting methods, in each case only the appropriate device supports and connectors being accessible outside the resin mould for reflow soldering to the PCB surface. The method may also be used with TAB IC's.

Description

Die Erfindung bezieht sich auf eine Halbleitervorrichtung sowie auf Verfahren zur Herstellung und Montage derselben. Insbesondere bezieht sich die Erfindung auf ein Gehäuse für eine Halbleitervorrichtung zur Oberflächenmontage in hoher Dichte.The invention relates to a semiconductor device as well as processes for the production and assembly of the same. In particular, the invention relates to a housing for a semiconductor device for surface mounting in high Density.

Bei den Halbleitertechnologien der letzten Zeit wurde eine hohe Packungsdichte gefordert und es hat daher das Oberflä­ chenmontageverfahren weite Verbreitung gefunden. Bezüglich der Montage in hoher Dichte und der Oberflächenmontage gibt es verschiedenerlei Verfahren; anders als bei den herkömm­ lichen Montageverfahren, bei denen Leiter verwendet werden, werden bei der Oberflächenmontage mit Kunststoff vergossene Halbleitervorrichtungen dadurch an einer Schaltungsplatine angebracht, daß nach einem sogenannten Reflow-Verfahren vorstehende Metallelektroden geschmolzen werden, die als Höcker bezeichnet werden.In the semiconductor technology of late, one high packing density required and therefore it has the surface Chen assembly process found widespread. In terms of assembly in high density and surface mounting there are various procedures; different from the conventional ones assembly processes in which conductors are used are potted with plastic during surface mounting Semiconductor devices thereby on a circuit board attached that after a so-called reflow process protruding metal electrodes are melted, which as Humps can be called.

Fig. 28 zeigt als Beispiel eine in der japanischen Patent­ anmeldung Nr. 1-179334 offenbarte, für die Oberflächenmon­ tage ausgelegte Halbleitervorrichtung, von der in der Dar­ stellung ein Teil weggelassen ist, um die innere Struktur zu zeigen. Fig. 29 ist eine Ansicht eines Schnittes durch die in Fig. 28 dargestellte Halbleitervorrichtung entlang einer Linie g-g′. Fig. 28 shows an example of a surface mount type semiconductor device disclosed in Japanese Patent Application No. 1-179334, part of which is omitted in the drawing to show the internal structure. Fig. 29 is a view of a section through the semiconductor device shown in Fig. 28 along a line gg '.

Gemäß der Darstellung in diesen Figuren enthält eine Halb­ leitervorrichtung 1 einen Halbleiterchip 2, an dem Halblei­ terchip 2 ausgebildete, als Elektroden dienende Anschluß­ flächen 3, an dem Halbleiterchip 2 angebrachte Zwischenver­ bindungsleiter 4, an den Leitern 4 angebrachte Löthöcker 5 und Vergußharz 6 zum Schützen des Halbleiterchips 2 vor ex­ ternen Einwirkungen. As shown in these figures, a semi-containing semiconductor device 1 is a semiconductor chip 2 on which semiconducting terchip 2 formed, serving as the electrode pad 3, attached to the semiconductor chip 2 Zwischenver connection conductor 4, attached to the conductors 4 bumps 5 and the sealing resin 6 for protecting of the semiconductor chip 2 from external influences.

In dieser Halbleitervorrichtung 1 ist der Halbleiterchip 2 in dem Vergußharz 6 eingeschlossen, so daß der Halbleiter­ chip 2 gegen äußere Einwirkungen geschützt ist, wobei das Vergußharz 6 so dünn wie möglich ist, um das Volumen der Halbleitervorrichtung 1 so klein wie möglich zu halten und dadurch eine höhere Packungsdichte zu erzielen.In this semiconductor device 1, the semiconductor chip 2 is sealed in the sealing resin 6, so that the semiconductor chip 2 is protected against external influences, wherein the sealing resin 6 is as thin as possible in order to keep the volume of the semiconductor device 1 as small as possible and thereby to achieve a higher packing density.

Ein Beispiel für ein zur Montage über Höcker ausgelegtes Gehäuse für Halbleitervorrichtungen ist das sogenannte Höc­ kergitteranordnung-Gehäuse (BGA-Gehäuse, bump-grid array- Gehäuse), von dem zu erwarten ist, daß es in die EIAJ-Nor­ men aufgenommen wird.An example of one designed for mounting over humps Housing for semiconductor devices is the so-called Höc grid array package (BGA package, bump-grid array Housing), which is expected to be in the EIAJ-Nor men is recorded.

Ein typisches Beispiel für ein BGA-Gehäuse ist das von Tes­ sera Corporation erhältliche. Bei diesem Verfahren wird ein Schaltungsfilm mit in Form eines Gitters angeordneten Höc­ kern an einen Halbleiterchip gebondet, wodurch die elektri­ sche Verbindung erzielt wird (siehe "Tessera′s Compliant Chip TM Technology").A typical example of a BGA package is that from Tes sera Corporation available. This procedure uses a Circuit film with Höc arranged in the form of a grid core bonded to a semiconductor chip, whereby the electri connection is achieved (see "Tessera's Compliant Chip TM Technology ").

Ein anderes Gehäuse für eine Halbleitervorrichtung, insbe­ sondere für eine integrierte Speicherschaltung zur Montage in hoher Dichte ist ein in Fig. 30 und 31 dargestelltes Zickzackliniengehäuse bzw. ZIP-Gehäuse, wobei die Fig. 30 die äußere Gestaltung zeigt und die Fig. 31 eine Seitenan­ sicht ist. Gemäß Fig. 30 und 31 hat das ZIP-Gehäuse Außen­ leiter 7, die sich von Innenleitern weg aus dem Vergußharz 6 heraus erstrecken, wobei der jeweilige Innenleiter an dem anderen Ende elektrisch mit einer Anschlußfläche 3 in dem Vergußharz 6 verbunden ist. Gehäuse dieser Art werden zur Montage einer großen Anzahl von Halbleitervorrichtungen je Flächeneinheit verwendet.Another housing for a semiconductor device, in particular for an integrated memory circuit for mounting in high density, is a zigzag line housing or ZIP housing shown in FIGS. 30 and 31, with FIG. 30 showing the external design and FIG. 31 a side view view is. According to FIGS. 30 and 31 has the ZIP housing outer conductor 7 extending from inner conductors away from the sealing resin 6 out, wherein the respective inner conductor is connected at the other end electrically connected to a pad 3 in the sealing resin 6. Housings of this type are used to mount a large number of semiconductor devices per unit area.

Bei der ZIP-Technologie wird jedoch eine Halbleitervorrich­ tung dadurch angebracht, daß die Außenleiter in Durchgangs­ öffnungen eingeführt werden, die in einer Schaltungsplatine ausgebildet sind, und es ist daher nicht möglich, Halblei­ tervorrichtungen dieser Art an beiden Oberflächen der Schaltungsplatine anzubringen. Aus diesem Grund wird die Oberflächenmontage weiter verbreitet und das ZIP-Verfahren findet weniger Anwendung.ZIP technology, however, becomes a semiconductor device  tion attached in that the outer conductor in passage openings are introduced in a circuit board are trained, and therefore it is not possible to lead half Devices of this type on both surfaces of the Attach circuit board. For this reason, the Surface mounting more common and the ZIP process finds less application.

Zum Lösen des vorstehend beschriebenen Problems bei der ZIP-Technologie wurde ein Oberflächenvertikalgehäuse bzw. SVP-Gehäuse vorgeschlagen. Bei diesem Verfahren wird gemäß der Darstellung in Fig. 32 bis 34 das Gehäuse in vertikaler Lage an einer Schaltungsplatine angebracht.In order to solve the problem with the ZIP technology described above, a surface vertical housing or SVP housing has been proposed. In this method, as shown in FIGS. 32 to 34, the case is attached to a circuit board in a vertical position.

Die Fig. 32 zeigt die äußere Gestaltung eines SVP-Gehäuses und die Fig. 33 ist eine Seitenansicht des Gehäuses nach Fig. 32 in der durch einen Pfeil h dargestellten Richtung gesehen. Die Fig. 34 ist eine Ansicht eines Schnittes durch das Gehäuse nach Fig. 32 entlang einer Linie j-j′. Gemäß der Darstellung in diesen Figuren hat das SVP-Gehäuse Stützleiter 8, die zum Montieren des Gehäuses in vertikaler Lage dienen und die länger als die normalen Außenleiter 7 sind, wobei einige der Stützleiter in der gleichen Richtung wie die gewöhnlichen Außenleiter 7 gebogen sind, während die anderen in der Gegenrichtung gebogen sind. FIG. 32 shows the external configuration of an SVP housing and FIG. 33 is a side view of the housing according to FIG. 32 in the direction shown by an arrow h. Fig. 34 is a view of a section through the housing of Fig. 32 along a line jj '. As shown in these figures, the SVP housing has support conductors 8 which are used to mount the housing in a vertical position and which are longer than the normal outer conductors 7 , with some of the support conductors being bent in the same direction as the ordinary outer conductors 7 while the others are curved in the opposite direction.

Ein anderes Verfahren zur Montage von Halbleitervorrichtun­ gen in hoher Dichte ist in der japanischen Patentanmeldung Nr. 5-309983 beschrieben. Dieses Verfahren wurde für Halb­ leitervorrichtungen entwickelt, die insbesondere in Spei­ cherkarten verwendet werden. Bei diesem Verfahren wird ge­ mäß der Darstellung in Fig. 35 die elektrische Verbindung durch Drahtbonden hergestellt. Bei diesem Verfahren ent­ steht jedoch ein Problem durch eine Stufenstruktur in einem Gehäuse. Beispielsweise entsteht gemäß Fig. 35B an einer Halbleitervorrichtung 46 in einem Kunststoffgußgehäuse mit an der oberen Fläche des Gehäuses angeordneten Leitern 47 eine hohe Stufe zwischen den nach oben gerichteten Leitern und der Oberfläche des auf einem Halbleiterchip 40 ange­ brachten Teils eines Vergußkunststoffes 43. Nimmt man an, daß Drähte 42 bis zu einer Höhe von ungefähr 200 µm von dem Halbleiterchip 40 abstehen, der den Halbleiterchip 40 über­ deckende Vergußkunststoff 43 über der Höhe der Drähte 42 eine Dicke von mindestens 50 µm hat und zum Aufnehmen einer Durchbiegung des Gehäuses ein Spielraum von ungefähr 50 µm hinsichtlich der Dicke des Gehäuses erforderlich ist, so wird die Stufe mindestens 300 µm hoch.Another method of assembling semiconductor devices in high density is described in Japanese Patent Application No. 5-309983. This method was developed for semiconductor devices which are used in particular in memory cards. In this method, as shown in FIG. 35, the electrical connection is made by wire bonding. In this method, however, there is a problem with a step structure in a case. For example, according to FIG. 35B, on a semiconductor device 46 in a cast plastic housing with conductors 47 arranged on the upper surface of the housing, a high step arises between the upward directed conductors and the surface of the part of a potting plastic 43 attached to a semiconductor chip 40 . Assume that wires 42 protrude to a height of approximately 200 microns from the semiconductor chip 40 , which has the semiconductor chip 40 over covering plastic 43 over the height of the wires 42 has a thickness of at least 50 microns and for receiving a deflection of the housing A margin of approximately 50 µm is required with regard to the thickness of the housing, so the step becomes at least 300 µm high.

Wenn eine Halbleitervorrichtung 44 gemäß Fig. 35A ein Kunststoffgußgehäuse mit einer der unteren Fläche des Ge­ häuses angeordneten Leitern 45 hat, müssen die nach unten gerichteten Leiter 45 um ungefähr 200 µm von einer Formguß- Grundplatte 41 weg zu der aktiven oberen Fläche des Halb­ leiterchips 40 hin versetzt sein, um zu vermeiden, daß die Drähte 42 mit den Rändern des Halbleiterchips 40 in Kontakt kommen. Ferner muß der untere Teil der Formguß-Grundplatte 41 mit Vergußkunststoff in einer Dicke von 200 µm abgedeckt sein. Folglich entsteht zwischen den Leitern 45 und der un­ teren Fläche des unterhalb des Halbleiterchips 40 ange­ brachten Teils des Vergußkunststoffes 43 eine ungefähr 400 µm hohe Stufe. Diese Stufe ist höher als diejenige an dem in Fig. 35B dargestellten Gehäuse mit den Leitern 47.If a semiconductor device 44 according to Fig. 35A, a Kunststoffgußgehäuse with one of the lower surface has the Ge häuses spaced conductors 45, must microns to about 200 downwardly directed conductor 45 41 of the semiconductor chip by a Formguß- base plate away to the active upper surface of the semi-40 be offset to prevent the wires 42 from contacting the edges of the semiconductor chip 40 . Furthermore, the lower part of the molded base plate 41 must be covered with potting plastic in a thickness of 200 microns. Consequently arises between the conductors 45 and the lower surface of the portion below the semiconductor chip 40 brought part of the potting plastic 43 an approximately 400 microns high step. This step is higher than that on the housing with the conductors 47 shown in FIG. 35B.

Bei den herkömmlichen Halbleitervorrichtungen bestehen die nachstehend beschriebenen Probleme:In the conventional semiconductor devices, there are Problems described below:

Bei der in der japanischen Patentanmeldung Nr. 1-179334 be­ schriebenen Halbleitervorrichtung nach Fig. 28 und 29 liegt zwischen den Löthöckern 5 und den als Elektroden dienenden Anschluß flächen 3 an dem Halbleiterchip 2 eine nur kurze Strecke und das Vergußharz 6 hat schwache Haftung an Metall wie an den Löthöckern 5 und den Zwischenverbindungsleitern 4. Infolgedessen dringt über die Grenzflächen zwischen dem Vergußharz 6 und den Löthöckern 5 oder den Zwischenverbin­ dungsleitern 4 Wasser oder Feuchtigkeit in das Gehäuse ein, wodurch eine Korrosion der Anschluß flächen 3 hervorgerufen wird und damit in der Halbleitervorrichtung 1 Fehler ent­ stehen.When in Japanese patent application no. 1-179334 be written semiconductor device according to Figs. 28 and 29 lies between the bumps 5 and serving as electrode pads 3 on the semiconductor chip 2 is only a short distance and the sealing resin 6 has poor adhesion to metal as on the solder bumps 5 and the intermediate connection conductors 4 . As a result, water or moisture penetrates into the housing through the interfaces between the sealing resin 6 and the solder bumps 5 or the intermediate connection conductors 4 , thereby causing corrosion of the connection surfaces 3 and thus errors 1 in the semiconductor device.

Ferner ist für jede Anschlußfläche 3 ein eigener Löthöcker 5 erforderlich und es werden daher ebenso viele (nicht dar­ gestellte) Löthöcker wie Anschlußflächen 3 benötigt. Es ist daher nicht möglich, eine Stromversorgungselektrode oder Masseelektrode zu erhalten, die gemeinschaftlich an ver­ schiedenen Schaltungspunkten an einem Halbleiterchip ver­ wendet werden kann.Furthermore, a separate bump 5 is required for each pad 3 and therefore it will be just as many (not is asked) bumps as connecting areas 3 needs. It is therefore not possible to obtain a power supply electrode or ground electrode which can be used together at different circuit points on a semiconductor chip.

Ferner ist bei dem Verbinden der an einer Halbleitervor­ richtung ausgebildeten Elektroden mit den auf einer Schal­ tungsplatine gebildeten Leitern die richtige Ausrichtung der Halbleitervorrichtung zum genauen Ansetzen der Elektro­ den der Halbleitervorrichtung an die den Leitern der Schal­ tungsplatine entsprechenden Stellen schwierig, da die Lei­ ter der Schaltungsplatine unter der Halbleitervorrichtung verdeckt sind.Furthermore, when connecting to a semiconductor direction trained electrodes with the on a scarf formed circuit board correct orientation the semiconductor device for accurate placement of the electrical that of the semiconductor device to the conductors of the scarf corresponding circuit board difficult because the Lei ter of the circuit board under the semiconductor device are covered.

Bei einem BGA-Gehäuse wird ein Leiterfilm mit in Form eines Gitters angeordneten Höckern an einen Halbleiterchip gebon­ det, wodurch die elektrische Verbindung hergestellt wird. In diesem Fall ist der Halbleiterchip nicht in einem Ver­ gußharz eingeschlossen und über den Leiterfilm den äußeren Einwirkungen ausgesetzt. Daher sollten die Materialien für den Leiterfilm, insbesondere ein Bindematerial für das Bon­ den von Elastomer bzw. elastischem Material an das Zwi­ schenverbindungsmetall oder ein Polyimidfilm derart rein sein, daß sie im wesentlichen keine Verunreinigungen wie Chlorionen enthalten, die eine Korrosion von Anschlußflä­ chen verursachen könnten. Da ferner Elastomere und Poly­ imidfilme leicht Feuchtigkeit aufnehmen, muß verhindert werden, daß diese Materialien Wasser absorbieren. Falls diese Materialien Wasser enthalten, tritt während eines Re­ flow-Prozesses eine explosionsartige Verdampfung des Was­ sers auf, wodurch Risse in dem Elastomer oder dem Polyimid­ film entstehen. Schlimmstenfalls tritt eine Unterbrechung der Zwischenverbindungen auf.In a BGA package, a conductor film is in the form of a Grid bumps arranged on a semiconductor chip det, whereby the electrical connection is made. In this case, the semiconductor chip is not in a ver cast resin enclosed and over the conductor film the outer Exposed to influences. Therefore, the materials for  the conductor film, in particular a binding material for the receipt the of elastomer or elastic material to the intermediate connection metal or a polyimide film so pure be that they have essentially no contaminants like Contain chlorine ions, the corrosion of connecting surfaces chen cause. Furthermore, since elastomers and poly imid films easily absorb moisture, must be prevented that these materials absorb water. If these materials contain water that occurs during a re flow process an explosive evaporation of what sers, causing cracks in the elastomer or the polyimide film emerge. In the worst case, an interruption occurs of interconnections.

Im Falle einer Halbleitervorrichtung mit einen SVP-Gehäuse nach Fig. 32 bis 34 müssen die an eine (nicht dargestellte) Schaltungsplatine anzuschließenden Außenleiter 7 eine aus­ reichende mechanische Festigkeit zum Tragen des Vorrich­ tungskörpers haben. Zum Erfüllen dieser Erfordernis sollten die Leiter eine Dicke von 0,125 mm und eine Breite von 0,25 mm haben, so daß daher der Teilungsabstand von Leiter zu Leiter zu 0,5 mm oder größer wird. Im einzelnen muß bei einem Gehäuse mit einer großen Anzahl von Anschlußstiften bzw. -leitern diejenige Seite des Gehäuses, entlang der die Außenleiter 7 angeordnet sind, eine zum Unterbringen aller Leiter ausreichende Länge haben, so daß daher die Halblei­ tervorrichtung groß wird. An einem SVP-Gehäuse werden die an der Unterseite des Gehäuses angeordneten Außenleiter 7 in L-Form derart gebogen, daß der abgebogene Abschnitt eine in Fig. 34 durch k dargestellte Länge von 0,65 mm bis 1,20 mm hat. Die Außenleiter 7 haben somit eine ziemlich große Länge und es wird daher dann, wenn die Halbleitervorrich­ tung 1 selbst beispielsweise infolge von Fehlzentrierung in der vertikalen Struktur gebogen wird, die scheinbare Breite der Leiter größer. Dadurch wird es schwierig, die Außenlei­ ter 7 mit einem ausreichend großen Teilungsabstand anzuord­ nen.In the case of a semiconductor device with an SVP housing according to FIGS. 32 to 34, the outer conductors 7 to be connected to a circuit board (not shown) must have a sufficient mechanical strength to support the device body. To meet this requirement, the conductors should have a thickness of 0.125 mm and a width of 0.25 mm, so that the pitch from conductor to conductor becomes 0.5 mm or larger. In particular, in a housing with a large number of pins or conductors, that side of the housing along which the outer conductors 7 are arranged must have a length sufficient to accommodate all conductors, so that the semiconductor device becomes large. On an SVP housing, the outer conductors 7 arranged on the underside of the housing are bent in an L shape in such a way that the bent section has a length of 0.65 mm to 1.20 mm represented by k in FIG. 34. The outer conductors 7 thus have a fairly large length and therefore when the semiconductor device 1 itself is bent, for example as a result of incorrect centering in the vertical structure, the apparent width of the conductors becomes larger. This makes it difficult to arrange the Außenlei ter 7 with a sufficiently large pitch.

Allgemein wird bei dem Anbringen von Halbleitervorrichtun­ gen zur Oberflächenmontage an einer Schaltungsplatine auf diese durch Siebdruck eine Lötpaste aufgeschichtet und dann werden die Halbleitervorrichtungen auf die Schaltungspla­ tine derart aufgesetzt, daß die Leiter der Halbleitervor­ richtungen mit der klebrigen Lötpaste in Kontakt kommen. Danach wird zum Herstellen der Verbindung der in der Lötpa­ ste enthaltene Lötmittelanteil in einem Reflow-Verfahren geschmolzen. Bei diesem Verfahren ist die maximale Dicke der auf die Schaltungsplatine aufgebrachten Lötpaste unge­ fähr gleich der Dicke einer Siebdruckmaske, deren typische Dicke ungefähr 200 µm beträgt. Die Halbleitervorrichtung nach Fig. 35 gemäß der japanischen Patentanmeldung Nr. 5- 309983 hat jedoch von der Platine bis zu dem Leiter eine Stufe (von mindestens 300 µm), die größer als die Dicke der Lötpaste (mit 200 µm) ist. Daher können die Leiter nicht mit der Lötpaste in Berührung kommen und es ist somit nicht möglich, die Halbleitervorrichtung dieser Art durch Ober­ flächenmontage anzubringen.In general, when mounting semiconductor devices for surface mounting on a circuit board, a solder paste is layered thereon by screen printing and then the semiconductor devices are placed on the circuit board in such a way that the conductors of the semiconductor devices come into contact with the sticky solder paste. Then the solder contained in the solder paste is melted in a reflow process to establish the connection. In this method, the maximum thickness of the solder paste applied to the circuit board is approximately equal to the thickness of a screen printing mask, the typical thickness of which is approximately 200 μm. However, the semiconductor device of Fig. 35 according to Japanese Patent Application No. 5-309983 has a step (from at least 300 µm) from the board to the conductor which is larger than the thickness of the solder paste (at 200 µm). Therefore, the conductors cannot come into contact with the solder paste and it is therefore not possible to mount the semiconductor device of this type by surface mounting.

Ein Verfahren zum Lösen dieses Problems könnte darin beste­ hen, eine Siebdruckmaske mit einer Dicke von mehr als 300 µm zu verwenden. In diesem Fall wird jedoch die Dicke des Lötmittels größer und es wird auch die Breite des gedruck­ ten Lötmittelmusters größer, da die Fenster der Siebdruck­ maske eine Breite haben sollten, die zumindest gleich der Dicke der Siebdruckmaske oder größer ist. Folglich entsteht bei diesem Verfahren ein Problem dadurch, daß eine große Menge an Lötmittel Brücken oder Kurzschlüsse zwischen be­ nachbarten Leitern bildet, wenn das Verfahren bei Gehäusen mit einer großen Anzahl von in kleinem Teilungsabstand an­ geordneten Anschlußstiften oder Leitern angewandt wird, wie bei einem quadratischen Flachgehäuse (QFP-Gehäuse) mit aus den vier Seiten des Gehäuses heraus stehenden Leitern mit einem Teilungsabstand von 0,5 mm, einem dünnen Kleinkontur­ gehäuse (TSOP-Gehäuse) mit aus zwei Seiten des Gehäuses heraus stehenden Leitern oder einem quadratischen Flachge­ häuse mit Leitern in einem Teilungsabstand von 0,65 mm. Da­ her kann dieses Verfahren nur eingeschränkt angewandt wer­ den.A method for solving this problem might be the best hen, a screen printing mask with a thickness of more than 300 µm to use. In this case, however, the thickness of the Solder larger and it will also print the width of the ten solder pattern larger because the windows are screen printed mask should have a width that is at least equal to that Thickness of the screen printing mask or larger. Hence arises a problem with this method in that a large Amount of solder bridges or short circuits between be neighboring conductors forms when the procedure for housings  with a large number of at a small pitch orderly pins or conductors is applied, such as with a square flat housing (QFP housing) with off with the four sides of the housing protruding a pitch of 0.5 mm, a thin small contour housing (TSOP housing) with two sides of the housing protruding ladders or a square flat housing with conductors at a pitch of 0.65 mm. There This method can only be used to a limited extent the.

Der Erfindung liegt die Aufgabe zugrunde, zum Lösen der vorstehend angeführten Probleme eine Halbleitervorrichtung, die hohe Zuverlässigkeit, gute Feuchtigkeitsbeständigkeit, eine hohe Packungsdichte und breite Anwendbarkeit hat, so­ wie ein Verfahren zum Herstellen und ein Verfahren zur Mon­ tage einer solchen Halbleitervorrichtung zu schaffen.The invention has for its object to solve the problems mentioned above a semiconductor device, the high reliability, good moisture resistance, has a high packing density and wide applicability, so such as a manufacturing method and a mon days to create such a semiconductor device.

Die Aufgabe wird erfindungsgemäß mit einer Halbleitervor­ richtung oder einem Verfahren gemäß den Patentansprüchen gelöst.The object is inventively with a semiconductor direction or a method according to the claims solved.

Da in der erfindungsgemäßen Halbleitervorrichtung gemäß Pa­ tentanspruch 1 der Halbleiterchip und das Haftteil daran zur Gänze in dem Harz eingeschlossen sind, wird eine her­ vorragende Feuchtebeständigkeit erzielt. Ferner ergibt die­ se Gestaltung die Verringerung des Eindringens von Wasser oder Feuchtigkeit über eine Grenzfläche zwischen dem Ver­ gußharz und den inneren Elementen wie dem Haftteil, der an dem Haftteil ausgebildeten Leiterschicht oder dem Leiter, wodurch eine weitere Verbesserung der Feuchtebeständigkeit erzielt wird. Diese Gestaltung ermöglicht auch eine Ver­ ringerung der Abmessungen der Halbleitervorrichtung, wo­ durch bei der Montage von Halbleitervorrichtungen eine hohe Packungsdichte ermöglicht ist. Since in the semiconductor device according to the invention according to Pa claim 1 of the semiconductor chip and the adhesive part thereon completely enclosed in the resin, one is produced excellent moisture resistance achieved. Furthermore, the se design reducing water ingress or moisture over an interface between the ver cast resin and the inner elements such as the adhesive part that is attached the conductor layer formed by the adhesive part or the conductor, which further improves moisture resistance is achieved. This design also enables a Ver reducing the dimensions of the semiconductor device where due to a high in the assembly of semiconductor devices Packing density is made possible.  

Die gleichen Vorteile ergeben sich auch bei der erfindungs­ gemäßen Halbleitervorrichtung gemäß Patentanspruch 2.The same advantages result from the invention According to the semiconductor device according to claim 2.

Gemäß Anspruch 3 oder 4, die jeweils auf Anspruch 1 bzw. 2 rückbezogen sind, hat das Haftteil der Halbleitervorrich­ tung eine kammförmige leitende Schicht, die mit mindestens einer an dem Halbleiterchip ausgebildeten Elektrode verbun­ den ist. Dadurch kann ein an die Halbleitervorrichtung an­ gelegtes Signal über eine Außenelektrode zu verschiedenen, an dem Halbleiterchip ausgebildeten Elektroden übertragen werden.According to claim 3 or 4, each of claims 1 and 2 respectively the adhesive part of the semiconductor device tion a comb-shaped conductive layer that with at least an electrode formed on the semiconductor chip that is. This allows one to attach to the semiconductor device applied signal via an outer electrode to different, electrodes formed on the semiconductor chip will.

Bei der Halbleitervorrichtung gemäß Anspruch 5, der auf An­ spruch 2 rückbezogen ist, fließt bei dem Formen der Außen­ elektrode das Lötmittel in die Ausnehmung, wodurch eine gute mechanische Verbindung zwischen dem Lötmittel und dem Vergußharz und auf diese Weise auch zwischen der Außenelek­ trode und dem metallischen Vorsprung hergestellt wird.In the semiconductor device according to claim 5, which is on Proverb 2 is related, flows in the shaping of the outside Electrode the solder into the recess, creating a good mechanical connection between the solder and the Potting resin and in this way also between the outer elec trode and the metallic projection is produced.

Gemäß Anspruch 6 oder 7, die jeweils auf Anspruch 1 bzw. 2 rückbezogen sind, ergibt die Gestaltung der Halbleitervor­ richtung eine Verringerung der Längen von auf dem Halblei­ terchip verteilten Zwischenverbindungen. Infolgedessen wird die den Zwischenverbindungen anhaftende Induktivität ver­ ringert und auf diese Weise ein hohe Arbeitsgeschwindigkeit erzielt.According to claim 6 or 7, each of claims 1 and 2 respectively are related, the design of the semiconductors direction a reduction in the lengths of on the half lead terchip distributed interconnections. As a result the inductance adhering to the interconnections ver wrestles and in this way a high working speed achieved.

Die erfindungsgemäße Gestaltung der Halbleitervorrichtung gemäß Patentanspruch 8 ermöglicht es, die Packungsdichte bei der Montage von Halbleitervorrichtungen in vertikalen Lagen zu verbessern.The design of the semiconductor device according to the invention according to claim 8 enables the packing density when mounting semiconductor devices in vertical To improve locations.

Durch die Gestaltung gemäß Anspruch 9, der auf Anspruch 8 rückbezogen ist, kann die Halbleitervorrichtung auf einfa­ che Weise in vertikaler Lage an einer Schaltungsplatine an­ gebracht werden.By the design according to claim 9, which is based on claim 8 the semiconductor device can refer back to simple  che way in a vertical position on a circuit board to be brought.

In der Halbleitervorrichtung gemäß Patentanspruch 10 ist der Halbleiterchip mit dem Vergußharz mit geringer Wasser­ absorption überzogen, wobei der Vergußharz eher stärker an dem Halbleiterchip haftet. Folglich tritt bei der Erwärmung der Halbleitervorrichtung für das Anbringen an einer Schal­ tungsplatine keine explosionsartige Verdampfung von absor­ biertem Wasser auf. Auf diese Weise entsteht weder eine Trennung zwischen dem Halbleiterchip und dem Vergußharz noch eine Unterbrechung an dem Haftteil. Dies führt zu einer Verbesserung der Zuverlässigkeit der Halbleitervor­ richtung.In the semiconductor device according to claim 10 the semiconductor chip with the potting resin with little water absorption coated, whereby the sealing resin tends to be stronger the semiconductor chip is liable. Consequently occurs when heating the semiconductor device for attaching to a scarf no explosive evaporation of absorber water. In this way, neither Separation between the semiconductor chip and the potting resin another break in the adhesive part. this leads to an improvement in the reliability of semiconductors direction.

Die Gestaltung der Halbleitervorrichtung gemäß Patentan­ spruch 11 ergibt eine Verringerung der Länge von Zwischen­ verbindungen an dem Halbleiterchip. Dadurch wird die durch die Zwischenverbindungen hervorgerufene Induktivität ver­ ringert und auf diese Weise werden elektrische Eigenschaf­ ten wie die Arbeitsgeschwindigkeit verbessert.The design of the semiconductor device according to patent saying 11 results in a reduction in the length of intermediate connections on the semiconductor chip. This will make the through the interconnections induced inductance ver wrestles and in this way become electrical properties how the speed of work improved.

Die Gestaltung gemäß Anspruch 12 oder 13, die jeweils auf Anspruch 10 bzw. 11 rückbezogen sind, ergibt eine Halblei­ tervorrichtung mit guter Selbsttragefähigkeit.The design according to claim 12 or 13, each based on Claim 10 or 11 are related, results in a half lead device with good self-bearing capacity.

Bei der Gestaltung gemäß Anspruch 14 oder 15, die jeweils auf Anspruch 10 bzw. 11 rückbezogen sind, ist die Verbin­ dung zwischen der leitenden Schicht und einer an einer Schaltungsplatine ausgebildeten Leiterbahn verstärkt und daher ein Leitungsunterbrechungsfehler an einem Lötverbin­ dungspunkt verhindert.In the design according to claim 14 or 15, each 11 are related, is the verb between the conductive layer and one on one Circuit board trained conductor track reinforced and hence a wire break fault on a solder joint point prevented.

Mit der Halbleitervorrichtung gemäß Anspruch 16 oder 17, die jeweils auf Anspruch 10 bzw. 11 rückbezogen sind, ist die Montage erleichtert und eine hohe Zuverlässigkeit gebo­ ten.With the semiconductor device according to claim 16 or 17,  which are each related to claims 10 and 11, respectively assembly easier and high reliability ten.

Die Gestaltung gemäß Anspruch 18 oder 19, die jeweils auf Anspruch 10 bzw. 11 rückbezogen sind, ergibt eine Verkür­ zung von Zwischenverbindungen an dem Halbleiterchip. Da­ durch wird die durch die Zwischenverbindungen entstehende Induktivität verringert und damit eine hohe Arbeitsge­ schwindigkeit erreicht.The design according to claim 18 or 19, each based on Claim 10 or 11 are related, results in a shortening formation of interconnections on the semiconductor chip. There is the result of the interconnections Reduced inductance and thus a high working area speed reached.

Das gleiche gilt auch für die Gestaltung gemäß dem Anspruch 20 oder 21, die jeweils auf den Anspruch 10 bzw. 11 rückbe­ zogen sind, so daß auf diese Weise die elektrischen Eigen­ schaften wie die Arbeitsgeschwindigkeit verbessert werden. Diese Ausführungsform der Erfindung ergibt ferner einen einfachen Prozeß für das Herstellen der Halbleitervorrich­ tung.The same applies to the design according to the claim 20 or 21, each back to claim 10 or 11 are drawn, so that the electrical Eigen how to improve the speed of work. This embodiment of the invention further provides one simple process for making the semiconductor device tung.

Gemäß Anspruch 22 oder 23, die jeweils auf Anspruch 10 bzw. 11 rückbezogen sind, kann eine Vielzahl von Halbleitervor­ richtungen in kleineren Abständen angebracht werden und auf diese Weise eine hohe Packungsdichte erzielt werden. Außer­ dem ist dadurch die Montage der Halbleitervorrichtungen er­ leichtert.According to claim 22 or 23, each based on claim 10 or 11, a variety of semiconductors can be used directions are placed at smaller intervals and on this way a high packing density can be achieved. Except this is the assembly of the semiconductor devices relieved.

Durch die Gestaltung gemäß Anspruch 24 oder 25, die jeweils auf den Anspruch 10 bzw. 11 rückbezogen sind, ergibt sich eine Verkürzung der Zwischenverbindungen an dem Halbleiter­ chip und damit eine Verkürzung der Verzögerungszeit bei der Signalfortpflanzung. Ferner ist die durch die Zwischen­ verbindungen entstehende Induktivität auf ein Mindestmaß herabgesetzt. Dadurch werden die elektrischen Eigenschaften wie die Arbeitsgeschwindigkeit verbessert. By the design according to claim 24 or 25, each are related to claims 10 and 11, respectively a shortening of the interconnections on the semiconductor chip and thus a reduction in the delay time at the Signal propagation. Furthermore, that is through the intermediate connections inductance to a minimum reduced. This will change the electrical properties how the working speed improves.  

Die gleichen Vorteile ergeben sich durch die Gestaltung ge­ mäß Anspruch 26 oder 27, die jeweils auf Anspruch 10 bzw. 11 rückbezogen sind.The same advantages result from the design ge according to claim 26 or 27, each based on claim 10 or 11 are related.

Bei der Halbleitervorrichtung gemäß Anspruch 28 oder 29, die jeweils auf Anspruch 10 bzw. 11 rückbezogen sind, ist eine Verbesserung der Haftung zwischen dem Vergußharz und dem Trägerteil ermöglicht, wodurch das Eindringen von Was­ ser oder Feuchtigkeit verhindert wird. Auf diese Weise ist die Feuchtebeständigkeit der Halbleitervorrichtung verbes­ sert.In the semiconductor device according to claim 28 or 29, which are each related to claims 10 and 11, respectively an improvement in the adhesion between the sealing resin and allows the carrier part, thereby the penetration of what water or moisture is prevented. That way the moisture resistance of the semiconductor device improves sert.

Die Ausführungsform der Erfindung gemäß Patentanspruch 30 ermöglicht eine Verringerung der Abmessungen der Halblei­ tervorrichtung, wodurch sich bei der Montage der Halblei­ tervorrichtungen eine hohe Packungsdichte ergibt. Bei die­ ser Ausführungsform wird auch eine hohe Zuverlässigkeit der Halbleitervorrichtung erreicht.The embodiment of the invention according to claim 30 enables the size of the half lead to be reduced device, resulting in the assembly of the semi-conductor devices results in a high packing density. At the This embodiment is also a high reliability Semiconductor device reached.

Das gleiche gilt auch für die Ausführungsform gemäß Patent­ anspruch 31.The same applies to the embodiment according to the patent claim 31.

In der Halbleitervorrichtung gemäß Anspruch 32 oder 33, die jeweils auf den Anspruch 30 bzw. 31 rückbezogen sind, wird als Haftteil ein Band für das automatische Filmbonden bzw. TAB-Band verwendet und es können auf diese Weise die Abmes­ sungen der Halbleitervorrichtung verringert werden.In the semiconductor device according to claim 32 or 33, the each refer back to claims 30 and 31, respectively a tape for the automatic film bonding or TAB tape is used and the dimen Solutions of the semiconductor device can be reduced.

Die Gestaltung der Halbleitervorrichtung gemäß Anspruch 34 oder 35, die jeweils auf den Anspruch 30 bzw. 31 rückbezo­ gen sind, ermöglicht eine Verringerung der Dicke des Verguß­ harzes. The design of the semiconductor device according to claim 34 or 35, each of which relates back to claims 30 and 31, respectively conditions, allows a reduction in the thickness of the potting resin.  

Durch die Gestaltung gemäß Anspruch 36, der auf den An­ spruch 31 rückbezogen ist, ist die Montage der Halbleiter­ vorrichtung erleichtert. Die Halbleitervorrichtung gemäß Anspruch 37, der auf den Anspruch 31 rückbezogen ist, kann aus einer Lage, die sich durch eine Grobausrichtung mit Ausrichtungsausnehmungen ergibt, in die richtige Montage­ stellung bewegt werden, so daß damit die Halbleitervorrich­ tung selbstausrichtend ist.By the design according to claim 36, the An Proverb 31 is related, is the assembly of the semiconductor device relieved. The semiconductor device according to Claim 37, which is related to Claim 31, can from a location that is characterized by a rough alignment Alignment recesses results in the correct assembly position are moved, so that the semiconductor device is self-aligning.

Mit dem erfindungsgemäßen Verfahren gemäß Patentanspruch 38 kann der Prozeß zum Herstellen von Halbleitervorrichtungen vereinfacht werden.With the inventive method according to claim 38 can the process of manufacturing semiconductor devices be simplified.

Mit dem Verfahren gemäß dem auf den Anspruch 38 rückbezoge­ nen Anspruch 39 wird die Herstellung von Halbleitervorrich­ tungen weiter erleichtert.With the method according to the reference to claim 38 NEN claim 39 is the manufacture of semiconductor device further facilitated.

Mit dem Verfahren gemäß Anspruch 40, der auf den Anspruch 38 rückbezogen ist, wird das Entstehen von Graten verhin­ dert, die ansonsten durch das Eindringen von Kunstharz in die Grenzfläche zwischen dem Vorsprung der Gußform und der leitenden Schicht entstehen würden. Dadurch wird eine Lei­ tungsunterbrechung verhindert.With the method according to claim 40, which is based on the claim 38 is back, the occurrence of burrs is prevented who otherwise due to the penetration of synthetic resin in the interface between the protrusion of the mold and the conductive layer would arise. This will make a lei interruption prevented.

Bei dem Herstellungsverfahren gemäß Anspruch 41, der auf den Anspruch 38 rückbezogen ist, kann die Ausrichtung zwi­ schen dem Halbleiterchip und dem Haftteil auf einfache Wei­ se dadurch erfolgen, daß durch die Gußform der Brückenab­ schnitt des Haftteils festgeklemmt wird.In the manufacturing method according to claim 41, which is based on the claim 38 is related, the alignment between the semiconductor chip and the adhesive part in a simple way se done in that by the mold of the bridge ab cut of the adhesive part is clamped.

Das Verfahren gemäß dem auf den Anspruch 38 rückbezogenen Anspruch 42 bietet einen vereinfachten Prozeß zum Herstel­ len von Halbleitervorrichtungen. The method according to that referred back to claim 38 Claim 42 offers a simplified process for the manufacture len of semiconductor devices.  

Das erfindungsgemäße Verfahren gemäß Patentanspruch 43 er­ gibt einen einfachen Herstellungsprozeß für das Erhalten von klein bemessenen Halbleitervorrichtungen.The inventive method according to claim 43 he gives an easy manufacturing process for getting of small-sized semiconductor devices.

Das Verfahren gemäß Anspruch 44, der auf den Anspruch 43 rückbezogen ist, stellt einen vereinfachten Prozeß für das Herstellen von Halbleitervorrichtungen dar.The method of claim 44, which is based on claim 43 is a simplified process for that Manufacture of semiconductor devices.

Nach dem erfindungsgemäßen Verfahren gemäß Patentanspruch 45 können auf einfache Weise klein bemessene Halbleitervor­ richtungen hergestellt werden, die auf engstem Raum mon­ tiert werden können.According to the inventive method according to claim 45 can easily small-sized semiconductors directions are produced that mon can be tiert.

Im Patentanspruch 46 ist ein erfindungsgemäßes Verfahren angeführt, welches einen einfachen Herstellungsprozeß zum Erhalten von Halbleitervorrichtungen mit hoher Zuverlässig­ keit ergibt.In claim 46 is a method according to the invention cited, which is a simple manufacturing process for Obtain semiconductor devices with high reliability results.

Das erfindungsgemäße Verfahren gemäß Patentanspruch 47 stellte einen einfachen Prozeß für das Herstellen von Halb­ leitervorrichtungen mit hervorragenden elektrischen Eigen­ schaften dar.The inventive method according to claim 47 presented a simple process for making half conductor devices with excellent electrical properties represent.

Nach dem erfindungsgemäßen Verfahren gemäß Patentanspruch 48 oder 49 können klein bemessene Halbleitervorrichtungen hergestellt werden, die auf engstem Raum montiert werden können.According to the inventive method according to claim 48 or 49 can be small-sized semiconductor devices be manufactured, which are assembled in the smallest space can.

In den Patentansprüchen 50, 51 und 52 sind jeweils Verfah­ ren für eine Montage von Halbleitervorrichtungen in hoher Packungsdichte angegeben.In the claims 50, 51 and 52 are each procedure ren for mounting semiconductor devices in high Packing density specified.

Die Erfindung wird nachstehend anhand von Ausführungsbei­ spielen unter Bezugnahme auf die Zeichnung näher erläutert. The invention is illustrated below with reference to embodiments play explained with reference to the drawing.  

Fig. 1 ist eine perspektivische Ansicht einer Halbleiter­ vorrichtung gemäß einem ersten Ausführungsbeispiel der Er­ findung, wobei in der Darstellung ein Teil der Halbleiter­ vorrichtung weggelassen ist, so daß der innere Aufbau zu sehen ist. Fig. 1 is a perspective view of a semiconductor device according to a first embodiment of the invention, wherein part of the semiconductor device is omitted in the illustration, so that the internal structure can be seen.

Fig. 2 ist eine Ansicht eines Schnittes durch die Halblei­ tervorrichtung nach Fig. 1 entlang einer Linie a-a′. Fig. 2 is a view of a section through the semiconductor device according to Fig. 1 along a line aa '.

Fig. 3 ist eine Schnittansicht der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel während der Herstel­ lung, wobei die Halbleitervorrichtung für einen Prozeß zum Formen von Löthöckern bereit ist. Fig. 3 is lung according to the first embodiment during the herstel a sectional view of the semiconductor device, the semiconductor device is ready for a process for forming solder bumps.

Fig. 4 ist eine perspektivische Ansicht einer Halbleiter­ vorrichtung und veranschaulicht einen Herstellungsprozeß gemäß dem ersten Ausführungsbeispiel der Erfindung, wobei ein Teil der Halbleitervorrichtung weggelassen ist, so daß der innere Aufbau zu sehen ist. Fig. 4 is a perspective view of a semiconductor device and illustrates a manufacturing process according to the first embodiment of the invention, with a part of the semiconductor device omitted so that the internal structure can be seen.

Fig. 5 ist eine perspektivische Ansicht einer Halbleiter­ vorrichtung gemäß einem zweiten Ausführungsbeispiel der Er­ findung, wobei in der Darstellung ein Teil der Halbleiter­ vorrichtung weggelassen ist, so daß der innere Aufbau zu sehen ist. Fig. 5 is a perspective view of a semiconductor device according to a second embodiment of the invention, wherein part of the semiconductor device is omitted in the illustration, so that the internal structure can be seen.

Fig. 6 ist eine Ansicht eines Schnittes durch die Halblei­ tervorrichtung nach Fig. 5 entlang einer Linie k-k′. Fig. 6 is a view of a section through the semiconductor device according to FIG. 5 along a line kk '.

Fig. 7 ist eine Schnittansicht der Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel während der Herstel­ lung, wobei die Halbleitervorrichtung für einen Prozeß zum Eingießen in Harz bereit ist. Fig. 7 is lung according to the second embodiment during the herstel a sectional view of the semiconductor device, the semiconductor device is ready for a process for potting in resin.

Fig. 8 ist eine Darstellung der Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel und veranschaulicht einen Herstellungsprozeß, wobei ein Teil der Halbleitervorrich­ tung nicht dargestellt ist, damit der innere Aufbau zu se­ hen ist. Fig. 8 is an illustration of the semiconductor device according to the second embodiment and illustrates a manufacturing process, wherein a part of the Halbleitervorrich tung not shown, so that the internal structure to se is hen.

Fig. 9 ist eine perspektivische Teilansicht und zeigt die äußere Gestaltung einer Halbleitervorrichtung gemäß einem dritten Ausführungsbeispiel der Erfindung. Fig. 9 is a partial perspective view showing the exterior of a semiconductor device according to a third embodiment of the invention.

Fig. 10 ist eine perspektivische Ansicht der Halbleitervor­ richtung gemäß dem dritten Ausführungsbeispiel wobei ein Teil der Halbleitervorrichtung nicht dargestellt ist, so daß der innere Aufbau zu sehen ist. Fig. 10 is a perspective view of the Halbleitervor direction according to the third embodiment wherein a portion of the semiconductor device is not shown, so that the internal structure can be seen.

Fig. 11 ist eine perspektivische Ansicht der Halbleitervor­ richtung gemäß dem dritten Ausführungsbeispiel, die an einer Schaltungsplatine angebracht ist. Fig. 11 is a perspective view of the Halbleitervor direction according to the third embodiment, which is mounted on a circuit board.

Fig. 12 ist eine Ansicht eines Schnittes durch die Halblei­ tervorrichtung nach Fig. 11 entlang einer Linie b-b′. Fig. 12 is a view of a section through the semiconductor device according to Fig. 11 along a line bb '.

Fig. 13 ist eine perspektivische Teilansicht einer Halblei­ tervorrichtung gemäß einem vierten Ausführungsbeispiel der Erfindung und zeigt die äußere Gestaltung. Fig. 13 is a partial perspective view of a semiconducting tervorrichtung according to a fourth embodiment of the invention showing the external appearance.

Fig. 14 ist eine perspektivische Ansicht der Halbleitervor­ richtung gemäß dem vierten Ausführungsbeispiel, wobei ein Teil der Halbleitervorrichtung nicht dargestellt ist, so daß der innere Aufbau zu sehen ist. Fig. 14 is a perspective view of the Halbleitervor direction according to the fourth embodiment, a portion of the semiconductor device is not shown, so that the internal structure can be seen.

Fig. 15 ist eine perspektivische Ansicht der Halbleitervor­ richtung gemäß dem vierten Ausführungsbeispiel, die an einer Schaltungsplatine angebracht ist. Fig. 15 is a perspective view of the Halbleitervor direction according to the fourth embodiment, which is mounted on a circuit board.

Fig. 16 ist eine Ansicht eines Schnittes durch die Halblei­ tervorrichtung nach Fig. 15 entlang einer Linie c-c′. Fig. 16 is a view of a section through the semiconductor device according to Fig. 15 along a line cc '.

Fig. 17 ist eine Draufsicht auf die an einer Schaltungspla­ tine angebrachte Halbleitervorrichtung gemäß dem vierten Ausführungsbeispiel. Fig. 17 is a plan view of the tine at a Schaltungspla mounted semiconductor device according to the fourth embodiment.

Fig. 18 ist eine Draufsicht, die mehrere der an der Schal­ tungsplatine angebrachten Halbleitervorrichtungen gemäß dem vierten Ausführungsbeispiel zeigt. Fig. 18 is a plan view, the plurality of the processing circuit board to the formwork attached semiconductor devices displays according to the fourth embodiment.

Fig. 19 ist eine Draufsicht, die mehrere, auf eine andere Weise an der Schaltungsplatine angebrachte Halbleitervor­ richtungen gemäß dem vierten Ausführungsbeispiel zeigt. Fig. 19 is a plan view showing a plurality of affixed in another way to the circuit board Halbleitervor directions according shows the fourth embodiment.

Fig. 20 ist eine perspektivische Ansicht einer Halbleiter­ vorrichtung gemäß einem fünften Ausführungsbeispiel der Er­ findung während der Herstellung, wobei die Halbleitervor­ richtung für einen mit Zuleitungen in Verbindung stehenden Prozeß bereit ist. Fig. 20 is a perspective view of a semiconductor device according to a fifth exemplary embodiment of the invention during manufacture, wherein the Halbleitervor direction for a standing with leads in connection process is ready.

Fig. 21 ist eine perspektivische Ansicht der Halbleitervor­ richtung gemäß dem fünften Ausführungsbeispiel, die an einer Schaltungsplatine angebracht ist. Fig. 21 is a perspective view of the Halbleitervor direction according to the fifth embodiment, which is mounted on a circuit board.

Fig. 22 ist eine Seitenansicht der Halbleitervorrichtung nach Fig. 21 in der durch einen Pfeil d dargestellten Rich­ tung gesehen. FIG. 22 is a side view of the semiconductor device of FIG. 21 seen in the direction indicated by an arrow d.

Fig. 23 ist eine perspektivische Ansicht, die Bauelemente der Halbleitervorrichtung gemäß dem fünften Ausführungsbei­ spiel in Form eines Trägerleiters, eines Bandes und eines Ringleiters zeigt. Fig. 23 is a perspective view, the components of the semiconductor device according to the fifth Ausführungsbei game in the form of a carrier conductor, a tape and a ring conductor displays.

Fig. 24 ist eine perspektivische Ansicht einer Halbleiter­ vorrichtung gemäß einem sechsten Ausführungsbeispiel der Erfindung, wobei in der Darstellung ein Teil der Halblei­ tervorrichtung weggelassen ist, so daß der innere Aufbau zu sehen ist. Fig. 24 is a perspective view of a semiconductor device according to a sixth embodiment of the invention, in which a part of the semiconductor device is omitted so that the internal structure can be seen.

Fig. 25 ist eine Ansicht eines Schnittes durch die Halblei­ tervorrichtung nach Fig. 24 entlang einer Linie e-e′. Fig. 25 is a view of a section through the semiconductor device according to Fig. 24 along a line ee '.

Fig. 26 ist eine perspektivische Ansicht einer Halbleiter­ vorrichtung gemäß einem siebenten Ausführungsbeispiel der Erfindung. Fig. 26 is a perspective view of a semiconductor device according to a seventh embodiment of the invention.

Fig. 27 ist eine Ansicht eines Schnittes durch die Halblei­ tervorrichtung nach Fig. 26 entlang einer Linie f-f′. Fig. 27 is a view of a section through the semiconductor device according to Fig. 26 along a line ff '.

Fig. 28 ist eine perspektivische Ansicht einer herkömmli­ chen Halbleitervorrichtung, wobei in der Darstellung ein Teil der Halbleitervorrichtung weggelassen ist, so daß der innere Aufbau zu sehen ist. Fig. 28 is a perspective view of a conventional semiconductor device, with a part of the semiconductor device omitted from illustration so that the internal structure can be seen.

Fig. 29 ist eine Ansicht eines Schnittes durch die Halblei­ tervorrichtung nach Fig. 28 entlang einer Linie g-g′. Fig. 29 is a view of a section through the semiconductor device according to Fig. 28 along a line gg '.

Fig. 30 ist eine perspektivische Ansicht einer herkömmli­ chen Halbleitervorrichtung mit einem Zickzackliniengehäuse. Fig. 30 is a perspective view of a herkömmli chen semiconductor device having a zigzag line housing.

Fig. 31 ist eine Seitenansicht der herkömmlichen Halblei­ tervorrichtung mit dem Zickzackliniengehäuse. Fig. 31 is a side view of the conventional semiconductor device with the zigzag line package.

Fig. 32 ist eine perspektivische Ansicht einer herkömmli­ chen Halbleitervorrichtung mit einem Vertikalgehäuse. Fig. 32 is a perspective view of a herkömmli chen semiconductor device having a vertical housing.

Fig. 33 ist eine Seitenansicht der herkömmlichen Halblei­ tervorrichtung mit dem Vertikalgehäuse nach Fig. 32 in der Richtung eines Pfeils h gesehen. Fig. 33 is a side view of the conventional semiconductor device with the vertical case of Fig. 32 seen in the direction of an arrow h.

Fig. 34 ist eine Ansicht eines Schnittes durch die Halblei­ tervorrichtung nach Fig. 32 entlang einer Linie j-j′. Fig. 34 is a view of a section through the semiconductor device according to Fig. 32 along a line jj '.

Fig. 35A und 35B sind jeweils eine Schnittansicht einer herkömmlichen Halbleitervorrichtung. FIG. 35A and 35B are respectively a sectional view of a conventional semiconductor device.

Ein erstes Ausführungsbeispiel der Erfindung ist in Fig. 1 bis 4 dargestellt. Die Fig. 1 zeigt die äußere Gestaltung einer Halbleitervorrichtung gemäß dem ersten Ausführungs­ beispiel, wobei ein Teil der Halbleitervorrichtung wegge­ schnitten dargestellt ist, so daß der innere Aufbau zu se­ hen ist. Die Fig. 2 zeigt einen Schnitt durch die Halblei­ tervorrichtung nach Fig. 1 entlang einer Linie a-a′. Die Fig. 3 ist eine Schnittansicht der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel während des Ablaufs des Herstellungsprozesses, wobei die Halbleitervorrichtung für einen Schritt zum Bilden von Löthöckern bereit ist. Die Fig. 4 ist eine perspektivische Ansicht zur Erläuterung eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel, wobei zur Darstellung des inneren Aufbaus ein Teil der Halbleitervorrichtung weg­ gelassen ist. In diesen Figuren sind Elemente, die denjeni­ gen nach Fig. 28 oder 29 gleichartig sind, mit den gleichen Bezugszeichen wie in Fig. 28 oder 29 bezeichnet und diese Elemente werden nicht nochmals ausführlich beschrieben. Bei diesem Ausführungsbeispiel enthält gemäß 1 bis 4 eine Halb­ leitervorrichtung 1A ein Band 9, das als Haftelement dient, welches an einem Halbleiterchip 2 angebracht ist, an dem Band 9 durch leitende Filme gebildete Leiter 10, feine Me­ talldrähte 11, die als Anschlußelemente für das Herstellen der elektrischen Verbindung durch Drahtbonden dienen, Öff­ nungen 12, die in einem als Vergußmaterial dienenden Ver­ gußharz 6 ausgebildet sind und die gebildet werden, wenn der Halbleiterchip 2 und die anderen Elemente durch ein Kunststoffgußverfahren eingekapselt werden, wobei die Öff­ nungen 12 bis zu den an dem Band 9 ausgebildeten Leitern bzw. leitenden Schichten 10 reichen, und eine Brücke 13, die ein Teil des Bandes 9 ist. Gemäß Fig. 1 und 2 wird das Band 9 an den Halbleiterchip 2 gebondet und die an dem Band ausgebildeten leitenden Schichten 10 werden über die feinen Metalldrähte 11 mit an dem Halbleiterchip 2 ausbildeten, als Elektroden dienenden Anschlußflächen 3 verbunden, wobei die feinen Metalldrähte 11 durch ein Drahtbondeverfahren an die leitenden Schichten 10 und die Anschlußflächen 3 gebon­ det werden. Gemäß der Darstellung in Fig. 3 werden die Öff­ nungen 12 in dem Vergußharz 6 derart gebildet, daß ein Teil der Oberfläche einer jeweiligen leitenden Schicht 10 an den Öffnungen 12 nach außen freiliegt. Bei dem Herstellungspro­ zeß werden bei dem Schritt zum Eingießen mit dem Harz diese Öffnungen 12 durch eine Gußform mit Vorsprüngen gebildet, die mit den leitenden Schichten 10 an dem Band 9 in Berüh­ rung sind. Dann wird in die Öffnungen 12 ein Lötmittel zum Bilden von Löthöckern 5 eingefüllt, die als Außenelektroden dienen. Die Vorsprünge der Gußform bei dem Vergießen mit dem Harz werden vorzugsweise derart gestaltet, daß die lei­ tenden Schichten 10 an dem Band 9 um 5 µm bis 100 µm, am günstigsten um einige 10 µm heruntergedrückt werden, wo­ durch die Öffnungen 12 gebildet werden können, ohne daß Gußnähte bzw. Grate entstehen, die einen Ausfall der elek­ trischen Verbindung verursachen würden. Durch die Elastizi­ tät des Bandes 9 wird die Belastung aufgenommen, die durch die an den leitenden Schichten 10 durch die Vorsprünge der Gußform ausgeübte Kraft entsteht, wobei dadurch eine Be­ schädigung des Halbleiterchips 2 verhindert wird. Zum Bil­ den der Löthöcker 5 werden (nicht dargestellte) Lötmittel­ kügelchen in die Öffnungen 12 der Halbleitervorrichtung 1A in dem in Fig. 3 dargestellten Zustand während der Herstel­ lung eingebracht und durch ein Reflow-Verfahren geschmol­ zen, wodurch die Löthöcker 5 mit einem sehr geringen Fehler von weniger als einige µm an den gewünschten Stellen ge­ formt werden. Ein Teil des Bandes 9 erstreckt sich über die spätere Umrißlinie der Halbleitervorrichtung 1A hinaus nach außen und bildet die Brücke 13. Bei dem Vergießen mit dem Harz wird dieser Teil des Bandes 9 durch Gußformen festgeklemmt, wodurch der Halbleiterchip 2 und das Band 9 in richtiger Lage in der Höhlung zwischen den Gußformen derart festgelegt werden, daß die Vorsprünge der einen Gußform mit den leitenden Schichten 10 an dem Band 9 in Berührung sind, um dadurch in dem Vergußharz 6 die Öffnungen 12 zu bilden, die als Kontaktöffnungen dienen, durch die hindurch die leitenden Schichten 10 mit den Löthöckern 5 verbunden werden. Durch dieses Verfahren ist gewährleistet, daß die Vorsprünge der Gußform in engster Berührung zu den leitenden Schichten 10 an dem Band 9 kommen, wodurch das Entstehen von Graten verhindert wird, die ansonsten durch das Eindringen von Harz in die Grenzfläche zwischen den Vorsprüngen der Gußform und den leitenden Schichten 10 an dem Band 9 entstehen würden.A first embodiment of the invention is shown in FIGS. 1 to 4. Fig. 1 shows the outer configuration of a semiconductor device according to the first embodiment, for example, wherein part of the semiconductor device is shown cut away, so that the inner structure can be seen. Fig. 2 shows a section through the semiconductor device according to Fig. 1 along a line aa '. The Fig. 3 a sectional view of the semiconductor device according to the first embodiment, during the course of the manufacturing process, wherein the semiconductor device is ready for a step of forming solder bumps. FIG. 4 is a perspective view for explaining a method wherein showing the internal structure of a part of the semiconductor device is omitted for manufacturing the semiconductor device according to the first embodiment. In these figures, elements that are similar to those of FIG. 28 or 29 are given the same reference numerals as in FIG. 28 or 29, and these elements will not be described again in detail. In this embodiment, according to 1 to 4, a semiconductor device 1 A contains a tape 9 , which serves as an adhesive element which is attached to a semiconductor chip 2 , on the tape 9 formed by conductive films conductor 10 , fine metal tall wires 11 , which as connection elements for serve to establish the electrical connection by wire bonding, openings 12 , which are formed in a casting resin Ver serving as a potting material 6 and which are formed when the semiconductor chip 2 and the other elements are encapsulated by a plastic molding process, the openings 12 up to the conductors or conductive layers 10 formed on the band 9 , and a bridge 13 , which is part of the band 9 . According to Fig. 1 and 2, the tape is bonded to the semiconductor chip 2 9 and formed on the belt conductive layers 10 are trained over the fine metal wires 11 on the semiconductor chip 2 connected serving as electrodes pads 3, wherein the fine metal wires 11 by a wire bonding process to the conductive layers 10 and the pads 3 are bonded. As shown in Fig. 3, the Öff 12 are formed in the sealing resin 6 such that a portion of the surface of a respective conductive layer 10 is exposed at the openings 12 to the outside voltages. In the manufacturing process, in the step of molding with the resin, these openings 12 are formed by a mold with protrusions that are in contact with the conductive layers 10 on the belt 9 . Then, a solder is filled into the openings 12 to form solder bumps 5 , which serve as external electrodes. The protrusions of the mold during the casting with the resin are preferably designed in such a way that the conductive layers 10 on the belt 9 are pressed down by 5 μm to 100 μm, most advantageously by a few 10 μm, where openings 12 can be formed, without cast seams or burrs that would cause failure of the elec trical connection. By the elasticity of the tape 9 , the load is absorbed, which is caused by the force exerted on the conductive layers 10 by the protrusions of the mold, thereby preventing damage to the semiconductor chip 2 . To form the solder bumps 5 , solder balls (not shown) are introduced into the openings 12 of the semiconductor device 1 A in the state shown in FIG. 3 during manufacture and are melted by a reflow process, as a result of which the solder bumps 5 have a very low profile small errors of less than a few µm can be formed at the desired locations. A portion of the belt 9 extends over the subsequent outline of the semiconductor device 1 A addition outwardly to form the bridge. 13 When potting with the resin, this part of the tape 9 is clamped by molds, whereby the semiconductor chip 2 and the tape 9 are fixed in position in the cavity between the molds such that the protrusions of one mold with the conductive layers 10 on the Band 9 are in contact, thereby forming the openings 12 in the sealing resin 6 , which serve as contact openings through which the conductive layers 10 are connected to the solder bumps 5 . This method ensures that the protrusions of the mold come in close contact with the conductive layers 10 on the belt 9 , thereby preventing burrs that would otherwise be caused by the penetration of resin into the interface between the protrusions of the mold and the conductive layers 10 would arise on the tape 9 .

Ein zweites Ausführungsbeispiel der Erfindung ist in Fig. 5 bis 8 dargestellt. Die Fig. 5 zeigt die äußere Gestaltung einer Halbleitervorrichtung gemäß dem zweiten Ausführungs­ beispiel, wobei in der Darstellung ein Teil der Halbleiter­ vorrichtung weggelassen ist, damit der innere Aufbau zu se­ hen ist. Die Fig. 6 zeigt einen Schnitt durch die Halblei­ tervorrichtung nach Fig. 5 entlang einer Linie k-k′. Die Fig. 7 ist eine Schnittansicht der Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel während des Herstel­ lungsprozesses, wobei die Halbleitervorrichtung für das Vergießen mit einem Harz bereitgestellt ist. Die Fig. 8 ist eine teilweise im Schnitt dargestellte schematische Dar­ stellung zum Erläutern eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß dem zweiten Ausführungsbei­ spiel. In diesen Figuren sind Elemente, die denjenigen nach Fig. 1 bis 4 gleichartig sind, mit dem gleichen Bezugszei­ chen wie in Fig. 1 bis 4 bezeichnet und diese Elemente wer­ den nicht erneut ausführlich beschrieben.A second embodiment of the invention is shown in FIGS. 5 to 8. Fig. 5 shows the outer configuration of a semiconductor device according to the second embodiment, for example, wherein part of the semiconductor device is omitted in the illustration, so that the inner structure can be seen. Fig. 6 shows a section through the semiconductor device according to Fig. 5 along a line kk '. The Fig. 7 is a sectional view of the semiconductor device according to the second embodiment of the manufacturer while averaging process, wherein the semiconductor device is provided for potting with a resin. Fig. 8 is a partially sectioned schematic Dar position for explaining a method for manufacturing the semiconductor device according to the second exemplary embodiment. In these figures, elements which are similar to those of FIGS. 1 to 4 are designated by the same reference numerals as in FIGS. 1 to 4 and these elements are not described in detail again.

Gemäß der Darstellung in Fig. 5 bis 8 enthält eine Halblei­ tervorrichtung 1B metallische Vorsprünge 14, die durch Drahtbonden an einem Halbleiterchip 2 ausgebildet sind, einen an einem Band 9 gebildeten kammförmigen leitenden Film 15, der ein Teil einer an dem Band 9 ausgebildeten leitenden Schicht ist und der durch Drahtbonden mit feinen Metalldrähten mit einer Vielzahl von Anschlußflächen an dem Halbleiterchip 2 verbunden werden kann, und Löthöcker 5 mit jeweils einem Vorsprung 16, der in eine in einem Vergußharz 6 ausgebildete Ausnehmung eingepaßt ist, um einen besseren Kontakt zwischen dem jeweiligen Löthöcker und dem metalli­ schen Vorsprung 14 zu erzielen.As shown in Fig. 5 contains to 8, a semiconducting tervorrichtung 1 B metal projections 14, which are formed by wire bonding of a semiconductor chip 2, one on a tape 9 comb-shaped conductive film 15 formed of a part of an opening formed on the belt 9 conductive Layer is and which can be connected by wire bonding with fine metal wires to a plurality of pads on the semiconductor chip 2 , and solder bumps 5 each having a projection 16 which is fitted into a recess formed in a sealing resin 6 , in order to better contact between the respective To achieve solder bumps and the metallic projection 14 .

Herkömmlicherweise wird ein Verfahren zum Bilden von metal­ lischen Vorsprüngen durch Drahtbonden dazu angewandt, Höc­ ker an Anschlußflächen 3 des Halbleiterchips 2 zu formen, um dadurch die Verbindung mit einem Band zum automatischen Filmbonden (TAB) herzustellen. Bei diesem Ausführungsbei­ spiel wird dieses Verfahren zum Bilden der metallischen Vorsprünge 14 an der leitenden Schicht 10 an dem Band 9 an­ gewandt. Dieses Verfahren ist im Vergleich zu dem in der japanischen Patentanmeldung Nr. 1-179334 beschriebenen Ver­ fahren einfach. Ferner ergeben sich bei diesem Verfahren anders als bei dem Auflage-Bondeverfahren, bei dem die Halbleitervorrichtungen mit der Vorderfläche nach unten an einer Schaltungsplatine wie einer in Fig. 11 dargestellten, nachfolgend beschriebenen Schaltungsplatine 18 angebracht werden, keinerlei Schwierigkeiten hinsichtlich der Ausrich­ tung.Conventionally, a method of forming metallic protrusions by wire bonding is used to form bumps on pads 3 of the semiconductor chip 2 , thereby connecting with a tape for automatic film bonding (TAB). In this embodiment, this method is used to form the metallic protrusions 14 on the conductive layer 10 on the belt 9 . This method is simple compared to the method described in Japanese Patent Application No. 1-179334. Furthermore, unlike the overlay bonding method in which the semiconductor devices are attached face down to a circuit board such as a circuit board 18 shown in FIG. 11 described below, this method does not cause any problems in alignment.

Als Material zum Formen der metallischen Vorsprünge durch das Drahtbonden wird vorzugsweise ein Lötdraht verwendet, da dann der metallische Vorsprung aus dem Lötdraht während eines Reflow-Prozesses geschmolzen wird und eine starke Verbindung mit dem Löthöcker 5 hergestellt wird.A solder wire is preferably used as the material for forming the metallic protrusions by the wire bonding, since the metallic protrusion is then melted from the solder wire during a reflow process and a strong connection is made to the solder bump 5 .

Die an dem Band 9 mit der leitenden Schicht 10 gebildete kammförmige leitende Schicht 15 ermöglicht es, eine Verbin­ dung zwischen dem Halbleiterchip 2 und einer Vielzahl von Stellen des Bandes 9 herzustellen. Dadurch kann beispiels­ weise ein über einen Löthöcker 5 der Halbleitervorrichtung 1B aufgenommenes Signal auf verschiedene Anschlußflächen des Halbleiterchips 2 verteilt werden.The comb-shaped conductive layer 15 formed on the strip 9 with the conductive layer 10 makes it possible to produce a connection between the semiconductor chip 2 and a multiplicity of locations on the strip 9 . As a result, a signal picked up via a solder bump 5 of the semiconductor device 1 B can be distributed over different connection areas of the semiconductor chip 2 .

Die kammförmige leitende Schicht 15 kann als Stromversor­ gungsleitung oder Masseleitung verwendet werden, über die der Strom oder der Massepegel einer Vielzahl von Teilen des Halbleiterchips 2 zugeführt wird. Durch die kammförmige leitende Schicht 15 kann eine herkömmliche Stromversor­ gungs- oder Masseleitung mit einer Aluminiumzwischenverbin­ dung ersetzt werden, wobei dadurch eine minimale Induktivi­ tät der Leitung und damit eine maximale Arbeitsgeschwindig­ keit der Halbleitervorrichtung erreicht wird.The comb-shaped conductive layer 15 can be used as a power supply line or ground line via which the current or the ground level is supplied to a plurality of parts of the semiconductor chip 2 . The comb-shaped conductive layer 15 can be used to replace a conventional power supply or ground line with an aluminum intermediate connection, thereby achieving a minimum inductance of the line and thus a maximum working speed of the semiconductor device.

In Fig. 7 ist durch die gestrichelte Linie eine beabsich­ tigte Kontur des Harzes darstellt, in das der Halbleiter­ chip 2 einzugießen ist. Gemäß der Darstellung in dieser Figur werden durch Drahtbonden die metallischen Vorsprünge 14 derart geformt, daß sie eine ausreichende Höhe haben und ein Teil des jeweiligen metallischen Vorsprungs 14 an der Außenseite des Vergußharzes freiliegt. Bei dem Vergießen mit dem Harz kommen die metallischen Vorsprünge 14 in eng­ ste Berührung mit der Innenwand der Gußform, so daß ein Teil des jeweiligen metallischen Vorsprungs 14 an der Außenseite der sich ergebenden Kontur des Vergußharzes freiliegt. Das heißt, die Höhe der durch das Drahtbonden hergestellten metallischen Vorsprünge 14 wird durch Steuern der Ausmaße der nach dem Drahtbondeprozeß verbliebenen me­ tallischen Vorsprünge auf einen geeigneten Wert einge­ stellt. Dann wird bei dem Harzvergußprozeß der Halbleiter­ chip mit dem Harz unter Beibehalten der engsten Berührung zwischen den metallischen Vorsprüngen und der Innenwand der Gußform eingegossen, so daß ein Teile eines jeden metalli­ schen Vorsprungs an der Außenseite des Vergußharzes frei­ liegt. Dieses Verfahren vereinfacht somit die Herstellung.In Fig. 7 by the dashed line is an intentional contour of the resin, into which the semiconductor chip 2 is to be poured. As shown in this figure, the metal protrusions 14 are formed by wire bonding so that they have a sufficient height and a part of the respective metallic protrusion 14 is exposed on the outside of the sealing resin. When potting with the resin, the metallic projections 14 come into close contact with the inner wall of the mold, so that part of the respective metallic projection 14 is exposed on the outside of the resulting contour of the potting resin. That is, the height of the metallic protrusions 14 made by the wire bonding is adjusted to an appropriate value by controlling the dimensions of the metallic protrusions remaining after the wire bonding process. Then, in the resin molding process, the semiconductor chip is molded with the resin while maintaining the closest contact between the metallic protrusions and the inner wall of the mold, so that a part of each metallic protrusion is exposed on the outside of the resin. This process thus simplifies production.

Gemäß der Darstellung in Fig. 8 werden in dem Vergußharz 6 die Ausnehmungen 16 derart ausgebildet, daß in diese Aus­ nehmungen die Löthöcker 5 eingesetzt werden können. Wenn die Löthöcker 5 geformt werden, fließt ein Teil davon in die jeweiligen Ausnehmungen. Infolgedessen entsteht zwi­ schen den Löthöckern 5 und dem Vergußharz 6 und somit zwi­ schen den Löthöckern 5 und den entsprechenden metallischen Vorsprüngen 14 eine- starke mechanische Verbindung.According to the representation in Fig. 8, the recesses 16 are formed in the sealing resin 6 such that the solder bumps 5 can be used in these recesses. When the solder bumps 5 are formed, a part thereof flows into the respective recesses. As a result, there is a strong mechanical connection between the solder bumps 5 and the sealing resin 6 and thus between the solder bumps 5 and the corresponding metallic projections 14 .

Die kammförmige Schicht 15 kann auch bei der Halbleitervor­ richtung gemäß dem ersten Ausführungsbeispiel verwendet werden.The comb-shaped layer 15 can also be used in the semiconductor device according to the first embodiment.

Ein drittes Ausführungsbeispiel der Erfindung ist in Fig. 9 bis 12 dargestellt. Die Fig. 9 ist eine schematische Dar­ stellung der äußeren Gestaltung eines Teils einer Halblei­ tervorrichtung gemäß dem dritten Ausführungsbeispiel. Die Fig. 10 zeigt die äußere Gestaltung der Halbleitervorrich­ tung gemäß dem dritten Ausführungsbeispiel, wobei ein Teil der Halbleitervorrichtung weggeschnitten dargestellt ist, so daß der inneren Aufbau zu sehen ist. Die Fig. 11 ist eine schematische Darstellung, die die äußere Gestaltung eines Teils der Halbleitervorrichtung gemäß dem dritten Ausführungsbeispiel bei der Montage an einer Schaltungspla­ tine zeigt. Die Fig. 12 ist eine Ansicht eines Schnittes durch die Halbleitervorrichtung nach Fig. 11 entlang einer Linie b-b′. In diesen Figuren sind Elemente, die denjenigen nach Fig. 1 bis 4 gleichartig sind, mit den gleichen Be­ zugszeichen wie in Fig. 1 bis 4 bezeichnet und diese Ele­ mente werden hier nicht erneut ausführlich beschrieben.A third embodiment of the invention is shown in FIGS. 9 to 12. Fig. 9 is a schematic Dar position of the outer configuration of a part of a semiconductor device according to the third embodiment. Fig. 10 shows the external design of the Halbleitervorrich processing according to the third embodiment, a portion of the semiconductor device is shown cut away so that the internal structure can be seen. FIG. 11 is a schematic view showing the external appearance of a part of the semiconductor device according to the third embodiment, in the mounting on a tine Schaltungspla. Fig. 12 is a view of a section through the semiconductor device of FIG. 11 along a line bb '. In these figures, elements and those referred to Fig. 1 to 4 are identical, with the same reference numbers Be as shown in Fig. 1 to 4 Ele these elements are not described here again in detail the.

Gemäß der Darstellung in Fig. 9 bis 12 enthält eine Halb­ leitervorrichtung 1C gemäß dem dritten Ausführungsbeispiel Stützblöcke 17 für das Halten der Halbleitervorrichtung 1C in vertikaler Lage. Diese Figuren zeigen ferner eine Schal­ tungsplatine 18, an der die Halbleitervorrichtung 1C ange­ bracht wird, ein auf der Schaltungsplatine 18 ausgebildetes Leitermuster 19 und Lötstellen 20 für das Herstellen der Verbindung zwischen dem Leitermuster 19 und leitenden Schichten bzw. Leitern 10.As shown in FIGS. 9 to 12, a semiconductor device 1 C according to the third embodiment contains support blocks 17 for holding the semiconductor device 1 C in a vertical position. These figures further show a scarf processing board 18 on which the semiconductor device 1 C is introduced is a hole formed on the circuit board 18 conductor pattern 19 and solder joints 20 for establishing the connection between the conductor pattern 19 and conductive layers or conductors 10th

Gemäß Fig. 9 enthält die Halbleitervorrichtung 1C ein auf eine Seite eines Halbleiterchips 2 gebondetes Band 9, an dem die leitenden Schichten 10 ausgebildet sind. Der Halb­ leiterchip 2 wird mit einem Harz 6 derart vergossen, daß das Band und die leitenden Schichten 10 an einem streifen­ förmigen Ausschnittsbereich des Vergußharzes teilweise freiliegen. Gemäß der Darstellung in Fig. 10 werden die leitenden Schichten 10 über feine Metalldrähte 11 mit An­ schlußfläche an dem Halbleiterchip 2 verbunden. According to FIG. 9, the semiconductor device contains 1 C a bonded onto one side of a semiconductor chip 2 Volume 9 on which the conductive layers 10 are formed. The semi-conductor chip 2 is potted with a resin 6 such that the tape and the conductive layers 10 are partially exposed on a strip-shaped cutout area of the potting resin. As shown in Fig. 10, the conductive layers 10 are with on-circuit surface via fine metal wires 11 on the semiconductor chip 2 is connected.

Gemäß der Darstellung in Fig. 11 wird die Halbleitervor­ richtung 1C derart auf die Schaltungsplatine 18 aufgesetzt, daß der Halbleiterchip 2 in der Halbleitervorrichtung 1C in vertikaler Lage ist und damit auch die leitenden Schichten 10 an dem Band 9 vertikal an der Schaltungsplatine stehen, wonach dann die freiliegenden Abschnitte der leitenden Schichten 10 an das auf der Schaltungsplatine 18 ausgebil­ dete Leitermuster 19 angelötet werden.As shown in Fig. 11, the Halbleitervor is directionally 1 C in such a way on the circuit board 18 is placed, that the semiconductor chip 2 in the semiconductor device 1 C in vertical position, and hence the conductive layers 10 are provided on the strip 9 vertically to the circuit board, then the exposed portions of the conductive layers 10 are soldered to the conductor pattern 19 formed on the circuit board 18 .

Die Stützblöcke 17 werden bei dem Vergießen mit dem Harz derart an der Halbleitervorrichtung 1C ausgebildet, daß sie sich in den zu der aktiven Fläche des Halbleiterchips 2 senkrechten Richtungen erstrecken und daß eine Oberfläche der Halbleitervorrichtung 1C und eine Oberfläche eines je­ weiligen Stützblocks 17 eine horizontale Ebene bilden.The support blocks 17 are formed in the potting with the resin on the semiconductor device 1 C such that they extend in the directions perpendicular to the active surface of the semiconductor chip 2 and that a surface of the semiconductor device 1 C and a surface of a respective support block 17 one form horizontal plane.

Bei diesem Beispiel wird der von dem Band 9 festgehaltene Halbleiterchip 2 mit dem Harz vergossen. Alternativ kann der Halbleiterchip 2 auch durch einen Leiterrahmen festge­ legt sein, wobei wie bei dem herkömmlichen Verfahren der Halbleiterchip 2 an einem als Formguß-Grundplatte bezeich­ neten Teil des Leiterrahmens angebracht wird.In this example, the semiconductor chip 2 held by the tape 9 is potted with the resin. Alternatively, the semiconductor chip 2 can also be fixed by a lead frame, wherein, as in the conventional method, the semiconductor chip 2 is attached to a part of the lead frame referred to as a molded base plate.

Ein viertes Ausführungsbeispiel der Erfindung ist in Fig. 13 bis 19 dargestellt. Die Fig. 13 ist eine schematische Darstellung der äußeren Gestaltung eines Teils einer Halb­ leitervorrichtung gemäß dem vierten Ausführungsbeispiel. Die Fig. 14 zeigt die äußere Gestaltung der Halbleitervor­ richtung gemäß dem vierten Ausführungsbeispiel, wobei in der Darstellung ein Teil der Halbleitervorrichtung wegge­ lassen ist, so daß der innere Aufbau zu sehen ist. Die Fig. 15 ist eine schematische Darstellung, die einen Teil der Halbleitervorrichtung gemäß dem vierten Ausführungsbeispiel zeigt, die an einer Schaltungsplatine angebracht ist. Die Fig. 16 ist eine Schnittansicht der Halbleitervorrichtung nach Fig. 15 entlang einer Linie c-c′. Die Fig. 17 ist eine Draufsicht auf die Halbleitervorrichtung gemäß dem vierten Ausführungsbeispiel, die an der Schaltungsplatine ange­ bracht ist. Die Fig. 18 ist eine Draufsicht, die mehrere Halbleitervorrichtungen gemäß dem vierten Ausführungsbei­ spiel zeigt, welche an einer Schaltungsplatine angebracht sind. Die Fig. 19 ist gleichfalls eine Draufsicht, die meh­ rere Halbleitervorrichtungen gemäß dem vierten Ausführungs­ beispiel zeigt, die an einer Schaltungsplatine angebracht sind. In diesen Figuren sind Bauelemente, die denjenigen nach Fig. 1 bis 4 oder Fig. 11 und 12 gleichartig sind, mit den gleichen Bezugzeichen wie in Fig. 1 bis 4, 11 und 12 bezeichnet und diese Elemente werden nicht erneut aus­ führlich beschrieben.A fourth embodiment of the invention is shown in FIGS. 13 to 19. Fig. 13 is a schematic representation of the outer configuration of a part of a semiconductor device according to the fourth embodiment. Fig. 14 shows the external design of the Halbleitervor direction according to the fourth embodiment, in the illustration, a part of the semiconductor device can Wegge, so that the internal structure can be seen. FIG. 15 is a schematic diagram showing part of the semiconductor device according to the fourth embodiment attached to a circuit board. Fig. 16 is a sectional view of the semiconductor device of Fig. 15 along a line cc '. Fig. 17 is a plan view of the semiconductor device according to the fourth embodiment, which is attached to the circuit board. FIG. 18 is a plan view, the plurality of semiconductor devices according to the fourth shows Ausführungsbei game, which are mounted on a circuit board. Fig. 19 is also a plan view showing several semiconductor devices according to the fourth embodiment, for example, which are attached to a circuit board. In these figures, components which are similar to those according to FIGS. 1 to 4 or FIGS. 11 and 12 are designated by the same reference numerals as in FIGS . 1 to 4, 11 and 12 and these elements are not described again in detail.

Gemäß der Darstellung in Fig. 13 bis 19 ist in einer Halb­ leitervorrichtung 1D gemäß dem vierten Ausführungsbeispiel ein Halbleiterchip 2 an einer Formguß-Grundplatte 21 ange­ bracht, die ein Teil eines Leiterrahmens ist, so daß der Halbleiterchip 2 durch den Leiterrahmen festgelegt ist. Ferner ist über dem Halbleiterchip 2 ein anderer Leiterrah­ men angeordnet, der einen Trägerleiter 22 hat und an den ein Band 9 mit leitenden Schichten 10 gebondet ist. Teile des Trägerleiters 22 dienen als Stützleiter 8. Die Halblei­ tervorrichtung 1D hat ferner Nuten 23, die in dem Verguß­ harz 6 derart ausgebildet sind, daß in den Nuten 23 die ab­ gebogenen Abschnitte der Stützleiter 8 aufgenommen werden.As shown in FIGS. 13 to 19 is in a half according to semiconductor device 1 D to the fourth embodiment, a semiconductor chip 2 on a cast molded base plate 21 is introduced, which is a part of a lead frame, so that the semiconductor chip is fixed by the lead frame 2. Furthermore, another conductor frame is arranged above the semiconductor chip 2 , which has a carrier conductor 22 and to which a strip 9 with conductive layers 10 is bonded. Parts of the carrier conductor 22 serve as a support conductor 8 . The semiconductor device 1 D also has grooves 23 , which are formed in the potting resin 6 such that the bent portions of the support conductor 8 are received in the grooves 23 .

Bei diesem Ausführungsbeispiel ist das Band 9 mit den lei­ tenden Schichten 10 an den Trägerleiter 22 gebondet, der über einer Seite des Halbleiterchips 2 angeordnet ist, wo­ bei zwischen dem Trägerleiter 22 und dem Halbleiterchip 2 ein Spalt ist. Die Fig. 14 zeigt die Halbleitervorrichtung während der Herstellung, wobei ein (nicht dargestellter) äußerer Teil des Leiterrahmens derart weggeschnitten ist, daß der Trägerleiter 22 zurückbleibt, welcher nunmehr gebo­ gen werden kann.In this embodiment, the tape 9 is bonded with the conductive layers 10 to the carrier conductor 22 , which is arranged over one side of the semiconductor chip 2 , where there is a gap between the carrier conductor 22 and the semiconductor chip 2 . Fig. 14 shows the semiconductor device during manufacture, wherein a (not shown) outer part of the lead frame is cut away such that the conductor carrier remains 22 which can now be gebo gen.

Der Halbleiterchip 2 wird fest an der Formguß-Grundplatte 21 angebracht, die ein Teil des Leiterrahmens ist. Anders als bei der Halbleitervorrichtung 1A gemäß dem ersten Aus­ führungsbeispiel, bei dem das Band 9 direkt an den Halblei­ terchip 2 gebondet ist, wird bei diesem Ausführungsbeispiel der Halbleiterchip 2 mit dem Vergußharz 6 mit geringer Was­ serabsorption überdeckt, wobei das Vergußharz 6 ziemlich stark an dem Halbleiterchip 2 haftet. Folglich tritt bei dem Erwärmen der Halbleitervorrichtung zur Montage an einer Schaltungsplatine keine Explosion von absorbiertem Wasser auf. Auf diese Weise tritt weder eine Trennung zwischen dem Halbleiterchip 2 und dem Band 9, die entstehen könnte, wenn das Band 9 direkt an den Halbleiterchip gebondet ist, noch eine Unterbrechung der feinen Metalldrähte 11 auf. Dies führt zu einer Verbesserung der Zuverlässigkeit der Halb­ leitervorrichtung.The semiconductor chip 2 is fixedly attached to the die-cast base plate 21 , which is part of the lead frame. Unlike the semiconductor device 1 A according to the first exemplary embodiment, in which the tape 9 is bonded directly to the semiconductor chip 2 , in this exemplary embodiment the semiconductor chip 2 is covered with the sealing resin 6 with low water absorption, the sealing resin 6 being quite strong adheres to the semiconductor chip 2 . As a result, explosion of absorbed water does not occur upon heating the semiconductor device for mounting on a circuit board. In this way, there is neither a separation between the semiconductor chip 2 and the band 9 , which could arise if the band 9 is bonded directly to the semiconductor chip, nor an interruption of the fine metal wires 11 . This leads to an improvement in the reliability of the semiconductor device.

Bei diesem Ausführungsbeispiel haben die an dem Band 9 aus­ gebildeten leitenden Schichten bzw. Leiter 10 vorstehende Abschnitte mit einer Länge von 0,2 bis 1 mm, die sich nach außen über den Rand des Vergußharzes 6 hinaus erstrecken. Diese vorstehenden Abschnitte der Leiter 10 werden L-förmig umgebogen. Die Halbleitervorrichtung wird derart auf die Schaltungsplatine 18 aufgesetzt, daß die vorstehenden Ab­ schnitte der leitenden Schichten bzw. Leiter 10 richtig auf dem Leitermuster 19 der Schaltungsplatine 18 aufsitzen, wo­ nach dann diese vorstehenden Abschnitte durch Lötstellen 20 mit dem Leitermuster 19 verbunden werden. Durch dieses Ver­ fahren werden im Vergleich zu der Halbleitervorrichtung 1C gemäß dem dritten Ausführungsbeispiel Anschlußfehler bzw. Unterbrechungen an den Verbindungsstellen zwischen den an dem Band 9 gebildeten leitenden Schichten 10 und dem Lei­ termuster der Schaltungsplatine 18 verringert.In this exemplary embodiment, the conductive layers or conductors 10 formed on the strip 9 have protruding sections with a length of 0.2 to 1 mm, which extend outwards beyond the edge of the sealing resin 6 . These protruding portions of the conductor 10 are bent in an L-shape. The semiconductor device is placed on the circuit board 18 such that the above sections of the conductive layers or conductors 10 are properly seated on the conductor pattern 19 of the circuit board 18 , where these protruding sections are then connected to the conductor pattern 19 by solder joints 20 . By this method, compared to the semiconductor device 1 C according to the third exemplary embodiment, connection errors or interruptions at the connection points between the conductive layers 10 formed on the strip 9 and the conductor pattern of the circuit board 18 are reduced.

Bei dem vierten Ausführungsbeispiel ist der Trägerleiter 22 als Masseleitung ausgelegt, die geringere Impedanz als die an dem Band 9 gebildeten leitenden Schichten 10 hat, so daß die Halbleitervorrichtung 1D mit hoher Geschwindigkeit be­ trieben werden kann.In the fourth embodiment, the carrier conductor 22 is designed as a ground line, which has a lower impedance than the conductive layers 10 formed on the strip 9 , so that the semiconductor device 1 D can be operated at high speed.

Gemäß der Darstellung in Fig. 14 wird das Band 9 derart an einem Teil des Trägerleiters 22 angebracht, daß von dem Halbleiterchip 2 ein innerer streifenförmiger Abschnitt freigelassen wird, an dem Anschlußflächen 3 liegen. Daher können an diesem Halbleiterchip 2 irgendwelche beliebigen Anschlußflächen 3, die mit Masse verbunden werden müssen, mit geeigneten Stellen des Trägerleiters 22 verbunden wer­ den, der als Masseleiter dient. Dies ergibt eine Verkürzung von Aluminium-Zwischenverbindungen an dem Halbleiterchip 2 der Halbleitervorrichtung 1D, so daß bei der Signalfort­ pflanzung die Verzögerungszeit kürzer wird, was zu einer höheren Arbeitsgeschwindigkeit führt. Bei dem in Fig. 14 dargestellten Beispiel sind von acht feinen Metalldrähten 11 der erste, der fünfte und der siebente Draht in Zählung von der linken Seite in Fig. 14 her mit dem Trägerleiter 22 verbunden, wodurch die entsprechenden Anschlußflächen 3 des Halbleiterchips 2 mit Masse verbunden sind.According to the illustration in FIG. 14, the tape 9 is attached to a part of the carrier conductor 22 in such a way that an inner strip-shaped section is left free by the semiconductor chip 2 , on which connection areas 3 lie. Therefore, any pads 3 that need to be connected to ground can be connected to suitable locations on the carrier conductor 22 on this semiconductor chip 2 , which serves as the ground conductor. This results in a shortening of aluminum interconnections on the semiconductor chip 2 of the semiconductor device 1 D, so that the delay time becomes shorter in the signal propagation, which leads to a higher operating speed. In the example shown in FIG. 14, of eight fine metal wires 11, the first, the fifth and the seventh wire counted from the left side in FIG. 14 are connected to the carrier conductor 22 , as a result of which the corresponding connection pads 3 of the semiconductor chip 2 are grounded are connected.

Die Halbleitervorrichtung 1D hat zwei Stützleiter 8, die durch äußere Leiter gebildet sind, welche sich von dem Trä­ gerleiter 22 weg erstrecken, wobei die beiden Stützleiter 8 gemäß der Darstellung in Fig. 17 in zueinander entgegenge­ setzten Richtungen umgebogen sind. Durch die beiden Stütz­ leiter 8 kann die Halbleitervorrichtung 1D in der vertika­ len Lage gehalten werden, während bei der in Fig. 32 darge­ stellten SVP-Vorrichtung vier Außenleiter benötigt werden. Dies bedeutet, daß dann, wenn die Halbleitervorrichtung ge­ mäß diesem Ausführungsbeispiel die gleichen äußeren Abmes­ sungen hat wie eine SVP-Vorrichtung, die Vorrichtung gemäß dem Ausführungsbeispiel zwei Außenleiter mehr haben kann als die SVP-Vorrichtung.The semiconductor device 1 D has two support conductors 8 which are formed by outer conductors which extend from the carrier conductor 22 , the two support conductors 8 being bent in opposite directions as shown in FIG. 17. By means of the two support conductors 8 , the semiconductor device 1 D can be held in the vertical position, while four outer conductors are required in the SVP device shown in FIG. 32. This means that if the semiconductor device according to this exemplary embodiment has the same outer dimensions as an SVP device, the device according to the exemplary embodiment can have two outer conductors more than the SVP device.

Die Fig. 18 zeigt mehrere Halbleitervorrichtungen 1D, die parallel an einer Schaltungsplatine angebracht sind. Dabei reichen die Stützleiter 8 der Halbleitervorrichtungen 1D nicht bis zu den Nuten 23 von benachbarten Halbleitervor­ richtungen, in denen in dem Vergußharz 6 die Nuten 23 der­ art ausgebildet sind, daß darin der abgebogene Abschnitt der Stützleiter 8 aufgenommen ist. Fig. 18 shows a plurality of semiconductor devices 1 D, which are attached in parallel to a circuit board. The support conductors 8 of the semiconductor devices 1 D do not extend to the grooves 23 of adjacent semiconductor devices, in which the grooves 23 are formed in the sealing resin 6 in such a way that the bent section of the support conductors 8 is accommodated therein.

Die Fig. 19 zeigt gleichfalls mehrere Halbleitervorrichtun­ gen 1D, die parallel an einer Schaltungsplatine angebracht sind. In diesem Fall liegen jedoch die Endabschnitte der Stützleiter 8 der Halbleitervorrichtungen 1D in den Nuten 23 von benachbaren Halbleitervorrichtungen. Fig. 19 also shows a plurality of semiconductor devices 1 D, which are mounted in parallel on a circuit board. In this case, however, the end sections of the support conductors 8 of the semiconductor devices 1 D lie in the grooves 23 of adjacent semiconductor devices.

Durch dieses Montageverfahren, bei dem die Stützleiter 8 von Halbleitervorrichtungen 1D in die Nuten 23 für die Auf­ nahme der Stützleiter im Vergußharz 6 von benachbarten Halbleitervorrichtungen eingesetzt sind, kann eine große Anzahl von Halbleitervorrichtungen 1D unter kleinen Abstän­ den montiert werden, wodurch eine hohe Packungsdichte er­ zielt wird.By this mounting method, in which the support conductors 8 of semiconductor devices 1 D are used in the grooves 23 for the reception of the support conductors in the sealing resin 6 of adjacent semiconductor devices, a large number of semiconductor devices 1 D can be assembled at small distances, which results in a high Packing density he is aiming for.

Bei diesem vierten Ausführungsbeispiel haben gemäß der vor­ angehenden Beschreibung die an dem Band 9 ausgebildeten leitenden Schichten 10 vorspringende Abschnitte mit einer Länge von 0,2 mm bis 1 mm, die sich über den Rand des Ver­ gußharzes 6 hinaus nach außen erstrecken, und diese vor­ springenden Abschnitte der leitenden Schichten 10 sind L- förmig umgebogen, wodurch die Halbleitervorrichtung auf die Schaltungsplatine 18 derart angesetzt werden kann, daß die vorspringenden Abschnitte der leitenden Schichten 10 rich­ tig auf das Leitermuster 19 an der Schaltungsplatine 18 aufgesetzt werden können und diese vorspringenden Ab­ schnitte durch Lötstellen 20 mit dem Leitermuster 19 ver­ bunden werden können. Dieses Verfahren kann auch bei ande­ ren Arten von Halbleitervorrichtungen wie SVP-Vorrichtungen angewandt werden. Die vorangehend beschriebenen Montagever­ fahren sind insbesondere für integrierte Speicherschaltun­ gen nutzvoll.In this fourth embodiment, according to the above description, the conductive layers 10 formed on the tape 9 have protruding portions with a length of 0.2 mm to 1 mm, which extend beyond the edge of the sealing resin 6 to the outside, and these in front bouncing sections of the conductive layers 10 are bent into an L shape, as a result of which the semiconductor device can be attached to the circuit board 18 in such a way that the projecting sections of the conductive layers 10 can be correctly placed on the conductor pattern 19 on the circuit board 18 and these projecting sections can be connected to the conductor pattern 19 by solder joints 20 . This method can also be applied to other types of semiconductor devices such as SVP devices. The Montagever described above are particularly useful for integrated storage circuits.

Ein fünftes Ausführungsbeispiel der Erfindung ist in den Fig. 20 bis 23 dargestellt. Die Fig. 20 zeigt die äußere Gestaltung einer Halbleitervorrichtung, die für einen Her­ stellungsprozeß für Leiter bereit ist, wobei in der Dar­ stellung ein Teil der Halbleitervorrichtung weggelassen ist, so daß der innere Aufbau zu sehen ist. Die Fig. 21 ist eine schematische Darstellung der äußeren Gestaltung eines Teils der Halbleitervorrichtung gemäß dem fünften Ausfüh­ rungsbeispiel, die an einer Schaltungsplatine angebracht ist.A fifth embodiment of the invention is shown in FIGS. 20 to 23. Fig. 20 shows the outer configuration of a semiconductor device which is ready for a manufacturing process for conductors, in which part of the semiconductor device is omitted so that the internal structure can be seen. FIG. 21 is a schematic illustration of the outer appearance of a part of the semiconductor device, for example approximately according to the fifth embodiment, which is mounted on a circuit board.

Die Fig. 22 ist eine Seitenansicht der Halbleitervorrich­ tung nach Fig. 21 in der Richtung eines Pfeils d gesehen. Die Fig. 23 ist eine perspektivische Darstellung von einigen Bauelementen wie eines Trägerleiters, eines Bandes und eines Ringleiters, die in der Halbleitervorrichtung gemäß dem fünften Ausführungsbeispiel verwendet werden. In diesen Figuren sind Elemente, die denjenigen nach Fig. 1 bis 4 oder Fig. 11, 12 oder 15 gleichartig sind, mit den gleichen Bezugszeichen wie in diesen Fig. 1 bis 4, 11, 12 und 15 bezeichnet und diese Elemente werden nicht nochmals aus­ führlich beschrieben. Fig. 22 is a side view of the semiconductor device according to Fig. 21 seen in the direction of an arrow d. The Fig. 23 is a perspective view of some components such as a carrier conductor, a tape and a ring conductor, which are used in the semiconductor device according to the fifth embodiment. In these figures, elements similar to those of Figs. 1 to 4 or Figs. 11, 12 or 15 are given the same reference numerals as those in Figs. 1 to 4, 11, 12 and 15, and these elements are not repeated described in detail.

In einer in Fig. 20 bis 23 dargestellten Halbleitervorrich­ tung 1E gemäß dem fünften Ausführungsbeispiel ist um einen Trägerleiter 22 herum ein Ringleiter 24 angeordnet und an dem Trägerleiter 22 ist ein kammförmiger Teil 25 zum Ver­ bessern der Haftung zwischen dem Trägerleiter 22 und einem Band 9 oder einem Vergußharz 6 ausgebildet.In a semiconductor device 1 E shown in FIGS. 20 to 23 according to the fifth exemplary embodiment, a ring conductor 24 is arranged around a carrier conductor 22 and on the carrier conductor 22 there is a comb-shaped part 25 for improving the adhesion between the carrier conductor 22 and a band 9 or a sealing resin 6 is formed.

Gemäß Fig. 20 sind Anschlußflächen 3 auf einer Linie an dem Halbleiterchip 2 angeordnet und der Ringleiter 24 ist an einer Seite des Halbleiterchips 2 angeordnet, während der Trägerleiter 22 an der Gegenseite des Halbleiterchips 2 an­ geordnet ist. Die Reihe der Anschlußflächen 3 liegt zwi­ schen dem Ringleiter 24 und dem Trägerleiter 22. Der Ring­ leiter 24 liegt in bezug auf den Trägerleiter 22 außen. Der Trägerleiter 22 und der Ringleiter 24 dienen jeweils als Stromversorgungsleitung bzw. Masseleitung oder umgekehrt. Diese Anordnung ermöglicht es, beliebig, gewählte Anschluß­ flächen 3 an dem Halbleiterchip 2 mit Masse oder mit der Stromversorgung zu verbinden. Dadurch ergibt sich eine Ver­ kürzung der Aluminium-Zwischenverbindungen an dem Halblei­ terchip 2, so daß bei der Signalfortpflanzung die Verzö­ gerungszeit kürzer wird. Weiterhin werden die Induktivitä­ ten der Masseleitung und der Stromversorgungsleitung auf ein Mindestmaß herabgesetzt. Dadurch kann eine höhere Ar­ beitsgeschwindigkeit als bei der Halbleitervorrichtung 1D gemäß dem vierten Ausführungsbeispiel erzielt werden.According to Fig. 20 pads 3 are arranged on a line on the semiconductor chip 2 and the ring-shaped conductor 24 is arranged on a side of the semiconductor chip 2, while the carrier head 22 on the opposite side of the semiconductor chip 2 to be sorted. The row of pads 3 is between the ring conductor 24 and the carrier conductor 22nd The ring conductor 24 is in relation to the carrier conductor 22 outside. The carrier conductor 22 and the ring conductor 24 each serve as a power supply line or ground line or vice versa. This arrangement makes it possible to connect any selected connection surfaces 3 on the semiconductor chip 2 to ground or to the power supply. This results in a shortening of the aluminum interconnections on the semiconductor terchip 2 , so that the delay time in signal propagation becomes shorter. Furthermore, the inductivities of the ground line and the power supply line are reduced to a minimum. As a result, a higher operating speed than in the semiconductor device 1 D according to the fourth exemplary embodiment can be achieved.

Bei dem fünften Ausführungsbeispiel werden gemäß Fig. 21 die an der Außenseite des Vergußharzes 6 freiliegenden Ab­ schnitte des Trägerleiters 22 und des Ringleiters 24 als Stützleiter 8 benutzt. Bei diesem Beispiel liegen an jeder Seite zwei Stützleiter und es sind somit insgesamt vier Stützleiter 8 vorgesehen, wobei zwei Stützleiter an jeder Seite in zueinander entgegensetzten Richtungen umgebogen sind, wie es bei der vorangehend beschriebenen SVP-Vorrich­ tung der Fall ist.In the fifth embodiment shown in FIG. 21, the exposed on the outside of the sealing resin 6 from sections of the carrier conductor 22 and the ring conductor 24 are used as a support conductor 8 . In this example, there are two support conductors on each side and there are thus a total of four support conductors 8 , two support conductors being bent on each side in opposite directions, as is the case with the SVP device described above.

In Fig. 22 sind durch gestrichelte Linien ein Teil eines jeweiligen Stützleiters 8 und eine Nut 23 dargestellt, die in dem Vergußharz 6 zur Aufnahme des abgebogenen Abschnit­ tes des jeweiligen Stützleiters 8 ausgebildet ist.In Fig. 22 part of a respective support conductor 8 and a groove 23 are shown by broken lines, which is formed in the sealing resin 6 for receiving the bent section of the respective support conductor 8 .

Gemäß der Darstellung in Fig. 23 sind Teile des Trägerlei­ ters 22, die denjenigen Teilen des Bandes 9 entsprechen, an denen sich keine leitfähige Schicht 10 befindet, kammförmig weggeschnitten. In Fig. 23 ist zur besseren Erläuterung das Band 9 getrennt von dem Trägerleiter 22 dargestellt, wel­ cher innerhalb des Ringleiters 23 liegt.As shown in Fig. 23, parts of the Trägerlei age 22 , which correspond to those parts of the tape 9 on which there is no conductive layer 10 , cut away comb-like. In Fig. 23, the band 9 is shown separately from the carrier conductor 22 , which lies within the ring conductor 23 for a better explanation.

Während der Trägerleiter 22 gemäß der vorstehenden Be­ schreibung in bezug auf die Fig. 23 teilweise weggeschnit­ ten ist, liegen die verbliebenen Teile des Trägerleiters 22 noch unter denjenigen Teilen des Bandes 9, an denen sich die leitenden Schichten 10 befinden, so daß durch dieses Wegschneiden keinerlei Problem hinsichtlich des Drahtbonde­ prozesses für das Herstellen der Verbindung zwischen den Anschluß flächen 3 an dem Halbleiterchip 2 und den Leiter­ schichten 10 an dem Band 9 über feine Metalldrähte 11 er­ gibt. Wenn im Gegensatz zu diesem Ausführungsbeispiel kein Trägerleiter 22 unter denjenigen Teilen des Bandes 9 liegt, an denen sich die leitenden Schichten 10 befinden, entste­ hen bei dem Drahtbonden Fehler oder Ablösungen, da keine Unterlagenschicht mit ausreichender Festigkeit eine durch das Drahtbonden aufgebrachte Belastung aufnimmt. While the carrier head 22 according to the above Be sensitive with respect to the Fig. 23 is partially th weggeschnit, are the remaining parts of the carrier head on which the conductive layers 22 are still below those parts of the belt 9, 10, so that by this cutting away no problem with regard to the wire bonding process for the establishment of the connection between the connection surfaces 3 on the semiconductor chip 2 and the conductor layers 10 on the tape 9 over fine metal wires 11 he gives. If, in contrast to this exemplary embodiment, no carrier conductor 22 lies under those parts of the strip 9 on which the conductive layers 10 are located, errors or separations arise during the wire bonding, since no underlying layer with sufficient strength absorbs a load applied by the wire bonding.

Durch das Formen des kammförmigen Teils des Trägerleiters 22 wird die Haftung zwischen dem Vergußharz 6 und dem Trägerleiter 22 verbessert. Dadurch wird verhindert, daß über die Grenzfläche über dem Vergußharz 6 und dem Trägerleiter 22 Wasser in die Halbleitervorrichtung eindringt. Auf diese Weise ist die Feuchtebeständigkeit der Halbleitervorrichtung verbessert.By forming the comb-shaped portion of the support guide 22, adhesion between the sealing resin 6 and the support head 22 is improved. This prevents water from entering the semiconductor device via the interface above the sealing resin 6 and the carrier conductor 22 . In this way, the moisture resistance of the semiconductor device is improved.

Das Bilden eines kammförmigen Teils 25 kann auch bei einem Trägerleiter 22 gemäß anderen Ausführungsbeispielen ange­ wandt werden, um die Haftung zwischen dem Trägerleiter 22 und einem Band 9 oder zwischen dem Trägerleiter 22 und einem Vergußharz 6 zu verbessern.The formation of a comb-shaped part 25 can also be applied to a carrier conductor 22 according to other exemplary embodiments, in order to improve the adhesion between the carrier conductor 22 and a strip 9 or between the carrier conductor 22 and a sealing resin 6 .

Ein sechstes Ausführungsbeispiel der Erfindung ist in Fig. 24 und 25 dargestellt. Die Fig. 24 zeigt die äußere Gestal­ tung eines Teils einer Halbleitervorrichtung gemäß dem sechsten Ausführungsbeispiel. Die Fig. 25 zeigt einen Quer­ schnitt durch die Halbleitervorrichtung nach Fig. 24 ent­ lang einer Linie e-e′. In diesen Figuren sind Bauelemente, die denjenigen nach Fig. 1 bis 4 gleichartig sind, mit den gleichen Bezugszeichen wie in Fig. 1 bis 4 bezeichnet und diese Elemente werden nicht erneut ausführlich beschrieben.A sixth embodiment of the invention is shown in FIGS. 24 and 25. Fig. 24 shows the outer Gestal processing a portion of a semiconductor device according to the sixth embodiment. FIG. 25 shows a cross section through the semiconductor device according to FIG. 24 along a line ee '. In these figures, components that are similar to those of FIGS. 1 to 4 are given the same reference numerals as in FIGS. 1 to 4, and these elements will not be described again in detail.

Bei dem sechsten Ausführungsbeispiel enthält gemäß der Dar­ stellung in Fig. 24 und 25 eine Halbleitervorrichtung 1F ein Filmbondeband bzw. TAB-Band 26, das als Haftelement dient, welches an einem Halbleiterchip 2 angebracht ist, an dem Filmbondeband 26 angeordnete Leiter 27, die als Außen­ elektroden dienen, Innenleiter 28 des Filmbondebandes 26, einen kammförmigen Leiter 29 des Filmbondebandes 26, eine Brücke 30 des Filmbondebandes 26 und an Anschlußflächen 3 ausgebildete Höcker 31. In the sixth exemplary embodiment, as shown in FIGS . 24 and 25, a semiconductor device 1 F contains a film bonding tape or TAB tape 26 , which serves as an adhesive element which is attached to a semiconductor chip 2 , on the film bonding tape 26 , conductors 27 arranged serve as external electrodes, inner conductor 28 of the film bonding tape 26 , a comb-shaped conductor 29 of the film bonding tape 26 , a bridge 30 of the film bonding tape 26 and bumps 31 formed on connection surfaces 3 .

In der Halbleitervorrichtung gemäß dem sechsten Ausfüh­ rungsbeispiel wird gemäß der Darstellung in Fig. 24 ein Filmbondeverfahren zum Herstellen der elektrischen Verbin­ dung in der Weise angewandt, daß die Endabschnitte der In­ nenleiter 28 des Filmbondebandes 26 über die Höcker 31 oder erhabene Metallelektroden mit den an dem Halbleiterchip 2 ausgebildeten Anschlußflächen 3 verbunden werden. Die Brücke 30 des Filmbondebandes 26 erstreckt sich über die vorgesehene Kontur des Vergußharzes hinaus nach außen. Ebenso wie die Brücke 13 bei dem ersten Ausführungsbeispiel gemäß Fig. 4 wird die Brücke 30 dazu benutzt, den Halblei­ terchip 2 in einer erwünschten Lage in einer Gußform auf richtige Weise derart festzulegen, daß Vorsprünge der Guß­ form in enge Berührung zu dem Filmbondeband 26 kommen, wo­ durch in dem Vergußharz 6 Öffnungen gebildet werden, in die bei einem späteren Prozeß ein Lötmittel als Löthöcker 5 eingefüllt wird. Nach dem Prozeß zum Vergießen mit dem Harz wird die Brücke 30 des Filmbondebandes weggeschnitten.In the semiconductor device according to the sixth embodiment, as shown in Fig. 24, a film bonding method for making the electrical connection is applied in such a manner that the end portions of the inner conductor 28 of the film bonding tape 26 via the bumps 31 or raised metal electrodes with the at the Semiconductor chip 2 trained pads 3 are connected. The bridge 30 of the film bond tape 26 extends beyond the intended contour of the sealing resin to the outside. Like the bridge 13 in the first embodiment shown in FIG. 4, the bridge 30 is used to fix the semiconductor chip 2 in a desired position in a mold in a correct manner such that protrusions of the mold come into close contact with the film tape 26 , where 6 openings are formed in the sealing resin, into which a solder is filled as solder bump 5 in a later process. After the resin molding process, the bridge 30 of the film bond tape is cut away.

Bei diesem Ausführungsbeispiel, bei dem das Fifmbondever­ fahren angewandt wird, ist es anders als bei der Halblei­ tervorrichtung 1A gemäß dem ersten Ausführungsbeispiel bei dem Verbinden der Innenleiter 28 mit dem Halbleiterchip 2 nicht unbedingt erforderlich, daß die Innenleiter 28 höher als das Filmbondeband 26 angeordnet werden. Dies bedeutet, daß die Dicke des auf dem Filmbondeband 26 liegenden Teils des Vergußharzes 6 verringert werden kann und es ist auf diese Weise möglich, die gesamten Abmessungen der Halblei­ tervorrichtung 1F zu verringern.In this embodiment, in which the Fifmbondever drive is used, unlike the semiconductor device 1 A according to the first embodiment, when connecting the inner conductor 28 to the semiconductor chip 2, it is not absolutely necessary for the inner conductor 28 to be arranged higher than the film bond tape 26 become. This means that the thickness of the portion lying on the film Bonde band 26 may be of the sealing resin 6 is reduced and it is possible in this way, the overall dimensions of the semiconducting tervorrichtung 1 F to decrease.

Die Höcker 31 können entweder an den Anschlußflächen 3 oder an den Innenleitern 28 des Filmbondebandes 26 angeordnet sein. Während bei dem vorstehend beschriebenen Beispiel das Filmbondeband 26 an dem Halbleiterchip 2 angebracht ist, ist es nicht unbedingt erforderlich, das Filmbondeband 26 an dem Halbleiterchip 2 zu befestigen. Beispielsweise ist es möglich, ohne eine direkte Verbindung zwischen dem Halb­ leiterchip 2 und dem Filmbondeband 26 den Halbleiterchip 2 mittels der sich von dem Filmbondeband 26 weg erstreckenden Innenleiter 28 aufzuhängen.The bumps 31 can either be arranged on the connection pads 3 or on the inner conductors 28 of the film bond tape 26 . In the example described above, while the film bond tape 26 is attached to the semiconductor chip 2 , it is not absolutely necessary to attach the film bond tape 26 to the semiconductor chip 2 . For example, it is possible to hang the semiconductor chip 2 by means of the inner conductor 28 extending away from the film tape 26 without a direct connection between the semiconductor chip 2 and the film tape 26 .

Ein siebentes Ausführungsbeispiel der Erfindung ist in Fig. 26 und 27 dargestellt. Die Fig. 26 zeigt die äußere Gestal­ tung eines Teils einer Halbleitervorrichtung gemäß dem sie­ benten Ausführungsbeispiel. Die Fig. 27 zeigt einen Quer­ schnitt durch die Halbleitervorrichtung nach Fig. 26 ent­ lang einer Linie f-f′. In diesen Figuren sind Bauelemente, die denjenigen nach Fig. 1 bis 4 oder 11, 12, 15 oder 24 gleichartig sind, mit den gleichen Bezugszeichen wie in Fig. 1 bis 4, 11, 12, 15 oder 24 bezeichnet, und diese Ele­ mente werden nicht nochmals ausführlich beschrieben.A seventh embodiment of the invention is shown in FIGS. 26 and 27. FIG. 26 shows the outer Gestal processing a portion of a semiconductor device according to which they Benten embodiment. Fig. 27 shows a cross section through the semiconductor device of FIG. 26 ent along a line ff '. In these figures, components which are similar to those of FIGS. 1 to 4 or 11, 12, 15 or 24 are denoted by the same reference numerals as in FIGS. 1 to 4, 11, 12, 15 or 24, and these elements are not described in detail again.

Bei diesem in Fig. 26 und 27 dargestellten siebenten Aus­ führungsbeispiel enthält eine Halbleitervorrichtung 1G Aus­ richtungsausnehmungen 32, die mittels einer Gußform an der Oberfläche der Halbleitervorrichtung 1G gebildet sind, wo­ bei die Ausrichtungsaufnehmungen 32 Leiter 19 an einer Schaltungsplatine 18 derart aufnehmen, daß die Halbleiter­ vorrichtung 1G in der richtigen Lage an der Schaltungspla­ tine 18 angebracht wird, und eine Ausweichaussparung 34, die gleichfalls an der Oberfläche der Halbleitervorrichtung 1G derart ausgebildet wird, daß störende Einwirkungen zwi­ schen der Halbleitervorrichtung und Durchgangsöffnungen 33 der Schaltungsplatine 80 verhindert werden.In this seventh exemplary embodiment shown in FIGS . 26 and 27, a semiconductor device 1 G contains directional recesses 32 , which are formed by means of a casting mold on the surface of the semiconductor device 1 G, where in the orientation recesses 32 conductors 19 on a circuit board 18 are received such that the semiconductor device 1 G is mounted in the correct position on the circuit board 18 , and an alternative recess 34 , which is also formed on the surface of the semiconductor device 1 G in such a way that interference between the semiconductor device and through openings 33 of the circuit board 80 are prevented .

Bei diesem Ausführungsbeispiel wird ein Filmbondeband 26 mit Leitern 27 auf einen Halbleiterchip 2 aufgesetzt und die Leiter 27 werden elektrisch mit dem Halbleiterchip 2 verbunden. Der Halbleiterchip 2 wird in ein Harz derart eingegossen, daß die Leiter 27 des Filmbondebandes 26 teil­ weise an streifenförmigen Einschnitten des Vergußharzes nach außen hin freigelegt sind, wobei die sich ergebende Stufe zwischen der Oberfläche des Vergußharzes und den Lei­ tern 27 des Filmbondebandes 26 weniger als 200 µm hoch ist. Die Halbleitervorrichtung 1G kann an einer Schaltungsplatte derart angebracht werden, daß die Halbleitervorrichtung 1G mit nach unten gerichteten Leitern 27 des Filmbondebandes 26 auf die Schaltungsplatine 18 aufgesetzt wird, wodurch die Leiter 27 in bezug auf das Leitermuster 19 an der Schaltungsplatine 18 ausgerichtet werden, wonach dann die Leiter 27 an das Leitermuster 19 angelötet werden.In this exemplary embodiment, a film bond tape 26 with conductors 27 is placed on a semiconductor chip 2 and the conductors 27 are electrically connected to the semiconductor chip 2 . The semiconductor chip 2 is poured into a resin such that the conductors 27 of the film tape 26 are partially exposed to strip-shaped incisions of the sealing resin to the outside, the resultant step between the surface of the sealing resin and the conductor 27 of the film tape 26 being less than Is 200 µm high. The semiconductor device 1 G can be attached to a circuit board in such a way that the semiconductor device 1 G is placed on the circuit board 18 with the conductors 27 of the film bonding tape 26 facing downwards, as a result of which the conductors 27 are aligned with the circuit pattern 19 on the circuit board 18 , then the conductors 27 are soldered to the conductor pattern 19 .

Gemäß der vorstehenden Beschreibung beträgt die Höhe der Stufe zwischen der Oberfläche des Vergußharzes und den Lei­ tern 27 200 µm oder weniger. Dadurch ist gewährleistet, daß das beispielsweise durch Siebdruck aufgebrachte Lötmittel mit den an dem Band 26 ausgebildeten Leitern in Berührung kommen kann, wodurch das Anlöten nach dem Reflow-Verfahren mit hoher Zuverlässigkeit ohne Leitungsunterbrechungen er­ zielt werden kann.As described above, the height of the step between the surface of the sealing resin and the tern Lei 27200 microns or less. This ensures that the solder applied, for example, by screen printing, can come into contact with the conductors formed on the strip 26 , as a result of which the soldering after the reflow process can be aimed with high reliability without line interruptions.

Bei diesem Ausführungsbeispiel hat die Halbleitervorrich­ tung 1G keinen Leiterrahmen, der sich aus einer Seite des Vergußharzes heraus erstreckt. Daher kann die Halbleiter­ vorrichtung 1G auf einem kleinen Raum montiert werden. So­ mit ergibt dieses Verfahren eine hohe Packungsdichte bei der Montage von Halbleitervorrichtungen.In this embodiment, the semiconductor device 1 G has no lead frame which extends out from one side of the sealing resin. Therefore, the semiconductor device 1 G can be mounted in a small space. So this method results in a high packing density when assembling semiconductor devices.

Ferner kann bei der Montage der Halbleitervorrichtung 1G an der Schaltungsplatine 18 eine Grobausrichtung dadurch vor­ genommen werden, daß das Leitermuster 19 der Schaltungspla­ tine 18 in die Ausnehmungen 32 eingesetzt wird. Dies ermög­ licht ein leichtes Anbringen der Halbleitervorrichtung 1G. Furthermore, when assembling the semiconductor device 1 G on the circuit board 18, a rough alignment can be made before that the conductor pattern 19 of the circuit board 18 is inserted into the recesses 32 . This enables the semiconductor device 1 G to be easily attached.

Gemäß der vorstehenden Beschreibung wird bei diesem Ausfüh­ rungsbeispiel an der Oberfläche der Halbleitervorrichtung 1G mittels eines Formgußverfahrens die Ausweichausparung 34 gebildet. Diese Ausweichaussparung 34 der Halbleitervor­ richtung 1G verhindert eine störende Einwirkung mit den von dem Leitermuster verschiedenen Teilen der Leitungsplatine 18 wie mit den Durchgangsöffnungen 33, wodurch die Ausrich­ tungsausnehmungen 32 wirksamer werden. Durch die Ausweich­ aussparungen 34 wird auch die Berührungsfläche zwischen der Halbleitervorrichtung 1G und der Schaltungsplatine 18 ver­ kleinert, wodurch die Halbleitervorrichtung 1G während eines Reflow-Prozesses etwas bewegt werden kann, so daß sich die Halbleitervorrichtung 1G aus der Lage, die durch die Grobausrichtung mit den Ausrichtungsausnehmungen 32 gegeben ist, von selbst in die richtige Montagelage aus­ richtet.According to the above description, in this exemplary embodiment, the alternative recess 34 is formed on the surface of the semiconductor device 1 G by means of a molding process. This alternative recess 34 of the semiconductor device 1 G prevents interference with the parts of the circuit board 18 different from the conductor pattern, such as with the through openings 33 , as a result of which the alignment recesses 32 become more effective. Through the avoidance recesses 34 , the contact area between the semiconductor device 1 G and the circuit board 18 is reduced ver, whereby the semiconductor device 1 G can be moved slightly during a reflow process, so that the semiconductor device 1 G from the position by the Coarse alignment with the alignment recesses 32 is given, aligns itself in the correct mounting position.

Ferner sind gemäß der Darstellung in Fig. 26 die Leiter 27 auf einer Ebene angeordnet, die um 200 µm oder weniger ge­ genüber der oberen Fläche der Halbleitervorrichtung 1G ver­ setzt ist, wobei der Halbleiterchip 2 derart angeordnet ist, daß die Oberfläche des Halbleiterchips 2 der vorste­ hend genannten oberen Fläche zugewandt ist. Bei der Montage kommen die Leiter 27 über die Lötpaste mit dem Leitermuster 19 an der Schaltungsplatine in Berührung und werden dann einem Reflow-Prozeß unterzogen. In Fig. 27 ist mit m die Stufe zwischen der Oberfläche der Halbleitervorrichtung 1G und der Elektrodenebene der Leiter 27 dargestellt, wobei m gleich 200 µm oder kleiner ist. Eine Dicke n der Lötpaste ist gleichfalls gleich 200 µm oder kleiner.Furthermore, as shown in FIG. 26, the conductors 27 are arranged on a plane which is set by 200 μm or less compared to the upper surface of the semiconductor device 1 G, the semiconductor chip 2 being arranged such that the surface of the semiconductor chip 2 the above-mentioned upper surface is facing. During assembly, the conductors 27 come into contact with the conductor pattern 19 on the circuit board via the solder paste and are then subjected to a reflow process. In FIG. 27, the step between the surface of the semiconductor device 1 G and the electrode plane of the conductor 27 is represented by m, m being 200 μm or less. A thickness n of the solder paste is also 200 µm or less.

Da bei diesem Ausführungsbeispiel die Leiter 27 mit dem Halbleiterchip 2 durch Anwendung des Filmbondeverfahrens elektrisch verbunden werden, kann die Dicke m des überste­ henden Harzes auf ungefähr 50 µm verringert werden, so­ lange die Innenleiter 28 nicht an der Außenseite des Ver­ gußharzes 6 freigelegt sind.In this embodiment, since the conductors 27 are electrically connected to the semiconductor chip 2 by using the film bonding method, the thickness m of the existing resin can be reduced to approximately 50 μm, as long as the inner conductors 28 are not exposed to the outside of the casting resin 6 .

Es wird eine Halbleitervorrichtung beschrieben, die einen Halbleiterchip, ein an dem Halbleiterchip angebrachtes Band mit einer leitenden Schicht, jeweils einen feinen Metall­ draht für das elektrische Verbinden der leitenden Schicht mit einer als Elektrode dienenden, an dem Halbleiterchip ausgebildeten Anschlußfläche, ein Vergußharz für das Ein­ schließen des Halbleiterchips, der leitenden Schicht, des Bandes, und des feinen Metalldrahts und mindestens einen als Außenelektrode dienenden Löthöcker aufweist, der durch eine in dem Vergußharz ausgebildete Öffnung hindurch mit der leitenden Schicht verbunden ist. Diese Halbleitervor­ richtung kann auf engstem Raum montiert werden und es kann auf diese Weise eine hohe Packungsdichte erzielt werden. Die Halbleitervorrichtung hat hohe Zuverlässigkeit und hervorragende Feuchtebeständigkeit. Die Halbleitervor­ richtung sowie ein Verfahren zum Herstellen und Montieren derselben haben eine breite Vielfalt von Anwendungsgebie­ ten.A semiconductor device will be described, the one Semiconductor chip, a tape attached to the semiconductor chip with a conductive layer, each a fine metal wire for electrically connecting the conductive layer with one serving as an electrode on the semiconductor chip trained pad, a potting resin for the one close the semiconductor chip, the conductive layer, the Tape, and the fine metal wire and at least one serving as the outer electrode solder bumps by with an opening formed in the potting resin is connected to the conductive layer. These semiconductors direction can be mounted in the smallest of spaces and it can a high packing density can be achieved in this way. The semiconductor device has high reliability and excellent moisture resistance. The semiconductors direction and a method for manufacturing and assembly they have a wide variety of applications ten.

Claims (52)

1. Halbleitervorrichtung, gekennzeichnet durch einen Halb­ leiterchip (2), ein an dem Halbleiterchip angebrachtes Haftteil (9) mit mindestens einer leitenden Schicht (10), mindestens eine an dem Halbleiterchip angebrachte Elektrode (3), jeweils ein Verbindungselement (11) zum elektrischen Verbinden der Elektrode mit der leitenden Schicht, ein Ver­ gußharzteil (6), das den Halbleiterchip, die leitende Schicht, das Haftteil und das Verbindungselement um­ schließt, und mindestens eine mit der leitenden Schicht durch eine in dem Vergußharzteil ausgebildete Öffnung (12) hindurch verbundene Außenelektrode (5).1. Semiconductor device, characterized by a semiconductor chip ( 2 ), an attached to the semiconductor chip adhesive part ( 9 ) with at least one conductive layer ( 10 ), at least one attached to the semiconductor chip electrode ( 3 ), each a connecting element ( 11 ) for electrical Connecting the electrode to the conductive layer, a Ver potting resin part ( 6 ), which includes the semiconductor chip, the conductive layer, the adhesive member and the connecting element around, and at least one with the conductive layer through an opening formed in the potting resin part through ( 12 ) External electrode ( 5 ). 2. Halbleitervorrichtung, gekennzeichnet durch einen Halb­ leiterchip (2), ein an dem Halbleiterchip angebrachtes Haftteil (9) mit mindestens einer leitenden Schicht (10), mindestens eine an dem Halbleiterchip angebrachte Elektrode (3), mindestens ein Verbindungselement (11) zum elektri­ schen Verbinden der Elektrode mit der leitenden Schicht, jeweils einen an der leitenden Schicht angebrachten metal­ lischen Vorsprung (14), ein Vergußharzteil (6), in dem der Halbleiterchip, die leitende Schicht, das Haftteil, das Verbindungselement und der metallische Vorsprung einge­ schlossen sind, wobei ein Teil des metallischen Vorsprungs an der Außenseite des Vergußharzteils freiliegt, und mindestens eine mit dem an der Außenseite freiliegenden metallischen Vorsprung verbundene Außenelektrode (5).2. Semiconductor device, characterized by a semiconductor chip ( 2 ), an attached to the semiconductor chip adhesive part ( 9 ) with at least one conductive layer ( 10 ), at least one attached to the semiconductor chip electrode ( 3 ), at least one connecting element ( 11 ) for electri rule connecting the electrode to the conductive layer, each having an attached to the conductive layer metallic projection ( 14 ), a sealing resin part ( 6 ) in which the semiconductor chip, the conductive layer, the adhesive member, the connecting element and the metallic projection are included , wherein a part of the metallic protrusion is exposed on the outside of the sealing resin part, and at least one outer electrode ( 5 ) connected to the metallic protrusion exposed on the outside. 3. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß das Haftteil (9) eine kammförmige leitende Schicht (15) aufweist, die mit mindestens einer an dem Halbleiterchip (2) ausgebildeten Elektrode (3) verbunden ist.3. A semiconductor device according to claim 1, characterized in that the adhesive part ( 9 ) has a comb-shaped conductive layer ( 15 ) which is connected to at least one on the semiconductor chip ( 2 ) formed electrode ( 3 ). 4. Halbleitervorrichtung nach Anspruch 2, dadurch gekenn­ zeichnet, daß das Haftteil (9) eine kammförmige leitende Schicht (15) aufweist, die mit mindestens einer an dem Halbleiterchip (2) ausgebildeten Elektrode (3) verbunden ist.4. A semiconductor device according to claim 2, characterized in that the adhesive part ( 9 ) has a comb-shaped conductive layer ( 15 ) which is connected to at least one on the semiconductor chip ( 2 ) formed electrode ( 3 ). 5. Halbleitervorrichtung nach Anspruch 2, dadurch gekenn­ zeichnet, daß an dem Vergußharzteil (6) eine Ausnehmung in der Weise ausgebildet ist, daß der freiliegende metallische Vorsprung (14) von der Ausnehmung umgeben ist, und daß in die Ausnehmung ein Teil (16) der Außenelektrode 5 einge­ setzt ist.5. Semiconductor device according to claim 2, characterized in that a recess is formed on the sealing resin part ( 6 ) in such a way that the exposed metallic projection ( 14 ) is surrounded by the recess, and in that a part ( 16 ) in the recess the outer electrode 5 is inserted. 6. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß das Haftteil (9) eine kammförmige leitende Schicht (15) aufweist, die mit mindestens einer an dem Halbleiterchip (2) ausgebildeten Elektrode (3) verbunden ist und die als Stromversorgungsleitung oder als Masselei­ tung dient.6. A semiconductor device according to claim 1, characterized in that the adhesive part ( 9 ) has a comb-shaped conductive layer ( 15 ) which is connected to at least one on the semiconductor chip ( 2 ) formed electrode ( 3 ) and as a power supply line or as a mess tion serves. 7. Halbleitervorrichtung nach Anspruch 2, dadurch gekenn­ zeichnet, daß das Haftteil (9) eine kammförmige leitende Schicht (15) aufweist, die mit mindestens einer an dem Halbleiterchips (2) ausgebildeten Elektrode (3) verbunden ist und die als Stromversorgungsleitung oder als Masselei­ tung dient.7. A semiconductor device according to claim 2, characterized in that the adhesive part ( 9 ) has a comb-shaped conductive layer ( 15 ) which is connected to at least one on the semiconductor chips ( 2 ) formed electrode ( 3 ) and as a power supply line or as a mess tion serves. 8. Halbleitervorrichtung, gekennzeichnet durch einen Halb­ leiterchip (2), ein an einer Seite des Halbleiterchips angebrachtes Haftteil (9) mit mindestens einer leitenden Schicht (10), mindestens eine an der entgegensetzten Seite des Halbleiterchips angebrachte Elektrode (3), mindestens ein Verbindungselement (11) zum jeweiligen elektrischen Verbinden der Elektrode mit der leitenden Schicht und ein Vergußharzteil (6), in das der Halbleiterchip, die leitende Schicht, das Haftteil und das Verbindungselement einge­ schlossen sind, wobei ein Teil der leitenden Schicht an der Außenseite des Vergußharzteils freiliegt.8. Semiconductor device, characterized by a semiconductor chip ( 2 ), an adhesive part ( 9 ) attached to one side of the semiconductor chip with at least one conductive layer ( 10 ), at least one electrode ( 3 ) attached to the opposite side of the semiconductor chip, at least one connecting element ( 11 ) for respectively electrically connecting the electrode to the conductive layer and a potting resin part ( 6 ), in which the semiconductor chip, the conductive layer, the adhesive part and the connecting element are closed, a part of the conductive layer being exposed on the outside of the potting resin part . 9. Halbleitervorrichtung nach Anspruch 8, dadurch gekenn­ zeichnet, daß das Vergußharzteil (6) ein in einer zur akti­ ven Fläche des Halbleiterchips (2) senkrechten Richtung an­ geordnetes Stützelement (17) aufweist.9. A semiconductor device according to claim 8, characterized in that the encapsulating resin part ( 6 ) in a direction perpendicular to the active surface of the semiconductor chip ( 2 ) has an ordered support element ( 17 ). 10. Halbleitervorrichtung, gekennzeichnet durch einen Halb­ leiterchip (2), ein elektrisch leitfähiges Trägerteil (22), das gesondert von dem Halbleiterchip angeordnet ist, ein an dem Trägerteil angebrachtes Haftteil (9) mit mindestens einer leitenden Schicht (10), an dem Halbleiterchip ange­ ordnete erste und zweite Elektroden (3), Verbindungsele­ mente (11) zum jeweiligen elektrischen Verbinden der ersten und zweiten Elektroden mit der leitenden Schicht bzw. dem Trägerteil und ein Vergußharzteil (6), in dem der Halblei­ terchip, das Trägerteil, die leitende Schicht, das Haftteil und das Verbindungselement eingeschlossen sind, wobei zu­ mindest eine Seite des Trägerteils und eine Seite der lei­ tenden Schicht an der Außenseite des Vergußharzteils frei­ liegen.10. A semiconductor device, characterized by a semiconductor chip ( 2 ), an electrically conductive support part ( 22 ) which is arranged separately from the semiconductor chip, an adhesive part ( 9 ) attached to the support part with at least one conductive layer ( 10 ) on the semiconductor chip is arranged first and second electrodes ( 3 ), Verbindungsele elements ( 11 ) for the respective electrical connection of the first and second electrodes with the conductive layer or the carrier part and a sealing resin part ( 6 ) in which the semiconductor terchip, the carrier part, the conductive Layer, the adhesive part and the connecting element are included, with at least one side of the carrier part and one side of the conductive layer are exposed on the outside of the sealing resin part. 11. Halbleitervorrichtung, gekennzeichnet durch einen Halb­ leiterchip (2), ein elektrisch leitfähiges Trägerteil (22), das von dem Halbleiterchip gesonders angeordnet ist, ein elektrisch leitfähiges ringförmiges Teil (24), das um das Trägerteil herum, und von dem Halbleiterchip gesondert an­ geordnet ist, ein an dem Trägerteil angebrachtes Haftteil (9) mit mindestens einer leitenden Schicht (10), an dem Halbleiterchip angeordnete erste, zweite und dritte Elek­ troden (3), Verbindungselemente (11) für das jeweilige elektrische Verbinden der ersten, zweiten und dritten Elek­ troden mit der leitenden Schicht, dem Trägerteil bzw. dem ringförmigen Teil und ein Vergußharzteil (6), in dem der Halbleiterchip, das Trägerteil, das ringförmige Teil, die leitenden Schichten, das Haftteil und die Verbindungsele­ mente eingeschlossen sind, wobei an der Außenseite des Ver­ gußharzteils mindestens eine Seite des Trägerteils, eine Seite des ringförmigen Teils und eine Seite der leitenden Schicht freiliegen.11. Semiconductor device, characterized by a semiconductor chip ( 2 ), an electrically conductive carrier part ( 22 ) which is arranged separately from the semiconductor chip, an electrically conductive annular part ( 24 ) around the carrier part, and separately from the semiconductor chip is arranged, an attached to the carrier part adhesive part ( 9 ) with at least one conductive layer ( 10 ), arranged on the semiconductor chip first, second and third electrodes ( 3 ), connecting elements ( 11 ) for the respective electrical connection of the first, second and third electrodes with the conductive layer, the carrier part or the annular part and a sealing resin part ( 6 ), in which the semiconductor chip, the carrier part, the annular part, the conductive layers, the adhesive part and the connecting elements are included, at which Outside of the Ver casting resin part at least one side of the carrier part, one side of the annular part and one side d exposed layer. 12. Halbleitervorrichtung nach Anspruch 10, dadurch gekenn­ zeichnet, daß ein an der Außenseite des Vergußharzteils (6) freiliegender Teil des Trägerteils (22) als Stützelement (8) dient.12. The semiconductor device according to claim 10, characterized in that an exposed on the outside of the sealing resin part ( 6 ) part of the carrier part ( 22 ) serves as a support element ( 8 ). 13. Halbleitervorrichtung nach Anspruch 11, dadurch gekenn­ zeichnet, daß ein an der Außenseite des Vergußharzteils (6) freiliegender Teil des Trägerteils (22) als Stützelement (8) dient.13. Semiconductor device according to claim 11, characterized in that an exposed on the outside of the sealing resin part ( 6 ) part of the carrier part ( 22 ) serves as a support element ( 8 ). 14. Halbleitervorrichtung nach Anspruch 10, dadurch gekenn­ zeichnet, daß die leitende Schicht (10) einen freiliegenden Teil hat, der um 0,2 bis 1,0 mm aus dem Vergußharzteil (6) heraussteht.14. The semiconductor device according to claim 10, characterized in that the conductive layer ( 10 ) has an exposed part which protrudes by 0.2 to 1.0 mm from the sealing resin part ( 6 ). 15. Halbleitervorrichtung nach Anspruch 11, dadurch gekenn­ zeichnet, daß die leitende Schicht (10) einen freiliegenden Teil hat, der um 0,2 bis 1,0 mm aus dem Vergußharzteil (6) heraussteht.15. A semiconductor device according to claim 11, characterized in that the conductive layer ( 10 ) has an exposed part which protrudes by 0.2 to 1.0 mm from the sealing resin part ( 6 ). 16. Halbleitervorrichtung nach Anspruch 10, dadurch gekenn­ zeichnet, daß der freiliegende Teil der leitenden Schicht (10) als Anschlußpunkt dient, der bei dem Anbringen der Halbleitervorrichtung an einer Schaltungsplatine (18) mit einem an der Schaltungsplatine ausgebildeten Leitermuster (19) verbunden wird.16. The semiconductor device according to claim 10, characterized in that the exposed portion of the conductive layer (10) which is connected in mounting the semiconductor device on a circuit board (18) having formed on the circuit board conductor pattern (19) serves as a terminal point. 17. Halbleitervorrichtung nach Anspruch 11, dadurch gekenn­ zeichnet, daß der freiliegende Teil der leitenden Schicht (10) als Anschlußpunkt dient, der bei dem Anbringen der Halbleitervorrichtung an einer Schaltungsplatine (18) mit einem an der Schaltungsplatine ausgebildeten Leitermuster (19) verbunden wird.17. The semiconductor device according to claim 11, characterized in that the exposed portion of the conductive layer (10) which is connected in mounting the semiconductor device on a circuit board (18) having formed on the circuit board conductor pattern (19) serves as a terminal point. 18. Halbleitervorrichtung nach Anspruch 10, dadurch gekenn­ zeichnet, daß das Trägerteil (22) als Masseleitung dient.18. A semiconductor device according to claim 10, characterized in that the carrier part ( 22 ) serves as a ground line. 19. Halbleitervorrichtung nach Anspruch 11, dadurch gekenn­ zeichnet, daß das Trägerteil (22) als Masseleitung dient.19. A semiconductor device according to claim 11, characterized in that the carrier part ( 22 ) serves as a ground line. 20. Halbleitervorrichtung nach Anspruch 10, dadurch gekenn­ zeichnet, daß das Trägerteil (22) einen freiliegenden Teil hat, der an der gleichen Seite wie diejenige angeordnet ist, an der die Elektroden (3) angeordnet sind, und der durch Drahtbonden mit einem Draht (11) anschließbar ist. 20. A semiconductor device according to claim 10, characterized in that the carrier part ( 22 ) has an exposed part which is arranged on the same side as that on which the electrodes ( 3 ) are arranged and which is by wire bonding with a wire ( 11 ) can be connected. 21. Halbleitervorrichtung nach Anspruch 11, dadurch gekenn­ zeichnet, daß das Trägerteil (22) einen freiliegenden Teil hat, der an der gleichen Seite wie diejenige angeordnet ist, an der die Elektroden (3) angeordnet sind, und der durch Drahtbonden mit einem Draht (11) anschließbar ist.21. A semiconductor device according to claim 11, characterized in that the carrier part ( 22 ) has an exposed part which is arranged on the same side as that on which the electrodes ( 3 ) are arranged, and which by wire bonding with a wire ( 11 ) can be connected. 22. Halbleitervorrichtung nach Anspruch 10, dadurch gekenn­ zeichnet, daß das Vergußharzteil (6) eine Nut (23) an einer Stelle aufweist, an der das Trägerteil (22) freiliegt.22. The semiconductor device according to claim 10, characterized in that the sealing resin part ( 6 ) has a groove ( 23 ) at a point at which the carrier part ( 22 ) is exposed. 23. Halbleitervorrichtung nach Anspruch 11, dadurch gekenn­ zeichnet, daß das Vergußharzteil (6) eine Nut (23) an einer Stelle aufweist, an der das Trägerteil (22) freiliegt.23. A semiconductor device according to claim 11, characterized in that the sealing resin part ( 6 ) has a groove ( 23 ) at a point at which the carrier part ( 22 ) is exposed. 24. Halbleitervorrichtung nach Anspruch 10, dadurch gekenn­ zeichnet, daß das Trägerteil (22) und das ringförmige Teil (24) an Stellen angeordnet sind, die einander über die Elektroden (3) hinweg gegenüberliegen.24. The semiconductor device according to claim 10, characterized in that the carrier part ( 22 ) and the annular part ( 24 ) are arranged at locations which are opposite one another across the electrodes ( 3 ). 25. Halbleitervorrichtung nach Anspruch 11, dadurch gekenn­ zeichnet, daß das Trägerteil (22) und das ringförmige Teil (24) an Stellen angeordnet sind, die einander über die Elektroden (3) hinweg gegenüberliegen.25. The semiconductor device according to claim 11, characterized in that the carrier part ( 22 ) and the annular part ( 24 ) are arranged at locations which are opposite one another across the electrodes ( 3 ). 26. Halbleitervorrichtung nach Anspruch 10, dadurch gekenn­ zeichnet, daß das Trägerteil (22) und das ringförmige Teil (24) als Stromversorgungsleitung oder Masseleitung dienen.26. The semiconductor device according to claim 10, characterized in that the carrier part ( 22 ) and the annular part ( 24 ) serve as a power supply line or ground line. 27. Halbleitervorrichtung nach Anspruch 11, dadurch gekenn­ zeichnet, daß das Trägerteil (22) und das ringförmige Teil (24) als Stromversorgungsleitung oder Masseleitung dienen.27. The semiconductor device according to claim 11, characterized in that the carrier part ( 22 ) and the annular part ( 24 ) serve as a power supply line or ground line. 28. Halbleitervorrichtung nach Anspruch 10, dadurch gekenn­ zeichnet, daß eine Seite des Trägerteils (22) teilweise in Kammform unter Zurücklassung derjenigen Teile weggeschnit­ ten ist, an denen das Haftteil (9) und die leitenden Schichten (10) liegen.28. A semiconductor device according to claim 10, characterized in that one side of the carrier part ( 22 ) is partially cut away, leaving behind the parts on which the adhesive part ( 9 ) and the conductive layers ( 10 ) lie. 29. Halbleitervorrichtung nach Anspruch 11, dadurch gekenn­ zeichnet, daß eine Seite des Trägerteils (22) teilweise in Kammform unter Zurücklassung derjenigen Teile weggeschnit­ ten ist, an denen das Haftteil (9) und die leitenden Schichten (10) liegen.29. A semiconductor device according to claim 11, characterized in that one side of the carrier part ( 22 ) is partially trimmed away, leaving behind the parts on which the adhesive part ( 9 ) and the conductive layers ( 10 ) lie. 30. Halbleitervorrichtung, gekennzeichnet durch einen Halb­ leiterchip (2), ein an dem Halbleiterchip angebrachtes Haftteil (26), mindestens eine an dem Halbleiterchip ange­ brachte Elektrode (3), die sich von dem Haftteil weg er­ streckt, ein elektrisch mit der Elektrode verbundenes Ver­ bindungselement (27), ein Vergußharzteil (6), in dem der Halbleiterchip, das Haftteil und das Verbindungselement eingeschlossen sind, und mindestens eine Außenelektrode (5), die mit dem Verbindungselement durch eine in dem Ver­ gußharzteil ausgebildete Öffnung hindurch verbunden ist.30. Semiconductor device, characterized by a semiconductor chip ( 2 ), an attached to the semiconductor chip adhesive part ( 26 ), at least one on the semiconductor chip brought electrode ( 3 ), which extends from the adhesive part away, an electrically connected to the electrode Ver connecting element ( 27 ), a potting resin part ( 6 ) in which the semiconductor chip, the adhesive part and the connecting element are included, and at least one outer electrode ( 5 ) which is connected to the connecting element through an opening formed in the Ver potting resin part. 31. Halbleitervorrichtung, gekennzeichnet durch einen Halb­ leiterchip (2), ein an dem Halbleiterchip angebrachtes Haftteil (26), mindestens eine an dem Halbleiterchip ange­ brachte Elektrode (3), die sich von dem Haftteil weg er­ streckt, ein elektrisch mit der Elektrode verbundenes Ver­ bindungselement (27) und ein Vergußharzteil (6), in dem der Halbleiterchip, das Haftteil und das Verbindungselement eingeschlossen sind, wobei das Vergußharzteil teilweise in einem vorbestimmen Ausmaß derart ausgespart ist, daß eine Seite des Verbindungselementes an der Außenseite freiliegt.31. A semiconductor device, characterized by a semiconductor chip ( 2 ), an adhesive part attached to the semiconductor chip ( 26 ), at least one electrode attached to the semiconductor chip ( 3 ) which extends away from the adhesive part, an electrically connected to the electrode Ver connecting element ( 27 ) and a potting resin part ( 6 ), in which the semiconductor chip, the adhesive part and the connecting element are included, the potting resin part being partially recessed to a predetermined extent such that one side of the connecting element is exposed on the outside. 32. Halbleitervorrichtung nach Anspruch 30, dadurch gekenn­ zeichnet, daß das Haftteil (26) ein Band für das automati­ sche Filmbonden ist. 32. Semiconductor device according to claim 30, characterized in that the adhesive part ( 26 ) is a tape for automatic film bonding. 33. Halbleitervorrichtung nach Anspruch 31, dadurch gekenn­ zeichnet, daß das Haftteil (26) ein Band für das automati­ sche Filmbonden ist.33. Semiconductor device according to claim 31, characterized in that the adhesive part ( 26 ) is a tape for automatic film bonding. 34. Halbleitervorrichtung nach Anspruch 30, dadurch gekenn­ zeichnet, daß das Haftteil (26) ein Band zum automatischen Filmbonden ist und ein an dem Band ausgebildetes Leiterele­ ment als Außenelektrode dient.34. Semiconductor device according to claim 30, characterized in that the adhesive part ( 26 ) is a tape for automatic film bonding and a conductor element formed on the tape serves as an outer electrode. 35. Halbleitervorrichtung nach Anspruch 31, dadurch gekenn­ zeichnet, daß das Haftteil (26) ein Band zum automatischen Filmbonden ist und ein an dem Band ausgebildetes Leiterele­ ment als Außenelektrode dient.35. The semiconductor device according to claim 31, characterized in that the adhesive part ( 26 ) is a tape for automatic film bonding and a conductor element formed on the tape serves as an outer electrode. 36. Halbleitervorrichtung nach Anspruch 31, dadurch gekenn­ zeichnet, daß das Vergußharzteil (6) eine Ausrichtungsaus­ nehmung hat, die zum Aufnehmen einer an einer Schaltungs­ platine (18) angebrachten Leiterbahn (19) ausgelegt ist und die an einem Bereich des Vergußharzteils ausgebildet ist, der bei dem Anbringen der Halbleitervorrichtung an der Schaltungsplatine mit der Schaltungsplatine in Berührung kommt.36. Semiconductor device according to claim 31, characterized in that the potting resin part ( 6 ) has a Ausrichtungsaus recess, which is designed for receiving a circuit board ( 18 ) attached conductor track ( 19 ) and which is formed on a region of the potting resin part, which comes into contact with the circuit board when the semiconductor device is attached to the circuit board. 37. Halbleitervorrichtung nach Anspruch 31, dadurch gekenn­ zeichnet, daß das Vergußharzteil (6) eine Ausweichausspa­ rung (34) zum Verhindern einer störenden gegenseitigen Be­ einflussung mit einer in einer Schaltungsplatine (18) aus­ gebildeten Durchgangsöffnung (33) hat, wobei die Ausweich­ aussparung an einem Bereich des Vergußharzteils ausgebildet ist, der bei dem Anbringen der Halbleitervorrichtung an der Schaltungsplatine mit der Schaltungsplatine in Berührung kommt.37. Semiconductor device according to claim 31, characterized in that the potting resin part ( 6 ) has a Ausweichausspa tion ( 34 ) for preventing an interfering mutual interference with a in a circuit board ( 18 ) formed through opening ( 33 ), the evasive recess is formed on a region of the potting resin part that comes into contact with the circuit board when the semiconductor device is attached to the circuit board. 38. Verfahren zum Herstellen einer Halbleitervorrichtung, dadurch gekennzeichnet, daß
an einem Halbleiterchip ein Haftteil angebracht wird, wel­ ches eine leitende Schicht hat,
an dem Halbleiterchip eine Elektrode ausgebildet wird, zwischen der Elektrode und der leitenden Schicht die elek­ trische Verbindung hergestellt wird,
der Halbleiterchip, die leitende Schicht und das Haftteil mit einem Harz vergossen werden, wobei in dem Vergußharz eine Öffnung derart geformt wird, daß die Öffnung bis zu der leitenden Schicht reicht, und
die Öffnung mit Lötmittel gefüllt wird, wodurch eine Außenelektrode geformt wird.38. A method of manufacturing a semiconductor device, characterized in that
an adhesive part which has a conductive layer is attached to a semiconductor chip,
an electrode is formed on the semiconductor chip, the electrical connection is established between the electrode and the conductive layer,
the semiconductor chip, the conductive layer and the adhesive part are encapsulated with a resin, an opening being formed in the encapsulation resin such that the opening extends as far as the conductive layer, and
the opening is filled with solder, thereby forming an outer electrode. 39. Verfahren nach Anspruch 38, dadurch gekennzeichnet, daß die Öffnung während des Vergießens durch einen an einer Gußform ausgebildeten Vorsprung gebildet wird.39. The method according to claim 38, characterized in that the opening during the casting by one on one Mold-formed projection is formed. 40. Verfahren nach Anspruch 38, dadurch gekennzeichnet, daß bei dem Vergießen der Halbleiterchip und das Haftteil in eine Gußform mit einem Vorsprung eingelegt werden, welcher dazu ausgelegt ist, die leitende Schicht in einem vorbe­ stimmten Ausmaß herabzudrücken, so daß durch den Vorsprung die Öffnung gebildet wird.40. The method according to claim 38, characterized in that in potting the semiconductor chip and the adhesive part in a mold can be inserted with a projection, which is designed to vorbe the conductive layer agreed to depress extent, so that by the projection the opening is formed. 41. Verfahren nach Anspruch 38, daß durch die Gußform ein Brückenabschnitt des Haftteils festgeklemmt wird, um den Halbleiterchip und das Haftteil in richtigen Lagen in der Gußform festzulegen.41. The method according to claim 38, that through the mold Bridge portion of the adhesive part is clamped to the Semiconductor chip and the adhesive part in the correct positions in the Determine mold. 42. Verfahren nach Anspruch 38, daß in die Öffnung ein Löt­ mittelkügelchen eingelegt und einem Reflow-Prozeß unterzo­ gen wird, um dadurch die Außenelektrode zu formen.42. The method of claim 38, that in the opening a solder middle balls inserted and subjected to a reflow process to form the outer electrode. 43. Verfahren zum Herstellen einer Halbleitervorrichtung, dadurch gekennzeichnet, daß
an einem Halbleiterchip ein Haftteil angebracht wird, wel­ ches eine leitende Schicht hat,
an dem Halbleiterchip eine Elektrode ausgebildet wird, zwischen der Elektrode und der leitenden Schicht die elek­ trische Verbindung hergestellt wird,
an der leitenden Schicht nach einem Drahtbondeverfahren ein metallischer Vorsprung gebildet wird,
der Halbleiterchip, die leitende Schicht, das Haftteil und der metallische Vorsprung mit einem Harz derart vergossen werden, daß der metallische Vorsprung teilweise an der Außenseite freiliegt, und
eine mit dem an der Außenseite freiliegenden metallischen Vorsprung verbundene Außenelektrode geformt wird.43. A method of manufacturing a semiconductor device, characterized in that
an adhesive part which has a conductive layer is attached to a semiconductor chip,
an electrode is formed on the semiconductor chip, the electrical connection is established between the electrode and the conductive layer,
a metallic projection is formed on the conductive layer using a wire bonding process,
the semiconductor chip, the conductive layer, the adhesive member and the metallic protrusion are potted with a resin such that the metallic protrusion is partially exposed on the outside, and
an outer electrode connected to the metallic protrusion exposed on the outside is formed. 44. Verfahren nach Anspruch 43, dadurch gekennzeichnet, daß bei dem Freilegen eines Teils des metallischen Vorsprungs an der Außenseite die Höhe des metallischen Vorsprungs durch Steuern des Ausmaßes des nach dem Abschneiden ver­ bleibenden metallischen Vorsprungs gesteuert wird und daß bei dem Vergießen der metallische Vorsprung gegen die Guß­ form gepreßt wird, um dadurch den metallischen Vorsprung teilweise an der Außenseite freizulegen.44. The method according to claim 43, characterized in that in exposing part of the metallic protrusion on the outside the height of the metallic protrusion by controlling the amount of ver after clipping permanent metallic projection is controlled and that when casting the metallic protrusion against the cast is pressed to form the metallic projection partially exposed on the outside. 45. Verfahren zum Herstellen einer Halbleitervorrichtung, dadurch gekennzeichnet, daß
an einer Seite eines Halbleiterchips ein Haftteil ange­ bracht wird, welches eine leitende Schicht hat,
an der entgegengesetzten Seite des Halbleiterchips eine Elektrode ausgebildet wird,
zwischen der Elektrode und der leitenden Schicht die elek­ trische Verbindung hergestellt wird, und
der Halbleiterchip, die leitende Schicht und das Haftteil mit einem Harz derart vergossen werden, daß die leitende Schicht an der Außenseite teilweise freiliegt. 45. A method of manufacturing a semiconductor device, characterized in that
an adhesive part is attached to one side of a semiconductor chip, which has a conductive layer,
an electrode is formed on the opposite side of the semiconductor chip,
the electrical connection is established between the electrode and the conductive layer, and
the semiconductor chip, the conductive layer and the adhesive part are cast with a resin such that the conductive layer is partially exposed on the outside. 46. Verfahren zum Herstellen einer Halbleitervorrichtung, dadurch gekennzeichnet, daß ein elektrisch leitfähiges Trä­ gerteil von einem Halbleiterchip gesondert angeordnet wird, an dem Trägerteil ein Haftteil angebracht wird, welches eine leitende Schicht hat,
an dem Halbleiterchip eine erste und eine zweite Elektrode ausgebildet werden,
zwischen der ersten Elektrode und der leitenden Schicht und zwischen der zweiten Elektrode und dem Trägerteil die elek­ trische Verbindung hergestellt wird und
der Halbleiterchip, das Trägerteil, die leitende Schicht und das Haftteil mit einem Harz derart vergossen werden, daß zumindest eine Seite des Trägerteils und eine Seite der leitenden Schicht an der Außenseite freiliegen.46. A method for producing a semiconductor device, characterized in that an electrically conductive carrier part is arranged separately from a semiconductor chip, an adhesive part is attached to the carrier part and has a conductive layer,
a first and a second electrode are formed on the semiconductor chip,
between the first electrode and the conductive layer and between the second electrode and the carrier part, the electrical connection is established and
the semiconductor chip, the carrier part, the conductive layer and the adhesive part are encapsulated with a resin such that at least one side of the carrier part and one side of the conductive layer are exposed on the outside. 47. Verfahren zum Herstellen einer Halbleitervorrichtung, dadurch gekennzeichnet, daß
ein elektrisch leitfähiges Trägerteil von einem Halbleiter­ chip gesondert angeordnet wird,
ein elektrisch leitfähiges ringförmiges Teil von dem Halb­ leiterchip gesondert derart angeordnet wird, daß es das Trägerteil umgibt,
an dem Trägerteil ein Haftteil angebracht wird, welches eine leitende Schicht hat,
an dem Halbleiterchip eine erste, eine zweite und eine dritte Elektrode ausgebildet werden,
zwischen der ersten Elektrode und der leitenden Schicht, zwischen der zweiten Elektrode und dem Trägerteil und zwi­ schen der dritten Elektrode und dem ringförmigen Teil die elektrische Verbindung hergestellt wird und
der Halbleiterchip, das Trägerteil, das ringförmige Teil, die leitende Schicht und das Haftteil mit einem Harz derart vergossen werden, daß mindestens eine Seite des Träger­ teils, eine Seite des ringförmigen Teils und eine Seite der leitenden Schicht an der Außenseite freiliegen. 47. A method of manufacturing a semiconductor device, characterized in that
an electrically conductive carrier part is arranged separately from a semiconductor chip,
an electrically conductive annular part is arranged separately from the semiconductor chip in such a way that it surrounds the carrier part,
an adhesive part is attached to the carrier part, which has a conductive layer,
a first, a second and a third electrode are formed on the semiconductor chip,
the electrical connection is established between the first electrode and the conductive layer, between the second electrode and the carrier part and between the third electrode and the annular part and
the semiconductor chip, the carrier part, the ring-shaped part, the conductive layer and the adhesive part are cast with a resin such that at least one side of the carrier part, one side of the ring-shaped part and one side of the conductive layer are exposed on the outside. 48. Verfahren zum Herstellen einer Halbleitervorrichtung, dadurch gekennzeichnet, daß
an einem Halbleiterchip ein Haftteil angebracht wird,
an dem Halbleiterchip eine Elektrode ausgebildet wird,
zwischen der Elektrode und einem sich von dem Haftteil weg erstreckenden Leiter die elektrische Verbindung hergestellt wird,
der Halbleiterchip, das Haftteil und der Leiter mit einem Harz vergossen werden, wobei in dem Vergußharz eine Öffnung derart gebildet wird, daß die Öffnung bis zu der leitenden Schicht reicht und
die Öffnung mit Lötmittel gefüllt wird, um dadurch eine Außenelektrode zu bilden.48. A method of manufacturing a semiconductor device, characterized in that
an adhesive part is attached to a semiconductor chip,
an electrode is formed on the semiconductor chip,
the electrical connection is established between the electrode and a conductor extending away from the adhesive part,
the semiconductor chip, the adhesive part and the conductor are encapsulated with a resin, an opening being formed in the encapsulating resin in such a way that the opening extends as far as the conductive layer and
the opening is filled with solder to thereby form an outer electrode. 49. Verfahren zum Herstellen einer Halbleitervorrichtung, dadurch gekennzeichnet, daß
an einem Halbleiterchip ein Haftteil angebracht wird,
an dem Halbleiterchip eine Elektrode ausgebildet wird,
zwischen der Elektrode und einem sich von dem Haftteil weg erstreckenden Leiter die elektrische Verbindung hergestellt wird,
ein elektrisch leitendes Teil gebildet wird, welches elek­ trisch mit dem sich von dem Haftteil weg erstreckenden Lei­ ter verbunden ist, der elektrisch mit der an dem Halblei­ terchip ausgebildeten Elektrode verbunden ist, und
der Halbleiterchip, das Haftteil und der Leiter mit einem Harz vergossen werden, wobei das Vergußharz teilweise in einem vorbestimmten Ausmaß derart ausgespart ist, daß eine Seite des Leiters an der Außenseite freiliegt.49. A method of manufacturing a semiconductor device, characterized in that
an adhesive part is attached to a semiconductor chip,
an electrode is formed on the semiconductor chip,
the electrical connection is established between the electrode and a conductor extending away from the adhesive part,
an electrically conductive part is formed which is electrically connected to the conductor which extends away from the adhesive part and is electrically connected to the electrode formed on the semiconductor chip, and
the semiconductor chip, the adhesive member and the conductor are potted with a resin, the potting resin being partially recessed to a predetermined extent such that one side of the conductor is exposed on the outside. 50. Verfahren zum Montieren einer Halbleitervorrichtung, dadurch gekennzeichnet, daß
die Halbleitervorrichtung in vertikaler Lage in bezug auf eine Schaltungsplatine auf die Schaltungsplatine aufgesetzt wird, und
zwischen einer an der Schaltungsplatine angebrachten Lei­ terbahn und einer an einem Haftteil ausgebildeten Leiter­ schicht die elektrische Verbindung hergestellt wird, wobei das Haftteil an einer Seite eines Halbleiterchips ange­ bracht ist, der in der Halbleitervorrichtung angeordnet ist.50. A method of assembling a semiconductor device, characterized in that
the semiconductor device is placed in a vertical position with respect to a circuit board on the circuit board, and
The electrical connection is established between a conductor track attached to the circuit board and a conductor formed on an adhesive part, the adhesive part being attached to one side of a semiconductor chip which is arranged in the semiconductor device. 51. Verfahren zum Montieren einer Halbleitervorrichtung, dadurch gekennzeichnet, daß ein Stützteil der Halbleiter­ vorrichtung in eine Nut einer benachbarten Halbleitervor­ richtung eingeführt wird, wobei ein Vergußharz der Halblei­ tervorrichtung eine Vielzahl von Nuten für das Aufnehmen eines gebogenen Abschnittes eines Trägerteils hat und die Nut, in die das Stützteil eingeführt wird, nicht zur Auf­ nahme eines gebogenen Abschnittes irgendeines Trägerteils verwendet wird.51. Method of assembling a semiconductor device, characterized in that a supporting part of the semiconductor device in a groove of an adjacent semiconductor device direction is introduced, a potting resin of the half lead device a plurality of grooves for receiving a curved portion of a support member and Groove into which the support part is inserted is not open took a curved portion of any support member is used. 52. Verfahren zum Montieren einer Halbleitervorrichtung, dadurch gekennzeichnet, daß
ein Vergußprozeß vorgenommen wird, bei dem ein Vergußharz­ teil teilweise um ein vorbestimmtes Ausmaß oder weniger derart ausgespart ist, daß ein Haftteil mit einem Leiter an der ausgesparten Fläche des Vergußharzteils der Halbleiter­ vorrichtung freiliegt, wobei ein in dem Vergußharzteil an­ gebrachter Halbleiterchip derart angeordnet ist, daß der Halbleiterchip derjenigen Fläche des Vergußharzteils zuge­ wandt ist, an der der Aussparungsbereich ausgebildet ist, die Halbleitervorrichtung derart auf eine Schaltungsplatine aufgesetzt wird, daß der an dem Haftteil ausgebildete Lei­ ter der Schaltungsplatine zugewandt ist und
zwischen dem an dem Haftteil ausgebildeten Leiter und einer an der Schaltungsplatine angebrachten Leiterbahn die elek­ trische Verbindung hergestellt wird.52. A method of assembling a semiconductor device, characterized in that
a potting process is carried out in which a potting resin part is partially recessed to a predetermined extent or less such that an adhesive member with a conductor is exposed on the recessed surface of the potting resin part of the semiconductor device, a semiconductor chip attached to the potting resin part being arranged in such a manner that the semiconductor chip faces that surface of the potting resin part on which the recess area is formed, the semiconductor device is placed on a circuit board such that the Lei formed on the adhesive part faces the circuit board and
the electrical connection is established between the conductor formed on the adhesive part and a conductor track attached to the circuit board.
DE19526511A 1994-07-22 1995-07-20 PCB mounting applications of an encapsulated semiconductor package Ceased DE19526511A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17102094A JP3150253B2 (en) 1994-07-22 1994-07-22 Semiconductor device, its manufacturing method and mounting method

Publications (1)

Publication Number Publication Date
DE19526511A1 true DE19526511A1 (en) 1996-01-25

Family

ID=15915607

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19526511A Ceased DE19526511A1 (en) 1994-07-22 1995-07-20 PCB mounting applications of an encapsulated semiconductor package

Country Status (3)

Country Link
JP (1) JP3150253B2 (en)
KR (1) KR100201168B1 (en)
DE (1) DE19526511A1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997001865A1 (en) * 1995-06-28 1997-01-16 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
EP0854511A3 (en) * 1997-01-20 2000-04-26 Oki Electric Industry Co., Ltd. Resin sealing type semiconductor device
DE10156386A1 (en) * 2001-11-16 2003-06-05 Infineon Technologies Ag Method of manufacturing a semiconductor chip
DE10359260A1 (en) * 2003-12-17 2005-07-21 Conti Temic Microelectronic Gmbh Electronic equipment is adhesively fixed to a base plate and has bond wire connections to components
WO2007137742A1 (en) * 2006-06-01 2007-12-06 Hahn-Schickard Gesellschaft Für Angewandte Forschung E.V. Method for the production of an electronic subassembly, associated subassembly, and assembly comprising at least one such subassembly

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2978861B2 (en) * 1997-10-28 1999-11-15 九州日本電気株式会社 Molded BGA type semiconductor device and manufacturing method thereof
JP3450238B2 (en) 1999-11-04 2003-09-22 Ｎｅｃエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof
JP4780844B2 (en) * 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 Semiconductor device
JP3651413B2 (en) * 2001-05-21 2005-05-25 日立電線株式会社 Semiconductor device tape carrier, semiconductor device using the same, semiconductor device tape carrier manufacturing method, and semiconductor device manufacturing method
JP2006339180A (en) * 2005-05-31 2006-12-14 Akita Denshi Systems:Kk Semiconductor device and its manufacturing method
KR101336572B1 (en) * 2007-05-09 2013-12-03 삼성전자주식회사 Semiconductor package
JP5272191B2 (en) * 2007-08-31 2013-08-28 三菱電機株式会社 Semiconductor device and manufacturing method of semiconductor device
JP2010287900A (en) * 2010-07-20 2010-12-24 Oki Semiconductor Co Ltd Semiconductor device
WO2016092695A1 (en) 2014-12-12 2016-06-16 株式会社メイコー Moulded circuit module, and production method therefor

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63152162A (en) * 1986-12-16 1988-06-24 Nec Corp Semiconductor device
US5025306A (en) * 1988-08-09 1991-06-18 Texas Instruments Incorporated Assembly of semiconductor chips
JPH03187228A (en) * 1989-12-18 1991-08-15 Casio Comput Co Ltd Formation of solder bump
EP0461639A2 (en) * 1990-06-15 1991-12-18 Hitachi, Ltd. Plastic-molded-type semiconductor device
JPH0536888A (en) * 1991-08-02 1993-02-12 Mitsubishi Electric Corp Semiconductor device
JPH0563133A (en) * 1991-08-27 1993-03-12 Toshiba Corp Resin sealing type semiconductor device
JPH0574776A (en) * 1991-09-13 1993-03-26 Hitachi Ltd Mounting structure of semiconductor device
US5206536A (en) * 1991-01-23 1993-04-27 Texas Instruments, Incorporated Comb insert for semiconductor packaged devices
JPH05121625A (en) * 1991-10-28 1993-05-18 Nec Kansai Ltd Semiconductor device
US5227232A (en) * 1991-01-23 1993-07-13 Lim Thiam B Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
JPH05243456A (en) * 1992-02-26 1993-09-21 Nec Kyushu Ltd Plastic molded type semiconductor device
US5289346A (en) * 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
EP0587294A1 (en) * 1992-09-08 1994-03-16 Samsung Electronics Co., Ltd. Semiconductor package
JPH0697349A (en) * 1992-09-14 1994-04-08 Sony Corp Resin sealed semiconductor device and production thereof
DE4239087A1 (en) * 1992-11-20 1994-05-26 Strautmann & Soehne Device for extracting silage from flat silos - has shield which slides or pivots transverse to device and is arranged on sliding unit on end of telescopic arm
JPH06188286A (en) * 1992-12-16 1994-07-08 Mitsubishi Electric Corp Tape carrier package type semiconductor device
US5519251A (en) * 1992-10-20 1996-05-21 Fujitsu Limited Semiconductor device and method of producing the same

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63152162A (en) * 1986-12-16 1988-06-24 Nec Corp Semiconductor device
US5025306A (en) * 1988-08-09 1991-06-18 Texas Instruments Incorporated Assembly of semiconductor chips
JPH03187228A (en) * 1989-12-18 1991-08-15 Casio Comput Co Ltd Formation of solder bump
EP0461639A2 (en) * 1990-06-15 1991-12-18 Hitachi, Ltd. Plastic-molded-type semiconductor device
US5206536A (en) * 1991-01-23 1993-04-27 Texas Instruments, Incorporated Comb insert for semiconductor packaged devices
US5227232A (en) * 1991-01-23 1993-07-13 Lim Thiam B Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
US5289346A (en) * 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
JPH0536888A (en) * 1991-08-02 1993-02-12 Mitsubishi Electric Corp Semiconductor device
JPH0563133A (en) * 1991-08-27 1993-03-12 Toshiba Corp Resin sealing type semiconductor device
JPH0574776A (en) * 1991-09-13 1993-03-26 Hitachi Ltd Mounting structure of semiconductor device
JPH05121625A (en) * 1991-10-28 1993-05-18 Nec Kansai Ltd Semiconductor device
JPH05243456A (en) * 1992-02-26 1993-09-21 Nec Kyushu Ltd Plastic molded type semiconductor device
EP0587294A1 (en) * 1992-09-08 1994-03-16 Samsung Electronics Co., Ltd. Semiconductor package
JPH0697349A (en) * 1992-09-14 1994-04-08 Sony Corp Resin sealed semiconductor device and production thereof
US5519251A (en) * 1992-10-20 1996-05-21 Fujitsu Limited Semiconductor device and method of producing the same
DE4239087A1 (en) * 1992-11-20 1994-05-26 Strautmann & Soehne Device for extracting silage from flat silos - has shield which slides or pivots transverse to device and is arranged on sliding unit on end of telescopic arm
JPH06188286A (en) * 1992-12-16 1994-07-08 Mitsubishi Electric Corp Tape carrier package type semiconductor device

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
LIN, Jong-Kai et.al.: Low Thermo-Mechanical Stress Flip Chip Bumps. In: Motorola Technical Developments, Vol. 18, March 1993, pp. 76-77 *
MARTINEZ, M. et.al.: The TCC/MCM: muBGA on a laminated substrate. In: Proceedings Int.Conf. and Exhibition Multichip Modules, SPIE 1994, Bd. 2256, pp. 161-166 *
Patent Abstracts of Japan, E-1132, 12.11.1991, Vol. 15, No. 444 & JP 03-187228 A *
Patent Abstracts of Japan, E-1426, 2.9.1993, Vol. 17, No. 484 & JP 05-121625 A *
Patent Abstracts of Japan, E-1614, 7.10.1994, Vol. 18, No. 531 & JP 06-188286 A *
Patent Abstracts of Japan, E-677, 2.11.1988, Vol. 12, No. 414 & JP 63-152162 A *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997001865A1 (en) * 1995-06-28 1997-01-16 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
EP0854511A3 (en) * 1997-01-20 2000-04-26 Oki Electric Industry Co., Ltd. Resin sealing type semiconductor device
DE10156386A1 (en) * 2001-11-16 2003-06-05 Infineon Technologies Ag Method of manufacturing a semiconductor chip
US6919232B2 (en) 2001-11-16 2005-07-19 Infineon Technologies Ag Process for producing a semiconductor chip
DE10156386B4 (en) * 2001-11-16 2007-08-09 Infineon Technologies Ag Method for producing a semiconductor chip
DE10359260A1 (en) * 2003-12-17 2005-07-21 Conti Temic Microelectronic Gmbh Electronic equipment is adhesively fixed to a base plate and has bond wire connections to components
WO2007137742A1 (en) * 2006-06-01 2007-12-06 Hahn-Schickard Gesellschaft Für Angewandte Forschung E.V. Method for the production of an electronic subassembly, associated subassembly, and assembly comprising at least one such subassembly

Also Published As

Publication number Publication date
JP3150253B2 (en) 2001-03-26
JPH0837253A (en) 1996-02-06
KR100201168B1 (en) 1999-06-15
KR960005966A (en) 1996-02-23

Similar Documents

Publication Publication Date Title
DE19716668C2 (en) Semiconductor chip stack housing with leads underneath
DE102008025705B4 (en) Power semiconductor device
DE10229182B4 (en) Method for producing a stacked chip package
DE19802347B4 (en) A stackable semiconductor substrate and stackable semiconductor device, and manufacturing methods thereof, and a semiconductor stackable module module manufacturing method
DE10392365T5 (en) Semiconductor device with a semiconductor chip
DE10147955A1 (en) Semiconductor device
DE19708002A1 (en) Semiconductor component for resin encapsulated component, e.g. quad-flat pack
DE3913221A1 (en) SEMICONDUCTOR ARRANGEMENT
DE102014104399B4 (en) Semiconductor chip package comprising a leadframe
DE4230187A1 (en) Component having conductors on lead on chip - comprises insulating film on semiconductor chip contg. projections
DE19514375A1 (en) Semiconductor device, method for its production and semiconductor module
DE19743767A1 (en) Surface mountable semiconductor chip housing
DE10295972T5 (en) Non-molded package for a semiconductor device
DE19709295A1 (en) Semiconductor assembly
DE19640225A1 (en) Semiconductor module with housing for integrated circuit
DE69737320T2 (en) Semiconductor device
DE19817128A1 (en) Conductive base plate for semiconductor component lead frame
DE4236625A1 (en) Plastics encapsulated semiconductor device - has resin-filled space above element and under parallel plane in which internal wiring is arranged in proximity to surface electrode connections
DE19526511A1 (en) PCB mounting applications of an encapsulated semiconductor package
DE69628964T2 (en) Resin molded semiconductor device and manufacturing process
DE3810899C2 (en)
DE19743537A1 (en) Semiconductor package for surface mounting and method for its production
DE19709259B4 (en) Multi-layer ground connection housing
DE19651549B4 (en) Connection frame and chip housing
DE19652395A1 (en) Integrated circuit module

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection