DE19600401A1 - Surface-mounted semiconductor device - Google Patents

Surface-mounted semiconductor device

Info

Publication number
DE19600401A1
DE19600401A1 DE19600401A DE19600401A DE19600401A1 DE 19600401 A1 DE19600401 A1 DE 19600401A1 DE 19600401 A DE19600401 A DE 19600401A DE 19600401 A DE19600401 A DE 19600401A DE 19600401 A1 DE19600401 A1 DE 19600401A1
Authority
DE
Germany
Prior art keywords
chip
semiconductor component
input
carrier
solder balls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19600401A
Other languages
German (de)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19600401A priority Critical patent/DE19600401A1/en
Publication of DE19600401A1 publication Critical patent/DE19600401A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10659—Different types of terminals for the same component, e.g. solder balls combined with leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

A semiconductor element is coupled to a large number of input/output terminals using electrical terminal tags (4) around the outer peripheral edge of the semiconductor element in combination with a ball grid array (5) on the underside of the semiconductor component. Pref. the semiconductor component has a polyester carrier (1), a chip (2) and a protective layer (3), with bonding wires (6) pref. provided between the chip input/output terminals and the terminal tags around the periphery of the chip.

Description

Die Erfindung betrifft ein Halbleiterbauelement mit einer ho­ hen Anzahl von Ein/Ausgabe-Anschlüssen. Hierzu werden sowohl die Kontaktiermöglichkeiten über Anschlußbeinchen, als auch die über Lotkugeln betrachtet.The invention relates to a semiconductor device with a ho hen number of input / output connections. For this, both the contacting options via connecting legs, as well which viewed over solder balls.

Die laufende Entwicklung bei Halbleiterbauelementen geht ein­ her mit fortschreitender Miniaturisierung und beispielsweise auch mit einer Erhöhung der Ein-/Ausgabe-Anschlüsse (Anschlußflecken auf dem Chip bzw. Außenkontaktelemente). Ein seit langem verwendetes System sieht die Außenkontaktierung in Form von einer Vielzahl von Anschlußbeinchen vor. Ist die Zahl der Anschlußbeinchen sehr hoch, so spricht man von High Density Packaging oder von Fine Pitch. Diese äußeren Kontak­ tierelemente sind heuzutage weitgehend als Oberflächenmonta­ geelemente ausgebildet. Der Anteil einer Einsteckmontage in entsprechende Bohrungen einer Leiterplatte ist relativ ge­ ring. Der beispielsweise in einem Leadframe zentral positio­ nierte Chip, dessen elektrische Kontaktierung nach außen hin behandelt wird, muß zur Herstellung des gesamten Halbleiter­ bauelementes in irgendeiner Form getragen werden. Ein wesent­ licher Anteil von Halbleiterbauelementen ist mit einer aus Kunststoff bestehenden Schutzhülle umgeben, die auch die in­ neren Teile der Kontaktiermittel umschließt. Andere Einbausy­ steme sehen vor, daß beispielsweise nur der Chip mit den nächstliegenden elektrischen Anschlüssen durch eine von oben aufgebrachte Kunststoffschicht (Globe Top) geschützt wird, wie beispielsweise in der Direktmontage, bei der eine derart umgekapselte integrierte Schaltung direkt auf Verdrahtungse­ lemente kontaktiert wird.The ongoing development in semiconductor components is entering forth with advancing miniaturization and for example also with an increase in the input / output connections (Connection spots on the chip or external contact elements). On long-used system sees the external contact in the form of a variety of lead legs. Is the The number of connecting legs is very high, this is called high Density Packaging or from Fine Pitch. This external contact Animal elements are largely used today as surface assemblies ge elements trained. The proportion of a plug-in assembly in corresponding holes in a circuit board is relatively ge ring. The central position in a leadframe, for example nated chip, its electrical contact to the outside treated must be to manufacture the entire semiconductor component in any form. An essential Licher share of semiconductor components is with one Plastic existing protective cover, which also the in encloses other parts of the contacting means. Other built-in systems provide that, for example, only the chip with the closest electrical connections through one from above applied plastic layer (globe top) is protected, such as in direct assembly, in which one such encapsulated integrated circuit directly on wiring elements is contacted.

Eine Direktmontage könnte beispielsweise am einfachsten die Forderung nach hoher Leistungsfähigkeit, Miniaturisierung und Zuverlässigkeit erfüllen. Es treten jedoch Probleme bezüglich der Verfügbarkeit und der Spezifikation von Chips gegenüber neuen Kontaktierverfahren auf. Ähnliches gilt für die Techno­ logie der Multichipmodule, der Drahtkontaktierung in Form von COB (Chip-On-Board), des TAB (Tape Automated Bonding) und an­ deren Verfahren. So ist teilweise versucht worden, eine "reinrassige" Technik auszubilden und Schwierigkeiten, die beispielsweise bei der Miniaturisierung auftreten, wurden in Kauf genommen bzw. überwunden.A direct installation could be the easiest, for example Demand for high performance, miniaturization and  Meet reliability. However, there are problems regarding the availability and specification of chips new contacting methods. The same applies to techno logic of the multichip modules, the wire contact in the form of COB (Chip-On-Board), TAB (Tape Automated Bonding) and on their procedures. Some have tried to do so To train "pure-bred" technology and difficulties that for example, occur during miniaturization Purchase taken or overcome.

Für die Darstellung eines Halbleiterbauelementes mit elektri­ schen Anschlußbeinchen (Oberflächenmontage) im Bereich des Fine-Pitch gilt beispielsweise zur Zeit, daß ein Rastermaß von 0,5 mm einigermaßen zuverlässig durch die einzelnen Sta­ tionen der Fine-Pitch-Prozeßkette geschleust werden kann. In allen Teilbereichen der Fine-Pitch-Technologie, beispielswei­ se beim Lotpastenauftrag oder bei den Bestückautomaten (Lagegenauigkeit) wurde weiter optimiert. Ein QFP 208 (Quad Flat Package) hat beispielsweise bei einer Kantenlänge von 31 mm ein Raster von 0,5 mm. Wesentlich problematischer stellt sich die Version QFP 304 dar. Diese zeigt bei einer Kantenlänge von 42 mm 304 Anschlußbeinchen (High Pin Count). Hierbei ist beispielsweise die Beinchenkoplanarität im Zusam­ menhang mit der Leiterplattenverwölbung beim Unterschreiten der Loterstarrungstemperatur Ursache einer erhöhten Fehlerra­ te. Darüber hinaus muß die Drehgenauigkeit eines Bestückauto­ maten höchsten Anforderungen genügen.For the representation of a semiconductor device with electri 's connection legs (surface mounting) in the area of For example, fine pitch currently applies to a grid dimension of 0.5 mm reasonably reliable due to the individual sta tion of the fine pitch process chain can be smuggled. In all areas of fine pitch technology, for example se when applying solder paste or in the placement machines (Position accuracy) has been further optimized. A QFP 208 (Quad Flat Package) has an edge length of, for example 31 mm a grid of 0.5 mm. Much more problematic is the version QFP 304. This shows at one Edge length of 42 mm 304 connecting pins (high pin count). Here, for example, the leg coplanarity is together connection with the circuit board warping when falling below the solder solidification temperature cause an increased error te. In addition, the turning accuracy of an assembly car meet the highest demands.

Als eine der neuesten Einbautechnologien bzw. Gehäuseformen ist das Ball Grid Array bekannt. Dies ist eine Weiterentwick­ lung bzw. ein Derivat des PGA (Pin Grid Array), welches eine Steckbauform darstellt. Bezüglich dieser Technologie liegen heute bereits eine Reihe von genormten Parametern vor. Die wichtigsten Normgrößen sind Rastermaß, Gehäuseabmessungen und Koplanarität. Beim BGA können beispielsweise bei einer Kan­ tenlänge von 31 mm und einem Lotkugelabstand von 1,5 mm (Bump Pitch) theoretisch 400 Lotkugeln aufgebracht werden. Bei ei­ nem Bump Pitch von 1 mm sind es theoretisch 900 Lotkugeln bzw. Anschlüsse. Die Vorteile beim BGA liegen darin, daß die Anforderungen an eine Koplanarität stark reduziert bzw. ein­ fach zu erfüllen sind. Die Technik ist relativ robust, so daß eine geringe Lötfehlerrate erzielbar ist. Beim Löten tritt ein ausgeprägter Selbstzentriereffekt auf.As one of the latest installation technologies and housing forms the Ball Grid Array is known. This is an evolution lung or a derivative of the PGA (Pin Grid Array), which a Represents plug-in design. Regarding this technology already today a number of standardized parameters. The The most important standard sizes are grid size, housing dimensions and Coplanarity. With the BGA, for example, with a channel length of 31 mm and a solder ball spacing of 1.5 mm (bump Pitch) theoretically 400 solder balls can be applied. With egg  With a bump pitch of 1 mm, there are theoretically 900 solder balls or connections. The advantages of the BGA are that the Requirements for coplanarity greatly reduced or a are to be fulfilled. The technology is relatively robust, so that a low soldering error rate can be achieved. When soldering occurs a pronounced self-centering effect.

Die Vor- und Nachteile der jeweiligen reinrassigen Technolo­ gien sind hinlänglich bekannt.The pros and cons of each purebred technolo gien are well known.

Wie oben erwähnt, werden die steigenden Leistungsanforderun­ gen an Halbleiterbauelemente in der Regel durch erhöhte Chipgröße und erhöhte Zahl von Ein/Ausgangs-Anschlüssen er­ füllt. Ein QFP mit einer Kantenlänge von 40 mm und einem Beinchenabstand von 0,5 mm kann beispielsweise ca. 270 Ein/Ausgabe-Anschlüsse enthalten. Gefertigt werden jedoch heute bereits Halbleiterbauelemente mit bis zu 500 Ein/Ausgabe-Anschlüssen, bei einer Chipgröße von ca. 200 mm² (DRAM) bzw. 400 mm² (Logik/Mikroprozessor). Eine Abschätzung für die nächsten 5 Jahre weist eine Ein/Ausgabe-Anzahl von bis zu 2000 bei einer Chipgröße von 500 mm² (DRAM) bzw. 800 mm² (Logik/Mikroprozessor) auf. Das jeweilige Chipgehäuse ist entsprechend größer.As mentioned above, the increasing performance requirements are becoming gene on semiconductor components usually by increased Chip size and increased number of input / output connections fills. A QFP with an edge length of 40 mm and one Leg spacing of 0.5 mm can be approximately 270, for example I / O ports included. However, they are manufactured semiconductor components with up to 500 already today Input / output connections, with a chip size of approx. 200 mm² (DRAM) or 400 mm² (logic / microprocessor). An estimate has an I / O number of for the next 5 years up to 2000 with a chip size of 500 mm² (DRAM) or 800 mm² (logic / microprocessor). The respective chip housing is correspondingly larger.

Aus den bisher genannten Informationen wird deutlich, daß die Halbleiterhersteller mit Bauelementen und Anordnungen mit sehr großer Chipgröße konfrontiert sein werden, bei denen ei­ ne entsprechend hohe Anzahl von Ein/Ausgabe-Anschlüssen in naher Zukunft vorhanden sein wird. Zumindest drei Dinge kön­ nen zur genügenden Gehäuseausgestaltung getan werden:From the information mentioned so far it is clear that the Semiconductor manufacturer with components and arrangements with very large chip size will be faced, in which egg ne correspondingly high number of input / output connections in will be in the near future. At least three things can sufficient housing design:

  • 1. Erhöhung der Chipgröße, um diese auf die hohe Anzahl von Ein/Ausgabe-Anschlüssen anzupassen, was eine große Bauelemen­ teanordnung zur Folge hat.1. Increase the chip size to accommodate the high number of I / O ports adapt to what is a major component arrangement.
  • 2. Reduzierung des Abstandes der Ein/Ausgabeverdrahtung, was einer Miniaturisierung des Bauelementes gleichkommt.2. Reduce the distance of the input / output wiring what is a miniaturization of the component.
  • 3. Eine Kombination von 1. und 2.3. A combination of 1st and 2nd

Eine jede der obengenannten Möglichkeiten beinhaltet jedoch spezifische Einschränkungen. Wenn die Bauelementegröße ent­ sprechend der zunehmenden Chipgröße steigt, so werden mecha­ nische Spannungen und Verbiegungen der Halbleiterbauelemente (v.a. bei dünnen Bauelementen) ansteigend und somit Probleme bezüglich der Zuverlässigkeit und Genauigkeit aufwerfen. Ent­ sprechend Punkt 2. ist anzumerken, daß damit oft eine Ein­ schränkung bezüglich der Eigenschaften und Möglichkeiten in bezug auf das Waferniveau und die Verdrahtung nach außen hin an entsprechend dicht sitzende Anschlußelemente verbunden ist. Hierzu wären erhöhte Anstrengungen für die Waferferti­ gungstechnologie und beispielsweise auch für die Verdrah­ tungstechnologie nötig. Letztendlich ist, wenn die Lösung nach Punkt 3. herkömmlich optimiert wird und auf einen stabi­ len Fertigungsprozeß zum Verdrahten (Wire bonding) zurückge­ griffen werden kann, eine Anzahl von bis zu 5000 Drähten zu bearbeiten.However, each of the above options includes specific restrictions. If the component size is ent According to the increasing chip size, mecha African stresses and bending of the semiconductor components (especially with thin components) increasing and thus problems in terms of reliability and accuracy. Ent speaking point 2. it should be noted that this often results in an limitation regarding the properties and possibilities in with respect to the wafer level and the wiring to the outside connected to correspondingly tight connection elements is. This would mean increased efforts for wafer manufacturers technology and for example also for wiring technology necessary. Ultimately, if the solution is optimized conventionally according to point 3 and to a stabi len manufacturing process for wiring (wire bonding) returned can be accessed, a number of up to 5000 wires to edit.

Zusammenfassend kann gesagt werden, daß die angegebenen Lö­ sungen jedoch nur bei einer entsprechenden Chipgröße bei ei­ ner jeweilig entsprechenden oberen Grenze von Ein/Ausgabe- Anschlüssen machbar ist. Wie bereits erwähnt, erreichen wir heutzutage mit der herkömmlichen Technologie bald die Grenze des fertigungstechnisch Machbaren.In summary, it can be said that the specified Lö solutions only with a corresponding chip size at egg a corresponding upper limit of input / output Connections is feasible. As already mentioned, we are reaching nowadays the limit with conventional technology soon of what is technically feasible.

Der Erfindung liegt die Aufgabe zugrunde, ein Konzept für ein Halbleiterbauelement zu Verfügung zu stellen, das gleichzei­ tig die Anforderung einer großen Anzahl von Ein/Ausgabe- Anschlüssen bei entsprechend klein gehaltenem Chipgehäuse er­ füllt.The invention has for its object a concept for a To provide semiconductor device, the same time Require a large number of input / output Connections with a correspondingly small chip housing he fills.

Die Lösung dieser Aufgabe geschieht durch die Merkmale des Anspruches 1.This problem is solved by the features of Claim 1.

Vorteilhafte Ausgestaltungen können den Unteransprüchen ent­ nommen werden. Advantageous refinements can be found in the subclaims be taken.  

Der Erfindung liegt die Erkenntnis zugrunde, daß die Kombina­ tion zweier Technologiekonzepte, nämlich Kontaktierung über seitwärts nach außen geführte Anschlußelemente (Anschlußbeinchen) gleichzeitig mit der Kontaktierung über Lotkugeln nach unten hin, wesentliche Verbesserungen für Halbleiterbauelemente mit hoher Ein/Ausgabe-Zahl erbringt. Diese kombinierte Kontaktierung ermöglicht im Bereich der Kon­ taktierung mittels Anschlußbeinchen den Einsatz eines einfach zu handhabenden groben Rasters, das mit einem nicht zu unter­ schreitenden minimalen Beinchenabstand verbunden ist. Somit werden Fertigungseinheiten, beispielsweise bei der Bestüc­ kung, kostengünstig ausgeführt und die Fehlerrate bleibt ent­ sprechend niedrig. Auf der Seite der gleichzeitig durchge­ führten Kontaktierung über Lotkugeln nach unten hin läßt sich ein ebenfalls fertigungstechnisch unproblematisches Raster einsetzen und eine insgesamt hohe Anschlußzahl verwirklichen. Somit können insgesamt die Nachteile beider einzeln für sich betrachteten Technologien vermieden werden und deren Vorteile gleichzeitig ausgenutzt werden. Insgesamt können überdurch­ schnittliche Entwicklungs- und Fertigungskosten vermieden werden, die bei der Weiterführung beispielsweise im Fine- Pitch-Bereich bei entsprechender herkömmlicher Weiterentwick­ lung nötig wären.The invention is based on the finding that the Kombina tion of two technology concepts, namely contacting via connecting elements led sideways to the outside (Connection legs) at the same time as contacting Solder balls down, major improvements for Semiconductor components with high input / output number. This combined contact enables in the area of the con clocking by means of connecting legs the use of a simple to handle coarse grid, the one with not too minimum leg spacing is connected. Consequently are manufacturing units, for example in the assembly kung, inexpensive and the error rate remains talking low. On the side of the simultaneously led contacting downwards over solder balls can be a grid that is also unproblematic in terms of production technology use and realize an overall high number of connections. Thus, the disadvantages of both can be taken individually considered technologies and their advantages can be exploited at the same time. Overall, about Avoid average development and manufacturing costs which, for example, in the continuation of the Pitch range with corresponding conventional further development would be necessary.

Im folgenden wird anhand von schematischen Figuren ein Aus­ führungsbeispiel beschrieben.In the following, an out will be shown using schematic figures example described.

Fig. 1 zeigt ein Bauelement, das gleichzeitig über An­ schlußbeinchen 4 und Lotkugeln 5 nach außen hin kontaktierbar ist, Fig. 1 shows a component that can be contacted to the outside at the same time on circuit legs 4 and solder balls 5 ,

Fig. 2 zeigt ein Halbleiterbauelement entsprechend Fig. 1 in der Seitenansicht und teilweise geschnitten dar­ gestellt,1 Fig. 2 shows a semiconductor device according to FIG. In the side view and partly in section is provided,

Fig. 3 zeigt eine Draufsicht auf ein Halbleiterbauelement entsprechend Fig. 1, Fig. 3 shows a plan view of a semiconductor device corresponding to FIG. 1,

Fig. 4 zeigt eine Unteransicht eines Halbleiterbauelemen­ tes entsprechend Fig. 1. FIG. 4 shows a bottom view of a semiconductor component corresponding to FIG. 1.

In der Fig. 1 wird ein Halbleiterbauelement mit ungefähr quadratischer Grundfläche dargestellt. Das Halbleiterbauele­ ment besteht aus einem Träger 1, dem Chip 2 und einer Schutz­ schicht 3. Der Träger 1 kann aus üblichem Material, bei­ spielsweise ein übliches Leiterplattenmaterial Polyester oder ähnlichem bestehen. Als Chip 2 werden in diesem Fall groß­ flächige Chips mit einer hohen Anzahl von elektrischen Ein/Ausgabe-Anschlüssen betrachtet. Die in den Fig. 1 und 2 dargestellten Chips 2 sind mit Ein/Ausgabe-Anschlüssen ver­ sehen, die umlaufend an dessen Rand plaziert sind. Die in Fig. 1 verwendete Schutzschicht ist eine von oben aufgebrachte Kunststoffmasse, die jedoch das Halbleiterbauelement nicht vollständig einhäust. Diese Version der Schutzschicht wird als Globe Top bezeichnet. Weiterhin enthält das Halbleiter­ bauelement elektrische Anschlußelemente, die in diesem Fall aus Anschlußbeinchen 4 und aus Lotkugeln 5 kombiniert darge­ stellt werden. Die Anschlußbeinchen 4 sind direkt oder mit­ telbar auf dem Träger 1 mechanisch befestigt und nach außen hin für die Oberflächenmontage vorbereitet. Da in diesem Fall ein Halbleiterbauelement mit einer hohen Anzahl von Ein/Ausgabe-Anschlüssen betrachtet wird, sind entsprechend der Fig. 3 und 4 die Anschlußbeinchen umlaufend angeordnet (QFP). Die elektrische Kontaktierung der Anschlußbeinchen 4 geschieht über Bonddrähte 6, die die Ein/Ausgabe-Anschlüsse des Chips 2 mit den inneren Enden der Anschlußbeinchen ver­ binden.In FIG. 1, a semiconductor device is depicted with approximately square base. The semiconductor component consists of a carrier 1 , the chip 2 and a protective layer 3 . The carrier 1 can be made of conventional material, for example a conventional printed circuit board material polyester or the like. In this case, chip 2 is considered to have large-area chips with a large number of electrical input / output connections. Are seen ver with input / output terminals that are circumferentially placed at its edge in Figs. 1 and 2 shown chips 2. The protective layer used in FIG. 1 is a plastic compound applied from above, but it does not completely enclose the semiconductor component. This version of the protective layer is called a globe top. Furthermore, the semiconductor device contains electrical connection elements, which in this case are made of lead pins 4 and 5 solder balls combined Darge. The connecting legs 4 are mechanically fastened directly or by telbar on the carrier 1 and are prepared for surface mounting on the outside. Since a semiconductor component with a large number of input / output connections is considered in this case, the connection pins are arranged circumferentially in accordance with FIGS. 3 and 4 (QFP). The electrical contacting of the leads 4 is done via bonding wires 6 , which bind the input / output connections of the chip 2 to the inner ends of the leads ver.

In den Fig. 1 und 2 ist erkennbar, daß die elektrische Kontaktierung des Chips 2 nach außen hin einerseits über die Anschlußbeinchen 4 in Richtung der Schmalseiten des Halblei­ terbauelementes geschieht und andererseits nach unten hin über die Lotkugeln 5. Hierzu müssen die Lotkugeln 5 mit in dem Träger vorhandenen Durchkontaktierungen verbunden sein, die ihrerseits über Bonddrähte 6 mit den Ein/Ausgabe- Anschlüssen des Chips 2 elektrisch verbunden sind. In Fig. 2 ist lediglich eine Doppelreihe von Lotkugeln 5 angedeutet, die umlaufend ausgebildet sein kann. Selbst diese relativ ge­ ringe Anzahl von Kontaktierungen nach unten hin ermöglicht eine grobere Rasterung der Anschlußbeinchen 4, so daß die Nachteile einer immer höher entwickelten Fine-Pitch- Technologie ausgeschaltet werden können.In Figs. 1 and 2 it is seen that the electrical contacting of the chip 2 to the outside on the one hand happens terbauelementes on the connecting legs 4 in the direction of the narrow sides of the semiconducting and the other hand downwards over the solder balls. 5 For this purpose, the solder balls 5 must be connected to vias present in the carrier, which in turn are electrically connected to the input / output connections of the chip 2 via bond wires 6 . In Fig. 2 only a double row of solder balls 5 is indicated, which can be formed all around. Even this relatively small number of contacts downwards enables a coarser rasterization of the connecting legs 4 , so that the disadvantages of an increasingly sophisticated fine-pitch technology can be eliminated.

Die Fig. 3 zeigt die Draufsicht auf ein Halbleiterbauelement entsprechend der Fig. 1 und 2. Fig. 3 shows the top view of a semiconductor device according to the Fig. 1 and 2.

Die Fig. 4 zeigt die Unteransicht eines Halbleiterbauelemen­ tes entsprechend Fig. 3. In diesem Fall ist eine Anzahl von Anschlußbeinchen 4 von 4×13 und eine Anzahl von Lotkugeln 5 von 12×12 dargestellt worden. Diese Ausführung ist mit einer aufwendigeren Konstruktion bezüglich der durch Kontak­ tierung durch den Träger 1 in Richtung auf die Lotkugeln 5 verbunden. Hier kann beispielsweise eine einfache mehrlagige Leiterplatte eingesetzt werden. FIG. 4 shows the bottom view of a semiconductor component corresponding to FIG. 3. In this case, a number of connecting legs 4 of 4 × 13 and a number of solder balls 5 of 12 × 12 have been shown. This version is connected to a more complex construction with respect to the contacting by the carrier 1 in the direction of the solder balls 5 . For example, a simple multi-layer circuit board can be used here.

Das vorgeschlagene kombinierte Konzept mit der Kombination zweier reinrassiger Kontaktierungstechnologien ermöglicht die praktische Darstellung eines Halbleiterbauelementes mit einer hohen Anzahl von Ein/Ausgabe-Anschlüssen. Beispielsweise kann damit ein QFP-Halbleiterbauelement mit 160 Anschlußbeinchen (Ein/Ausgabe-Anschlüsse) behandelt werden. Dieses Element weist einen Beinchenabstand von 0,65 mm bei einer Baugröße von 28×28 mm auf. Daneben gibt es die Ausführungsform eines QFP mit 304 Anschlußbeinchen, einem Beinchenabstand von 0,5 mm und einer theoretischen Größe von 40×40 mm. Wollte man die im vorigen Modell genannte Körpergröße von 28×28 mm beibehalten, so wäre ein Beinchenabstand von 0,25 mm kombi­ niert mit einer Beinchenanzahl von 388 Anschlußbeinchen 4 (Thin QFP Package) theoretisch möglich. Entsprechend der Er­ findung ergibt sich eine vorteilhafte Konstruktion des Halb­ leiterbauelementes in der Form, daß mit einem Beinchenabstand von 0,65 mm gearbeitet werden kann. Die Lotkugeln 5 weisen einen Abstand von 1,27 mm auf. Die Gesamtanschlußzahl liegt bei 386 (160 Anschlußbeinchen 4 + 256 Lotkugeln 5). Die Au­ ßenmaße des Halbleiterbauelementkörpers liegen nach wie vor bei 28×28 mm.The proposed combined concept with the combination of two thoroughbred contacting technologies enables the practical representation of a semiconductor component with a large number of input / output connections. For example, it can be used to treat a QFP semiconductor device with 160 pins (input / output connections). This element has a leg spacing of 0.65 mm with a size of 28 × 28 mm. In addition, there is the embodiment of a QFP with 304 legs, a leg spacing of 0.5 mm and a theoretical size of 40 × 40 mm. If you wanted to keep the body size of 28 × 28 mm mentioned in the previous model, a leg spacing of 0.25 mm combined with a number of legs of 388 legs 4 (Thin QFP Package) would theoretically be possible. According to the invention, there is an advantageous construction of the semiconductor component in the form that a leg distance of 0.65 mm can be used. The solder balls 5 are 1.27 mm apart. The total number of connections is 386 (160 connection pins 4 + 256 solder balls 5 ). The outer dimensions of the semiconductor component body are still 28 × 28 mm.

Die erfindungsgemäß genannte Konstruktion weist keinerlei konstruktive Beschränkungen auf, da gängige Technologien und Materialien verfügbar sind, um dieses Gehäusekonzept durchzu­ führen. Es können vielmehr thermische und elektrische Verbes­ serungen durch den Einsatz von Lotkugeln mit eingebracht wer­ den, wie sie teilweise in Veröffentlichungen über Ball Grid Arrays (BGA) bereits beschrieben wurden.The construction mentioned according to the invention has none constructive restrictions due to common technologies and Materials are available to implement this packaging concept to lead. Rather, it can use thermal and electrical verbs changes through the use of solder balls the one that’s partially featured in Ball Grid publications Arrays (BGA) have already been described.

Die in den Figuren dargestellte Schutzschicht 3 in Form der Kunststoffvergußmasse (Globe Top) kann unter Umständen auch durch ein umschließendes Gehäuse (Mold Compound) dargestellt werden. Die elektrische Verbindung der Anschlußbeinchen 4 und der Lotkugeln 5 mit einem Substrat, das ein entsprechendes Raster an elektrischen Kontaktflecken aufweist, kann in einem Arbeitsgang geschehen.The protective layer 3 shown in the figures in the form of the plastic potting compound (globe top) can, under certain circumstances, also be represented by an enclosing housing (mold compound). The electrical connection of the connection legs 4 and the solder balls 5 to a substrate which has a corresponding grid of electrical contact pads can be done in one operation.

Claims (8)

1. Halbleiterbauelement, bestehend aus:
  • - einem Träger (1),
  • - mindestens einem auf dem Träger (1) aufgebrachten Chip (2) mit einer Vielzahl von Ein/Ausgabe-Anschlüssen,
  • - Kontaktiermitteln zur jeweiligen Kontaktierung der Ein/Ausgabe-Anschlüsse des Chips (2) nach außen und
  • - einer zumindest den Chip (2) und Teile der Kontaktiermittel umschließenden Schutzschicht (3),
1. Semiconductor component consisting of:
  • - a carrier ( 1 ),
  • - at least one chip ( 2 ) applied to the carrier ( 1 ) with a multiplicity of input / output connections,
  • - Contacting means for the respective contacting of the input / output connections of the chip ( 2 ) to the outside and
  • - a protective layer ( 3 ) enclosing at least the chip ( 2 ) and parts of the contacting means,
wobei die äußeren Abschnitte (4;5) der Kontaktiermittel gleichzeitig von an den Schmalseiten des Halbleiterbauelemen­ tes plazierten Anschlußbeinchen (4) und von an der Unterseite des Trägers (1) plazierten Lotkugeln (5) dargestellt sind.wherein the outer portions ( 4; 5 ) of the contacting means are shown at the same time on the narrow sides of the semiconductor component tes ( 4 ) and on the underside of the carrier ( 1 ) placed solder balls ( 5 ). 2. Halbleiterbauelement nach Anspruch 1, worin die Anschluß­ beinchen (4) zur Oberflächenmontage ausgebildet sind.2. The semiconductor device according to claim 1, wherein the connection legs ( 4 ) are designed for surface mounting. 3. Halbleiterbauelement nach einem der vorhergehenden Ansprü­ che, worin die Lotkugeln (5) als Ball Grid Array angeordnet sind.3. Semiconductor component according to one of the preceding claims, wherein the solder balls ( 5 ) are arranged as a ball grid array. 4. Halbleiterbauelement nach einem der vorhergehenden Ansprü­ che, worin der Träger (1) eine ein- oder mehrlagige Leiter­ platte ist.4. Semiconductor component according to one of the preceding claims, wherein the carrier ( 1 ) is a single-layer or multi-layer conductor plate. 5. Halbleiterbauelement nach einem der vorhergehenden Ansprü­ che, worin die inneren Abschnitte der Anschlußbeinchen (4) über Bonddrähte (6) mit den Ein-/Ausgabe-Anschlüssen des Chips (2) elektrisch verbunden sind.5. Semiconductor component according to one of the preceding Ansprü surface, wherein the inner portions of the leads ( 4 ) via bonding wires ( 6 ) with the input / output terminals of the chip ( 2 ) are electrically connected. 6. Halbleiterbauelement nach einem der vorhergehenden Ansprü­ che, worin die Anschlußbeinchen (4) in Form eines Leadframes ausgebildet sind, wobei sich dessen innere Abschnitte bis auf den Chip (2) erstrecken und den Träger des Chips (2) darstel­ len. 6. Semiconductor component according to one of the preceding claims, wherein the connection legs ( 4 ) are designed in the form of a lead frame, the inner sections of which extend to the chip ( 2 ) and the carrier of the chip ( 2 ) are shown. 7. Halbleiterbauelement nach Anspruch 6, worin die Lotkugeln (5) direkt auf der Unterseite des Chips (2) angeordnet sind.7. The semiconductor component according to claim 6, wherein the solder balls ( 5 ) are arranged directly on the underside of the chip ( 2 ).
DE19600401A 1996-01-08 1996-01-08 Surface-mounted semiconductor device Withdrawn DE19600401A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19600401A DE19600401A1 (en) 1996-01-08 1996-01-08 Surface-mounted semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19600401A DE19600401A1 (en) 1996-01-08 1996-01-08 Surface-mounted semiconductor device

Publications (1)

Publication Number Publication Date
DE19600401A1 true DE19600401A1 (en) 1997-07-17

Family

ID=7782292

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19600401A Withdrawn DE19600401A1 (en) 1996-01-08 1996-01-08 Surface-mounted semiconductor device

Country Status (1)

Country Link
DE (1) DE19600401A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999044235A1 (en) * 1998-02-27 1999-09-02 Micron Technology, Inc. Multichip semiconductor package and method of making
US6870276B1 (en) 2001-12-26 2005-03-22 Micron Technology, Inc. Apparatus for supporting microelectronic substrates
DE102011079806B4 (en) 2010-08-18 2022-01-13 Rohm Co., Ltd. semiconductor wafer cooling device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IBM Technical Disclosure Bulletin, Vol. 36, Nr. 12, Dez. 1993, S. 699 *
IEEE TRANSACTIONS ON COMPONENTS, HYBRIDS, AND MANUFACTURING TECHNOLOGY, Vol. 16, Nr. 4, Juni 1993, S. 396-401 *
productronic 7-1995, S. 26-33 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999044235A1 (en) * 1998-02-27 1999-09-02 Micron Technology, Inc. Multichip semiconductor package and method of making
US6228548B1 (en) 1998-02-27 2001-05-08 Micron Technology, Inc. Method of making a multichip semiconductor package
US6429528B1 (en) 1998-02-27 2002-08-06 Micron Technology, Inc. Multichip semiconductor package
US6906409B2 (en) 1998-02-27 2005-06-14 Micron Technology, Inc. Multichip semiconductor package
US6870276B1 (en) 2001-12-26 2005-03-22 Micron Technology, Inc. Apparatus for supporting microelectronic substrates
US6936916B2 (en) 2001-12-26 2005-08-30 Micron Technology, Inc. Microelectronic assemblies and electronic devices including connection structures with multiple elongated members
US6995026B2 (en) 2001-12-26 2006-02-07 Micron Technology, Inc. Methods for coupling a flowable conductive material to microelectronic substrates
DE102011079806B4 (en) 2010-08-18 2022-01-13 Rohm Co., Ltd. semiconductor wafer cooling device

Similar Documents

Publication Publication Date Title
DE10295972B4 (en) Non-molded package for a semiconductor device and method of manufacture
DE19743767B4 (en) A method of manufacturing a semiconductor die package having a surface mount semiconductor die and a semiconductor die package having a semiconductor die fabricated therefrom
DE19716668C2 (en) Semiconductor chip stack housing with leads underneath
DE19845316C2 (en) Stackable ball grid array semiconductor package and method of making the same
DE10009733B4 (en) Semiconductor device and method for manufacturing the same
DE10257707B4 (en) Method for producing a stacked chip package
DE10259221B4 (en) Electronic component comprising a stack of semiconductor chips and method of making the same
DE10045043B4 (en) Semiconductor component and method for its production
DE10147955A1 (en) Semiconductor device
DE102007002707A1 (en) System in package module
DE19628376A1 (en) Integrated circuit device, e.g. chip scale package
DE19801312A1 (en) Semiconductor element with semiconductor chip for multi-chip module
DE112007003208T5 (en) A semiconductor package
DE112006001036T5 (en) Electronic component and electronic arrangement
DE19709259B4 (en) Multi-layer ground connection housing
DE19725625C2 (en) Semiconductor package with leads underneath
DE19820319A1 (en) Substrate-supported chip component production
DE10136655C1 (en) Multichip module in COB design, in particular CompactFlash card with high storage capacity and method for producing the same
DE10301510B4 (en) Method for producing a reduced chip package
DE4321592B4 (en) Semiconductor devices and a chip support carrier part and a tape carrier housing therefor
DE10261462A1 (en) Semiconductor device
DE19821916C2 (en) Semiconductor device with a BGA substrate
DE19600401A1 (en) Surface-mounted semiconductor device
WO1998013863A1 (en) Process for flip chip bonding of a semiconductor chip with a small number of contacts
DE10302022A1 (en) Chip scale package comprises conductive layers formed on upper and lower chip surfaces and electrode surfaces on same side surfaces of conductive layers

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee