DE19611045C1 - Durch Feldeffekt steuerbares Halbleiterbauelement - Google Patents
Durch Feldeffekt steuerbares HalbleiterbauelementInfo
- Publication number
- DE19611045C1 DE19611045C1 DE19611045A DE19611045A DE19611045C1 DE 19611045 C1 DE19611045 C1 DE 19611045C1 DE 19611045 A DE19611045 A DE 19611045A DE 19611045 A DE19611045 A DE 19611045A DE 19611045 C1 DE19611045 C1 DE 19611045C1
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- controllable
- drain zone
- semiconductor device
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 7
- 238000001465 metallisation Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Description
Die Erfindung betrifft ein durch Feldeffekt steuerbares Halb
leiterbauelement gemäß dem Oberbegriff des Anspruchs 1.
Ein derartiges durch Feldeffekt steuerbares Halbleiterbauele
ment ist z. B. ein vertikaler MOS-Feldeffekttransistor. Diese
Transistoren sind seit langem bekannt und z. B. im Siemens
Datenbuch 1993-94 SIPMOS-Halbleiter, Leistungstransistoren
und Dioden, Seite 29 ff. beschrieben. Fig. 4 auf Seite 30
dieses Datenbuchs zeigt den prinzipiellen Aufbau eines derar
tigen Leistungstransistors. Bei einem solchen Transistor
dient das n⁺-Substrat als Träger mit der darunterliegenden
Drain-Metallisierung. Über dem n⁺-Substrat schließt sich eine
n⁻-Epitaxieschicht an, die je nach Sperrspannung verschieden
dick und entsprechend dotiert ist. Das darüberliegende Gate
aus n⁺-Polysilizium ist in isolierendes Siliziumdioxid einge
bettet und dient als Implantationsmaske für die P-Wanne und
für die n⁺-Sourcezone. Die Sourcemetallisierung überdeckt die
gesamte Struktur und schaltet die einzelnen Transistorzellen
des Chips parallel. Weitere Einzelheiten sind auf Seite 30
ff. des Datenbuches zu entnehmen.
Nachteil einer derartigen Anordnung ist, daß der Durchlaßwi
derstand Ron der Drain-Source-Laststrecke mit zunehmender
Spannungsfestigkeit des Halbleiterbauelements zunimmt, da die
Dicke der Epitaxieschicht zunehmen muß. Bei 50 V liegt der
flächenbezogene Durchlaßwiderstand Ron bei ungefähr 0,20 Ωmm²
und steigt bei einer Sperrspannung von 1000 V beispielsweise
auf einen Wert von circa 10 Ωmm² an.
Zur Lösung dieses Problems wurde der IGBT entwickelt, welcher
MOS- und Epolafunktionen mischt, um besser leitend zu werden.
Ein derartiger Transistor ist aber langsamer als ein MOSFET.
Es ist bekannt bei lateralen Feldeffekttransistoren das Gate
derart auszubilden, daß dieses in Richtung zur Drain-Elek
trode beispielsweise stufenartig oder linear ansteigt, wobei
die Durchbruchsspannung mit zunehmendem Abstand der Gate-
Elektrode von dem Kanalbereich zunimmt und die Sättigungs
spannung auch zunimmt. Durch einen derartigen Aufbau wird
prinzipiell eine Kettenschaltung von mehreren Feldeffekttran
sistoren mit zunehmenden Durchbruchspannungen und niedrigeren
Sättungsspannungen realisiert. Laterale Transistoren benöti
gen jedoch eine große Fläche.
Aus der US 5,216,275 ist ein Halbleiterbauelement bekannt,
bei dem die auf dem Substrat aufgebrachte Drainschicht aus
vertikalen abwechselnd p- und n-dotierten Schichten besteht.
Die US 5,216,275 zeigt diese Schichten beispielsweise in
Fig. 4 der Beschreibung. Die p-Schichten sind mit 7 und die n-
Schicht mit 6 bezeichnet. Aus der Beschreibung, insbesondere
aus Spalte 2, Zeile 8 geht hervor, daß die abwechselnden p-
und n-Schichten jeweils mit der p⁺- bzw. der p⁻-Region ver
bunden werden müssen. Dies führt jedoch zu einer starken Ein
schränkung im Design eines Halbleiterbauelementes, da die
Randbereiche nicht mehr frei gestaltet werden können.
Aus der US 5,438,215 ist ein hochsperrender Leistungs-MOSFET
bekannt, der einen verminderten Durchlaßwiderstand aufweist.
Ein derartiges Bauelement ist jedoch schwierig herzustellen.
Aufgabe der vorliegenden Erfindung ist es daher, ein neues,
durch Feldeffekt steuerbares Halbleiterbauelement anzugeben,
welches trotz hoher Sperrspannung einen niedrigen Durchlaßwi
derstand bereit stellt.
Diese Aufgabe wird bei einem Bauelement nach dem Oberbegriff des
Anspruchs 1 durch den kennzeichnenden Teil des An
spruchs 1 gelöst. Weiterbildungen sind in den Un
teransprüchen beschrieben.
Vorteil der vorliegenden Erfindung ist es, daß die zuvor ge
nannten Vorteile eines lateralen Feldeffekttransistors erfin
dungsgemäß auch bei einem vertikalen Feldeffekttransistor
ausgenutzt werden können, indem das Gate bzw. eine isolierte
zusätzliche Feldplattenelektrode, welche in vertikaler Rich
tung in das Substrat eingebracht ist, mit zunehmender Tiefe
einen zunehmenden Abstand des umgebenden isolierenden Ga
teoxyds aufweist.
Ein weiterer Vorteil ist, daß eine derartige Grabenstruktur
gitterförmig oder streifenförmig um die einzelnen Transistor
zellen herum angeordnet werden kann, und somit eine optimale
Beeinflussung der Raumladungszone ermöglicht wird.
Je nach Ausgestaltung der vertikalen Zusatzelektrode kann
diese elektrisch mit Source oder Gate verbunden sein oder
auch derart ausgebildet sein, daß sie einen Teil der Gate
elektrode oder die Gateelektrode selbst bildet.
Die Erfindung wird nachfolgend anhand von 5 Figuren näher er
läutert. Es zeigen
Fig. 1 ein erstes Ausführungsbeispiel eines erfindungsgemä
ßen vertikalen MOS-Feldeffekttransistors,
Fig. 2 einen Ausschnitt einer Draufsicht auf einen erfin
dungsgemäßen Feldeffekttransistor gemäß Fig. 1,
Fig. 3 ein zweites Ausführungsbeispiel eines erfindungsgemä
ßen MOS-Feldeffekttransistors,
Fig. 4 ein drittes Ausführungsbeispiel eines erfindungsgemä
ßen MOS-Feldeffekttransistors, und
Fig. 5 einen Ausschnitt einer Grabenstruktur eines weiteren
erfindungsgemäßen MOS-Feldeffekttransistors.
Der in Fig. 1 dargestellte vertikale MOSFET weist eine n⁺-
dotiertes Substrat auf, welches rückseitig mit einem Drain-
Anschluß, z. B. einer Metallisierung, versehen ist. Über die
ser Schicht 1 ist eine n⁻-dotierte Epitaxieschicht 2 abge
schieden, in welcher p-dotierte Sourcebereiche 3 eingebracht
sind. Diese p-dotierten Sourcebereiche 3 weisen eingebettete
n⁺-Bereiche 4 auf. Eine Source-Metallisierung 7 bildet einen
Kurzschluß zwischen diesen n⁺- und p-Sourcegebiet 3, 4. In
der Fig. 1 sind zwei dieser Sourcebereiche 3, 4 dargestellt,
die voneinander beabstandet sind und deren Zwischenbereich
jeweils in Verbindung mit der Drain-Zone 1, 2 einen Kanal de
finiert wird, über dem, eingebettet in Gateoxyd 5, ein Gate 6
angeordnet ist.
Unterhalb des Gates erstreckt sich in die Epitaxieschicht 2
eine grabenförmige Aussparung, innerhalb der sich eine Hilfs
elektrode 10b befindet, die von isolierendem Gateoxyd 9b um
geben ist. Diese Hilfselektrode 10b ist keilförmig ausgebil
det, so daß mit zunehmendem Abstand von der dem Gate zuge
wandten Oberfläche in die Epitaxieschicht 2 die Dicke des
isolierenden Gateoxyds 9b zunimmt. Im dargestellten Beispiel
ist somit der Abstand d1 geringerer als der Abstand d2 und
d3. Im dargestellten Ausführungsbeispiel gemäß Fig. 1 sind
zudem die Grabenwände 11b n⁺-dotiert. Zusätzlich zu der unter
dem Gate befindlichen Grabenstruktur 8b ist außerdem eine
ähnliche Grabenstruktur unterhalb der Source-Elektrode ausge
bildet. Der dort gebildete Graben 8a erstreckt sich von der
Source-Metallisierung 13 durch das Sourcegebiet 3 in Richtung
des Drains durch die Epitaxieschicht 2. Die keilförmig ausge
bildete Zusatzelektrode erstreckt sich hier von der Source-
Metallisierung, mit der sie leitend verbunden ist, in Rich
tung des Drains in gleicher Weise wie die Hilfselektrode 10b.
Beginnend unterhalb der Source-Elektrode 3 sind wiederum die
Grabenwände 11a n⁺-dotiert.
Fig. 2 zeigt, wie die Hilfselektroden 10a und 10b miteinan
der und mit den Sourcegebieten verbunden werden können. Die
Hilfselektroden 10a und 10b und weitere in Fig. 1 nicht
dargestellte Hilfselektroden bilden eine gitterförmige Struk
tur aufweisen, die einerseits die Sourcegebiete umgeben und
andererseits die Sourcegebiete durchqueren. Dabei können, wie
in Fig. 1 dargestellt, die zusätzlichen Hilfselektroden 10a,
10b durch einzelne Sourcezellen hindurch mit der Source-Me
tallisierung in Verbindung stehen. Selbstverständlich können
alle Hilfselektroden, welche Sourcegebiete durchqueren, je
weils mit der Source-Metallisierung verbunden werden. An den
Kreuzungspunkten der gitterförmig ausgebildeten Hilfselektro
den 10a und 10b sind die Hilfselektroden ebenfalls miteinan
der verbunden und bilden so eine ringförmige Struktur, die
die einzelnen Transistorzellen umgibt. Es ist auch eine
Streifenstruktur möglich.
Die Wirkungsweise eines derartigen vertikalen MOSFETS ent
spricht im wesentlichen der der bekannten lateralen MOSFETS
mit einer zusätzlichen Feldplatte, deren Abstand zur Epita
xieschicht in Richtung des Drains zunimmt.
Ein weiteres Ausführungsbeispiel ist in Fig. 3 dargestellt.
Hier ist die Hilfselektrode ebenfalls keilförmig in vertika
ler Richtung ausgebildet, jedoch direkt mit dem Gate 6 ver
bunden. Gleiche Elemente weisen die gleichen Bezugszeichen
auf. Die zusätzliche keilförmig ausgebildete Hilfselektrode
13 ist hier somit Teil des Gates und somit vollständig in das
Gateoxyd 5 sowie das Gateoxyd 12 des Grabens 8 eingebettet.
Der Graben erstreckt sich hier bis in das Substrat 1, wobei
in diesem Ausführungsbeispiel nur die Seitenwände 14 n⁺-do
tiert sind.
Fig. 4 zeigt eine Weiterbildung der in Fig. 3 dargestellten
Anordnung, wobei hier die aus der Speichertechnik bekannte
Trench-Technologie verwendet wird. Der Unterschied zu bisher
bekannten Trenchgräben liegt darin, daß die kombinierte Gate-
Feldplatten hier wiederum teilweise keilförmig gebildet sind,
so daß das sie umgebende Gateoxyd 12 in seiner Dicke in Rich
tung des Drains zunimmt. Diese kombinierte Gate-Feldplatten
struktur ist in Fig. 4 mit 15 bezeichnet. Die keilförmige
Ausgestaltung beginnt hier ungefähr ab dem Ende der Source
zone 3 in Richtung zum Drainanschluß.
Die außerhalb des Grabens eingepflanzte n⁺-Schicht weist eine
Dotierung kleiner als etwa 10¹² 1/cm² auf. Sie soll so hoch
sein, daß bei vollem Ausräumen noch kein Lawinendurchbruch in
den Schichten 14 auftritt. Wie dargestellt, kann die zusätz
liche Hilfselektrode aus n⁺-Polysilizium bestehen und deren
Anschluß sowohl an den Sourcekontakt oder auch an den Gatean
schluß erfolgen.
In Fig. 5 ist ein Ausschnitt der Grabenstruktur gemäß Fig.
3 dargestellt. Zusätzlich ist hier eine weitere p-dotierte
Schicht 16 in den Randbereich des Grabens eingebracht. Es
können auch mehrere abwechselnde p- oder n-dotierte Schichten
eingebracht werden, oder die Anordnung gemäß Fig. 5 ver
tauscht werden, so daß die n⁺-Schicht 14 innen und die p-
Schicht 16 außen liegt. Die Schicht 16 kann durch Ionenim
plantation erzeugt werden.
Die erfindungsgemäßen Strukturen wurden als N-Kanal-FET er
läutert, sind jedoch genausogut auch bei entsprechender um
kehrter Dotierung in einer P-Kanal-Version realisierbar.
Der Rand eines derartig aufgebauten Transistors kann wie bei
den zur Zeit gängigen Leistungs-MOSFETS ausgeführt sein.
Die Dotierung der Grabenwände 11a, 11b, 14, 16 kann z. B.
durch Ionenimplantation mit einem Winkel zur Trenchwand er
folgen. Sie soll so hoch sein, daß bei vollem Ausräumen noch
kein Lawinendurchbruch in den Schichten 14 auftritt.
Claims (9)
1. Durch Feldeffekt steuerbares Halbleiterbauelement mit
- - einer Drainzone vom ersten Leitungstyp,
- - wenigstens einer aus polykristalliden Silizium bestehenden Gateelektrode, wobei diese gegenüber der Drainzone isoliert ist,
- - wenigstens einem in der Drainzone eingebrachten Sourcebe reich vom zweiten Leitungstyp,
dadurch gekennzeichnet,
daß in der Drainzone wenigstens eine Grabenstruktur (8, 8a,
8b) eingebracht ist, die von der Oberfläche des Halbleiter
bauelementes in die Drainzone (2, 1) hineinreicht, innerhalb
der eine von einer Oxydschicht (9a, 9b, 12) umgebene Feldplat
te (10a, 10b, 13, 15) eingebracht ist, wobei die Dicke der
Oxydschicht (9a, 9b, 12) in Richtung der Drain-Elektrode zu
nimmt.
2. Durch Feldeffekt steuerbares Halbleiterbauelement nach An
spruch 1,
dadurch gekennzeichnet,
daß die die Feldplatte umgebende Oxydschicht (9a, 9b, 12) von
einer vom ersten Leitungstyp im Vergleich zur Drainzone (2)
stärker dotierten Schicht (11a, 11b, 14) umgeben ist.
3. Durch Feldeffekt steuerbares Halbleiterbauelement nach An
spruch 2,
dadurch gekennzeichnet, daß in die
die Feldplatte umgebende Oxydschicht (9a, 9b, 12) wenigstens
eine weitere Schicht (16) vom zweiten Leitungstyp eingebracht
ist.
4. Durch Feldeffekt steuerbares Halbleiterbauelement nach ei
nem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß eine Vielzahl von Grabenstrukturen (8a, 8b, 8) gitterför
mig oder streifenförmig in dem Halbleiterbauelement angeord
net sind.
5. Durch Feldeffekt steuerbares Halbleiterbauelement nach ei
nem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß die Feldplatte (10a, 10b) elektrisch mit dem Sourcean
schluß (s) verbunden ist.
6. Durch Feldeffekt steuerbares Halbleiterbauelement nach ei
nem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
daß die Feldplatte (13, 15) elektrisch mit der Gateelektrode
(G) verbunden ist.
7. Durch Feldeffekt steuerbares Halbleiterbauelement nach An
spruch 6,
dadurch gekennzeichnet,
daß die Feldplatte (15) vertikal ausgebildet ist, und das sie
gleichzeitig als Gate dient.
8. Durch Feldeffekt steuerbares Halbleiterbauelement nach ei
nem der Ansprüche 1 bis 6,
dadurch gekennzeichnet, daß die Feld
platte aus Polysilizium besteht.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19611045A DE19611045C1 (de) | 1996-03-20 | 1996-03-20 | Durch Feldeffekt steuerbares Halbleiterbauelement |
EP97917263A EP0888639A1 (de) | 1996-03-20 | 1997-03-14 | Durch feldeffekt steuerbares halbleiterbauelement |
PCT/DE1997/000528 WO1997035346A1 (de) | 1996-03-20 | 1997-03-14 | Durch feldeffekt steuerbares halbleiterbauelement |
US09/157,704 US5973360A (en) | 1996-03-20 | 1998-09-21 | Field effect-controllable semiconductor component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19611045A DE19611045C1 (de) | 1996-03-20 | 1996-03-20 | Durch Feldeffekt steuerbares Halbleiterbauelement |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19611045C1 true DE19611045C1 (de) | 1997-05-22 |
Family
ID=7788907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19611045A Expired - Fee Related DE19611045C1 (de) | 1996-03-20 | 1996-03-20 | Durch Feldeffekt steuerbares Halbleiterbauelement |
Country Status (4)
Country | Link |
---|---|
US (1) | US5973360A (de) |
EP (1) | EP0888639A1 (de) |
DE (1) | DE19611045C1 (de) |
WO (1) | WO1997035346A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1073110A1 (de) * | 1999-07-28 | 2001-01-31 | STMicroelectronics S.A. | Verfahren zur Herstellung von unipolaren Anordnungen |
DE102004045944A1 (de) | 2004-09-22 | 2006-05-24 | Infineon Technologies Ag | MOS-Feldeffekttransistor |
EP1051756B1 (de) * | 1998-11-27 | 2008-12-31 | Infineon Technologies AG | Mos-feldeffekttransistor mit hilfselektrode |
US9425788B1 (en) | 2015-03-18 | 2016-08-23 | Infineon Technologies Austria Ag | Current sensors and methods of improving accuracy thereof |
Families Citing this family (109)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6057558A (en) * | 1997-03-05 | 2000-05-02 | Denson Corporation | Silicon carbide semiconductor device and manufacturing method thereof |
DE19743342C2 (de) * | 1997-09-30 | 2002-02-28 | Infineon Technologies Ag | Feldeffekttransistor hoher Packungsdichte und Verfahren zu seiner Herstellung |
DE19840032C1 (de) | 1998-09-02 | 1999-11-18 | Siemens Ag | Halbleiterbauelement und Herstellungsverfahren dazu |
US6621121B2 (en) | 1998-10-26 | 2003-09-16 | Silicon Semiconductor Corporation | Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes |
US6545316B1 (en) * | 2000-06-23 | 2003-04-08 | Silicon Wireless Corporation | MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same |
DE19859502C2 (de) * | 1998-12-22 | 2000-12-07 | Siemens Ag | Sperrschicht-Feldeffekttransistor mit höher dotiertem Verbindungsgebiet |
US6191447B1 (en) * | 1999-05-28 | 2001-02-20 | Micro-Ohm Corporation | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same |
KR100829052B1 (ko) | 1999-06-03 | 2008-05-19 | 제네럴 세미컨덕터, 인코포레이티드 | 전력 mosfet, 이를 형성하는 방법, 및 이 방법에의해 형성되는 다른 전력 mosfet |
IT1313198B1 (it) * | 1999-07-22 | 2002-06-17 | St Microelectronics Srl | Cella eeprom con ottime prestazioni di corrente. |
GB0005650D0 (en) * | 2000-03-10 | 2000-05-03 | Koninkl Philips Electronics Nv | Field-effect semiconductor devices |
CN1428007A (zh) * | 2000-03-17 | 2003-07-02 | 通用半导体公司 | 具有双栅极结构的沟槽型双扩散金属氧化物半导体晶体管 |
US6627949B2 (en) | 2000-06-02 | 2003-09-30 | General Semiconductor, Inc. | High voltage power MOSFET having low on-resistance |
US6660571B2 (en) | 2000-06-02 | 2003-12-09 | General Semiconductor, Inc. | High voltage power MOSFET having low on-resistance |
US6479352B2 (en) | 2000-06-02 | 2002-11-12 | General Semiconductor, Inc. | Method of fabricating high voltage power MOSFET having low on-resistance |
US6784486B2 (en) * | 2000-06-23 | 2004-08-31 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions therein |
US6781194B2 (en) * | 2001-04-11 | 2004-08-24 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein |
JP4528460B2 (ja) | 2000-06-30 | 2010-08-18 | 株式会社東芝 | 半導体素子 |
US7745289B2 (en) | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
US6649975B2 (en) * | 2000-11-16 | 2003-11-18 | Silicon Semiconductor Corporation | Vertical power devices having trench-based electrodes therein |
US6768171B2 (en) | 2000-11-27 | 2004-07-27 | Power Integrations, Inc. | High-voltage transistor with JFET conduction channels |
US20030091556A1 (en) * | 2000-12-04 | 2003-05-15 | Ruoslahti Erkki I. | Methods of inhibiting tumor growth and angiogenesis with anastellin |
US6677641B2 (en) * | 2001-10-17 | 2004-01-13 | Fairchild Semiconductor Corporation | Semiconductor structure with improved smaller forward voltage loss and higher blocking capability |
US6710403B2 (en) | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
US6818513B2 (en) | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
US6803626B2 (en) | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
US6713813B2 (en) | 2001-01-30 | 2004-03-30 | Fairchild Semiconductor Corporation | Field effect transistor having a lateral depletion structure |
US6916745B2 (en) | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
WO2002084745A2 (en) * | 2001-04-11 | 2002-10-24 | Silicon Wireless Corporation | Power semiconductor devices and methods of forming same |
EP1261036A3 (de) * | 2001-05-25 | 2004-07-28 | Kabushiki Kaisha Toshiba | Leistungs-MOSFET-Halbleiteranordnung und Verfahren zu deren Herstellung |
US6683363B2 (en) * | 2001-07-03 | 2004-01-27 | Fairchild Semiconductor Corporation | Trench structure for semiconductor devices |
US7786533B2 (en) | 2001-09-07 | 2010-08-31 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
US6635544B2 (en) | 2001-09-07 | 2003-10-21 | Power Intergrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
US6555873B2 (en) | 2001-09-07 | 2003-04-29 | Power Integrations, Inc. | High-voltage lateral transistor with a multi-layered extended drain structure |
US7221011B2 (en) * | 2001-09-07 | 2007-05-22 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-gradient drain doping profile |
US6573558B2 (en) | 2001-09-07 | 2003-06-03 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-layered extended drain structure |
US6555883B1 (en) | 2001-10-29 | 2003-04-29 | Power Integrations, Inc. | Lateral power MOSFET for high switching speeds |
US6819089B2 (en) | 2001-11-09 | 2004-11-16 | Infineon Technologies Ag | Power factor correction circuit with high-voltage semiconductor component |
US6825514B2 (en) | 2001-11-09 | 2004-11-30 | Infineon Technologies Ag | High-voltage semiconductor component |
US7091573B2 (en) * | 2002-03-19 | 2006-08-15 | Infineon Technologies Ag | Power transistor |
JP3993458B2 (ja) * | 2002-04-17 | 2007-10-17 | 株式会社東芝 | 半導体装置 |
US7576388B1 (en) | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
US6710418B1 (en) | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
US7087491B1 (en) * | 2003-02-28 | 2006-08-08 | Micrel, Inc. | Method and system for vertical DMOS with slots |
US8227860B2 (en) * | 2003-02-28 | 2012-07-24 | Micrel, Inc. | System for vertical DMOS with slots |
DE10317383B4 (de) * | 2003-04-15 | 2008-10-16 | Infineon Technologies Ag | Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsgebiet und Feldplatte |
US7652326B2 (en) | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
US6865093B2 (en) * | 2003-05-27 | 2005-03-08 | Power Integrations, Inc. | Electronic circuit control element with tap element |
DE10339455B3 (de) * | 2003-08-27 | 2005-05-04 | Infineon Technologies Ag | Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone |
GB0326030D0 (en) * | 2003-11-06 | 2003-12-10 | Koninkl Philips Electronics Nv | Insulated gate field effect transistor |
KR100994719B1 (ko) | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
JP2005322700A (ja) * | 2004-05-06 | 2005-11-17 | Toshiba Corp | 半導体装置及びその製造方法 |
US7002398B2 (en) * | 2004-07-08 | 2006-02-21 | Power Integrations, Inc. | Method and apparatus for controlling a circuit with a high voltage sense device |
US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
US7767527B2 (en) * | 2004-09-30 | 2010-08-03 | Infineon Technologies Ag | Method for producing a vertical transistor component |
JP2006147700A (ja) * | 2004-11-17 | 2006-06-08 | Sanyo Electric Co Ltd | 半導体装置 |
WO2006085267A2 (en) * | 2005-02-08 | 2006-08-17 | Nxp B.V. | Semiconductor device with trench field plate |
JP2008536316A (ja) | 2005-04-06 | 2008-09-04 | フェアチャイルド・セミコンダクター・コーポレーション | トレンチゲート電界効果トランジスタおよびその形成方法 |
DE112006001516T5 (de) | 2005-06-10 | 2008-04-17 | Fairchild Semiconductor Corp. | Feldeffekttransistor mit Ladungsgleichgewicht |
DE102005041108B3 (de) * | 2005-08-30 | 2007-05-31 | Infineon Technologies Ag | Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor |
US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
US7468536B2 (en) | 2007-02-16 | 2008-12-23 | Power Integrations, Inc. | Gate metal routing for transistor with checkerboarded layout |
US7557406B2 (en) | 2007-02-16 | 2009-07-07 | Power Integrations, Inc. | Segmented pillar layout for a high-voltage vertical transistor |
US7595523B2 (en) * | 2007-02-16 | 2009-09-29 | Power Integrations, Inc. | Gate pullback at ends of high-voltage vertical transistor structure |
US7859037B2 (en) | 2007-02-16 | 2010-12-28 | Power Integrations, Inc. | Checkerboarded high-voltage vertical transistor layout |
US8653583B2 (en) | 2007-02-16 | 2014-02-18 | Power Integrations, Inc. | Sensing FET integrated with a high-voltage transistor |
DE102007014038B4 (de) | 2007-03-23 | 2015-02-12 | Infineon Technologies Austria Ag | Verfahren zur Herstellung eines Halbleiterbauelements |
US7615847B2 (en) * | 2007-03-23 | 2009-11-10 | Infineon Technologies Austria Ag | Method for producing a semiconductor component |
EP2208229A4 (de) | 2007-09-21 | 2011-03-16 | Fairchild Semiconductor | Superübergangsstrukturen für leistungsanordnungen und herstellungsverfahren |
US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
US8809966B2 (en) | 2008-03-12 | 2014-08-19 | Infineon Technologies Ag | Semiconductor device |
US8866255B2 (en) | 2008-03-12 | 2014-10-21 | Infineon Technologies Austria Ag | Semiconductor device with staggered oxide-filled trenches at edge region |
WO2009130648A1 (en) * | 2008-04-21 | 2009-10-29 | Nxp B.V. | Semiconductor devices including a field reducing structure and methods of manufacture thereof |
DE102008024949B3 (de) * | 2008-05-23 | 2009-12-10 | Infineon Technologies Ag | Verfahren zur Herstellung einer Feldplatte in einem Graben eines Leistungstransistors |
US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
US7910983B2 (en) * | 2008-09-30 | 2011-03-22 | Infineon Technologies Austria Ag | MOS transistor having an increased gate-drain capacitance |
US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8319290B2 (en) | 2010-06-18 | 2012-11-27 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
US8487371B2 (en) | 2011-03-29 | 2013-07-16 | Fairchild Semiconductor Corporation | Vertical MOSFET transistor having source/drain contacts disposed on the same side and method for manufacturing the same |
US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8889532B2 (en) | 2011-06-27 | 2014-11-18 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device and structure |
US8633539B2 (en) | 2011-06-27 | 2014-01-21 | Infineon Technologies Austria Ag | Trench transistor and manufacturing method of the trench transistor |
US8785279B2 (en) | 2012-07-30 | 2014-07-22 | Alpha And Omega Semiconductor Incorporated | High voltage field balance metal oxide field effect transistor (FBM) |
US9224852B2 (en) * | 2011-08-25 | 2015-12-29 | Alpha And Omega Semiconductor Incorporated | Corner layout for high voltage semiconductor devices |
US8680613B2 (en) | 2012-07-30 | 2014-03-25 | Alpha And Omega Semiconductor Incorporated | Termination design for high voltage device |
US9356133B2 (en) * | 2012-02-01 | 2016-05-31 | Texas Instruments Incorporated | Medium voltage MOSFET device |
US8816431B2 (en) | 2012-03-09 | 2014-08-26 | Fairchild Semiconductor Corporation | Shielded gate MOSFET device with a funnel-shaped trench |
US8642425B2 (en) | 2012-05-29 | 2014-02-04 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device and structure |
US8778764B2 (en) | 2012-07-16 | 2014-07-15 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device having a shield electrode structure and structure therefor |
US9818743B2 (en) * | 2013-06-21 | 2017-11-14 | Infineon Technologies Americas Corp. | Power semiconductor device with contiguous gate trenches and offset source trenches |
US10395970B2 (en) | 2013-12-05 | 2019-08-27 | Vishay-Siliconix | Dual trench structure |
US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
CN104112773A (zh) * | 2014-01-14 | 2014-10-22 | 西安后羿半导体科技有限公司 | 一种垂直双扩散金属氧化物半导体场效应管 |
US20150325685A1 (en) * | 2014-05-07 | 2015-11-12 | International Rectifier Corporation | Power Semiconductor Device with Low RDSON and High Breakdown Voltage |
US9269779B2 (en) | 2014-07-21 | 2016-02-23 | Semiconductor Components Industries, Llc | Insulated gate semiconductor device having a shield electrode structure |
CN104241383B (zh) * | 2014-09-17 | 2017-05-17 | 中航(重庆)微电子有限公司 | 功率半导体器件及制造工艺 |
JP6299581B2 (ja) | 2014-12-17 | 2018-03-28 | 三菱電機株式会社 | 半導体装置 |
US9673314B2 (en) * | 2015-07-08 | 2017-06-06 | Vishay-Siliconix | Semiconductor device with non-uniform trench oxide layer |
CN107134491B (zh) * | 2017-03-29 | 2019-11-29 | 西安电子科技大学 | 基于弧形源场板的垂直结构电力电子器件 |
US10135357B1 (en) | 2017-09-07 | 2018-11-20 | Power Integrations, Inc. | Threshold detection with tap |
JP2019091822A (ja) * | 2017-11-15 | 2019-06-13 | 株式会社東芝 | 半導体装置 |
DE102018107417B4 (de) * | 2018-03-28 | 2024-02-08 | Infineon Technologies Austria Ag | Nadelzellengraben-MOSFET und Verfahren zur Herstellung desselben |
CN110875237B (zh) * | 2018-08-29 | 2021-12-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
JP7249269B2 (ja) * | 2019-12-27 | 2023-03-30 | 株式会社東芝 | 半導体装置およびその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5216275A (en) * | 1991-03-19 | 1993-06-01 | University Of Electronic Science And Technology Of China | Semiconductor power devices with alternating conductivity type high-voltage breakdown regions |
US5438215A (en) * | 1993-03-25 | 1995-08-01 | Siemens Aktiengesellschaft | Power MOSFET |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2089118A (en) * | 1980-12-10 | 1982-06-16 | Philips Electronic Associated | Field-effect semiconductor device |
JPS598375A (ja) * | 1982-07-05 | 1984-01-17 | Matsushita Electronics Corp | 縦型構造電界効果トランジスタ |
JPS60208863A (ja) * | 1984-04-03 | 1985-10-21 | Nec Corp | Mosトランジスタ及びその製造方法 |
US4941026A (en) * | 1986-12-05 | 1990-07-10 | General Electric Company | Semiconductor devices exhibiting minimum on-resistance |
US4914058A (en) * | 1987-12-29 | 1990-04-03 | Siliconix Incorporated | Grooved DMOS process with varying gate dielectric thickness |
EP0333426B1 (de) * | 1988-03-15 | 1996-07-10 | Kabushiki Kaisha Toshiba | Dynamischer RAM |
US5126807A (en) * | 1990-06-13 | 1992-06-30 | Kabushiki Kaisha Toshiba | Vertical MOS transistor and its production method |
JPH04363069A (ja) * | 1990-09-24 | 1992-12-15 | Nippondenso Co Ltd | 縦型半導体装置 |
US5430315A (en) * | 1993-07-22 | 1995-07-04 | Rumennik; Vladimir | Bi-directional power trench MOS field effect transistor having low on-state resistance and low leakage current |
DE4341667C1 (de) * | 1993-12-07 | 1994-12-01 | Siemens Ag | Integrierte Schaltungsanordnung mit mindestens einem CMOS-NAND-Gatter und Verfahren zu deren Herstellung |
DE4423068C1 (de) * | 1994-07-01 | 1995-08-17 | Daimler Benz Ag | Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung |
-
1996
- 1996-03-20 DE DE19611045A patent/DE19611045C1/de not_active Expired - Fee Related
-
1997
- 1997-03-14 WO PCT/DE1997/000528 patent/WO1997035346A1/de not_active Application Discontinuation
- 1997-03-14 EP EP97917263A patent/EP0888639A1/de not_active Withdrawn
-
1998
- 1998-09-21 US US09/157,704 patent/US5973360A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5216275A (en) * | 1991-03-19 | 1993-06-01 | University Of Electronic Science And Technology Of China | Semiconductor power devices with alternating conductivity type high-voltage breakdown regions |
US5438215A (en) * | 1993-03-25 | 1995-08-01 | Siemens Aktiengesellschaft | Power MOSFET |
Non-Patent Citations (1)
Title |
---|
Siemens Datenbuch 1993-94, "SIPMOS-Halbleiter, Leistungstransistoren und Dioden", S. 29 ff. * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1051756B1 (de) * | 1998-11-27 | 2008-12-31 | Infineon Technologies AG | Mos-feldeffekttransistor mit hilfselektrode |
EP1073110A1 (de) * | 1999-07-28 | 2001-01-31 | STMicroelectronics S.A. | Verfahren zur Herstellung von unipolaren Anordnungen |
FR2797094A1 (fr) * | 1999-07-28 | 2001-02-02 | St Microelectronics Sa | Procede de fabrication de composants unipolaires |
DE102004045944A1 (de) | 2004-09-22 | 2006-05-24 | Infineon Technologies Ag | MOS-Feldeffekttransistor |
DE102004045944B4 (de) | 2004-09-22 | 2018-08-16 | Infineon Technologies Ag | MOS-Feldeffekttransistor |
US9425788B1 (en) | 2015-03-18 | 2016-08-23 | Infineon Technologies Austria Ag | Current sensors and methods of improving accuracy thereof |
Also Published As
Publication number | Publication date |
---|---|
US5973360A (en) | 1999-10-26 |
WO1997035346A1 (de) | 1997-09-25 |
EP0888639A1 (de) | 1999-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19611045C1 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
DE19539541B4 (de) | Lateraler Trench-MISFET und Verfahren zu seiner Herstellung | |
DE102007057222B4 (de) | Transistor mit isoliertem Gate | |
DE10214151B4 (de) | Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich | |
DE102004052678B3 (de) | Leistungs- Trenchtransistor | |
DE102007030755B3 (de) | Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses | |
DE102005041322B4 (de) | Trenchtransistorstruktur mit Feldelektrodenanordnung und Herstellungsverfahren hierfür | |
DE102006026943B4 (de) | Mittels Feldeffekt steuerbarer Trench-Transistor mit zwei Steuerelektroden | |
WO2000033385A1 (de) | Mos-feldeffekttransistor mit hilfselektrode | |
AT505582A2 (de) | Leistungsvorrichtung mit verbessertem randabschluss | |
AT505498A2 (de) | Selbstjustierende graben-mosfet-struktur und herstellungsverfahren | |
DE112006001516T5 (de) | Feldeffekttransistor mit Ladungsgleichgewicht | |
DE102010061189A1 (de) | Halbleiterbauelement | |
DE112007001578T5 (de) | Lateraler Fet mit Trench-Gate mit direktem Source-Drain-Strompfad | |
DE102004029435A1 (de) | Feldplattentrenchtransistor | |
DE10322594A1 (de) | MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung | |
DE69533134T2 (de) | Leistungsbauteil hoher Dichte in MOS-Technologie | |
DE10355588B4 (de) | MOS-Transistoreinrichtung | |
DE102020116653B4 (de) | Siliziumcarbid-halbleiterbauelement | |
EP1264350B1 (de) | Vertikales hochvolt-halbleiterbauelement | |
DE10127391B4 (de) | Halbleiter-Vorrichtung | |
DE102004047772B4 (de) | Lateraler Halbleitertransistor | |
EP1245050B1 (de) | Steuerbares in beide richtungen sperrendes halbleiterschaltelement | |
DE19534154C2 (de) | Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement | |
DE102004056772B4 (de) | Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE Effective date: 20111107 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |